JP2014533651A - 半導体基板および形成方法 - Google Patents

半導体基板および形成方法 Download PDF

Info

Publication number
JP2014533651A
JP2014533651A JP2014542554A JP2014542554A JP2014533651A JP 2014533651 A JP2014533651 A JP 2014533651A JP 2014542554 A JP2014542554 A JP 2014542554A JP 2014542554 A JP2014542554 A JP 2014542554A JP 2014533651 A JP2014533651 A JP 2014533651A
Authority
JP
Japan
Prior art keywords
base layer
growth
less
layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014542554A
Other languages
English (en)
Other versions
JP6301259B2 (ja
Inventor
ジャン−ピエール、フォーリー
ベルナール、ボーモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luxium Solutions SAS
Original Assignee
Saint Gobain Cristaux and Detecteurs SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Cristaux and Detecteurs SAS filed Critical Saint Gobain Cristaux and Detecteurs SAS
Publication of JP2014533651A publication Critical patent/JP2014533651A/ja
Application granted granted Critical
Publication of JP6301259B2 publication Critical patent/JP6301259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

成長プロセス中の成長基板上への第13−15族材料のベース層の形成、成長プロセス中のマスク領域およびギャップ領域を有する、ベース層を覆うマスクの形成、ならびに成長プロセス中のマスクに覆われるベース層の一部の優先的除去を含んでなる、半導体基板の形成方法。

Description

以下は、半導体基板の形成方法、詳細には、マスクを用いる半導体基板の形成方法を対象とする。
窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)および窒化ガリウムアルミニウム(GaAlN)などの三元化合物、さらに四元化合物(AlGaInN)などの第13−15族材料を含む半導体系化合物は、直接バンドギャップ半導体である。そのような材料は短波長発光の大きな可能性を有すると認識されてきており、そのため、発光ダイオード(LED)、レーザダイオード(LD)、紫外線検出器、および高温電子機器の製造での使用に適している。
しかしながら、そのような半導体材料の開発は、そのような材料の工程、詳細には、オプトエレクトロニクスにおいて短波長発光の製造に必要な材料の高品質な単結晶形の形成、を取り巻く困難性によって阻まれてきた。GaNは自然発生の化合物として見ることができず、そのため、ブール様ケイ素、ガリウムヒ素、またはサファイアから融解し取り出すことができない。というのは、常圧でのその理論的融解温度がその解離温度を超えるためである。別の方法として、業界はエピタキシャル成長プロセスの使用によるバルクGaN結晶の形成に取り組んできた。しかしながら、依然として、適切な低欠陥密度バルクGaN材料の形成に関する問題が残っている。
拡張欠陥(貫通転位、積層欠陥、および逆位相境界)の存在は、著しく劣化した性能の原因となり、結果として装置の動作寿命の短縮をもたらす。具体的には、転位は非放射中心としてふるまい、そのため、これらの材料からなる発光ダイオードおよびレーザダイオードの発光効率が低下する。また、これらの転位は暗電流も増加させる。貫通転位は高輝度の発光ダイオードの開発を妨げなかったが、転位は、高電子移動度トランジスタ、電界効果トランジスタ、及び他の電子デバイスなどのp−n接合デバイスにおいて、過剰な逆バイアス漏れ電流を引き起こす。さらに、転位はキャリアに対する強い散乱中心として作用する可能性があり、電子及び正孔の移動度を減少させ、多くの半導体デバイスの性能を制限する。
半導体基板の形成方法は、成長プロセスの間の成長基板上への第13−15族材料のベース層の形成、成長プロセスの間におけるベース層を覆う、マスク領域およびギャップ領域を含んでなるマスクの形成、ならびに成長プロセスの間のマスクに覆われたベース層の一部の優先的除去を含んでなる。
その他の態様において、半導体基板の形成方法は、a)成長基板上への第13−15族材料のベース層の形成、b)ベース層を覆う、窒化物材料を含んでなるマスクの形成、ならびにc)マスク形成後の、エッチングおよびベース層およびマスクの一部の優先的除去を含んでなる。前記の工程a)、b)およびc)は、成長チャンバ内での単一操作の間にin−situで実施することができる。
別の態様において、半導体基板の形成方法は、成長プロセスの間における、サファイア系ベース基盤を有する成長基盤上へのGaN含有ベース層および成長基盤を覆うバッファ層であって、ベース基盤とベース層との間に配置されるバッファ層の形成を含んでなる。
本方法は、さらに、ベース層を覆うマスク領域およびマスク領域間のギャップ領域を含んでなるマスクの形成、ならびにマスクに覆われたベース層の一部の優先的除去を含んでなる。
添付図面を参照することにより、本開示はよりよく理解され、その多くの特徴および利点は当業者に明らかとなりうる。
実施形態による、電子デバイスのための半導体基板材料を形成する方法を提供するフローチャートである。 実施形態による、半導体基板形成プロセスの図である。 実施形態による、半導体基板形成プロセスの図である。 実施形態による、半導体基板形成プロセスの図である。 実施形態による、半導体基板形成プロセスの図である。
異なる図面における同じ参照記号の使用は、同様のまたは同一の要素を示す。
以下の説明は包括的には基板材料に関し、詳細には、複数の半導体材料を含んでなる基板、またそれは複数の半導体層(すなわち、半導体基板)を含んでいてもよい基板、及びそのような物品を形成する方法に関する。半導体基板は、例えば、窒化ガリウム(GaN)を含む、第13−15族材料を含むことができる。第13−15族材料を参照することは、IUPAC周期表(2011年1月21日版)に基づいて、元素の周期表の第13族からの少なくとも1つの元素と、元素の周期表の第15族からの少なくとも1つの元素とを含む化合物を含むことは理解されるであろう。
図1は、実施形態による半導体基板材料を形成する方法を示すフローチャートである。図示されるように、プロセスは、ステップ101において成長基板を用意することによって開始する。成長基板は、その上の複数の層を支持するのに適した構造とすることができる。成長基板はさらに、その上の半導体層のヘテロエピタキシャル成長を実施するのに適した構造及び表面を提供することができる。一実施形態によれば、成長基板は、1以上の構造または材料の種類を含んでなる複合体であってもよい。例えば、成長基板は、ベース基板および該ベース基板を覆うバッファ層を含んでいてもよい。
一実施形態によれば、ベース基板は、無機材料を含んでなることができる。適切な無機材料には、酸化物、炭化物、窒化物、ホウ化物、オキシ炭化物、オキシホウ化物、オキシ窒化物、及びその組合せを含めることができる。場合によっては、ベース基板はアルミナを含んでなることができ、より具体的には、単結晶アルミナ(すなわち、サファイア)を含んでなることができる。一実施形態は、本質的にサファイアからなる基板を利用する。
成長基板のバッファ層は、ベース基板を覆うことができる。図2Aを手短に参照すると、実施形態による半導体基板200が示される。とりわけ、半導体基板200は、ベース基板202と該ベース基板202を覆うバッファ層203を含んでなる成長基板201を含んでなることができる。具体的には、バッファ層203は、ベース基板202の上側主面の上を覆うことができ、より具体的には、バッファ層203は、ベース基板202の上側主面に直に接触することができる。
一実施形態によれば、成長基板201は、製造業者から得ることができ、代替的には、その他の工程を実施する前に形成させることができる。例えば、バッファ層203は、堆積プロセスを用いてベース基板202の上面に形成させることができる。例えば、反応チャンバ内において、バッファ層203を、ベース基板202の上側主面上に堆積させることができる。あるプロセスによれば、そのベース基板202を反応チャンバ内に装填させることができ、反応チャンバ内に適切な環境を提供した後に、ベース基板202上にバッファ層203が堆積させることができる。一実施形態によれば、適切な堆積技法は、化学気相成長を含むことができる。特定の事例では、堆積プロセスは、金属有機化学気相成長(MOCVD)を含むことができる。
特定の例において、バッファ層203は複数の薄膜から形成されてもよい。例えば、図2Aに示されるように、バッファ層203は、薄膜204と、薄膜206とを含むことができる。一実施形態によれば、薄膜204のうちの少なくとも1つは、結晶材料を含むことができる。より具体的な事例では、薄膜204は、基板201の表面に直に接触することができ、ケイ素を含んでなることができ、本質的にケイ素からなることができる。薄膜204は、基板201と、本明細書において説明されるような薄膜204の上に重なる半導体層との分離を容易にすることができる。
図2Aに示されるように、薄膜206は薄膜204の上に重ねることができ、より具体的には、薄膜204と直に接触させることができる。薄膜206は、その上の層のエピタキシャル形成に適した結晶学的特徴を有することができる。とりわけ、一実施形態では、薄膜204は半導体材料を含むことができる。適切な半導体材料は、第13−15族材料を含むことができる。1つの特定の事例では、薄膜206は窒化物材料を含むことができる。異なる例では、薄膜206は、ガリウム、アルミニウム、インジウム、及びその組合せを含むことができる。さらに、1つの特定の実施形態では、薄膜206は窒化アルミニウムを含むことができ、より具体的には、薄膜206は、基本的に窒化アルミニウムからなることができる。
従って、例示的な構造では、バッファ層203は、薄膜204がケイ素を含んでなり、基板201の主面と直に接触するように形成させることができる。さらに、薄膜206は、薄膜204の或る表面と直に接触することができ、窒化アルミニウムを含んでなることができる。
ステップ101において基板を提供した後に、そのプロセスはステップ103において、成長基板を覆うベース層を形成することによって継続することができる。図2Aを手短に参照すると、半導体基板200は、ベース基板202およびバッファ層203を含んでなる成長基板201を覆うベース層205を含んでなることができる。具体的には、ベース層205は、バッファ層203の或る表面を覆うように形成させることができ、より具体的には、ベース層205はバッファ層203の薄膜206と直に接触することができる。
一実施形態によれば、バッファ層203の適切な形成にあたり、基板201及びバッファ層203を反応チャンバ内に置き、連続的成長プロセスを実施することができる。連続的成長プロセスは、チャンバから工作物(例えば、半導体基板)を取り出すことなく、単一のチャンバ内で実行されるプロセスを含んでなることができる。また、連続的成長プロセスは、エピタキシャル成長プロセスなどの成長プロセスも含んでなることができ、そのプロセスでは、全ての層が互いにin−situで形成され得るように、工作物を成長温度から著しく冷却することなく、一連の半導体層が形成され得る。連続的成長プロセスは、さらに、全ての半導体層が同じプロセス(例えば、水素化気相エピタキシー)を用いて、同じ温度範囲内で、すなわち、実質的に同じ成長温度において形成される成長プロセスを含んでなることができる。
実施形態によれば、連続的成長プロセスは、エピタキシャル成長プロセスを利用することができる。より具体的には、その連続的成長プロセスは、水素化気相エピタキシー(HVPE)を含んでなることができる。したがって、ベース層205は、水素化気相エピタキシー(HVPE)などのエピタキシャル成長プロセスを通して形成させることができる。このようなプロセスは、欠陥密度の小さく厚いベース層205の形成にとって特に有用であり、詳細には、平均厚さが約10〜20ミクロン以上のベース層205の形成にとって有用である。
代替的には、ベース層205は、化学気相蒸着のような蒸着プロセスを用いて形成させることができる。ある特定の実施形態において、ベース層205は、有機金属気相蒸着(MOCVD)によって形成させることができる。特定の事例においては、MOCVDは、例えば、平均厚が約10ミクロン未満、より具体的には、約3ミクロン未満である、特に薄いベース層205を形成させるために用いることができる。
1つの特定の事例では、ベース層205は第13−15族材料から形成され得る。幾つかの適切な第13−15族材料は窒化物材料を含んでなることができる。さらに、ベース層205は、ガリウムを含んでなることができる。特定の事例では、ベース層205は窒化物ガリウム(GaN)を含んでなることができ、より具体的には、本質的に窒化ガリウムからなることができる。
ベース層205を形成する特定の方法を行うことができる。例えば、HVPEプロセスを利用するとき、種々の成長モードにおいてベース層材料の形成が実施され得る。例えば、一実施形態では、ベース層は、最初に、3次元(3D)成長モードにおいて成長したエピタキシャル層として形成される。3D成長モードは、複数の結晶学的方向に沿ったベース層205の材料の同時成長を含んでなることができる。そのような例では、3D成長プロセスにおけるベース層205の形成は、バッファ層203上の島機構の自発的形成を含んでなることができる。自発的に形成された島機構はバッファ層203上にランダムにさせることができ、複数のファセットを有する種々のメサと、メサ間の谷部とを画定する。
代替的に、又はそれに加えて、ベース層205の形成は、2次元(2D)成長モードにおけるエピタキシャル成長を含んでなることができる。2D成長モードは、1つの結晶学的方向における材料の優先的成長と、他の結晶学的方向に沿った結晶材料の限定的成長とによって特徴付けられる。例えば、一実施形態では、2D成長モードにおけるGaNを含むベース層205の形成は、c面(0001)におけるGaNの優先的成長を含み、それにより、ベース層材料の縦方向の成長は、横方向の成長よりも安定化され得る。
さらに、ベース層を形成することは、3D成長モード及び2D成長モードの組合せを組み込むことができる。例えば、まず、ベース層205は3D成長モードにおいて形成させることができ、島機構は不連続材料層としてバッファ層203上に自発的に形成される。3D成長モード後に、成長パラメータを変更し、2D成長モードに変更することができ、横方向成長よりも縦方向成長が加速される。3D成長モードから2D成長モードに切り替えると、自発的に形成された島は均一な厚さの連続層に合体することができる。3D成長モードと2D成長モードとを組み合わせることにより、特定の転位密度など、所望の特性を有するベース層の形成を容易にすることができる。
特定の成長パラメータは、成長温度、成長速度、気相反応物材料及び非反応物材料の圧力、反応雰囲気内の反応物材料と非反応物材料との比、成長チャンバ圧、ならびにその組合せを含む。本明細書において言及される反応物材料は、アンモニアなど、窒素含有材料などの反応物材料を含む。他の反応物材料は、例えば、塩化ガリウムなどの金属ハロゲン化物成分を含む、ハロゲン化物相成分を含むことができる。非反応物材料は、例えば、希ガス、不活性ガスなどを含む、特定のタイプのガスを含んでなることができる。特定の事例では、非反応物材料は、窒素及び/又は水素などのガスを含むことができる。
3D成長モードにおけるベース層205の製造を含むベース層205の形成中に、成長温度は少なくとも約750℃とすることができる。他の実施形態では、成長温度は、少なくとも約800℃、少なくとも約850℃、少なくとも約875℃、少なくとも約900℃、さらには少なくとも約925℃などとさらに高くすることができる。一形成方法によれば、ベース層205の形成中の成長温度は、1200℃以下、例えば、約1150℃以下、約1125℃以下、約1050℃以下、さらには約1000℃以下などとすることができる。成長温度は、先に言及された最大値及び最小値のいずれかの間の範囲内に入ることができることは理解されるであろう。
特定のプロセスの場合、成長温度が変更され、3D成長モードと2D成長モードとの間の変更を容易にすることができる。例えば、3D成長モードから2D成長モードに変更する際に、その温度は、少なくとも約5℃、例えば、少なくとも約10℃、少なくとも約15℃、少なくとも約20℃、少なくとも約30℃、少なくとも約35℃、さらには少なくとも約40℃などと変更することが可能である。さらに他の実施形態では、3D成長モードから2D成長モードに変更する際に、成長温度は、約100℃以下、例えば、約90℃以下、約80℃以下、約70℃以下、さらには約60℃以下などと変更することが可能である。成長温度の変化は、3D成長モードから2D成長モードに変更する際の成長温度の上昇を含んでなることができる。成長温度の変更は、先に言及された最大値及び最小値のいずれかの間の範囲内に入ることができることは理解されるであろう。
実施形態によれば、ベース層205を形成するプロセスは、少なくとも毎時50ミクロンの成長速度で実施され得る。他の実施形態では、ベース層205の形成速度は、少なくとも毎時75ミクロン、少なくとも毎時100ミクロン、少なくとも毎時150ミクロン、少なくとも毎時200ミクロン、さらには少なくとも毎時約250ミクロンなどとさらに速くすることができる。別の実施形態では、ベース層205を形成するプロセスは、毎時約1mm以下、例えば、毎時750ミクロン以下、毎時500ミクロン以下、さらには毎時約300ミクロン以下などの速度で実施され得る。ベース層を形成するプロセスは、先に言及された最大値及び最小値のいずれかの間の範囲内の速度で実施され得ることは理解されるであろう。
特定のプロセスの場合、成長速度を変更し、3D成長モードと2D成長モードとの間の変更を容易にすることができる。例えば、3D成長から2D成長に変更する際に、少なくとも毎時約5ミクロンに成長速度を変更することができ、例えば、少なくとも毎時約5ミクロン(すなわち、ミクロン/hr)、例えば、少なくとも毎時約10ミクロン、少なくとも毎時約15ミクロン、少なくとも毎時約20ミクロン、少なくとも毎時約40ミクロン、少なくとも毎時約50ミクロン、さらには少なくとも毎時約75ミクロンなどと成長速度を変更することを含むことができる。さらに他の実施形態では、3D成長モードから2D成長モードに変更する際に、成長速度は、毎時約200ミクロン以下、例えば、毎時約175ミクロン以下、毎時約150ミクロン以下、毎時約125ミクロン以下、さらには毎時約100ミクロン以下などと変更可能である。成長速度の変更は、3D成長モードから2D成長モードに変更するときに、成長速度を下げることとすることができることは理解されるであろう。成長速度の変化は、先に言及された最小値から最大値のいずれかの間の範囲内とすることができることは理解されるであろう。
他の実施形態によれば、3D成長モードから2D成長モードに変更するプロセスは、少なくとも2倍に成長速度を変更することによって引き起こされる場合がある。例えば、成長速度は、3D成長モードから2D成長モードに変更する際に少なくとも2分の1に下げられることができる。他の実施形態では、成長速度は、少なくとも約3分の1、少なくとも約4分の1、さらには少なくとも約5分の1に下げられてもよい。特定の事例では、成長速度の下げは、約8分の1以下、約7分の1以下、又は約6分の1以下である。成長速度を変更する際に、先に特定された因子のうちの1つ又は複数が変更され得ることは理解されるであろう。例えば、成長温度が変更可能であるが、成長速度は安定した状態に保たれる。代替的には、成長速度が変更可能であるが、成長温度は保持される。さらに別の実施形態では、成長速度及び成長温度の両方が変更され、成長モードの変更を達成することができる。
ベース層205は、更なるプロセスおよび本明細書の実施例に基づく高品質材料の形成を促進させる特定の厚さを有するように形成させることができる。例えば、ベース層205は、約5mm以下の平均厚であってもよい。その他の実施形態において、ベース層205は、約3mm以下、約2mm以下のような、約1mm以下、約0.5mm以下、約0.2mm以下、約100ミクロン以下、約50ミクロン以下、約1ミクロン以下、約0.1ミクロン以下の平均厚であってもよい。また、別の実施例においては、ベース層205を、少なくとも約10nm、少なくとも約20nm、少なくとも約50nmまたは少なくとも70nmの平均厚を有するように形成させることができる。ベース層205は、先に言及された最大値及び最小値のいずれかの間の範囲内の平均厚を有することができることは理解されるであろう。
ベース層205は、特定の転位密度を有するように形成され得る。ベース層205の転位密度は、形成時にベース層の上側表面において測定可能である。転位密度を測定する適切な方法は、室温において操作されるカソードルミネッセンス顕微鏡と、10KeV電子ビーム、スポットサイズ70において、モノクロメータを用いない多色光検出とを使用することを含み、その機器は、JEOL Corporationから市販されるSEM JSM−5510である。約108cm−2の転位密度測定値の場合、倍率は4000Xであり、面積は通常700μmである。約106cm−2の転位密度測定値の場合、倍率は通常500〜1000Xであり、面積は通常0.1mmである。
例えば、ベース層205は、ベース層205の上側表面において測定されるときに、約1×10転位/cm以下の転位密度を有することができる。他の実施形態では、ベース層205の転位密度は、約1×10転位/cm以下、約6×10転位/cm以下、さらには約1×10転位/cm以下などとさらに小さくすることができる。さらに、ベース層205は、少なくとも約1×10転位/cm、例えば、少なくとも2×10転位/cm、少なくとも3×10転位/cm、さらには少なくとも5×10転位/cmなどの転位密度を有することができる。ベース層は、先に言及された最大値及び最小値のいずれかの範囲内の転位密度を有することができることは理解されるであろう。
再度、図1を参照すると、ステップ103におけるバッファ層を覆うベース層の形成後、そのプロセスは、ステップ105において、ベース層を覆うマスクを形成することによって継続することができる。マスクを形成するプロセスは、成長チャンバ内への特定の化学種の導入を含んでなる。
特定の実施形態に関して、マスクを形成するプロセスは、成長チャンバ内へのケイ素含有材料の提供を含んでなる。
特定の例において、ケイ素含有材料は、成長プロセスの間において、in−situで、使用される成長チャンバ内へ提供される。より具体的には、成長プロセスの間、ケイ素含有材料を導入することができ、ベース層205の成長は、ケイ素含有材料の導入により中断させることができる。
一実施形態において、ケイ素含有材料は、水素を含んでなる。あるプロセスにおいて、ケイ素含有材料は、例えば、シランのようなケイ素と水素の結合体を含んでなる。より具体的には、ある非限定的な実施形態において、ケイ素含有材料は、本質的にシランからなる。
ケイ素含有材料の導入に加えて、その他の材料を成長チャンバへ導入し、マスクの形成を促進させることができる。例えば、成長チャンバは、窒素含有材料、より具体的には、水素を含む窒素含有材料を含んでいてよい。例えば、窒素含有材料はアンモニア(NH)を含んでなるものであってもよい。
一特定の実施形態において、窒素含有材料は本質的にアンモニアからなるものであってもよい。
マスクの形成が、窒素含有材料とケイ素含有材料との間の化学反応の結果によるものであってもよいということは理解されよう。例えば、一特定の例において、ケイ素含有材料は、窒素含有材料と反応し、窒化ケイ素(SiN)を形成し、マスクはこの窒化ケイ素を含んでなる。
図2Bを簡潔に参照すると、一実施形態による処理の間の半導体基板の一部の断面図が提供される。図示されるように、半導体基板220は成長基板201、前記成長基板201を覆うベース層205、ならびにマスク領域222およびギャップ領域223を有し、ベース層205の上表面224を覆うマスク221を含んでなる。実施形態によれば、マスク221は、ベース層205の形成に用いられる成長温度と実質的に近い温度において形成させることができる。例えば、マスク形成プロセスは、ベース層205の形成に用いられる成長温度である800℃の温度において実施することができる。他の実施形態において、マスク形成のプロセスは、少なくとも500℃以内の成長温度、少なくとも約400℃以内の成長温度、少なくとも約300℃以内の成長温度、または少なくとも約200℃以内の成長温度のような、600℃以内成長温度において実施することができる。
一実施形態に関して、マスク領域222は、ケイ素および窒素を含んでなることができる。一例においては、マスク領域222は窒化ケイ素(SiNx)から形成することができ、より具体的にはマスク領域222は本質的に窒化ケイ素からなることができる。
また、図示されるように、複数のマスク領域222は、互いにランダムな配向性を有するよう形成させることができる。例えば、マスク領域222は、短い範囲のオーダーまたは長い範囲のオーダーを本質的に含まないようにすることができる。より具体的には、マスク領域222を、識別可能なパターンまたは反復配列が存在することのないよう、互いに配置することができる。さらに、マスク領域222は、互いの間に、ギャップ領域223の大きさで定義付けられる、ランダムな隙間を有していてよい。
複数のマスク領域222は、互いに対しておよびベース層205の結晶学的方位に対して様々な大きさを有する。例えば、各マスク領域は、少なくとも約0.5nmまたは約1nmの幅(W)を有することができる。各マスク領域は、例えば、約0.8ミクロン以下、約0.5ミクロン以下、または約0.1ミクロン以下のようなサブミクロンサイズの幅(W)を有することができる。マスク領域222の大部分は、上記した最小値と最大値との間の範囲の大きさを有することができることは理解されよう。
さらに、マスク領域222は、複数のマスク領域222の間に広がるギャップ領域により定義され、前記ベース層205の上表面224が露出され、マスク領域222により覆われていない開口部を定義する。複数のギャップ領域223を、ベース層205の表面224上にランダムに配置することができる。すなわち、ある例において、複数のギャップ領域223は様々な幅を有することができ、互いに関連する配向性を有することができる。ギャップ領域223はまた、ギャップ領域が結晶学的方位またはベース層の平面と同調する必要がないように、ベース層205の1以上の結晶学的方位に関連するランダムな配向性を有することができる。
一実施形態に関して、各ギャップ領域223は、少なくとも約0.5nmまたは少なくとも約1nmの幅(Wg)を有することができる。各ギャップ領域は、例えば、約0.8ミクロン以下、約0.5ミクロン以下、または約0.1ミクロン以下のようなサブミクロンサイズの幅(Wg)を有することができる。ギャップ領域223の大部分は、上記した最小値と最大値との間の範囲の大きさを有することができることは理解されよう。
他の実施形態において、マスク221を、マスク領域222が特定の平均厚さ(tm)を有するように形成させることができる。一実施例に関して、マスク領域222を、ベース層の平均厚さ(tb)未満の平均厚さを有するように形成させることができる。他の例においては、マスク領域222を、約0.5ミクロン未満、約0.3ミクロン未満、約0.1ミクロン未満または約0.08ミクロン未満の平均厚さを有するように形成させることができる。マスク領域222は、少なくとも約0.001ミクロンの平均厚さを有することができる。一実施形態に関して、マスク領域222は、上記最小値および最大値との範囲内の平均厚さを有することができる。
一実施形態において、マスク221を形成するプロセスは、特定の期間の実施することができる。例えば、該期間には、マスク221の形成に用いられる材料の導入に適切な時間が含まれうる。少なくとも一実施形態に関して、マスク221を形成するプロセスは、約60分以下、約20分以下、約10分以下、または約5分以下の間、継続することができる。
さらに、成長チャンバ内のその他の処理条件を制御し、マスク221の適切な形成の促進は図ることができる。例えば、マスクの形成中、成長雰囲気内の圧力を約50〜約800トールの範囲内とすることができる。
ステップ105におけるマスク形成後、ステップ107において、ベース層の一部を優先的に除去することによりプロセスを継続することができる。一実施形態に関して、ベース層の一部を優先的に除去するプロセスは、エッチングプロセスを含んでなることができる。一実施形態において、エッチングプロセスは、成長チャンバ内にエッチング材料(etchant material)を導入することを含んでなることができる。
いくつかの適切なエッチング材料は、ハロゲン元素、より具体的には塩素を含んでなる組成物を含んでなることができる。他の実施形態においては、エッチング材料は水素を含んでなることができる。代表的実施形態において、エッチング材料は塩化水素(HCl)を含んでなることができ、より具体的には、本質的に塩化水素からなりうる。
いくつかの例において、エッチング材料は、複合物を含んでなることができる。例えば、エッチング材料は、塩化水素および窒素含有材料との複合物を含んでなることができる。ある適切な窒素含有材料は、アンモニア(NH)を含んでなることができる。特定の例において、エッチング材料を、気相種として、成長チャンバ内に導入することができることは理解されよう。さらに、他の実施形態において、エッチング材料は、処理状況によっては、液相種でありうる。
一実施形態において、ベース層の一部を優先的に除去するプロセスは、成長温度と実質的に同じ温度において行うことができる。他の実施形態において、ベース層の一部を優先的に除去するプロセスは、昇温状態、より具体的には、ベース層205の形成に利用される成長温度に近い温度において行うことができる。例えば、ベース層の一部を優先的に除去するプロセスは、800℃以内の成長温度、600℃以内の成長温度、500℃以内の成長温度、400℃以内の成長温度、300℃以内の成長温度、200℃以内の成長温度、100℃以内の成長温度または50℃以内の成長温度においてでさえ行うことができる。
比限定的な実施形態において、ベース層の一部を優先的に除去するプロセスは600℃〜1100℃の間の温度において行うことができる。
本明細書で言及したように、ベース層の一部を優先的に除去するプロセスはエッチング操作を含んでなることができる。とりわけ、エッチングプロセスによりベース層205の一部を選択的に除去することができる。一実施形態においては、エッチングのプロセスは、約2時間以下、約100分以下、約90分以下、約70分以下、約60分以下、30分以下、10分以下または1分以下の間継続することができる。とりわけ、エッチングの期間は、例えば、成長チャンバ内のエッチング材料の濃度などを含む他の要因に依存しうる。
図2Cは、一実施形態におけるベース層の一部の優先的除去プロセスを実施した後の半導体基板の横断面図を含む。図示されるように、半導体基板250は、成長基板201、成長基板201に重なるベース層205およびベース層205に重なるマスク221を含んでなることができる。図示されるように、ベース層205の一部を優先的に除去するプロセスは、ベース層205の上表面224において、くぼみ253の形成を含んでなることができる。
一実施形態において、くぼみ253は、プロセスの状況に応じて、一定の深さを有するように形成させることができる。
一実施形態において、くぼみ253は、プロセスの状況に応じて、それぞれが異なる深さを有するように形成させることができる。
非限定的な実施形態において、くぼみ253はベース層205の平均厚さ(tb)未満の平均深さ(d)を有することができる。特定の例において、くぼみ253は、約10ミクロン未満、約8ミクロン未満、約5ミクロン未満、約2ミクロン未満、約1ミクロン未満、約0.8ミクロン未満、約0.5ミクロン未満または約0.2ミクロン未満の平均深さを有するように形成させることができる。さらに、くぼみ253の平均深さは少なくとも約1nmとすることができる。くぼみ253の深さを上記最小値と最大値との間の範囲内とすることができることは理解されよう。
特定の他の例において、図2Cには図示されていないが、くぼみ253の少なくとも一部が、ベース層205の厚さ全体に渡り広がっていてもよい。つまり、例えば、ベース層205の一部を優先的に除去するプロセスの間、いくつかのエリアにおいて、重なっているバッファ層203の一部が露出するまで、実質的にベース層のすべてを除去することができる。
より具体的な例において、バッファ層203は、エッチング材料がバッファ層203に到達した場合に、くぼみ253の深さを調整するエッチングストップ層として機能することができる。このような実施形態は、例えば、約10ミクロン未満、約5ミクロン未満、約1ミクロン未満または約0.1ミクロン未満のような特定の厚さを有するベース層205に特に適している。すなわち、特定の例においては、エッチングプロセスは、くぼみ253が、マスク領域222およびギャップ領域223の平均幅と実質的に等しい(測定値の10%以内または測定値の5%以内)深さ(d)を有することができるように、行うことができる。
ベース層205の一部を優先的に除去するプロセスは、ベース層205の上表面224の一部の優先的除去を含んでなることができる。より具体的には、優先的除去プロセスは、ベース層205の上表面224における、高転移密度領域254の優先的除去を含んでなることができる。例えば、エッチング材料は、低い欠陥濃度(すなわち、低い転移密度)を有するベース層205の上表面224の領域225と比較した場合に、高い転移密度(すなわち、高い欠陥濃度)を有するベース層205の上表面224における領域を優先的に除去することができる。
したがって、優先的除去のプロセスは、上表面224における高欠陥領域を取り除き、選択的除去のプロセス前の上表面224と比較した場合に、全体として顕著に低い欠陥濃度を有するベース層205の新しい(すなわち、エッチングされた)上表面の形成を促進することができる。
実施形態において、ベース層205の一部を優先的に除去するプロセスは、マスク221の一部、より顕著には、マスク領域222の一部の優先的除去を含んでなることもできる。例えば、図2Cにおいて示されるように、高い転移密度を有する領域254内において、マスク部分252が、処理後、残存するように、領域254内のマスク領域の一部(マスク領域222として先に図示された)を除去することができる。図2Cにおいて示されるように、マスク部分252は、ベース層205の一部の選択的除去プロセスにより少なくとも部分的に除去され、小径化されたマスク領域222を表す。
ベース層の一部の優先的除去のプロセスは、高い転移密度を有する領域が、低い転位密度を有する領域の前に優先的に除去されるように、上表面224の異方性エッチングを含んでなることができる。さらに、図2Cにおいて示されるように、ベース層の一部の優先的除去プロセスは異方性エッチングプロセスを含んでなることができ、マスク領域222に覆われるベース層205の一部を除去することができる。例えば、エッチング材料は、マスク部分252が、該材料が完全に除去されているベース層205において、広がり、領域を覆うことができるように、マスク部分252を除去する前にベース層205の一部を優先的に除去しうる。
再度図1を参照すると、ステップ107におけるベース層の一部の優先的除去の後、エピタキシャル層を形成することによりステップ109におけるプロセスを継続することができる。エピタキシャル層は、マスク部分252およびベース層205を覆うように、エピタキシャル層を形成することができる。より具体的には、処理後に、ベース層205の改質された(例えば、エッチング)上表面からエピタキシャル層がエピタキシャルに成長できるように、エピタキシャル層を形成させることができる。特に、エピタキシャル層は、優先的除去プロセスによりベース層205の高転移密度の実質的な部分は取り除かれているため顕著に低い転移密度を有するベース層205の領域から形成させることができる。
図2Dを参照すると、リリースベース層205(the release base layer 205)およびマスク部分252上に形成されているようにエピタキシャル層271が描かれている。特定の例において、エピタキシャル層271を、マスク部分252の間のベース層205の上表面と直接接するように形成させることができる。エピタキシャル層271は、まず、ベース層205の表面において形成するくぼみ253から成長させることができる。さらに図示されるように、エピタキシャル層271の成長の初期の間、ボイド261をマスク部分252の間に形成させることができる。必ずしもそうではないが、ボイドは最終製品に存在する。
エピタキシャル層271の形成プロセスは、本明細書で言及されたような1以上の成長モードを利用するエピタキシャル成長プロセスを含んでなることができる。例えば、エピタキシャル層271の形成は、3D成長モード、2D成長モードまたは3Dおよび2D成長モードを組み合わせたもの経ての形成を含んでなることができる。
一実施形態において、エピタキシャル層271の形成は、2D成長モードにおいて完全に終了させることができる。
エピタキシャル層271の形成は、その場(in-situ)で他の半導体層(例えば、ベース層205)と共にエピタキシャル層271が形成されるように、連続的成長プロセスにより行うことができる。すなわち、該プロセスは連続的であり得、ベース層205の形成、マスクの形成およびエピタキシャル層271の形成の間、該プロセスを同じチャンバ内において行うことができる。
一実施形態において、エピタキシャル層271は第13〜15族の材料を含んでなることができる。特定の例において、エピタキシャル層は窒化物材料を含んでなることができる。さらに他の実施形態において、エピタキシャル層はガリウム、より具体的には窒化ガリウムを含んでなることができる。特定のエピタキシャル層は、窒化ガリウムから本質的になる。
一実施形態において、エピタキシャル層271をベース層205と実質的に同じ速度で成長させることができる。エピタキシャル層271を、少なくともベース層205と同じ平均厚さ(te)またはベース層205の平均厚さより著しく大きい平均厚さを有するように形成させることができる。例えば、エピタキシャル層271を少なくとも約5ミクロンの平均厚さを有するように形成させることができる。
他の実施形態においては、平均厚さを、少なくとも約10ミクロン、少なくとも約50ミクロン、少なくとも約100ミクロン、少なくとも約200ミクロン、少なくとも約400ミクロン、少なくとも約500ミクロンまたは少なくとも約800ミクロンより大きくすることができる。さらに、エピタキシャル層271を、約10mm以下、約5mm以下、約3mm以下または約2mm以下となるように形成させることができる。エピタキシャル層271が、上記最小値と最大値とのいずれかの間の範囲内の平均厚さを有することができることは理解されるであろう。
エピタキシャル層271を、上表面で測定されるような特定の転移密度を有するように形成させることができる。例えば、エピタキシャル層271は、約1x10転位/cm以下、例えば、約1x10転位/cm以下、さらには約1x10転位/cm以下などである転位密度を有することができる。
他の実施形態では、エピタキシャル層271は、少なくとも約1x10転位/cm、例えば、少なくとも約2x10転位/cm、さらには少なくとも約5x10転位/cmなどである転位密度を有することができる。エピタキシャル層271は、先に言及された最大値から最小値のいずれかの間の範囲内の転位密度を有することができることは理解されるであろう。
例えば、ベース層205、マスク221およびエピタキシャル層271の形成プロセスの間、成長基板201をベース層205から分離することができる。分離は、バッファ層203の一部、特にはバッファ層203内の薄膜の解離により促進することができる。
一実施形態において、バッファ層203は、ケイ素のような薄膜を含んでなることができ、連続的成長プロセスの間に利用される昇温状態において、薄膜は熱的に解離される。熱的解離は、基板201と複数の半導体層との間の分離を促進する。したがって、連続的成長プロセスの完了時に、ベース層205、マスク221及びエピタキシャル層271は、基板201から完全に除去され得る。
サファイア基板上にMOVPEによって2つの部分バッファ層を最初に成長させることによって、一実施形態によるサンプルが形成される。バッファ層はサファイア基板上に直に存在する第1のケイ素層と、その後にエピタキシャル成長するAlNとを含む。MOVPE反応器内にサファイア基板を装填した後に、サファイア基板は、ケイ素膜を成長させる前に、N下でアニールされなければならない。好ましくは、その温度は870℃である。100torrにおけるN雰囲気内でのシランの熱分解から、約0.4ミクロンの厚みまでのケイ素成長が形成される。
温度は約1140℃まで上げられ、成長蒸気は70torrにおいて純粋なNのままである。最初にNHが反応チャンバ内に導入され、その後、TMAl有機金属材料が導入され、ケイ素上にAlN層を形成し始める。約20分の成長後に、Si層の上に0.2μm厚のAlN層が堆積され、バッファ層を形成する。
約3〜10ミクロンの厚さのベース層を、MOCVDを用いてバッファ層上に形成させる。ベース層の形成後、おおよそ1000℃において、約30分間の間シラン(SiH)およびNHを成長チャンバへ同時に導入することにより、SiNマスクを形成させる。成長チャンバはまず、GaNベース層の成長に用いられるガス成分でパージされる。マスクは、それぞれが、様々なサイズ、形および配向性のマスク領域であることを特徴とする、SiNナノネットの形状である。マスクにおけるギャップ領域はおおよそ1ナノメートルから100ナノメートルのサイズである。マスク領域はおおよび1〜50ナノメートルの間の厚さを有する。
マスクの形成後、ウエハをHVPE成長チャンバ内に導入し、エッチングプロセスを、HClを用いて実施する。成長チャンバ内には、NHが存在しうる。エッチングプロセスは、低い転移の濃度を有するベース層の上表面の領域と比較した場合に、高い転移の濃度を有するベース層の上表面の領域を優先的除去する。エッチングは、約1〜10分の間、おおよそ400〜1000℃において行われ、約1ミクロン未満の深さのGaNをベース層の表面から除去する。バッファ層は、顕著な深さのマスクの下のベース層において形成される特定のくぼみのためにエッチングストップ層のように働く。
エッチングプロセスの後、低い転移密度を有する透明な高品質のGaNを用いて、ベース層の多孔性のGaN上表面が作成される。エピタキシャル層は、マスクのギャップ領域(例えば、開口部)において、低い転移密度領域から、HVPEによって形成される。エピタキシャル層は、3Dと2D成長モードとの間の交代を少なくとも1度含んでなる、例えば、次のシーケンス:350μm3D+50μm2D+350μm3D+50μm2D+200μm3Dの少なくとも一部を使用することを含んでなる、GaNベース層の成長に用いられるパラメータと同じものを用いて形成される。エピタキシャル層は少なくとも1mmの厚さを有するように形成される。
本明細書における実施形態は、最深技術からの脱却を表す。特定のELO成長プロセスが過去にマスクを使用した間、このようなマスクは、精度良く形成された開口部を有するマスクの形成を促進するフォトリソグラフィを含んでなる特定の技術により形成されている。
本出願は、複数の層および最終エピタキシャル層の品質改善に貢献する、成長プロセスの中盤に形成される介在性のマスクを含んでなる化合物半導体基板(compound semiconductive substrate)を形成するためのプロセスを開示する。すなわち、マスク形成方法およびマスク形成後の下位層の一部の優先的除去を効率的かつ、さらに最終的に形成するエピタキシャル層の品質を向上するように実施することができる。
本明細書の実施形態のプロセスは、成長速度、反応物材料の比、非反応物材料の比、成長モード、成長温度、成長圧力、部品材料、マスク形成の条件、およびエッチング条件などを含む成長プロセスの特定の組み合わせを利用する。
上記の説明において、具体的な実施形態、及び特定の構成要素の接続を参照するのは例示である。結合又は接続されるような構成要素を参照することは、本明細書において論じられるような方法を実行するために理解されるような、構成要素間の直接接続、又は1つ又は複数の介在する構成要素を通しての間接接続を開示することを意図することは理解されるであろう。したがって、先に開示された発明内容は例示と見なされるべきであり、限定するものと見なされるべきではなく、添付の特許請求の範囲は、本発明の真の範囲内に入る、全てのそのような変更形態、改善形態、及び他の実施形態を包含することを意図している。したがって、法律によって許される最大限の範囲で、本発明の範囲は、添付の特許請求の範囲及びその均等物の最も広い容認可能な解釈によって決定されるべきであり、これまでの詳細な説明によって限定又は制限されるべきでない。
要約書及び開示は特許法に準拠するために提供されており、特許請求の範囲又は請求項の意味を解釈又は制限するために用いられないという了解の下で提示される。さらに、これまでの詳細な説明において、本開示を簡素化する目的で、種々の特徴は群にまとめられる場合があるか、又は単一の実施形態において説明される場合がある。本開示は、特許請求される実施形態が各請求項において明記される特徴よりも多くの特徴を必要とするという意図を反映すると解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、発明内容は、開示される実施形態のいずれかの実施形態の全ての特徴よりも少ない特徴に向けられる場合がある。添付の特許請求の範囲は詳細な説明に組み込まれており、各請求項はそのままで別々に特許請求される発明内容を規定するものとして有効である。

Claims (27)

  1. 成長プロセス中に、第13〜15族材料のベース層を成長基板上に形成する工程、
    前記成長プロセス中に、前記ベース層を覆うマスク領域およびギャップ領域を含んでなるマスクを形成する工程、および
    前記成長プロセス中に、前記マスクに覆われるベース層の一部を優先的に除去する工程、
    を含んでなることを特徴とする、半導体基板の形成方法。
  2. 前記成長基板が、無機材料を含むベース基板を含んでなり、前記ベース基板が、酸化物、炭化物、窒化物、ホウ化物、オキシ炭化物、オキシホウ化物、オキシ窒化物、及びこれらの組合せからなる群から選択される材料を含んでなり、前記ベース基板がアルミナを含んでなり、前記ベース基板がサファイアを含んでなり、前記ベース基板が実質的にサファイアからなる、請求項1に記載の方法。
  3. 前記成長基板が、前記ベース層に覆われ、前記ベース基板を覆うバッファ層を含んでなり、前記バッファ層は前記ベース基板の表面と直接接触し、前記バッファ層の形成が、前記ベース基板の主面を覆う材料の堆積を含んでなり、前記堆積が金属有機化学気相成長(MOCVD)を含んでなる、請求項1に記載の方法。
  4. 前記バッファ層が、複数の薄膜を含んでなり、前記複数の薄膜の少なくとも一つの薄膜が、第13〜15族材料を含んでなり、前記複数の薄膜の少なくとも一つの薄膜が窒化物材料を含んでなり、前記複数の薄膜の少なくとも一つの薄膜が、Ga、Al、Inおよびこれらの混合物からなる群より選択される元素を含んでなり、前記複数の薄膜の少なくとも一つ薄膜が、結晶材料を含んでなり、前記複数の薄膜の少なくとも一つの薄膜が、ケイ素を含んでなる、請求項3に記載の方法。
  5. 前記バッファ層が、
    前記ベース基板の表面と直接接触する、ケイ素を含んでなる第1の薄膜および
    前記第1薄膜の表面と直接接触する、第13〜15族材料を含んでなる第2の薄膜を含んでなる、請求項3に記載の方法。
  6. 前記ベース層の形成が、水素化気相エピタキシー(HVPE)を含んでなる、請求項1に記載の方法。
  7. 前記ベース層が第13〜15足材料を含んでなり、前記ベース層が窒化物材料を含んでなり、前記ベース層がガリウムを含んでなり、前記ベース層が窒化ガリウムを含んでなり、前記ベース層が本質的に窒化ガリウムからなる、請求項1に記載の方法。
  8. 前記ベース層が、約5mm以下の平均厚さを有し、前記ベース層が、約3mm以下、約2mm以下、約1mm以下、約0.5mm以下の平均厚さを有し、前記ベース層が、少なくとも約1nm、少なくとも約10nm、少なくとも約50nm、少なくともやく70nmの平均厚さを有する、請求項1に記載の方法。
  9. 前記ベース層の上面において測定した転位密度が、約1×10転位/cm以下、約1×10転位/cm以下、少なくとも約1×10転位/cm、少なくとも約2×10転位/cmである、請求項1に記載の方法。
  10. 前記ベース層の形成が、少なくとも50ミクロン/hrの速度で行われる、請求項1に記載の方法。
  11. 前記ベース層の形成が、3次元成長モードにおける形成を含んでなり、前記ベース層の形成が、半導体材料を含む島機構の形成を含んでなる自発的形成プロセスを含んでなり、前記ベース層の形成が、さらに島機構の半導体材料の連続層への合体を含んでなる、請求項1に記載の方法。
  12. マスクの形成が、成長プロセス中、成長チャンバ内にケイ素含有材料を準備することを含んでなり、前記ケイ素含有材料が水素を含んでなり、前記ケイ素含有材料がシラン(SiH)を含んでなり、前記ケイ素含有材料が本質的にシランからなり、さらにケイ素含有材料を、窒素含有材料を含んでなる成長チャンバ内に準備することを含んでなり、前記窒素含有材料が水素を含んでなり、前記窒素含有材料がNHを含んでなり、前記窒素含有材料が本質的にNHからなり、前記NHがシランと反応し、窒化ケイ素(SiN)を形成する、請求項1に記載の方法。
  13. 前記マスク領域が窒化ケイ素(SiN)を含んでなり、前記マスク領域が本質的に窒化ケイ素からなり、前記方法が前記マスクの第1の形成および前記ベース層の一部の優先的除去を含んでなり、前記マスク領域が互いにランダムな配向性を有し、前記マスクが互いにランダムなサイズを有し、前記ギャップ領域が互いにランダムなサイズを有する、請求項1に記載の方法。
  14. 前記ベース層の一部の優先的除去がエッチングを含んでなり、前記エッチングが、ハロゲン元素を含む材料をエッチングすることを含んでなり、前記ハロゲン元素が塩素(Cl)を含み、前記エッチング材料が水素を含んでなり、前記エッチング材料が塩化水素(HCl)を含んでなり、前記エッチング材料が本質的に塩化水素からなり、前記エッチング材料が気相種を含んでなり、エッチングがアンモニア(NH)を含んでなる雰囲気において行われる、請求項1に記載の方法。
  15. 前記ベース層の一部の優先的除去が成長温度において行われ、前記エッチングが800℃内の成長温度、600℃内の成長温度、500℃内の成長温度、400℃内の成長温度、300℃内の成長温度、200℃内の成長温度、100℃内の成長温度、50℃内の成長温度において行われる、請求項1に記載の方法。
  16. 前記ベース層の一部の優先的除去が、前記ベース層の上表面におけるくぼみの形成を含んでなり、前記くぼみの少なくとも一部が前記ベース層の厚さ全体に広がり、前記ベース層の一部の除去が前記バッファ層の一部が露出するまで行われ、前記バッファ層がエッチングストップ層であり、前記くぼみが前記ベース層の平均厚さ以下の平均深さを有しており、前記くぼみが約10ミクロン未満、約8ミクロン未満、約5ミクロン未満、約2ミクロン未満、約1ミクロン未満、約0.8ミクロン未満、約0.5ミクロン未満、約0.2ミクロン未満の平均深さを有する、請求項1に記載の方法。
  17. 前記ベース層の一部の優先的除去が、約2時間以下、約100分以下、約30分以下の間のベース層の上表面のエッチングを含んでなる、請求項1に記載の方法。
  18. 前記ベース層の一部の優先的除去が、前記ベース層の上表面における高転移密度領域の優先的除去を含み、前記優先的除去が、低い欠陥濃度を有する上表面と比べ、高い欠陥濃度を有する前記ベース層の上表面の一部の異方性エッチングを含んでなる、請求項1に記載の方法。
  19. 前記ベース層の一部の優先的除去が、前記マスクの一部の除去、前記マスク領域の一部の除去をさらに含んでなり、前記ベース層の一部の優先的除去が、マスク領域に覆われる上表面の一部の除去をさらに含んでなる、請求項1に記載の方法。
  20. 前記マスク領域が、前記ベース層の平均厚さ未満の平均厚さを有し、前記マスク領域が、約0.5ミクロン未満、約0.3ミクロン未満、約0.1ミクロン未満約0.08ミクロン未満の平均厚さを有し、かつ少なくとも0.001ミクロンの平均厚さを有する、請求項1に記載の方法。
  21. 前記マスクおよび前記ベース層を覆うエピタキシャル層の形成を更に含んでなり、前記エピタキシャル層は窒化物材料を含んでなり、前記エピタキシャル層はガリウムを含んでなり、前記エピタキシャル層は窒化ガリウムを含んでなり、前記エピタキシャル層は本質的に窒化ガリウムからなる、請求項1に記載の方法。
  22. 前記エピタキシャル層が、少なくとも5ミクロン以上、少なくとも約10ミクロン以上、少なくとも約100ミクロン以上、少なくとも約200ミクロン以上、少なくとも約400ミクロン以上、少なくとも約500ミクロン以上または少なくとも800ミクロン以上の平均厚さであって、約10mm以下、約5mm以下または約3mm以下の平均厚さを有する、請求項21に記載の方法。
  23. 前記エピタキシャル層が、前記ベース層の上面の転移密度未満の上面における転移密度を有し、前記エピタキシャル層が、上面において測定された約1x10転位/cm以下の転移密度を有し、前記エピタキシャル層が、約1x10転位/cm以下の転移密度を有し、前記エピタキシャル層が、約1x10転位/cm以下の転移密度を有し、前記エピタキシャル層が、約1x10転位/cm以下の転移密度を有する、請求項21に記載の方法。
  24. 前記エピタキシャル層の形成が、3次元成長モードにおいて実施され、前記形成が2次元成長モードにおける前記エピタキシャル層の形成を含んでなり、前記形成が、成長プロセスパラメータと比較し、エピタキシャル層の成長の間の前記成長プロセスパラメータの少なくとも1度の変更を含んでなる。
  25. 前記ベース層、マスク、およびエピタキシャル層の少なくとも1つの形成の間に、前記成長基板からの前記ベース層、マスク、およびエピタキシャル層の分離を更に含んでなり、前記分離が、前記成長基板およびベース層との間のバッファ層の少なくとも一部の熱的分離を含んでなる、請求項21に記載の方法。
  26. a)成長基板上への第13−15族材料のベース層の形成、
    b)前記ベース層を覆う、窒化物材料を含んでなるマスクの形成、ならびに
    c)前記マスク形成後の、前記ベース層およびマスクの一部のエッチングおよび優先的除去を含んでなる、半導体基板の形成方法であって、
    前記の工程a)、b)およびc)は、成長チャンバ内での単一操作の間にin−situで実施されることを特徴とする、方法。
  27. 半導体基板の形成方法であって、
    成長プロセス中の、GaNを含んでなるベース層の成長基板上への形成であって、前記成長基板がサファイア系ベース基板を含んでなるベース層の形成および
    前記成長基板を覆い、前記成長基板と前記ベース基板との間に配置されるバッファ層の形成、
    マスク領域およびマスク領域の間のギャップ領域を含んでなる、前記ベース層を覆うマスクの形成、ならびに
    前記マスクに覆われる前記ベース層の一部の優先的除去を含んでなることを特徴とする、方法。
JP2014542554A 2011-11-21 2012-11-19 半導体基板および形成方法 Active JP6301259B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161562369P 2011-11-21 2011-11-21
US61/562,369 2011-11-21
PCT/US2012/065886 WO2013078136A1 (en) 2011-11-21 2012-11-19 Semiconductor substrate and method of forming

Publications (2)

Publication Number Publication Date
JP2014533651A true JP2014533651A (ja) 2014-12-15
JP6301259B2 JP6301259B2 (ja) 2018-03-28

Family

ID=48470232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014542554A Active JP6301259B2 (ja) 2011-11-21 2012-11-19 半導体基板および形成方法

Country Status (6)

Country Link
US (1) US10043662B2 (ja)
EP (2) EP4181173A1 (ja)
JP (1) JP6301259B2 (ja)
KR (1) KR20140106590A (ja)
CN (1) CN103959439B (ja)
WO (1) WO2013078136A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046623A (ko) * 2018-10-25 2020-05-07 한국세라믹기술원 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
EP2743966B1 (en) * 2012-12-14 2020-11-25 Seoul Viosys Co., Ltd. Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
CN108538977B (zh) * 2018-03-16 2019-07-16 太原理工大学 一种高质量GaN薄膜及其制备方法
CN109817767B (zh) * 2018-12-21 2020-10-02 南京中电熊猫液晶显示科技有限公司 一种微型器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109424A (ja) * 2003-02-14 2005-04-21 Osram Opto Semiconductors Gmbh 多数の半導体基体の製造方法および電子的な半導体基体
JP2007506635A (ja) * 2003-09-26 2007-03-22 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック(セーエヌエールエス) 犠牲層上のヘテロエピタキシによるiii族窒化物の自立基板の実現方法
JP2009519198A (ja) * 2005-12-15 2009-05-14 リュミログ 低転位密度GaNの成長のためのプロセス

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
JPH0945670A (ja) 1995-07-29 1997-02-14 Hewlett Packard Co <Hp> Iii族−n系結晶の気相エッチング方法および再成長方法
US20010045661A1 (en) * 1995-12-29 2001-11-29 Chi-Cheng Yang Composite metallization process for filling high aspect ratio contact holes
JPH10335749A (ja) * 1997-06-02 1998-12-18 Sharp Corp 電流狭窄型窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3569111B2 (ja) * 1997-07-14 2004-09-22 三菱電線工業株式会社 GaN系結晶基板の製造方法
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
TW464953B (en) 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP2001196697A (ja) * 2000-01-13 2001-07-19 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP2002076522A (ja) * 2000-09-01 2002-03-15 Nec Corp 窒化物半導体レーザ
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
US6589857B2 (en) * 2001-03-23 2003-07-08 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor film
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4088111B2 (ja) 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、GaN系半導体積層基板とその製造方法
JP2005532692A (ja) * 2002-07-11 2005-10-27 ユニバーシティ・カレッジ・コークーナショナル・ユニバーシティ・オブ・アイルランド,コーク 半導体材料における欠陥の減少
JP3821232B2 (ja) 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法
JP4329414B2 (ja) 2003-06-06 2009-09-09 ソニー株式会社 磁気記憶装置の製造方法
JP3888374B2 (ja) 2004-03-17 2007-02-28 住友電気工業株式会社 GaN単結晶基板の製造方法
US20060046502A1 (en) * 2004-08-27 2006-03-02 Ngo Minh V Deposition of hard-mask with minimized hillocks and bubbles
KR100695117B1 (ko) 2005-10-25 2007-03-14 삼성코닝 주식회사 GaN 제조방법
KR100828873B1 (ko) * 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US8716728B2 (en) * 2006-10-20 2014-05-06 Mitsubishi Chemical Corporation Nitride semiconductor light-emitting diode device
JP4283840B2 (ja) * 2006-10-24 2009-06-24 株式会社豊田中央研究所 Iii族窒化物半導体の製造方法
JP2008124262A (ja) 2006-11-13 2008-05-29 Oki Electric Ind Co Ltd 選択再成長を用いたAlGaN/GaN−HEMTの製造方法
US8129208B2 (en) * 2007-02-07 2012-03-06 Tokuyama Corporation n-Type conductive aluminum nitride semiconductor crystal and manufacturing method thereof
US8134169B2 (en) 2008-07-01 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned substrate for hetero-epitaxial growth of group-III nitride film
JP5571679B2 (ja) * 2008-11-14 2014-08-13 ソイテック 半導体材料を含む構造の品質を改善する方法
CN101740677A (zh) 2008-11-20 2010-06-16 深圳世纪晶源华芯有限公司 图形化衬底的GaN基LED外延片及该外延片的制备方法
US8178427B2 (en) 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
CN102754188B (zh) 2010-02-04 2015-11-25 Lg矽得荣株式会社 用于制造氮化镓晶片的方法
US20120018755A1 (en) * 2010-07-23 2012-01-26 The Regents Of The University Of California Light emitting devices with embedded void-gap structures through bonding of structured materials on active devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109424A (ja) * 2003-02-14 2005-04-21 Osram Opto Semiconductors Gmbh 多数の半導体基体の製造方法および電子的な半導体基体
JP2007506635A (ja) * 2003-09-26 2007-03-22 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック(セーエヌエールエス) 犠牲層上のヘテロエピタキシによるiii族窒化物の自立基板の実現方法
JP2009519198A (ja) * 2005-12-15 2009-05-14 リュミログ 低転位密度GaNの成長のためのプロセス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046623A (ko) * 2018-10-25 2020-05-07 한국세라믹기술원 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법
KR102138334B1 (ko) 2018-10-25 2020-07-27 한국세라믹기술원 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법

Also Published As

Publication number Publication date
CN103959439A (zh) 2014-07-30
CN103959439B (zh) 2017-08-01
EP2783390A4 (en) 2015-12-23
JP6301259B2 (ja) 2018-03-28
EP2783390A1 (en) 2014-10-01
WO2013078136A4 (en) 2013-07-25
KR20140106590A (ko) 2014-09-03
WO2013078136A1 (en) 2013-05-30
US20130143394A1 (en) 2013-06-06
EP4181173A1 (en) 2023-05-17
US10043662B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
JP6218788B2 (ja) 低転位密度GaNの成長のためのプロセス
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
US9064685B2 (en) Semiconductor substrate and method of forming
JP6301259B2 (ja) 半導体基板および形成方法
JP2006347863A (ja) 3−5族窒化物半導体積層基板、3−5族窒化物半導体自立基板の製造方法、及び半導体素子
WO1996041906A1 (en) Bulk single crystal gallium nitride and method of making same
JP2014520748A (ja) 半導体基板及び製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
CN113574633A (zh) 半导体模板和制造方法
US9318314B2 (en) Method of forming a freestanding semiconductor wafer
JP2006128653A (ja) 3−5族化合物半導体、その製造方法及びその用途
JP4612403B2 (ja) Iii族窒化物半導体自立基板の製造方法
CN111128689A (zh) 极性控制方法、氮化物薄膜制备方法和氮化物薄膜

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170921

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180228

R150 Certificate of patent or registration of utility model

Ref document number: 6301259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250