KR102138334B1 - 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법 - Google Patents

스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법 Download PDF

Info

Publication number
KR102138334B1
KR102138334B1 KR1020180128057A KR20180128057A KR102138334B1 KR 102138334 B1 KR102138334 B1 KR 102138334B1 KR 1020180128057 A KR1020180128057 A KR 1020180128057A KR 20180128057 A KR20180128057 A KR 20180128057A KR 102138334 B1 KR102138334 B1 KR 102138334B1
Authority
KR
South Korea
Prior art keywords
thin film
temperature
growth
buffer layer
etching
Prior art date
Application number
KR1020180128057A
Other languages
English (en)
Other versions
KR20200046623A (ko
Inventor
전대우
라용호
황종희
김진호
이영진
김선욱
손호기
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020180128057A priority Critical patent/KR102138334B1/ko
Publication of KR20200046623A publication Critical patent/KR20200046623A/ko
Application granted granted Critical
Publication of KR102138334B1 publication Critical patent/KR102138334B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

스텝업 전처리 방식으로 버퍼층을 형성하는 것에 의해, 우수한 결정 특성을 확보할 수 있으며, GaCl를 흘려주어 형성되는 버퍼층이 결함 밀도를 낮춰 고품질의 에피 성장이 가능한 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법에 대하여 개시한다.
본 발명에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법은 (a) 기판의 표면을 에칭온도에서 에칭하는 단계; (b) 상기 에칭된 기판 상에 GaCl을 스텝업 방식의 전처리로 흘려주어 버퍼층을 형성하는 단계; 및 (c) 상기 버퍼층이 형성된 기판을 N2 가스 분위기에 노출시킨 상태에서 350℃ ~ 600℃의 소스온도 및 400 ~ 700℃의 성장온도 조건으로 성장시켜 α-Ga2O3 박막을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법{MANUFACTURING METHOD OF α-Ga2O3 THIN FILM USING STEP-UP PRI-TREATMENT MODE}
본 발명은 α-Ga2O3 박막 제조 방법에 관한 것으로, 보다 상세하게는 스텝업 전처리 방식으로 버퍼층을 형성하는 것에 의해, 우수한 결정 특성을 확보할 수 있으며, 버퍼층에 의해 결함 밀도가 낮은 고품질의 에피 성장이 가능한 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법에 관한 것이다.
종래의 Si 기반 전력반도체 소자는 본질적인 물성한계로 인하여 기술발전 대비 성능개선의 한계에 도달하여 WBG(Wide bandgap)와 UWB(Ultra-wide bandgap) 특성을 갖는 전력반도체 소재의 산업적 필요성이 점점 확대되고 있다.
UWB Ga2O3 소재는 GaN 또는 SiC 대비 제조비용이 대략 1/3 ~ 1/5 수준으로 저렴하여 가격 경쟁력을 갖춘 차세대 전력반도체용 웨이퍼이다.
특히, UWB Ga2O3 소재는 밴드갭(Bandgap)에 의한 내 항복전압 특성에 의해 같은 항복전압을 가지기 위해서 박막의 두께를 대략 1/3 정도로 얇게 성장할 수 있을 뿐만 아니라, 고온 성장이 아니므로 이에 따른 비용이 절감될 수 있다.
Ga2O3 에피 기술은 β-Ga2O3 기판 위에 동종의 β-Ga2O3 단결정층을 성장하거나, 사파이어 등 이종기판 위에 α-Ga2O3 단결정층을 성장하는 기술로, 고품위의 단결정층을 얻기 위한 기술과 n 타입(n-type) 특성을 얻기 위한 도핑 기술을 포함한다.
Ga2O3 물질은 가장 안정한 형태인 β-Ga2O3를 기본으로 하고, 그 외에 4 종류(α, γ, δ, ε)의 상으로 존재한다.
β-Ga2O3는 고온영역에서 가장 안정한 구조로 잉곳 성장이 용이하고, α-Ga2O3 상은 500℃ 이하의 저온 영역에서 상대적으로 안정한 구조이며, 나머지 상은 모두 준안정(meta-stable) 구조로 불안정한 상태로 존재한다.
β-Ga2O3 물질은 대략 4.8 ~ 4.9eV의 밴드갭을 가지고 있으며, 격자상수는 a = 12.124Å, b = 3.037Å, c = 5.798Å이며, α = γ = 90°, β = 103.83°의 각을 이루는 단사정계(monoclinic) 구조를 갖는다.
이러한 Ga2O3 벌크 성장의 경우, 종래의 실리콘(Si)이나 사파이어 기판을 성장하는 초크랄스키(Czochralski) 방식이 아닌 고온에서 안정된 결정면인 β-Ga2O3이 형성될 수 있는 EFG(Edge-defined film-fed growth) 방식으로 판상으로 성장된다. 이러한 EFG 방식의 경우, 벌크 성장으로부터 β-Ga2O3 이외의 다른 면을 가지는 기판을 제작하기에 어려움이 있다.
최근, 전력반도체 산업은 비약적인 발전을 거듭하면서 사회 전반에 미치는 파급 효과가 매우 큰 분야이며, 지금까지 Si이 전력반도체 산업의 주력 소자로 여러 분야에 응용되고 있다.
그러나, 오늘날 정보화 사회의 발전은 더욱 가속화되어 기존의 반도체 공정으로는 요구를 충족할 수 없으며, Si은 재료가 가지는 물리적인 한계를 드러내고 있는 실정이다.
이러한 문제를 해결하기 위해, 최근에는 광역 에너지 금지 대역(Wide bandgap 또는 Ultra-wide bandgap)을 갖는 새로운 반도체 재료에 대한 연구가 활발히 진행되고 있다.
관련 선행 문헌으로는 대한민국 등록특허공보 제10-1467118호(2014.12.01. 공고)가 있으며, 상기 문헌에는 스퍼터링 방법을 이용한 산화갈륨 나노와이어의 제조 방법이 기재되어 있다.
본 발명의 목적은 스텝업 전처리 방식으로 버퍼층을 형성하는 것에 의해, 우수한 결정 특성을 확보할 수 있으며, 버퍼층에 의해 결함 밀도가 낮은 고품질의 에피 성장이 가능한 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법은 (a) 기판의 표면을 에칭온도에서 에칭하는 단계; (b) 상기 에칭된 기판 상에 GaCl을 스텝업 방식의 전처리로 흘려주어 버퍼층을 형성하는 단계; 및 (c) 상기 버퍼층이 형성된 기판을 N2 가스 분위기에 노출시킨 상태에서 350℃ ~ 600℃의 소스온도 및 400 ~ 700℃의 성장온도 조건으로 성장시켜 α-Ga2O3 박막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기 (a) 단계에서, 상기 에칭온도는 300 ~ 700℃인 것이 바람직하다.
이때, 상기 에칭은 5 ~ 15분 동안 실시하는 것이 바람직하다.
또한, 상기 (b) 단계에서, 상기 스텝업 전처리는 상기 에칭 온도에서 성장온도까지 점진적으로 온도를 증가시키는 것이 바람직하다.
보다 구체적으로, 상기 스텝업 전처리는 1 ~ 10℃/min의 속도로 온도를 증가시킬 수 있다.
또한, 상기 (b) 단계에서, 상기 스텝업 전처리는 5 ~ 30분 동안 실시할 수 있다.
상기 (c) 단계에서, 상기 성장 시, HCl 1 ~ 50sccm 및 O2 100 ~ 1,000sccm 조건으로 공급하는 것이 바람직하다. 가스를 흘려주는 조건은 장비의 메인 챔버의 용량에 따라 차이가 있을 수 있으며, VI/Ⅲ 비율은 2 ~ 1,000까지 변화시켜 적용할 수 있다.
또한, 상기 (c) 단계에서, 상기 성장은 5 ~ 15분 동안 실시할 수 있다.
상기 (c) 단계에서, 상기 α-Ga2O3 박막은 100 ~ 5,000nm 두께를 갖는다. 성장 두께는 HCl 가스의 양에 따라 달라지게 된다.
이때, 상기 (c) 단계에서, 상기 압력은 상압 조건으로 실시하는 것이 바람직하다.
또한, 상기 (c) 단계 이후, (d) 상기 α-Ga2O3 박막이 형성된 기판을 상온까지 냉각하는 단계;를 더 포함할 수 있다.
본 발명에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법은 스텝업 전처리 방식으로 버퍼층을 형성하는 것에 의해, 우수한 결정 특성을 확보할 수 있으며, 버퍼층에 의해 결함 밀도가 낮아져 고품질의 에피 성장을 가능하게 한다.
이 결과, 본 발명에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법으로 제조된 α-Ga2O3 박막은 기판과의 사이에 배치되는 버퍼층이 사파이어 기판과 α-Ga2O3 사이에 존재하는 격자상수 차이 및 열팽창계수 차이를 완화시켜 결함 밀도를 낮추는 역할을 하여 고품질 에피 성장을 가능하게 하여 박막의 결정성을 향상시킬 수 있게 된다.
도 1은 본 발명의 실시예에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법을 나타낸 공정 순서도.
도 2는 본 발명의 실시예에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법을 나타낸 공정 모식도.
도 3은 비교예 1에 따른 HT 버퍼층을 이용한 α-Ga2O3 박막의 제조 과정을 설명하기 위한 공정 모식도.
도 4는 비교예 2에 따른 LT 버퍼층을 이용한 α-Ga2O3 박막의 제조 과정을 설명하기 위한 공정 모식도.
도 5는 실시예 1에 따른 스텝업 버퍼층을 이용한 α-Ga2O3 박막의 제조 과정을 설명하기 위한 공정 모식도.
도 6은 비교예 1에 따른 방법으로 제조된 HT 버퍼층을 촬영하여 나타낸 OM 사진.
도 7은 비교예 2에 따른 방법으로 제조된 LT 버퍼층을 촬영하여 나타낸 OM 사진.
도 8은 실시예 1에 따른 방법으로 제조된 스텝업 버퍼층을 촬영하여 나타낸 OM 사진.
도 9는 실시예 1 및 비교예 1 ~ 2에 따른 방법으로 제조된 α-Ga2O3 박막에 대한 HR-XRD 측정 결과를 나타낸 그래프.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법을 나타낸 공정 순서도이고, 도 2는 본 발명의 실시예에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법을 나타낸 공정 모식도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법은 에칭 단계(S110), 스텝업 전처리 단계(S120), 성장 단계(S130) 및 냉각 단계(S140)를 포함한다.
에칭
에칭 단계(S110)에서는 기판의 표면을 에칭온도(T1)에서 에칭한다.
이때, 기판으로는 Ga2O3, GaN, 사파이어, Si 등에서 선택된 어느 하나가 이용될 수 있으며, 이 중 사파이어를 이용하는 것이 바람직하다.
본 단계에서, 에칭은 300 ~ 700℃의 에칭온도(T1)에서 5 ~ 15분 동안 실시하는 것이 바람직하다. 에칭온도(T1)가 300℃ 미만이거나, 또는 에칭시간이 5분 미만으로 실시될 경우, 표면 특성 확보에 어려움이 따를 수 있다. 반대로, 에칭온도(T1)가 700℃를 초과하거나, 에칭시간이 15분을 초과하여 실시될 경우, 더 이상의 효과 상승 없이 제조 비용만을 증가시키는 요인으로 작용할 수 있으므로, 경제적이지 못하다.
스텝업 전처리
스텝업 전처리 단계(S120)에서는 에칭된 기판 상에 GaCl을 스텝업 전처리로 증착하여 버퍼층을 형성한다.
즉, 에칭된 기판 상에 갈륨소스를 HCl에 노출시키는 반응으로 GaCl을 스텝업 전처리로 5 ~ 10분 동안 증착하여 버퍼층을 형성하게 된다. 여기서, 갈륨소스와 HCl은 온도에 따라서 GaCl 및 GaCl3를 발생되므로 소스온도를 적절하게 유지시켜 주어야 한다. 또한, GaCl를 이용한 버퍼층 증착은 이후 α-Ga2O3 박막 형성에서 핵생성을 위한 공정이므로 박막의 결정질에 상당하게 미치는 요인 중 하나이다.
따라서, 스텝업 전처리는 에칭온도(T1)에서 성장온도(T2)까지 점진적으로 온도를 증가시키는 방식으로 실시하는 것이 바람직하다. 여기서, 에칭온도(T1)는 300 ~ 700℃이고, 성장온도(T2)는 400 ~ 700℃일 수 있다.
이와 같이, 에칭온도(T1)에서부터 성장온도(T2)까지 점진적으로 온도를 증가시키는 스텝업 전처리를 실시하게 되면, 표면에 핏(pit), 힐락(hillock) 등의 표면결함이 발생하는 것 없이 표면 특성이 향상되어 표면조도(surface roughness)가 확연하게 향상된다.
보다 구체적으로, 스텝업 전처리는 에칭온도(T1)에서 성장온도(T2)까지 1 ~ 10℃/min의 속도로 온도를 증가시키는 것이 바람직하다. 스텝업 전처리 속도가 1℃/min 미만일 경우에는 그 속도가 너무 낮아 생성된 버퍼층이 분해되어 결정성 및 표면 특성 향상 효과를 제대로 발휘하는데 어려움이 따를 수 있다. 반대로, 스텝업 전처리 속도가 10℃/min을 초과할 경우에는 급격한 온도 증가로 인하여 버퍼층이 불균일하게 형성되어 힐락 등의 표면결함이 발생할 우려가 있다.
이러한 스텝업 전처리는 5 ~ 10분 동안 실시하는 것이 바람직하다. 스텝업 전처리 시간이 5분 미만일 경우에는 표면 특성 향상 효과를 제대로 발휘하는데 어려움이 따를 수 있다. 반대로, 스텝업 전처리 시간이 10분을 초과할 경우에는 더 이상의 효과 상승 없이 제조비용만을 증가시키는 요인으로 작용하므로, 경제적이지 못하다.
성장
성장 단계(S130)에서는 버퍼층이 형성된 기판을 N2 가스 분위기에 노출시킨 상태에서 400℃ ~ 600℃의 소스온도 및 450 ~ 700℃의 성장온도(T2) 조건으로 성장시켜 α-Ga2O3 박막을 형성한다.
본 단계에서, 성장 시, HCl 1 ~ 50sccm 및 O2 100 ~ 1,000sccm 조건으로 증착 가스를 공급하는 것이 바람직하다. 가스를 흘려주는 조건은 장비의 메인 챔버의 용량에 따라 차이가 있을 수 있으며, VI/Ⅲ 비율은 2 ~ 1,000까지 변화시켜 적용할 수 있다.
HCl의 유량이 1sccm 미만일 경우에는 HCl의 유량이 적어 성장률이 낮아지는 관계로 생산 수율을 저하시키는 문제가 있다. 반대로, HCl의 유량이 50sccm을 초과할 경우에는 표면 특성이 나빠지고 입자가 커져 α-Ga2O3 박막 두께가 과도하게 증가시킬 우려가 있다.
또한, O2의 유량이 100sccm 미만일 경우에는 O2의 유량이 적어 성장률이 낮아지는 관계로 생산 수율을 저하시키는 문제가 있다. 반대로, O2의 유량이 1,000sccm을 초과할 경우에는 표면 특성이 나빠지고 입자가 커져 α-Ga2O3 박막 두께를 과도하게 증가시킬 우려가 있다.
또한, 본 단계에서, 성장은 350 ~ 600℃의 소스온도 및 400 ~ 700℃의 성장온도(T2) 조건에서 5 ~ 15분 동안 실시하는 것이 바람직하다. 이때, 소스온도가 350℃ 미만일 경우에는 낮은 온도로 인하여 성장률이 낮아지는 문제가 있다. 반대로, 소스 온도가 600℃를 초과할 경우에는 표면 특성이 나빠지고 입자가 커져 α-Ga2O3 박막 두께가 과도하게 증가하는 문제가 있다.
또한, 성장온도(T2)가 400℃ 미만이거나, 성막시간이 5분 미만일 경우에는 낮은 온도로 인하여 성장률이 낮아지는 문제가 있다. 반대로, 성장온도(T2)가 700℃를 초과하거나, 성막시간이 15분을 초과할 경우에는 성장률은 증가하나, 과도한 성장 온도로 인하여 β 상이 생성되어 결정성을 감소시켜 표면 특성이 저하되는 문제가 있다.
본 단계에서, 압력은 상압 조건으로 일정하게 유지시킨 상태로 실시하는 것이 바람직하다.
이에 따라, 본 발명의 실시예에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법에 의해 제조된 α-Ga2O3 박막은 500 ~ 5,000nm 두께를 가지며, (0006)면의 반치전폭(FWHM) 측정 결과가 대략 50arcsec 수준을 나타낸다.
냉각
냉각 단계(S140)에서는 α-Ga2O3 박막이 형성된 기판을 상온까지 냉각한다.
이때, 냉각은 자연 냉각 방식이 이용될 수 있다. 상온은 0 ~ 40℃일 수 있으나, 이에 제한되는 것은 아니다.
이상으로, 본 발명의 실시예에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법이 종료될 수 있다.
전술한 본 발명의 실시예에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법은 스텝업 전처리 방식으로 버퍼층을 형성하는 것에 의해, 우수한 결정 특성을 확보할 수 있으며, 버퍼층에 의해 결함 밀도가 낮아져 고품질의 에피 성장을 가능하게 한다.
이 결과, 본 발명의 실시예에 따른 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법으로 제조된 α-Ga2O3 박막은 기판과의 사이에 배치되는 버퍼층이 사파이어 기판과 α-Ga2O3 사이에 존재하는 격자상수 차이 및 열팽창계수 차이를 완화시켜 결함 밀도를 낮추는 역할을 하여 고품질 에피 성장을 가능하게 하여 박막의 결정성을 향상시킬 수 있게 된다.
일반적으로, MOCVD(Metal-Organic Chemical Vapor Deposition) 성장법은 복잡한 구조의 LED(lighting-emitting diode)나 LD(laser diode)와 같은 질화물계 에피 성장에는 매우 효과적이지만 산소 분위기에서 성장되는 산화물계 에피 성장에서 적용하기 위해서는 전구체(Precursor) 물질의 개발이 필요하다.
이와 달리, 본 발명의 제조 방법에 사용되는 HVPE(Halide Vapor Phase Epitaxy) 성장법은 GaN나 SiC 에피층 성장법인 MOCVD 성장법에 비해 생산성, 유지비 및 초기 설비투자비 측면에서 매우 유리한 장점을 갖는다.
이에 따라, HVPE(Halide Vapor Phase Epitaxy) 성장법을 이용하여 제조되는 α-Ga2O3 박막은 기상법이나 고상법으로 제조하는 GaN이나 SiC 보다 제조비용이 매우 저렴한 장점이 있어서 궁극적으로 웨이퍼 가격의 경쟁력을 갖출 수 있게 된다.
따라서, HVPE(Halide Vapor Phase Epitaxy) 성장법을 이용하여 α-Ga2O3 박막을 제조시킬 경우, 1kV 이상에서 SiC나 GaN 보다 더 낮은 온-저항을 갖기 때문에 고전압 전력변환 시 전력손실을 최소화할 수 있는 장점이 있다.
따라서, 1kV 이상의 고전압 전력 반도체소자 부품은 SiC가 현재의 Si 기술을 대체하고 있는 실정이나, α-Ga2O3 박막을 이용한 초광대역 밴드갭 반도체의 경우 향후 SiC 대비 가격 경쟁력을 갖출 수 있을 뿐만 아니라 전력소자로서의 FOM(Figure-of-Merit)이 매우 우수(SiC에 비하여 대략 10배)하기 때문에 보다 높은 고전압 전력소자 응용으로 전력산업, 전기자동차, 전력기기 등 다양한 분야에서 활용하는 것이 가능해질 수 있게 된다.
이에 따라, α-Ga2O3 박막을 이용한 초광대역 밴드갭 반도체는 현재 각광 받고 있는 광대역 밴드갭 반도체인 SiC와 GaN 보다 물질적 우수성을 지니고 있으며, 궁극적으로 웨이퍼 생산가격이 낮기 때문에 항복전압이 2kV 이상인 100kW 급의 고전력이 필요한 분야에 대한 활용이 매우 높을 것으로 판단된다.
실시예
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.
1. α- Ga 2 O 3 박막 제조
실시예 1
사파이어 기판의 표면을 400℃의 에칭온도에서 10분 동안 에칭한 후, 갈륨소스를 HCl에 노출시키는 반응으로 GaCl을 스텝업 전처리로 7분 동안 증착하여 버퍼층을 형성하였다. 이때, 스텝업 전처리는 400℃의 에칭온도에서 470℃의 성장온도까지 10℃/min의 속도로 온도를 증가시키는 방식으로 실시하였다.
다음으로, 버퍼층이 형성된 기판을 상압 및 N2 가스 분위기에 노출시킨 상태에서 500℃의 소스온도 및 470℃의 성장온도 조건으로 12분 동안 성장시켜 α-Ga2O3 박막을 제조하였다. 이때, 성장 시, HCl 15sccm 및 O2 200sccm 조건으로 증착 가스를 공급하였다.
다음으로, α-Ga2O3 박막이 형성된 기판을 자연 냉각 방식으로 상온(15℃)까지 냉각하였다.
비교예 1
사파이어 기판의 표면을 400℃의 에칭온도에서 10분 동안 에칭한 후, 470℃의 성장온도까지 온도를 증가시킨 상태에서 갈륨소스를 HCl에 노출시키는 반응으로 GaCl을 7분 동안 증착하여 HT 버퍼층을 형성한 것을 제외하고는 실시예 1과 동일한 방법으로 α-Ga2O3 박막를 제조하였다.
비교예 2
사파이어 기판의 표면을 400℃의 에칭온도에서 10분 동안 에칭한 후, 400℃의 에칭온도를 유지시킨 상태에서 갈륨소스를 HCl에 노출시키는 반응으로 GaCl을 7분 동안 증착하여 LT 버퍼층을 형성한 것을 제외하고는 실시예 1과 동일한 방법으로 α-Ga2O3 박막를 제조하였다.
도 3은 비교예 1에 따른 HT 버퍼층을 이용한 α-Ga2O3 박막의 제조 과정을 설명하기 위한 공정 모식도이고, 도 4는 비교예 2에 따른 LT 버퍼층을 이용한 α-Ga2O3 박막의 제조 과정을 설명하기 위한 공정 모식도이며, 도 5는 실시예 1에 따른 스텝업 버퍼층을 이용한 α-Ga2O3 박막의 제조 과정을 설명하기 위한 공정 모식도이다.
도 3 내지 도 5에 도시된 바와 같이, α-Ga2O3 박막의 품질을 향상시키기 위해 다양한 버퍼층을 이용한 α-Ga2O3 박막의 제조 과정을 나타내고 있다.
이때, 도 3에 도시된 바와 같이, 비교예 1의 경우에는 사파이어 기판의 표면을 400℃에서 에칭한 후, 470℃의 성장온도까지 온도를 증가시킨 상태에서 갈륨소스를 HCl에 노출시키는 반응으로 GaCl을 흘려주어 LH 버퍼층을 형성하였다.
또한, 도 4에 도시된 바와 같이, 비교예 2의 경우에는 사파이어 기판의 표면을 400℃에서 에칭한 후, 400℃의 에칭온도를 유지시킨 상태에서 갈륨소스를 HCl에 노출시키는 반응으로 GaCl을 흘려주어 LT 버퍼층을 형성하였다.
반면, 도 5에 도시된 바와 같이, 실시예 1의 경우에는 사파이어 기판의 표면을 400℃에서 에칭한 후, 400℃의 에칭온도에서 470℃의 성장온도까지 10℃/min의 속도로 온도를 증가시키는 방식으로 갈륨소스를 HCl에 노출시키는 반응으로 GaCl을 흘려주어 스텝업 전처리 방식에 의한 버퍼층을 형성하였다.
이와 같이, 실시예 1 및 비교예 1 ~ 2의 경우, 버퍼층의 형성시 온도를 변화시켜 제조하였다.
2. 물성 평가
도 6은 비교예 1에 따른 방법으로 제조된 HT 버퍼층을 촬영하여 나타낸 OM 사진이고, 도 7은 비교예 2에 따른 방법으로 제조된 LT 버퍼층을 촬영하여 나타낸 OM 사진이며, 도 8은 실시예 1에 따른 방법으로 제조된 스텝업 버퍼층을 촬영하여 나타낸 OM 사진이다.
표면 분석 결과, 도 6 및 도 7에 도시된 바와 같이, 비교예 1에 따라 제조된 HT 버퍼층의 표면에는 힐락(hillock)이 관찰되었고, 비교예 2에 따라 제조된 LT 버퍼층의 표면에는 다수의 핏(pit)이 관찰되었다.
반면, 도 8에 도시된 바와 같이, 실시예 1에 따라 제조된 스텝업 버퍼층의 표면에는 핏(pit), 힐락(hillock) 등의 표면 결함 없이 표면 특성이 향상된 것을 확인할 수 있다.
이때, 비교예 1 ~ 2 및 실시예 1에 따라 제조된 HT 버퍼층, LT 버퍼층 및 스텝업 전처리 방식의 버퍼층은 1,155nm, 1,258nm 및 1,166nm의 두께로 각각 형성되어, 두께는 비교적 비슷한 수준을 갖는 것을 확인하였다.
위의 실험 결과를 토대로, 다수의 버퍼층에 대한 성장 방법에 따라 성장 후의 표면조도(surface roughness)가 확연하게 차이가 나는 것을 확인하였다.
한편, 도 9는 실시예 1 및 비교예 1 ~ 2에 따른 방법으로 제조된 α-Ga2O3 박막에 대한 XRD 측정 결과를 나타낸 그래프이다.
도 9에 도시된 바와 같이, 실시예 1 및 비교예 1 ~ 2에 따른 방법으로 제조된 α-Ga2O3 박막에 대한 결정성을 확인하기 위해 HR-XRD를 이용하여 반치전폭(FWHM)을 측정하여 비교하였다.
요동 곡선(Rocking curve) 측정 결과, 비교예 1 ~ 2에 비하여, 실시예 1과 같이 스텝업 전처리 방식의 버퍼층 상에서 성장된 α-Ga2O3 박막이 (0006)면의 반치전폭(FWHM) 측정 값이 대략 50arcsec 수준을 나타내어 결정성이 가장 향상된 것을 확인하였다. 스텝업 전처리 방식의 버퍼층은 기판과 α-Ga2O3 박막 사이의 부조화(mismatch)를 가장 많이 감소시킨다는 것을 확인하였다.
위의 실험 결과를 토대로 알 수 있듯이, 실시예 1과 같이, 스텝업 전처리 방식의 버퍼층을 이용했을 때 가장 우수한 결정 특성을 나타내는 것을 확인하였다. 이는 스텝업 전처리 방식의 버퍼층이 효과적으로 작용하여 결함 밀도를 낮춰 고품질 에피 성장이 가능하다는 것을 입증한 것이다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
S110 : 에칭 단계
S120 : 스텝업 전처리 단계
S130 : 성장 단계
S140 : 냉각 단계

Claims (12)

  1. (a) 기판의 표면을 에칭온도에서 에칭하는 단계;
    (b) 상기 에칭된 기판 상에 GaCl을 스텝업 방식의 전처리로 흘려주어 버퍼층을 형성하는 단계; 및
    (c) 상기 버퍼층이 형성된 기판을 N2 가스 분위기에 노출시킨 상태에서 350℃ ~ 600℃의 소스온도 및 400 ~ 700℃의 성장온도 조건으로 성장시켜 α-Ga2O3 박막을 형성하는 단계;를 포함하며,
    상기 (a) 단계에서, 상기 에칭온도는 300 ~ 700℃이고,
    상기 (b) 단계에서, 상기 스텝업 전처리는 기판의 표면 특성을 개선하기 위해 상기 에칭 온도에서 성장온도까지 점진적으로 온도를 증가시키되, 상기 스텝업 전처리는 1 ~ 10℃/min의 속도로 온도를 증가시키는 것을 특징으로 하는 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 에칭은
    5 ~ 15분 동안 실시하는 것을 특징으로 하는 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 (b) 단계에서,
    상기 스텝업 전처리는
    5 ~ 10분 동안 실시하는 것을 특징으로 하는 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법.
  7. 제1항에 있어서,
    상기 (c) 단계에서,
    상기 성장 시,
    HCl 1 ~ 50sccm 및 O2 100 ~ 1,000sccm 조건으로 공급하는 것을 특징으로 하는 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법.
  8. 제1항에 있어서,
    상기 (c) 단계에서,
    상기 성장은
    5 ~ 15분 동안 실시하는 것을 특징으로 하는 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법.
  9. 제1항에 있어서,
    상기 (c) 단계에서,
    상기 α-Ga2O3 박막은
    500 ~ 5,000nm 두께를 갖는 것을 특징으로 하는 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법.
  10. 제1항에 있어서,
    상기 (c) 단계에서,
    상기 성장은
    상압 조건의 압력으로 실시하는 것을 특징으로 하는 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법.
  11. 제1항에 있어서,
    상기 (c) 단계 이후,
    (d) 상기 α-Ga2O3 박막이 형성된 기판을 상온까지 냉각하는 단계;
    를 더 포함하는 것을 특징으로 하는 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법.
  12. 제1항, 제3항, 제6항 내지 제11항 중 어느 한 항에 기재된 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법에 의해 제조된 α-Ga2O3 박막.
KR1020180128057A 2018-10-25 2018-10-25 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법 KR102138334B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180128057A KR102138334B1 (ko) 2018-10-25 2018-10-25 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180128057A KR102138334B1 (ko) 2018-10-25 2018-10-25 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법

Publications (2)

Publication Number Publication Date
KR20200046623A KR20200046623A (ko) 2020-05-07
KR102138334B1 true KR102138334B1 (ko) 2020-07-27

Family

ID=70733779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180128057A KR102138334B1 (ko) 2018-10-25 2018-10-25 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법

Country Status (1)

Country Link
KR (1) KR102138334B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102201924B1 (ko) * 2020-08-13 2021-01-11 한국세라믹기술원 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법
TR202019031A2 (tr) * 2020-11-25 2021-02-22 Univ Yildiz Teknik Yüksek kalitede hetero epitaksiyel monoklinik galyum oksit kristali büyütme metodu
CN113223926A (zh) * 2021-04-16 2021-08-06 西安电子科技大学 一种原子级高质量氧化镓外延层制备方法
CN115029683B (zh) * 2022-06-13 2023-08-22 集美大学 一种通过低键能N2O热氧化制备高质量稳态β-Ga2O3薄膜的方法
CN116759297B (zh) * 2023-08-23 2023-11-03 上海陛通半导体能源科技股份有限公司 一种连续制备低温氮化硅薄膜中降低晶圆表面温度的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014533651A (ja) 2011-11-21 2014-12-15 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331447B1 (ko) * 1999-09-09 2002-04-09 윤종용 ＧａＮ 후막 제조 방법
JP4150527B2 (ja) * 2002-02-27 2008-09-17 日鉱金属株式会社 結晶の製造方法
KR101782610B1 (ko) * 2015-12-15 2017-09-27 재단법인 포항산업과학연구원 탄화규소 에피 박막 성장 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014533651A (ja) 2011-11-21 2014-12-15 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法

Also Published As

Publication number Publication date
KR20200046623A (ko) 2020-05-07

Similar Documents

Publication Publication Date Title
KR102138334B1 (ko) 스텝업 전처리 방식을 이용한 α-Ga2O3 박막 제조 방법
JP5792209B2 (ja) 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
US7687293B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
US10192737B2 (en) Method for heteroepitaxial growth of III metal-face polarity III-nitrides on substrates with diamond crystal structure and III-nitride semiconductors
CN106968014B (zh) 用于制备iii-n单晶的方法以及iii-n单晶
US7575947B2 (en) Method for enhancing growth of semi-polar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
KR102072167B1 (ko) HVPE 성장법을 이용한 α-Ga2O3 박막 제조 방법
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
US9896780B2 (en) Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate
CN108987257B (zh) 利用卤化物气相外延法在Si衬底上生长Ga2O3薄膜的方法
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
KR20200103578A (ko) 도펀트 활성화 기술을 이용한 전력반도체용 갈륨옥사이드 박막 제조 방법
JP2009543946A (ja) ワイドバンドギャップ半導体材料
US11476116B2 (en) Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technology
KR102110409B1 (ko) HVPE 성장법을 이용하여 펄스 모드로 성장된 α-Ga2O3 박막의 제조 방법
KR102129390B1 (ko) HVPE 성장법을 이용하여 성장한 고품질 β-Ga2O3 박막 제조 방법
KR102161547B1 (ko) 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법
US20120161287A1 (en) METHOD FOR ENHANCING GROWTH OF SEMI-POLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
JP2006324512A (ja) 窒化物半導体薄膜およびその製造方法
JP5073623B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
CN112018199A (zh) 一种高质量非极性AlGaN微纳复合结构及其加工方法
RU2750295C1 (ru) Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC
US20240158953A1 (en) Alpha gallium oxide thin-film structure having high conductivity obtained using selective area growth in hvpe growth manner and method for manufacturing the same
Jewel et al. Demonstration of thick phase-pure β-Ga2O3 on a c-plane sapphire substrate using MOCVD
KR101277365B1 (ko) ｍ-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant