JP2014506015A - 少なくとも1つのオプトエレクトロニクス半導体装置を製造する方法 - Google Patents

少なくとも1つのオプトエレクトロニクス半導体装置を製造する方法 Download PDF

Info

Publication number
JP2014506015A
JP2014506015A JP2013553816A JP2013553816A JP2014506015A JP 2014506015 A JP2014506015 A JP 2014506015A JP 2013553816 A JP2013553816 A JP 2013553816A JP 2013553816 A JP2013553816 A JP 2013553816A JP 2014506015 A JP2014506015 A JP 2014506015A
Authority
JP
Japan
Prior art keywords
reflective coating
carrier
optoelectronic semiconductor
semiconductor chip
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013553816A
Other languages
English (en)
Other versions
JP5746382B2 (ja
Inventor
トビアス ゲブール
ハンス−クリストフ ガルマイアー
ヘルベルト ブルーナー
カースティン ペーターゼン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2014506015A publication Critical patent/JP2014506015A/ja
Application granted granted Critical
Publication of JP5746382B2 publication Critical patent/JP5746382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本発明少なくとも1つのオプトエレクトロニクス半導体装置を製造する方法に関し、次のステップを備える。a)基板を設け、複数のオプトエレクトロニクス半導体チップを形成し,チップは基板の上面に横方向に間隔を置いて並んで配置され、c)少なくとも1つの反射コーティングを基板の露出した位置およびオプトエレクトロニクス半導体チップの横側面に形成し、d)開口を反射コーティングに導入し、開口は反射コーティングを完全に貫いて、e)導電材料を反射コーティングおよび開口の少なくともいくつかの部分に配置し、オプトエレクトロニクス半導体チップの放射貫通面には反射コーティングが存在せず、反射コーティングは、オプトエレクトロニクス半導体チップを横方向に越えて延在しない。
【選択図】図1E

Description

少なくとも1つのオプトエレクトロニクス半導体装置を製造する方法およびオプトエレクトロニクス半導体装置を開示する。
本発明の達成すべき目的の1つは、オプトエレクトロニクス半導体装置を製造する方法を開示することにあり、これにより、放射損失が回避できて、構造が簡単で単純なオプトエレクトロニクス半導体装置を費用効果の高いやり方で製造することが可能である。
この方法の少なくとも1つの実施例によれば、第1のステップはキャリアを設けるステップを含み、前記キャリアは、前記キャリアの上面と前記上面の反対側に位置する下面とを含む。前記キャリアは、回路基板であってもよく、例えば、プラスチックまたはセラミック材料等の電気絶縁材料で形成される。具体化すべきキャリアは、例えば膜等の可撓性を有する状態で実現することが考えられる。
キャリアの外側領域の一部により形成される領域は、キャリアの上面および下面にそれぞれ形成される。下面の領域は、キャリアが取り付けられた状態の接触キャリア(例えば回路基板)の側のキャリアの外側領域の一部である。
一例として、キャリアの下面の領域は、後に半導体装置を接触キャリア上に取り付ける役割をもつ取り付け領域である。さらに、キャリアは、上面において横方向に並んで配置される複数の接続領域を有する。この文脈において、「横方向」とは、キャリアの主延在方向と平行な方向を意味する。「並んで」とは、例えば、接続位置が横方向に互いに間隔を置いた状態で配置され得ることを意味する。
この方法の少なくとも1つの実施例によれば、次のステップは、キャリアの上面に複数のオプトエレクトロニクス半導体チップを形成することを含み、前記チップは、横方向に互いに間隔を置いて並んで配置される。オプトエレクトロニクス半導体チップは、キャリアとは反対側にそれぞれ少なくとも1つのコンタクト領域を有する。一例として、個々の光エレクトロニクス装置の間の隙間は、横方向に存在する。キャリアの平面図では、隙間は、互いに隣接する2つの光エレクトロニクス装置の側面領域およびキャリアの上面で半導体チップ側の領域により範囲が定まる。少なくとも1つのコンタクト領域は、オプトエレクトロニクス半導体チップとの電気的接触を行う役割があり、導電材料、例えば金属により形成される。好ましくは、キャリアの接続領域は、オプトエレクトロニクス半導体チップの各コンタクト領域に一意に、すなわち1対1対応で割り当てられる。一例として、接続領域とオプトエレクトロニクス半導体チップは、横方向に並んで配置される。一例として、オプトエレクトロニクス半導体チップは、コンタクト領域とは反対側の外側領域により、キャリアの接触位置に対して半田付け、ボンディングまたは接着剤により導電的に接続されている。
オプトエレクトロニクス半導体チップは、発光ダイオードチップであってもよい。発光ダイオードチップは、紫外線から赤外線までの範囲で放射を放出する発光ダイオードチップまたはレーザーダイオードチップであってもよい。好ましくは、発光ダイオードチップは、電磁放射のスペクトルが可視光または紫外線の範囲にある光を放出する。
本発明の方法の少なくとも1つの実施例では、少なくとも1つの反射コーティングをオプトエレクトロニクス半導体チップの側面領域およびキャリアの露出した位置に形成することを含む次のステップを有する。「反射」、特に、反射コーティングは、動作中に半導体チップにより発生し反射コーティングに入射する電磁放射に対して、少なくとも90%の程度まで反射し、好ましくは95%の程度まで反射することを意味する。一例として、反射コーティングは、外部の観察者には白く見える。一例として、放射反射粒子が反射コーティングに導入され、前記放射反射粒子は、例えばTiO2、BaSO4、ZnO、Al2O3、ZrO2のうち少なくとも1つの材料または上記の材料のうち少なくとも1つを含む材料から形成される。オプトエレクトロニクス半導体チップの側面領域は、各半導体チップの横方向の範囲を定める。一例として、側面領域はキャリアもしくは半導体チップまたはその両方の主延在方向に対して横切るように配置される。好ましくは、一方で、反射コーティングの間で間隙や途切れが形成されておらず、他方で、オプトエレクトロニクス半導体チップの側面領域およびキャリアの露出した位置の間には間隙や途切れが形成されていない。
この方法の少なくとも1つの実施例によれば、次のステップは、、反射コーティングに開口を導入するステップを含んでおり、開口は反射コーティングを完全に貫き、キャリアとは反対方向の、反射コーティングの上面からキャリアの上面の方向に延在している。好ましくは、コンタクト領域と、コンタクト領域に割り当てられた開口とが、垂直方向に少なくとも部分的に重なっている。「垂直方向」とは、キャリアの主延在方向に対して横切る方向または垂直方向を意味する。一例として、開口は、少なくとも1つの側面領域、底領域および底領域と反対側に位置する最上部領域とを有し、側面領域は、底領域と最上部領域と互いに結合している。開口の少なくとも1つの側面領域は、少なくとも部分的に反射コーティングにより形成され、底領域は、コンタクト領域により少なくとも部分的に形成される。
この方法の少なくとも1つの実施例によれば、次のステップは、反射コーティング上におよび開口内の少なくとも部分的に導電材料を配置するステップとを含み、導電材料は、コンタクト領域をコンタクト領域に割り当てられた接続領域にそれぞれ導電的に接続する。すなわち、導電材料は、それぞれオプトエレクトロニクス半導体チップを半導体チップに割り当てられたキャリアの接続領域に導電的に接続し、この場合、導電材料は、オプトエレクトロニクス半導体チップと接続領域との間を通じており、キャリアとは反対側の反射コーティングの上面において少なくとも部分的に形成されている。この場合、導電材料は、反射コーティングの外側領域に部分的に配置されていてもよい。一例として、導電材料は金属または導電性接着剤で形成されている。好ましくは、オプトエレクトロニクス半導体チップとオプトエレクトロニクス半導体チップに割り当てられたキャリアの接続領域との間の導電接続は、導電材料により完全に形成される。開口は、導電材料により完全にまたは部分的に満たすことができる。
この方法の少なくとも1つの実施例によれば、オプトエレクトロニクス半導体チップの放射通過領域には、反射コーティングが存在しない。この場合、半導体チップの放射通過領域は、キャリアとは反対側の半導体チップの主エリアであっても良い。「存在しない」とは、放射通過領域が反射コーティングにより覆われず、反射コーティングは、例えば、オプトエレクトロニクス半導体チップの放射出口路に沿って半導体チップの下流にも配置されていない。したがって、放射は妨害されることなくオプトエレクトロニクス半導体チップから出現することができる。製造プロセスにより管理される方法により、せいぜい反射コーティングの材料の残留物が依然として放射通過領域に存在することがあり得るという程度である。しかし、この残留物は多くとも放射通過領域の10%、特に多くとも5%程度である。
ここで述べた反射コーティングにより、最近のオプトエレクトロニクス半導体装置の発光の形状が、例えば反射コーティングにより側面領域を覆う程度に依存して設定される。側面領域が反射コーティングにより完全に覆われるなら、例えば、オプトエレクトロニクス半導体チップ内で発生する電磁放射の側面の放出が最小化されるか、または完全に防止できる。この場合、電磁放射の側面の放出はブロックされる。特に、望ましくない青色の発光、もしくは、放出された電磁放射のシフト(青色パイピング(blue piping)と言われる)またはその両方が回避できる。
この方法の少なくとも1つの実施例によれば、反射コーティングは、オプトエレクトロニクス半導体チップを越えて横方向に突出することはない。垂直方向において反射コーティングの高さをオプトエレクトロニクス半導体チップの放射通過領域の高さに合わせることが考えられる。反射コーティングは、そしてオプトエレクトロニクス半導体チップの側面領域を完全に覆い、その結果、例えば、反射コーティングにより反射して変換要素に戻る放射の一部は、可能な限り大きい。したがって、半導体チップにおいて発生する電磁放射は、コーティングの可能な吸収効果のある位置から離れた状態でこの目的のために設けられた場所においてのみ半導体装置から外へ向かう。すなわち、電磁放射は、放射通過領域を通じてのみオプトエレクトロニクス半導体チップから外へ向かう。よって、反射コーティングは、放射ロスの特に効果的な低減と、それに関係する、後のオプトエレクトロニクス半導体装置の放射効率における増加に貢献する。この文脈において、「放射効率」とは、半導体装置からそれぞれ取り出される使用可能な光量とオプトエレクトロニクス半導体チップ内で最初に発生する光量との比を意味する。
この方法の少なくとも1つの実施例によれば、第1のステップは、上面と、キャリアの上面の反対側に位置する下面とを有するキャリアと、横方向に並んで上面に配置された複数の接続領域を設けるステップである。次のステップは、複数のオプトエレクトロニクス半導体チップをキャリアの上面に形成するステップを含み、前記チップは、横方向に互いに間隔を空けた状態で配置され、それぞれがキャリアの反対側の少なくとも1つのコンタクト領域を有する。次のステップは、少なくとも1つの反射コーティングをキャリアの露出した位置とオプトエレクトロニクス半導体チップの側面領域に形成するステップを有する。さらに、次のステップは反射コーティングに開口を導入するステップを含み、開口は反射コーティングを完全に貫いて、キャリアとは反対側の反射コーティングの上面からキャリアの上面の方向へ延在している。次のステップは、反射コーティングおよび少なくとも部分的に開口に導電材料を配置するステップを含み、ここで導電材料はそれぞれコンタクト領域をコンタクト領域に割り当てられた接続領域に導電的に接続する。この場合、オプトエレクトロニクス半導体チップの放射通過領域には反射コーティングが存在せず、反射コーティングは、オプトエレクトロニクス半導体チップを横方向に越えて突出することはない。
この場合、ここで述べたオプトエレクトロニクス半導体装置を製造する方法は、洞察、特に、オプトエレクトロニクス半導体装置は、放射ロスが特に低くなるように意図されたオプトエレクトロニクス半導体装置の製造がしばしば原価高になるということに基づいている。一例として、放射ロスは、オプトエレクトロニクス半導体チップに対して横方向の位置に納められた反射光学系により低減することができる。反射光学系は、オプトエレクトロニクス半導体チップとは反対の方向にオプトエレクトロニクス半導体チップにより発光された電磁放射を反射することができ、その結果、半導体装置の放射効率は増加する。しかしながら、このような反射光学系には、オプトエレクトロニクス半導体装置を製造するプロセスにおいて追加の大きなコストがかかり得る。さらに、このような反射光学系は、構造の点で非常にコンパクトでも簡単でもない装置を作ることになる。
費用効果の高い方法を開示するため、放射ロスが最小で構造がコンパクトで簡単なオプトエレクトロニクス半導体装置を製造することは可能である。ここで開示する方法により、この概念、とりわけ反射コーティングをオプトエレクトロニクス半導体装置のキャリアの露出した位置およびオプトエレクトロニクス半導体チップの側面領域に形成するという概念を利用することができる。ここで、オプトエレクトロニクス半導体チップの放射通過領域には反射コーティングが存在せず、反射コーティングは、オプトエレクトロニクス半導体チップを横方向に越えて突出することはない。
反射コーティングにより、オプトエレクトロニクス半導体チップ内で発生し、半導体チップの側面領域を通して部分的に出現する電磁放射は、反射して半導体チップに戻り、例えば、半導体チップおよびキャリアの反対側の方向に進む。よって、有利に、オプトエレクトロニクス半導体チップで発生する電磁放射のうちの最も可能性が高い割合だけ、後の半導体装置から取り出される。言い換えれば、反射コーティングが上記に記載した反射光学系を置き換える。すなわち、本願の方法の場合、反射光学系の配置を省くことができる。さらに、このような反射コーティングの配置により、垂直方向に占める大きさの点で特に小さい半導体装置が可能となる。
この方法の少なくとも1つの実施例によれば、反射コーティングは、ポッティングプロセスにより形成されるポッティングである。一例として、反射コーティングは、反射セラミックにより形成される。一例として、反射コーティングは、ポッティングおよびそれに続く硬化により、キャリアの露出した位置およびオプトエレクトロニクス半導体チップの側面領域の露出した位置に形成される。このようなポッティングにより、キャリアの機械的安定性をもたらすことができる。キャリアは、さらなる方法の間、亀裂や疲労破壊から有利に保護される。
この方法の少なくとも1つの実施例によれば、導電材料は、少なくとも1つの開口を部分的にだけ満たし、少なくとも1つの電気絶縁充填材が開口内の導電材料の露出した位置に少なくとも部分的に配置される。一例として、導電材料は、開口の少なくとも1つの側面領域および開口の底領域を所定の層厚により覆う。この場合、「層厚」とは、それぞれにおいて開口の側面領域および/または底領域に対して横切る方向の導電層の最大の大きさをいう。次いで、導電材料によって満たされておらず、反射コーティングによって横方向に範囲を画定される開口空間の内容物として、少なくとも1つの電気絶縁充填材により少なくとも部分的に満たされる。
この方法の少なくとも1つの実施例によれば、電気絶縁充填材は、オプトエレクトロニクス半導体チップおよび/または反射コーティングを横方向に越えて突出することはない。電気絶縁充填材の高さは、反射コーティングの垂直方向の高さと一致しており、したがって、開口は、キャリアとは反対側の反射コーティングの外側領域の高さまで充填されることを意味する。この場合、電気絶縁充填材を配置した後、電気絶縁充填材は、オプトエレクトロニクス半導体装置から突出することはなく、反射コーティングの上には配置しない。この場合、キャリアとは反対側の電気絶縁材料の外側領域は、横方向および垂直方向の両方について開口のそれぞれの最上部領域と完全に合同であってもよい。すなわち開口の最上部領域は、電気絶縁充填材と垂直方向において少なくとも部分的に高さが一致している。
この方法の少なくとも1つの実施例によれば、電気絶縁充填材は、シリコン、エポキシドおよび/またはシリコンとエポキシドの混合物から形成される。混合物はハイブリッド材料であってもよい。このような材料で形成される充填材料は、製造プロセスで特に良好に処理され、例えば後のオプトエレクトロニクス半導体装置を機械的に安定化させることができる。同様にここで開示される充填材料により、後の半導体装置内の可能な限り最も低い放射吸収ロスが実現でき、したがって、オプトエレクトロニクス半導体チップ内で一次的に発生する電磁放射のうち半導体装置から取り出せる電磁放射の割合を可能な限り高くすることができる。
この方法の少なくとも1つの実施例によれば、導電材料を、少なくとも部分的に少なくとも1つの放射通過領域に配置し、および少なくとも部分的に導電材料の露出した位置に配置した後、少なくとも1つの変換層を形成し、前記変換層は少なくとも1つの発光変換材料を含んでいる。この場合、変換層の側面領域には反射コーティングが存在しない。発光変換材料は、オプトエレクトロニクス半導体チップ内で一次発生した電磁放射を異なる波長を有する電磁放射へ少なくとも一部変換する役割を有する。一例として、電気絶縁充填材を配置した後、変換層を、導電材料および/または電気絶縁充填材に追加的に少なくとも一部形成する。すなわち、変換層を配置した後、変換層は追加的に電気絶縁充填材を少なくとも一部覆うことができる。この文脈において、変換層が、放射通過領域と導電材料と電気絶縁充填材とを完全に覆うことも考えられる。言い換えれば、変換層はこの場合全ての領域の上に形成される。これに関連して、半導体装置の発光領域に沿って色軌跡差および/または不均一性が低減しまたは回避される。なぜなら、変換層は、全半導体装置の上で一様に分布しているからである。
この方法の少なくとも1つの実施例によれば、発光変換材料が導入される変換層の基本材料と電気絶縁充填材は、同じ材料で形成される。基本材料および/または充填材料はマトリックス材および/またはハイブリッド材料でもよい。「同じ材料」とは、基本材料および充填材料が材料組成に関して同一であることを意味し得る。言い換えれば、材料の性質が、例えば熱膨張に関して、例えば開口内の充填材料の充填の程度、および/または基本材料と充填材料の接着性に依存して、最大限可能な範囲で互いに適合することができる。したがって、電気絶縁充填材は、一方で反射コーティングおよび/または導電材料と、他方で変換層との間で接着促進剤として機能する。言い換えれば、充填材料は導電材料と変換層の間の連結要素または結合要素を構成し得る。よって、例えば後で半導体装置の動作中に変換層が剥離することを有利に回避することができる。
この方法の少なくとも1つの実施例によれば、変換層は溶射皮膜、電気泳動法
、堆積またはポッティングにより形成される。溶射皮膜の場合、変換層の材料は、溶射フェーズにおいて例えば溶射ガンにより目標の場所に吹き飛ばされる。一例として、電気泳動法は、電圧を一方は表面、例えば放射通過領域および/または導電材料の表面と、反対側の電極との間に印加する方法であり、その結果、変換層の材料は、溶けた状態で表面に向かって移動し前記表面に堆積する。一例として、表面は導電性がある。言い換えれば、電気泳動法は、電気泳動析出法(EPDも)であってもよい。
もし変換層が堆積により形成されるのであれば、一例として、液体のキャリアの材料に含まれる、変換層の材料が所望の表面に堆積し、キャリア材料の硬化の前に堆積が実行される。言い換えれば、堆積は重みの力の駆動による変換層の材料の堆積を含む。堆積による形成のおかげで、薄くて、小型の変換層が可能となったことは認識されている。
さらに、オプトエレクトロニクス半導体装置が開示されている。
一例として、上記で述べた1つまたは複数の実施例に関係付けて記載された方法により、オプトエレクトロニクス半導体装置を製造することができる。すなわち、ここで述べた方法について説明した特徴は、ここで記載するオプトエレクトロニクス半導体装置に対しても開示される。
この方法の少なくとも1つの実施例によれば、オプトエレクトロニクス半導体装置は、上面と、前記キャリアの上面の反対側に位置する下面とを有するキャリアと、前記上面に配置される少なくとも1つの接続領域とを備える。加えて、本半導体装置は、キャリアの上面に配置され、キャリアとは反対側に少なくとも1つのコンタクト領域を有する、少なくとも1つのオプトエレクトロニクス半導体チップと、を備える。さらに、半導体装置は、前記キャリアの露出した位置および前記オプトエレクトロニクス半導体チップの露出した位置に形成された少なくとも1つの反射コーティングを備え、前記接続領域の上に配置された少なくとも1つの開口は、前記反射コーティング(3)を完全に貫いて、前記キャリアの反対側の前記反射コーティングの上面から前記キャリアの上面の方向に延在している。反射コーティングに配置され、開口の中の少なくとも一部に配置された導電材料は、導電的にコンタクト領域を接続領域に接続している。オプトエレクトロニクス半導体チップの放射通過領域には反射コーティングが存在せず、反射コーティングはオプトエレクトロニクス半導体チップを横方向に越えて突出することはない。
全てのさらなる例示的な実施形態およびオプトエレクトロニクス半導体装置の特徴は、ここに記載された方法およびその特徴により開示されている。
ここで記載された方法およびここで記載されたオプトエレクトロニクス半導体装置は、以下の例示的な実施形態および関連する図において詳細に説明されている。
様々な例示的な実施形態をここで説明する方法により製造するための個々の製造ステップを示している。 様々な例示的な実施形態をここで説明する方法により製造するための個々の製造ステップを示している。 様々な例示的な実施形態をここで説明する方法により製造するための個々の製造ステップを示している。 様々な例示的な実施形態をここで説明する方法により製造するための個々の製造ステップを示している。 様々な例示的な実施形態をここで説明する方法により製造するための個々の製造ステップを示している。
例示的な実施形態および図面において、同じ構成要素または同じ機能の構成要素には、それぞれ同じ参照数字を付してある。図面に示した要素と、それらの互いのサイズの関係は原則的に正しい縮尺ではないものとみなされたい。むしろ、便宜上、または深く理解できるようにする目的で、個々の要素(例えば、層、構造部、部品、領域)を、誇張した厚さまたは寸法で示してある。
図1Aは、概略側面図であり、第1にキャリア1を設けることを含む第1のステップを示しており、キャリア1は、上面12とキャリア1の上面12と反対側に位置する下面11とを有する。さらに、キャリア1は、横方向Lに沿って並んで上面12に並んで配置された複数の接続領域13を有する。オプトエレクトロニクス半導体チップ2は、キャリア1上に配置されている。オプトエレクトロニクス半導体チップ2のそれぞれは、キャリア1とは反対側にコンタクト領域22を有する。この場合、オプトエレクトロニクス半導体チップ2は、横方向Lに間隔を空けて並んで配置される。オプトエレクトロニクス半導体チップ2は、紫外線または可視光を放射する放射放出半導体チップであってもよい。
一例として、キャリアは、少なくとも部分的に接続領域13を形成するメッキスルーホール(図示せず)を有し、メッキスルーホールは、キャリア1の上面12からキャリア1の下面11の方向へ向かってキャリア1を完全に貫いて延在する。
図1Bは、概略側面図であり、次のステップで、反射コーティング3がどのようにキャリア1の露出した位置およびオプトエレクトロニクス半導体チップの側面領域24に形成されるかを示している。特に、形成プロセスは、ポッティングのプロセスにより実行される。この場合、反射コーティングはポッティングである。
この場合、オプトエレクトロニクス半導体チップ2の放射通過領域25には、反射コーティングがなく、反射コーティング3は、オプトエレクトロニクス半導体チップ2を越えて横方向に突出することはない。言い換えれば、反射コーティング3は、垂直方向Vにおいてオプトエレクトロニクス半導体チップ2の放射通過領域25と同じ高さを有する。
図1Cは、概略側面図であり、次のステップにおいて、開口5がどのように反射コーティング3に導入されるかを示しており、開口5は反射コーティング3を完全に貫いて、キャリア1の反対側の反射コーティング3の上面31からキャリア1の上面12の方向に延在する。
図1Dは、概略側面図であり、次のステップにおいて、どのように導電材料8が反射コーティング3上に配置され、また開口5を完全に埋めるかを示している。ここで、導電材料8により、それぞれコンタクト領域22は、コンタクト領域22に割り当てられた接続領域13に導電的に接続している。このケースでは、開口5は、円錐形に設計されており、その結果、特に簡単な方法で導電材料を満たすことができる。一例として、導電材料8を、スパッタリングもしくは噴射またはその両方により形成する。開口5を満たした後、導電材料8はオプトエレクトロニクス半導体チップ2のコンタクト領域22と接続領域13にそれぞれ直接接触した状態にある。
図1Eは、概略側面図であり、次のステップにおいて、導電材料8を配置した後、どのように変換層9を放射通過領域25、導電材料8の露出した位置および反射コーティング3の露出した位置に形成するかを示している。特に、変換層9は、溶射皮膜もしくはポッティングまたはその両方により形成される。この場合、変換層9は、放射通過領域25、導電材料8の露出した位置およびキャリア1とは反対側の反射コーティング3の外側領域32を完全に覆う。すなわち、キャリア1とは反対側の変換層9の外側領域は、連続した途切れない状態で形成され、キャリア1の全面もしくは反射コーティング3の全面またはその両方にわたって延在している。変換層9は、少なくとも1つの発光変換材料91を含み、変換層9の側面領域93には反射コーティング3が存在しない。
さらに、変換層9が形成された後、ここで説明するオプトエレクトロニクス半導体装置100が製造される。一例として、オプトエレクトロニクス半導体装置100の例示的な実施形態に示されるように、図1EはLEDパネルであり、特に平面型ディスプレーまたはビデオ映写幕の設置のためのバックライトに適している。
分離線に沿って個片化された後にだけ製造されるオプトエレクトロニクス半導体装置100が考えられ、分離線は、横方向Lにそれぞれ隣接するオプトエレクトロニクス半導体チップ2間で、垂直方向Vに形成されている。
図2は、概略側面図であり、変換層9を形成する他の方法を示しており、変換層9は、図1Eに示すように、ポッティングもしくは溶射皮膜又はその両方によってではなく、電気泳動法により形成される。さらに図2から分かるように図1Eとは対照的に、変換層9は放射通過領域25および導電材料8の露出した位置を覆うだけである。言い換えれば、キャリア1の反対側の反射コーティング3の外側領域には少なくとも所々に変換層9がなく、または高々層厚が小さな状態で覆われている。
図3は、概略側面図であり、変換層9を形成するさらなる他の方法を示し、この変換層9は、図1Eと図2に示される形成方法ではなくて、堆積により形成される。この例示的な実施形態では、変換層9は、キャリア1の反対側の反射コーティング3の外側領域32と放射通過領域25とを完全に覆う。
図4Aは、概略側面図であり、図1Dとは対照的に、導電材料8が開口5の一部のみを満たすことを示す。導電材料8は、側面領域51および各開口5の底領域52を所定の最大層厚Dで覆うことができる。特に、最大層厚Dは大きくても20μmであってよい。導電材料8によって満たされておらず、横方向Lに反射コーティング3によって区切られていない開口5内の空間的内容は、電気絶縁充填材14によって完全に満たされている。特に、充填材14は、シリコン、エポキシド、シリコンとエポキシドからなる混合物からなるのでも良い。一例として、ハイブリッド材料の混合物でもよい。特に、ここで説明する放射反射粒子は、充填材の中に導入されても良い。この場合、電気絶縁充填材14は、オプトエレクトロニクス半導体チップ2および反射コーティング3を越えて横方向に突き出すことはない。このケースでは、キャリア1とは反対側の電気絶縁材料14の外側領域141は、開口5の最上部領域53と横方向Lおよび垂直方向Vの両方において完全に一致する。したがって、最上部領域53は、電気絶縁充填材14と垂直方向Vにおいて高さが一致する。
図4Bは、概略側面図であり、次のステップにおいて、電気絶縁充填材14(図4A参照)を配置した後、変換層9が、導電材料8の露出した位置、キャリア1とは反対側の反射コーティング3の外側領域32、コンタクト領域22、放射通過領域25および電気絶縁材料14の外側領域141にどのように配置されるかを示す。一例として、変換層9は、図1E、図2または図3に関して示された形成方法により形成される。言い換えれば、変換層9および電気絶縁充填材14は、開口5の領域において互いに直接接触している。
特に、発光変換材料9が導入される変換層9の基本材料92と、電気絶縁充填材14とは、同じ材料で形成されてもよい。
図5は、概略側面図であり、図4Aおよび図4Bとは対照的に、電気絶縁充填材14の配置はされていない。代わりに、変換層9が、同様に少なくとも所々に開口5において配置されている。すなわち、変換層9は、硬化後、開口5に固定される。したがって変換層9は、例えば、横方向Lに剥離、分離することが避けられる。さらに、例えば図1A乃至図4Bに関して述べられる場合よりもプロセスおよび製造の時間の短縮を達成することが可能である。なぜなら、例えば、電気絶縁充填材を配置する必要がないからである。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第102011011139.5号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (12)

  1. 少なくとも1つのオプトエレクトロニクス半導体装置(100)を製造する方法であって、
    a)キャリア(1)を設けるステップであって、前記キャリアは、上面(12)と、前記キャリア(1)の前記上面(12)の反対側に位置する下面(11)と、前記上面(12)に横方向(L)に並んで配置された複数の接続領域(13)とを有する、前記ステップと、
    b)複数のオプトエレクトロニクス半導体チップ(2)を前記キャリア(1)の前記上面(12)に取り付けるステップであって、前記チップは横方向(L)に互いに間隔をおいて配置され、前記チップ(2)はそれぞれ前記キャリア(1)と反対側に少なくとも1つのコンタクト領域(22)を有する、前記ステップと、
    c)少なくとも1つの反射コーティング(3)を前記オプトエレクトロニクス半導体チップ(2)の側面領域(24)と前記キャリア(1)の露出した位置に形成する前記ステップと、
    d)反射コーティング(3)に開口(5)を導入するステップであって、前記開口(5)は前記反射コーティング(3)を完全に貫き、前記キャリア(1)の反対側の前記反射コーティング(3)の上面(31)から前記キャリア(1)の上面(12)の方向に延在する前記ステップと、
    e)導電材料(8)を前記反射コーティング(3)上および前記開口(5)の少なくとも一部に配置するステップであって、
    −前記導電材料(8)は、前記コンタクト領域(22)を前記コンタクト領域(22)に割り当てられた前記接続領域(13)にそれぞれ導電的に接続し、
    − 前記オプトエレクトロニクス半導体チップ(2)の放射通過領域(25)には前記反射コーティング(3)が存在せず、
    − 前記反射コーティング(3)は前記オプトエレクトロニクス半導体チップ(2)を横方向に越えて突き出ることはない、前記ステップと、を備える、方法。
  2. 前記反射コーティング(3)は、ポッティングプロセスにより形成されたポッティング(33)である、
    請求項1に記載の方法。
  3. 前記導電材料(8)は、少なくとも1つの前記開口(5)を部分的にだけ満たし、少なくとも1つの電気絶縁充填材(14)が、少なくとも所々導電材料(8)の露出した位置に開口(5)内で配置されている、
    請求項1または2に記載の方法。
  4. 前記電気絶縁充填材(14)は、前記オプトエレクトロニクス半導体チップ(2)もしくは前記反射コーティング(3)またはその両方を越えて横方向に突き出ることはない、
    請求項1から3のいずれかに記載の方法。
  5. 前記電気絶縁充填材(14)は、シリコン、エポキシド、およびシリコンとエポキシドの複合物のうち少なくとも1つにより形成される、
    請求項3または4に記載の方法。
  6. 導電材料(8)を少なくとも1つの放射通過領域(25)に少なくとも部分的に配置し、前記導電材料(8)の露出した位置に少なくとも所々配置した後、少なくとも1つの変換層(9)が形成され、
    − 前記変換層(9)は、少なくとも1つの発光変換材料(91)を含んでおり、
    − 前記変換層(9)の側面領域(93)には反射コーティング(3)が存在しない、
    請求項1から5のいずれかに記載の方法。
  7. 前記発光変換材料(91)が導入される前記変換層(9)の基本材料(92)と前記電気絶縁充填材(14)とは同じ材料で形成される、
    請求項1から6のいずれかに記載の方法。
  8. 前記変換層(9)は、溶射皮膜、電気泳動法
    、堆積またはポッティングにより形成される、
    請求項6または7に記載の方法。
  9. オプトエレクトロニクス半導体装置(100)であって、
    − キャリア(1)であって、前記キャリアは、上面(12)と、前記キャリア(1)の前記上面(12)の反対側に位置する下面(11)と、前記上面(12)に配置される少なくとも1つの接続領域(13)とを有する前記キャリア(1)と、
    − 前記キャリア(1)の上面(12)に配置され、前記キャリア(1)と反対の側に少なくとも1つのコンタクト領域(22)を有する少なくとも1つのオプトエレクトロニクス半導体チップ(2)と、
    − 前記キャリア(1)の露出した位置および前記オプトエレクトロニクス半導体チップ(2)の露出した位置に形成された少なくとも1つの反射コーティング(3)と、
    − 前記接続領域(13)の上に配置された少なくとも1つの開口(5)は、前記反射コーティング(3)を完全に貫いて、前記キャリア(1)の反対側の前記反射コーティング(3)の上面(31)から前記キャリア(1)の上面(12)の方向に延在しており、
    − 前記反射コーティング(3)上および前記開口(5)内の少なくとも所々に配置された導電材料(8)と、を備え、
    − 前記導電材料(8)は、前記コンタクト領域(22)を前記接続領域(13)に導電的に接続し、
    − 前記オプトエレクトロニクス半導体チップ(2)の放射通過領域(25)には前記反射コーティング(3)が存在せず、
    − 前記反射コーティング(3)は、前記オプトエレクトロニクス半導体チップ(2)を越えて横方向に突き出ることはない、オプトエレクトロニクス半導体装置(100)。
  10. 前記導電材料(8)は前記開口(5)を部分的にだけ満たし、少なくとも1つの電気絶縁充填材(14)が、前記導電材料(8)の露出した位置に対して、前記開口(5)において少なくとも部分的に配置されている、
    請求項9に記載のオプトエレクトロニクス半導体装置(100)。
  11. 少なくとも1つの変換層(9)が前記放射通過領域(25)上に少なくとも部分的に配置され、前記導電材料(8)の露出した位置に対して少なくとも部分的に、
    − 前記変換層(9)は、少なくとも1つの発光変換材料(91)を含み、
    − 前記変換層(9)の側面領域(93)には、前記反射コーティング(3)が存在しない、
    請求項9に記載のオプトエレクトロニクス半導体装置(100)。
  12. 請求項1〜8のいずれかの方法により製造される、オプトエレクトロニクス半導体装置(100)。
JP2013553816A 2011-02-14 2011-12-21 少なくとも1つのオプトエレクトロニクス半導体装置を製造する方法 Active JP5746382B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011011139.5A DE102011011139B4 (de) 2011-02-14 2011-02-14 Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102011011139.5 2011-02-14
PCT/EP2011/073646 WO2012110147A1 (de) 2011-02-14 2011-12-21 Verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements

Publications (2)

Publication Number Publication Date
JP2014506015A true JP2014506015A (ja) 2014-03-06
JP5746382B2 JP5746382B2 (ja) 2015-07-08

Family

ID=45440539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013553816A Active JP5746382B2 (ja) 2011-02-14 2011-12-21 少なくとも1つのオプトエレクトロニクス半導体装置を製造する方法

Country Status (5)

Country Link
US (1) US9406853B2 (ja)
JP (1) JP5746382B2 (ja)
CN (1) CN103348498B (ja)
DE (1) DE102011011139B4 (ja)
WO (1) WO2012110147A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017532786A (ja) * 2014-11-05 2017-11-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
JP2018518049A (ja) * 2015-05-13 2018-07-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 光電子半導体構成部品および光電子半導体構成部品を製造する方法
JP2020010022A (ja) * 2018-07-02 2020-01-16 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングDr. Johannes Heidenhain Gesellschaft Mit Beschrankter Haftung 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012209325B4 (de) 2012-06-01 2021-09-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Modul
DE102012215524A1 (de) * 2012-08-31 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102012110774A1 (de) * 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102012113003A1 (de) * 2012-12-21 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102013101260A1 (de) * 2013-02-08 2014-08-14 Osram Opto Semiconductors Gmbh Vorrichtung mit zumindest einem optoelektronischen Halbleiterbauelement
DE102013103226A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014106791B4 (de) * 2014-05-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015107742A1 (de) * 2015-05-18 2016-11-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
DE102019100794A1 (de) * 2018-12-20 2020-06-25 Osram Opto Semiconductors Gmbh Laservorrichtung und verfahren zur herstellung einer laservorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011015449A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY128333A (en) * 1998-09-14 2007-01-31 Ibiden Co Ltd Printed wiring board and its manufacturing method
EP1690300B1 (en) 2003-11-04 2012-06-13 Panasonic Corporation Manufacturing method of semiconductor light emitting device
CN1977394A (zh) * 2004-06-29 2007-06-06 皇家飞利浦电子股份有限公司 发光二极管模块
US7525248B1 (en) * 2005-01-26 2009-04-28 Ac Led Lighting, L.L.C. Light emitting diode lamp
JP2008218511A (ja) * 2007-02-28 2008-09-18 Toyoda Gosei Co Ltd 半導体発光装置及びその製造方法
US9634191B2 (en) 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8916890B2 (en) * 2008-03-19 2014-12-23 Cree, Inc. Light emitting diodes with light filters
DE102009025015A1 (de) * 2008-07-08 2010-02-18 Seoul Opto Device Co. Ltd., Ansan Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung
DE102008045653B4 (de) * 2008-09-03 2020-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011015449A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
JP2013501368A (ja) * 2009-08-07 2013-01-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017532786A (ja) * 2014-11-05 2017-11-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
US10256380B2 (en) 2014-11-05 2019-04-09 Osram Opto Seiconductors Gmbh Method of producing an optoelectronic component, and optoelectronic component
JP2018518049A (ja) * 2015-05-13 2018-07-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 光電子半導体構成部品および光電子半導体構成部品を製造する方法
US10381391B2 (en) 2015-05-13 2019-08-13 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
JP2020010022A (ja) * 2018-07-02 2020-01-16 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングDr. Johannes Heidenhain Gesellschaft Mit Beschrankter Haftung 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置
JP7328798B2 (ja) 2018-07-02 2023-08-17 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置

Also Published As

Publication number Publication date
US9406853B2 (en) 2016-08-02
JP5746382B2 (ja) 2015-07-08
CN103348498A (zh) 2013-10-09
WO2012110147A1 (de) 2012-08-23
DE102011011139B4 (de) 2023-01-19
US20140034983A1 (en) 2014-02-06
DE102011011139A1 (de) 2012-08-16
CN103348498B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
JP5746382B2 (ja) 少なくとも1つのオプトエレクトロニクス半導体装置を製造する方法
JP6658723B2 (ja) 発光装置
US9576941B2 (en) Light-emitting device and method of manufacturing the same
CN104576882B (zh) 发光装置
US20180261572A1 (en) Manufacturing method of semiconductor light-emitting device
KR101645303B1 (ko) 광전자 반도체 컴포넌트
KR102003001B1 (ko) 발광 모듈
JP5572013B2 (ja) 発光装置およびその製造方法
CN102939670B (zh) 光电子器件
JP6056336B2 (ja) 発光装置
JP2013175531A (ja) 発光装置
US9029907B2 (en) Optoelectronic semiconductor component
TWI525789B (zh) 發光二極體
EP2323186B1 (en) Light-emitting diode module and corresponding manufacturing method
JP2018067630A (ja) 発光装置およびその製造方法
US20210296541A1 (en) Light emitting device with high near-field contrast ratio
JP2015023219A (ja) Led発光装置およびled発光装置の製造方法
US20190097106A1 (en) Connection Carrier, Optoelectronic Component and Method for Producing a Connection Carrier or an Optoelectronic Component
JP2008085113A (ja) 発光装置
JP6800703B2 (ja) 半導体発光装置
JP6784098B2 (ja) 半導体レーザ装置の製造方法及び半導体レーザ装置
US10230031B2 (en) Electromagnetic radiation-emitting assembly
US10276762B2 (en) Optoelectronic component
US10770442B2 (en) Display device
CN111602001A (zh) 照明模块及具有该照明模块的照明装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130814

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141014

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150507

R150 Certificate of patent or registration of utility model

Ref document number: 5746382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250