JP2014502119A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014502119A5 JP2014502119A5 JP2013545532A JP2013545532A JP2014502119A5 JP 2014502119 A5 JP2014502119 A5 JP 2014502119A5 JP 2013545532 A JP2013545532 A JP 2013545532A JP 2013545532 A JP2013545532 A JP 2013545532A JP 2014502119 A5 JP2014502119 A5 JP 2014502119A5
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coupled
- gate
- source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims 13
- 230000000295 complement Effects 0.000 claims 2
- 230000001808 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
Claims (18)
- カレントミラーの複数のノード電圧を制御する回路方法であって、
バイアスブランチのオペアンプで、電圧源とグラウンドとの間に結合された分圧器の分圧と、前記電圧源と前記グラウンドとの間に直列に構成された第1トランジスタと第2トランジスタとの間のノードの電圧とを受信する段階と、
前記オペアンプで、前記ノードが前記分圧に近づけられるように前記第2トランジスタのゲートを駆動する段階と
を備え、
電力増幅器コアは、前記バイアスブランチに結合され、前記電圧源と前記グラウンドとの間に直列に構成された第3トランジスタおよび第4トランジスタを有し、
前記第1トランジスタのゲートと前記第3トランジスタのゲートとは結合され、
前記第2トランジスタの前記ゲートと前記第4トランジスタのゲートとは結合される、回路方法。 - 前記第1トランジスタおよび前記第3トランジスタは、前記第2トランジスタおよび前記第4トランジスタに対して相補的である請求項1に記載の回路方法。
- 前記分圧は、前記電圧源の電圧を2で割ったものである請求項1または2に記載の回路方法。
- 前記分圧器は、第1抵抗、第2抵抗、および第3抵抗を直列に含み、前記第1抵抗は前記電圧源に結合され、前記第3抵抗はグラウンドに結合され、前記第2抵抗は前記第1抵抗と前記第3抵抗との間に結合され、
前記第1トランジスタの第1ソース−ドレイン領域および第2ソース−ドレイン領域は、前記電圧源および前記第2トランジスタの前記第1ソース−ドレイン領域にそれぞれ結合され、
前記第2トランジスタの第2ソース−ドレイン領域はグラウンドに結合され、
前記バイアスブランチは、前記第1トランジスタの前記第1ソース−ドレイン領域に結合された第1入力と、前記第1抵抗と前記第2抵抗との間の前記分圧器に結合され、前記電圧源の第2分圧を受ける第2入力と、第2ノードが前記第2分圧に近づけられるように前記第1トランジスタの前記ゲートを駆動する出力とを含む第2オペアンプをさらに有する
請求項1から3のいずれか1項に記載の回路方法。 - 前記バイアスブランチは、前記第1トランジスタの第1ソース−ドレイン領域と前記ゲートとの間に配置された結合コンデンサをさらに有する請求項1から請求項4のいずれか1つに記載の回路方法。
- 第1の抵抗が、前記第1トランジスタの前記ゲートと前記第3トランジスタの前記ゲートとの間に結合され、
第2の抵抗が、前記第2トランジスタの前記ゲートと前記第4トランジスタの前記ゲートとの間に結合された、
請求項5に記載の回路方法。 - 第1コンデンサおよび第2コンデンサが、前記第1の抵抗の互いに反対側の端に結合され、
第3コンデンサおよび第4コンデンサが、前記第2の抵抗の互いに反対側の端に結合された
をさらに備える請求項6に記載の回路方法。 - 前記第1コンデンサ、前記第2コンデンサ、前記第3コンデンサ、および前記第4コンデンサは、前記カレントミラーの入力ノードを前記カレントミラーの出力ノードから分離する請求項7に記載の回路方法。
- 第1インダクタが、前記第3トランジスタと前記電圧源との間に結合され、
第2インダクタが、前記第4トランジスタと前記グラウンドとの間に結合された、
前記第3トランジスタおよび前記第4トランジスタの間のノードは、AC信号を受信する入力ノードであり、
前記第1インダクタと前記第3トランジスタとの間のノードは、第1出力ノードであり、
前記第2インダクタと前記第4トランジスタとの間のノードは、第2出力ノードである
請求項1から8のいずれか1項に記載の回路方法。 - 前記バイアスブランチは、前記電圧源と前記第1トランジスタの第1ソース−ドレイン領域との間に結合された制御電流源をさらに有し、前記電力増幅器コアは、前記バイアスブランチに供給された前記制御電流源からの電流をミラーリングする請求項1に記載の回路方法。
- 第1インダクタが、前記第3トランジスタと前記電圧源との間に結合され、
第5トランジスタが、制御された前記制御電流源と前記第1トランジスタの前記第1ソース−ドレイン領域との間に結合され、
第6トランジスタが、前記グラウンドと前記第2トランジスタの第1ソース−ドレイン領域との間に結合され、
第7トランジスタが、前記第1インダクタと前記第3トランジスタの第1ソース−ドレイン領域との間に結合され、
第8トランジスタが、前記グラウンドと前記第4トランジスタの第1ソース−ドレイン領域との間に結合され、
前記第5トランジスタおよび前記第7トランジスタのゲートは、第1バイアス電圧源に結合され、
前記第6トランジスタおよび前記第8トランジスタのゲートは、互いと、第2バイアス電圧源とに結合される
請求項10に記載の回路方法。 - 前記第5トランジスタ、前記第6トランジスタ、前記第7トランジスタ、および前記第8トランジスタは、前記カレントミラーの入力を前記カレントミラーの出力から分離する請求項11に記載の回路方法。
- 第1の抵抗が、前記第1トランジスタの前記ゲートと前記第7トランジスタのゲートとの間に結合され、
第2の抵抗が、前記第2トランジスタの前記ゲートと前記第4トランジスタの前記ゲートとの間に結合される、請求項11または12に記載の回路方法。 - 第1コンデンサおよび第2コンデンサが、前記第1の抵抗の互いに反対側の端に結合され、
第3コンデンサおよび第4コンデンサが、前記第2の抵抗の互いに反対側の端に結合される、請求項13に記載の回路方法。 - バイアスブランチと、
前記バイアスブランチに結合された電力増幅器コアと
を備え、
前記バイアスブランチは、
電圧源とグラウンドとの間に直列に構成された第1トランジスタおよび第2トランジスタと、
前記電圧源と前記グラウンドとの間に結合された分圧器と、
前記分圧器の分圧、および前記第1トランジスタと前記第2トランジスタとの間のノードの電圧を、入力として受信し、前記ノードが前記分圧に近づけられるように前記第2トランジスタのゲートを駆動するオペアンプと
を有し、
前記電力増幅器コアは、前記電圧源と前記グラウンドとの間に直列に構成された第3トランジスタおよび第4トランジスタを有し、
前記第1トランジスタおよび前記第3トランジスタは、前記第2トランジスタおよび前記第4トランジスタに対して相補的であり、
前記第1トランジスタのゲートと前記第3トランジスタのゲートとは結合され、
前記第2トランジスタの前記ゲートと前記第4トランジスタのゲートとは結合される、カレントミラー。 - バイアスブランチと、
前記バイアスブランチに結合された電力増幅器コアと
を備え、
前記バイアスブランチは、
電圧源とグラウンドとの間に直列に構成された第1トランジスタおよび第2トランジスタと、
前記電圧源と前記グラウンドとの間に結合された分圧器と、
前記分圧器の分圧、および前記第1トランジスタと前記第2トランジスタとの間のノードの電圧を入力として受信し、前記ノードが前記分圧に近づくように前記第2トランジスタのゲートを駆動するオペアンプと
を有し、
前記電力増幅器コアは、
前記電圧源と前記グラウンドとの間に直列に構成された第3トランジスタおよび第4トランジスタと、
前記第3トランジスタと前記電圧源との間に結合された第1インダクタと
を有し、
前記第1トランジスタのゲートと前記第3トランジスタのゲートとは結合され、
前記第2トランジスタの前記ゲートと前記第4トランジスタのゲートとは結合される、カレントミラー。 - 前記第4トランジスタと前記グラウンドとの間に結合された第2インダクタをさらに備え、
前記第3トランジスタと前記第4トランジスタとの間のノードは、AC信号を受信する入力ノードであり、
前記第1インダクタと前記第3トランジスタとの間のノードは、第1出力ノードであり、
前記第2インダクタと前記第4トランジスタとの間のノードは、第2出力ノードである、請求項16に記載のカレントミラー。 - 前記バイアスブランチは、
制御電流源と前記第1トランジスタの第1ソース‐ドレイン領域との間に結合された第5トランジスタと、
前記グラウンドと前記第2トランジスタの第1ソース‐ドレイン領域との間に結合された第6トランジスタと
をさらに有し、
前記電力増幅器コアは、
前記第1インダクタと前記第3トランジスタの第1ソース‐ドレイン領域との間に結合された第7トランジスタと、
前記グラウンドと前記第4トランジスタの第1ソース‐ドレイン領域との間に結合された第8トランジスタと
をさらに有し、
前記第5トランジスタのゲートおよび前記第7トランジスタのゲートは、第1バイアス電圧源に結合され、
前記第6トランジスタのゲートおよび前記第8トランジスタのゲートは、互いに結合され、かつ第2バイアス電圧源に結合される、請求項16または請求項17に記載のカレントミラー。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201061426740P | 2010-12-23 | 2010-12-23 | |
US61/426,740 | 2010-12-23 | ||
PCT/IB2011/003331 WO2012085685A2 (en) | 2010-12-23 | 2011-12-20 | Accurate bias tracking for process variation and supply modulation |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014502119A JP2014502119A (ja) | 2014-01-23 |
JP2014502119A5 true JP2014502119A5 (ja) | 2015-02-05 |
JP5907514B2 JP5907514B2 (ja) | 2016-04-26 |
Family
ID=45812810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013545532A Expired - Fee Related JP5907514B2 (ja) | 2010-12-23 | 2011-12-20 | プロセス変動および電源変調の正確なバイアス追跡 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8514023B2 (ja) |
EP (1) | EP2656163A2 (ja) |
JP (1) | JP5907514B2 (ja) |
KR (1) | KR101761308B1 (ja) |
CN (1) | CN103270465B (ja) |
WO (1) | WO2012085685A2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8791759B2 (en) * | 2011-03-22 | 2014-07-29 | The United States Of America As Represented By The Secretary Of The Army | Bipolar stacked transistor architecture |
US9148140B1 (en) * | 2012-09-27 | 2015-09-29 | Maxim Integrated Systems, Inc. | Integrated circuit with precision current source |
US9774324B2 (en) * | 2014-12-05 | 2017-09-26 | Intel Corporation | Biasing scheme for high voltage circuits using low voltage devices |
US9806678B2 (en) * | 2015-06-29 | 2017-10-31 | Eridan Communications, Inc. | Bootstrap class-D wideband RF power amplifier |
US20180061984A1 (en) * | 2016-08-29 | 2018-03-01 | Macom Technology Solutions Holdings, Inc. | Self-biasing and self-sequencing of depletion-mode transistors |
US10128835B2 (en) * | 2017-02-20 | 2018-11-13 | Stmicroelectronics International N.V. | Aging tolerant I/O driver |
JP6630303B2 (ja) * | 2017-02-24 | 2020-01-15 | 株式会社東芝 | 高周波半導体増幅回路 |
US9948252B1 (en) * | 2017-04-06 | 2018-04-17 | Psemi Corporation | Device stack with novel gate capacitor topology |
US10250999B1 (en) * | 2017-09-18 | 2019-04-02 | Infineon Technologies Ag | PVT compensated resistive biasing architecture for a capacitive sensor |
US10224922B1 (en) * | 2018-04-04 | 2019-03-05 | Stmicroelectronics International N.V. | Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages |
US10404265B1 (en) * | 2018-08-30 | 2019-09-03 | Xilinx, Inc. | Current-mode feedback source follower with enhanced linearity |
WO2021025197A1 (ko) * | 2019-08-06 | 2021-02-11 | 엘지전자 주식회사 | 롤-슬라이드 이동 단말기 |
US11262782B2 (en) * | 2020-04-29 | 2022-03-01 | Analog Devices, Inc. | Current mirror arrangements with semi-cascoding |
CN113268103A (zh) * | 2021-04-27 | 2021-08-17 | 上海萍生微电子科技有限公司 | 一种电流镜电路及其射频模块 |
CN116915187B (zh) * | 2023-09-14 | 2023-12-15 | 宜确半导体(苏州)有限公司 | 一种射频功率放大器的功率控制电路及射频功率放大器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5644208A (en) * | 1979-09-19 | 1981-04-23 | Toshiba Corp | Amplifier |
JPS58108808A (ja) * | 1981-12-23 | 1983-06-29 | Toshiba Corp | プツシユプル増幅器 |
JPH073646B2 (ja) * | 1989-08-03 | 1995-01-18 | ローム株式会社 | 定電流回路 |
JPH07175536A (ja) * | 1993-12-17 | 1995-07-14 | Toshiba Corp | カレントミラー回路 |
US6064267A (en) * | 1998-10-05 | 2000-05-16 | Globespan, Inc. | Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices |
US6714081B1 (en) * | 2002-09-11 | 2004-03-30 | Motorola, Inc. | Active current bias network for compensating hot-carrier injection induced bias drift |
US7304539B2 (en) * | 2003-10-16 | 2007-12-04 | Renesas Technology Corporation | High frequency power amplifier circuit and electronic component for high frequency power amplifier |
JP4575818B2 (ja) * | 2005-03-24 | 2010-11-04 | Okiセミコンダクタ株式会社 | 増幅回路用バイアス回路 |
US8093952B2 (en) * | 2006-12-29 | 2012-01-10 | Broadcom Corporation | Method and system for precise current matching in deep sub-micron technology |
JP2008236339A (ja) | 2007-03-20 | 2008-10-02 | Toshiba Corp | 半導体集積回路 |
US8786359B2 (en) * | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
US8035443B2 (en) * | 2008-06-20 | 2011-10-11 | Qualcomm, Incorporated | Amplifier with gain expansion stage |
US8203383B2 (en) * | 2008-11-24 | 2012-06-19 | Texas Instruments Incorporated | Reducing the effect of bulk leakage currents |
US8233871B2 (en) * | 2009-06-16 | 2012-07-31 | California Institute Of Technology | Incompressible RF receiver |
-
2011
- 2011-12-20 JP JP2013545532A patent/JP5907514B2/ja not_active Expired - Fee Related
- 2011-12-20 CN CN201180062253.6A patent/CN103270465B/zh not_active Expired - Fee Related
- 2011-12-20 US US13/332,190 patent/US8514023B2/en active Active
- 2011-12-20 EP EP11824285.8A patent/EP2656163A2/en not_active Withdrawn
- 2011-12-20 KR KR1020137016702A patent/KR101761308B1/ko active IP Right Grant
- 2011-12-20 WO PCT/IB2011/003331 patent/WO2012085685A2/en active Application Filing
-
2013
- 2013-07-17 US US13/944,608 patent/US8878612B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014502119A5 (ja) | ||
WO2012085685A8 (en) | Accurate bias tracking for process variation and supply modulation | |
JP2014207721A5 (ja) | ||
JP2018512812A5 (ja) | ||
JP2012256025A5 (ja) | ||
WO2014078742A3 (en) | Adjustable gain for multi-stacked amplifiers | |
JP2011205624A5 (ja) | パルス信号出力回路 | |
JP2012168899A5 (ja) | ||
JP2012208868A5 (ja) | ||
JP2012203673A5 (ja) | ||
WO2013003116A3 (en) | High voltage driver using medium voltage devices | |
JP2017513133A5 (ja) | ||
JP2015149720A5 (ja) | ||
JP2013516894A5 (ja) | ||
WO2015016891A8 (en) | Isolated uni-polar transistor gate drive | |
JP2018512812A (ja) | パワーfetのカスコードスタックの駆動 | |
JP2012257212A5 (ja) | ||
JP2012238233A5 (ja) | ||
JP2013009368A5 (ja) | ||
JP2014515588A5 (ja) | ||
WO2016178232A3 (en) | Ring oscillator test circuit | |
JP2015506646A5 (ja) | ||
WO2012097170A3 (en) | Bandgap voltage reference circuitry | |
WO2011047352A3 (en) | Amplifier bias techniques | |
JP2016523048A5 (ja) |