JP2014222690A

JP2014222690A - Semiconductor device

Info

Publication number: JP2014222690A
Application number: JP2013101112A
Authority: JP
Inventors: 望但馬; Nozomi Tajima; 一晃江端; Kazuaki Ebata
Original assignee: Idemitsu Kosan Co Ltd
Current assignee: Idemitsu Kosan Co Ltd
Priority date: 2013-05-13
Filing date: 2013-05-13
Publication date: 2014-11-27

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which includes an oxide semiconductor film having improved reliability by providing stability.SOLUTION: A semiconductor device comprises a conductive film which contacts an oxide semiconductor film. When assuming that the most negative value among standard Gibbs energy of reaction obtained by assigning all elements included in the oxide semiconductor film to a reaction formula represented as the following formula (1) is ΔrG, and the most negative value among standard Gibbs energy of reaction obtained by assigning all elements included in the conductive film to a reaction formula represented as the following formula (1) is ΔrG, ΔrGand ΔrGsatisfy the following formula (2):xM+O→yMO(1); ΔrG≤ΔrG(2).

Description

本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.

薄膜トランジスタ（ＴＦＴ）等の電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用されている電子デバイスである。なかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、ＴＦＴが多用されている。 Field effect transistors such as thin film transistors (TFTs) are widely used as unit electronic elements, high frequency signal amplifying elements, liquid crystal driving elements, etc. for semiconductor memory integrated circuits, and are currently the most widely used electronic devices. . In particular, with the remarkable development of display devices in recent years, in various display devices such as liquid crystal display devices (LCD), electroluminescence display devices (EL), and field emission displays (FED), a driving voltage is applied to the display elements. TFTs are often used as switching elements for driving display devices.

電界効果型トランジスタの主要部材である半導体層（チャネル層）の材料としては、シリコン半導体化合物が最も広く用いられている。アモルファスシリコンの薄膜は、比較的低温で形成できるものの、結晶性の薄膜に比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。 As a material for a semiconductor layer (channel layer) which is a main member of a field effect transistor, a silicon semiconductor compound is most widely used. Although an amorphous silicon thin film can be formed at a relatively low temperature, its switching speed is slower than that of a crystalline thin film, so when used as a switching element for driving a display device, it may not be able to follow the display of high-speed movies. is there.

一方、結晶性のシリコン系薄膜は、移動度は高いものの、製造に際して多大なエネルギーと工程数を要する等の問題や、大面積化が困難という問題があった。例えば、シリコン系薄膜を結晶化する際に８００℃以上の高温や、高価な設備を使用するレーザーアニールが必要である。また、結晶性のシリコン系薄膜は、通常ＴＦＴの素子構成がトップゲート構成に限定されるためマスク枚数の削減等コストダウンが困難であった。 On the other hand, although the crystalline silicon-based thin film has a high mobility, there are problems such as requiring a large amount of energy and the number of processes for manufacturing, and a problem that it is difficult to increase the area. For example, when annealing a silicon-based thin film, laser annealing using a high temperature of 800 ° C. or higher and expensive equipment is necessary. In addition, a crystalline silicon-based thin film is difficult to reduce costs such as a reduction in the number of masks because the element configuration of a TFT is usually limited to a top gate configuration.

このような問題を解決するために、酸化インジウム、酸化亜鉛及び酸化ガリウムからなる酸化物半導体膜（ＩＧＺＯ）を使用した薄膜トランジスタが検討されている。一般に、酸化物半導体膜の作製は酸化物焼結体からなるターゲット（スパッタリングターゲット）を用いたスパッタリングで行われ、ＩＧＺＯからなる酸化物半導体膜の場合、均一性の優れた、移動度が１０〜３０ｃｍ^２／Ｖｓ程度の移動度が得られる。 In order to solve such a problem, a thin film transistor using an oxide semiconductor film (IGZO) made of indium oxide, zinc oxide, and gallium oxide has been studied. In general, an oxide semiconductor film is formed by sputtering using a target (sputtering target) made of an oxide sintered body. In the case of an oxide semiconductor film made of IGZO, the mobility is 10 to 10. A mobility of about 30 cm ² / Vs is obtained.

例えば特許文献１は、Ｉｎ、Ｇａ及びＺｎを含む酸化物半導体を用いた電界トランジスタを開示する。
酸化物半導体は、酸化物中の酸素欠陥によってキャリアが生成し、良好な半導体特性を示すことが知られている。しかしながら、酸化物半導体は酸素欠損量を制御しにくく、製造時や動作時に酸素欠陥が過剰に生成してしまうために、半導体特性が劣化しやすいという問題があった。
また、例えば、ボトムゲート型の薄膜トランジスタでは、酸化物半導体膜上に保護膜やエッチングストッパーをプラズマＣＶＤによって積層させる際に、酸化物半導体膜が還元状態に晒されて酸素欠損が増大しすぎてしまうという問題が発生しやすかった。
この問題を解決するために、保護膜やエッチングストッパーを積層させる前に、素子をアニールしたり、亜硝酸プラズマ等で酸化物半導体膜を十分に酸化させる処理が必要であったりしたが、これらの処理で素子製造の工程数が増加し、生産性を低下させていた。 For example, Patent Document 1 discloses an electric field transistor using an oxide semiconductor containing In, Ga, and Zn.
It is known that an oxide semiconductor exhibits good semiconductor characteristics because carriers are generated by oxygen defects in the oxide. However, an oxide semiconductor has a problem that it is difficult to control the amount of oxygen vacancies, and oxygen defects are generated excessively during manufacturing and operation, so that semiconductor characteristics are easily deteriorated.
In addition, for example, in a bottom-gate thin film transistor, when a protective film or an etching stopper is stacked on the oxide semiconductor film by plasma CVD, the oxide semiconductor film is exposed to a reduced state and oxygen vacancies increase excessively. The problem was easy to occur.
In order to solve this problem, it is necessary to anneal the element or sufficiently oxidize the oxide semiconductor film with nitrous acid plasma or the like before laminating the protective film or the etching stopper. Processing increased the number of device manufacturing steps and reduced productivity.

上記の他、酸化物半導体膜上のソース電極及びドレイン電極が、酸化物半導体から酸素を引き抜くことで、酸化物半導体の酸素欠損が増大してしまうという問題もあった。
ソース電極及びドレイン電極による酸素の引抜きを低減させるために、酸化物半導体膜とソース電極・ドレイン電極の間にバリア層を積層させる必要があるが、このバリア層を積層させるために工程数が増えたり、ウェットエッチングの際に残渣が残りやすかったりした。 In addition to the above, the source electrode and the drain electrode over the oxide semiconductor film withdraw oxygen from the oxide semiconductor, which increases oxygen vacancies in the oxide semiconductor.
In order to reduce oxygen extraction by the source electrode and the drain electrode, it is necessary to stack a barrier layer between the oxide semiconductor film and the source electrode / drain electrode. However, the number of steps increases due to the stacking of the barrier layer. In addition, residues were likely to remain during wet etching.

国際公開０５／０８８７２６号パンフレットWO05 / 088726 pamphlet

本発明の目的は、安定性を付与することで信頼性を高めた酸化物半導体膜を備える半導体装置を提供することである。 An object of the present invention is to provide a semiconductor device including an oxide semiconductor film with improved reliability by providing stability.

本発明の一態様によれば、基板上に、ゲート電極、ゲート絶縁層、酸化物半導体膜であるチャネル層、及び導電膜を少なくとも備える半導体装置であって、前記導電膜が、前記酸化物半導体膜に接しており、前記酸化物半導体膜中に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧ^ｏ _１とし、前記導電膜に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧ^ｏ _２としたとき、ΔｒＧ^ｏ _１及びΔｒＧ^ｏ _２が下記式（２）を満たす半導体装置が提供される。
ｘＭ＋Ｏ_２→ｙＭ_ｘ／ｙＯ_２／ｙ（１）
ΔｒＧ^ｏ _１≦ΔｒＧ^ｏ _２（２）
（Ｍは、前記酸化物半導体膜又は前記導電膜に含まれる各元素である。
ｘ及びｙは、それぞれ係数であり、Ｍ_ｘ／ｙＯ_２／ｙは元素Ｍのうち、最も負となる標準反応ギブスエネルギーを示す酸化物である。） According to one embodiment of the present invention, a semiconductor device includes, over a substrate, at least a gate electrode, a gate insulating layer, a channel layer that is an oxide semiconductor film, and a conductive film, and the conductive film includes the oxide semiconductor. All elements contained in the oxide semiconductor film in contact with the film are substituted into the reaction formula represented by the following formula (1), and the most negative value of the standard reaction Gibbs energy obtained is ΔrG ^{When o} ₁ is set, all elements contained in the conductive film are substituted into the reaction formula represented by the following formula (1), and the most negative value of the standard reaction Gibbs energy obtained is ΔrG ^o ₂ , ΔrG ^o ₁ and ΔrG ^o ₂ satisfy the following formula (2).
xM + O ₂ → yM _{x / y} O _{2 / y} (1)
ΔrG ^o ₁ ≦ ΔrG ^o ₂ (2)
(M is each element contained in the said oxide semiconductor film or the said electrically conductive film.
x and y are coefficients, respectively, and M _{x / y} O _{2 / y} is an oxide that shows the standard reaction Gibbs energy that is the most negative among the elements M. )

本発明によれば、安定性を付与することで信頼性を高めた酸化物半導体膜を備える半導体装置が提供できる。 According to the present invention, it is possible to provide a semiconductor device including an oxide semiconductor film whose reliability is improved by providing stability.

本発明の一形態に係る半導体装置の一例を示す概略断面図である1 is a schematic cross-sectional view illustrating an example of a semiconductor device according to one embodiment of the present invention. 本発明の一形態に係る半導体装置の他の一例を示す概略断面図であるIt is a schematic sectional drawing which shows another example of the semiconductor device which concerns on one form of this invention. 本発明の一形態に係る半導体装置の他の一例を示す概略断面図であるIt is a schematic sectional drawing which shows another example of the semiconductor device which concerns on one form of this invention. 本発明の一実施形態に用いるスパッタリング装置を示す図である。It is a figure which shows the sputtering device used for one Embodiment of this invention.

以下、本発明の半導体装置等について詳細に説明するが、本発明は下記実施態様及び実施例に限定されるものではない。 Hereinafter, the semiconductor device of the present invention will be described in detail, but the present invention is not limited to the following embodiments and examples.

本発明の一形態に係る半導体装置は、基板上に、ゲート電極、ゲート絶縁層、酸化物半導体膜であるチャネル層、及び導電膜を少なくとも備える半導体装置であって、導電膜が、酸化物半導体膜に接している。
上記半導体装置において、酸化物半導体膜中に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧ^ｏ _１とし、上記導電膜に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧ^ｏ _２としたとき、ΔｒＧ^ｏ _１及びΔｒＧ^ｏ _２が下記式（２）を満たす。
ｘＭ＋Ｏ_２→ｙＭ_ｘ／ｙＯ_２／ｙ（１）
ΔｒＧ^ｏ _１≦ΔｒＧ^ｏ _２（２）
（Ｍは、酸化物半導体膜又は導電膜に含まれる各元素である。
ｘ及びｙは、それぞれ係数であり、Ｍ_ｘ／ｙＯ_２／ｙは元素Ｍのうち、最も安定となる酸化物である） A semiconductor device according to one embodiment of the present invention includes a gate electrode, a gate insulating layer, a channel layer which is an oxide semiconductor film, and a conductive film over a substrate, the conductive film including the oxide semiconductor It is in contact with the membrane.
In the semiconductor device, all the elements contained in the oxide semiconductor film are substituted into the reaction formula represented by the following formula (1), and the most negative value of the standard reaction Gibbs energy obtained is ΔrG ^o ₁ When all the elements contained in the conductive film are substituted into the reaction equation represented by the following formula (1), and the most negative value of the standard reaction Gibbs energy obtained is ΔrG ^o ₂ , ΔrG ^o ₁ and ΔrG ^o ₂ satisfy the following formula (2).
xM + O ₂ → yM _{x / y} O _{2 / y} (1)
ΔrG ^o ₁ ≦ ΔrG ^o ₂ (2)
(M is each element contained in an oxide semiconductor film or a conductive film.
x and y are coefficients, respectively, and M _{x / y} O _{2 / y} is the most stable oxide of the elements M)

標準反応ギブスエネルギーを比較することで系内の自発反応の方向を知ることができる。例えば式（１）のΔｒＧ^ｏ _１の値がより負であるほど、酸化物半導体膜中の酸素は、当該酸化物半導体膜中に安定的に存在することができ、ΔｒＧ^ｏ _１の値は酸素の安定性の指標となる。
特に、不定比の複合酸化物の場合には系内の酸素の安定性を一義的に示すことは困難であるが、系内の各元素の式（１）に示す反応式における標準反応ギブスエネルギーの最も負である値を用いることで、酸化物半導体膜及び導電膜中の酸素の安定性を評価することができる。
Δ_ｒＧ^ｏ _１の値がΔ_ｒＧ^ｏ _２の値よりもより負であると、酸素は導電膜中に存在するよりも、酸化物半導体膜中に存在する方が安定となりやすく、酸化物半導体膜中の酸素が導電膜によって引き抜かれる反応を抑えることができる。 By comparing the standard reaction Gibbs energy, the direction of spontaneous reaction in the system can be known. For example, the more negative the value of ΔrG ^o _{1 in} Formula (1), the more stable oxygen in the oxide semiconductor film can exist in the oxide semiconductor film, and the value of ΔrG ^o ₁ is oxygen. It becomes an index of stability.
In particular, in the case of a non-stoichiometric complex oxide, it is difficult to uniquely show the stability of oxygen in the system, but the standard reaction Gibbs energy in the reaction formula shown in the formula (1) of each element in the system. By using the most negative value of, the stability of oxygen in the oxide semiconductor film and the conductive film can be evaluated.
When the value of Δ _r G ^o ₁ is negative and more than the value of Δ _r G ^o _2, oxygen than is present in the conductive film, it tends to be stable towards which exist in the oxide semiconductor film, an oxide A reaction in which oxygen in the semiconductor film is extracted by the conductive film can be suppressed.

式（２）を満たすように酸化物半導体膜が含む元素、及び導電膜が含む元素を適切に選択することによって、酸化物半導体膜中の酸素が導電膜中に拡散していくことを防ぐことが可能となり、半導体装置の製造時又は動作時における半導体特性の劣化を防ぐことができる。
特に半導体装置は、動作時に発生する熱により、酸化物半導体膜と導電膜との間の酸素の拡散が進行しやすくなる。式（２）を満たすことで、発熱や経時変化によっても、酸化物半導体膜中の酸素が導電膜中に拡散しにくくなるので、信頼性が向上しやすくなる。
尚、式（２）のΔｒＧ^ｏ _１及びΔｒＧ^ｏ _２の差が大きいほど、安定的に酸化物半導体中に酸素が存在できるため好ましい。 By appropriately selecting an element included in the oxide semiconductor film and an element included in the conductive film so as to satisfy Formula (2), oxygen in the oxide semiconductor film is prevented from diffusing into the conductive film. Therefore, it is possible to prevent deterioration of semiconductor characteristics during manufacturing or operation of the semiconductor device.
In particular, in a semiconductor device, oxygen diffusion between the oxide semiconductor film and the conductive film easily proceeds due to heat generated during operation. When Expression (2) is satisfied, oxygen in the oxide semiconductor film is less likely to diffuse into the conductive film even when heat is generated or changes with time, and thus reliability is easily improved.
Note that the larger the difference between ΔrG ^o ₁ and ΔrG ^o ₂ in Formula (2), the more preferable oxygen can exist in the oxide semiconductor.

従来、半導体装置の製造時に高温の加熱処理によって酸化物半導体膜と導電膜が反応してしまうことを防ぐために、加熱温度に制限を受けたり、短時間で高温に加熱するＲＴＡ（Ｒａｐｉｄｔｈｅｒｍａｌａｎｎｅａｌ）法を用いる等の必要があった。
しかし本発明の半導体装置では、酸化物半導体膜中の酸素が導電膜中に拡散しにくいため、半導体装置製造時において、加熱温度を高めても、酸化物半導体膜と導電膜が反応しにくく、必ずしもＲＴＡ法を用いなくてもよくなる。従って、例えば加熱温度を高めたり、加熱時間を長くしたり、昇温速度を遅くしたりすることが可能となり、プロセス上の制約を受けにくくなる。また、酸化物半導体膜から酸素が引き抜かれにくいために、例えば亜硝酸プラズマ処理等の酸化プロセスを省いたり、もしくは処理時間を短くしたりすることが可能で、良好な半導体特性が得られやすい。
上記に加え、従来は酸素が酸化物半導体膜から拡散していくのを防ぐために、バリア層を酸化物半導体膜と導電膜の間に積層させる必要があったが、本発明では酸化物半導体膜中から酸素が引き抜かれにくいためにバリア層の積層をしないでプロセス工程を省くことが可能となる。酸化物半導体膜の材料を適切に選択することにより、導電膜に用いる材料の制約を受けにくくなる。 Conventionally, in order to prevent a reaction between an oxide semiconductor film and a conductive film due to a high-temperature heat treatment at the time of manufacturing a semiconductor device, RTA (Rapid Thermal Anneal) is limited by the heating temperature or heated to a high temperature in a short time. It was necessary to use the law.
However, in the semiconductor device of the present invention, oxygen in the oxide semiconductor film is less likely to diffuse into the conductive film. Therefore, even when the heating temperature is increased during manufacturing of the semiconductor device, the oxide semiconductor film and the conductive film are less likely to react. It is not always necessary to use the RTA method. Therefore, for example, the heating temperature can be increased, the heating time can be lengthened, or the temperature raising rate can be decreased, which makes it difficult to receive process restrictions. In addition, since oxygen is not easily extracted from the oxide semiconductor film, for example, an oxidation process such as nitrous acid plasma treatment can be omitted, or the treatment time can be shortened, and favorable semiconductor characteristics can be easily obtained.
In addition to the above, conventionally, in order to prevent oxygen from diffusing from the oxide semiconductor film, it has been necessary to stack a barrier layer between the oxide semiconductor film and the conductive film. Since it is difficult for oxygen to be extracted from the inside, the process step can be omitted without stacking the barrier layer. By appropriately selecting the material of the oxide semiconductor film, the material used for the conductive film is not easily restricted.

式（１）及び（２）において、Ｍ_ｙ／ｘＯ_２／ｙは、元素Ｍの酸化物が複数存在する場合に、式（１）を満たす標準反応ギブスエネルギーのうち、最も負の値を示す酸化物であると定義され、最も安定となる酸化物である。
例えば、スズの酸化物としては、ＳｎＯやＳｎＯ_２が挙げられるが、これらの式（１）で表される標準反応ギブスエネルギーはそれぞれ、−５０３．６４ｋＪｍｏｌ^−１、−５１５．７４ｋＪｍｏｌ^−１であることから、スズの最も安定となる酸化物はＳｎＯ_２である。 In formula (1) and _{(2), M y / x} O 2 / y , when the oxide of the element M there are a plurality of standard reaction Gibbs energy satisfying the formula (1), the most negative value It is defined as the oxide shown and is the most stable oxide.
For example, the oxides of tin include but are SnO and SnO _2, respectively standard reaction Gibbs energy of these formulas ^(1), is -503.64kJmol ^-1, -515.74kJmol -1 since the most stable become tin oxide is SnO _2.

（１）で示す反応式の標準反応ギブスエネルギーΔｒＧ^ｏ _１が最も負となる元素は、酸化物半導体膜と導電膜の界面から酸化物半導体膜側の５０ｎｍ以内の領域であって、酸化物半導体膜中に含まれる元素のうち、（１）で示す反応式の標準反応ギブスエネルギーΔｒＧ^ｏ _１が最も負となる元素である。
同様に、（１）で示す反応式の標準反応ギブスエネルギーΔｒＧ^ｏ _２が最も負となる元素は、酸化物半導体膜と導電膜の界面から導電膜側の５０ｎｍ以内の領域であって、導電膜中に含まれる元素のうち、（１）で示す反応式の標準反応ギブスエネルギーΔｒＧ^ｏ _２が最も負となる元素である。 The element in which the standard reaction Gibbs energy ΔrG ^o _{1 of the} reaction formula shown in (1) is the most negative is a region within 50 nm on the oxide semiconductor film side from the interface between the oxide semiconductor film and the conductive film. Among the elements contained in the film, the standard reaction Gibbs energy ΔrG ^o _{1 in the} reaction formula shown in (1) is the most negative element.
Similarly, the element in which the standard reaction Gibbs energy ΔrG ^o _{2 in the} reaction formula shown in (1) is most negative is a region within 50 nm on the conductive film side from the interface between the oxide semiconductor film and the conductive film. Among the elements contained therein, the standard reaction Gibbs energy ΔrG ^o _{2 in the} reaction formula shown in (1) is the most negative element.

但し、ΔｒＧ^ｏ _１及びΔｒＧ^ｏ _２をそれぞれ評価する際において、式（１）に代入するＭは、酸化物半導体膜と導電膜の界面から５０ｎｍ以内の領域に存在する元素であって、酸化物半導体膜及び導電膜にそれぞれ５ａｔ％以上含まれている元素である。
また、酸化物半導体膜及び導電膜は積層構造でもよく、酸化物半導体膜及び導電膜がそれぞれ積層体である場合には、式（１）に代入するＭは、酸化物半導体膜と導電膜の界面に互いに接しているそれぞれの第１層に含まれる元素に限定される。これら元素に限定することで、導電膜が酸化物半導体膜から酸素を引き抜く際に実質的に寄与しない元素を除いて考えることができる。 However, when each of ΔrG ^o ₁ and ΔrG ^o ₂ is evaluated, M to be substituted into the equation (1) is an element present in a region within 50 nm from the interface between the oxide semiconductor film and the conductive film, An element contained in the semiconductor film and the conductive film in an amount of 5 at% or more.
In addition, the oxide semiconductor film and the conductive film may have a stacked structure, and in the case where the oxide semiconductor film and the conductive film are each a stacked body, M to be substituted into the formula (1) is the relationship between the oxide semiconductor film and the conductive film. It is limited to the elements contained in the respective first layers that are in contact with each other at the interface. By limiting to these elements, elements that do not substantially contribute when the conductive film extracts oxygen from the oxide semiconductor film can be excluded.

各元素の式（１）で示す標準反応ギブスエネルギーは、例えば、単体と酸化物の標準生成ギブス自由エネルギーから求めることができ、例えば具体的な標準生成ギブス自由エネルギーの値は、「化学便覧基礎編改訂５版」（丸善、日本化学会編）から引用することができる。
例えば、Ｉｎ_２Ｏ_３の標準生成ギブス自由エネルギーは−８３０．７３ｋＪｍｏｌ^−１であるから、式（１）で示す反応式の標準反応ギブスエネルギーは−５５３．８２ｋＪｍｏｌ^−１となる。
同様に亜鉛、スズ、モリブデン、ガリウム、アルミニウム及びチタンの式（１）で示す反応式の標準反応ギブスエネルギーは、それぞれ−６３６．６４ｋＪｍｏｌ^−１、−５１５．７４ｋＪｍｏｌ^−１、−５５３．７１ｋＪｍｏｌ^−１、−６６５．５３ｋＪｍｏｌ^−１、−１０５４．８７ｋＪｍｏｌ^−１、−８８９．５ｋＪｍｏｌ^−１である。
従って、例えばＩＺＯを酸化物半導体膜に用いた場合、ΔｒＧ^ｏ _１を示す元素はＺｎであり、ΔｒＧ^ｏ _１＝−６３６．６４ｋＪｍｏｌ^−１となり、ＩＴＯを導電膜に用いた場合、ΔｒＧ^ｏ _２を示す元素はＩｎであり、ΔｒＧ^ｏ _２＝−５５３．８２ｋＪｍｏｌ^−１となる。 The standard reaction Gibbs energy represented by the formula (1) of each element can be obtained from, for example, the standard production Gibbs free energy of a simple substance and an oxide. Ed. 5th edition "(Maruzen, The Chemical Society of Japan).
For example, since the standard production Gibbs free energy of In ₂ O ₃ is −830.73 kJmol ⁻¹ , the standard reaction Gibbs energy of the reaction formula represented by the formula (1) is −553.82 kJmol ⁻¹ .
Likewise zinc, tin, molybdenum, gallium, standard reaction Gibbs energy of the reaction formula indicated by Formula of aluminum and titanium (1), respectively -636.64kJmol ^{^{^-1,}} -515.74kJmol ^-1, -553.71kJmol ^-1 , −665.53 kJmol ⁻¹ , −10554.87 kJmol ⁻¹ , and −889.5 kJmol ⁻¹ .
Therefore, for example, when IZO is used for the oxide semiconductor film, the element indicating ΔrG ^o ₁ is Zn, and ΔrG ^o ₁ = −636.64 kJmol ⁻¹ , and when ITO is used for the conductive film, ΔrG ^o ₂ is The element shown is In, and ΔrG ^o ₂ = −553.82 kJmol ⁻¹ .

本発明の一形態に係る半導体装置は、上記を満たす構成であれば、その素子構成は特に限定されず、公知の各種の素子構成を採用することができる。
図１は、本発明の一形態に係る半導体装置の一例を示す概略断面図である。
半導体装置１は、基板１０及びゲート絶縁膜１２の間にゲート電極１１を挟持しており、ゲート絶縁膜１２上には半導体薄膜（チャネル層）１３が活性層として積層されている。さらに、半導体薄膜１３の端部付近及びエッチストッパー１４の端部付近を覆うようにしてソース電極・ドレイン電極（導電膜）１５がそれぞれ設けられている。
尚、図１の半導体装置１はいわゆるエッチストッパー型薄膜トランジスタである。本発明の半導体装置は、エッチストッパー型薄膜トランジスタに限定されず、本技術分野で公知の素子構成を採用できる。例えば、チャネルエッチ型の薄膜トランジスタでもよい。 As long as the semiconductor device according to one embodiment of the present invention has a structure that satisfies the above, the element structure is not particularly limited, and various known element structures can be employed.
FIG. 1 is a schematic cross-sectional view illustrating an example of a semiconductor device according to one embodiment of the present invention.
In the semiconductor device 1, a gate electrode 11 is sandwiched between a substrate 10 and a gate insulating film 12, and a semiconductor thin film (channel layer) 13 is stacked on the gate insulating film 12 as an active layer. Further, a source electrode / drain electrode (conductive film) 15 is provided so as to cover the vicinity of the end portion of the semiconductor thin film 13 and the vicinity of the end portion of the etch stopper 14.
1 is a so-called etch stopper type thin film transistor. The semiconductor device of the present invention is not limited to the etch stopper type thin film transistor, and an element configuration known in this technical field can be adopted. For example, a channel etch type thin film transistor may be used.

図２は、本発明の一形態に係る半導体装置の他の実施形態を示す概略断面図である。尚、上述した半導体装置１と同じ構成部材には同じ番号を付し、その説明を省略する。半導体装置２は、いわゆるチャネルエッチ型の薄膜トランジスタである。半導体装置２は、エッチストッパー１４が形成されていない点を除き、上述した半導体装置と同じ構成である。 FIG. 2 is a schematic cross-sectional view illustrating another embodiment of a semiconductor device according to one embodiment of the present invention. In addition, the same number is attached | subjected to the same structural member as the semiconductor device 1 mentioned above, and the description is abbreviate | omitted. The semiconductor device 2 is a so-called channel etch type thin film transistor. The semiconductor device 2 has the same configuration as the semiconductor device described above except that the etch stopper 14 is not formed.

図３は、本発明の一形態に係る薄膜トランジスタの他の実施形態を示す概略断面図である。
薄膜トランジスタ３は、基板１０上に当該基板１０の一部を露出させてソース電極・ドレイン電極１５（導電膜）が形成されており、基板１０の露出部及びソース・ドレイン電極１５の一部を覆うようにして半導体膜１３が形成されている。ソース・ドレイン電極１５の残部及び半導体膜１３を覆うようにしてゲート絶縁膜が１２が形成されており、当該ゲート絶縁膜１２上にゲート電極１１が形成されている。 FIG. 3 is a schematic cross-sectional view illustrating another embodiment of a thin film transistor according to an embodiment of the present invention.
In the thin film transistor 3, a part of the substrate 10 is exposed on the substrate 10 to form a source electrode / drain electrode 15 (conductive film), and the exposed part of the substrate 10 and a part of the source / drain electrode 15 are covered. Thus, the semiconductor film 13 is formed. A gate insulating film 12 is formed so as to cover the remainder of the source / drain electrodes 15 and the semiconductor film 13, and the gate electrode 11 is formed on the gate insulating film 12.

以下、本発明の一形態に係る半導体装置を構成する各要素について説明する。尚、基板については公知のものが使用できる。
［チャネル層（酸化物半導体膜）］
チャネル層である酸化物半導体膜の構成材料は、例えばＩｎ−Ｏ系、Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｉｎ−Ａｌ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｚｎ―Ｏ系、Ｉｎ−Ｔｉ−Ｏ系、Ｉｎ−Ｃａ−Ｏ系、Ｉｎ−Ｓｃ−Ｏ系、Ｉｎ−Ｓｒ−Ｏ系、Ｉｎ−Ｙ−Ｏ系、Ｓｎ−Ｚｎ―Ｏ系、Ａｌ−Ｚｎ―Ｏ系、Ｚｎ−Ｍｇ―Ｏ系、Ｓｎ−Ｍｇ―Ｏ系、Ｉｎ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ―Ｏ系、Ｓｎ−Ｇａ−Ｚｎ―Ｏ系、Ａｌ−Ｇａ−Ｚｎ―Ｏ系、Ｓｎ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｈｆ−Ｚｎ―Ｏ系、Ｉｎ−Ｚｒ−Ｏ系、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｓｉ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ―Ｏ系、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｇａ−Ｔｉ−Ｚｎ−Ｏ系、Ｉｎ−Ｍｇ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｃａ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｍｇ−Ｚｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｔｉ−Ｚｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｃａ−Ｓｎ−Ｚｎ−Ｏ系等が挙げられる。
酸化物半導体膜の構成材料は、上記に限定されず、他の材料系を用いてもよい。上記構成材料に、他の元素を添加した材料系でもよい。さらに、酸化物半導体膜は複数の薄膜が積層されていてもよく、その構造は問わない。 Hereinafter, each element included in the semiconductor device according to one embodiment of the present invention will be described. In addition, a well-known thing can be used about a board | substrate.
[Channel layer (oxide semiconductor film)]
The constituent material of the oxide semiconductor film which is the channel layer is, for example, In—O-based, Zn—O-based, In—Ga—O-based, In—Al—O-based, In—Mg—O-based, or In—Zn—O. -Based, In-Ti-O-based, In-Ca-O-based, In-Sc-O-based, In-Sr-O-based, In-Y-O-based, Sn-Zn-O-based, Al-Zn-O-based Zn-Mg-O, Sn-Mg-O, In-Ga-Zn-O, In-Al-Zn-O, In-Sn-Zn-O, Sn-Ga-Zn-O Al-Ga-Zn-O, Sn-Al-Zn-O, In-Hf-Zn-O, In-Zr-O, In-Sn-Ga-Zn-O, In-Hf- Ga—Zn—O, In—Al—Ga—Zn—O, In—Sn—Al—Zn—O, In—Si—Ga—Zn—O, In—Sn—Hf—Zn— , In—Hf—Al—Zn—O, In—Ga—Ti—Zn—O, In—Mg—Ga—Zn—O, In—Ca—Ga—Zn—O, In—Mg— A Zn—Sn—O system, an In—Ti—Zn—Sn—O system, an In—Ca—Sn—Zn—O system, and the like can be given.
The constituent material of the oxide semiconductor film is not limited to the above, and other material systems may be used. A material system in which other elements are added to the above constituent materials may be used. Furthermore, the oxide semiconductor film may be formed by stacking a plurality of thin films, and the structure thereof does not matter.

酸化物半導体膜中が含む元素のうち、（１）で示す反応式の標準反応ギブスエネルギーが最も負である値ΔｒＧ^ｏ _１を示す元素が、ガリウム、アルミニウム、マグネシウム、ケイ素、カルシウム、チタン、スカンジウム、ストロンチウム、イットリウム、ジルコニウム、ハフニウム、クロム、セリウム及びタンタルから選択されるいずれかであると好ましい。これらの元素が酸化物半導体膜中に含まれることで、導電膜によって酸化物半導体膜中から酸素が引き抜かれて、半導体中のキャリア濃度が変化してしまうことを防ぐことができる。
これらの元素の式（１）における標準生成ギブス自由エネルギーの値は比較的小さいため、ΔｒＧ^ｏ _１の値が小さくなりやすく、式（２）を満たす導電膜材料の選択肢を増やすことが可能となる。 Among the elements contained in the oxide semiconductor film, the element showing the value ΔrG ^o _{1 in} which the standard reaction Gibbs energy of the reaction formula shown in (1) is the most negative is gallium, aluminum, magnesium, silicon, calcium, titanium, scandium , Strontium, yttrium, zirconium, hafnium, chromium, cerium and tantalum. When these elements are contained in the oxide semiconductor film, oxygen can be prevented from being extracted from the oxide semiconductor film by the conductive film, whereby the carrier concentration in the semiconductor can be prevented from changing.
Since the value of the standard generation Gibbs free energy in the formula (1) of these elements is relatively small, the value of ΔrG ^o ₁ tends to be small, and it is possible to increase the choice of conductive film material satisfying the formula (2). .

例えば、ＩＺＯを酸化物半導体膜に用いた場合、ΔｒＧ^ｏ _１＝−６３６．６４ｋＪｍｏｌ^−１となり、導電膜にアルミニウム用いるとΔｒＧ^ｏ _２＝−１０５４．８７ｋＪｍｏｌ^−１であり、式（２）を満たさない。
一方、Ｉｎ−Ａｌ−Ｚｎ―Ｏ系を酸化物半導体膜に用いた場合、ΔｒＧ^ｏ _１＝−１０５４．８７ｋＪｍｏｌ^−１となり、導電膜にアルミニウムを用いた場合であっても、式（２）を満たすことができる。 For example, when IZO is used for an oxide semiconductor film, ΔrG ^o ₁ = −636.64 kJmol ⁻¹ , and when aluminum is used for the conductive film, ΔrG ^o ₂ = −1054.87 kJmol ⁻¹ , which satisfies Expression (2). Absent.
On the other hand, when an In—Al—Zn—O-based oxide semiconductor film is used, ΔrG ^o ₁ = −1054.87 kJmol ⁻¹ , and even when aluminum is used for the conductive film, the formula (2) is Can be satisfied.

酸化物半導体膜は、好ましくはＩｎ、Ｚｎ及びＳｎから選択される１以上の元素を含み、より好ましくはＩｎ、Ｚｎ及びＳｎを含む。
酸化物半導体膜が、Ｉｎ、Ｚｎ及びＳｎから選択される１以上の元素を含むことにより、半導体装置の移動度を高めることができる。 The oxide semiconductor film preferably contains one or more elements selected from In, Zn, and Sn, and more preferably contains In, Zn, and Sn.
When the oxide semiconductor film contains one or more elements selected from In, Zn, and Sn, the mobility of the semiconductor device can be increased.

酸化物半導体膜は、窒素を含んでもよい。酸化物半導体膜中の窒素が、アクセプター不純物として機能することができ、窒素の含有量を制御することで、半導体特性を良好にすることが可能である。 The oxide semiconductor film may contain nitrogen. Nitrogen in the oxide semiconductor film can function as an acceptor impurity. By controlling the nitrogen content, semiconductor characteristics can be improved.

酸化物半導体膜は、アモルファスでもよく、結晶を含んでいてもよく、さらに結晶とアモルファスが混在していてもよく、その結晶の形態を問わない。さらに、酸化物半導体膜は、アモルファス薄膜と結晶薄膜等の、異なる結晶形態を有する薄膜の積層体でもよい。
酸化物半導体膜の結晶化した領域は、例えば、透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）の電子線回折像から確認することができる。 The oxide semiconductor film may be amorphous, may include crystals, may further include crystals and amorphous, and the form of the crystals is not limited. Further, the oxide semiconductor film may be a stack of thin films having different crystal forms, such as an amorphous thin film and a crystalline thin film.
The crystallized region of the oxide semiconductor film can be confirmed from, for example, an electron beam diffraction image of a transmission electron microscope (TEM).

酸化物半導体膜であるチャネル層の膜厚は、通常１０〜３００ｎｍ、好ましくは２０〜２５０ｎｍ、より好ましくは３０〜２００ｎｍ、さらに好ましくは３５〜１２０ｎｍ、特に好ましくは４０〜８０ｎｍである。チャネル層の膜厚が１０ｎｍ以上であると、大面積に成膜した際の膜厚の不均一性を低減でき、作製したＴＦＴの特性が面内で不均一になることを防ぐことができる。一方、膜厚が３００ｎｍ以下であれば、成膜時間が長くなりすぎずに工業的に有利となる。 The thickness of the channel layer which is an oxide semiconductor film is usually 10 to 300 nm, preferably 20 to 250 nm, more preferably 30 to 200 nm, still more preferably 35 to 120 nm, and particularly preferably 40 to 80 nm. When the thickness of the channel layer is 10 nm or more, the non-uniformity of the film thickness when the film is formed in a large area can be reduced, and the characteristics of the manufactured TFT can be prevented from becoming non-uniform in the plane. On the other hand, if the film thickness is 300 nm or less, the film formation time does not become too long, which is industrially advantageous.

酸化物半導体膜のキャリア濃度は、通常１０^１９ｃｍ^−３以下であり、好ましくは１０^１３〜１０^１８ｃｍ^−３であり、さらに好ましくは１０^１４〜１０^１８ｃｍ^−３であり、特に好ましくは１０^１５〜１０^１８ｃｍ^−３である。
酸化物半導体膜のキャリア濃度が１０^１９ｃｍ^−３以下であれば、酸化物薄膜が導電化しにくくなり、半導体特性が得られる。キャリア濃度が１０^１３ｃｍ^−３以上であればキャリア数が十分であり、絶縁膜となりにくく、良好な半導体特性が得られる。
半導体装置の酸化物半導体膜と導電膜が式（２）を満たすことにより、酸化物半導体膜中のキャリア濃度が１０^１５〜１０^１８ｃｍ^−３の範囲内に収まりやすく、１０^１９ｃｍ^−３超になることを防ぐことができる。 The carrier concentration of the oxide semiconductor film is usually 10 ¹⁹ cm ⁻³ or less, preferably 10 ¹³ to 10 ¹⁸ cm ⁻³ , more preferably 10 ¹⁴ to 10 ¹⁸ cm ⁻³ , and particularly preferably 10 ¹⁵ to 10 ¹⁸ cm ⁻³ .
When the carrier concentration of the oxide semiconductor film is 10 ¹⁹ cm ⁻³ or less, the oxide thin film is difficult to become conductive, and semiconductor characteristics can be obtained. When the carrier concentration is 10 ¹³ cm ⁻³ or more, the number of carriers is sufficient, it is difficult to form an insulating film, and good semiconductor characteristics can be obtained.
When the oxide semiconductor film and the conductive film of the semiconductor device satisfy Formula (2), the carrier concentration in the oxide semiconductor film easily falls within the range of 10 ¹⁵ to 10 ¹⁸ cm ^{−3 and} exceeds 10 ¹⁹ cm ^−3. Can be prevented.

酸化物半導体膜は、このましくはスパッタリング法によって成膜された膜である。
酸化物半導体膜の成膜は、成膜速度の速いＤＣスパッタリング法を適用することができる。酸化物半導体膜の成膜は、上記ＤＣスパッタリング法に加えて、ＲＦスパッタリング法、ＡＣスパッタリング法、パルスＤＣスパッタリング法にも適用することができる。さらに、蒸着法、イオンプレーティング法、パルスレーザー蒸着法等により作製することもできる。 The oxide semiconductor film is preferably a film formed by a sputtering method.
The oxide semiconductor film can be formed by a DC sputtering method with a high deposition rate. The oxide semiconductor film can be applied to an RF sputtering method, an AC sputtering method, and a pulsed DC sputtering method in addition to the DC sputtering method. Further, it can be produced by vapor deposition, ion plating, pulse laser vapor deposition, or the like.

酸化物半導体膜の成膜に使用するスパッタリングガス（雰囲気）としては、アルゴン等の希ガスと酸化性ガスとの混合ガスを用いることができる。酸化性ガスとはＯ_２、ＣＯ_２、Ｏ_３、水蒸気（Ｈ_２Ｏ）、Ｎ_２Ｏ等が挙げられる。スパッタリングガスは、希ガスと、水蒸気、酸素ガス及び亜酸化窒素ガスから選ばれる一種以上を含有する混合気体が好ましく、少なくとも希ガスと水蒸気とを含有する混合気体であってもよい。
酸化物半導体膜は、上述の元素を含むスパッタリングターゲットを用いて、蒸着法、イオンプレーティング法、パルスレーザー蒸着法等により作製することもできる。 As a sputtering gas (atmosphere) used for forming the oxide semiconductor film, a mixed gas of a rare gas such as argon and an oxidizing gas can be used. Examples of the oxidizing gas include O ₂ , CO ₂ , O ₃ , water vapor (H ₂ O), and N ₂ O. The sputtering gas is preferably a mixed gas containing a rare gas and one or more selected from water vapor, oxygen gas, and nitrous oxide gas, and may be a mixed gas containing at least a rare gas and water vapor.
The oxide semiconductor film can also be manufactured by a vapor deposition method, an ion plating method, a pulse laser vapor deposition method, or the like using a sputtering target containing the above element.

気体雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１〜３．０Ｐａであり、さらに好ましくは０．１〜１．５Ｐａであり、特に好ましくは０．１〜１．０Ｐａである。スパッタ圧力が３．０Ｐａ以下であれば、スパッタ粒子の平均自由工程を長くすることができ、薄膜の密度を向上させやすくなる。また、スパッタ圧力が０．１Ｐａ以上であると、成膜時に膜中に微結晶が生成するのを防ぎやすくなる。
尚、スパッタ圧力とは、アルゴン等の希ガス原子、水蒸気、酸素ガス等を導入した後のスパッタ開始時の系内の全圧をいう。 The pressure of the gas atmosphere (sputtering pressure) is not particularly limited as long as the plasma can be stably discharged, but is preferably 0.1 to 3.0 Pa, more preferably 0.1 to 1.5 Pa. Particularly preferred is 0.1 to 1.0 Pa. If the sputtering pressure is 3.0 Pa or less, the mean free path of sputtered particles can be lengthened and the density of the thin film can be easily improved. Moreover, when the sputtering pressure is 0.1 Pa or more, it becomes easy to prevent the formation of microcrystals in the film during film formation.
The sputtering pressure refers to the total pressure in the system at the start of sputtering after introducing a rare gas atom such as argon, water vapor, oxygen gas or the like.

スパッタリング時におけるターゲットと基板との間の距離は、基板の成膜面に対して垂直方向に好ましくは１〜１５ｃｍであり、さらに好ましくは２〜１０ｃｍである。この距離が１ｃｍ以上であれば、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなりすぎず、良好な膜特性を得ることができ、膜厚及び電気特性の面内分布を均一にしやすくなる。一方、ターゲットと基板との間隔が１５ｃｍ以下であれば、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎず緻密な膜を得ることができ、良好な半導体特性を得ることができる。 The distance between the target and the substrate at the time of sputtering is preferably 1 to 15 cm in the direction perpendicular to the film formation surface of the substrate, and more preferably 2 to 10 cm. If this distance is 1 cm or more, the kinetic energy of the target constituent element particles reaching the substrate does not become too large, and good film characteristics can be obtained, and the in-plane distribution of film thickness and electrical characteristics can be made uniform easily. Become. On the other hand, when the distance between the target and the substrate is 15 cm or less, the kinetic energy of the target constituent particles reaching the substrate is not too small, and a dense film can be obtained and good semiconductor characteristics can be obtained. .

酸化物半導体膜の成膜は、磁場強度が３００〜１５００ガウスの雰囲気下でスパッタリングすることが望ましい。磁場強度が３００ガウス以上であると、プラズマ密度を高くすることができるため、高抵抗のスパッタリングターゲットであっても、問題なくスパッタリングができる。一方、１５００ガウス以下であると、膜厚及び膜中の電気特性が制御しやすくなる。 The oxide semiconductor film is preferably formed by sputtering in an atmosphere with a magnetic field strength of 300 to 1500 gauss. When the magnetic field strength is 300 gauss or more, the plasma density can be increased, so that even a high resistance sputtering target can be sputtered without problems. On the other hand, when it is 1500 gauss or less, the film thickness and the electrical characteristics in the film can be easily controlled.

酸化物半導体膜の成膜を、次のような交流スパッタリングで行ってもよい。
真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、各ターゲットに対して交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
このとき、交流電源からの出力の少なくとも１つを、分岐して接続された２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う。即ち、上記交流電源からの出力の少なくとも１つを分岐して２枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。 The oxide semiconductor film may be formed by AC sputtering as follows.
The substrate is sequentially transported to a position facing three or more targets arranged in parallel at a predetermined interval in the vacuum chamber, and negative and positive potentials are alternately applied to each target from an AC power source. Then, plasma is generated on the target to form a film on the substrate surface.
At this time, at least one of the outputs from the AC power supply is performed while switching a target to which a potential is applied between two or more targets that are branched and connected. That is, at least one of the outputs from the AC power supply is branched and connected to two or more targets, and film formation is performed while applying different potentials to adjacent targets.

尚、交流スパッタリングによって酸化物薄膜を成膜する場合も、例えば、希ガス原子と、水蒸気、酸素ガス及び亜酸化窒素ガスから選ばれる一以上とを含有する混合気体の雰囲気下においてスパッタリングを行うことが好ましく、少なくとも希ガスと水蒸気とを含有する混合気体の雰囲気下においてスパッタリングを行うこともできる。
ＡＣスパッタリングで成膜した場合、工業的に大面積均一性に優れた酸化物層が得られると共に、ターゲットの利用効率の向上が期待できる。
また、１辺が１ｍを超える大面積基板にスパッタ成膜する場合には、たとえば特開２００５−２９０５５０号公報記載のような大面積生産用のＡＣスパッタ装置を使用することが好ましい。 Note that when an oxide thin film is formed by AC sputtering, for example, sputtering is performed in an atmosphere of a mixed gas containing a rare gas atom and one or more selected from water vapor, oxygen gas, and nitrous oxide gas. Preferably, sputtering can be performed in an atmosphere of a mixed gas containing at least a rare gas and water vapor.
When the film is formed by AC sputtering, an oxide layer having industrially excellent large area uniformity can be obtained, and improvement in the utilization efficiency of the target can be expected.
Further, when sputtering film formation is performed on a large-area substrate having a side exceeding 1 m, it is preferable to use an AC sputtering apparatus for large-area production as described in JP-A-2005-290550, for example.

特開２００５−２９０５５０号公報記載のＡＣスパッタ装置は、具体的には、真空槽と、真空槽内部に配置された基板ホルダと、この基板ホルダと対向する位置に配置されたスパッタ源とを有する。図４にＡＣスパッタ装置のスパッタ源の要部を示す。スパッタ源は、複数のスパッタ部を有し、板状のターゲット３１ａ〜３１ｆをそれぞれ有し、各ターゲット３１ａ〜３１ｆのスパッタされる面をスパッタ面とすると、各スパッタ部はスパッタ面が同じ平面上に位置するように配置される。各ターゲット３１ａ〜３１ｆは長手方向を有する細長に形成され、各ターゲットは同一形状であり、スパッタ面の長手方向の縁部分（側面）が互いに所定間隔を空けて平行に配置される。従って、隣接するターゲット３１ａ〜３１ｆの側面は平行になる。 Specifically, the AC sputtering apparatus described in JP-A-2005-290550 includes a vacuum chamber, a substrate holder disposed inside the vacuum chamber, and a sputtering source disposed at a position facing the substrate holder. . FIG. 4 shows a main part of the sputtering source of the AC sputtering apparatus. The sputter source has a plurality of sputter units, each of which has plate-like targets 31a to 31f, and the surfaces to be sputtered of the targets 31a to 31f are sputter surfaces. It arrange | positions so that it may be located in. Each target 31a to 31f is formed in an elongated shape having a longitudinal direction, each target has the same shape, and the edge portions (side surfaces) in the longitudinal direction of the sputtering surface are arranged in parallel at a predetermined interval. Therefore, the side surfaces of the adjacent targets 31a to 31f are parallel.

真空槽の外部には、交流電源１７ａ〜１７ｃが配置されており、各交流電源１７ａ〜１７ｃの二つの端子のうち、一方の端子は隣接する二つの電極のうちの一方の電極に接続され、他方の端子は他方の電極に接続されている。各交流電源１７ａ〜１７ｃの２つの端子は正負の異なる極性の電圧を出力するようになっており、ターゲット３１ａ〜３１ｆは電極に密着して取り付けられているので、隣接する２つのターゲット３１ａ〜３１ｆには互いに異なる極性の交流電圧が交流電源１７ａ〜１７ｃから印加される。従って、互いに隣接するターゲット３１ａ〜３１ｆのうち、一方が正電位に置かれる時には他方が負電位に置かれた状態になる。 AC power supplies 17a to 17c are arranged outside the vacuum chamber, and one of the two terminals of each AC power supply 17a to 17c is connected to one of the two adjacent electrodes, The other terminal is connected to the other electrode. Two terminals of each of the AC power supplies 17a to 17c output voltages having different polarities, and the targets 31a to 31f are attached in close contact with the electrodes, so that the two adjacent targets 31a to 31f are adjacent to each other. AC voltages having different polarities are applied from the AC power sources 17a to 17c. Accordingly, when one of the targets 31a to 31f adjacent to each other is placed at a positive potential, the other is placed at a negative potential.

電極のターゲット３１ａ〜３１ｆとは反対側の面には磁界形成手段４０ａ〜４０ｆが配置されている。各磁界形成手段４０ａ〜４０ｆは、外周がターゲット３１ａ〜３１ｆの外周と略等しい大きさの細長のリング状磁石と、リング状磁石の長さよりも短い棒状磁石とをそれぞれ有している。
各リング状磁石は、対応する１個のターゲット３１ａ〜３１ｆの真裏位置で、ターゲット３１ａ〜３１ｆの長手方向に対して平行に配置されている。上述したように、ターゲット３１ａ〜３１ｆは所定間隔を空けて平行配置されているので、リング状磁石もターゲット３１ａ〜３１ｆと同じ間隔を空けて配置されている。 Magnetic field forming means 40a to 40f are arranged on the surface of the electrode opposite to the targets 31a to 31f. Each of the magnetic field forming means 40a to 40f includes an elongated ring-shaped magnet whose outer periphery is substantially equal to the outer periphery of the targets 31a to 31f, and a bar-shaped magnet shorter than the length of the ring-shaped magnet.
Each ring-shaped magnet is arranged in parallel with the longitudinal direction of the targets 31a to 31f at a position directly behind the corresponding one of the targets 31a to 31f. As described above, since the targets 31a to 31f are arranged in parallel at a predetermined interval, the ring-shaped magnets are also arranged at the same interval as the targets 31a to 31f.

ＡＣスパッタで、酸化物ターゲットを用いる場合の交流パワー密度は、３Ｗ／ｃｍ^２以上、２０Ｗ／ｃｍ^２以下が好ましい。パワー密度が３Ｗ／ｃｍ^２以上であると、成膜速度を速くすることができ、生産上経済的である。２０Ｗ／ｃｍ^２以下であると、ターゲットが破損するのを防ぐことができる。より好ましいパワー密度は３Ｗ／ｃｍ^２〜１５Ｗ／ｃｍ^２である。
ＡＣスパッタの周波数は１０ｋＨｚ〜１ＭＨｚの範囲が好ましい。１０ｋＨｚを上回ることで、騒音の問題が発生しにくくなる。１ＭＨｚを超えないと、プラズマが広がりすぎるのを防止し、所望のターゲット位置以外でスパッタが行われ、均一性が損なわれることを防ぐことができる。より好ましいＡＣスパッタの周波数は２０ｋＨｚ〜５００ｋＨｚである。
上記以外のスパッタリング時の条件等は、上述したものから適宜選択すればよい。 The AC power density when an oxide target is used in AC sputtering is preferably 3 W / cm ² or more and 20 W / cm ² or less. When the power density is 3 W / cm ² or more, the deposition rate can be increased, which is economical in production. It can prevent that a target breaks that it is 20 W / cm < ² > or less. More preferred power density is ^{^{3W / cm 2 ~15W / cm 2}} .
The frequency of AC sputtering is preferably in the range of 10 kHz to 1 MHz. By exceeding 10 kHz, the problem of noise hardly occurs. If it does not exceed 1 MHz, it is possible to prevent the plasma from spreading too much, and it is possible to prevent the sputtering from being performed at a position other than the desired target position and the uniformity to be lost. A more preferable frequency of AC sputtering is 20 kHz to 500 kHz.
What is necessary is just to select suitably the conditions at the time of sputtering other than the above from what was mentioned above.

尚、スパッタリングにより成膜する際の基板温度は、２５〜４００℃であることが好ましく、さらに好ましくは２５〜２００℃、特に好ましくは２５〜１２０℃である。
成膜時の基板温度が１２０℃以下であれば成膜時に導入する酸素等の取り込みが減少することを防ぐことができ、加熱後の酸化物半導体膜のキャリア濃度を１０^１９ｃｍ^−３以下にしやすくなる。また、成膜時の基板温度が２５℃以上であれば薄膜の膜密度が低下しにくくなり、良好な半導体特性が得られやすくなる。 In addition, it is preferable that the substrate temperature at the time of forming into a film by sputtering is 25-400 degreeC, More preferably, it is 25-200 degreeC, Most preferably, it is 25-120 degreeC.
If the substrate temperature at the time of film formation is 120 ° C. or lower, it is possible to prevent a reduction in the incorporation of oxygen or the like introduced at the time of film formation, and the carrier concentration of the oxide semiconductor film after heating is set to 10 ¹⁹ cm ⁻³ or lower. It becomes easy. Further, if the substrate temperature during film formation is 25 ° C. or higher, the film density of the thin film is unlikely to decrease, and good semiconductor characteristics are easily obtained.

スパッタリングにより得られる酸化物薄膜は、成膜後に１５０〜５００℃に５分〜５時間保持してアニール処理を施すことが好ましい。成膜後のアニール処理温度は２００℃以上４５０℃以下であることがより好ましく、２５０℃以上３５０℃以下であることがさらに好ましい。上記アニールを施すことにより、半導体特性が得られる。
また、加熱時の雰囲気は、特に限定されるわけではないが、キャリア制御性の観点から、大気雰囲気、酸素流通雰囲気が好ましい。 It is preferable that the oxide thin film obtained by sputtering is annealed after being deposited at 150 to 500 ° C. for 5 minutes to 5 hours. The annealing temperature after film formation is more preferably 200 ° C. or higher and 450 ° C. or lower, and further preferably 250 ° C. or higher and 350 ° C. or lower. By performing the annealing, semiconductor characteristics can be obtained.
The atmosphere during heating is not particularly limited, but from the viewpoint of carrier controllability, an air atmosphere or an oxygen circulation atmosphere is preferable.

酸化物薄膜の後処理アニール工程においては、酸素の存在下又は不存在下でランプアニール装置、レーザーアニール装置、熱プラズマ装置、熱風加熱装置、接触加熱装置等を用いることができる。
また、上記アニールに代えて、若しくは上記アニールと合わせてＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）を行うことも可能である。例えば、５００℃以上の温度で、窒素や希ガス等の不活性雰囲気下で短時間の熱処理を行う。時間は１〜１０分程度が好適である。ＲＴＡを行うことにより、熱処理温度に上限が低い基板を用いても、高温で処理をすることが可能である。 In the post-treatment annealing step of the oxide thin film, a lamp annealing device, a laser annealing device, a thermal plasma device, a hot air heating device, a contact heating device, or the like can be used in the presence or absence of oxygen.
Further, RTA (Rapid Thermal Annealing) can be performed instead of the annealing or in combination with the annealing. For example, heat treatment is performed for a short time at a temperature of 500 ° C. or higher in an inert atmosphere such as nitrogen or a rare gas. The time is preferably about 1 to 10 minutes. By performing RTA, it is possible to perform processing at a high temperature even when a substrate having a low upper limit for the heat treatment temperature is used.

［導電膜（ソース電極及びドレイン電極）］
導電膜はソース・ドレイン電極として機能でき、導電膜の構成材料は、例えば、Ｍｏ，Ａｌ，Ｔｉ，Ｃｕ，Ｔａ，Ｗ，Ｎｉ等の金属；ＭｏＴｉ、ＭｏＡｌ等の合金；ＩＴＯ、ＩＺＯ、ＺｎＯ，ＳｎＯ_２等の金属酸化物等が挙げられる。構成材料はこれらに限定されず、他の材料系を用いてもよい。 [Conductive film (source electrode and drain electrode)]
The conductive film can function as a source / drain electrode, and the constituent materials of the conductive film are, for example, metals such as Mo, Al, Ti, Cu, Ta, W, and Ni; alloys such as MoTi and MoAl; ITO, IZO, ZnO, Examples thereof include metal oxides such as SnO ₂ . The constituent materials are not limited to these, and other material systems may be used.

導電膜の（１）で示す反応式の標準反応ギブスエネルギーが最も負である値ΔｒＧ^ｏ _２を示す元素が、アルミニウム又はチタンのいずれかであると好ましい。
式（２）を満たし、導電膜がアルミニウム、チタン等の式（１）における標準生成ギブス自由エネルギーの値が比較的小さい元素を含むことによって、酸化物半導体膜中から過剰に酸素が引抜かれてしまうことを抑制しつつ、半導体特性に悪影響を与える不安定な酸素のみを引き抜くことができる。これにより、酸化物半導体膜中のキャリア濃度が変化しにくくなり、半導体装置の信頼性を高めることができる。
また、不安定な酸素のみが引き抜かれやすくなるため、酸化物半導体が結晶化しやすくなり、背圧やアニール雰囲気・条件を調整したりしなくとも、結晶性の制御がしやすくなる。 The element showing the value ΔrG ^o ₂ having the most negative standard reaction Gibbs energy of the reaction formula (1) of the conductive film is preferably either aluminum or titanium.
Oxygen is extracted excessively from the oxide semiconductor film by satisfying the formula (2) and the conductive film containing an element having a relatively small value of the standard generation Gibbs free energy in the formula (1) such as aluminum or titanium. Therefore, only unstable oxygen that adversely affects the semiconductor characteristics can be extracted. Accordingly, the carrier concentration in the oxide semiconductor film is hardly changed, and the reliability of the semiconductor device can be improved.
Further, since only unstable oxygen is easily extracted, the oxide semiconductor is easily crystallized, and the crystallinity can be easily controlled without adjusting the back pressure, the annealing atmosphere, and the conditions.

ΔｒＧ^ｏ _１を示す元素がアルミニウム元素であり、ΔｒＧ^ｏ _２を示す元素が、アルミニウム元素又はチタン元素であると好ましい。
ΔｒＧ^ｏ _１を示す元素、ΔｒＧ^ｏ _２を示す元素が共にアルミニウム元素であると、酸化物半導体膜から導電膜へ酸素の拡散がしにくくなると同時に、酸化物半導体にアルミニウムが含まれていることで、アルミニウムの濃度勾配が緩やかとなり、アルミニウムが導電膜から酸化物半導体膜へ拡散しにくくなる。
また、ΔｒＧ^ｏ _１を示す元素がアルミニウム元素、ΔｒＧ^ｏ _２を示す元素がチタン元素であると、接触抵抗を下げやすくなる。チタン元素は密着性に優れている一方で、式（１）で示す標準反応ギブスエネルギーが比較的に小さい（より負である）値をとるため、抵抗の高い酸化物層を形成しやすい。ΔｒＧ^ｏ _１を示す元素がアルミニウム元素に選択することで、酸化物層が形成されにくく、密着性が高いために接触抵抗が高くなりにくい。 The element showing ΔrG ^o ₁ is preferably an aluminum element, and the element showing ΔrG ^o ₂ is preferably an aluminum element or a titanium element.
When both the element indicating ΔrG ^o ₁ and the element indicating ΔrG ^o ₂ are aluminum elements, oxygen is difficult to diffuse from the oxide semiconductor film to the conductive film, and at the same time, the oxide semiconductor contains aluminum. As a result, the concentration gradient of aluminum becomes gentle, and it becomes difficult for aluminum to diffuse from the conductive film to the oxide semiconductor film.
Further, when the element indicating ΔrG ^o ₁ is an aluminum element and the element indicating ΔrG ^o ₂ is a titanium element, the contact resistance is easily lowered. While the titanium element is excellent in adhesion, the standard reaction Gibbs energy expressed by the formula (1) takes a relatively small (more negative) value, so that it is easy to form a highly resistive oxide layer. When the element indicating ΔrG ^o ₁ is selected as an aluminum element, an oxide layer is hardly formed, and contact resistance is hardly increased due to high adhesion.

導電膜の膜厚は、１００〜３０００ｎｍ、好ましくは1００〜２０００ｎｍ，より好ましくは１００〜１０００ｎｍである。 The film thickness of the conductive film is 100 to 3000 nm, preferably 10 to 2000 nm, more preferably 100 to 1000 nm.

導電膜は、酸化物半導体膜から酸素を引き抜いて導電膜中に拡散しやすいため、複数の薄膜の積層構造にする構造が多用されている。例えば、酸化物半導体膜の上に導電膜を形成する場合、酸化物半導体膜の直上の第１層（第１導電膜）にバリア性の高い導電膜を形成し、さらにその上に第２層（第２導電膜）として電気抵抗の低い導電膜を形成した構造がある。 Since the conductive film easily extracts oxygen from the oxide semiconductor film and diffuses into the conductive film, a structure in which a plurality of thin films are stacked is often used. For example, in the case of forming a conductive film over an oxide semiconductor film, a conductive film having a high barrier property is formed over the first layer (first conductive film) immediately above the oxide semiconductor film, and the second layer is further formed thereover. There is a structure in which a conductive film having a low electrical resistance is formed as the (second conductive film).

第１層としては、例えばモリブデンを用いることができる。モリブデンを第１層に用いた時、モリブデンは酸化物半導体膜から酸素を引抜き、界面付近に酸化物を形成する。しかし、モリブデンは式（１）で示す反応式の標準反応ギブスエネルギーの値が比較的大きい金属であり、酸化物半導体から酸素引き抜く力が比較的弱いために、酸化物半導体膜中の酸素欠損量変化に与える影響が小さく、ＴＦＴ特性の変化が起こりにくい。
さらに、界面付近に形成されたモリブデン酸化物がバリアの役目を果たすことで、モリブデンによる過剰な酸素の引抜きが起こりにくくなり、更に、高温加熱にした時でも導電膜から酸化物半導体膜中に元素やイオンが拡散しにくくなるために、ＴＦＴ特性の変化が起こりにくくなる。 As the first layer, for example, molybdenum can be used. When molybdenum is used for the first layer, molybdenum extracts oxygen from the oxide semiconductor film and forms an oxide near the interface. However, molybdenum is a metal having a relatively large standard reaction Gibbs energy value in the reaction formula represented by the formula (1), and has a relatively weak force for extracting oxygen from the oxide semiconductor. Therefore, the amount of oxygen vacancies in the oxide semiconductor film The influence on the change is small, and the change in the TFT characteristics hardly occurs.
Furthermore, molybdenum oxide formed in the vicinity of the interface serves as a barrier, so that excess oxygen is not easily extracted by molybdenum. Further, even when heated at a high temperature, an element from the conductive film into the oxide semiconductor film can be obtained. Since ions and ions are less likely to diffuse, changes in TFT characteristics are less likely to occur.

第１層としては、モリブデンの他に、金、銀、ＩＺＯ、ＩＴＯ等の導電膜が好適である。膜厚としては１０〜２００ｎｍ、好ましくは２０〜１００ｎｍ，より好ましくは３０〜５０ｎｍである。
第２層としては、例えばアルミニウムを用いることができる。電気抵抗が小さく導電性が優れた材料を用いることで、ＴＦＴ動作時の消費電力を下げることができ、応答速度も速くすることができる。第２層としては、アルミニウムの他に、銅、銀等の導電膜が好適である。膜厚としては１００〜３０００ｎｍ、好ましくは1００〜２０００ｎｍ，より好ましくは１００〜１０００ｎｍである。
さらに、第２層の上に保護膜として機能する第３層を形成させることもできる。第３層としては、例えばモリブデン及び／又はチタンを用いることができる。 As the first layer, in addition to molybdenum, a conductive film such as gold, silver, IZO, or ITO is suitable. The film thickness is 10 to 200 nm, preferably 20 to 100 nm, more preferably 30 to 50 nm.
As the second layer, for example, aluminum can be used. By using a material with low electrical resistance and excellent electrical conductivity, power consumption during TFT operation can be reduced and response speed can be increased. As the second layer, in addition to aluminum, a conductive film such as copper or silver is suitable. The film thickness is 100 to 3000 nm, preferably 10 to 2000 nm, and more preferably 100 to 1000 nm.
Furthermore, a third layer functioning as a protective film can be formed on the second layer. As the third layer, for example, molybdenum and / or titanium can be used.

導電膜が上記のような積層体である場合、酸化物半導体膜も積層体であると好ましく、酸化物半導体膜及び導電膜が、第１の酸化物半導体層、第２の酸化物半導体層、第１の導電層及び第２の導電層がこの順に積層した積層体であるとより好ましい。 In the case where the conductive film is a stacked body as described above, the oxide semiconductor film is also preferably a stacked body, and the oxide semiconductor film and the conductive film include a first oxide semiconductor layer, a second oxide semiconductor layer, It is more preferable that the first conductive layer and the second conductive layer be a stacked body in which the first conductive layer and the second conductive layer are stacked in this order.

［保護膜］
酸化物半導体膜上に保護膜が形成されていると好ましい。
保護膜は、ＳｉＮ_ｘ、ＳｉＯ_２、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＭｇＯ、ＺｒＯ_２、ＣｅＯ_２、Ｋ_２Ｏ、Ｌｉ_２Ｏ、Ｎａ_２Ｏ、Ｒｂ_２Ｏ、Ｓｃ_２Ｏ_３、Ｙ_２Ｏ_３、ＨｆＯ_２、ＣａＨｆＯ_３、ＰｂＴｉＯ_３、ＢａＴａ_２Ｏ_６、Ｓｍ_２Ｏ_３、ＳｒＴｉＯ_３、ＡｌＮからなる群から選択される１以上の酸化物等を含むことができる。
保護膜は、これら酸化物のうちＳｉＮｘを含有することが好ましい。ＳｉＮｘは、ＳｉＯ_２と比較して緻密な膜を形成できるため、保護膜形成後の劣化抑制効果が高いという利点を有する。 [Protective film]
A protective film is preferably formed over the oxide semiconductor film.
The protective film is made of SiN _x , SiO ₂ , Al ₂ O ₃ , Ta ₂ O ₅ , TiO ₂ , MgO, ZrO ₂ , CeO ₂ , K ₂ O, Li ₂ O, Na ₂ O, Rb ₂ O, Sc ₂ O. ₃ , one or more oxides selected from the group consisting of Y ₂ O ₃ , HfO ₂ , CaHfO ₃ , PbTiO ₃ , BaTa ₂ O ₆ , Sm ₂ O ₃ , SrTiO ₃ , and AlN.
The protective film preferably contains SiNx among these oxides. Since SiNx can form a dense film as compared with SiO ₂ , SiNx has an advantage that the effect of suppressing deterioration after formation of the protective film is high.

保護膜を形成する前に、酸化物半導体膜に対し、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理及び亜酸化窒素プラズマ処理から選択される１以上の処理を施すことができる。このような処理は、酸化物半導体膜を形成した後、保護膜を形成する前であれば、どのタイミングで行ってもよいが、保護膜を形成する直前に行うことが望ましい。
上記の前処理を行うことによって、酸化物半導体膜における酸素欠陥の発生を抑制することができる。 Before forming the protective film, the oxide semiconductor film can be subjected to one or more treatments selected from ozone treatment, oxygen plasma treatment, nitrogen dioxide plasma treatment, and nitrous oxide plasma treatment. Such treatment may be performed at any timing after the oxide semiconductor film is formed and before the protective film is formed, but is preferably performed immediately before the protective film is formed.
By performing the above pretreatment, generation of oxygen defects in the oxide semiconductor film can be suppressed.

酸化物半導体膜のΔｒＧ^ｏ _１を示す元素がリウム、アルミニウム、マグネシウム、ケイ素、カルシウム、チタン、スカンジウム、ストロンチウム、銅、イットリウム、ジルコニウム、ハフニウム、クロム、セリウム、タンタル、タングステンのいずれかである場合、保護膜を形成する場合であっても酸素の脱離が抑制され、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理等を行わない、若しくは処理時間を短くしたりしても半導体特性が得られやすい。 When the element showing ΔrG ^o ₁ of the oxide semiconductor film is any of lithium, aluminum, magnesium, silicon, calcium, titanium, scandium, strontium, copper, yttrium, zirconium, hafnium, chromium, cerium, tantalum, and tungsten, Even when a protective film is formed, desorption of oxygen is suppressed, and ozone treatment, oxygen plasma treatment, nitrogen dioxide plasma treatment, nitrous oxide plasma treatment, etc. are not performed, or the treatment time is shortened. It is easy to obtain semiconductor characteristics.

［ゲート絶縁層］
ゲート絶縁層を形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。具体的には、例えば、ＳｉＯ_２、ＳｉＮ_ｘ、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＭｇＯ、ＺｒＯ_２、ＣｅＯ_２、Ｋ_２Ｏ、Ｌｉ_２Ｏ、Ｎａ_２Ｏ、Ｒｂ_２Ｏ、Ｓｃ_２Ｏ_３、Ｙ_２Ｏ_３、ＨｆＯ_２、ＣａＨｆＯ_３、ＰｂＴｉＯ_３、ＢａＴａ_２Ｏ_６、ＳｒＴｉＯ_３、Ｓｍ_２Ｏ_３、ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ_２、ＳｉＮ_ｘ、Ａｌ_２Ｏ_３、Ｙ_２Ｏ_３、ＨｆＯ_２、ＣａＨｆＯ_３であり、より好ましくはＳｉＯ_２、ＳｉＮ_ｘ、ＨｆＯ_２、Ａｌ_２Ｏ_３である。 [Gate insulation layer]
There is no particular limitation on the material for forming the gate insulating layer, and a commonly used material can be arbitrarily selected. Specifically, for _{_{_{_{example, SiO 2, SiN x, Al}}}} 2 O 3, Ta 2 O 5, TiO 2, MgO, ZrO 2, CeO 2, K 2 O, Li 2 O, Na 2 O, Rb 2 O, Compounds such as Sc ₂ O ₃ , Y ₂ O ₃ , HfO ₂ , CaHfO ₃ , PbTiO ₃ , BaTa ₂ O ₆ , SrTiO ₃ , Sm ₂ O ₃ , and AlN can be used. Among these, SiO ₂ , SiN _x , Al ₂ O ₃ , Y ₂ O ₃ , HfO ₂ and CaHfO ₃ are preferable, and SiO ₂ , SiN _x , HfO ₂ and Al ₂ O ₃ are more preferable.

ゲート絶縁膜は、例えばプラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ；化学気相成長）法により形成することができる。
プラズマＣＶＤ法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やＴＦＴの信頼性低下を招くおそれがある。チャネル層の膜質低下やＴＦＴの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やＴＦＴの信頼性低下を防ぐことができる。
尚、上記の酸化物の酸素数、窒素数は、必ずしも化学量論比と一致していなくともよく、例えば、ＳｉＯ_２でもＳｉＯ_ｘでもよいし、ＳｉＮ_ｘでもよい。 The gate insulating film can be formed by, for example, a plasma CVD (Chemical Vapor Deposition) method.
When a gate insulating film is formed by plasma CVD and a channel layer is formed on the gate insulating film, hydrogen in the gate insulating film may diffuse into the channel layer, leading to deterioration in channel layer quality and TFT reliability. is there. In order to prevent deterioration in channel layer quality and TFT reliability, the gate insulating film may be subjected to ozone treatment, oxygen plasma treatment, nitrogen dioxide plasma treatment or nitrous oxide plasma treatment before forming the channel layer. preferable. By performing such pretreatment, it is possible to prevent deterioration of the channel layer film quality and TFT reliability.
Note that the oxygen number and nitrogen number of the above oxide do not necessarily match the stoichiometric ratio, and may be, for example, SiO ₂ , SiO _x , or SiN _x .

ゲート絶縁膜は、異なる材料からなる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。 The gate insulating film may have a structure in which two or more insulating films made of different materials are stacked. The gate insulating film may be crystalline, polycrystalline, or amorphous, but is preferably polycrystalline or amorphous that can be easily manufactured industrially.

［ゲート電極］
ゲート電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ_２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
ゲート電極は、異なる２層以上の導電層を積層した多層構造とすることもできる。 [Gate electrode]
The material for forming the gate electrode is not particularly limited, and a commonly used material can be arbitrarily selected. For example, a transparent electrode such as ITO, IZO, ZnO, or SnO ₂ , a metal electrode such as Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, or Ta, or a metal electrode made of an alloy containing these may be used. it can.
The gate electrode may have a multilayer structure in which two or more different conductive layers are stacked.

本発明の一実施形態に係る半導体装置は、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。 The semiconductor device according to an embodiment of the present invention can be applied to various integrated circuits such as a field effect transistor, a logic circuit, a memory circuit, and a differential amplifier circuit. Further, in addition to the field effect transistor, it can be applied to an electrostatic induction transistor, a Schottky barrier transistor, a Schottky diode, and a resistance element.

半導体装置の構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。
特にボトムゲート構成が、アモルファスシリコンやＺｎＯの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。 As the configuration of the semiconductor device, a known configuration such as a bottom gate, a bottom contact, and a top contact can be adopted without limitation.
In particular, the bottom gate structure is advantageous because high performance can be obtained as compared with thin film transistors of amorphous silicon or ZnO. The bottom gate configuration is preferable because it is easy to reduce the number of masks at the time of manufacturing, and it is easy to reduce the manufacturing cost for uses such as a large display.

本発明の一実施形態に係る半導体装置は、表示装置に好適に用いることができる。大面積のディスプレイ用としては、チャネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャネルエッチ型のボトムゲート構成及びトップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。 The semiconductor device according to one embodiment of the present invention can be suitably used for a display device. For large-area displays, a channel-etched bottom-gate thin film transistor is particularly preferable. A channel-etched bottom-gate thin film transistor has a small number of photomasks in the photolithography process, and can be manufactured at a low cost. Among these, channel-etched bottom gate and top contact thin film transistors are particularly preferable because they have favorable characteristics such as mobility and are easily industrialized.

半導体装置のＳ値は、トランスファ特性の結果から、Ｌｏｇ（Ｉｄ）―Ｖｇのグラフを作製し、この傾きの逆数から導出することができる。Ｓ値の単位は、Ｖ／ｄｅｃａｄｅであり、小さな値であることが好ましい。
Ｓ値（ＳｗｉｎｇＦａｃｔｏｒ）とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が１桁（１０倍）上昇するときのゲート電圧の増分をＳ値とする。
Ｓ値＝ｄＶｇ／ｄｌｏｇ（Ｉｄｓ）
Ｓ値が小さいほど急峻な立ち上がりとなる（「薄膜トランジスタ技術のすべて」、鵜飼育弘著、２００７年刊、工業調査会）。Ｓ値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。 The S value of the semiconductor device can be derived from the reciprocal of this slope by creating a graph of Log (Id) -Vg from the result of the transfer characteristics. The unit of the S value is V / decade and is preferably a small value.
The S value (Swing Factor) is a value indicating the steepness of the drain current that rises steeply from the off state to the on state when the gate voltage is increased from the off state. As defined by the following equation, an increment of the gate voltage when the drain current increases by one digit (10 times) is defined as an S value.
S value = dVg / dlog (Ids)
The smaller the S value, the sharper the rise ("All about Thin Film Transistor Technology", Ikuhiro Ukai, 2007, Industrial Research Committee). When the S value is large, it is necessary to apply a high gate voltage when switching from on to off, and power consumption may increase.

半導体装置のＳ値は０．８Ｖ／ｄｅｃ以下が好ましく、０．５Ｖ／ｄｅｃ以下がより好ましく、０．３Ｖ／ｄｅｃ以下がさらに好ましく、０．２Ｖ／ｄｅｃ以下が特に好ましい。０．８Ｖ／ｄｅｃ以下だと駆動電圧が小さくなり消費電力を低減できる可能性がある。特に、有機ＥＬディスプレイで用いる場合は、直流駆動のためＳ値を０．３Ｖ／ｄｅｃ以下にすると消費電力を大幅に低減できるため好ましい。 The S value of the semiconductor device is preferably 0.8 V / dec or less, more preferably 0.5 V / dec or less, further preferably 0.3 V / dec or less, and particularly preferably 0.2 V / dec or less. If it is 0.8 V / dec or less, the driving voltage becomes small and the power consumption may be reduced. In particular, when used in an organic EL display, it is preferable to set the S value to 0.3 V / dec or less because of direct current drive because power consumption can be greatly reduced.

実施例１−２６
［酸化物半導体膜の作製］
マグネトロンスパッタリング装置に、表１〜４の組成を有するターゲットを装着し、基板としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。ＤＣマグネトロンスパッタリング法又はＡＣマグネトロンスパッタリング法により、スライドガラス上に膜厚５０ｎｍの薄膜を成膜した。成膜時の雰囲気は、Ａｒガスに表１〜４に示す分圧比（％）でＯ_２ガス及び／又は水蒸気を導入した混合ガスを使用した。 Example 1-26
[Preparation of oxide semiconductor film]
A target having the composition shown in Tables 1 to 4 was mounted on a magnetron sputtering apparatus, and a slide glass (# 1737 manufactured by Corning) was mounted as a substrate. A thin film having a thickness of 50 nm was formed on a slide glass by a DC magnetron sputtering method or an AC magnetron sputtering method. As the atmosphere during film formation, a mixed gas in which O ₂ gas and / or water vapor was introduced into Ar gas at a partial pressure ratio (%) shown in Tables 1 to 4 was used.

ＤＣスパッタは４インチターゲットを用い、以下の条件で行った。
・基板温度：表１〜４に記載の温度
・到達圧力：８．５×１０^−５Ｐａ
・雰囲気ガス：表１〜４に示す組成のＡｒガス、Ｏ_２ガス及び水蒸気の混合ガス
・スパッタ圧力（全圧）：０．４Ｐａ
・投入電力：表１〜４に記載の出力 DC sputtering was performed under the following conditions using a 4-inch target.
-Substrate temperature: Temperature described in Tables 1 to 4-Ultimate pressure: 8.5 x ^10-5 Pa
Atmosphere gas: Ar gas having the composition shown in Table 1 to 4, _{O 2} gas and mixed gas sputtering pressure of water vapor (total pressure): 0.4 Pa
-Input power: Outputs listed in Tables 1 to 4

ＡＣスパッタリングは、具体的には、図４に示す装置を用いて行った。
幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲット３１ａ〜３１ｆを、図４に示すようにそれぞれの長さ方向が平行となるよう２ｍｍの間隔で配置した。磁界形成手段４０ａ〜４０ｆの幅はターゲット３１ａ〜３１ｆと同じ２００ｍｍであった。ガス供給系からスパッタガスであるＡｒ、水蒸気及び／又はＯ_２をそれぞれ系内に導入した。
尚、ＡＣスパッタの条件は以下のとおりである。
・基板温度：表１〜４に記載の温度
・到達圧力：８．５×１０^−５Ｐａ
・雰囲気ガス：表１〜４に記載の組成のＡｒガス、Ｏ_２ガス及び水蒸気の混合ガス
・スパッタ圧力（全圧）：０．５Ｐａ
・交流電源：表１〜４に記載のパワー密度
・交流周波数：表１〜４に記載の周波数 Specifically, AC sputtering was performed using the apparatus shown in FIG.
Six targets 31a to 31f having a width of 200 mm, a length of 1700 mm, and a thickness of 10 mm were arranged at intervals of 2 mm so that their length directions were parallel as shown in FIG. The widths of the magnetic field forming means 40a to 40f were 200 mm, which is the same as the targets 31a to 31f. Ar, water vapor and / or O ₂ as sputtering gases were introduced into the system from the gas supply system.
The conditions for AC sputtering are as follows.
-Substrate temperature: Temperature described in Tables 1 to 4-Ultimate pressure: 8.5 × 10 ^-5 Pa
Atmospheric gas: Ar gas, O ₂ gas and water vapor mixed gas having the composition described in Tables 1 to 4 Sputtering pressure (total pressure): 0.5 Pa
AC power supply: Power density described in Tables 1 to 4 AC frequency: Frequency described in Tables 1 to 4

次いで、非晶質膜を形成した基板を表１〜４に示す条件で加熱して酸化物半導体膜を形成した。このガラス基板上に成膜した酸化物半導体膜を、ホール効果測定用素子として用いてＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）にセットし、室温でホール効果（ホール移動度）を評価した。 Next, the substrate on which the amorphous film was formed was heated under the conditions shown in Tables 1 to 4 to form an oxide semiconductor film. The oxide semiconductor film formed on this glass substrate was set as a ResiTest 8300 type (manufactured by Toyo Technica Co., Ltd.) using the Hall effect measurement element, and the Hall effect (Hall mobility) was evaluated at room temperature.

［薄膜トランジスタの製造］
基板として、膜厚１００ｎｍの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。
ゲート絶縁膜上に表１〜４に示す条件でスパッタ成膜し、表１〜４の組成を有する膜厚５０ｎｍの非晶質薄膜を作製した。レジストとしてＯＦＰＲ♯８００（東京応化工業株式会社製）を使用し、塗布、プレベーク（８０℃、５分）、露光した。現像後、ポストベーク（１２０℃、５分）し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後、熱風加熱炉内にて３００℃で６０分加熱処理（アニール処理）を行い、酸化物半導体膜を形成した。 [Manufacture of thin film transistors]
As the substrate, a conductive silicon substrate with a thermal oxide film having a thickness of 100 nm was used. The thermal oxide film functions as a gate insulating film, and the conductive silicon portion functions as a gate electrode.
A sputter film was formed on the gate insulating film under the conditions shown in Tables 1 to 4 to prepare an amorphous thin film having a thickness of 50 nm having the composition shown in Tables 1 to 4. OFPR # 800 (manufactured by Tokyo Ohka Kogyo Co., Ltd.) was used as a resist, and coating, pre-baking (80 ° C., 5 minutes), and exposure were performed. After development, it was post-baked (120 ° C., 5 minutes), etched with oxalic acid, and patterned into a desired shape. After that, heat treatment (annealing treatment) was performed at 300 ° C. for 60 minutes in a hot air heating furnace to form an oxide semiconductor film.

その後、表１〜４に記載の導電膜をスパッタ成膜により成膜し、ソース／ドレイン電極を所望の形状にパターニングした。尚、実施例１０及び１４は、それぞれモリブデンとチタンの合金、モリブデンとタングステンを使用しており、実施例１２及び１３は導電膜を積層構造にしており、酸化物半導体膜と接する第一層をモリブデンとした。
パターニングは、表１〜４に示すリフトオフ、ドライエッチング、又はウェットエッチングにより行った。パターニングがウェットエッチングの場合、ＰＡＮ（リン酸９１．４ｗｔ％、硝酸３．３ｗｔ％、酢酸５．３ｗｔ％）エッチング液によるバックチャネルエッチングを用いて行い、その後、３００℃で６０分加熱処理を施した。さらに、必要に応じて、後述する保護膜を形成する前段階の処理として、表１〜４で示す酸化物半導体膜のうち、表示した膜に対しては亜酸化窒素プラズマ処理を施した。
その後、プラズマＣＶＤ法（ＰＥＣＶＤ）にて、ＳｉＯｘ、ＳｉＮｘ、又はこれらを組み合わせて成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、図１と同様の構造を有する薄膜トランジスタを作製した。 Thereafter, the conductive films listed in Tables 1 to 4 were formed by sputtering, and the source / drain electrodes were patterned into a desired shape. Examples 10 and 14 use molybdenum and titanium alloy, molybdenum and tungsten, respectively. Examples 12 and 13 have a conductive film laminated structure, and the first layer in contact with the oxide semiconductor film is formed. Molybdenum was used.
Patterning was performed by lift-off, dry etching, or wet etching shown in Tables 1 to 4. When patterning is wet etching, it is performed using back channel etching with PAN (phosphoric acid 91.4 wt%, nitric acid 3.3 wt%, acetic acid 5.3 wt%) etching solution, and then heat treatment is performed at 300 ° C. for 60 minutes. did. Furthermore, as necessary, a nitrous oxide plasma treatment was performed on the displayed film among the oxide semiconductor films shown in Tables 1 to 4 as a pre-treatment for forming a protective film to be described later.
Thereafter, a protective film was formed by plasma CVD (PECVD) to form SiOx, SiNx, or a combination thereof. A contact hole was opened using hydrofluoric acid, and a thin film transistor having a structure similar to that shown in FIG.

［薄膜トランジスタの評価］
作製した薄膜トランジスタについて、電界効果移動度（μ）及び閾値電圧（Ｖｔｈ）を評価した。これらの特性値は、半導体パラメーターアナライザー（ケースレーインスツルメンツ株式会社製４２００ＳＣＳ）を用い、室温、遮光環境下（シールドボックス内）で測定した。Ｖｔｈはドレイン電流（Ｉｄ）が１ｎＡの時のゲート電圧（Ｖｇ）とする。
また、盛装したトランジスタについて、ドレイン電圧（Ｖｄ）を５Ｖ及びゲート電圧（Ｖｇ）を−１５〜２５Ｖとして伝達特性を評価した。尚、電界効果移動度（μ）は、線形移動度から算出し、Ｖｇ−μの最大値で定義した。
上記得られた評価結果を表１〜４に示す。 [Evaluation of Thin Film Transistor]
The manufactured thin film transistor was evaluated for field effect mobility (μ) and threshold voltage (Vth). These characteristic values were measured using a semiconductor parameter analyzer (4200SCS manufactured by Keithley Instruments Co., Ltd.) at room temperature in a light-shielding environment (in a shield box). Vth is the gate voltage (Vg) when the drain current (Id) is 1 nA.
Further, the transfer characteristics of the mounted transistors were evaluated with a drain voltage (Vd) of 5 V and a gate voltage (Vg) of -15 to 25 V. The field effect mobility (μ) was calculated from the linear mobility and defined as the maximum value of Vg−μ.
The obtained evaluation results are shown in Tables 1-4.

作製した薄膜トランジスタについて、ＤＣバイアスストレス試験を行った。具体的には、Ｖｇ＝１５Ｖ、Ｖｄ＝１５ＶのＤＣストレス（ストレス温度８０℃下）を１００００秒印加した前後における、Ｖｔｈの変化量ΔＶｔｈを評価した。結果を表１〜４に示す。
本発明のＴＦＴでは閾値電圧の変動が非常に小さく、ＤＣストレスに対して影響を受けにくいことが分かる。 The fabricated thin film transistor was subjected to a DC bias stress test. Specifically, the amount of change ΔVth in Vth before and after applying DC stress (stress temperature 80 ° C.) of Vg = 15 V and Vd = 15 V for 10,000 seconds was evaluated. The results are shown in Tables 1-4.
It can be seen that the threshold voltage variation of the TFT of the present invention is very small and is hardly affected by DC stress.

作製した薄膜トランジスタのチャネル層に対して、断面ＴＥＭ（透過電子顕微鏡；ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）を用いて電子線回折パターンによる結晶性評価を行った。装置は、日立製電界放出型透過電子顕微鏡ＨＦ−２１００を利用した。
実施例１、２、４、８、１０、１３、１６、１９、２３、２５の素子のチャネル層について断面ＴＥＭ解析を行った結果、観察された回折パターンからフロントチャネル側は非晶質であったが、バックチャネル側は一部に回折パターンが観測され、結晶化している領域を有することが分かった。
実施例３、５、６、９、１１、１５、１８、２０〜２２、２６の素子については、フロントチャネル側、バックチャネル側ともに回折パターンは観測されず、非晶質であることを確認した。
実施例７、１２、１４、１７、２４、２６の素子については、フロントチャネル側、バックチャネル側ともに一部に回折パターンが観測され、結晶化している領域を有することが分かった。 The crystallinity of the channel layer of the manufactured thin film transistor was evaluated based on an electron diffraction pattern using a cross-sectional TEM (Transmission Electron Microscope). The apparatus utilized Hitachi field emission type transmission electron microscope HF-2100.
As a result of cross-sectional TEM analysis of the channel layers of the elements of Examples 1, 2, 4, 8, 10, 13, 16, 19, 23, and 25, the front channel side was amorphous from the observed diffraction pattern. However, a diffraction pattern was observed in part on the back channel side, and it was found that the back channel side had a crystallized region.
Regarding the elements of Examples 3, 5, 6, 9, 11, 15, 18, 20-22, and 26, diffraction patterns were not observed on the front channel side and the back channel side, and it was confirmed that the elements were amorphous. .
Regarding the elements of Examples 7, 12, 14, 17, 24, and 26, a diffraction pattern was observed in part on both the front channel side and the back channel side, and it was found that there was a crystallized region.

比較例１及び２
表４に記載の組成を有する４インチのスパッタリングターゲットを用い、表４に示すスパッタリング要件とした他は、実施例１〜２６と同様にして酸化物半導体膜及び薄膜トランジスタを作製し、評価した。結果を表４に示す。
表４に示すように、比較例１及び２で作製した薄膜トランジスタは、閾値電圧が−２０Ｖ以下であり、良好な特性でないことがわかる。また、断面ＴＥＭの画像から、比較例１及び２の薄膜トランジスタは、フロントチャネル側、バックチャネル側ともに回折パターンは観測されず、非晶質であることを確認した。 Comparative Examples 1 and 2
An oxide semiconductor film and a thin film transistor were prepared and evaluated in the same manner as in Examples 1 to 26 except that a 4-inch sputtering target having the composition shown in Table 4 was used and the sputtering requirements shown in Table 4 were used. The results are shown in Table 4.
As shown in Table 4, it can be seen that the thin film transistors manufactured in Comparative Examples 1 and 2 have a threshold voltage of −20 V or less and are not good characteristics. Further, from the cross-sectional TEM images, it was confirmed that the thin film transistors of Comparative Examples 1 and 2 were amorphous with no diffraction pattern observed on the front channel side and the back channel side.

１，２，３半導体装置
１０基板
１１ゲート電極
１２ゲート絶縁膜
１３チャネル層
１４エッチングストッパー
１５ソース・ドレイン電極
３１ａ〜３１ｆ：ターゲット
４０ａ〜４０ｆ：磁界形成手段
１７ａ〜１７ｃ：交流電源 1, 2, 3 Semiconductor device 10 Substrate 11 Gate electrode 12 Gate insulating film 13 Channel layer 14 Etching stopper 15 Source / drain electrodes 31a to 31f: Targets 40a to 40f: Magnetic field forming means 17a to 17c: AC power supply

Claims

基板上に、ゲート電極、ゲート絶縁層、酸化物半導体膜であるチャネル層、及び導電膜を少なくとも備える半導体装置であって、
前記導電膜が、前記酸化物半導体膜に接しており、
前記酸化物半導体膜中に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧ^ｏ _１とし、前記導電膜に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧ^ｏ _２としたとき、ΔｒＧ^ｏ _１及びΔｒＧ^ｏ _２が下記式（２）を満たす半導体装置。
ｘＭ＋Ｏ_２→ｙＭ_ｘ／ｙＯ_２／ｙ（１）
ΔｒＧ^ｏ _１≦ΔｒＧ^ｏ _２（２）
（Ｍは、前記酸化物半導体膜又は前記導電膜に含まれる各元素である。
ｘ及びｙは、それぞれ係数であり、Ｍ_ｘ／ｙＯ_２／ｙは元素Ｍのうち、最も負となる標準反応ギブスエネルギーを示す酸化物である。） A semiconductor device comprising at least a gate electrode, a gate insulating layer, a channel layer that is an oxide semiconductor film, and a conductive film over a substrate,
The conductive film is in contact with the oxide semiconductor film;
All the elements contained in the oxide semiconductor film are substituted into the reaction formula represented by the following formula (1), respectively, and the most negative value of the standard reaction Gibbs energy obtained is ΔrG ^o ₁ , Substituting all the elements contained in the film into the reaction equation represented by the following equation (1), and assuming that the most negative value of the standard reaction Gibbs energy obtained is ΔrG ^o ₂ , ΔrG ^o ₁ and ΔrG ^A semiconductor device in which ^o ₂ satisfies the following formula (2).
xM + O ₂ → yM _{x / y} O _{2 / y} (1)
ΔrG ^o ₁ ≦ ΔrG ^o ₂ (2)
(M is each element contained in the said oxide semiconductor film or the said electrically conductive film.
x and y are coefficients, respectively, and M _{x / y} O _{2 / y} is an oxide that shows the standard reaction Gibbs energy that is the most negative among the elements M. )

前記酸化物半導体膜が、Ｉｎ、Ｚｎ及びＳｎから選択される１以上の元素を含む請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the oxide semiconductor film includes one or more elements selected from In, Zn, and Sn.

前記酸化物半導体膜が、Ｉｎ、Ｚｎ及びＳｎを含む請求項１又は２に記載の半導体装置。 The semiconductor device according to claim 1, wherein the oxide semiconductor film contains In, Zn, and Sn.

前記ΔｒＧ^ｏ _１を示す元素が、リウム、アルミニウム、マグネシウム、ケイ素、カルシウム、チタン、スカンジウム、ストロンチウム、銅、イットリウム、ジルコニウム、ハフニウム、クロム、セリウム、タンタル、タングステンから選択される元素のいずれかである請求項１〜３のいずれかに記載の半導体装置。 The element showing ΔrG ^o ₁ is any element selected from the group consisting of lithium, aluminum, magnesium, silicon, calcium, titanium, scandium, strontium, copper, yttrium, zirconium, hafnium, chromium, cerium, tantalum, and tungsten. The semiconductor device according to claim 1.

ΔｒＧ^ｏ _２を示す元素が、アルミニウム元素又はチタン元素である請求項１〜４のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein the element indicating ΔrG ^o ₂ is an aluminum element or a titanium element.

ΔｒＧ^ｏ _１を示す元素がアルミニウム元素であり、ΔｒＧ^ｏ _２を示す元素が、アルミニウム元素又はチタン元素である請求項１〜５のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein the element indicating ΔrG ^o ₁ is an aluminum element, and the element indicating ΔrG ^o ₂ is an aluminum element or a titanium element.

前記酸化物半導体膜のキャリア濃度が１０^−１９ｃｍ^−３以下である請求項１〜６のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein the oxide semiconductor film has a carrier concentration of 10 ⁻¹⁹ cm ⁻³ or less.

前記酸化物半導体膜がスパッタリング法によって成膜された膜である請求項１〜７のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein the oxide semiconductor film is a film formed by a sputtering method.

前記チャネル層が複数の半導体膜の積層体である請求項１〜８のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein the channel layer is a stacked body of a plurality of semiconductor films.

前記チャネル層及び前記導電膜が、第１の半導体層、第２の半導体層、第１導電体層及び第２の導電体層がこの順に積層した積層体である請求項９に記載の半導体装置。 The semiconductor device according to claim 9, wherein the channel layer and the conductive film are a stacked body in which a first semiconductor layer, a second semiconductor layer, a first conductor layer, and a second conductor layer are stacked in this order. .

前記酸化物半導体膜上に保護膜が積層している請求項１〜１０のいずれかに記載の半導体装置。 The semiconductor device according to claim 1, wherein a protective film is stacked over the oxide semiconductor film.