JP2014055324A - Method for producing oxide semiconductor film - Google Patents
Method for producing oxide semiconductor film Download PDFInfo
- Publication number
- JP2014055324A JP2014055324A JP2012200605A JP2012200605A JP2014055324A JP 2014055324 A JP2014055324 A JP 2014055324A JP 2012200605 A JP2012200605 A JP 2012200605A JP 2012200605 A JP2012200605 A JP 2012200605A JP 2014055324 A JP2014055324 A JP 2014055324A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sputtering
- substrate
- less
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
Description
本発明は、膜の製造方法、特に酸化物半導体からなる薄膜の製造方法に関する。 The present invention relates to a method for manufacturing a film, and more particularly to a method for manufacturing a thin film made of an oxide semiconductor.
電界効果型薄膜トランジスタ（ＴＦＴ）は、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。 Field effect thin film transistors (TFTs) are widely used as unit electronic elements, high frequency signal amplifying elements, liquid crystal driving elements and the like of semiconductor memory integrated circuits, and are the most widely used electronic devices at present.
また、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）や、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。 With the remarkable development of display devices in recent years, not only a liquid crystal display device (LCD) but also various display devices such as an electroluminescence display device (EL) and a field emission display (FED) have a driving voltage applied to the display element. Thin film transistors (TFTs) are frequently used as switching elements for applying a voltage to drive a display device.
ＴＦＴとして現在最も広く用いられているシリコン系半導体薄膜よりも安定性が優れるとして、金属酸化物からなる透明半導体薄膜が注目されている（例えば特許文献１，２）。 A transparent semiconductor thin film made of a metal oxide has attracted attention as being more stable than a silicon-based semiconductor thin film that is currently most widely used as a TFT (for example, Patent Documents 1 and 2).
従来、ＴＦＴ活性層に用いる酸化物半導体膜は、膜の電気特性を制御するため、酸素ガスを導入した雰囲気中で成膜するのが一般的である。 Conventionally, an oxide semiconductor film used for a TFT active layer is generally formed in an atmosphere into which oxygen gas is introduced in order to control the electrical characteristics of the film.
しかし、酸素濃度のわずかな振れにより、膜中のキャリア濃度が大きく変化する。そこでスパッタパワー密度を高くして成膜することにより、膜中のキャリア濃度の酸素依存性を緩やかにすることが知られている。しかしスパッタパワー密度を高くすると、成膜レートが速くなるため膜中のキャリア濃度が１０１８ｃｍ−３を超え、ＴＦＴに用いたときに良好な特性が得られなくなる。従って、キャリア濃度を１０１８ｃｍ−３以下とするために、成膜気体中の酸素濃度を高くする必要があった。そのため、成膜レートが遅くなり、生産性が低下するという課題があった。 However, the carrier concentration in the film changes greatly due to slight fluctuations in the oxygen concentration. Thus, it is known that the oxygen dependence of the carrier concentration in the film is moderated by increasing the sputtering power density. However, when the sputtering power density is increased, the film formation rate is increased, so that the carrier concentration in the film exceeds 10 18 cm −3 , and good characteristics cannot be obtained when used in a TFT. Therefore, in order to set the carrier concentration to 10 18 cm −3 or less, it is necessary to increase the oxygen concentration in the deposition gas. Therefore, there has been a problem that the film formation rate becomes slow and the productivity is lowered.
本発明の目的は、スパッタパワー密度が高い状態でも、成膜レートを落とさずに、膜中のキャリア濃度を１０１８ｃｍ−３以下とできる膜の製造方法を提供することである。 An object of the present invention is to provide a film manufacturing method capable of reducing the carrier concentration in the film to 10 18 cm −3 or less without lowering the film forming rate even in a state where the sputtering power density is high.
本発明者等は鋭意検討した結果、スパッタリング時にＮ２Ｏガスを含有する雰囲気下で成膜することにより、スパッタパワー密度が高い状態においても成膜レートを落とさずに、膜中のキャリア濃度を１０１８ｃｍ−３以下とできることを見出した。
本発明によれば、以下の膜の製造方法等が提供される。
１．インジウム（Ｉｎ）、亜鉛（Ｚｎ）及びスズ（Ｓｎ）を含む金属酸化物ターゲットを用いて、Ｎ２Ｏガスを含有する気体雰囲気下で、スパッタリングにより、基板上に膜を形成することを特徴とする膜の製造方法。
２．前記気体雰囲気は、希ガスを含み、全圧に対する前記Ｎ２Ｏの分圧比が、０．５〜３０％であることを特徴とする１に記載の膜の製造方法。
３．前記スパッタリング時の成膜圧力が、０．１〜５．０Ｐａであることを特徴とする１又は２に記載の膜の製造方法。
４．前記スパッタリングが、直流スパッタであることを特徴とする１〜３のいずれかに記載の膜の製造方法。
５．前記スパッタリング時のパワー密度が１．０〜２５Ｗ／ｃｍ２であることを特徴とする１〜４のいずれかに記載の膜の製造方法。
６．前記スパッタリング時の成膜速度が、前記基板に対して垂直方向に１〜２５０ｎｍ／分であることを特徴とする１〜５のいずれかに記載の膜の製造方法。
７．前記スパッタリング時の前記ターゲットと前記基板間の距離が、前記基板に対して垂直方向に１０〜１５０ｍｍの範囲であることを特徴とする１〜６のいずれかに記載の膜の製造方法。
８．前記ターゲットが、インジウム（Ｉｎ）、スズ（Ｓｎ）及び亜鉛（Ｚｎ）を、以下の原子数比で含有することを特徴とする１〜７のいずれかに記載の膜の製造方法。
［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．５０以下
［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０．１０以上０．２５以下
［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．６０以下
９．前記スパッタリングして得られた膜を、１５０℃〜５００℃、０．５分〜１２０００分の条件でアニール処理することを特徴とする１〜８のいずれかに記載の膜の製造方法。
１０．前記アニール処理を、酸素含有率が体積比率１０％〜４０％である気体雰囲気下で行うことを特徴とする９に記載の膜の製造方法。
１１．１〜１０のいずれかに記載の製造方法で作製された半導体膜。
１２．１１に記載の半導体膜として用いた電界効果型薄膜トランジスタ素子。
As a result of intensive studies, the present inventors have formed a film in an atmosphere containing N 2 O gas at the time of sputtering, thereby reducing the carrier concentration in the film without reducing the film formation rate even when the sputtering power density is high. It was found that it can be 10 18 cm −3 or less.
According to the present invention, the following film manufacturing method and the like are provided.
1. A film is formed on a substrate by sputtering in a gas atmosphere containing N 2 O gas using a metal oxide target containing indium (In), zinc (Zn), and tin (Sn). A method for manufacturing a film.
2. The method for producing a film according to 1, wherein the gas atmosphere contains a rare gas, and a partial pressure ratio of the N 2 O to the total pressure is 0.5 to 30%.
3. 3. The method for producing a film according to 1 or 2, wherein a film forming pressure at the time of sputtering is 0.1 to 5.0 Pa.
4). 4. The method for producing a film according to any one of 1 to 3, wherein the sputtering is direct current sputtering.
5. 5. The method for producing a film according to any one of 1 to 4, wherein a power density at the time of sputtering is 1.0 to 25 W / cm 2 .
6). 6. The method for producing a film according to any one of 1 to 5, wherein a film formation rate during the sputtering is 1 to 250 nm / min in a direction perpendicular to the substrate.
7). The method for producing a film according to any one of claims 1 to 6, wherein a distance between the target and the substrate during the sputtering is in a range of 10 to 150 mm in a direction perpendicular to the substrate.
8). The method for producing a film according to any one of 1 to 7, wherein the target contains indium (In), tin (Sn), and zinc (Zn) in the following atomic ratio.
[In] / ([In] + [Sn] + [Zn]) = 0 to 0.50 or less [Sn] / ([In] + [Sn] + [Zn]) = 0.10 to 0.10 25 or less [Zn] / ([In] + [Sn] + [Zn]) = 0 to 0.60 or less The method for producing a film according to any one of 1 to 8, wherein the film obtained by the sputtering is annealed under conditions of 150 to 500 ° C and 0.5 to 12000 minutes.
10. 10. The method for producing a film according to 9, wherein the annealing treatment is performed in a gas atmosphere having an oxygen content ratio of 10% to 40%.
A semiconductor film produced by the production method according to any one of 11.1 to 10.
12. A field effect thin film transistor element used as a semiconductor film according to 12.11.
本発明によれば、スパッタパワー密度が高い状態でも、成膜レートを落とさずに、膜中のキャリア濃度を１０１８ｃｍ−３以下とできる膜の製造方法が提供できる。 According to the present invention, it is possible to provide a film manufacturing method capable of reducing the carrier concentration in the film to 10 18 cm −3 or less without decreasing the film formation rate even in a high sputtering power density state.
本発明の製造方法では、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）を含む金属酸化物ターゲットを用いて、Ｎ２Ｏガスを含有する気体雰囲気下で、スパッタリングにより、基板上に酸化物半導体薄膜を形成する。
スパッタリング時の系内にＮ２Ｏを含ませることでキャリア濃度を効果的に減少させる。Ｎ２Ｏ分圧は、好ましくは１×１０−３〜１×１００Ｐａ、より好ましくは５×１０−３〜１×１０−１Ｐａである。
In the manufacturing method of the present invention, a metal oxide target containing indium (In), zinc (Zn), and tin (Sn) is used to oxidize on a substrate by sputtering in a gas atmosphere containing N 2 O gas. A physical semiconductor thin film is formed.
By containing N 2 O in the system during sputtering, the carrier concentration is effectively reduced. The N 2 O partial pressure is preferably 1 × 10 −3 to 1 × 10 0 Pa, more preferably 5 × 10 −3 to 1 × 10 −1 Pa.
また、スパッタリング時の気体雰囲気は、希ガスとＮ２Ｏガスを含むことが好ましく、更に酸素ガスを含まないことが好ましい。希ガスとして、アルゴンガス、ネオンガス、クリプトンガス等が挙げられる。
全圧に対するＮ２Ｏの分圧比は、例えば、０．５〜３０％、好ましくは０．７〜２５％、より好ましくは１〜２０％である。なお、ここでいう全圧は、スパッタリング時の成膜圧力（スパッタ圧力）を意味する。
スパッタリング時の気体雰囲気は、希ガスとＮ２Ｏガスの他、酸素ガス、水（水蒸気）等を含んでもよい（例えば、０〜５体積程度％）。
Further, the gas atmosphere during sputtering is preferably containing a rare gas and N 2 O gas may further oxygen-free gas. Examples of the rare gas include argon gas, neon gas, krypton gas, and the like.
The partial pressure ratio of N 2 O to the total pressure is, for example, 0.5 to 30%, preferably 0.7 to 25%, more preferably 1 to 20%. In addition, the total pressure here means the film-forming pressure (sputtering pressure) at the time of sputtering.
The gas atmosphere at the time of sputtering may include oxygen gas, water (water vapor), etc. in addition to the rare gas and N 2 O gas (for example, about 0 to 5% by volume).
スパッタリング方法は、特に限定されるものではないが、プラズマ活性の低いＤＣスパッタリングや周波数１０ＭＨｚ以下の高周波スパッタリングにより行なうことができる。また、パルススパッタリングでも好適に成膜できる。
ＤＣスパッタリングは、大面積に成膜できかつ成膜速度も速いのでより好適に成膜できる。
The sputtering method is not particularly limited, but can be performed by DC sputtering with low plasma activity or high-frequency sputtering with a frequency of 10 MHz or less. Moreover, it can form into a film suitably also by pulse sputtering.
Since DC sputtering can form a film over a large area and has a high film formation speed, it can be formed more suitably.
本発明は、ＲＦスパッタリングの適用も可能である。ＲＦは本来活性の高い成膜方法であるため、系内に水を導入する必要はない。ただし、周波数の増加につれて成膜速度が遅くなるため、水を導入して、１０ＭＨｚ以下の周波数で成膜してもよい。その場合、キャリア源の電子が減少するため、トランジスタがＦＥＴ駆動し得る範囲で調整することが好ましい。 The present invention can also be applied to RF sputtering. Since RF is a highly active film formation method, it is not necessary to introduce water into the system. However, since the film formation rate decreases as the frequency increases, film formation may be performed at a frequency of 10 MHz or less by introducing water. In that case, since the electrons of the carrier source decrease, it is preferable to adjust within a range in which the transistor can drive the FET.
背圧は、通常１×１０−３Ｐａ以下が好ましく、より好ましくは８×１０−４Ｐａ以下である。
背圧が１×１０−３Ｐａ以下であれば、雰囲気ガス中の不純物元素の影響で、被成膜用基体と酸化物薄膜の密着性が低下し難いため好ましい。
The back pressure is usually preferably 1 × 10 −3 Pa or less, more preferably 8 × 10 −4 Pa or less.
A back pressure of 1 × 10 −3 Pa or less is preferable because the adhesion between the substrate for film formation and the oxide thin film is unlikely to deteriorate due to the influence of impurity elements in the atmospheric gas.
スパッタリング時の成膜圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１〜５．０Ｐａ、より好ましくは０．１〜３．０Ｐａである。
尚、上記背圧とは、アルゴン、酸素、水、Ｎ２Ｏ等を導入する前の真空度をいい、成膜圧力とは、アルゴン、酸素、水、Ｎ２Ｏ等を導入後のスパッタ開始時の圧力をいう。
The film-forming pressure during sputtering (sputtering pressure) is not particularly limited as long as the plasma can be stably discharged, but is preferably 0.1 to 5.0 Pa, more preferably 0.1 to 3.0 Pa. .
The back pressure refers to the degree of vacuum before introducing argon, oxygen, water, N 2 O, or the like, and the film formation pressure refers to the start of sputtering after introducing argon, oxygen, water, N 2 O, or the like. The pressure of time.
スパッタリング時のパワー密度は、１．０〜２５Ｗ／ｃｍ２とすることができる。本発明は、このようにパワー密度が高くても、酸素濃度を高くすることなく、所望のキャリア濃度の酸化物半導体薄膜が得られる。 The power density at the time of sputtering can be set to 1.0 to 25 W / cm 2 . According to the present invention, an oxide semiconductor thin film having a desired carrier concentration can be obtained without increasing the oxygen concentration even when the power density is high.
スパッタリング時の成膜速度を、基板に対して垂直方向に１〜２５０ｎｍ／分とすることができる。効率的に成膜することが可能である。 The film formation rate during sputtering can be set to 1 to 250 nm / min in the direction perpendicular to the substrate. It is possible to form a film efficiently.
薄膜を形成する基板としては、シリコンウエハー、アルカリガラス、無アルカリガラス、石英ガラス等の無機材料；ポリカーボネート、ポリアリレート、ポリエーテルスルホン、ポリエーテルニトリル等のプラスチックシート及びフイルム等を使用することができる。
また、ボトムゲート構造のトランジスタの基板であれば、ＳｉＯ２，ＳｉＮｘ，ＳｉＮｘＯｙ，Ａｌ２Ｏ３，Ｔａ２Ｏ３，ＨｆＯ２等の無機物；ポリエチレンテレフタレート、ポリビニルフェノール、ＰＭＡ、フッ素系ポリマー等の有機物を用いることができる。
As a substrate for forming a thin film, inorganic materials such as silicon wafer, alkali glass, non-alkali glass, and quartz glass; plastic sheets and films such as polycarbonate, polyarylate, polyethersulfone, and polyethernitrile can be used. .
Moreover, if it is a substrate of a bottom gate transistor, inorganic substances such as SiO 2 , SiNx, SiNxOy, Al 2 O 3 , Ta 2 O 3 , and HfO 2 ; organic substances such as polyethylene terephthalate, polyvinyl phenol, PMA, and fluorine-based polymer Can be used.
スパッタリング時の基板及びターゲット間の距離（Ｓ−Ｔ距離）の上限は、好ましくは１５０ｍｍ以下、より好ましくは１１０ｍｍ以下、特に好ましくは８０ｍｍ以下であり、下限は、好ましくは１０ｍｍ以上、より好ましくは５ｍｍ以上である。Ｓ−Ｔ距離が１５０ｍｍ以下であれば、成膜速度を工業化に適した範囲にすることができる。一方、１０ｍｍ以上であれば、プラズマによるダメージを抑えることができる。 The upper limit of the distance between the substrate and the target during sputtering (ST distance) is preferably 150 mm or less, more preferably 110 mm or less, particularly preferably 80 mm or less, and the lower limit is preferably 10 mm or more, more preferably 5 mm. That's it. If the ST distance is 150 mm or less, the film formation rate can be set in a range suitable for industrialization. On the other hand, if it is 10 mm or more, damage caused by plasma can be suppressed.
成膜時基板の温度は通常、室温〜３００℃である。
基板温度が上記範囲であれば、基板が変形し難い。尚、大面積を成膜する場合、膜質の均一性を持たせるため、基板を固定したフォルダーは回転させたり、マグネットを動かしエロージョン範囲を広げたりする等の方法をとることが好ましい。
The temperature of the substrate during film formation is usually room temperature to 300 ° C.
If the substrate temperature is in the above range, the substrate is hardly deformed. In the case of forming a large area, it is preferable to take a method such as rotating the folder to which the substrate is fixed or moving the magnet to widen the erosion range in order to have a uniform film quality.
本発明で用いるターゲットは、酸化インジウム系の高い移動度が期待できる酸化物からなるターゲットであれば、使用可能であるが、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）から成る金属酸化物ターゲットが最も適している。 The target used in the present invention can be used as long as it is an indium oxide-based target that can be expected to have a high mobility. However, a metal oxide composed of indium (In), zinc (Zn), and tin (Sn) can be used. An object target is most suitable.
インジウム（Ｉｎ）、スズ（Ｓｎ）及び亜鉛（Ｚｎ）の原子数比は、例えば以下の通りである。
［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．７０以下（好ましくは０．０１を超えて０．６０以下、より好ましくは０．０５を超えて０．５０以下）
［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０．１０以上０．５５以下（好ましくは０．１０以上０．４５以下、より好ましくは０．１０以上０．２５以下）
［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．８０以下（好ましくは０．１を超えて０．７０以下、より好ましくは０．２を超えて０．６０以下）
The atomic ratio of indium (In), tin (Sn), and zinc (Zn) is, for example, as follows.
[In] / ([In] + [Sn] + [Zn]) = 0 to 0.70 or less (preferably more than 0.01 to 0.60 or less, more preferably more than 0.05 to 0 .50 or less)
[Sn] / ([In] + [Sn] + [Zn]) = 0.10 or more and 0.55 or less (preferably 0.10 or more and 0.45 or less, more preferably 0.10 or more and 0.25 or less)
[Zn] / ([In] + [Sn] + [Zn]) = 0 to 0.80 or less (preferably more than 0.1 to 0.70, more preferably more than 0.2 to 0 .60 or less)
インジウム、スズ、亜鉛元素以外に本発明の効果を損なわない限りにおいて添加元素を含んでもよく、例えば、Ｍｇ，Ａｌ，Ｃａ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｇａ，Ｓｒ，Ｂａ又は希土類元素を含んでもよい。好ましくは、Ｍｇ，Ａｌ，Ｇａ，Ｎｉ，Ｃｕ，Ｚｎ，Ｓｒ又はＹである。これら添加元素を１種又は２種以上含むことができる。これらの元素を１０重量％以下の割合で含有してもよい。 In addition to indium, tin, and zinc elements, additional elements may be included as long as the effects of the present invention are not impaired. For example, Mg, Al, Ca, Fe, Co, Ni, Cu, Zn, Ga, Sr, Ba, or rare earth elements May be included. Mg, Al, Ga, Ni, Cu, Zn, Sr or Y is preferable. One or more of these additive elements can be included. You may contain these elements in the ratio of 10 weight% or less.
ターゲットは、ターゲットの電気抵抗値を下げるために、上記以外の元素を３重量％以下の割合で含有してもよい。 The target may contain an element other than the above in a proportion of 3% by weight or less in order to lower the electric resistance value of the target.
本発明で用いるターゲットは、実質的にＩｎ，Ｚｎ，Ｓｎの酸化物からなっており、本発明の効果を損なわない範囲で他に不可避不純物を含んでいてもよい。ここで「実質的」とは、９０重量％以上１００重量％以下、９５重量％以上１００重量％以下、又は９８重量％以上１００重量％以下又は１００重量％が、これらの酸化物であることを意味する。 The target used in the present invention is substantially made of an oxide of In, Zn, and Sn, and may contain other inevitable impurities as long as the effects of the present invention are not impaired. Here, “substantially” means that 90% by weight or more and 100% by weight or less, 95% by weight or more and 100% by weight or less, or 98% by weight or more and 100% by weight or less or 100% by weight are these oxides. means.
ターゲットは、好ましくは還元雰囲気で焼結したターゲットが好ましい。
ターゲットのバルク抵抗は、０．００１〜１０００ｍΩｃｍであることが好ましく、０．０１〜１００ｍΩｃｍであることがより好ましい。また、焼結ターゲットが正３価以下の元素を含む場合、当該ドープしている正３価以下の元素は、ターゲットを製造する時に酸化物或いは金属粉末の状態で加えることができる。
ターゲットの焼結密度は、通常７０％以上、好ましくは８５％以上、より好ましくは９５％以上、特に好ましくは９９％以上である。
The target is preferably a target sintered in a reducing atmosphere.
The target bulk resistance is preferably 0.001 to 1000 mΩcm, and more preferably 0.01 to 100 mΩcm. Further, when the sintered target contains an element having a positive trivalent or less, the doped element having a positive trivalent or lower can be added in the form of an oxide or a metal powder when the target is manufactured.
The sintered density of the target is usually 70% or more, preferably 85% or more, more preferably 95% or more, and particularly preferably 99% or more.
本発明の製法において、スパッタリングにより成膜した後に、その膜をアニール処理してもよい。アニール処理することにより、膜全体のキャリア濃度を均一化することできる。熱処理の温度は、１５０℃以上が好ましく、５００℃以下が好ましい。１５０℃以上であれば、処理効果が発現し、適切な処理時間とすることができ５００℃以下であれば、基板が変形し難い。より好ましくは２５０〜４００℃である。 In the production method of the present invention, after the film is formed by sputtering, the film may be annealed. By performing the annealing treatment, the carrier concentration of the entire film can be made uniform. The temperature of the heat treatment is preferably 150 ° C. or higher, and preferably 500 ° C. or lower. If it is 150 degreeC or more, a process effect will express and it can be set as an appropriate processing time, and if it is 500 degrees C or less, a board | substrate will be hard to deform | transform. More preferably, it is 250-400 degreeC.
また、熱処理時間は、０．５分以上が好ましく、１２０００分以下が好ましい。０．５分以上であれば、適切な時間で内部まで伝熱し、十分な処理ができ、１２０００分以下であれば、工業的に使用でき、処理中に基板が破損・変形し難い。熱処理時間はアニール温度に依存するが、２時間以内が生産性上好ましい。より好ましくは１５分〜１２０分ある。 Further, the heat treatment time is preferably 0.5 minutes or more, and preferably 12000 minutes or less. If it is 0.5 minutes or longer, the heat is transferred to the inside in an appropriate time, and sufficient processing can be performed. If it is 12000 minutes or less, it can be used industrially, and the substrate is hardly damaged or deformed during the processing. The heat treatment time depends on the annealing temperature, but within 2 hours is preferable for productivity. More preferably, it is 15 minutes to 120 minutes.
アニール処理は、通常、酸素含有率が体積比率１０％〜４０％である気体雰囲気下で行う。このような雰囲気で行うことにより、膜中酸素量を最適状態にすることができる。 The annealing treatment is usually performed in a gas atmosphere in which the oxygen content is 10% to 40% by volume. By carrying out in such an atmosphere, the amount of oxygen in the film can be optimized.
本発明で得られる酸化物半導体膜は、薄膜トランジスタの半導体薄膜として好適に用いることができる。本発明の酸化物半導体を含む電界効果型トランジスタは、電界効果移動度及びｏｎ−ｏｆｆ比が高く、ノーマリーオフを示すとともに、ピンチオフが明瞭なトランジスタである。また、本発明の酸化物半導体を含む電界効果型トランジスタは、酸化物半導体を低温で成膜できるので、無アルカリガラス等の耐熱温度に限界のある基板上に構成することが可能である。 The oxide semiconductor film obtained by the present invention can be suitably used as a semiconductor thin film of a thin film transistor. The field-effect transistor including an oxide semiconductor of the present invention is a transistor with high field-effect mobility and on-off ratio, normally-off, and clear pinch-off. In addition, since the field-effect transistor including an oxide semiconductor of the present invention can form an oxide semiconductor at a low temperature, the field-effect transistor can be formed over a substrate having a limit of heat resistance such as alkali-free glass.
本発明で得られる酸化物半導体膜は、種々の電界効果型トランジスタに適用することができる。
例えば、本発明の膜は、通常、ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せてＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。また、ＴＦＴを論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子に適応できる。
The oxide semiconductor film obtained by the present invention can be applied to various field-effect transistors.
For example, although the film of the present invention is usually used in an n-type region, it can be used in combination with various P-type semiconductors such as P-type Si-based semiconductors, P-type oxide semiconductors, P-type organic semiconductors, and the like. It can be used for various semiconductor devices. The TFT can also be applied to various integrated circuits such as logic circuits, memory circuits, and differential amplifier circuits. In addition to field effect transistors, it can be applied to electrostatic induction transistors, Schottky barrier transistors, Schottky diodes, and resistance elements.
トランジスタの構成は、ボトムゲート、トップゲート、ボトムコンタクト、トップコンタクト等、公知の構成を制限なく利用することができる。特にボトムゲート構成が、アモルファスシリコンやＺｎＯのＴＦＴに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
ここで、ボトムゲート構成のＴＦＴとは、通常、ゲート電極を設置（成膜）した後に半導体層を設置（成膜）する構成のことである。
As the structure of the transistor, known structures such as a bottom gate, a top gate, a bottom contact, and a top contact can be used without limitation. In particular, the bottom gate configuration is advantageous because high performance can be obtained as compared with amorphous silicon or ZnO TFTs. The bottom gate configuration is preferable because it is easy to reduce the number of masks at the time of manufacturing, and it is easy to reduce the manufacturing cost for uses such as a large display.
Here, a TFT having a bottom gate structure is usually a structure in which a semiconductor layer is provided (film formation) after a gate electrode is provided (film formation).
図１は、本発明の膜を備えてなる薄膜トランジスタの一実施形態に係る概略断面図である。
この薄膜トランジスタ１はボトムゲート型であり、ガラス基板６０上に、ゲート電極３０が形成され、その上にゲート絶縁膜５０が形成されている。ゲート絶縁膜５０上には、酸化物半導体膜４０が形成され、さらにその上にドレイン電極１０とソース電極２０とが離間して形成されている。
FIG. 1 is a schematic cross-sectional view according to an embodiment of a thin film transistor provided with the film of the present invention.
The thin film transistor 1 is a bottom gate type, and a
ドレイン電極１０、ソ−ス電極２０及びゲート電極３０の各電極を形成する材料に特に制限はなく、一般に用いられているものを任意に選択することができる。
例えば、インジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物（ＩＺＯ（登録商標）），ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
There are no particular limitations on the material for forming the
For example, transparent electrodes such as indium tin oxide (ITO), indium zinc oxide (IZO (registered trademark)), ZnO, SnO 2 , Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, Ta, etc. The metal electrode of these, or the metal electrode of the alloy containing these can be used.
ドレイン電極１０、ソ−ス電極２０及びゲート電極３０の各電極は、異なる２層以上の導電層を積層した多層構造とすることもでき、特にソース・ドレイン電極は低抵抗配線への要求が強いため、ＡｌやＣｕ等の良導体をＴｉやＭｏ等の密着性に優れた金属でサンドイッチして使う場合がある。
Each of the
ゲート絶縁膜５０を形成する材料も特に制限はなく、一般に用いられているものを任意に選択できる。
ゲート絶縁膜５０の材料としては、例えばＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３であり、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，ＨｆＯ３，ＣａＨｆＯ３である。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
The material for forming the gate insulating film 50 is not particularly limited, and any commonly used material can be selected.
Examples of the material of the gate insulating film 50 include SiO 2 , SiNx, Al 2 O 3 , Ta 2 O 5 , TiO 2 , MgO, ZrO 2 , CeO 2 , K 2 O, Li 2 O, Na 2 O, and Rb 2. Compounds such as O, Sc 2 O 3 , Y 2 O 3 , HfO 3 , CaHfO 3 , PbTi 3 , BaTa 2 O 6 , SrTiO 3 , and AlN can be used. Among these, it is preferably SiO 2, SiNx, Al 2 O 3, Y 2 O 3, HfO 3, CaHfO 3, more preferably SiO 2, SiNx, Y 2 O 3, HfO 3, CaHfO 3 .
Note that the number of oxygen in the oxide does not necessarily match the stoichiometric ratio (for example, it may be SiO 2 or SiO x).
このようなゲート絶縁膜５０は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜５０は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。 Such a gate insulating film 50 may have a structure in which two or more different insulating films are stacked. The gate insulating film 50 may be crystalline, polycrystalline, or amorphous, but is preferably polycrystalline or amorphous that is easy to manufacture industrially.
酸化物半導体膜４０は、本発明の成膜方法により得られる膜であり、好ましくは酸化インジウムと正４価以下の元素の酸化物とを含有する薄膜である。
酸化物半導体膜４０は、好ましくはホール測定で求めたキャリア密度が１×１０１８ｃｍ−３以下であり、より好ましくは５×１０１７ｃｍ−３未満、さらに好ましくは５×１０１６ｃｍ−３未満である。キャリア密度が１×１０１８ｃｍ−３以下であれば、漏れ電流を抑えることができる。
尚、キャリア密度の下限としては、酸化物半導体膜４０を備える素子の用途にもよるが、例えば１０１５／ｃｍ−３以上とするのが好ましい。
The oxide semiconductor film 40 is a film obtained by the deposition method of the present invention, and is preferably a thin film containing indium oxide and an oxide of a positive tetravalent element or less.
The oxide semiconductor film 40 preferably has a carrier density obtained by hole measurement of 1 × 10 18 cm −3 or less, more preferably less than 5 × 10 17 cm −3 , and even more preferably 5 × 10 16 cm −3. Is less than. If the carrier density is 1 × 10 18 cm −3 or less, the leakage current can be suppressed.
Note that the lower limit of the carrier density is preferably, for example, 10 15 / cm −3 or more, although it depends on the use of the element including the oxide semiconductor film 40.
酸化物半導体膜４０の比抵抗は、四端子法で求めた値が、１０−１〜１０８Ωｃｍが好ましく、より好ましくは１０１〜１０７Ωｃｍであり、さらに好ましくは１０２〜１０６Ωｃｍである。
比抵抗が１０−１Ωｃｍ〜１０８Ωｃｍであれば、半導体として機能する。
The specific resistance of the oxide semiconductor film 40 is preferably 10 −1 to 10 8 Ωcm, more preferably 10 1 to 10 7 Ωcm, even more preferably 10 2 to 10 6 Ωcm, as determined by the four-terminal method. It is.
If the specific resistance is 10 −1 Ωcm to 10 8 Ωcm, it functions as a semiconductor.
酸化物半導体膜４０の膜厚は、膜４０自身の比抵抗に応じて適宜最適な値が選定されるが、０．５〜５００ｎｍが好ましく、より好ましくは１〜１５０ｎｍであり、さらに好ましくは３〜８０ｎｍであり、特に好ましくは１０〜６０ｎｍである。膜厚が３〜８０ｎｍの範囲内にあると、移動度やオンオフ比等ＴＦＴ特性が特に良好である。
膜厚が０．５ｎｍ〜５００ｎｍであれば、適切な成膜時間で均一に成膜することができ、工業的に採用できる。
The thickness of the oxide semiconductor film 40 is appropriately selected according to the specific resistance of the film 40 itself, but is preferably 0.5 to 500 nm, more preferably 1 to 150 nm, and even more preferably 3 It is -80nm, Most preferably, it is 10-60nm. When the film thickness is in the range of 3 to 80 nm, TFT characteristics such as mobility and on / off ratio are particularly good.
When the film thickness is 0.5 nm to 500 nm, it can be uniformly formed with an appropriate film formation time, and can be industrially adopted.
薄膜トランジスタ１の電界効果移動度は、好ましくは１ｃｍ２／Ｖｓ以上であり、より好ましくは５ｃｍ２／Ｖｓ以上、さらに好ましくは１８ｃｍ２／Ｖｓ以上である。
電界効果移動度が１ｃｍ２／Ｖｓ以上であれば、十分なスイッチング速度が得られる。
The field effect mobility of the thin film transistor 1 is preferably 1 cm 2 / Vs or more, more preferably 5 cm 2 / Vs or more, and still more preferably 18 cm 2 / Vs or more.
If the field effect mobility is 1 cm 2 / Vs or more, a sufficient switching speed can be obtained.
薄膜トランジスタ１のｏｎ−ｏｆｆ比は、好ましくは１０３以上であり、より好ましくは１０４以上、より好ましく１０５以上、さらに好ましくは１０６以上であり、特に好ましくは１０７以上である。 The on-off ratio of the thin film transistor 1 is preferably 10 3 or more, more preferably 10 4 or more, more preferably 10 5 or more, still more preferably 10 6 or more, and particularly preferably 10 7 or more.
また、薄膜トランジスタ１は、低消費電力の観点からは閾値電圧（Ｖｔｈ）がプラスでノーマリーオフとなることが好ましい。
閾値電圧は、好ましくは０．０１〜５Ｖ、より好ましくは０．０５〜３Ｖ、より好ましくは０．１〜２Ｖ、さらに好ましくは０．２〜１Ｖである。０．０１〜５Ｖの範囲であれば、消費電力が抑えられ、ノーマリーオフとすることができる。
The thin film transistor 1 is preferably normally off with a positive threshold voltage (Vth) from the viewpoint of low power consumption.
The threshold voltage is preferably 0.01 to 5V, more preferably 0.05 to 3V, more preferably 0.1 to 2V, and still more preferably 0.2 to 1V. If it is the range of 0.01-5V, power consumption can be suppressed and it can be set as normally-off.
実施例１〜４
マグネトロンスパッタリング装置に、３インチのスパッタリングターゲットを装着し、基板Ａ１として厚み１００ｎｍの熱酸化膜付シリコンウェハー及び基板Ｂ１としてスライドガラスをそれぞれ装着した。基板をチャンバー内へ搬送後、到達圧力が５．０×１０−４Ｐａとなった後に、ＡｒガスとＮ２Ｏガスを導入し、表１の条件にて膜厚５０ｎｍの非晶質膜を成膜した。尚、表中の［Ｎ２Ｏ］／［Ｎ２Ｏ］＋［Ｏ２］＋［Ａｒ］）等は各気体の分圧比を示す。「５．０Ｅ−０３」は「５．０×１０−３」を意味する。
Examples 1-4
A magnetron sputtering apparatus was equipped with a 3-inch sputtering target, a silicon wafer with a thermal oxide film having a thickness of 100 nm as the substrate A1, and a slide glass as the substrate B1. After the substrate is transported into the chamber, Ar gas and N 2 O gas are introduced after the ultimate pressure reaches 5.0 × 10 −4 Pa, and an amorphous film having a thickness of 50 nm is formed under the conditions shown in Table 1. A film was formed. In the table, [N 2 O] / [N 2 O] + [O 2 ] + [Ar]) and the like indicate the partial pressure ratio of each gas. “5.0E-03” means “5.0 × 10 −3 ”.
用いたスパッタリングターゲットの組成は、Ｉｎ２Ｏ３：ＳｎＯ２：ＺｎＯ＝１８．３：１５：４８．５原子％であった。スパッタリング時のパワー密度は３．３Ｗ／ｃｍ２であり、成膜速度は、基板に対して垂直方向に５ｎｍ／分であった。ターゲットと基板間の距離は、基板に対して垂直方向に６０ｍｍであった。
得られた薄膜について、以下の方法で、キャリア濃度を測定した。結果を表１及び図２に示す。
The composition of the sputtering target used was In 2 O 3 : SnO 2 : ZnO = 18.3: 15: 48.5 atomic%. The power density during sputtering was 3.3 W / cm 2 , and the deposition rate was 5 nm / min in the direction perpendicular to the substrate. The distance between the target and the substrate was 60 mm in the direction perpendicular to the substrate.
About the obtained thin film, the carrier concentration was measured by the following method. The results are shown in Table 1 and FIG.
［キャリア濃度の評価］
基板Ｂ１を１ｃｍ平方の四角形にカットし、４隅にＡｕ電極をつけた。Ａｕ電極に銅線を銀ペーストで接着し、ホール効果測定用の素子とした。キャリア濃度の測定は、室温にてホール効果測定装置ＨＬ−５５００ＰＣ，ＡＣＣＥＮＴを用いてホール効果測定を行うことにより求めた。
[Evaluation of carrier concentration]
The substrate B1 was cut into a 1 cm square and Au electrodes were attached to the four corners. A copper wire was bonded to the Au electrode with a silver paste to obtain an element for measuring the Hall effect. The carrier concentration was measured by measuring the Hall effect using a Hall effect measuring device HL-5500PC, ACCENT at room temperature.
比較例１〜３
スパッタリングの気体雰囲気を表１に示すように変えた他は、実施例１と同様に成膜して評価した。結果を表１及び図３に示す。
Comparative Examples 1-3
A film was formed and evaluated in the same manner as in Example 1 except that the sputtering gas atmosphere was changed as shown in Table 1. The results are shown in Table 1 and FIG.
実施例５
４インチカソードのマグネトロンスパッタリング装置に、実施例１で得られた酸化物半導体膜が形成された基板Ａ１を再度装着するとともに、カソードにＡｕターゲットを装着し、専用のメタルマスクを用いて、下記の条件でＡｕ電極を５０ｎｍ成膜し、Ｗ／Ｌ＝１０００／２００μｍのＴＦＴ特性評価用素子を作製した。
その後、大気中３００℃１時間でアニーリングした後、ケースレーの４２００ＳＣＳにセットし、Ｖｄｓ＝５Ｖの条件でＴＦＴの伝達特性を評価した。結果を表２及び図４に示す。
Example 5
The substrate A1 on which the oxide semiconductor film obtained in Example 1 was formed was mounted again in a 4-inch cathode magnetron sputtering apparatus, an Au target was mounted on the cathode, and a dedicated metal mask was used to Under conditions, an Au electrode was deposited to a thickness of 50 nm, and a TFT characteristic evaluation element with W / L = 1000/200 μm was produced.
Then, after annealing in the atmosphere at 300 ° C. for 1 hour, it was set to 4200 SCS of Keithley, and the TFT transfer characteristics were evaluated under the condition of Vds = 5V. The results are shown in Table 2 and FIG.
比較例４
比較例１で得られた酸化物半導体膜が形成された基板Ａ１を用いた他は、実施例５と同様にＴＦＴ特性評価用素子を作製して評価した。結果を表２及び図４に示す。
Comparative Example 4
A TFT characteristic evaluation element was produced and evaluated in the same manner as in Example 5 except that the substrate A1 on which the oxide semiconductor film obtained in Comparative Example 1 was formed was used. The results are shown in Table 2 and FIG.
本発明により得られる薄膜は光機能材料、半導体材料、光触媒材料等として有用なものである。例えば蛍光体、半導体用の素子、塗布型半導体用インク、スパッタリングターゲット、太陽電池用の電極材料、ダイオード、光センサー、ガスセンサー、液晶表示装置やＥＬ表示装置等に利用できる。 The thin film obtained by the present invention is useful as an optical functional material, a semiconductor material, a photocatalytic material, or the like. For example, it can be used for phosphors, semiconductor elements, coated semiconductor inks, sputtering targets, electrode materials for solar cells, diodes, optical sensors, gas sensors, liquid crystal display devices, EL display devices, and the like.
１ 薄膜トランジスタ
１０ ドレイン電極
２０ ソース電極
３０ ゲート電極
４０ 酸化物半導体膜
５０ ゲート絶縁膜
６０ ガラス基板
DESCRIPTION OF SYMBOLS 1 Thin-
Claims (12)
［Ｉｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．５０以下
［Ｓｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０．１０以上０．２５以下
［Ｚｎ］／（［Ｉｎ］＋［Ｓｎ］＋［Ｚｎ］）＝０を超えて０．６０以下 The method for producing a film according to claim 1, wherein the target contains indium (In), tin (Sn), and zinc (Zn) in the following atomic ratio.
[In] / ([In] + [Sn] + [Zn]) = 0 to 0.50 or less [Sn] / ([In] + [Sn] + [Zn]) = 0.10 to 0.10 25 or less [Zn] / ([In] + [Sn] + [Zn]) = 0 to 0.60 or less
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012200605A JP2014055324A (en) | 2012-09-12 | 2012-09-12 | Method for producing oxide semiconductor film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012200605A JP2014055324A (en) | 2012-09-12 | 2012-09-12 | Method for producing oxide semiconductor film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014055324A true JP2014055324A (en) | 2014-03-27 |
Family
ID=50612898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012200605A Pending JP2014055324A (en) | 2012-09-12 | 2012-09-12 | Method for producing oxide semiconductor film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014055324A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170059996A (en) * | 2014-09-18 | 2017-05-31 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | Metal oxide thin film, organic electroluminescent element provided with said thin film, solar cell, and method for producing thin film |
-
2012
- 2012-09-12 JP JP2012200605A patent/JP2014055324A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170059996A (en) * | 2014-09-18 | 2017-05-31 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | Metal oxide thin film, organic electroluminescent element provided with said thin film, solar cell, and method for producing thin film |
| JPWO2016043234A1 (en) * | 2014-09-18 | 2017-07-06 | 国立研究開発法人科学技術振興機構 | METAL OXIDE THIN FILM, ORGANIC ELECTROLUMINESCENT DEVICE EQUIPPED WITH THIS THIN FILM, SOLAR CELL, AND METHOD FOR PRODUCING THIN FILM |
| JP2019201231A (en) * | 2014-09-18 | 2019-11-21 | 国立研究開発法人科学技術振興機構 | Metal oxide thin film, organic electroluminescence element having the same, solar cell, and manufacturing method of thin film |
| US20210343961A1 (en) * | 2014-09-18 | 2021-11-04 | Japan Science And Technology Agency | Thin film of metal oxide, organic electroluminescent device including thin film, photovoltaic cell including thin film, and manufacturing method of thin film |
| KR102363274B1 (en) * | 2014-09-18 | 2022-02-16 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | Metal oxide thin film, organic electroluminescent element provided with said thin film, solar cell, and method for producing thin film |
| US11871590B2 (en) | 2014-09-18 | 2024-01-09 | Japan Science And Technology Agency | Thin film of metal oxide, organic electroluminescent device including thin film, photovoltaic cell including thin film, and manufacturing method of thin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101263538B1 (en) | Semiconductor thin film method for producing same and thin film transistor | |
| JP5510767B2 (en) | Thin film transistor and manufacturing method thereof | |
| TWI525205B (en) | Film forming method | |
| TWI453915B (en) | Thin film transistor | |
| KR101312774B1 (en) | Semiconductor thin film and method for manufacturing same, and thin film transistor | |
| TWI478347B (en) | A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device | |
| JP5328414B2 (en) | Top gate type field effect transistor, method of manufacturing the same, and display device including the same | |
| JP5491258B2 (en) | Method for forming oxide semiconductor | |
| JP2010040552A (en) | Thin film transistor and manufacturing method thereof | |
| JP2010050165A (en) | Semiconductor device, method of manufacturing the same, transistor substrate, light emitting device, and display device | |
| JP2009123957A (en) | Oxide semiconductor material and manufacturing method therefor, electronic device, and field-effect transistor | |
| JP2009260254A (en) | Composition for oxide semiconductor thin film, field-effect transistor using it, and its method for manufacturing | |
| TWI601840B (en) | Oxide semiconductor target, oxide semiconductor film and method for producing the same, and thin-film transistor | |
| CN104798205A (en) | Oxide semiconductor thin film, method for producing same, and thin film transistor | |
| JP2012028481A (en) | Field-effect transistor and manufacturing method of the same | |
| JP2014056945A (en) | Amorphous oxide thin film, method for producing the same, and thin-film transistor using the same | |
| CN105009298A (en) | Oxynitride semiconductor thin film | |
| JP2011258804A (en) | Field effect transistor and manufacturing method therefor | |
| JP2014055324A (en) | Method for producing oxide semiconductor film | |
| Lim et al. | Electrical characteristics of SnO2 thin-film transistors fabricated on bendable substrates using reactive magnetron sputtering | |
| JP5702447B2 (en) | Semiconductor thin film, manufacturing method thereof, and thin film transistor | |
| JP6252903B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP2014222690A (en) | Semiconductor device | |
| JP2014082424A (en) | Semiconductor device manufacturing method |