JP2014222690A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014222690A JP2014222690A JP2013101112A JP2013101112A JP2014222690A JP 2014222690 A JP2014222690 A JP 2014222690A JP 2013101112 A JP2013101112 A JP 2013101112A JP 2013101112 A JP2013101112 A JP 2013101112A JP 2014222690 A JP2014222690 A JP 2014222690A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide semiconductor
- δrg
- semiconductor device
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】安定性を付与することで信頼性を高めた酸化物半導体膜を備える半導体装置を提供する。【解決手段】導電膜が、酸化物半導体膜に接しており、酸化物半導体膜中に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧｏ１とし、導電膜に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧｏ２としたとき、ΔｒＧｏ１及びΔｒＧｏ２が下記式（２）を満たす半導体装置。ｘＭ＋Ｏ２→ｙＭｘ／ｙＯ２／ｙ（１）ΔｒＧｏ１≰ΔｒＧｏ２（２）【選択図】なし
Description
本発明は、半導体装置に関する。
薄膜トランジスタ（ＴＦＴ）等の電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用されている電子デバイスである。なかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、ＴＦＴが多用されている。
電界効果型トランジスタの主要部材である半導体層（チャネル層）の材料としては、シリコン半導体化合物が最も広く用いられている。アモルファスシリコンの薄膜は、比較的低温で形成できるものの、結晶性の薄膜に比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。
一方、結晶性のシリコン系薄膜は、移動度は高いものの、製造に際して多大なエネルギーと工程数を要する等の問題や、大面積化が困難という問題があった。例えば、シリコン系薄膜を結晶化する際に８００℃以上の高温や、高価な設備を使用するレーザーアニールが必要である。また、結晶性のシリコン系薄膜は、通常ＴＦＴの素子構成がトップゲート構成に限定されるためマスク枚数の削減等コストダウンが困難であった。
このような問題を解決するために、酸化インジウム、酸化亜鉛及び酸化ガリウムからなる酸化物半導体膜（ＩＧＺＯ）を使用した薄膜トランジスタが検討されている。一般に、酸化物半導体膜の作製は酸化物焼結体からなるターゲット（スパッタリングターゲット）を用いたスパッタリングで行われ、ＩＧＺＯからなる酸化物半導体膜の場合、均一性の優れた、移動度が１０〜３０ｃｍ２／Ｖｓ程度の移動度が得られる。
例えば特許文献１は、Ｉｎ、Ｇａ及びＺｎを含む酸化物半導体を用いた電界トランジスタを開示する。
酸化物半導体は、酸化物中の酸素欠陥によってキャリアが生成し、良好な半導体特性を示すことが知られている。しかしながら、酸化物半導体は酸素欠損量を制御しにくく、製造時や動作時に酸素欠陥が過剰に生成してしまうために、半導体特性が劣化しやすいという問題があった。
また、例えば、ボトムゲート型の薄膜トランジスタでは、酸化物半導体膜上に保護膜やエッチングストッパーをプラズマＣＶＤによって積層させる際に、酸化物半導体膜が還元状態に晒されて酸素欠損が増大しすぎてしまうという問題が発生しやすかった。
この問題を解決するために、保護膜やエッチングストッパーを積層させる前に、素子をアニールしたり、亜硝酸プラズマ等で酸化物半導体膜を十分に酸化させる処理が必要であったりしたが、これらの処理で素子製造の工程数が増加し、生産性を低下させていた。
酸化物半導体は、酸化物中の酸素欠陥によってキャリアが生成し、良好な半導体特性を示すことが知られている。しかしながら、酸化物半導体は酸素欠損量を制御しにくく、製造時や動作時に酸素欠陥が過剰に生成してしまうために、半導体特性が劣化しやすいという問題があった。
また、例えば、ボトムゲート型の薄膜トランジスタでは、酸化物半導体膜上に保護膜やエッチングストッパーをプラズマＣＶＤによって積層させる際に、酸化物半導体膜が還元状態に晒されて酸素欠損が増大しすぎてしまうという問題が発生しやすかった。
この問題を解決するために、保護膜やエッチングストッパーを積層させる前に、素子をアニールしたり、亜硝酸プラズマ等で酸化物半導体膜を十分に酸化させる処理が必要であったりしたが、これらの処理で素子製造の工程数が増加し、生産性を低下させていた。
上記の他、酸化物半導体膜上のソース電極及びドレイン電極が、酸化物半導体から酸素を引き抜くことで、酸化物半導体の酸素欠損が増大してしまうという問題もあった。
ソース電極及びドレイン電極による酸素の引抜きを低減させるために、酸化物半導体膜とソース電極・ドレイン電極の間にバリア層を積層させる必要があるが、このバリア層を積層させるために工程数が増えたり、ウェットエッチングの際に残渣が残りやすかったりした。
ソース電極及びドレイン電極による酸素の引抜きを低減させるために、酸化物半導体膜とソース電極・ドレイン電極の間にバリア層を積層させる必要があるが、このバリア層を積層させるために工程数が増えたり、ウェットエッチングの際に残渣が残りやすかったりした。
本発明の目的は、安定性を付与することで信頼性を高めた酸化物半導体膜を備える半導体装置を提供することである。
本発明の一態様によれば、基板上に、ゲート電極、ゲート絶縁層、酸化物半導体膜であるチャネル層、及び導電膜を少なくとも備える半導体装置であって、前記導電膜が、前記酸化物半導体膜に接しており、前記酸化物半導体膜中に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧｏ １とし、前記導電膜に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧｏ ２としたとき、ΔｒＧｏ １及びΔｒＧｏ ２が下記式（２）を満たす半導体装置が提供される。
ｘＭ＋Ｏ２→ｙＭｘ／ｙＯ２／ｙ （１）
ΔｒＧｏ １≦ΔｒＧｏ ２ （２）
（Ｍは、前記酸化物半導体膜又は前記導電膜に含まれる各元素である。
ｘ及びｙは、それぞれ係数であり、Ｍｘ／ｙＯ２／ｙは元素Ｍのうち、最も負となる標準反応ギブスエネルギーを示す酸化物である。）
ｘＭ＋Ｏ２→ｙＭｘ／ｙＯ２／ｙ （１）
ΔｒＧｏ １≦ΔｒＧｏ ２ （２）
（Ｍは、前記酸化物半導体膜又は前記導電膜に含まれる各元素である。
ｘ及びｙは、それぞれ係数であり、Ｍｘ／ｙＯ２／ｙは元素Ｍのうち、最も負となる標準反応ギブスエネルギーを示す酸化物である。）
本発明によれば、安定性を付与することで信頼性を高めた酸化物半導体膜を備える半導体装置が提供できる。
以下、本発明の半導体装置等について詳細に説明するが、本発明は下記実施態様及び実施例に限定されるものではない。
本発明の一形態に係る半導体装置は、基板上に、ゲート電極、ゲート絶縁層、酸化物半導体膜であるチャネル層、及び導電膜を少なくとも備える半導体装置であって、導電膜が、酸化物半導体膜に接している。
上記半導体装置において、酸化物半導体膜中に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧｏ １とし、上記導電膜に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧｏ ２としたとき、ΔｒＧｏ １及びΔｒＧｏ ２が下記式（２）を満たす。
ｘＭ＋Ｏ２→ｙＭｘ／ｙＯ２／ｙ （１）
ΔｒＧｏ １≦ΔｒＧｏ ２ （２）
（Ｍは、酸化物半導体膜又は導電膜に含まれる各元素である。
ｘ及びｙは、それぞれ係数であり、Ｍｘ／ｙＯ２／ｙは元素Ｍのうち、最も安定となる酸化物である）
上記半導体装置において、酸化物半導体膜中に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧｏ １とし、上記導電膜に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧｏ ２としたとき、ΔｒＧｏ １及びΔｒＧｏ ２が下記式（２）を満たす。
ｘＭ＋Ｏ２→ｙＭｘ／ｙＯ２／ｙ （１）
ΔｒＧｏ １≦ΔｒＧｏ ２ （２）
（Ｍは、酸化物半導体膜又は導電膜に含まれる各元素である。
ｘ及びｙは、それぞれ係数であり、Ｍｘ／ｙＯ２／ｙは元素Ｍのうち、最も安定となる酸化物である）
標準反応ギブスエネルギーを比較することで系内の自発反応の方向を知ることができる。例えば式（１）のΔｒＧｏ １の値がより負であるほど、酸化物半導体膜中の酸素は、当該酸化物半導体膜中に安定的に存在することができ、ΔｒＧｏ １の値は酸素の安定性の指標となる。
特に、不定比の複合酸化物の場合には系内の酸素の安定性を一義的に示すことは困難であるが、系内の各元素の式（１）に示す反応式における標準反応ギブスエネルギーの最も負である値を用いることで、酸化物半導体膜及び導電膜中の酸素の安定性を評価することができる。
ΔｒＧｏ １の値がΔｒＧｏ ２の値よりもより負であると、酸素は導電膜中に存在するよりも、酸化物半導体膜中に存在する方が安定となりやすく、酸化物半導体膜中の酸素が導電膜によって引き抜かれる反応を抑えることができる。
特に、不定比の複合酸化物の場合には系内の酸素の安定性を一義的に示すことは困難であるが、系内の各元素の式（１）に示す反応式における標準反応ギブスエネルギーの最も負である値を用いることで、酸化物半導体膜及び導電膜中の酸素の安定性を評価することができる。
ΔｒＧｏ １の値がΔｒＧｏ ２の値よりもより負であると、酸素は導電膜中に存在するよりも、酸化物半導体膜中に存在する方が安定となりやすく、酸化物半導体膜中の酸素が導電膜によって引き抜かれる反応を抑えることができる。
式（２）を満たすように酸化物半導体膜が含む元素、及び導電膜が含む元素を適切に選択することによって、酸化物半導体膜中の酸素が導電膜中に拡散していくことを防ぐことが可能となり、半導体装置の製造時又は動作時における半導体特性の劣化を防ぐことができる。
特に半導体装置は、動作時に発生する熱により、酸化物半導体膜と導電膜との間の酸素の拡散が進行しやすくなる。式（２）を満たすことで、発熱や経時変化によっても、酸化物半導体膜中の酸素が導電膜中に拡散しにくくなるので、信頼性が向上しやすくなる。
尚、式（２）のΔｒＧｏ １及びΔｒＧｏ ２の差が大きいほど、安定的に酸化物半導体中に酸素が存在できるため好ましい。
特に半導体装置は、動作時に発生する熱により、酸化物半導体膜と導電膜との間の酸素の拡散が進行しやすくなる。式（２）を満たすことで、発熱や経時変化によっても、酸化物半導体膜中の酸素が導電膜中に拡散しにくくなるので、信頼性が向上しやすくなる。
尚、式（２）のΔｒＧｏ １及びΔｒＧｏ ２の差が大きいほど、安定的に酸化物半導体中に酸素が存在できるため好ましい。
従来、半導体装置の製造時に高温の加熱処理によって酸化物半導体膜と導電膜が反応してしまうことを防ぐために、加熱温度に制限を受けたり、短時間で高温に加熱するＲＴＡ（Ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌ）法を用いる等の必要があった。
しかし本発明の半導体装置では、酸化物半導体膜中の酸素が導電膜中に拡散しにくいため、半導体装置製造時において、加熱温度を高めても、酸化物半導体膜と導電膜が反応しにくく、必ずしもＲＴＡ法を用いなくてもよくなる。従って、例えば加熱温度を高めたり、加熱時間を長くしたり、昇温速度を遅くしたりすることが可能となり、プロセス上の制約を受けにくくなる。また、酸化物半導体膜から酸素が引き抜かれにくいために、例えば亜硝酸プラズマ処理等の酸化プロセスを省いたり、もしくは処理時間を短くしたりすることが可能で、良好な半導体特性が得られやすい。
上記に加え、従来は酸素が酸化物半導体膜から拡散していくのを防ぐために、バリア層を酸化物半導体膜と導電膜の間に積層させる必要があったが、本発明では酸化物半導体膜中から酸素が引き抜かれにくいためにバリア層の積層をしないでプロセス工程を省くことが可能となる。酸化物半導体膜の材料を適切に選択することにより、導電膜に用いる材料の制約を受けにくくなる。
しかし本発明の半導体装置では、酸化物半導体膜中の酸素が導電膜中に拡散しにくいため、半導体装置製造時において、加熱温度を高めても、酸化物半導体膜と導電膜が反応しにくく、必ずしもＲＴＡ法を用いなくてもよくなる。従って、例えば加熱温度を高めたり、加熱時間を長くしたり、昇温速度を遅くしたりすることが可能となり、プロセス上の制約を受けにくくなる。また、酸化物半導体膜から酸素が引き抜かれにくいために、例えば亜硝酸プラズマ処理等の酸化プロセスを省いたり、もしくは処理時間を短くしたりすることが可能で、良好な半導体特性が得られやすい。
上記に加え、従来は酸素が酸化物半導体膜から拡散していくのを防ぐために、バリア層を酸化物半導体膜と導電膜の間に積層させる必要があったが、本発明では酸化物半導体膜中から酸素が引き抜かれにくいためにバリア層の積層をしないでプロセス工程を省くことが可能となる。酸化物半導体膜の材料を適切に選択することにより、導電膜に用いる材料の制約を受けにくくなる。
式（１）及び（２）において、Ｍｙ／ｘＯ２／ｙは、元素Ｍの酸化物が複数存在する場合に、式（１）を満たす標準反応ギブスエネルギーのうち、最も負の値を示す酸化物であると定義され、最も安定となる酸化物である。
例えば、スズの酸化物としては、ＳｎＯやＳｎＯ２が挙げられるが、これらの式（１）で表される標準反応ギブスエネルギーはそれぞれ、−５０３．６４ｋＪｍｏｌ−１、−５１５．７４ｋＪｍｏｌ−１であることから、スズの最も安定となる酸化物はＳｎＯ２である。
例えば、スズの酸化物としては、ＳｎＯやＳｎＯ２が挙げられるが、これらの式（１）で表される標準反応ギブスエネルギーはそれぞれ、−５０３．６４ｋＪｍｏｌ−１、−５１５．７４ｋＪｍｏｌ−１であることから、スズの最も安定となる酸化物はＳｎＯ２である。
（１）で示す反応式の標準反応ギブスエネルギーΔｒＧｏ １が最も負となる元素は、酸化物半導体膜と導電膜の界面から酸化物半導体膜側の５０ｎｍ以内の領域であって、酸化物半導体膜中に含まれる元素のうち、（１）で示す反応式の標準反応ギブスエネルギーΔｒＧｏ １が最も負となる元素である。
同様に、（１）で示す反応式の標準反応ギブスエネルギーΔｒＧｏ ２が最も負となる元素は、酸化物半導体膜と導電膜の界面から導電膜側の５０ｎｍ以内の領域であって、導電膜中に含まれる元素のうち、（１）で示す反応式の標準反応ギブスエネルギーΔｒＧｏ ２が最も負となる元素である。
同様に、（１）で示す反応式の標準反応ギブスエネルギーΔｒＧｏ ２が最も負となる元素は、酸化物半導体膜と導電膜の界面から導電膜側の５０ｎｍ以内の領域であって、導電膜中に含まれる元素のうち、（１）で示す反応式の標準反応ギブスエネルギーΔｒＧｏ ２が最も負となる元素である。
但し、ΔｒＧｏ １及びΔｒＧｏ ２をそれぞれ評価する際において、式（１）に代入するＭは、酸化物半導体膜と導電膜の界面から５０ｎｍ以内の領域に存在する元素であって、酸化物半導体膜及び導電膜にそれぞれ５ａｔ％以上含まれている元素である。
また、酸化物半導体膜及び導電膜は積層構造でもよく、酸化物半導体膜及び導電膜がそれぞれ積層体である場合には、式（１）に代入するＭは、酸化物半導体膜と導電膜の界面に互いに接しているそれぞれの第１層に含まれる元素に限定される。これら元素に限定することで、導電膜が酸化物半導体膜から酸素を引き抜く際に実質的に寄与しない元素を除いて考えることができる。
また、酸化物半導体膜及び導電膜は積層構造でもよく、酸化物半導体膜及び導電膜がそれぞれ積層体である場合には、式（１）に代入するＭは、酸化物半導体膜と導電膜の界面に互いに接しているそれぞれの第１層に含まれる元素に限定される。これら元素に限定することで、導電膜が酸化物半導体膜から酸素を引き抜く際に実質的に寄与しない元素を除いて考えることができる。
各元素の式（１）で示す標準反応ギブスエネルギーは、例えば、単体と酸化物の標準生成ギブス自由エネルギーから求めることができ、例えば具体的な標準生成ギブス自由エネルギーの値は、「化学便覧 基礎編 改訂５版」（丸善、日本化学会編）から引用することができる。
例えば、Ｉｎ２Ｏ３の標準生成ギブス自由エネルギーは−８３０．７３ｋＪｍｏｌ−１であるから、式（１）で示す反応式の標準反応ギブスエネルギーは−５５３．８２ｋＪｍｏｌ−１となる。
同様に亜鉛、スズ、モリブデン、ガリウム、アルミニウム及びチタンの式（１）で示す反応式の標準反応ギブスエネルギーは、それぞれ−６３６．６４ｋＪｍｏｌ−１、−５１５．７４ｋＪｍｏｌ−１、−５５３．７１ｋＪｍｏｌ−１、−６６５．５３ｋＪｍｏｌ−１、−１０５４．８７ｋＪｍｏｌ−１、−８８９．５ｋＪｍｏｌ−１である。
従って、例えばＩＺＯを酸化物半導体膜に用いた場合、ΔｒＧｏ １を示す元素はＺｎであり、ΔｒＧｏ １＝−６３６．６４ｋＪｍｏｌ−１となり、ＩＴＯを導電膜に用いた場合、ΔｒＧｏ ２を示す元素はＩｎであり、ΔｒＧｏ ２＝−５５３．８２ｋＪｍｏｌ−１となる。
例えば、Ｉｎ２Ｏ３の標準生成ギブス自由エネルギーは−８３０．７３ｋＪｍｏｌ−１であるから、式（１）で示す反応式の標準反応ギブスエネルギーは−５５３．８２ｋＪｍｏｌ−１となる。
同様に亜鉛、スズ、モリブデン、ガリウム、アルミニウム及びチタンの式（１）で示す反応式の標準反応ギブスエネルギーは、それぞれ−６３６．６４ｋＪｍｏｌ−１、−５１５．７４ｋＪｍｏｌ−１、−５５３．７１ｋＪｍｏｌ−１、−６６５．５３ｋＪｍｏｌ−１、−１０５４．８７ｋＪｍｏｌ−１、−８８９．５ｋＪｍｏｌ−１である。
従って、例えばＩＺＯを酸化物半導体膜に用いた場合、ΔｒＧｏ １を示す元素はＺｎであり、ΔｒＧｏ １＝−６３６．６４ｋＪｍｏｌ−１となり、ＩＴＯを導電膜に用いた場合、ΔｒＧｏ ２を示す元素はＩｎであり、ΔｒＧｏ ２＝−５５３．８２ｋＪｍｏｌ−１となる。
本発明の一形態に係る半導体装置は、上記を満たす構成であれば、その素子構成は特に限定されず、公知の各種の素子構成を採用することができる。
図１は、本発明の一形態に係る半導体装置の一例を示す概略断面図である。
半導体装置１は、基板１０及びゲート絶縁膜１２の間にゲート電極１１を挟持しており、ゲート絶縁膜１２上には半導体薄膜（チャネル層）１３が活性層として積層されている。さらに、半導体薄膜１３の端部付近及びエッチストッパー１４の端部付近を覆うようにしてソース電極・ドレイン電極（導電膜）１５がそれぞれ設けられている。
尚、図１の半導体装置１はいわゆるエッチストッパー型薄膜トランジスタである。本発明の半導体装置は、エッチストッパー型薄膜トランジスタに限定されず、本技術分野で公知の素子構成を採用できる。例えば、チャネルエッチ型の薄膜トランジスタでもよい。
図１は、本発明の一形態に係る半導体装置の一例を示す概略断面図である。
半導体装置１は、基板１０及びゲート絶縁膜１２の間にゲート電極１１を挟持しており、ゲート絶縁膜１２上には半導体薄膜（チャネル層）１３が活性層として積層されている。さらに、半導体薄膜１３の端部付近及びエッチストッパー１４の端部付近を覆うようにしてソース電極・ドレイン電極（導電膜）１５がそれぞれ設けられている。
尚、図１の半導体装置１はいわゆるエッチストッパー型薄膜トランジスタである。本発明の半導体装置は、エッチストッパー型薄膜トランジスタに限定されず、本技術分野で公知の素子構成を採用できる。例えば、チャネルエッチ型の薄膜トランジスタでもよい。
図２は、本発明の一形態に係る半導体装置の他の実施形態を示す概略断面図である。尚、上述した半導体装置１と同じ構成部材には同じ番号を付し、その説明を省略する。半導体装置２は、いわゆるチャネルエッチ型の薄膜トランジスタである。半導体装置２は、エッチストッパー１４が形成されていない点を除き、上述した半導体装置と同じ構成である。
図３は、本発明の一形態に係る薄膜トランジスタの他の実施形態を示す概略断面図である。
薄膜トランジスタ３は、基板１０上に当該基板１０の一部を露出させてソース電極・ドレイン電極１５（導電膜）が形成されており、基板１０の露出部及びソース・ドレイン電極１５の一部を覆うようにして半導体膜１３が形成されている。ソース・ドレイン電極１５の残部及び半導体膜１３を覆うようにしてゲート絶縁膜が１２が形成されており、当該ゲート絶縁膜１２上にゲート電極１１が形成されている。
薄膜トランジスタ３は、基板１０上に当該基板１０の一部を露出させてソース電極・ドレイン電極１５（導電膜）が形成されており、基板１０の露出部及びソース・ドレイン電極１５の一部を覆うようにして半導体膜１３が形成されている。ソース・ドレイン電極１５の残部及び半導体膜１３を覆うようにしてゲート絶縁膜が１２が形成されており、当該ゲート絶縁膜１２上にゲート電極１１が形成されている。
以下、本発明の一形態に係る半導体装置を構成する各要素について説明する。尚、基板については公知のものが使用できる。
［チャネル層（酸化物半導体膜）］
チャネル層である酸化物半導体膜の構成材料は、例えばＩｎ−Ｏ系、Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｉｎ−Ａｌ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｚｎ―Ｏ系、Ｉｎ−Ｔｉ−Ｏ系、Ｉｎ−Ｃａ−Ｏ系、Ｉｎ−Ｓｃ−Ｏ系、Ｉｎ−Ｓｒ−Ｏ系、Ｉｎ−Ｙ−Ｏ系、Ｓｎ−Ｚｎ―Ｏ系、Ａｌ−Ｚｎ―Ｏ系、Ｚｎ−Ｍｇ―Ｏ系、Ｓｎ−Ｍｇ―Ｏ系、Ｉｎ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ―Ｏ系、Ｓｎ−Ｇａ−Ｚｎ―Ｏ系、Ａｌ−Ｇａ−Ｚｎ―Ｏ系、Ｓｎ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｈｆ−Ｚｎ―Ｏ系、Ｉｎ−Ｚｒ−Ｏ系、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｓｉ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ―Ｏ系、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｇａ−Ｔｉ−Ｚｎ−Ｏ系、Ｉｎ−Ｍｇ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｃａ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｍｇ−Ｚｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｔｉ−Ｚｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｃａ−Ｓｎ−Ｚｎ−Ｏ系等が挙げられる。
酸化物半導体膜の構成材料は、上記に限定されず、他の材料系を用いてもよい。上記構成材料に、他の元素を添加した材料系でもよい。さらに、酸化物半導体膜は複数の薄膜が積層されていてもよく、その構造は問わない。
［チャネル層（酸化物半導体膜）］
チャネル層である酸化物半導体膜の構成材料は、例えばＩｎ−Ｏ系、Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｉｎ−Ａｌ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｚｎ―Ｏ系、Ｉｎ−Ｔｉ−Ｏ系、Ｉｎ−Ｃａ−Ｏ系、Ｉｎ−Ｓｃ−Ｏ系、Ｉｎ−Ｓｒ−Ｏ系、Ｉｎ−Ｙ−Ｏ系、Ｓｎ−Ｚｎ―Ｏ系、Ａｌ−Ｚｎ―Ｏ系、Ｚｎ−Ｍｇ―Ｏ系、Ｓｎ−Ｍｇ―Ｏ系、Ｉｎ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ―Ｏ系、Ｓｎ−Ｇａ−Ｚｎ―Ｏ系、Ａｌ−Ｇａ−Ｚｎ―Ｏ系、Ｓｎ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｈｆ−Ｚｎ―Ｏ系、Ｉｎ−Ｚｒ−Ｏ系、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ―Ｏ系、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｓｉ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ―Ｏ系、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ―Ｏ系、Ｉｎ−Ｇａ−Ｔｉ−Ｚｎ−Ｏ系、Ｉｎ−Ｍｇ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｃａ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｍｇ−Ｚｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｔｉ−Ｚｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｃａ−Ｓｎ−Ｚｎ−Ｏ系等が挙げられる。
酸化物半導体膜の構成材料は、上記に限定されず、他の材料系を用いてもよい。上記構成材料に、他の元素を添加した材料系でもよい。さらに、酸化物半導体膜は複数の薄膜が積層されていてもよく、その構造は問わない。
酸化物半導体膜中が含む元素のうち、（１）で示す反応式の標準反応ギブスエネルギーが最も負である値ΔｒＧｏ １を示す元素が、ガリウム、アルミニウム、マグネシウム、ケイ素、カルシウム、チタン、スカンジウム、ストロンチウム、イットリウム、ジルコニウム、ハフニウム、クロム、セリウム及びタンタルから選択されるいずれかであると好ましい。これらの元素が酸化物半導体膜中に含まれることで、導電膜によって酸化物半導体膜中から酸素が引き抜かれて、半導体中のキャリア濃度が変化してしまうことを防ぐことができる。
これらの元素の式（１）における標準生成ギブス自由エネルギーの値は比較的小さいため、ΔｒＧｏ １の値が小さくなりやすく、式（２）を満たす導電膜材料の選択肢を増やすことが可能となる。
これらの元素の式（１）における標準生成ギブス自由エネルギーの値は比較的小さいため、ΔｒＧｏ １の値が小さくなりやすく、式（２）を満たす導電膜材料の選択肢を増やすことが可能となる。
例えば、ＩＺＯを酸化物半導体膜に用いた場合、ΔｒＧｏ １＝−６３６．６４ｋＪｍｏｌ−１となり、導電膜にアルミニウム用いるとΔｒＧｏ ２＝−１０５４．８７ｋＪｍｏｌ−１であり、式（２）を満たさない。
一方、Ｉｎ−Ａｌ−Ｚｎ―Ｏ系を酸化物半導体膜に用いた場合、ΔｒＧｏ １＝−１０５４．８７ｋＪｍｏｌ−１となり、導電膜にアルミニウムを用いた場合であっても、式（２）を満たすことができる。
一方、Ｉｎ−Ａｌ−Ｚｎ―Ｏ系を酸化物半導体膜に用いた場合、ΔｒＧｏ １＝−１０５４．８７ｋＪｍｏｌ−１となり、導電膜にアルミニウムを用いた場合であっても、式（２）を満たすことができる。
酸化物半導体膜は、好ましくはＩｎ、Ｚｎ及びＳｎから選択される１以上の元素を含み、より好ましくはＩｎ、Ｚｎ及びＳｎを含む。
酸化物半導体膜が、Ｉｎ、Ｚｎ及びＳｎから選択される１以上の元素を含むことにより、半導体装置の移動度を高めることができる。
酸化物半導体膜が、Ｉｎ、Ｚｎ及びＳｎから選択される１以上の元素を含むことにより、半導体装置の移動度を高めることができる。
酸化物半導体膜は、窒素を含んでもよい。酸化物半導体膜中の窒素が、アクセプター不純物として機能することができ、窒素の含有量を制御することで、半導体特性を良好にすることが可能である。
酸化物半導体膜は、アモルファスでもよく、結晶を含んでいてもよく、さらに結晶とアモルファスが混在していてもよく、その結晶の形態を問わない。さらに、酸化物半導体膜は、アモルファス薄膜と結晶薄膜等の、異なる結晶形態を有する薄膜の積層体でもよい。
酸化物半導体膜の結晶化した領域は、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の電子線回折像から確認することができる。
酸化物半導体膜の結晶化した領域は、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の電子線回折像から確認することができる。
酸化物半導体膜であるチャネル層の膜厚は、通常１０〜３００ｎｍ、好ましくは２０〜２５０ｎｍ、より好ましくは３０〜２００ｎｍ、さらに好ましくは３５〜１２０ｎｍ、特に好ましくは４０〜８０ｎｍである。チャネル層の膜厚が１０ｎｍ以上であると、大面積に成膜した際の膜厚の不均一性を低減でき、作製したＴＦＴの特性が面内で不均一になることを防ぐことができる。一方、膜厚が３００ｎｍ以下であれば、成膜時間が長くなりすぎずに工業的に有利となる。
酸化物半導体膜のキャリア濃度は、通常１０１９ｃｍ−３以下であり、好ましくは１０１３〜１０１８ｃｍ−３であり、さらに好ましくは１０１４〜１０１８ｃｍ−３であり、特に好ましくは１０１５〜１０１８ｃｍ−３である。
酸化物半導体膜のキャリア濃度が１０１９ｃｍ−３以下であれば、酸化物薄膜が導電化しにくくなり、半導体特性が得られる。キャリア濃度が１０１３ｃｍ−３以上であればキャリア数が十分であり、絶縁膜となりにくく、良好な半導体特性が得られる。
半導体装置の酸化物半導体膜と導電膜が式（２）を満たすことにより、酸化物半導体膜中のキャリア濃度が１０１５〜１０１８ｃｍ−３の範囲内に収まりやすく、１０１９ｃｍ−３超になることを防ぐことができる。
酸化物半導体膜のキャリア濃度が１０１９ｃｍ−３以下であれば、酸化物薄膜が導電化しにくくなり、半導体特性が得られる。キャリア濃度が１０１３ｃｍ−３以上であればキャリア数が十分であり、絶縁膜となりにくく、良好な半導体特性が得られる。
半導体装置の酸化物半導体膜と導電膜が式（２）を満たすことにより、酸化物半導体膜中のキャリア濃度が１０１５〜１０１８ｃｍ−３の範囲内に収まりやすく、１０１９ｃｍ−３超になることを防ぐことができる。
酸化物半導体膜は、このましくはスパッタリング法によって成膜された膜である。
酸化物半導体膜の成膜は、成膜速度の速いＤＣスパッタリング法を適用することができる。酸化物半導体膜の成膜は、上記ＤＣスパッタリング法に加えて、ＲＦスパッタリング法、ＡＣスパッタリング法、パルスＤＣスパッタリング法にも適用することができる。さらに、蒸着法、イオンプレーティング法、パルスレーザー蒸着法等により作製することもできる。
酸化物半導体膜の成膜は、成膜速度の速いＤＣスパッタリング法を適用することができる。酸化物半導体膜の成膜は、上記ＤＣスパッタリング法に加えて、ＲＦスパッタリング法、ＡＣスパッタリング法、パルスＤＣスパッタリング法にも適用することができる。さらに、蒸着法、イオンプレーティング法、パルスレーザー蒸着法等により作製することもできる。
酸化物半導体膜の成膜に使用するスパッタリングガス（雰囲気）としては、アルゴン等の希ガスと酸化性ガスとの混合ガスを用いることができる。酸化性ガスとはＯ２、ＣＯ２、Ｏ３、水蒸気（Ｈ２Ｏ）、Ｎ２Ｏ等が挙げられる。スパッタリングガスは、希ガスと、水蒸気、酸素ガス及び亜酸化窒素ガスから選ばれる一種以上を含有する混合気体が好ましく、少なくとも希ガスと水蒸気とを含有する混合気体であってもよい。
酸化物半導体膜は、上述の元素を含むスパッタリングターゲットを用いて、蒸着法、イオンプレーティング法、パルスレーザー蒸着法等により作製することもできる。
酸化物半導体膜は、上述の元素を含むスパッタリングターゲットを用いて、蒸着法、イオンプレーティング法、パルスレーザー蒸着法等により作製することもできる。
気体雰囲気の圧力（スパッタ圧力）は、プラズマが安定して放電できる範囲であれば特に限定されないが、好ましくは０．１〜３．０Ｐａであり、さらに好ましくは０．１〜１．５Ｐａであり、特に好ましくは０．１〜１．０Ｐａである。スパッタ圧力が３．０Ｐａ以下であれば、スパッタ粒子の平均自由工程を長くすることができ、薄膜の密度を向上させやすくなる。また、スパッタ圧力が０．１Ｐａ以上であると、成膜時に膜中に微結晶が生成するのを防ぎやすくなる。
尚、スパッタ圧力とは、アルゴン等の希ガス原子、水蒸気、酸素ガス等を導入した後のスパッタ開始時の系内の全圧をいう。
尚、スパッタ圧力とは、アルゴン等の希ガス原子、水蒸気、酸素ガス等を導入した後のスパッタ開始時の系内の全圧をいう。
スパッタリング時におけるターゲットと基板との間の距離は、基板の成膜面に対して垂直方向に好ましくは１〜１５ｃｍであり、さらに好ましくは２〜１０ｃｍである。この距離が１ｃｍ以上であれば、基板に到達するターゲット構成元素の粒子の運動エネルギーが大きくなりすぎず、良好な膜特性を得ることができ、膜厚及び電気特性の面内分布を均一にしやすくなる。一方、ターゲットと基板との間隔が１５ｃｍ以下であれば、基板に到達するターゲット構成元素の粒子の運動エネルギーが小さくなりすぎず緻密な膜を得ることができ、良好な半導体特性を得ることができる。
酸化物半導体膜の成膜は、磁場強度が３００〜１５００ガウスの雰囲気下でスパッタリングすることが望ましい。磁場強度が３００ガウス以上であると、プラズマ密度を高くすることができるため、高抵抗のスパッタリングターゲットであっても、問題なくスパッタリングができる。一方、１５００ガウス以下であると、膜厚及び膜中の電気特性が制御しやすくなる。
酸化物半導体膜の成膜を、次のような交流スパッタリングで行ってもよい。
真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、各ターゲットに対して交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
このとき、交流電源からの出力の少なくとも１つを、分岐して接続された２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う。即ち、上記交流電源からの出力の少なくとも１つを分岐して２枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
真空チャンバー内に所定の間隔を置いて並設された３枚以上のターゲットに対向する位置に、基板を順次搬送し、各ターゲットに対して交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
このとき、交流電源からの出力の少なくとも１つを、分岐して接続された２枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う。即ち、上記交流電源からの出力の少なくとも１つを分岐して２枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
尚、交流スパッタリングによって酸化物薄膜を成膜する場合も、例えば、希ガス原子と、水蒸気、酸素ガス及び亜酸化窒素ガスから選ばれる一以上とを含有する混合気体の雰囲気下においてスパッタリングを行うことが好ましく、少なくとも希ガスと水蒸気とを含有する混合気体の雰囲気下においてスパッタリングを行うこともできる。
ＡＣスパッタリングで成膜した場合、工業的に大面積均一性に優れた酸化物層が得られると共に、ターゲットの利用効率の向上が期待できる。
また、１辺が１ｍを超える大面積基板にスパッタ成膜する場合には、たとえば特開２００５−２９０５５０号公報記載のような大面積生産用のＡＣスパッタ装置を使用することが好ましい。
ＡＣスパッタリングで成膜した場合、工業的に大面積均一性に優れた酸化物層が得られると共に、ターゲットの利用効率の向上が期待できる。
また、１辺が１ｍを超える大面積基板にスパッタ成膜する場合には、たとえば特開２００５−２９０５５０号公報記載のような大面積生産用のＡＣスパッタ装置を使用することが好ましい。
特開２００５−２９０５５０号公報記載のＡＣスパッタ装置は、具体的には、真空槽と、真空槽内部に配置された基板ホルダと、この基板ホルダと対向する位置に配置されたスパッタ源とを有する。図４にＡＣスパッタ装置のスパッタ源の要部を示す。スパッタ源は、複数のスパッタ部を有し、板状のターゲット３１ａ〜３１ｆをそれぞれ有し、各ターゲット３１ａ〜３１ｆのスパッタされる面をスパッタ面とすると、各スパッタ部はスパッタ面が同じ平面上に位置するように配置される。各ターゲット３１ａ〜３１ｆは長手方向を有する細長に形成され、各ターゲットは同一形状であり、スパッタ面の長手方向の縁部分（側面）が互いに所定間隔を空けて平行に配置される。従って、隣接するターゲット３１ａ〜３１ｆの側面は平行になる。
真空槽の外部には、交流電源１７ａ〜１７ｃが配置されており、各交流電源１７ａ〜１７ｃの二つの端子のうち、一方の端子は隣接する二つの電極のうちの一方の電極に接続され、他方の端子は他方の電極に接続されている。各交流電源１７ａ〜１７ｃの２つの端子は正負の異なる極性の電圧を出力するようになっており、ターゲット３１ａ〜３１ｆは電極に密着して取り付けられているので、隣接する２つのターゲット３１ａ〜３１ｆには互いに異なる極性の交流電圧が交流電源１７ａ〜１７ｃから印加される。従って、互いに隣接するターゲット３１ａ〜３１ｆのうち、一方が正電位に置かれる時には他方が負電位に置かれた状態になる。
電極のターゲット３１ａ〜３１ｆとは反対側の面には磁界形成手段４０ａ〜４０ｆが配置されている。各磁界形成手段４０ａ〜４０ｆは、外周がターゲット３１ａ〜３１ｆの外周と略等しい大きさの細長のリング状磁石と、リング状磁石の長さよりも短い棒状磁石とをそれぞれ有している。
各リング状磁石は、対応する１個のターゲット３１ａ〜３１ｆの真裏位置で、ターゲット３１ａ〜３１ｆの長手方向に対して平行に配置されている。上述したように、ターゲット３１ａ〜３１ｆは所定間隔を空けて平行配置されているので、リング状磁石もターゲット３１ａ〜３１ｆと同じ間隔を空けて配置されている。
各リング状磁石は、対応する１個のターゲット３１ａ〜３１ｆの真裏位置で、ターゲット３１ａ〜３１ｆの長手方向に対して平行に配置されている。上述したように、ターゲット３１ａ〜３１ｆは所定間隔を空けて平行配置されているので、リング状磁石もターゲット３１ａ〜３１ｆと同じ間隔を空けて配置されている。
ＡＣスパッタで、酸化物ターゲットを用いる場合の交流パワー密度は、３Ｗ／ｃｍ２以上、２０Ｗ／ｃｍ２以下が好ましい。パワー密度が３Ｗ／ｃｍ２以上であると、成膜速度を速くすることができ、生産上経済的である。２０Ｗ／ｃｍ２以下であると、ターゲットが破損するのを防ぐことができる。より好ましいパワー密度は３Ｗ／ｃｍ２〜１５Ｗ／ｃｍ２である。
ＡＣスパッタの周波数は１０ｋＨｚ〜１ＭＨｚの範囲が好ましい。１０ｋＨｚを上回ることで、騒音の問題が発生しにくくなる。１ＭＨｚを超えないと、プラズマが広がりすぎるのを防止し、所望のターゲット位置以外でスパッタが行われ、均一性が損なわれることを防ぐことができる。より好ましいＡＣスパッタの周波数は２０ｋＨｚ〜５００ｋＨｚである。
上記以外のスパッタリング時の条件等は、上述したものから適宜選択すればよい。
ＡＣスパッタの周波数は１０ｋＨｚ〜１ＭＨｚの範囲が好ましい。１０ｋＨｚを上回ることで、騒音の問題が発生しにくくなる。１ＭＨｚを超えないと、プラズマが広がりすぎるのを防止し、所望のターゲット位置以外でスパッタが行われ、均一性が損なわれることを防ぐことができる。より好ましいＡＣスパッタの周波数は２０ｋＨｚ〜５００ｋＨｚである。
上記以外のスパッタリング時の条件等は、上述したものから適宜選択すればよい。
尚、スパッタリングにより成膜する際の基板温度は、２５〜４００℃であることが好ましく、さらに好ましくは２５〜２００℃、特に好ましくは２５〜１２０℃である。
成膜時の基板温度が１２０℃以下であれば成膜時に導入する酸素等の取り込みが減少することを防ぐことができ、加熱後の酸化物半導体膜のキャリア濃度を１０１９ｃｍ−３以下にしやすくなる。また、成膜時の基板温度が２５℃以上であれば薄膜の膜密度が低下しにくくなり、良好な半導体特性が得られやすくなる。
成膜時の基板温度が１２０℃以下であれば成膜時に導入する酸素等の取り込みが減少することを防ぐことができ、加熱後の酸化物半導体膜のキャリア濃度を１０１９ｃｍ−３以下にしやすくなる。また、成膜時の基板温度が２５℃以上であれば薄膜の膜密度が低下しにくくなり、良好な半導体特性が得られやすくなる。
スパッタリングにより得られる酸化物薄膜は、成膜後に１５０〜５００℃に５分〜５時間保持してアニール処理を施すことが好ましい。成膜後のアニール処理温度は２００℃以上４５０℃以下であることがより好ましく、２５０℃以上３５０℃以下であることがさらに好ましい。上記アニールを施すことにより、半導体特性が得られる。
また、加熱時の雰囲気は、特に限定されるわけではないが、キャリア制御性の観点から、大気雰囲気、酸素流通雰囲気が好ましい。
また、加熱時の雰囲気は、特に限定されるわけではないが、キャリア制御性の観点から、大気雰囲気、酸素流通雰囲気が好ましい。
酸化物薄膜の後処理アニール工程においては、酸素の存在下又は不存在下でランプアニール装置、レーザーアニール装置、熱プラズマ装置、熱風加熱装置、接触加熱装置等を用いることができる。
また、上記アニールに代えて、若しくは上記アニールと合わせてＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を行うことも可能である。例えば、５００℃以上の温度で、窒素や希ガス等の不活性雰囲気下で短時間の熱処理を行う。時間は１〜１０分程度が好適である。ＲＴＡを行うことにより、熱処理温度に上限が低い基板を用いても、高温で処理をすることが可能である。
また、上記アニールに代えて、若しくは上記アニールと合わせてＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を行うことも可能である。例えば、５００℃以上の温度で、窒素や希ガス等の不活性雰囲気下で短時間の熱処理を行う。時間は１〜１０分程度が好適である。ＲＴＡを行うことにより、熱処理温度に上限が低い基板を用いても、高温で処理をすることが可能である。
［導電膜（ソース電極及びドレイン電極）］
導電膜はソース・ドレイン電極として機能でき、導電膜の構成材料は、例えば、Ｍｏ，Ａｌ，Ｔｉ，Ｃｕ，Ｔａ，Ｗ，Ｎｉ等の金属；ＭｏＴｉ、ＭｏＡｌ等の合金；ＩＴＯ、ＩＺＯ、ＺｎＯ，ＳｎＯ２等の金属酸化物等が挙げられる。構成材料はこれらに限定されず、他の材料系を用いてもよい。
導電膜はソース・ドレイン電極として機能でき、導電膜の構成材料は、例えば、Ｍｏ，Ａｌ，Ｔｉ，Ｃｕ，Ｔａ，Ｗ，Ｎｉ等の金属；ＭｏＴｉ、ＭｏＡｌ等の合金；ＩＴＯ、ＩＺＯ、ＺｎＯ，ＳｎＯ２等の金属酸化物等が挙げられる。構成材料はこれらに限定されず、他の材料系を用いてもよい。
導電膜の（１）で示す反応式の標準反応ギブスエネルギーが最も負である値ΔｒＧｏ ２を示す元素が、アルミニウム又はチタンのいずれかであると好ましい。
式（２）を満たし、導電膜がアルミニウム、チタン等の式（１）における標準生成ギブス自由エネルギーの値が比較的小さい元素を含むことによって、酸化物半導体膜中から過剰に酸素が引抜かれてしまうことを抑制しつつ、半導体特性に悪影響を与える不安定な酸素のみを引き抜くことができる。これにより、酸化物半導体膜中のキャリア濃度が変化しにくくなり、半導体装置の信頼性を高めることができる。
また、不安定な酸素のみが引き抜かれやすくなるため、酸化物半導体が結晶化しやすくなり、背圧やアニール雰囲気・条件を調整したりしなくとも、結晶性の制御がしやすくなる。
式（２）を満たし、導電膜がアルミニウム、チタン等の式（１）における標準生成ギブス自由エネルギーの値が比較的小さい元素を含むことによって、酸化物半導体膜中から過剰に酸素が引抜かれてしまうことを抑制しつつ、半導体特性に悪影響を与える不安定な酸素のみを引き抜くことができる。これにより、酸化物半導体膜中のキャリア濃度が変化しにくくなり、半導体装置の信頼性を高めることができる。
また、不安定な酸素のみが引き抜かれやすくなるため、酸化物半導体が結晶化しやすくなり、背圧やアニール雰囲気・条件を調整したりしなくとも、結晶性の制御がしやすくなる。
ΔｒＧｏ １を示す元素がアルミニウム元素であり、ΔｒＧｏ ２を示す元素が、アルミニウム元素又はチタン元素であると好ましい。
ΔｒＧｏ １を示す元素、ΔｒＧｏ ２を示す元素が共にアルミニウム元素であると、酸化物半導体膜から導電膜へ酸素の拡散がしにくくなると同時に、酸化物半導体にアルミニウムが含まれていることで、アルミニウムの濃度勾配が緩やかとなり、アルミニウムが導電膜から酸化物半導体膜へ拡散しにくくなる。
また、ΔｒＧｏ １を示す元素がアルミニウム元素、ΔｒＧｏ ２を示す元素がチタン元素であると、接触抵抗を下げやすくなる。チタン元素は密着性に優れている一方で、式（１）で示す標準反応ギブスエネルギーが比較的に小さい（より負である）値をとるため、抵抗の高い酸化物層を形成しやすい。ΔｒＧｏ １を示す元素がアルミニウム元素に選択することで、酸化物層が形成されにくく、密着性が高いために接触抵抗が高くなりにくい。
ΔｒＧｏ １を示す元素、ΔｒＧｏ ２を示す元素が共にアルミニウム元素であると、酸化物半導体膜から導電膜へ酸素の拡散がしにくくなると同時に、酸化物半導体にアルミニウムが含まれていることで、アルミニウムの濃度勾配が緩やかとなり、アルミニウムが導電膜から酸化物半導体膜へ拡散しにくくなる。
また、ΔｒＧｏ １を示す元素がアルミニウム元素、ΔｒＧｏ ２を示す元素がチタン元素であると、接触抵抗を下げやすくなる。チタン元素は密着性に優れている一方で、式（１）で示す標準反応ギブスエネルギーが比較的に小さい（より負である）値をとるため、抵抗の高い酸化物層を形成しやすい。ΔｒＧｏ １を示す元素がアルミニウム元素に選択することで、酸化物層が形成されにくく、密着性が高いために接触抵抗が高くなりにくい。
導電膜の膜厚は、１００〜３０００ｎｍ、好ましくは1００〜２０００ｎｍ，より好ましくは１００〜１０００ｎｍである。
導電膜は、酸化物半導体膜から酸素を引き抜いて導電膜中に拡散しやすいため、複数の薄膜の積層構造にする構造が多用されている。例えば、酸化物半導体膜の上に導電膜を形成する場合、酸化物半導体膜の直上の第１層（第１導電膜）にバリア性の高い導電膜を形成し、さらにその上に第２層（第２導電膜）として電気抵抗の低い導電膜を形成した構造がある。
第１層としては、例えばモリブデンを用いることができる。モリブデンを第１層に用いた時、モリブデンは酸化物半導体膜から酸素を引抜き、界面付近に酸化物を形成する。しかし、モリブデンは式（１）で示す反応式の標準反応ギブスエネルギーの値が比較的大きい金属であり、酸化物半導体から酸素引き抜く力が比較的弱いために、酸化物半導体膜中の酸素欠損量変化に与える影響が小さく、ＴＦＴ特性の変化が起こりにくい。
さらに、界面付近に形成されたモリブデン酸化物がバリアの役目を果たすことで、モリブデンによる過剰な酸素の引抜きが起こりにくくなり、更に、高温加熱にした時でも導電膜から酸化物半導体膜中に元素やイオンが拡散しにくくなるために、ＴＦＴ特性の変化が起こりにくくなる。
さらに、界面付近に形成されたモリブデン酸化物がバリアの役目を果たすことで、モリブデンによる過剰な酸素の引抜きが起こりにくくなり、更に、高温加熱にした時でも導電膜から酸化物半導体膜中に元素やイオンが拡散しにくくなるために、ＴＦＴ特性の変化が起こりにくくなる。
第１層としては、モリブデンの他に、金、銀、ＩＺＯ、ＩＴＯ等の導電膜が好適である。膜厚としては１０〜２００ｎｍ、好ましくは２０〜１００ｎｍ，より好ましくは３０〜５０ｎｍである。
第２層としては、例えばアルミニウムを用いることができる。電気抵抗が小さく導電性が優れた材料を用いることで、ＴＦＴ動作時の消費電力を下げることができ、応答速度も速くすることができる。第２層としては、アルミニウムの他に、銅、銀等の導電膜が好適である。膜厚としては１００〜３０００ｎｍ、好ましくは1００〜２０００ｎｍ，より好ましくは１００〜１０００ｎｍである。
さらに、第２層の上に保護膜として機能する第３層を形成させることもできる。第３層としては、例えばモリブデン及び／又はチタンを用いることができる。
第２層としては、例えばアルミニウムを用いることができる。電気抵抗が小さく導電性が優れた材料を用いることで、ＴＦＴ動作時の消費電力を下げることができ、応答速度も速くすることができる。第２層としては、アルミニウムの他に、銅、銀等の導電膜が好適である。膜厚としては１００〜３０００ｎｍ、好ましくは1００〜２０００ｎｍ，より好ましくは１００〜１０００ｎｍである。
さらに、第２層の上に保護膜として機能する第３層を形成させることもできる。第３層としては、例えばモリブデン及び／又はチタンを用いることができる。
導電膜が上記のような積層体である場合、酸化物半導体膜も積層体であると好ましく、酸化物半導体膜及び導電膜が、第１の酸化物半導体層、第２の酸化物半導体層、第１の導電層及び第２の導電層がこの順に積層した積層体であるとより好ましい。
［保護膜］
酸化物半導体膜上に保護膜が形成されていると好ましい。
保護膜は、ＳｉＮｘ、ＳｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ、ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、ＣａＨｆＯ３、ＰｂＴｉＯ３、ＢａＴａ２Ｏ６、Ｓｍ２Ｏ３、ＳｒＴｉＯ３、ＡｌＮからなる群から選択される１以上の酸化物等を含むことができる。
保護膜は、これら酸化物のうちＳｉＮｘを含有することが好ましい。ＳｉＮｘは、ＳｉＯ２と比較して緻密な膜を形成できるため、保護膜形成後の劣化抑制効果が高いという利点を有する。
酸化物半導体膜上に保護膜が形成されていると好ましい。
保護膜は、ＳｉＮｘ、ＳｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ、ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、ＣａＨｆＯ３、ＰｂＴｉＯ３、ＢａＴａ２Ｏ６、Ｓｍ２Ｏ３、ＳｒＴｉＯ３、ＡｌＮからなる群から選択される１以上の酸化物等を含むことができる。
保護膜は、これら酸化物のうちＳｉＮｘを含有することが好ましい。ＳｉＮｘは、ＳｉＯ２と比較して緻密な膜を形成できるため、保護膜形成後の劣化抑制効果が高いという利点を有する。
保護膜を形成する前に、酸化物半導体膜に対し、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理及び亜酸化窒素プラズマ処理から選択される１以上の処理を施すことができる。このような処理は、酸化物半導体膜を形成した後、保護膜を形成する前であれば、どのタイミングで行ってもよいが、保護膜を形成する直前に行うことが望ましい。
上記の前処理を行うことによって、酸化物半導体膜における酸素欠陥の発生を抑制することができる。
上記の前処理を行うことによって、酸化物半導体膜における酸素欠陥の発生を抑制することができる。
酸化物半導体膜のΔｒＧｏ １を示す元素がリウム、アルミニウム、マグネシウム、ケイ素、カルシウム、チタン、スカンジウム、ストロンチウム、銅、イットリウム、ジルコニウム、ハフニウム、クロム、セリウム、タンタル、タングステンのいずれかである場合、保護膜を形成する場合であっても酸素の脱離が抑制され、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理等を行わない、若しくは処理時間を短くしたりしても半導体特性が得られやすい。
［ゲート絶縁層］
ゲート絶縁層を形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。具体的には、例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ、ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、ＣａＨｆＯ３、ＰｂＴｉＯ３、ＢａＴａ２Ｏ６、ＳｒＴｉＯ３、Ｓｍ２Ｏ３、ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、ＣａＨｆＯ３であり、より好ましくはＳｉＯ２、ＳｉＮｘ、ＨｆＯ２、Ａｌ２Ｏ３である。
ゲート絶縁層を形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。具体的には、例えば、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ、ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、ＣａＨｆＯ３、ＰｂＴｉＯ３、ＢａＴａ２Ｏ６、ＳｒＴｉＯ３、Ｓｍ２Ｏ３、ＡｌＮ等の化合物を用いることができる。これらのなかでも、好ましくはＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＨｆＯ２、ＣａＨｆＯ３であり、より好ましくはＳｉＯ２、ＳｉＮｘ、ＨｆＯ２、Ａｌ２Ｏ３である。
ゲート絶縁膜は、例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長）法により形成することができる。
プラズマＣＶＤ法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やＴＦＴの信頼性低下を招くおそれがある。チャネル層の膜質低下やＴＦＴの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やＴＦＴの信頼性低下を防ぐことができる。
尚、上記の酸化物の酸素数、窒素数は、必ずしも化学量論比と一致していなくともよく、例えば、ＳｉＯ２でもＳｉＯｘでもよいし、ＳｉＮｘでもよい。
プラズマＣＶＤ法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やＴＦＴの信頼性低下を招くおそれがある。チャネル層の膜質低下やＴＦＴの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やＴＦＴの信頼性低下を防ぐことができる。
尚、上記の酸化物の酸素数、窒素数は、必ずしも化学量論比と一致していなくともよく、例えば、ＳｉＯ２でもＳｉＯｘでもよいし、ＳｉＮｘでもよい。
ゲート絶縁膜は、異なる材料からなる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。
［ゲート電極］
ゲート電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
ゲート電極は、異なる２層以上の導電層を積層した多層構造とすることもできる。
ゲート電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ＩＴＯ，ＩＺＯ，ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
ゲート電極は、異なる２層以上の導電層を積層した多層構造とすることもできる。
本発明の一実施形態に係る半導体装置は、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。
半導体装置の構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。
特にボトムゲート構成が、アモルファスシリコンやＺｎＯの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
特にボトムゲート構成が、アモルファスシリコンやＺｎＯの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
本発明の一実施形態に係る半導体装置は、表示装置に好適に用いることができる。大面積のディスプレイ用としては、チャネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャネルエッチ型のボトムゲート構成及びトップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。
半導体装置のＳ値は、トランスファ特性の結果から、Ｌｏｇ（Ｉｄ）―Ｖｇのグラフを作製し、この傾きの逆数から導出することができる。Ｓ値の単位は、Ｖ／ｄｅｃａｄｅであり、小さな値であることが好ましい。
Ｓ値（ＳｗｉｎｇＦａｃｔｏｒ）とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が１桁（１０倍）上昇するときのゲート電圧の増分をＳ値とする。
Ｓ値＝ｄＶｇ／ｄｌｏｇ（Ｉｄｓ）
Ｓ値が小さいほど急峻な立ち上がりとなる（「薄膜トランジスタ技術のすべて」、鵜飼育弘著、２００７年刊、工業調査会）。Ｓ値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。
Ｓ値（ＳｗｉｎｇＦａｃｔｏｒ）とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が１桁（１０倍）上昇するときのゲート電圧の増分をＳ値とする。
Ｓ値＝ｄＶｇ／ｄｌｏｇ（Ｉｄｓ）
Ｓ値が小さいほど急峻な立ち上がりとなる（「薄膜トランジスタ技術のすべて」、鵜飼育弘著、２００７年刊、工業調査会）。Ｓ値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。
半導体装置のＳ値は０．８Ｖ／ｄｅｃ以下が好ましく、０．５Ｖ／ｄｅｃ以下がより好ましく、０．３Ｖ／ｄｅｃ以下がさらに好ましく、０．２Ｖ／ｄｅｃ以下が特に好ましい。０．８Ｖ／ｄｅｃ以下だと駆動電圧が小さくなり消費電力を低減できる可能性がある。特に、有機ＥＬディスプレイで用いる場合は、直流駆動のためＳ値を０．３Ｖ／ｄｅｃ以下にすると消費電力を大幅に低減できるため好ましい。
実施例１−２６
［酸化物半導体膜の作製］
マグネトロンスパッタリング装置に、表１〜４の組成を有するターゲットを装着し、基板としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。ＤＣマグネトロンスパッタリング法又はＡＣマグネトロンスパッタリング法により、スライドガラス上に膜厚５０ｎｍの薄膜を成膜した。成膜時の雰囲気は、Ａｒガスに表１〜４に示す分圧比（％）でＯ２ガス及び／又は水蒸気を導入した混合ガスを使用した。
［酸化物半導体膜の作製］
マグネトロンスパッタリング装置に、表１〜４の組成を有するターゲットを装着し、基板としてスライドガラス（コーニング社製♯１７３７）をそれぞれ装着した。ＤＣマグネトロンスパッタリング法又はＡＣマグネトロンスパッタリング法により、スライドガラス上に膜厚５０ｎｍの薄膜を成膜した。成膜時の雰囲気は、Ａｒガスに表１〜４に示す分圧比（％）でＯ２ガス及び／又は水蒸気を導入した混合ガスを使用した。
ＤＣスパッタは４インチターゲットを用い、以下の条件で行った。
・基板温度：表１〜４に記載の温度
・到達圧力：８．５×１０−５Ｐａ
・雰囲気ガス：表１〜４に示す組成のＡｒガス、Ｏ２ガス及び水蒸気の混合ガス
・スパッタ圧力（全圧）：０．４Ｐａ
・投入電力：表１〜４に記載の出力
・基板温度：表１〜４に記載の温度
・到達圧力：８．５×１０−５Ｐａ
・雰囲気ガス：表１〜４に示す組成のＡｒガス、Ｏ２ガス及び水蒸気の混合ガス
・スパッタ圧力（全圧）：０．４Ｐａ
・投入電力：表１〜４に記載の出力
ＡＣスパッタリングは、具体的には、図４に示す装置を用いて行った。
幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲット３１ａ〜３１ｆを、図４に示すようにそれぞれの長さ方向が平行となるよう２ｍｍの間隔で配置した。磁界形成手段４０ａ〜４０ｆの幅はターゲット３１ａ〜３１ｆと同じ２００ｍｍであった。ガス供給系からスパッタガスであるＡｒ、水蒸気及び／又はＯ２をそれぞれ系内に導入した。
尚、ＡＣスパッタの条件は以下のとおりである。
・基板温度：表１〜４に記載の温度
・到達圧力：８．５×１０−５Ｐａ
・雰囲気ガス：表１〜４に記載の組成のＡｒガス、Ｏ２ガス及び水蒸気の混合ガス
・スパッタ圧力（全圧）：０．５Ｐａ
・交流電源：表１〜４に記載のパワー密度
・交流周波数：表１〜４に記載の周波数
幅２００ｍｍ、長さ１７００ｍｍ、厚さ１０ｍｍの６枚のターゲット３１ａ〜３１ｆを、図４に示すようにそれぞれの長さ方向が平行となるよう２ｍｍの間隔で配置した。磁界形成手段４０ａ〜４０ｆの幅はターゲット３１ａ〜３１ｆと同じ２００ｍｍであった。ガス供給系からスパッタガスであるＡｒ、水蒸気及び／又はＯ２をそれぞれ系内に導入した。
尚、ＡＣスパッタの条件は以下のとおりである。
・基板温度：表１〜４に記載の温度
・到達圧力：８．５×１０−５Ｐａ
・雰囲気ガス：表１〜４に記載の組成のＡｒガス、Ｏ２ガス及び水蒸気の混合ガス
・スパッタ圧力（全圧）：０．５Ｐａ
・交流電源：表１〜４に記載のパワー密度
・交流周波数：表１〜４に記載の周波数
次いで、非晶質膜を形成した基板を表１〜４に示す条件で加熱して酸化物半導体膜を形成した。このガラス基板上に成膜した酸化物半導体膜を、ホール効果測定用素子として用いてＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）にセットし、室温でホール効果（ホール移動度）を評価した。
［薄膜トランジスタの製造］
基板として、膜厚１００ｎｍの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。
ゲート絶縁膜上に表１〜４に示す条件でスパッタ成膜し、表１〜４の組成を有する膜厚５０ｎｍの非晶質薄膜を作製した。レジストとしてＯＦＰＲ♯８００（東京応化工業株式会社製）を使用し、塗布、プレベーク（８０℃、５分）、露光した。現像後、ポストベーク（１２０℃、５分）し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後、熱風加熱炉内にて３００℃で６０分加熱処理（アニール処理）を行い、酸化物半導体膜を形成した。
基板として、膜厚１００ｎｍの熱酸化膜付きの導電性シリコン基板を使用した。熱酸化膜がゲート絶縁膜として機能し、導電性シリコン部がゲート電極として機能する。
ゲート絶縁膜上に表１〜４に示す条件でスパッタ成膜し、表１〜４の組成を有する膜厚５０ｎｍの非晶質薄膜を作製した。レジストとしてＯＦＰＲ♯８００（東京応化工業株式会社製）を使用し、塗布、プレベーク（８０℃、５分）、露光した。現像後、ポストベーク（１２０℃、５分）し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後、熱風加熱炉内にて３００℃で６０分加熱処理（アニール処理）を行い、酸化物半導体膜を形成した。
その後、表１〜４に記載の導電膜をスパッタ成膜により成膜し、ソース／ドレイン電極を所望の形状にパターニングした。尚、実施例１０及び１４は、それぞれモリブデンとチタンの合金、モリブデンとタングステンを使用しており、実施例１２及び１３は導電膜を積層構造にしており、酸化物半導体膜と接する第一層をモリブデンとした。
パターニングは、表１〜４に示すリフトオフ、ドライエッチング、又はウェットエッチングにより行った。パターニングがウェットエッチングの場合、ＰＡＮ（リン酸９１．４ｗｔ％、硝酸３．３ｗｔ％、酢酸５．３ｗｔ％）エッチング液によるバックチャネルエッチングを用いて行い、その後、３００℃で６０分加熱処理を施した。さらに、必要に応じて、後述する保護膜を形成する前段階の処理として、表１〜４で示す酸化物半導体膜のうち、表示した膜に対しては亜酸化窒素プラズマ処理を施した。
その後、プラズマＣＶＤ法（ＰＥＣＶＤ）にて、ＳｉＯｘ、ＳｉＮｘ、又はこれらを組み合わせて成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、図１と同様の構造を有する薄膜トランジスタを作製した。
パターニングは、表１〜４に示すリフトオフ、ドライエッチング、又はウェットエッチングにより行った。パターニングがウェットエッチングの場合、ＰＡＮ（リン酸９１．４ｗｔ％、硝酸３．３ｗｔ％、酢酸５．３ｗｔ％）エッチング液によるバックチャネルエッチングを用いて行い、その後、３００℃で６０分加熱処理を施した。さらに、必要に応じて、後述する保護膜を形成する前段階の処理として、表１〜４で示す酸化物半導体膜のうち、表示した膜に対しては亜酸化窒素プラズマ処理を施した。
その後、プラズマＣＶＤ法（ＰＥＣＶＤ）にて、ＳｉＯｘ、ＳｉＮｘ、又はこれらを組み合わせて成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、図１と同様の構造を有する薄膜トランジスタを作製した。
［薄膜トランジスタの評価］
作製した薄膜トランジスタについて、電界効果移動度（μ）及び閾値電圧（Ｖｔｈ）を評価した。これらの特性値は、半導体パラメーターアナライザー（ケースレーインスツルメンツ株式会社製４２００ＳＣＳ）を用い、室温、遮光環境下（シールドボックス内）で測定した。Ｖｔｈはドレイン電流（Ｉｄ）が１ｎＡの時のゲート電圧（Ｖｇ）とする。
また、盛装したトランジスタについて、ドレイン電圧（Ｖｄ）を５Ｖ及びゲート電圧（Ｖｇ）を−１５〜２５Ｖとして伝達特性を評価した。尚、電界効果移動度（μ）は、線形移動度から算出し、Ｖｇ−μの最大値で定義した。
上記得られた評価結果を表１〜４に示す。
作製した薄膜トランジスタについて、電界効果移動度（μ）及び閾値電圧（Ｖｔｈ）を評価した。これらの特性値は、半導体パラメーターアナライザー（ケースレーインスツルメンツ株式会社製４２００ＳＣＳ）を用い、室温、遮光環境下（シールドボックス内）で測定した。Ｖｔｈはドレイン電流（Ｉｄ）が１ｎＡの時のゲート電圧（Ｖｇ）とする。
また、盛装したトランジスタについて、ドレイン電圧（Ｖｄ）を５Ｖ及びゲート電圧（Ｖｇ）を−１５〜２５Ｖとして伝達特性を評価した。尚、電界効果移動度（μ）は、線形移動度から算出し、Ｖｇ−μの最大値で定義した。
上記得られた評価結果を表１〜４に示す。
作製した薄膜トランジスタについて、ＤＣバイアスストレス試験を行った。具体的には、Ｖｇ＝１５Ｖ、Ｖｄ＝１５ＶのＤＣストレス（ストレス温度８０℃下）を１００００秒印加した前後における、Ｖｔｈの変化量ΔＶｔｈを評価した。結果を表１〜４に示す。
本発明のＴＦＴでは閾値電圧の変動が非常に小さく、ＤＣストレスに対して影響を受けにくいことが分かる。
本発明のＴＦＴでは閾値電圧の変動が非常に小さく、ＤＣストレスに対して影響を受けにくいことが分かる。
作製した薄膜トランジスタのチャネル層に対して、断面ＴＥＭ（透過電子顕微鏡；Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて電子線回折パターンによる結晶性評価を行った。装置は、日立製電界放出型透過電子顕微鏡 ＨＦ−２１００を利用した。
実施例１、２、４、８、１０、１３、１６、１９、２３、２５の素子のチャネル層について断面ＴＥＭ解析を行った結果、観察された回折パターンからフロントチャネル側は非晶質であったが、バックチャネル側は一部に回折パターンが観測され、結晶化している領域を有することが分かった。
実施例３、５、６、９、１１、１５、１８、２０〜２２、２６の素子については、フロントチャネル側、バックチャネル側ともに回折パターンは観測されず、非晶質であることを確認した。
実施例７、１２、１４、１７、２４、２６の素子については、フロントチャネル側、バックチャネル側ともに一部に回折パターンが観測され、結晶化している領域を有することが分かった。
実施例１、２、４、８、１０、１３、１６、１９、２３、２５の素子のチャネル層について断面ＴＥＭ解析を行った結果、観察された回折パターンからフロントチャネル側は非晶質であったが、バックチャネル側は一部に回折パターンが観測され、結晶化している領域を有することが分かった。
実施例３、５、６、９、１１、１５、１８、２０〜２２、２６の素子については、フロントチャネル側、バックチャネル側ともに回折パターンは観測されず、非晶質であることを確認した。
実施例７、１２、１４、１７、２４、２６の素子については、フロントチャネル側、バックチャネル側ともに一部に回折パターンが観測され、結晶化している領域を有することが分かった。
比較例１及び２
表４に記載の組成を有する４インチのスパッタリングターゲットを用い、表４に示すスパッタリング要件とした他は、実施例１〜２６と同様にして酸化物半導体膜及び薄膜トランジスタを作製し、評価した。結果を表４に示す。
表４に示すように、比較例１及び２で作製した薄膜トランジスタは、閾値電圧が−２０Ｖ以下であり、良好な特性でないことがわかる。また、断面ＴＥＭの画像から、比較例１及び２の薄膜トランジスタは、フロントチャネル側、バックチャネル側ともに回折パターンは観測されず、非晶質であることを確認した。
表４に記載の組成を有する４インチのスパッタリングターゲットを用い、表４に示すスパッタリング要件とした他は、実施例１〜２６と同様にして酸化物半導体膜及び薄膜トランジスタを作製し、評価した。結果を表４に示す。
表４に示すように、比較例１及び２で作製した薄膜トランジスタは、閾値電圧が−２０Ｖ以下であり、良好な特性でないことがわかる。また、断面ＴＥＭの画像から、比較例１及び２の薄膜トランジスタは、フロントチャネル側、バックチャネル側ともに回折パターンは観測されず、非晶質であることを確認した。
１，２，３ 半導体装置
１０ 基板
１１ ゲート電極
１２ ゲート絶縁膜
１３ チャネル層
１４ エッチングストッパー
１５ ソース・ドレイン電極
３１ａ〜３１ｆ：ターゲット
４０ａ〜４０ｆ：磁界形成手段
１７ａ〜１７ｃ：交流電源
１０ 基板
１１ ゲート電極
１２ ゲート絶縁膜
１３ チャネル層
１４ エッチングストッパー
１５ ソース・ドレイン電極
３１ａ〜３１ｆ：ターゲット
４０ａ〜４０ｆ：磁界形成手段
１７ａ〜１７ｃ：交流電源
Claims (11)
- 基板上に、ゲート電極、ゲート絶縁層、酸化物半導体膜であるチャネル層、及び導電膜を少なくとも備える半導体装置であって、
前記導電膜が、前記酸化物半導体膜に接しており、
前記酸化物半導体膜中に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧｏ １とし、前記導電膜に含まれる全ての元素を、それぞれ下記式（１）で表わされる反応式に代入し、得られる標準反応ギブスエネルギーのうち最も負となる値をΔｒＧｏ ２としたとき、ΔｒＧｏ １及びΔｒＧｏ ２が下記式（２）を満たす半導体装置。
ｘＭ＋Ｏ２→ｙＭｘ／ｙＯ２／ｙ （１）
ΔｒＧｏ １≦ΔｒＧｏ ２ （２）
（Ｍは、前記酸化物半導体膜又は前記導電膜に含まれる各元素である。
ｘ及びｙは、それぞれ係数であり、Ｍｘ／ｙＯ２／ｙは元素Ｍのうち、最も負となる標準反応ギブスエネルギーを示す酸化物である。） - 前記酸化物半導体膜が、Ｉｎ、Ｚｎ及びＳｎから選択される１以上の元素を含む請求項１に記載の半導体装置。
- 前記酸化物半導体膜が、Ｉｎ、Ｚｎ及びＳｎを含む請求項１又は２に記載の半導体装置。
- 前記ΔｒＧｏ １を示す元素が、リウム、アルミニウム、マグネシウム、ケイ素、カルシウム、チタン、スカンジウム、ストロンチウム、銅、イットリウム、ジルコニウム、ハフニウム、クロム、セリウム、タンタル、タングステンから選択される元素のいずれかである請求項１〜３のいずれかに記載の半導体装置。
- ΔｒＧｏ ２を示す元素が、アルミニウム元素又はチタン元素である請求項１〜４のいずれかに記載の半導体装置。
- ΔｒＧｏ １を示す元素がアルミニウム元素であり、ΔｒＧｏ ２を示す元素が、アルミニウム元素又はチタン元素である請求項１〜５のいずれかに記載の半導体装置。
- 前記酸化物半導体膜のキャリア濃度が１０−１９ｃｍ−３以下である請求項１〜６のいずれかに記載の半導体装置。
- 前記酸化物半導体膜がスパッタリング法によって成膜された膜である請求項１〜７のいずれかに記載の半導体装置。
- 前記チャネル層が複数の半導体膜の積層体である請求項１〜８のいずれかに記載の半導体装置。
- 前記チャネル層及び前記導電膜が、第１の半導体層、第２の半導体層、第１導電体層及び第２の導電体層がこの順に積層した積層体である請求項９に記載の半導体装置。
- 前記酸化物半導体膜上に保護膜が積層している請求項１〜１０のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013101112A JP2014222690A (ja) | 2013-05-13 | 2013-05-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013101112A JP2014222690A (ja) | 2013-05-13 | 2013-05-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014222690A true JP2014222690A (ja) | 2014-11-27 |
Family
ID=52122091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013101112A Pending JP2014222690A (ja) | 2013-05-13 | 2013-05-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014222690A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2019098369A1 (ja) * | 2017-11-20 | 2020-11-19 | 株式会社アルバック | 酸化物半導体薄膜 |
-
2013
- 2013-05-13 JP JP2013101112A patent/JP2014222690A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2019098369A1 (ja) * | 2017-11-20 | 2020-11-19 | 株式会社アルバック | 酸化物半導体薄膜 |
| TWI776995B (zh) * | 2017-11-20 | 2022-09-11 | 日商愛發科股份有限公司 | 氧化物半導體薄膜、薄膜電晶體、薄膜電晶體之製造方法及濺鍍靶 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2011132418A1 (ja) | 成膜方法 | |
| KR101263538B1 (ko) | 반도체 박막, 그의 제조 방법 및 박막 트랜지스터 | |
| TWI585862B (zh) | 半導體元件和該半導體元件的製造方法 | |
| TWI400806B (zh) | A semiconductor thin film, and a method for manufacturing the same, and a thin film transistor | |
| JP5966840B2 (ja) | 酸化物半導体薄膜および薄膜トランジスタ | |
| JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2012235105A (ja) | 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置 | |
| JPWO2009034953A1 (ja) | 薄膜トランジスタ | |
| JP5491258B2 (ja) | 酸化物半導体の成膜方法 | |
| JP5552440B2 (ja) | トランジスタの製造方法 | |
| JP6036984B2 (ja) | 酸窒化物半導体薄膜 | |
| JP2014056945A (ja) | アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ | |
| JP6613314B2 (ja) | 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット | |
| JP2014222690A (ja) | 半導体装置 | |
| WO2016035503A1 (ja) | 薄膜トランジスタ | |
| JP2014055324A (ja) | 酸化物半導体膜の製造方法 |