JP2014216047A - 不揮発性半導体記憶装置及びその制御方法 - Google Patents
不揮発性半導体記憶装置及びその制御方法 Download PDFInfo
- Publication number
- JP2014216047A JP2014216047A JP2014020983A JP2014020983A JP2014216047A JP 2014216047 A JP2014216047 A JP 2014216047A JP 2014020983 A JP2014020983 A JP 2014020983A JP 2014020983 A JP2014020983 A JP 2014020983A JP 2014216047 A JP2014216047 A JP 2014216047A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- voltage
- potential difference
- word line
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】この不揮発性半導体記憶装置は、複数のビット線と、複数のビット線に交差する複数のワード線と、複数のビット線及び複数のワード線の交差部に設けられたメモリセルとを有するメモリセルアレイを備え、更に、ビット線及びワード線に印加する電圧を制御する制御部を備える。メモリセルは、可変抵抗素子と整流素子とを含む。制御部は、選択メモリセルに対し、選択ビット線及び選択ワード線を介して第1電位差を与え、その後、選択メモリセルに対し、選択ビット線及び選択ワード線を介して残留電荷を消去する第2電電位差を与える。
【選択図】図1
Description
<全体システム>
図1は、第1の実施形態に係る不揮発性半導体記憶装置のブロック図の一例である。この不揮発性半導体記憶装置は、複数のワード線WLと、このワード線WLに交差する複数のビット線BLと、これらワード線WL及びビット線BLの各交差部に設けられた複数のメモリセルMCとを有するメモリセルアレイ1を備える。
また、メモリセルアレイ1のワード線WL方向に隣接する位置には、メモリセルアレイ1のワード線WLを選択し、メモリセルMCのデータ消去、メモリセルMCへのデータ書き込み、及びメモリセルMCからのデータ読み出しに必要な電圧を印加するロウ制御回路3が設けられている。
次に、図1にも示した本実施形態に用いるメモリセルMCについて説明する。
本実施形態のメモリセルMCは、ワード線WL及びビット線BLの交差部に直列接続されたメモリ素子と整流素子を有する。
メモリ素子には、可変抵抗素子又は相変化素子を用いることができる。可変抵抗素子とは、電圧、電流、熱などによって抵抗値が変化する材料からなる素子のことである。相変化素子とは、相変化によって抵抗値や容量などの物性が変化する材料からなる素子のことである。
(1) 金属−半導体転移、金属−絶縁体転移、金属−金属転移、絶縁体−絶縁体転移、絶縁体−半導体転移、絶縁体−金属転移、半導体−半導体転移、半導体−金属転移、又は半導体−絶縁体転移
(2) 金属−超伝導体転移などの量子状態の相変化
(3) 常磁性体−強磁性体転移、反強磁性体−強磁性体転移、強磁性体−強磁性体転移、フェリ磁性体−強磁性体転移、又はこれらの転移の組み合わせからなる転移
(4) 常誘電体−強誘電体転移、常誘電体−焦電体転移、常誘電体−圧電体転移、強誘電体−強誘電体転移、反強誘電体−強誘電体転移、又はこれらの転移の組み合わせからなる転移
(5) 上記(1)〜(4)の転移の組み合わせからなる転移であり、例えば、金属、絶縁体、半導体、強誘電体、常誘電体、焦電体、圧電体、強磁性体、フェリ磁性体、螺旋磁性体、常磁性体、又は反強磁性体から、強誘電強磁性体への転移、又はその逆の転移
この定義によれば、相変化素子は可変抵抗素子に含まれる事になるが、本実施形態の可変抵抗素子は、主として、金属酸化物、金属化合物、有機物薄膜、カーボン、カーボンナノチューブ等からなる素子を意味するものとする。
図2に示すように、メモリセルMCは、下層のワード線WL(或いはビット線BL)と上層のビット線BL(或いはワード線WL)の交差部に設けられている。メモリセルMCは、下層から上層に掛けて下部電極、n型半導体(N+Si)/真性半導体(Non dope Si)/p型半導体(P+Si)からなるPINダイオード、及び電極/メモリ素子/電極からなるメモリ素子部が積層された柱状に形成されている。なお、PINダイオードの膜厚は、50n〜150nmの範囲内で設定されている。
図3に示すように、メモリセルMCは、下層のワード線WL(或いはビット線BL)と上層のビット線BL(或いはワード線WL)の交差部に設けられている。下層から上層に掛けて、下部電極、p型半導体(P+Si)/n型半導体(N+Si)/p型半導体(P+Si)からなるPNP素子、及びメモリ素子部が積層されて形成されている。
このPNP素子の膜厚についても、50n〜150nmの範囲内で設定されている。また、メモリセルMCの整流素子として、PNP素子に替えて、n型半導体(N+Si)/p型半導体(P+Si)/n型半導体(N+Si)からなるNPN素子を使用することもできる。
以下では、主にメモリ素子をReRAM等の可変抵抗素子として説明する。
メモリセルアレイ1を三次元構造化させた場合、各層毎にメモリセルMCの可変抵抗素子及び整流素子の位置関係、整流素子の向きの組み合わせは様々に選択することができる。
次に、メモリセルMCに対するデータ書き込み/消去動作について説明する。以下において、可変抵抗素子VRを高抵抗状態から低抵抗状態に遷移させる書き込み動作を「セット動作」、低抵抗状態から高抵抗状態に遷移させる消去動作を「リセット動作」と呼ぶ。なお、以下の説明で出てくる電流値、電圧値等に関しては一例であって、可変抵抗素子VRや整流素子Rfの材料、サイズ等によって異なるものである。
メモリセルMCに対するセット/リセット動作については、セット動作及びリセット動作を同一極性のバイアス印加によって実現するユニポーラ動作と、セット動作及びリセット動作を異なる極性のバイアス印加によって実現するバイポーラ動作の2つの方法がある。
セット動作では、電流密度にして1×105〜1×107A/cm2の電流、又は、1〜2Vの電圧を可変抵抗素子VRに印加しなければいけない。したがって、メモリセルMCにセット動作させる場合、このような所定の電流或いは電圧が印加されるように整流素子Rfに順方向電流を流す必要がある。
リセット動作には、電流密度にして1×103〜1×106A/cm2の電流、又は、1〜3Vの電圧を可変抵抗素子VRに印加しなければいけない。したがって、メモリセルMCにリセット動作させる場合、このような所定の電流或いは電圧が印加されるように整流素子Rfに順方向電流を流す必要がある。
つまり、図6に示すように、選択ワード線WL0<1>に所定の電圧V(例えば、3V)、その他のワード線WL0<0>、WL0<2>に0Vを供給する。また、選択ビット線BL0<1>に0V、その他のビット線BL0<0>、BL0<2>に電圧Vを供給する。
その結果、選択メモリセルMC0<1,1>には電位差Vが供給される。非選択ワード線WL0<0>、WL0<2>及び非選択ビット線BL0<0>、<2>に接続された非選択メモリセルMC0<0,0>、MC0<0,2>、MC0<2,0>、MC0<2,2>には、電位差−Vが供給される。その他のメモリセルMC0、つまり、選択ワード線WL0<1>、選択ビット線BL0<1>のいずれかにのみ接続されている非選択メモリセル(以下、「半選択メモリセル」と呼ぶ)MC0<1,0>、MC0<1,2>、MC0<0,1>、MC0<2,1>には、電位差0が供給される。
バイポーラ動作の場合、基本的に(1)ユニポーラ動作の場合と異なりメモリセルMCの双方向に電流を流す点、(2)動作速度、動作電流、動作電圧がユニポーラ動作の値から変化する点、(3)半選択メモリセルMCにもバイアスが印加される点を考慮しなければいけない。
つまり、図7に示すように、選択ワード線WL0<1>に所定の電圧V(例えば、3V)、その他のワード線WL0<0>、WL0<2>にV/2(例えば、1.5V)を供給する。また、選択ビット線BL0<1>に0V、その他のビット線BL0<0>、BL0<2>に電圧V/2を供給する。
以上のように、ユニポーラ動作、バイポーラ動作のいずれが採用されるかに拘わらず、セット動作又はリセット動作のために選択メモリセルが選択されると、その選択メモリセルに所定の電流が流れる。例えば、図6のように、メモリセルMC0<1、1>がセット動作又はリセット動作の選択メモリセルとして選択された場合を想定する。この場合、選択メモリセルMC0<1、1>でのセット動作又はリセット動作の完了後、選択メモリセルMC0<1、1>への電圧の印加(電圧V)が終了した場合、選択メモリセル選択メモリセルMC0<1、1>に流れる電流は理想的には瞬時に零になる。しかし、現実の選択メモリセルMC0<1、1>においては、図8に示すように、選択メモリセルMC0<1、1>には、電圧印加終了後にも短時間ながら逆回復電流が流れる場合がある。また、選択メモリセルへの電圧印加終了直後には、例えばPINダイオードの真正半導体部や、PNダイオードの接合部分に残留電荷が残存する場合がある。この残留電荷は、特にダイオードとしてインパットダイオードを用い、インパクトイオン化現象を利用して電流を増加させた場合において顕著である。
まず、図9に示すように、各種動作(セット動作、リセット動作、リード動作等)のための動作パルス電圧VAが印加される。この動作パルス電圧VAが印加されると、メモリセルMC中の整流素子に多くの電荷(ホール、電子)が発生し、動作パルス電圧VAの印加の終了後もしばらく残留すると共に、これに基づく逆方向電流が流れる。
次に、第2の実施の形態に係る不揮発性半導体記憶装置を、図18〜図19Bを参照して説明する。この第2の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
次に、第3の実施の形態に係る不揮発性半導体記憶装置を、図20〜図21Bを参照して説明する。この第3の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
次に、第4の実施の形態に係る不揮発性半導体記憶装置を、図22〜図23Bを参照して説明する。この第4の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
次に、第5の実施の形態に係る不揮発性半導体記憶装置を、図24〜図25Bを参照して説明する。この第5の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
次に、第6の実施の形態に係る不揮発性半導体記憶装置を、図26を参照して説明する。この第6の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
次に、第7の実施の形態に係る不揮発性半導体記憶装置を、図27を参照して説明する。この第7の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
この実施の形態では、ユニポーラ動作(図6)を行う装置において、例えばワード線WLn−1とビット線BLn−1の交点に位置するメモリセルに、前述の動作パルス電圧VAに相当する電圧Vsを印加してオーバーセット動作を行った後、前述の残留電荷消去パルス電圧VEに相当する電圧Vprを印加してパーシャルリセット動作を行う。この点は第2の実施の形態と同様である。ただし、この実施の形態は、非選択ビット線BLと非選択ワード線WLの印加電圧の切り替えに特徴を有している。
次に、第8の実施の形態に係る不揮発性半導体記憶装置を、図28を参照して説明する。この第8の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
次に、第9の実施の形態に係る不揮発性半導体記憶装置を、図29を参照して説明する。この第9の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
次に、第10の実施の形態に係る不揮発性半導体記憶装置を、図30を参照して説明する。この第10の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
この実施の形態では、バイポーラ動作(図7)を行う装置において、例えばワード線WLn−1とビット線BLn−1の交点に位置するメモリセルに、前述の動作パルス電圧VAに相当する電圧Vrを印加してオーバーリセット動作を行った後、前述の残留電荷消去パルス電圧VEに相当する電圧−Vpsを印加してパーシャルセット動作を行う。この点は第4の実施の形態と同様である。ただし、この実施の形態は、非選択ビット線BLと非選択ワード線WLの印加電圧の切り替えに特徴を有している。
次に、第11の実施の形態に係る不揮発性半導体記憶装置を、図31を参照して説明する。この第11の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
この第11の実施の形態は、メモリセルを順次選択していく場合に、メモリセルがビット線BL及びワード線WLに対し斜め方向に移動していくような制御が行われる点に特徴を有している。例えば、図31に示すように、まずビット線BLn−1及びワード線WLn−1に接続されるメモリセルMC0<2,0>を選択してセット動作を行う。このとき、制御回路は選択ワード線WLn−1に電圧Vsを印加する一方、選択ビット線BLn−1には電圧として0Vを印加し、結果として選択メモリセルMC0<2,0>に電位差Vsが与えられるようにする。制御回路は非選択ワード線WLに0Vを印加し、非選択ビット線BLに電圧Vunsを印加する。
次に、第12の実施の形態に係る不揮発性半導体記憶装置を、図32を参照して説明する。この第12の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
この第12の実施の形態は、第11の実施の形態と同様に、メモリセルを順次選択していく場合に、メモリセルがビット線BL及びワード線WLに対し斜め方向に移動していくような制御が行われる点に特徴を有している。また、本実施例では、バイポーラ動作(図7)を行う装置を例に挙げて説明する。
なお、斜め方向への移動は、第12の実施の形態と同様に、一直線状の移動であってもよいし、ジグザグ状の移動でもよい。
次に、第13の実施の形態に係る不揮発性半導体記憶装置を、図33を参照して説明する。この第13の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
この第13の実施の形態は、第11〜12の実施の形態と同様に、メモリセルを順次選択していく場合に、メモリセルがビット線BL及びワード線WLに対し斜め方向に移動していくような制御が行われる点に特徴を有している。
次に、第14の実施の形態に係る不揮発性半導体記憶装置を、図34を参照して説明する。この第14の実施の形態の装置の概略構成は、図1〜図5と略同一であるので、以下では重複する説明は省略する。
この第14の実施の形態は、第11〜13の実施の形態と同様に、メモリセルを順次選択していく場合に、メモリセルがビット線BL及びワード線WLに対し斜め方向に移動していくような制御が行われる点に特徴を有している。
最後に、上記の実施形態に係るメモリセルアレイに用いる材料についてまとめる。なお、x、yは、任意の組成比を表している。
整流素子を構成するp型半導体、n型半導体、及び真正半導体の材料には、Si、SiGe、SiC、Ge、C等の半導体のグループから選択することができる。
整流素子を構成する上部半導体との接合部には、Si、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Rh、Pd、Ag、Cd、In、Sn、La、Hf、Ta、W、Re、Os、Ir、Pt、Auで作るシリサイドを使用し、これらシリサイドには、Sc、Ti、V,Cr、Mn、Fe、Co、Ni、Cu、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、La、Hf、Ta、W、Re、Os、Ir、Pt、Auを1又は2以上添加したものを使用する。
整流素子を構成する複数の絶縁層は、例えば、以下の材料から選択される。
・ SiO2、Al2O3、Y2O3、La2O3、Gd2O3、Ce2O3、CeO2、Ta2O5、HfO2、ZrO2、TiO2、HfSiO、HfAlO、ZrSiO、ZrAlO、AlSiO
・ AM2O4
但し、A及びMは、同じ又は異なる元素で、且つ、Al、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Geのうちの一つである。
AM2O4には、例えば、Fe3O4、FeAl2O4、Mn1+xAl2−xO4+y、Co1+xAl2−xO4+y、MnOx等がある。
・ AMO3
但し、A及びMは、同じ又は異なる元素で、且つ、Al、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Snのうちの一つである。
AMO3には、例えば、LaAlO3、SrHfO3、SrZrO3、SrTiO3等がある。
(2) 酸窒化物
・ SiON、AlON、YON、LaON、GdON、CeON、TaON、HfON、ZrON、TiON、LaAlON、SrHfON、SrZrON、SrTiON、HfSiON、HfAlON、ZrSiON、ZrAlON、AlSiON
・ 上記(1)に示す酸化物の酸素元素の一部を窒素元素で置換した材料
特に、整流素子を構成する絶縁層は、それぞれ、SiO2、 SiN、 Si3N4、Al2O3、SiON、HfO2、HfSiON、Ta2O5、TiO2、SrTiO3のグループから選択されるのが好ましい。
なお、SIO2、SiN、SiONなどのSi系の絶縁膜に関しては、酸素元素、窒素元素の濃度がそれぞれ1×1018atoms/cm3以上であるものを含む。
但し、複数の絶縁層のバリアハイトは、互いに異なる。
また、絶縁層には、欠陥準位を形成する不純物原子、又は、半導体/メタルドット(量子ドット)を含む材料も含まれる。
メモリセルMCの可変抵抗素子、或いは、整流素子内にメモリ機能を組み込んだ場合のメモリ層には、例えば、以下の材料が用いられる。
(1) 酸化物
・ SiO2、Al2O3、Y2O3、La2O3、Gd2O3、Ce2O3、CeO2、Ta2O5、HfO2、ZrO2、TiO2、HfSiO、HfAlO、ZrSiO、ZrAlO、AlSiO
・ AM2O4
但し、A及びMは、同じ又は異なる元素で、且つ、Al、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Geのうちの一つまたは複数個の組み合わせである。
AM2O4には、例えば、Fe3O4、FeAl2O4、Mn1+xAl2−xO4+y、Co1+xAl2−xO4+y、MnOx等がある。
・ AMO3
但し、A及びMは、同じ又は異なる元素で、且つ、Al、La、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Snのうちの一つまたは複数個の組み合わせである。
AMO3には、例えば、LaAlO3、SrHfO3、SrZrO3、SrTiO3等がある。
(2) 酸窒化物
・ SiON、AlON、YON、LaON、GdON、CeON、TaON、HfON、ZrON、TiON、LaAlON、SrHfON、SrZrON、SrTiON、HfSiON、HfAlON、ZrSiON、ZrAlON、AlSiON
メモリ素子は、例えば、二元系又は三元系の金属酸化物や有機物(単層膜やナノチューブを含む)等から構成される。例えば、カーボンであれば単層膜、ナノチューブ、グラフェン、フラーレン等の2次元構造を含む。金属酸化物は、上記(1)に示す酸化物や(2)に示す酸窒化物を含む。
メモリセルMCに用いられる電極層には、金属元素単体または複数の混合物、シリサイドや酸化物、窒化物などが挙げられる。
具体的には、Pt、Au、Ag、TiAlN、SrRuO、Ru、RuN、Ir、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、TiN、TaN、LaNiO、Al、PtIrOx、PtRhOx、Rh、TaAlN、SiTiOx、WSix、TaSix、PdSix、PtSix、IrSix、ErSix、YSix、HfSix、NiSix、CoSix、TiSix、VSix、CrSix、MnSix、FeSix等から構成される。
電極層は、バリアメタル層、又は接着層としての機能を同時に有していてもよい。
メモリセルアレイ1のワード線WL、ビット線BLとして機能する導電線は、W、WN、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、TiN、WSix、TaSix、PdSix、ErSix、YSix、PtSix、HfSix、NiSix、CoSix、TiSix、VSix、CrSix、MnSix、FeSix等から構成される。
Claims (11)
- 複数のビット線と、前記複数のビット線に交差する複数のワード線と、前記複数のビット線及び複数のワード線の交差部に設けられたメモリセルとを有するメモリセルアレイと、
前記ビット線及びワード線に印加する電圧を制御する制御部と
を備え、
前記メモリセルは、可変抵抗素子と整流素子とを含み、
前記制御部は、選択メモリセルに対し、選択ビット線及び選択ワード線を介して第1電位差を与え、
その後、前記選択メモリセルに対し、選択ビット線及び選択ワード線を介して残留電荷を消去する第2電位差を与えるよう構成された
ことを特徴とする不揮発性半導体記憶装置。 - 前記制御部は、前記第1電位差により、複数の前記メモリセルの抵抗値の一部が目標範囲を超える程度にまで変化させた後、
前記第2電位差により、前記メモリセルの抵抗値を前記目標範囲内に制御する
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記制御部は、前記第1電位差により、複数の前記メモリセルの抵抗値の一部が目標範囲に届かない程度にまで変化させた後、
前記第2電位差により、前記メモリセルの抵抗値を前記目標範囲内に制御する
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記制御部は、前記第1電位差により、前記メモリセルの抵抗値を高抵抗状態から低抵抗状態に変化させるセット動作を行うよう構成されている
請求項2または3記載の不揮発性半導体記憶装置。 - 前記制御部は、前記第1電位差により、前記メモリセルの抵抗値を低抵抗状態から高低抵抗状態に変化させるリセット動作を行うよう構成されている
請求項2または3記載の不揮発性半導体記憶装置。 - 前記制御部は、前記第2電位差を与えた後、前記メモリセルの抵抗値が前記目標範囲内にあるか否かを判定するベリファイ動作を実行するように構成された請求項2または3記載の不揮発性半導体記憶装置。
- 前記制御部は、同一のビット線又はワード線に沿って形成される複数の前記メモリセルを順次選択して第1動作を実行するように構成され、
選択ビット線には第3電圧を印加し、選択ワード線には第4電圧を印加し、
前記選択ビット線を除く非選択ビット線には前記第3電圧とは異なる第5電圧を印加し、前記選択ワード線を除く非選択ワード線には前記第4電圧とは異なる第6電圧を印加し、
前記制御部は、選択メモリセルに対し、前記第3電圧と前記第4電圧の差としての第1電位差を与えて前記第1動作を実行する一方、
前記第1動作が終了したメモリセルには、前記第3電圧と前記第6電圧の差、又は前記第4電圧と前記第5電圧の差としての第2電位差を与える
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記制御部は、選択メモリセルが接続されたビット線及びワード線とは異なるビット線及びワード線に接続されるメモリセルを順次選択して第1動作を実行するように構成され、
選択ビット線には第3電圧を印加し、選択ワード線には第4電圧を印加し、
前記選択ビット線を除く非選択ビット線には前記第3電圧とは異なる第5電圧を印加し、前記選択ワード線を除く非選択ワード線には前記第4電圧とは異なる第6電圧を印加し、
前記制御部は、選択メモリセルに対し、前記第3電圧と前記第4電圧の差としての第1電位差を与えて前記第1動作を実行する一方、
前記第1動作が終了したメモリセルには、前記第5電圧と前記第6電圧の差としての第2電位差を与える
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 複数のビット線と、前記複数のビット線に交差する複数のワード線と、前記複数のビット線及び複数のワード線の交差部に設けられたメモリセルとを有するメモリセルアレイを備え、前記メモリセルは可変抵抗素子と整流素子とを含む不揮発性半導体記憶装置の制御方法において、
選択メモリセルに対し、選択ビット線及び選択ワード線を介して所定の動作のための第1電位差を与え、
前記選択メモリセルに対し、選択ビット線及び選択ワード線を介して残留電荷を消去する第2電位差を与える
ことを特徴とする不揮発性半導体記憶装置の制御方法。 - 前記第1電位差により、複数の前記メモリセルの抵抗値の一部が目標範囲を超える程度にまで変化させた後、
前記第2電位差により、前記メモリセルの抵抗値を前記目標範囲内に制御する
ことを特徴とする請求項8記載の不揮発性半導体記憶装置の制御方法。 - 前記第1電位差により、複数の前記メモリセルの抵抗値の一部が目標範囲に届かない程度にまで変化させた後、
前記第2電位差により、前記メモリセルの抵抗値を前記目標範囲内に制御する
ことを特徴とする請求項8記載の不揮発性半導体記憶装置の制御方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361816113P | 2013-04-25 | 2013-04-25 | |
US61/816,113 | 2013-04-25 | ||
US14/020,583 | 2013-09-06 | ||
US14/020,583 US9230646B2 (en) | 2013-04-25 | 2013-09-06 | Nonvolatile semiconductor memory device and control method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014216047A true JP2014216047A (ja) | 2014-11-17 |
Family
ID=51789144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014020983A Pending JP2014216047A (ja) | 2013-04-25 | 2014-02-06 | 不揮発性半導体記憶装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9230646B2 (ja) |
JP (1) | JP2014216047A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109754835A (zh) * | 2017-11-02 | 2019-05-14 | 三星电子株式会社 | 存储装置 |
JP2019087295A (ja) * | 2017-11-02 | 2019-06-06 | 三星電子株式会社Samsung Electronics Co.,Ltd. | メモリー装置 |
WO2019116932A1 (ja) * | 2017-12-11 | 2019-06-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
JP2020502720A (ja) * | 2016-10-28 | 2020-01-23 | マイクロン テクノロジー,インク. | メモリセルを含む装置及びその動作方法 |
US11074971B2 (en) | 2015-11-04 | 2021-07-27 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11482280B2 (en) | 2016-08-08 | 2022-10-25 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5793526B2 (ja) * | 2013-03-15 | 2015-10-14 | 株式会社東芝 | 半導体記憶装置 |
US9406362B2 (en) * | 2013-06-17 | 2016-08-02 | Micron Technology, Inc. | Memory tile access and selection patterns |
TWI688957B (zh) * | 2014-11-06 | 2020-03-21 | 日商索尼半導體解決方案公司 | 非揮發性記憶體裝置、及非揮發性記憶體裝置之控制方法 |
US9595327B2 (en) * | 2015-03-06 | 2017-03-14 | Kabushiki Kaisha Toshiba | Variable resistance memory device and verify method thereof |
JP6829125B2 (ja) * | 2017-03-23 | 2021-02-10 | キオクシア株式会社 | 半導体記憶装置 |
JP2021047937A (ja) | 2019-09-17 | 2021-03-25 | キオクシア株式会社 | 半導体記憶装置 |
CN115863306B (zh) * | 2023-02-23 | 2023-05-12 | 长鑫存储技术有限公司 | 反熔丝结构及其制备方法、反熔丝阵列结构、存储器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100091551A1 (en) * | 2008-10-10 | 2010-04-15 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
US20100124097A1 (en) * | 2008-11-20 | 2010-05-20 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
US20110176351A1 (en) * | 2010-01-18 | 2011-07-21 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing same |
JP2012064254A (ja) * | 2010-09-14 | 2012-03-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7663132B2 (en) * | 2002-04-04 | 2010-02-16 | Kabushiki Kaisha Toshiba | Resistance change memory device |
JP2003346484A (ja) | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP4719233B2 (ja) | 2008-03-11 | 2011-07-06 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5329987B2 (ja) * | 2009-01-09 | 2013-10-30 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP5282607B2 (ja) | 2009-02-26 | 2013-09-04 | ソニー株式会社 | 抵抗変化型メモリデバイスおよびその動作方法 |
-
2013
- 2013-09-06 US US14/020,583 patent/US9230646B2/en not_active Expired - Fee Related
-
2014
- 2014-02-06 JP JP2014020983A patent/JP2014216047A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100091551A1 (en) * | 2008-10-10 | 2010-04-15 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
JP2010092568A (ja) * | 2008-10-10 | 2010-04-22 | Toshiba Corp | 半導体記憶装置 |
US20100124097A1 (en) * | 2008-11-20 | 2010-05-20 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
JP2010123198A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Corp | 半導体記憶装置 |
US20110176351A1 (en) * | 2010-01-18 | 2011-07-21 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing same |
JP2011146111A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
JP2012064254A (ja) * | 2010-09-14 | 2012-03-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11074971B2 (en) | 2015-11-04 | 2021-07-27 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11615844B2 (en) | 2015-11-04 | 2023-03-28 | Micron Technology, Inc. | Apparatuses and methods including memory and operation of same |
US11798620B2 (en) | 2016-08-08 | 2023-10-24 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
US11482280B2 (en) | 2016-08-08 | 2022-10-25 | Micron Technology, Inc. | Apparatuses including multi-level memory cells and methods of operation of same |
JP2020502720A (ja) * | 2016-10-28 | 2020-01-23 | マイクロン テクノロジー,インク. | メモリセルを含む装置及びその動作方法 |
JP7130523B2 (ja) | 2017-11-02 | 2022-09-05 | 三星電子株式会社 | メモリー装置 |
CN109754835A (zh) * | 2017-11-02 | 2019-05-14 | 三星电子株式会社 | 存储装置 |
CN109754835B (zh) * | 2017-11-02 | 2023-10-10 | 三星电子株式会社 | 存储装置 |
JP2019087295A (ja) * | 2017-11-02 | 2019-06-06 | 三星電子株式会社Samsung Electronics Co.,Ltd. | メモリー装置 |
JPWO2019116932A1 (ja) * | 2017-12-11 | 2021-01-14 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
US11211123B2 (en) | 2017-12-11 | 2021-12-28 | Sony Semiconductor Solutions Corporation | Semiconductor device |
WO2019116932A1 (ja) * | 2017-12-11 | 2019-06-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
JP7290575B2 (ja) | 2017-12-11 | 2023-06-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US9230646B2 (en) | 2016-01-05 |
US20140321194A1 (en) | 2014-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014216047A (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
JP6151650B2 (ja) | 記憶装置 | |
JP2012064254A (ja) | 不揮発性半導体記憶装置 | |
CN101859599B (zh) | 使用字线过度驱动和高k金属栅极提升磁性隧道结的编程电流 | |
US8759806B2 (en) | Semiconductor memory device | |
US9165933B2 (en) | Vertical bit line TFT decoder for high voltage operation | |
JP6153479B2 (ja) | 半導体記憶装置 | |
JP5161911B2 (ja) | 抵抗変化メモリ | |
JP5388710B2 (ja) | 抵抗変化メモリ | |
US7414879B2 (en) | Semiconductor memory device | |
US8139392B2 (en) | Nonvolatile semiconductor memory device and writing method of the same | |
WO2015035038A1 (en) | Vertical bit line wide band gap tft selection transistor of a 3d rram | |
JP2010218603A (ja) | 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法 | |
KR20120026635A (ko) | 비휘발성 메모리의 계층적 교차 어레이 | |
JP5269010B2 (ja) | 不揮発性半導体記憶装置 | |
US11978509B2 (en) | Semiconductor memory devices with differential threshold voltages | |
Lu et al. | State-of-the-art flash memory devices and post-flash emerging memories | |
US8958235B2 (en) | Semiconductor memory device | |
US20150109868A1 (en) | Nonvolatile semiconductor memory device | |
US9196343B2 (en) | Non-volatile semiconductor memory device | |
JP2012119566A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170627 |