JP2014209784A - デジタル周波数検出を使用して入力信号からクロックおよびデータを再生するための方法およびデジタル回路 - Google Patents
デジタル周波数検出を使用して入力信号からクロックおよびデータを再生するための方法およびデジタル回路 Download PDFInfo
- Publication number
- JP2014209784A JP2014209784A JP2014140296A JP2014140296A JP2014209784A JP 2014209784 A JP2014209784 A JP 2014209784A JP 2014140296 A JP2014140296 A JP 2014140296A JP 2014140296 A JP2014140296 A JP 2014140296A JP 2014209784 A JP2014209784 A JP 2014209784A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sample
- circuit
- value
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000005070 sampling Methods 0.000 claims abstract description 228
- 230000007704 transition Effects 0.000 claims abstract description 176
- 230000004044 response Effects 0.000 claims abstract description 24
- 238000013461 design Methods 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000011084 recovery Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000013508 migration Methods 0.000 claims description 12
- 230000005012 migration Effects 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 19
- 230000000630 rising effect Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- 230000000717 retained effect Effects 0.000 description 10
- 230000010363 phase shift Effects 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 6
- 230000009028 cell transition Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000011045 prefiltration Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】特定の実施形態では、デジタル回路は、受信信号の連続サンプル間の移行に関連する情報を比較するように動作可能な周波数検出回路を含む。周波数検出回路は、所定の数の連続サンプルが同じ値を有することに応答して受信信号のサンプリングレートを低下させるための制御信号を生成するように、さらに動作可能である。デジタル回路は、連続サンプル間の移行に関連する情報を周波数検出回路に提供するように動作可能なデジタル位相検出器も含む。
【選択図】図1
Description
102 サンプラ
104 デジタル位相検出器
106 サンプル移行情報
108 周波数検出回路
110 連続サンプルカウント論理
112 ストレージ
114 データ経路
116 データ経路
120 データ経路
122 入力信号
124 制御信号
126 データ経路
200 デジタル回路
204 サンプラ
206 位相補間器
208 バングバング位相検出器(PD)
210 周波数検出回路
212 多数決デシメータ
214 デジタルループフィルタ
216 積分器
218 エンコーダ
220 クロックジェネレータ
222 直並列変換器
224 クロックおよびデータ再生(CDR)位置合せ検出器
270 NORゲート
300 デジタル回路
302 直並列変換器
304 周波数検出回路
308 デジタルループフィルタ
310 積分器
324 加算回路
326 第2の乗算器
328 第1の乗算器
330 第2の加算回路
342 差動入力信号
400 デジタル回路
402 XORゲート
404 XORゲート
406 XORゲート
408 XORゲート
410 フリップフロップアレイ
460 ANDゲート
462 ANDゲート
464 ANDゲート
466 ORゲート
468 データ経路
470 NORゲート
472 NORゲート
476 データ経路
480 XORゲート
482 状態検出論理
502 CLK0波形
504 CLK90波形
506 CLK180波形
508 CLK270波形
510 CLK0波形
512 入力信号データ
514 サンプリングデータ
612 入力信号データ
614 サンプリングデータ
900 デバイス
910 デジタル信号プロセッサ(DSP)
922 システムオンチップデバイス
926 ディスプレイコントローラ
928 ディスプレイ
930 入力デバイス
932 メモリ
934 コーダ/デコーダ(コーデック)
936 スピーカー
938 マイクロフォン
940 ワイヤレスコントローラ
942 ワイヤレスアンテナ
944 電源
946 デジタル回路
950 サンプラ
952 位相検出器
954 周波数検出回路
956 割込みレジスタ
958 サンプリングレート制御レジスタ
968 命令
1000 電子デバイス製造プロセス
1002 物理デバイス情報
1004 ユーザインターフェース
1006 研究用コンピュータ
1008 プロセッサ
1010 メモリ
1012 ライブラリファイル
1014 設計用コンピュータ
1016 プロセッサ
1018 メモリ
1020 電子設計自動化(EDA)ツール
1022 回路設計情報
1024 ユーザインターフェース
1026 GDSIIファイル
1028 製造プロセス
1030 マスク製造業者
1032 代表的なマスク
1034 ウエハ
1036 代表的なダイ
1038 パッケージングプロセス
1040 代表的なパッケージ
1042 PCB設計情報
1044 ユーザインターフェース
1046 コンピュータ
1048 プロセッサ
1050 メモリ
1052 GERBERファイル
1054 基板組立プロセス
1056 代表的なPCB
1058 代表的なプリント回路アセンブリ(PCA)
1060 製品製造プロセス
1062 第1の代表的な電子デバイス
1064 第2の代表的な電子デバイス
Claims (25)
- サンプラが、連続した信号サンプルを提供するために、受信信号をサンプリングレート周波数でサンプリングするステップと、
デジタル位相検出器が、サンプル移行情報を生成するために、前記連続した信号サンプルを比較するステップと、
周波数検出回路が、前記サンプル移行情報を記憶し、
第1のしきい値数の前記連続した信号サンプルが同じ値を有することを前記サンプル移行情報が示すことに応答して、前記サンプリングレート周波数を下げると共に、
第2のしきい値数の前記連続した信号サンプルが変動するビット値を有することを前記サンプル移行情報が示すことに応答して、前記受信信号の前記サンプリングレート周波数を上げる、ステップと
を含む、方法。 - 前記第1のしきい値数が、前記受信信号に関連する符号化方式に関連付けられた最大非移行時間に対する参照によって決定される、請求項1に記載の方法。
- 前記符号化方式が8ビット/10ビット(8b/10b)を含み、前記連続した信号サンプルの前記第1のしきい値数が12であると共に、前記連続した信号サンプルの前記第2のしきい値数が3である、請求項2に記載の方法。
- 前記第1のしきい値数の前記連続した信号サンプルが前記同じ値を有するかどうかを決定するステップをさらに含む、請求項1に記載の方法。
- 前記デジタル位相検出器が、バングバング位相検出器(BBPD)である、請求項1に記載の方法。
- 前記サンプル移行情報が、移行タイミング情報値を含む、請求項1に記載の方法。
- 前記サンプリングレート周波数が前記周波数検出回路によって下げられ、前記方法が、
クロックおよびデータ再生(CDR)ロックインを検出するステップと、
前記CDRロックインを検出することに応答して、前記周波数検出回路を選択的に無効にするステップと
をさらに含む請求項1に記載の方法。 - 前記第2のしきい値数の連続した信号サンプルが直前の連続した信号サンプルからの変化した値を有することを前記サンプル移行情報が示すことに応答して、前記サンプリングレート周波数を上げるステップをさらに含む、請求項1に記載の方法。
- 連続した信号サンプルを提供するために、受信信号をサンプリングレート周波数でサンプリングするように動作可能なサンプラと、
サンプル移行情報を生成するために、前記連続した信号サンプルを比較するように動作可能なデジタル位相検出器と、
前記サンプル移行情報を記憶し、第1のしきい値数の前記連続した信号サンプルが同じ値を有することに応答して、前記サンプリングレート周波数を下げるための第1の制御信号を生成し、第2のしきい値数の前記連続した信号サンプルが変動する値を有することに応答して、前記サンプリングレート周波数を上げるための第2の制御信号を生成するように動作可能な周波数検出回路と
を含む装置。 - 前記サンプラが、前記第1の制御信号及び前記第2の制御信号を受け取るように構成されたレート制御入力を含む請求項9に記載の装置。
- 前記サンプル移行情報が、移行タイミング情報値を含む、請求項9に記載の装置。
- 前記周波数検出回路がフリップフロップのアレイを含み、
前記フリップフロップのアレイが、第1のフリップフロップのセット、第2のフリップフロップのセット、及び第3のフリップフロップのセットを含み、
前記第1のフリップフロップのセットが、XOR回路のセットから第1の値を受け取り、
前記XOR回路のセットが、前記連続した信号サンプルを入力として受け取り、
前記第2のフリップフロップのセットが、前記第1のフリップフロップのセットから第2の値を受け取り、
前記第3のフリップフロップのセットが、前記第2のフリップフロップのセットから第3の値を受け取る、請求項11に記載の装置。 - 前記第1のフリップフロップのセットが、4個のフリップフロップを含み、前記第2のフリップフロップのセットが、4個のフリップフロップを含み、前記第3のフリップフロップのセットが、4個のフリップフロップを含み、前記XOR回路のセットの第1のXOR回路が、前記連続した信号サンプルの第1の信号サンプル及び前記連続した信号サンプルの第2の信号サンプルを入力として受け取り、前記XOR回路のセットの第2のXOR回路が、前記連続した信号サンプルの前記第2の信号サンプル及び前記連続した信号サンプルの第3の信号サンプルを入力として受け取り、前記XOR回路のセットの第3のXOR回路が、前記連続した信号サンプルの前記第3の信号サンプル及び前記連続した信号サンプルの第4の信号サンプルを入力として受け取り、前記XOR回路のセットの第4のXOR回路が、前記連続した信号サンプルの前記第4の信号サンプル及び前記連続した信号サンプルの第5の信号サンプルを入力として受け取る、請求項12に記載の装置。
- 複数の入力NOR回路が、前記第1のフリップフロップのセットの第1の出力のセット、前記第2のフリップフロップのセットの第2の出力のセット、及び前記第3のフリップフロップのセットの第3の出力のセットを受け取り、前記複数の入力NOR回路が、前記第1の制御信号を生成する、請求項13に記載の装置。
- 第1のAND回路が、前記第1のXOR回路の第1の出力及び前記第2のXOR回路の第2の出力を受け取り、第2のAND回路が、前記第2のXOR回路の前記第2の出力及び前記第3のXOR回路の第3の出力を受け取り、第3のAND回路が、前記第3のXOR回路の前記第3の出力及び前記第4のXOR回路の第4の出力を受け取り、OR回路が、前記第1のAND回路の第5の出力、前記第2のAND回路の第6の出力、及び前記第3のAND回路の第7の出力を受け取り、前記OR回路が、前記第2の制御信号を生成する、請求項13に記載の装置。
- 前記連続した信号サンプルが、多相クロック信号に基づく、前記受信信号の信号サンプルであり、第1の信号サンプルが、前記多相クロック信号の第1のクロック信号に基づいて取得され、第2の信号サンプルが、前記多相クロック信号の第2のクロック信号に基づいて取得され、第3の信号サンプルが、前記多相クロック信号の第3のクロック信号に基づいて取得され、第4の信号サンプルが、前記多相クロック信号の第4のクロック信号に基づいて取得され、前記第2のクロック信号は、90度位相がシフトされた前記第1のクロック信号であり、前記第3のクロック信号は、180度位相がシフトされた前記第1のクロック信号であり、前記第4のクロック信号は、270度位相がシフトされた前記第1のクロック信号である、請求項9に記載の装置。
- 前記連続した信号サンプルが、3ギガヘルツを超える符号化レートで符号化される、請求項9に記載の装置。
- 少なくとも1つの半導体ダイに統合された、請求項9に記載の装置。
- 前記周波数検出回路が、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、またはコンピュータに統合される、請求項9に記載の装置。
- サンプラが、連続した信号サンプルを提供するために、受信信号をサンプリングレート周波数でサンプリングするステップと、
デジタル位相検出器が、サンプル移行情報を生成するために、前記連続した信号サンプルを比較するステップと、
周波数検出回路が、前記サンプル移行情報を記憶し、
第1のしきい値数の前記連続した信号サンプルが同じ値を有することを前記サンプル移行情報が示すことに応答して、前記サンプリングレート周波数を下げると共に、
第2のしきい値数の前記連続した信号サンプルが変動するビット値を有することを前記サンプル移行情報が示すことに応答して、前記受信信号の前記サンプリングレート周波数を上げる、ステップと
を含む動作を実行するようにプロセッサによって実行可能な命令を記録するコンピュータ可読記録媒体。 - 前記サンプリングレート周波数が前記周波数検出回路によって下げられ、前記動作が、
前記受信信号のクロックおよびデータ再生(CDR)ロックインを検出するステップと、
前記CDRロックインを検出したことに応答して前記周波数検出回路を無効にするステップと
をさらに含む、請求項20に記載のコンピュータ可読記録媒体。 - 前記プロセッサが、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、または固定位置のデータユニットに統合される、請求項20に記載のコンピュータ可読記録媒体。
- 半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って、前記半導体デバイスを製造するステップとを含み、前記半導体デバイスが、
連続した信号サンプルを提供するために、受信信号をサンプリングレート周波数でサンプリングするように動作可能なサンプラと、
サンプル移行情報を生成するために、前記連続した信号サンプルを比較するように動作可能なデジタル位相検出器と、
前記サンプル移行情報を記憶し、第1のしきい値数の前記連続した信号サンプルが同じ値を有することに応答して、前記サンプリングレート周波数を下げるための第1の制御信号を生成し、第2のしきい値数の前記連続した信号サンプルが変動する値を有することに応答して、前記サンプリングレート周波数を上げるための第2の制御信号を生成するように動作可能な周波数検出回路とを含む、方法。 - 前記データファイルがGDSIIフォーマットを有する、請求項23に記載の方法。
- 前記データファイルがGERBERフォーマットを有する、請求項23に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/938,405 US8798217B2 (en) | 2010-11-03 | 2010-11-03 | Method and digital circuit for recovering a clock and data from an input signal using a digital frequency detection |
US12/938,405 | 2010-11-03 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013537827A Division JP5908920B2 (ja) | 2010-11-03 | 2011-11-03 | デジタル周波数検出を使用して入力信号からクロックおよびデータを再生するための方法およびデジタル回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014209784A true JP2014209784A (ja) | 2014-11-06 |
JP5735686B2 JP5735686B2 (ja) | 2015-06-17 |
Family
ID=45048209
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013537827A Active JP5908920B2 (ja) | 2010-11-03 | 2011-11-03 | デジタル周波数検出を使用して入力信号からクロックおよびデータを再生するための方法およびデジタル回路 |
JP2014140296A Active JP5735686B2 (ja) | 2010-11-03 | 2014-07-08 | デジタル周波数検出を使用して入力信号からクロックおよびデータを再生するための方法およびデジタル回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013537827A Active JP5908920B2 (ja) | 2010-11-03 | 2011-11-03 | デジタル周波数検出を使用して入力信号からクロックおよびデータを再生するための方法およびデジタル回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8798217B2 (ja) |
EP (1) | EP2636179B1 (ja) |
JP (2) | JP5908920B2 (ja) |
KR (1) | KR101488923B1 (ja) |
CN (1) | CN103238290B (ja) |
WO (1) | WO2012061631A1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8666013B1 (en) * | 2011-03-22 | 2014-03-04 | Altera Corporation | Techniques for clock data recovery |
KR101829829B1 (ko) * | 2011-10-04 | 2018-02-20 | 에스케이하이닉스 주식회사 | 필터링 회로 및 그를 포함하는 반도체 집적 회로 |
US9385816B2 (en) | 2011-11-14 | 2016-07-05 | Intel Corporation | Methods and arrangements for frequency shift communications by undersampling |
US9148250B2 (en) | 2012-06-30 | 2015-09-29 | Intel Corporation | Methods and arrangements for error correction in decoding data from an electromagnetic radiator |
US9014564B2 (en) | 2012-09-24 | 2015-04-21 | Intel Corporation | Light receiver position determination |
US9178615B2 (en) | 2012-09-28 | 2015-11-03 | Intel Corporation | Multiphase sampling of modulated light with phase synchronization field |
US9218532B2 (en) | 2012-09-28 | 2015-12-22 | Intel Corporation | Light ID error detection and correction for light receiver position determination |
US9203541B2 (en) * | 2012-09-28 | 2015-12-01 | Intel Corporation | Methods and apparatus for multiphase sampling of modulated light |
US9590728B2 (en) | 2012-09-29 | 2017-03-07 | Intel Corporation | Integrated photogrammetric light communications positioning and inertial navigation system positioning |
US8804889B2 (en) * | 2013-01-10 | 2014-08-12 | Lsi Corporation | Receiver with dual clock recovery circuits |
KR102059467B1 (ko) * | 2013-06-28 | 2019-12-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 반도체 시스템 |
JP6244722B2 (ja) * | 2013-08-01 | 2017-12-13 | 富士通株式会社 | Cdr回路 |
GB2520716A (en) | 2013-11-28 | 2015-06-03 | Ibm | Clock recovery method and apparatus |
TWI519119B (zh) * | 2014-04-17 | 2016-01-21 | 創意電子股份有限公司 | 時脈資料回復電路與方法 |
KR102247301B1 (ko) * | 2014-06-09 | 2021-05-03 | 삼성전자주식회사 | 클럭 데이터 복원 회로 및 이의 동작 방법 |
KR101668234B1 (ko) * | 2014-07-02 | 2016-10-21 | 주식회사 아나패스 | 양방향 통신 방법 및 이를 이용한 양방향 통신 장치 |
US9401723B2 (en) * | 2014-12-12 | 2016-07-26 | Freescale Semiconductor, Inc. | XOR phase detector, phase-locked loop, and method of operating a PLL |
CN105871370B (zh) | 2015-01-20 | 2018-12-21 | 瑞昱半导体股份有限公司 | 时钟数据恢复电路及其频率侦测方法 |
US9832338B2 (en) | 2015-03-06 | 2017-11-28 | Intel Corporation | Conveyance of hidden image data between output panel and digital camera |
TWI556584B (zh) * | 2015-03-26 | 2016-11-01 | 威盛電子股份有限公司 | 相位偵測裝置以及相位調整方法 |
US9407424B1 (en) * | 2015-04-09 | 2016-08-02 | Texas Instruments Incorporated | Fast locking clock and data recovery using only two samples per period |
CN105991112B (zh) * | 2015-07-06 | 2018-10-23 | 龙迅半导体(合肥)股份有限公司 | 一种数据时钟恢复电路及其相位插值器 |
US9531529B1 (en) * | 2015-09-21 | 2016-12-27 | Cadence Design Systems, Inc. | System and method for saddle point locking detection during clock and data recovery |
US9923564B2 (en) * | 2015-11-17 | 2018-03-20 | Mediatek Inc. | Clock data recovery apparatus and method capable of reducing more noise as well as tracking larger frequency offsets |
CN105634451B (zh) * | 2015-12-29 | 2018-08-28 | 龙迅半导体(合肥)股份有限公司 | 一种数据时钟恢复电路及其相位插值器 |
CN107800427B (zh) * | 2016-09-05 | 2021-04-06 | 创意电子股份有限公司 | 时脉数据回复模块 |
KR102663432B1 (ko) | 2016-12-28 | 2024-05-07 | 삼성전자주식회사 | 클록 데이터 복원 회로 및 이를 포함하는 수신기 |
US10411593B1 (en) | 2018-03-12 | 2019-09-10 | Samsung Display Co., Ltd. | Average and decimate operations for bang-bang phase detectors |
US10630461B2 (en) * | 2018-09-18 | 2020-04-21 | Samsung Display Co., Ltd. | Efficient frequency detectors for clock and data recovery circuits |
KR102210489B1 (ko) * | 2019-03-27 | 2021-02-02 | 한국과학기술원 | 기준기를 필요로 하지 않는 클럭 복원기 및 이를 포함하는 유선통신용 시리얼 수신기 |
KR20210073299A (ko) | 2019-12-10 | 2021-06-18 | 삼성전자주식회사 | 클록 데이터 복원 회로 및 이를 포함하는 장치 |
US11245554B1 (en) * | 2020-06-17 | 2022-02-08 | Xilinx, Inc. | Frequency detector for clock data recovery |
TW202329645A (zh) * | 2021-11-11 | 2023-07-16 | 南韓商三星電子股份有限公司 | 時鐘資料恢復電路、數位環路濾波器以及包括其的裝置 |
US11870880B2 (en) | 2022-01-31 | 2024-01-09 | Samsung Display Co., Ltd. | Clock data recovery (CDR) with multiple proportional path controls |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0317159A2 (en) * | 1987-11-19 | 1989-05-24 | AT&T Corp. | Clock recovery arrangement |
EP0502260A1 (en) * | 1991-03-05 | 1992-09-09 | ALCATEL BELL Naamloze Vennootschap | Synchronizing circuit |
US20050286643A1 (en) * | 2004-04-16 | 2005-12-29 | Thine Electronics, Inc. | Transmitter circuit, receiver circuit, clock data recovery phase locked loop circuit, data transfer method and data transfer system |
US7409031B1 (en) * | 2002-10-04 | 2008-08-05 | Silicon Image, Inc. | Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization |
US20090147901A1 (en) * | 2006-11-09 | 2009-06-11 | Viet Linh Do | Auto Frequency Acquisition Maintenance in a Clock and Data Recovery Device |
US20100215118A1 (en) * | 2007-06-05 | 2010-08-26 | Rambus, Inc. | Techniques for multi-wire encoding with an embedded clock |
JP2011135149A (ja) * | 2009-12-22 | 2011-07-07 | Renesas Electronics Corp | クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5297181A (en) | 1992-01-17 | 1994-03-22 | Alesis | Method and apparatus for providing a digital audio interface protocol |
US5862157A (en) | 1997-02-24 | 1999-01-19 | Texas Instruments Incorporated | Method and circuitry for monitoring a digital channel |
AU2001275880A1 (en) * | 2000-07-10 | 2002-01-21 | Silicon Laboratories, Inc. | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
US6952405B2 (en) | 2000-12-05 | 2005-10-04 | Sycamore Networks, Inc. | Coding scheme using a transition indicator for signal transmission in optical communications networks |
US20040052528A1 (en) | 2002-05-13 | 2004-03-18 | Ross Halgren | Jitter control in optical network |
US7183864B1 (en) * | 2002-07-17 | 2007-02-27 | Silicon Laboratories Inc. | Ring oscillator for use in parallel sampling of high speed data |
US7430252B2 (en) | 2002-09-10 | 2008-09-30 | Intel Corporation | Apparatus and method for WGIO phase modulation |
US7359458B2 (en) * | 2003-07-31 | 2008-04-15 | Analog Devices, Inc. | Structures and methods for capturing data from data bit streams |
US7409032B2 (en) | 2005-05-13 | 2008-08-05 | Global Nuclear Fuel - Americas, Llc | Method of fuel bundle consideration in a reactor |
EP1894296B1 (en) * | 2005-05-24 | 2011-04-13 | Finisar Corporation | Pattern-dependent phase detector for clock recovery |
US7577193B2 (en) * | 2005-06-28 | 2009-08-18 | Intel Corporation | Adaptive equalizer |
US7555085B1 (en) | 2005-08-23 | 2009-06-30 | Sun Microsystems, Inc. | CDR algorithms for improved high speed IO performance |
US8831140B2 (en) * | 2007-03-16 | 2014-09-09 | Altera Corporation | Protocol-agnostic automatic rate negotiation for high-speed serial interface in a programmable logic device |
US8300753B2 (en) * | 2008-07-29 | 2012-10-30 | Fujitsu Limited | Triple loop clock and data recovery (CDR) |
-
2010
- 2010-11-03 US US12/938,405 patent/US8798217B2/en active Active
-
2011
- 2011-11-03 KR KR1020137014270A patent/KR101488923B1/ko active IP Right Grant
- 2011-11-03 WO PCT/US2011/059207 patent/WO2012061631A1/en active Application Filing
- 2011-11-03 JP JP2013537827A patent/JP5908920B2/ja active Active
- 2011-11-03 EP EP11788647.3A patent/EP2636179B1/en active Active
- 2011-11-03 CN CN201180057864.1A patent/CN103238290B/zh active Active
-
2014
- 2014-07-08 JP JP2014140296A patent/JP5735686B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0317159A2 (en) * | 1987-11-19 | 1989-05-24 | AT&T Corp. | Clock recovery arrangement |
JPH01161936A (ja) * | 1987-11-19 | 1989-06-26 | American Teleph & Telegr Co <Att> | デジタルpllによるクロック回復装置 |
EP0502260A1 (en) * | 1991-03-05 | 1992-09-09 | ALCATEL BELL Naamloze Vennootschap | Synchronizing circuit |
US7409031B1 (en) * | 2002-10-04 | 2008-08-05 | Silicon Image, Inc. | Data sampling method and apparatus with alternating edge sampling phase detection for loop characteristic stabilization |
US20050286643A1 (en) * | 2004-04-16 | 2005-12-29 | Thine Electronics, Inc. | Transmitter circuit, receiver circuit, clock data recovery phase locked loop circuit, data transfer method and data transfer system |
US20090147901A1 (en) * | 2006-11-09 | 2009-06-11 | Viet Linh Do | Auto Frequency Acquisition Maintenance in a Clock and Data Recovery Device |
US20100215118A1 (en) * | 2007-06-05 | 2010-08-26 | Rambus, Inc. | Techniques for multi-wire encoding with an embedded clock |
JP2011135149A (ja) * | 2009-12-22 | 2011-07-07 | Renesas Electronics Corp | クロックデータリカバリ回路、表示装置用データ転送装置及び表示装置用データ転送方法 |
Non-Patent Citations (2)
Title |
---|
JPN6012029392; M.Ramezaniほか: '「A 10Gb/s CDR with a Half-rate Bang-Bang Phease Detector」' Proceedings of the 2003 International Symposium on Circuits and Systems Vol.2, 2003, pp.II-181 - II-184, IEEE * |
JPN6012029393; M.Ramezaniほか: '「Jitter Analysis of a PLL-based CDR with a Bang-Bang Phease Detector」' The 2002 45th Midwest Symposium on Circuits and Systems Vol.3, 2002, pp. III-393 - III-396, IEEE * |
Also Published As
Publication number | Publication date |
---|---|
JP5908920B2 (ja) | 2016-04-26 |
EP2636179A1 (en) | 2013-09-11 |
JP5735686B2 (ja) | 2015-06-17 |
KR101488923B1 (ko) | 2015-02-02 |
US20120109356A1 (en) | 2012-05-03 |
US8798217B2 (en) | 2014-08-05 |
EP2636179B1 (en) | 2020-12-23 |
CN103238290A (zh) | 2013-08-07 |
JP2013545403A (ja) | 2013-12-19 |
KR20130087549A (ko) | 2013-08-06 |
CN103238290B (zh) | 2016-03-23 |
WO2012061631A1 (en) | 2012-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5735686B2 (ja) | デジタル周波数検出を使用して入力信号からクロックおよびデータを再生するための方法およびデジタル回路 | |
US8405426B2 (en) | Method and apparatus to serialize parallel data input values | |
US9875209B2 (en) | Synchronous data-link throughput enhancement technique based on data signal duty-cycle and phase modulation/demodulation | |
JP5960362B2 (ja) | クロック信号を調整するシステムおよび方法 | |
US8493109B2 (en) | System and method to control a power on reset signal | |
US8611178B2 (en) | Device and method to perform memory operations at a clock domain crossing | |
US8433944B2 (en) | Clock divider system and method with incremental adjustment steps while controlling tolerance in clock duty cycle | |
US8638173B2 (en) | System and method of calibrating a phase-locked loop while maintaining lock | |
KR101810097B1 (ko) | 저전력 메모리 동작들을 수행하기 위한 시스템 및 방법 | |
WO2017172341A2 (en) | On-chip clock controller | |
US20100286807A1 (en) | System and Method of Verification of Analog Circuits | |
JP4014501B2 (ja) | クロック復元回路およびデータ受信回路 | |
EP4395179A1 (en) | Electronic device, operating method thereof, and electronic system | |
Dobhal et al. | Application of Multilevel Phase Detector for Clock And Recovery Circuits | |
JP2005234972A (ja) | クロック異常検出システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5735686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |