JP2014192518A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2014192518A JP2014192518A JP2013069828A JP2013069828A JP2014192518A JP 2014192518 A JP2014192518 A JP 2014192518A JP 2013069828 A JP2013069828 A JP 2013069828A JP 2013069828 A JP2013069828 A JP 2013069828A JP 2014192518 A JP2014192518 A JP 2014192518A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- fillet
- semiconductor device
- primer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
【課題】本明細書は、半導体チップを金属板にハンダ付けし、樹脂でモールドした半導体装置に関し、金属板と樹脂パッケージが剥離し難い半導体装置を提供する。
【解決手段】本明細書が開示する半導体装置10は、金属板3と、ハンダ層8を介して金属板3に固定されている半導体チップ5と、金属板3に接するとともに、半導体チップ5をモールドしている樹脂パッケージ12を備える。半導体装置10は、金属板3を平面視したときに、ハンダ層8のフィレット8aの縁に隣接するように、金属板3に窪み4が設けられている。フィレットの縁に集まった余分なプライマは窪み4に流れ込み、プライマの膜厚が増大することを防ぐ。
【選択図】図3
【解決手段】本明細書が開示する半導体装置10は、金属板3と、ハンダ層8を介して金属板3に固定されている半導体チップ5と、金属板3に接するとともに、半導体チップ5をモールドしている樹脂パッケージ12を備える。半導体装置10は、金属板3を平面視したときに、ハンダ層8のフィレット8aの縁に隣接するように、金属板3に窪み4が設けられている。フィレットの縁に集まった余分なプライマは窪み4に流れ込み、プライマの膜厚が増大することを防ぐ。
【選択図】図3
Description
本発明は、半導体チップを樹脂でモールドした半導体装置とその製造方法に関する。
半導体チップを金属板の上にハンダ付けし、樹脂でモールドした半導体装置が知られている。本明細書では、半導体チップをモールドしている樹脂のボディを樹脂パッケージと称する。金属板は、リードフレームの場合もあれば、半導体チップの熱を樹脂パッケージの外へ放出する放熱板である場合もある。なお、「モールドする」という表現の代わりに、「封止する」あるいは、「パッケージ化する」という表現を用いてもよい。
多くの場合、樹脂パッケージは射出成形によって作られる。半導体チップをモールドする樹脂と金属板あるいは半導体チップとの接合性を高めるため、樹脂パッケージと金属板(あるいは半導体チップ)の間にプライマ(下地材)を介在させることがある(例えば特許文献1)。
なお、本明細書が開示する技術とは目的を異にするが、本明細書が開示する半導体装置と構造が似ている技術を開示する文献として、特許文献2を挙げておく。特許文献2が開示する半導体装置は次の通りである。基板に半導体チップが固定され、その半導体チップが樹脂でモールドされている。基板には貫通孔が設けられており、貫通孔の内面にはメッキが施されている。半導体チップをモールドする樹脂は貫通孔にも充填されている。特許文献2の技術は、樹脂パッケージの内部の水分を外部に排出することを目的とする。メッキと樹脂は接合性が高くないので、メッキと樹脂の境界が経路となって水分が樹脂パッケージの外へ排出される。
金属板あるいは半導体チップの表面に形成されるプライマ層が厚いとその表層だけが硬化し、内部が硬化しない状態となってしまう虞がある。それゆえ、プライマ層は、膜厚が薄く均一であることが好ましい。具体的には、プライマ層の膜厚は、20ミクロン以下が好ましく、さらに好ましくは10ミクロン以下である。
プライマ層の膜厚の上記値は、半導体チップと金属板の間のハンダ層の厚み(通常は約150ミクロン程度)と比較すると一桁小さいことなる。プライマは金属板だけでなく、半導体チップの露出部やハンダ層の露出部にも塗布される。よく知られているように、
2つの物体(本件の場合は半導体チップと金属板)を接合するハンダ層の側端部位はフィレットと呼ばれる。半導体装置では金属板の面積が半導体チップの面積よりも大きいので、両者の間のハンダ層のフィレットは、半導体チップの側から金属板の側に向かって裾拡がりとなる。プライマを単純に塗布すると、フィレットと金属板の境界(即ちフィレットの縁)においてプライマ層が厚くなってしまう。そうすると、完成した半導体装置において、膜厚部分では内部が十分固化しないことがあり、樹脂パッケージが剥離し易くなってしまう。本明細書が開示する技術は、フィレット近傍においてプライマ層の膜厚が大きくなることを抑制し、剥離が生じ難い半導体装置を提供する。
2つの物体(本件の場合は半導体チップと金属板)を接合するハンダ層の側端部位はフィレットと呼ばれる。半導体装置では金属板の面積が半導体チップの面積よりも大きいので、両者の間のハンダ層のフィレットは、半導体チップの側から金属板の側に向かって裾拡がりとなる。プライマを単純に塗布すると、フィレットと金属板の境界(即ちフィレットの縁)においてプライマ層が厚くなってしまう。そうすると、完成した半導体装置において、膜厚部分では内部が十分固化しないことがあり、樹脂パッケージが剥離し易くなってしまう。本明細書が開示する技術は、フィレット近傍においてプライマ層の膜厚が大きくなることを抑制し、剥離が生じ難い半導体装置を提供する。
本明細書が開示する技術は、接合層を介して金属板に半導体チップが固定されており、その半導体チップが樹脂でモールドされている半導体装置を対象とする。樹脂パッケージは、金属板と接合している。金属板は一方の面が樹脂パッケージに密着しているとともに他方の面が露出しているタイプであっても、金属板全体が樹脂パッケージに封止されているタイプであってもよい。前者の一例は、金属板が放熱板のタイプであり、後者の一例は、金属板がリードフレームのタイプである。樹脂パッケージは金属板に接しているが、両者の間には、プライマ(金属板と樹脂との接合を強化する塗布剤)が介在していてもよい。接合層の典型は、ハンダ層である。接合層は、ほかに、接着剤の層であってもよい。以下では、理解を助けるため、接合層をハンダ層として説明を続ける。
樹脂でモールドする前、塗布した直後のプライマ層の状態を子細に観察すると、余分なプライマは、半導体チップの側面(金属板の表面に対して直交する面)とフィレットの表面に沿って流れ、フィレットと金属板の境界(即ちフィレットの縁)に集まる。このプライマの溜まりが膜厚の原因であることが判明した。そこで、本明細書が開示する技術は、半導体装置の金属板を平面視したときに、フィレットの縁に隣接するように窪みを設ける。そのような構造を採用することで、フィレットの縁に集まった余分なプライマは窪みに落ちる。従ってフィレットの縁での膜厚の増大が抑えられる。窪みが金属板を貫通しているとなおよい。余分なプライマは金属板より下方へと落ち、窪みがプライマであふれることがない。また、窪みは、フィレットの縁に沿って半導体チップを一巡していることが好ましいが、平面視したときに略矩形のフィレットの角部だけに設けてもよい。フィレットの角部でプライマが溜り易いので、半導体チップを一巡していなくとも、角部に隣接するように窪みを設けるだけでも効果がある。また、フィレットの縁に沿っていくつかの窪みを設けてもよい。窪みとして金属板を貫通する貫通孔を設ける場合、半導体チップを一巡する貫通孔は設けられないので、上記の角部、あるいは、フィレットの縁に沿っていくつかの貫通孔を設けるのがよい。
半導体チップのサイズのオーダ(ミリメートルのオーダ)で観察すると、窪みはフィレットの縁に接している。半導体チップサイズのオーダよりも桁違いに小さいプライマ層の厚みのオーダ(1〜10ミクロンのオーダ)で観察すると、窪みとフィレットの縁との間には所定の距離がある。その距離は、プライマの粘性にも依存するが、樹脂パッケージの成形前に金属板に塗布するプライマの平均厚みの2倍以下であるのが好ましい。その程度にフィレットの縁に近くないと、フィレットの縁に溜まった余分なプライマが窪みへ十分に流れない。具体的な数値の一例としては、プライマ層の平均厚みが約20ミクロン以下であるので、窪みとフィレットの縁との距離は、40ミクロン以下であり、より好ましくは20ミクロン以下である。他方、窪みの直径は、これもプライマの粘性にも依存するが、100ミクロン程度である。
先に紹介した特許文献2に開示された半導体装置では、基板に設ける貫通孔の位置に制限がなく、フィレットの縁の位置とも何ら関係がない。特許文献2の技術は樹脂パッケージの内部の水分を除去するために基板に貫通孔を設けるのであって、本明細書とは技術的思想が異なり、貫通孔(窪み)の位置に関する制約がない点に留意されたい。
プライマの典型は、熱硬化ポリイミド系の樹脂である。そのような樹脂は、N−メチル−2ピロリドン(NMP)を溶剤として用いる。NMPで希釈した熱硬化ポリイミド系のプライマは、内部に比べて表層の固化が早いので、膜厚が大きい部分では表層は硬いが内部は固化していないという状態になり易い。本明細書が開示する技術は、そのような熱硬化系ポリイミド系の樹脂を主成分とするプライマを用いる場合に好適である。
本明細書は、上記した窪みを有する半導体装置に好適な製造方法も提供する。前述したように、窪みはフィレットの縁に隣接する。窪みは、ハンダ付けに先立って金属板に設けておく方が加工の上で容易である。この場合、窪みが露出したままハンダ付けを行うと、溶融したハンダが窪みに流れる虞がある。そこで、本明細書が開示する新規な製造方法では、上記の窪みに栓を挿入してから半導体チップをハンダ付けする。さらに好ましくは、栓を有効活用し、栓の窪みから露出している部分で半導体チップを位置決めするとよい。栓の露出部分が直接に半導体チップを位置決めするのでもよいし、栓の露出部分が、半導体チップを位置決めする治具を固定するのであってもよい。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
(第1実施例)図面を参照して第1実施例の半導体装置10を説明する。図1に、半導体装置10の斜視図を示す。図2に、半導体装置10の分解斜視図を示す。ただし、図2では、理解を助けるために樹脂パッケージ12は描いていない。半導体装置10は、トランジスタチップ5とダイオードチップ6を樹脂でモールドしたデバイスである。トランジスタチップ5は、より具体的には、IGBT(Insulated Gate Bipolar Transistor)である。以下では、トランジスタチップ5とダイオードチップ6を、半導体チップ9と総称する場合がある。
半導体装置10は、2枚の金属板2、3の間で2個の半導体チップ9を樹脂でモールドしたものである。2枚の金属板2、3は、トランジスタチップ5とダイオードチップ6の逆並列回路の電極板に相当すると同時に、半導体チップ9の熱を樹脂パッケージ12の外部の放出する放熱板に相当する。図1に示すように、金属板2、3の一方の面は、樹脂パッケージ12の表面に露出している。説明の便宜上、金属板2、3において露出している側をおもて面と称し、樹脂パッケージ12に接している側を裏面と称する。
図2に示すように、トランジスタチップ5は平板型である。図示は省略しているが、一方の面にはエミッタ電極が露出しており、他方の面にはコレクタ電極とゲート電極が露出している。ダイオードチップ6も平板型であり、一方の面にはアノード電極が露出しており、他方の面にはカソード電極が露出している。
金属板3の裏面に、トランジスタチップ5のエミッタ電極側がハンダを介して固定されるとともに、ダイオードチップ6のアノード電極側がハンダを介して固定される。トランジスタチップ5のコレクタ電極とダイオードチップ6のカソード電極にはハンダを介してスペーサ13が固定され、夫々のスペーサ13の反対側が、ハンダを介して金属板2の裏面に固定される。ハンダも導電性を有し、スペーサ13も導電性を有する。それゆえ、トランジスタチップ5の電極(エミッタ電極とコレクタ電極)の夫々、及び、ダイオードチップ6の電極(アノード電極とカソード電極)の夫々は、ハンダおよびスペーサを介して金属板2あるいは金属板3と導通している。こうして、金属板2、3から樹脂パッケージ12の上方へ伸びている端子2a、3aが、トランジスタチップ5とダイオードチップ6の逆並列回路の夫々の電極に相当する。なお、スペーサ13には、内部抵抗が小さく、しかも熱伝導率が高い銅が適している。
トランジスタチップ5の表面の一部に露出しているゲート電極(不図示)は、ボンディングワイヤ15を介してゲート端子14に接続されている。ゲート端子14は、樹脂パッケージ12の下方へ伸びている(図1参照)。ボンディングワイヤ15は、例えばアルミニウムで作られた直径0.15mm程度の金属ワイヤである。2枚の金属板2、3で挟まれたトランジスタチップ5、ダイオードチップ6、ボンディングワイヤ15、ゲート端子14の先端(ボンディングワイヤ15との接続している側)が、樹脂パッケージ12でモールドされている(封止されている)。
ハンダを介して半導体チップが固定されている金属板3には8個の貫通孔4が設けられている。この貫通孔について図3〜図5を参照して説明する。図3は、図1のIII−III線に沿った断面である。なお、図3では、理解を助けるため、樹脂パッケージ12の断面には断面を表すハッチングを省略している。以下、トランジスタチップ5と貫通孔4の関係を説明するが、ダイオードチップ6と貫通孔4の関係も同様である。
トランジスタチップ5は、ハンダ8を介して金属板3に固定されている。スペーサ13とトランジスタチップ5の間、および、スペーサ13と金属板2の間にも層状のハンダ8が存在する。ハンダ8は層状をなしているので、以下、ハンダ層8と称する。
2枚の金属板2、3で挟まれた半導体チップ9、ボンディングワイヤ15、ゲート端子14の先端(ボンディングワイヤ15との接続している側)は、プライマ(プライマ層7)で被覆され、その上を樹脂パッケージ12でモールドされている。プライマは、硬い樹脂パッケージ12と金属板2、3や半導体チップ9の間の接合性を高めるために塗布される下地材である。典型的には、樹脂パッケージにはエポキシ系の樹脂が用いられ、プライマには熱硬化ポリイミド系の樹脂が用いられる。プライマ層7は、樹脂パッケージ12を生成する前に、金属板2、3に半導体チップ9がハンダ付けされたアセンブリの全体をプライマの溶液に浸して塗布され、形成される。樹脂パッケージ12は、プライマ層7が形成されたアセンブリを金型に入れ、溶融したエポキシ系の樹脂を射出成形して作られる。樹脂パッケージ12用のエポキシ系樹脂には、剛性を増すために金属フィラーが混合される場合がある。そのような場合、樹脂パッケージ12と金属板等の接合性がさらに低くなるので、プライマ層7の重要性が増す。なお、プライマ層7の厚みは10〜20ミクロン程度であり、非常に薄いが、図3ではプライマ層7の厚みをデフォルメして描いてあること留意されたい。
金属板3に設けられた貫通孔4は、図3の断面図においては、ハンダ層8のフィレットと金属板3の境界に位置している。図1によく示されているように、貫通孔4は、トランジスタチップ5を平面視したときの角部に相当する位置に設けられている。
図3の符号IVが示す領域の拡大図を図4に示す。ハンダ層8において、トランジスタチップ5と金属板3の間からはみ出た部位がフィレット8aに相当する。プライマ層7は、トランジスタチップ5の側面からフィレット8aの表面へと続いており、さらに、フィレット8aの外縁と金属板3の境界(この境界をフィレット8aの縁と称する)から貫通孔4の内側面へと続いている。ハンダ層8の厚みHsは、概ね150ミクロンであり、プライマ層7の平均厚みTaは、概ね10ミクロン程度である。
巨視的には、フィレット8aの縁と貫通孔4は連続しており、プライマ層7の厚みは、フィレット8aの表面と貫通孔4の内側面、および、金属板3の表面でほぼ同じあり、図では符号Taで表している。フィレット8aの縁における厚みTbも、概ね、金属表面での厚みTaと同等である。この厚みTaを、プライマ層7の平均厚みとする。
微視的には、フィレット8aの縁(図4において符号P1が示す箇所)と、貫通孔4の開口縁(図4において符号P2が示す箇所)には、距離Waがある。本実施例では、距離Waは、フィレットの平均厚みTaと同等である。前述したように、プライマ層7は、樹脂パッケージ12を形成する前のアセンブリをプライマの溶液に浸して形成される。プライマの溶液から引き上げると、トランジスタチップ5の側面、および、フィレット8aの表面に付着した流動性のプライマ(固化前のプライマ)の余分は、フィレット8aの縁へ落ちてきて集まる。一時的に集まった余分な流動性のプライマは、巨視的にはフィレット8aの縁に隣接しており、微視的にはフィレット8aの縁から距離Waだけ離れている貫通孔4へと流れ込む。それゆえ、フィレット8aの縁でもプライマ層7の厚みが大きくならない。
比較のため、図4に対応する断面であって貫通孔4を有さない半導体装置の断面を示す。貫通孔がない場合、フィレット8aの縁P1に溜まった余分なプライマは、ほかに行き場がないため、その場で固化する。その結果、フィレット8aの縁P1におけるプライマ層7の厚みTcは、平均厚みTaよりも大きくなる。
図3、図4に示したように、フィレット8aの縁P1に一時的に溜まった流動性の余分なプライマが貫通孔4へ流れ込むことにより、フィレット8aの縁P1でのプライマ層7の厚みが平均厚みTaと同等となる。プライマ層7は、厚みが大きいと表面だけが固化して内部が固化しない状態となり得るが、貫通孔4がフィレット8aの縁P1におけるプライマの厚みの増大を抑制する。
図4によく示されているように、フィレット8aの縁P1におけるプライマ層7の厚みが平均厚みTaと同等となるには、微視的には、フィレット8aの縁P1と貫通孔4の開口縁P2との距離Waが、プライマ層7の平均厚みTaと同等であることが好ましい。なお、この場合でも、巨視的には、貫通孔4は、フィレット8aの縁に隣接する、と認識できる点に留意されたい。溶融プライマの流動性にも依存するが、プライマがフィレット8aの縁に留まらず貫通孔4へ流れ込むには、フィレット8aの縁P1と貫通孔4の開口縁P2との距離Waは、プライマ層7の平均厚みTaの2倍程度までである。具体的には、プライマ層7の好ましい平均厚みTaは10から20ミクロン程度であるので、フィレット8aの縁P1と貫通孔4の開口縁P2との距離Waは、20から40ミクロン程度である。また、貫通孔4の直径は、流動性のプライマ(固化前のプライマ)が目詰まりしない大きさであればよい。貫通孔4の直径は、流動性のプライマの粘性にも依存するが、目安としては、プライマ層7の平均膜厚Taの2倍以上であればよい。
以上の説明は、トランジスタチップ5と貫通孔4についてであるが、上記の説明はダイオードチップ6と貫通孔4についても成立する。
図6に、半導体装置10の平面図を示す。ただし、金属板2、樹脂パッケージ12、ボンディングワイヤ15、及び、ゲート端子14の図示は省略している。図6に示すように、貫通孔4は、半導体装置10を平面視したときに半導体チップ(トランジスタチップ5とダイオードチップ6)の角部に設けられている。より正確には、半導体チップを囲むように形成されているハンダ層8のフィレット8aの角部に設けられている。これは、流動性のプライマを塗布した際、角部にプライマが溜り易いからである。貫通孔4は上記の角部に設けるのが好ましいが、他の位置に設けても同様の効果が期待できる。
(第2実施例)図7に、第2実施例の半導体装置110の平面図を示す。ただし、図6と同様に、金属板2や樹脂パッケージ12等は図示を省略している。半導体装置110では、貫通孔4は、半導体装置の平面視において半導体チップ(トランジスタチップ5とダイオードチップ6)を金属板3に固定しているハンダ層8のフィレット8aの外周(フィレットの縁)に隣接するように設けられている。第2実施例の半導体装置110では、貫通孔4の位置と数が第1実施例の半導体装置10と異なる。
(第3実施例)図8に、第3実施例の半導体装置210を示す。図8(A)は半導体装置210の平面図であり、図8(B)は、図8(A)のBB線における断面図である。図8では、図6と同様に、金属板2や樹脂パッケージ12等は図示を省略している。第3実施例の半導体装置210では、貫通孔4に代えて溝204が金属板203に設けられている。溝204は、半導体装置210を平面視したときのハンダ層8の外縁(フィレットの8aの縁)に沿って一巡している。図8(B)に示すように、溝204は、半導体装置210の断面において、ハンダ層8のフィレット8aの縁に隣接している。
図9に、図8(B)における破線IXが示す範囲の拡大図を示す。図9の断面図と図4の断面図を比較すると明らかなとおり、断面においては第1実施例の貫通孔4と第3実施例の溝204は、金属板を貫通しているか否かの相違しかない。貫通孔4と異なり、溝204の内部にはプライマ溜り7aができるが、溝204の全部がプライマで満たされない限り、溝204は、貫通孔4と同等の利点を有する。他方、平面視でみると(図8(A)参照)、溝204はフィレット8aの縁に沿って一巡しているので、半導体装置210は、フィレット8aのいずれの箇所でも、プライマの厚みを増大させない利点を有する。
以上、本明細書が開示する第1実施例から第3実施例まで説明した。第1実施例と第2実施例の半導体装置は、半導体チップを金属板に固定するハンダ層のフィレットの縁に隣接するように、金属板に貫通孔を備える。第3実施例の半導体装置は、半導体チップを金属板に固定するハンダ層のフィレットの縁に沿って金属板に溝を備える。溝は、フィレットの縁を一巡していることが望ましいが、一巡しておらずフィレットの縁に数箇所設けるだけでも同様の効果が得られる。貫通孔、一巡している溝、一巡していない溝は、金属板に設けられた「窪み」と総称することができる。すなわち、実施例の半導体装置はいずれも、半導体チップが固定された金属板を平面視したときに、半導体チップを金属板に固定するハンダ層のフィレットの縁に隣接するように金属板に窪みが設けられている。
次に、第1実施例の半導体装置10を例に、その製造方法を説明する。前述したように、半導体装置10では、金属板3に半導体チップ9(トランジスタチップ5、ダイオードチップ6)をハンダ付けする。ハンダ付けの前に、金属板3に貫通孔4を設ける。そして、ハンダ付けの際、貫通孔4を使って半導体チップを位置決めする。図10に、半導体チップの位置決めを説明する断面図を示す。図10では、金属板3の上に、半導体チップと同じ大きさのハンダシート8cを載せ、その上に半導体チップ9が置かれている。すなわち、この段階では、半導体チップ9は金属板3に固定されていない。貫通孔4には、位置決めピン61が挿入されている。位置決めピン61の一部は、貫通孔4の上に延設されており、その部分に位置決めブロック62が係止されている。位置決めブロック62は、その側面で夫々の半導体チップ9の両側の位置を拘束し、半導体チップ9の位置を規定する。位置決めブロック62は、耐熱性の材料で作られており、ハンダの溶融温度に耐えられる。位置決めブロック62を付けたまま、金属板3と半導体チップ9のセットを高温炉に入れ、ハンダを溶かし、半導体チップ9を金属板3に固定する。貫通孔4はハンダの近くに位置するが、位置決めピン61が貫通孔4を塞いでいるので、溶融したハンダが貫通孔に流れ込むことはない。ハンダが再固化した後、位置決めブロック62とともに、位置決めピン61を外す。こうして、ハンダ付けの際に貫通孔4がハンダで埋まってしまうことが防止される。位置決めピン61は、貫通孔4の保護とともに、半導体チップ9の位置決めにも寄与する。
上記した実施例1の形態(平面視においてフィレットの縁の四隅に貫通孔)について、プライマ希釈率等の条件を変えて試作品を作成し、剥離の有無を調べた。5つの試作品の条件を図11に示す。なお、比較のため、貫通孔を設けない例(比較例)も試作した。全ての試作品と比較例に共通する条件は以下の通りである。金属板には、無酸素銅(Cu)にニッケル(Ni)メッキを施したリードフレームを用いた。ハンダには、市販されている鉛フリーハンダ(Sn−0.7/Cu−0.06/Ni−0.03P)を用いた。プライマには、日立DUPONマイクロシステム製液状ポリイミドPIX8144を用い、希釈にはNMPを使用した。樹脂パッケージには市販のエポキシ樹脂製の封止材を用いた。半導体チップには、シリコンあるいはシリコンカーバイトをベースとするチップを用いた。図11における「プライマ層最大膜厚」は、貫通孔の付近でフィレットの縁で生じている。
試作品と比較例に、所定数の冷熱サイクルを加えた後、剥離の有無を調べた。冷熱サイクルは、Espec社製の冷熱サイクル試験機を用い、次の条件、200度で15分間保持/15分かけてマイナス40度まで降温/マイナス40度を15分間保持/15分かけて200度まで昇温、を一サイクルとした。また、気相法を用いた。剥離の有無は、日立SAT(Scanning Acoustic Tomograph)にて評価した。結果を図12に示す。
貫通孔の半径が10ミクロンの試作例1では、2000回の冷熱サイクル後に剥離が生じていたが、それ以外の試作例では剥離は観察されなかった。試作例1においてプライマ層最大膜厚が他の試作例よりも大きくなったのは、貫通孔の半径が小さく、余分なプライマが十分に貫通孔へ流れなかったためであると推測される。貫通孔を有しない比較例では、いずれの試作例よりもプライマ層最大膜厚が大きく、1000回の冷熱サイクル後に剥離が生じていた。
図12の結果から、貫通孔は、フィレットの縁におけるプライマ層の膜厚の増加を抑制し、その結果、剥離を抑制する効果があることが確かめられた。
実施例で説明した技術に関する留意点を述べる。窪みは、半導体チップをハンダする前に設けられる。窪みを設けるときにはフィレットが存在しない。そこで、フィレットの縁に窪みを設けるための目安は半導体チップの取付予定位置となる。半導体装置を平面視したとき、フィレットの幅は、ハンダ層の厚みと概ね等しい。従って、窪みを設けるのに適した位置は、半導体チップ取付予定位置から、ハンダ層の予定高さにマージンを加えた距離だけ離れた位置となる。マージンは、プライマ層の平均厚みと同程度か2倍程度でよい。ハンダ層の高さをHsとし、プライマ層の平均厚みをTaとした場合、窪みは、半導体装置を平面視したときに、半導体チップ取付位置の縁から(Hs+Ta)〜(Hs+2Ta)程度の距離だけ離れた位置に設けるのがよい。
金属板が半導体チップの両側に配置される場合、窪みは、いずれか一方の金属板に設ければよい。その一方とは、プライマを塗布した後に半導体チップの下側に位置する金属板である。プライマ塗布直後、余分な流動性プライマが、半導体チップの側面からフィレット表面を通り、下型の金属板へと移動するからである。
上記の実施例では、半導体チップをハンダ付けする金属板は放熱板であり、一方の面が樹脂パッケージから露出している。本明細書が開示する技術は、金属板が樹脂パッケージに埋設している半導体装置に適用することもできる。典型的には、本明細書が開示する技術は、多数のトランジスタ素子を内蔵したICチップやPLCチップがリードフレームにハンダ付けされ、チップとリードフレームがともに樹脂パッケージで封止されている半導体装置に適用することも好適である。
実施例では、半導体チップはハンダ層により金属板に接合されている。ハンダのかわりに接着剤などを用いる場合も本明細書が開示する技術は適用可能である。実施例では、ハンダ層のフィレットに言及しているが、接合層がハンダ層以外の場合であっても、半導体チップと金属板の間の接合層の側端部が上記の説明におけるフィレットに相当する。
本明細書においては、「樹脂パッケージの樹脂が金属板2に接している」との表現は、樹脂パッケージの樹脂と金属板2の間にプライマが介在することを含むものであることに留意されたい。プライマは、樹脂パッケージの樹脂と金属板の結合を高めるための塗布剤である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2、3:金属板
2a、3a:端子
4:貫通孔
5:トランジスタチップ(半導体チップ)
6:ダイオードチップ(半導体チップ)
7:プライマ層
8:ハンダ層
8a:フィレット
8c:ハンダシート
9:半導体チップ
10、110、210:半導体装置
12:樹脂パッケージ
13:スペーサ
14:ゲート端子
15:ボンディングワイヤ
61:位置決めピン
62:位置決めブロック
204:溝
2a、3a:端子
4:貫通孔
5:トランジスタチップ(半導体チップ)
6:ダイオードチップ(半導体チップ)
7:プライマ層
8:ハンダ層
8a:フィレット
8c:ハンダシート
9:半導体チップ
10、110、210:半導体装置
12:樹脂パッケージ
13:スペーサ
14:ゲート端子
15:ボンディングワイヤ
61:位置決めピン
62:位置決めブロック
204:溝
Claims (7)
- 金属板と、
接合層を介して金属板に固定されている半導体チップと、
金属板に接するとともに、半導体チップをモールドしている樹脂パッケージと、
を備えており、
金属板を平面視したときに、接合層のフィレットの縁に隣接するように金属板に窪みが設けられていることを特徴とする半導体装置。 - 前記接合層は、ハンダ層であることを特徴とする請求項1に記載の半導体装置。
- 前記窪みが金属板を貫通していることを特徴とする請求項1又は2に記載の半導体装置。
- フィレットの縁と窪みとの距離が、樹脂パッケージ成形前に金属板に塗布されるプライマの厚みの2倍以下であることを特徴とする請求項1から3のいずれか1項に記載の半導体装置。
- プライマは熱硬化ポリイミド系の樹脂であることを特徴とする請求項4に記載の半導体装置。
- 請求項1から5のいずれか1項に記載の半導体装置の製造方法であり、前記窪みに栓を挿入した後に半導体チップを接合することを特徴とする半導体装置の製造方法。
- 前記栓の窪みから露出している部分が、接合前の半導体チップを金属板上で位置決めすることを特徴とする請求項6に記載の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013069828A JP2014192518A (ja) | 2013-03-28 | 2013-03-28 | 半導体装置およびその製造方法 |
US14/226,009 US20140291831A1 (en) | 2013-03-28 | 2014-03-26 | Semiconductor device and manufacturing method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013069828A JP2014192518A (ja) | 2013-03-28 | 2013-03-28 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014192518A true JP2014192518A (ja) | 2014-10-06 |
Family
ID=51620001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013069828A Pending JP2014192518A (ja) | 2013-03-28 | 2013-03-28 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140291831A1 (ja) |
JP (1) | JP2014192518A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016201532A (ja) * | 2015-04-08 | 2016-12-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 回路基板 |
WO2019012738A1 (ja) * | 2017-07-11 | 2019-01-17 | 株式会社日立製作所 | 半導体モジュールおよび半導体モジュールの製造方法 |
JP2019134002A (ja) * | 2018-01-29 | 2019-08-08 | トヨタ自動車株式会社 | 半導体装置 |
JP2021034527A (ja) * | 2019-08-22 | 2021-03-01 | 株式会社デンソー | 半導体モジュールの製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10386328B2 (en) * | 2016-09-09 | 2019-08-20 | Life Technologies Corporation | Chemical sensor with air via |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60200546A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | 半導体装置 |
JP2003124406A (ja) * | 2001-08-06 | 2003-04-25 | Denso Corp | 半導体装置 |
JP2009146950A (ja) * | 2007-12-11 | 2009-07-02 | Denso Corp | 半導体装置およびその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3895570B2 (ja) * | 2000-12-28 | 2007-03-22 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2010171271A (ja) * | 2009-01-23 | 2010-08-05 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011165871A (ja) * | 2010-02-09 | 2011-08-25 | Denso Corp | 電子装置およびその製造方法 |
US8420508B2 (en) * | 2010-03-17 | 2013-04-16 | Stats Chippac Ltd. | Integrated circuit packaging system with bump contact on package leads and method of manufacture thereof |
US8669654B2 (en) * | 2010-08-03 | 2014-03-11 | Stats Chippac Ltd. | Integrated circuit packaging system with die paddle and method of manufacture thereof |
-
2013
- 2013-03-28 JP JP2013069828A patent/JP2014192518A/ja active Pending
-
2014
- 2014-03-26 US US14/226,009 patent/US20140291831A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60200546A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | 半導体装置 |
JP2003124406A (ja) * | 2001-08-06 | 2003-04-25 | Denso Corp | 半導体装置 |
JP2009146950A (ja) * | 2007-12-11 | 2009-07-02 | Denso Corp | 半導体装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016201532A (ja) * | 2015-04-08 | 2016-12-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 回路基板 |
WO2019012738A1 (ja) * | 2017-07-11 | 2019-01-17 | 株式会社日立製作所 | 半導体モジュールおよび半導体モジュールの製造方法 |
JP2019016755A (ja) * | 2017-07-11 | 2019-01-31 | 株式会社日立製作所 | 半導体モジュールおよび半導体モジュールの製造方法 |
JP2019134002A (ja) * | 2018-01-29 | 2019-08-08 | トヨタ自動車株式会社 | 半導体装置 |
JP2021034527A (ja) * | 2019-08-22 | 2021-03-01 | 株式会社デンソー | 半導体モジュールの製造方法 |
JP7295532B2 (ja) | 2019-08-22 | 2023-06-21 | 株式会社デンソー | 半導体モジュールの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140291831A1 (en) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101204107B1 (ko) | 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법 | |
JP5271886B2 (ja) | 半導体装置およびその製造方法 | |
US8614505B2 (en) | Semiconductor device with heat spreader | |
US10262953B2 (en) | Semiconductor device | |
WO2013021647A1 (ja) | 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法 | |
KR101928681B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
JP2014192518A (ja) | 半導体装置およびその製造方法 | |
JP2015126057A (ja) | 半導体モジュールの製造方法 | |
JP2018157157A (ja) | 半導体装置とその製造方法 | |
JP6001472B2 (ja) | 半導体装置の製造方法 | |
JP6008750B2 (ja) | 半導体装置 | |
JP2015029157A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6054345B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010109253A (ja) | 半導体装置およびその製造方法 | |
JP6381489B2 (ja) | 半導体装置の製造方法 | |
JP7135293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6423147B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP5056105B2 (ja) | 半導体装置およびその製造方法 | |
JP5418654B2 (ja) | 半導体装置 | |
JP2021118216A (ja) | 半導体装置 | |
JP2017050441A (ja) | 半導体装置 | |
JP6924432B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
CN112640096A (zh) | 半导体装置 | |
JP2012195546A (ja) | 半導体装置と、その実装体及び製造方法 | |
JP5385438B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150804 |