JP2014192383A - Electronic component and method of manufacturing electronic device - Google Patents
Electronic component and method of manufacturing electronic device Download PDFInfo
- Publication number
- JP2014192383A JP2014192383A JP2013067388A JP2013067388A JP2014192383A JP 2014192383 A JP2014192383 A JP 2014192383A JP 2013067388 A JP2013067388 A JP 2013067388A JP 2013067388 A JP2013067388 A JP 2013067388A JP 2014192383 A JP2014192383 A JP 2014192383A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electronic component
- terminal
- layer
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 186
- 238000000034 method Methods 0.000 claims abstract description 68
- 239000000463 material Substances 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims description 78
- 238000005304 joining Methods 0.000 claims description 43
- 230000001590 oxidative effect Effects 0.000 claims description 29
- 150000001875 compounds Chemical class 0.000 claims description 15
- 239000000155 melt Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 133
- 239000011800 void material Substances 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 description 66
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 25
- 239000010949 copper Substances 0.000 description 23
- 239000000758 substrate Substances 0.000 description 23
- 230000002093 peripheral effect Effects 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000009713 electroplating Methods 0.000 description 17
- 238000003825 pressing Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 230000004907 flux Effects 0.000 description 12
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 239000010931 gold Substances 0.000 description 10
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 239000011805 ball Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 6
- 235000019253 formic acid Nutrition 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910018100 Ni-Sn Inorganic materials 0.000 description 5
- 229910018532 Ni—Sn Inorganic materials 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910000765 intermetallic Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 150000007524 organic acids Chemical class 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002482 Cu–Ni Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011806 microball Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 description 1
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、電子部品及び電子装置の製造方法に関する。 The present invention relates to an electronic component and a method for manufacturing an electronic device.
半導体素子と回路基板、半導体素子同士といった電子部品間を、互いの外部接続端子の電極部同士を接合し、電気的に接続する技術が知られている。電極部同士の接合に半田を用い、接合時に半田を溶融させ、電極部と半田の成分を含む化合物（金属間化合物）を形成する技術が知られている。 2. Description of the Related Art A technique is known in which electrode parts of external connection terminals are joined and electrically connected between electronic components such as a semiconductor element, a circuit board, and semiconductor elements. A technique is known in which solder is used for joining electrode parts, the solder is melted at the time of joining, and a compound (intermetallic compound) containing a component of the electrode part and the solder is formed.
半田を用いた電子部品間の電極部同士の接合において、電極部同士の接合部に、電極部と半田の成分を含む金属間化合物の形成によりボイドが発生したり、未反応の半田成分が残存したりすると、電子部品間の接続信頼性が低下する恐れがある。 When joining electrode parts between electronic parts using solder, voids are formed in the joint part between the electrode parts due to the formation of an intermetallic compound containing the electrode part and the solder component, or unreacted solder components remain. Otherwise, the connection reliability between electronic components may be reduced.
本発明の一観点によれば、電極部と、前記電極部上に設けられ、半田と反応する第１材料部と、前記電極部上であって前記第１材料部の外側に設けられ、前記第１材料部よりも前記半田の濡れ性が低い第２材料部とを含む電子部品が提供される。 According to one aspect of the present invention, an electrode part, a first material part provided on the electrode part and reacting with solder, provided on the electrode part and outside the first material part, There is provided an electronic component including a second material part having lower solder wettability than the first material part.
また、本発明の一観点によれば、第１電極部と、前記第１電極部上に設けられ、半田と反応する第１材料部と、前記第１電極部上であって前記第１材料部の外側に設けられ、前記第１材料部よりも前記半田の濡れ性が低い第２材料部とを含む第１電子部品を準備する工程と、第２電極部を含む第２電子部品を準備する工程と、前記第１電極部と前記第２電極部とを前記半田を用いて接合する工程とを含み、前記半田を用いて接合する工程は、前記半田が溶融する温度の熱処理により、少なくとも前記第１材料部と前記半田とを反応させて化合物を生成し、前記化合物を介して前記第１電極部と前記第２電極部とを接合する工程を含む電子装置の製造方法が提供される。 According to another aspect of the present invention, a first electrode portion, a first material portion that is provided on the first electrode portion and reacts with solder, and the first material on the first electrode portion. Preparing a first electronic component including a second material portion provided outside the portion and having a lower solder wettability than the first material portion; and preparing a second electronic component including a second electrode portion And the step of joining the first electrode portion and the second electrode portion using the solder, and the step of joining using the solder includes at least a heat treatment at a temperature at which the solder melts. There is provided an electronic device manufacturing method including a step of reacting the first material part and the solder to generate a compound, and joining the first electrode part and the second electrode part via the compound. .
開示の技術によれば、接合する電極部間に均一性の良い金属間化合物を形成し、電子部品間の接続信頼性に優れる電子装置を実現することが可能になる。 According to the disclosed technique, it is possible to form an intermetallic compound with good uniformity between electrode portions to be joined, and to realize an electronic device having excellent connection reliability between electronic components.
図１は電子部品の接合工程の一例を示す図である。
図１には、接合する電子部品１０と電子部品２０とを、対向させ、位置合わせした状態の一例を示している。電子部品１０には、例えば、半導体素子（半導体チップ）、半導体素子を含む半導体装置（半導体パッケージ）、回路基板（プリント基板、インターポーザ等）を用いることができる。電子部品２０にも同様に、例えば、半導体チップ、半導体パッケージ、回路基板を用いることができる。
FIG. 1 is a diagram illustrating an example of a joining process of electronic components.
FIG. 1 shows an example of a state where the
電子部品１０は、本体部１１、及び本体部１１の一方の面（電子部品２０と対向する面）に設けられた端子１２を有している。端子１２は、例えば、図１に示すように、本体部１１上に複数設けられる。ここでは端子１２として、本体部１１上に設けられた電極部１２ａ、及び電極部１２ａ上に設けられたバリア層１２ｂを含む端子を例示している。電極部１２ａは、例えば、ポスト状の突起電極とすることができる。電極部１２ａは、例えば、銅（Ｃｕ）又はＣｕを含む材料を用いて形成される。バリア層１２ｂは、後述する半田３０の拡散係数が電極部１２ａよりも小さい材料、例えば、ニッケル（Ｎｉ）又はＮｉを含む材料を用いて形成される。
The
電子部品２０は、本体部２１、及び本体部２１の一方の面（電子部品１０と対向する面）に設けられた端子２２を有している。端子２２は、例えば、図１に示すように、本体部２１上の、電子部品１０の端子１２に対応する位置に、複数設けられる。ここでは端子２２として、本体部２１上に設けられた電極部２２ａ、及び電極部２２ａ上に設けられたバリア層２２ｂを含む端子を例示している。電極部２２ａは、例えば、ポスト状の突起電極とすることができる。電極部２２ａは、例えば、Ｃｕ又はＣｕを含む材料を用いて形成される。バリア層２２ｂは、後述する半田３０の拡散係数が電極部２２ａよりも小さい材料、例えば、Ｎｉ又はＮｉを含む材料を用いて形成される。
The
図１の例では、電子部品２０の端子２２上（バリア層２２ｂ上）に半田３０が設けられている。半田３０には、例えば、錫（Ｓｎ）又はＳｎを含む半田が用いられる。
電子部品１０と電子部品２０を接合する際には、図１に示すように、端子１２と、半田３０が設けられた端子２２とを対向させ、半田３０が溶融する温度で熱処理を行い、電子部品２０を電子部品１０側に、又は電子部品１０を電子部品２０側に押圧する。このように熱処理及び押圧を行うことで、互いの端子１２と端子２２を接合する。
In the example of FIG. 1, the
When joining the
図２は端子同士の接合例を示す図である。
図２には、一対の端子１２と端子２２（図１のＸ部）の接合例を示している。接合の比較的初期の段階の一例を図２（Ａ）及び図２（Ｂ）に、接合後の一例を図２（Ｃ）に、それぞれ示す。
FIG. 2 is a diagram illustrating an example of bonding between terminals.
FIG. 2 shows an example of joining a pair of
接合の比較的初期の段階では、熱処理及び押圧が行われることで、図２（Ａ）に示すように、端子１２のバリア層１２ｂと半田３０の間に、それらの成分を含む化合物（金属間化合物（InterMetallic Compound；ＩＭＣ））の層（ＩＭＣ層）３１ａが形成される。同様に、端子２２のバリア層２２ｂと半田３０の間には、それらの成分を含むＩＭＣ層３２ａが形成される。例えば、バリア層１２ｂのＮｉと半田３０のＳｎが反応し、ＩＭＣ層３１ａとしてＮｉ−Ｓｎ化合物が生成される。同様に、例えば、バリア層２２ｂのＮｉと半田３０のＳｎが反応し、ＩＭＣ層３２ａとしてＮｉ−Ｓｎ化合物が生成される。
In a relatively early stage of bonding, heat treatment and pressing are performed, so that a compound (between metals) containing these components is present between the
熱処理及び押圧が続くと、ＩＭＣ層３１ａ及びＩＭＣ層３２ａの成長が進み、図２（Ｂ）に示すように、端子１２の電極部１２ａと半田３０の間、及び端子２２の電極部２２ａと半田３０の間に、それぞれＩＭＣ層３１ｂ及びＩＭＣ層３２ｂが形成される。例えば、バリア層１２ｂのＮｉと半田３０のＳｎの反応が進んでＩＭＣ層３１ｂとしてＮｉ−Ｓｎ化合物が成長し、或いは更に電極部１２ａからＣｕが供給されてＩＭＣ層３１ｂとしてＣｕ−Ｎｉ−Ｓｎ化合物が生成される。同様に、例えば、バリア層２２ｂのＮｉと半田３０のＳｎの反応が進んでＩＭＣ層３２ｂとしてＮｉ−Ｓｎ化合物が成長し、或いは更に電極部２２ａからＣｕが供給されてＩＭＣ層３２ｂとしてＣｕ−Ｎｉ−Ｓｎ化合物が生成される。
When the heat treatment and pressing continue, the growth of the
バリア層１２ｂ及びバリア層２２ｂは、電極部１２ａ及び電極部２２ａの成分と、半田３０の成分との反応を抑制する役割を果たす。端子１２及び端子２２にそれぞれバリア層１２ｂ及びバリア層２２ｂを設けておくことで、比較的初期の段階における熱処理及び押圧の際、ＩＭＣ層３１ａ及びＩＭＣ層３２ａ、ＩＭＣ層３１ｂ及びＩＭＣ層３２ｂが不均一な厚みで形成されるのを抑制する。
The
ＩＭＣ層３１ｂ及びＩＭＣ層３２ｂの形成後、更に熱処理及び押圧が続くと、ＩＭＣ層３１ｂ及びＩＭＣ層３２ｂの成長が進み、図２（Ｃ）に示すように、電極部１２ａと電極部２２ａの間にＩＭＣ層３３が形成される。例えば、電極部１２ａからＣｕが供給されてＩＭＣ層３１ｂが成長し、電極部２２ａのＣｕが供給されてＩＭＣ層３２ｂが成長し、成長したこれらのＩＭＣ層３１ｂとＩＭＣ層３２ｂが一体となって、ＩＭＣ層３３が形成される。これにより、図２（Ｃ）に示すように、電極部１２ａと電極部２２ａがＩＭＣ層３３を介して接合（ＩＭＣボンディング）された状態が得られる。
After the formation of the
図２（Ａ）や図２（Ｂ）のように、電極部１２ａと電極部２２ａが半田３０を介して接合されている状態では、電極部１２ａと電極部２２ａの間を流れる電流によって半田３０の成分が移動するエレクトロマイグレーションが発生し得る。このようなエレクトロマイグレーションが進行すると、電極部１２ａと電極部２２ａの接合部に残る半田３０が減少していき、接合部に破断が生じる恐れがある。これに対し、電極部１２ａと電極部２２ａを図２（Ｃ）のようにＩＭＣ層３３を介して接合すると、電極部１２ａと電極部２２ａの接合部を電流に対して安定な構造とすることができ、エレクトロマイグレーションの発生、それによる接合部の破断が抑制可能になる。
As shown in FIGS. 2A and 2B, in a state where the
ところで、上記のようなＩＭＣボンディング（図２（Ｃ））を実現するための一手法として、はじめに設ける半田３０の厚みを薄く（半田３０の量を少なく）することで、半田３０を十分且つ効率的にＩＭＣ化する手法が考えられる。
By the way, as one method for realizing the IMC bonding (FIG. 2C) as described above, the thickness of the
一方、電子部品１０に複数の端子１２を形成する場合には、それらの端子１２の本体部１１からの高さにばらつきが生じる場合がある。同様に、電子部品２０に複数の端子２２を形成する場合には、それらの端子２２の本体部２１からの高さにばらつきが生じる場合がある。
On the other hand, when the plurality of
このように端子１２及び端子２２に高さばらつきがある状態で、ＩＭＣボンディングのために、接合に用いる半田３０の量を少なくすると、端子１２と端子２２の間に接合不良が発生する可能性がある。例えば、比較的高さの低い端子１２と端子２２の間には、半田３０が少量であることで、未接合が発生する可能性がある。また、比較的高さの高い端子１２と端子２２の場合には、たとえ半田３０が少量であっても、それらの端子１２と端子２２に挟まれた半田３０が周囲に飛び出し、それが隣接接合部に達してショートを引き起こす可能性がある。
If the amount of
このような端子１２及び端子２２の高さばらつきに起因する接合不良を抑えるためには、所定量以上の半田３０を用い、その半田３０の厚みによって端子１２及び端子２２の高さばらつきを吸収する手法が有効になる。
In order to suppress such a bonding failure due to the height variation of the terminal 12 and the terminal 22, a predetermined amount or more of the
しかし、端子１２と端子２２の間に設ける半田３０の量が多くなると、その分、上記のようなＩＭＣボンディング（図２（Ｃ））を実現するために、より長時間の熱処理が必要になる。例えば、電極部１２ａと電極部２２ａの間にＩＭＣ層３３を形成するのに、数時間といった長時間の熱処理を行うことを要する場合がある。
However, when the amount of the
また、図３は熱処理後の接合部の一例を示す図である。
端子１２と端子２２を半田３０で接合した後の熱処理では、接合部内で半田３０がＩＭＣ化の反応に多く消費された箇所に、図３に示すようなボイド３５が発生する場合がある。また、接合部内で半田３０のＩＭＣ化の反応が進まなかった箇所には、図３に示すような半田３０の未反応成分３６が残存する場合がある。このようなボイド３５の発生、未反応成分３６の残存は、端子１２及び端子２２と半田３０の成分の拡散、反応が不均一である場合や、端子１２と端子２２を半田３０で接合した後の熱処理が不十分である場合に、起こり易くなる。
Moreover, FIG. 3 is a figure which shows an example of the junction part after heat processing.
In the heat treatment after joining the terminal 12 and the terminal 22 with the
ボイド３５の発生、未反応成分３６の残存は、端子１２と端子２２の接合強度の低下、エレクトロマイグレーションに対する寿命の低下を引き起こし、電子部品１０と電子部品２０の接続信頼性を低下させる要因となり得る。
The generation of the void 35 and the remaining of the
以上のような点に鑑み、ここでは、ボイドの発生や未反応成分の残存を抑えて均一性良くＩＭＣを形成し、端子間をＩＭＣボンディングする手法について説明する。
まず、第１の実施の形態について説明する。
In view of the above points, here will be described a method of forming IMC with good uniformity while suppressing generation of voids and remaining unreacted components, and performing IMC bonding between terminals.
First, the first embodiment will be described.
図４は第１の実施の形態に係る電子部品の一例を示す図である。図４（Ａ）は第１の実施の形態に係る電子部品の一例の要部平面模式図、図４（Ｂ）は図４（Ａ）のＬ−Ｌ断面模式図である。 FIG. 4 is a diagram illustrating an example of an electronic component according to the first embodiment. 4A is a schematic plan view of an essential part of an example of the electronic component according to the first embodiment, and FIG. 4B is a schematic cross-sectional view taken along line LL in FIG. 4A.
図４（Ａ）及び図４（Ｂ）に示す電子部品４０は、本体部４１、及び本体部４１上に設けられた端子４２を有している。電子部品４０は、半導体チップ、半導体パッケージ、回路基板等であって、このような電子部品４０の本体部４１上に端子４２が設けられている。端子４２は、本体部４１上に設けられた電極部４２ａと、電極部４２ａ上に設けられたバリア層４２ｂ及び反応層４２ｃを有している。尚、図４（Ａ）及び図４（Ｂ）には、便宜上、１つの端子４２を図示するが、本体部４１上には、複数の端子４２が形成され得る。
The
電極部４２ａは、電子部品４０の本体部４１に形成されている電極パッドや配線パターン等の導電部４１ａ上に設けられている。電極部４２ａは、例えば、ポスト状の突起電極とすることができる。電極部４２ａは、例えば、電極部４２ａの本体部４１からの突出方向先端側から見た形状が円形状又は略円形状とされる。電極部４２ａは、例えば、Ｃｕ又はＣｕを含む材料を用いて形成される。また、電極部４２ａは、金（Ａｕ）又はＡｕを含む材料、銀（Ａｇ）又はＡｇを含む材料、Ｎｉ又はＮｉを含む材料、タングステン（Ｗ）又はＷを含む材料を用いて形成することもできる。ここで例示する電極部４２ａには、図４（Ｂ）に示すように、その上面の中央部に、所定深さの凹部４３ａが設けられている。
The
バリア層４２ｂは、電極部４２ａの上面に設けられている。この例では、図４（Ｂ）に示すように、凹部４３ａが設けられた電極部４２ａの上面に沿ってバリア層４２ｂが設けられ、バリア層４２ｂにもその中央部に、所定深さの凹部４３ｂが設けられている。バリア層４２ｂは、後述する半田６０の拡散係数が電極部４２ａ及び反応層４２ｃよりも小さく、半田６０の濡れ性が反応層４２ｃよりも低い材料、例えば、Ｎｉ又はＮｉを含む材料を用いて形成される。また、バリア層４２ｂは、クロム（Ｃｒ）又はＣｒを含む材料を用いて形成することもできる。
The
反応層４２ｃは、バリア層４２ｂの上面であって、その中央部の凹部４３ｂに設けられている。この例では、図４（Ｂ）に示すように、反応層４２ｃにも、所定深さの凹部４３ｃが設けられている。反応層４２ｃは、後述する半田６０と反応し、半田６０の拡散係数がバリア層４２ｂよりも大きく、半田６０の濡れ性がバリア層４２ｂよりも高い材料、例えば、Ａｕ又はＡｕを含む材料を用いて形成される。また、反応層４２ｃは、Ｃｕ又はＣｕを含む材料、Ｓｎ又はＳｎを含む材料を用いて形成することもできる。
The
このように電子部品４０の端子４２は、電極部４２ａの上にバリア層４２ｂ及び反応層４２ｃが設けられ、上面に反応層４２ｃとその外側（端子４２の上面の外周部）に設けられたバリア層４２ｂとが露出する構造を有している。
As described above, the
このような構造を有する端子４２は、例えば、次のようにして形成される。
図５は第１の実施の形態に係る端子の形成方法の一例を示す図である。図５（Ａ）〜図５（Ｄ）には、第１の実施の形態に係る端子形成の各工程の要部断面を模式的に図示している。
The terminal 42 having such a structure is formed as follows, for example.
FIG. 5 is a diagram illustrating an example of a method of forming terminals according to the first embodiment. FIG. 5A to FIG. 5D schematically show a cross section of the main part of each step of terminal formation according to the first embodiment.
まず、図５（Ａ）に示すように、端子４２を形成する基板４０Ａを準備する。基板４０Ａには、１つ又は複数の電子部品４０の本体部４１が形成されている。即ち、基板４０Ａ自体が１つの電子部品４０の本体部４１である場合（例えば回路基板等）や、基板４０Ａ内に複数の電子部品４０の本体部４１が含まれている場合（例えば複数の半導体チップが形成されるウェハ等）がある。尚、基板４０Ａに複数の電子部品４０の本体部４１が含まれる場合には、各本体部４１への端子４２の形成後、個々の電子部品４０に個片化される。
First, as shown in FIG. 5A, a
基板４０Ａ上には、例えば、複数の端子４２が形成される。ここでは便宜上、１つの端子４２に着目し、その形成方法の一例を説明する。
準備された基板４０Ａ上に、図５（Ａ）に示すように、シード層７１、及び基板４０Ａの所定位置（本体部４１に設けられた導電部４１ａの位置）に対応する開口部７０ａを有するレジスト７０を形成する。レジスト７０は、スピンコート法、スプレー法等を用いて形成することができる。このレジスト７０をマスクにした電解メッキにより、レジスト７０の開口部７０ａ内に電極部４２ａを形成する。
For example, a plurality of
On the
ここでは、電極部４２ａの上面の中央部に凹部４３ａが形成されるように、電解メッキを行う。凹部４３ａを有する電極部４２ａは、電解メッキ時のメッキ液の濃度、メッキ液に添加する添加剤の種類、基板４０Ａに対するメッキ液の流通方向や流速、メッキ時間、通電の電流密度等、メッキ条件を適宜調整することで、形成することができる。電極部４２ａの高さ、その凹部４３ａの深さは、メッキ条件、レジスト７０の厚みで調整することができる。例えば、メッキ条件等を調整し、高さが約２０μｍ〜３０μｍで、凹部４３ａの深さが約５μｍといったＣｕの電極部４２ａを形成することができる。
Here, electrolytic plating is performed so that the
凹部４３ａを有する電極部４２ａの形成後は、図５（Ｂ）に示すように、バリア層４２ｂ及び反応層４２ｃを順に形成する。バリア層４２ｂ及び反応層４２ｃは、電解メッキにより電極部４２ａ上に積層し、形成することができる。凹部４３ａを有する電極部４２ａに積層されるバリア層４２ｂ及び反応層４２ｃには、それぞれ凹部４３ｂ及び凹部４３ｃが形成される。例えば、約３μｍの厚みでＮｉのバリア層４２ｂを形成し、約０．１μｍの厚みでＡｕの反応層４２ｃを形成することができる。尚、バリア層４２ｂ及び反応層４２ｃは、電解メッキのほか、無電解メッキにより形成することもできる。
After the formation of the
電極部４２ａ、バリア層４２ｂ及び反応層４２ｃの積層構造４２Ａの形成後は、図５（Ｃ）に示すように、その積層構造４２Ａの切削加工を行う。切削加工は、切削加工後の積層構造４２Ａの中央部では反応層４２ｃが残り、外周部では反応層４２ｃが除去されてバリア層４２ｂが露出するような位置（図５（Ｃ）に点線で示すような位置）で、行う。このような切削加工には、例えば、ダイヤモンドバイト７２を用いることができる。電極部４２ａに凹部４３ａを設け、その上にバリア層４２ｂを形成し、そこに凹部４３ｂを設け、その凹部４３ｂを含むバリア層４２ｂ上に反応層４２ｃを設けていることで、切削加工後の上面には、反応層４２ｃとその外側に設けられたバリア層４２ｂとが露出する。
After forming the
切削加工後は、図５（Ｄ）に示すように、レジスト７０を除去し、レジスト７０の除去後に露出するシード層７１をエッチングにより除去する。これにより、基板４０Ａ上に端子４２が形成される。この端子４２が形成された基板４０Ａを電子部品４０とし、或いは、端子４２が形成された基板４０Ａを個々の電子部品４０に個片化する。
After the cutting process, as shown in FIG. 5D, the resist 70 is removed, and the
図６は第１の実施の形態に係る電子部品の別例を示す図である。図６には、第１の実施の形態に係る電子部品の一例の要部断面を模式的に図示している。
端子４２のバリア層４２ｂの表面には、図６に示すように、酸化膜４２ｂｂが形成されていてもよい。酸化膜４２ｂｂは、自然酸化膜として形成されるもののほか、酸化処理によって形成されたものであってもよい。
FIG. 6 is a diagram illustrating another example of the electronic component according to the first embodiment. FIG. 6 schematically illustrates a cross-section of the main part of an example of the electronic component according to the first embodiment.
An oxide film 42bb may be formed on the surface of the
続いて、上記のような端子４２を有する電子部品４０と、他の電子部品との接合について説明する。
図７は第１の実施の形態に係る電子部品の接合方法の一例を示す図である。図７（Ａ）〜図７（Ｃ）には、第１の実施の形態に係る電子部品接合の各工程の要部断面を模式的に図示している。
Subsequently, the joining of the
FIG. 7 is a diagram illustrating an example of a method for joining electronic components according to the first embodiment. FIG. 7A to FIG. 7C schematically show a cross-section of the main part of each step of electronic component bonding according to the first embodiment.
まず、図７（Ａ）に示すように、上記のような端子４２を有する電子部品４０、及びこの電子部品４０と接合する電子部品５０を準備する。
電子部品５０は、本体部５１、及び本体部５１上に設けられた端子５２を有している。端子５２は、本体部５１上に設けられた電極部５２ａ、及び電極部５２ａ上に設けられたバリア層５２ｂを含む。電極部５２ａは、例えば、Ｃｕ又はＣｕを含む材料を用いて形成される。バリア層５２ｂは、半田６０の拡散係数が電極部５２ａよりも小さい材料、例えば、Ｎｉ又はＮｉを含む材料を用いて形成される。電子部品５０の端子５２は、電子部品４０の端子４２に対応する位置に、設けられている。
First, as shown in FIG. 7A, an
The
このような電子部品５０の端子５２のバリア層５２ｂ上に、半田６０が設けられている。半田６０には、例えば、Ｓｎ、又はＳｎを含む半田、例えば、錫−銀（Ｓｎ−Ａｇ）、錫−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）、錫−銅（Ｓｎ−Ｃｕ）、錫−鉛（Ｓｎ−Ｐｂ）、錫−ビスマス（Ｓｎ−Ｂｉ）、錫−亜鉛（Ｓｎ−Ｚｎ）等が用いられる。半田６０は、電子部品５０に設けられる端子５２、及びこれと接合される電子部品４０に設けられる端子４２の高さばらつきを、接合時に吸収できる程度の量（厚み）で設けられる。
The
尚、電子部品５０の端子５２及び半田６０は、電子部品４０の端子４２と同様に、本体部５１の所定位置に電解メッキにより形成することができる。図７（Ａ）に示すような丸みを帯びた半田６０は、電解メッキ後の半田に熱処理を施すことで得られる。
Note that the
電子部品４０及び電子部品５０には、それぞれ複数の端子４２及び端子５２が形成され得るが、ここでは便宜上、接合する一対の端子４２及び端子５２に着目し、電子部品４０と電子部品５０の接合方法の一例を説明する。
A plurality of
準備した電子部品４０と電子部品５０を、フリップチップボンダー等を用い、図７（Ａ）に示すように対向させ、互いの端子４２と端子５２の位置合わせを行う。そして、図７（Ａ）の状態から、半田６０の融点以上の温度で熱処理を行いながら、電子部品５０を電子部品４０側に押圧する。この時の熱処理は、酸素等の酸化性ガスを含む雰囲気（酸化性雰囲気）２００、例えば大気中で行う。
The prepared
酸化性雰囲気２００での熱処理及び押圧を行うことで、図７（Ｂ）に示すように、電子部品４０の端子４２と電子部品５０の端子５２が半田６０を介して接合される。その際、電子部品４０の端子４２側では、反応層４２ｃの成分（例えばＡｕ）と半田６０の成分（例えばＳｎ）が反応し、更に反応層４２ｃ下のバリア層４２ｂの成分（例えばＮｉ）が反応し、ＩＭＣ層６１ａが形成される。尚、ＩＭＣ層６１ａには、更に電極部４２ａの成分（例えばＣｕ）が含まれてもよい。電子部品５０の端子５２側では、バリア層５２ｂの成分（例えばＮｉ）と半田６０の成分（例えばＳｎ）が反応し、ＩＭＣ層６１ｂが形成される。尚、ＩＭＣ層６１ｂには、更に電極部５２ａの成分（例えばＣｕ）が含まれてもよい。
By performing heat treatment and pressing in an oxidizing
図７（Ｂ）には、一対の端子４２（電極部４２ａ及びバリア層４２ｂ）と端子５２（電極部５２ａ及びバリア層５２ｂ）の半田６０を介した接合状態の一例を図示するが、電子部品４０及び電子部品５０には、それぞれ複数の端子４２及び端子５２が設けられ得る。所定量の半田６０を用いることで、電子部品４０が備える複数の端子４２の高さばらつき、電子部品５０が備える複数の端子５２の高さばらつきを吸収し、接合を行うことができる。
FIG. 7B illustrates an example of a joining state of the pair of terminals 42 (
図７（Ｂ）のように端子４２と端子５２が半田６０を介して接合される状態において、端子４２の外周部にあるバリア層４２ｂの表面には、酸化膜４２ｂｂが形成されている。この酸化膜４２ｂｂは、酸化性雰囲気２００での熱処理の際に形成される場合のほか、酸化性雰囲気２００での熱処理前に自然酸化膜として形成されている場合がある。酸化膜４２ｂｂ上の半田６０の濡れ性は低く、そのため、端子４２と半田６０の接合部の外側に、このように酸化膜４２ｂｂが形成されたバリア層４２ｂが存在することで、その接合部より外側への半田６０の流出が抑制される。また、半田６０を介した接合に先立ち、上記図７（Ａ）のように端子４２の反応層４２ｃに凹部４３ｃを設けておくことで、半田６０の流出がより一層抑制される。
In the state where the terminal 42 and the terminal 52 are joined via the
上記のように酸化性雰囲気２００で熱処理及び押圧を行い、半田６０を介した端子４２と端子５２の接合を行う際には、半田６０の表面に酸化膜が形成され得る。このように半田６０の表面に酸化膜が形成されるような場合には、接合時に、次のような方法を用い、半田６０の表面の酸化膜による接合不良を抑制することができる。例えば、電子部品４０側を１μｍ〜３μｍといった振幅で動かすことで、半田６０の表面に形成された酸化膜を破り、半田６０を反応層４２ｃに濡れ易くさせる。或いは、フラックスを用いて半田６０の表面に形成された酸化膜を除去することで、半田６０を反応層４２ｃに濡れ易くさせる。尚、このようにフラックスを用いても、酸化性雰囲気２００で熱処理及び押圧を行う場合には、半田６０のバリア層４２ｂ上への濡れ広がりは抑制される。
As described above, when heat treatment and pressing are performed in the oxidizing
上記のような酸化性雰囲気２００での熱処理及び押圧を行い、半田６０を介して端子４２と端子５２を接合した後は、図７（Ｃ）に示すように、還元性ガスを含む雰囲気（還元性雰囲気）２１０で、熱処理を行う。還元性雰囲気２１０としては、蟻酸、酢酸等の有機酸のガスを含む雰囲気、水素ガスを含む雰囲気を用いることができる。
After performing the heat treatment and pressing in the oxidizing
例えば、上記のように酸化性雰囲気２００で接合した電子部品４０及び電子部品５０（図７（Ｂ））を、還元性雰囲気２１０での処理が可能なチャンバー内にセットし、そのチャンバー内を真空引きした後、還元性ガスを導入する。還元性ガスに蟻酸ガスを用いる場合であれば、蟻酸溶液に窒素ガスをバブリングして発生させた蟻酸ガスをチャンバー内に導入する。この時のチャンバー内は、例えば、６００Ｔｏｒｒ程度の減圧雰囲気とする。また、還元性ガスに水素ガスを用いる場合であれば、水素ガスを、窒素ガス等の不活性ガスと混合し、チャンバー内に導入する。
For example, the
チャンバー内への還元性ガスの導入後は、端子４２と端子５２を接合している半田６０（図７（Ｂ））の融点以上にチャンバー内の温度を上昇させ、熱処理を行う。
還元性雰囲気２１０で熱処理を行うと、図７（Ｂ）に示したバリア層４２ｂの表面の酸化膜４２ｂｂが還元され、端子４２と端子５２の間にあった半田６０が、図７（Ｃ）に示すように、端子４２の外周部の、還元されたバリア層４２ｂ上に濡れ広がるようになる。半田６０がバリア層４２ｂ上に濡れ広がることで、端子５２が端子４２側に引き寄せられ、それにより、端子４２と端子５２が近接し、それらの間に存在する半田６０の量が減少する。
After the introduction of the reducing gas into the chamber, the temperature in the chamber is raised above the melting point of the solder 60 (FIG. 7B) that joins the terminal 42 and the terminal 52, and heat treatment is performed.
When heat treatment is performed in a reducing
このように端子４２と端子５２の間の半田６０が減少すると共に、熱処理によるＩＭＣ化が進行する。即ち、端子４２側では、バリア層４２ｂと半田６０の成分の反応が進み、或いは更に電極部４２ａの成分も拡散して反応が進んで、図７（Ｂ）に示したＩＭＣ層６１ａが成長する。端子５２側では、バリア層５２ｂと半田６０の成分の反応が進み、或いは更に電極部５２ａの成分も拡散して反応が進んで、図７（Ｂ）に示したＩＭＣ層６１ｂが成長する。成長したこれらのＩＭＣ層６１ａとＩＭＣ層６１ｂが一体となって、図７（Ｃ）に示すようなＩＭＣ層６３が形成される。
As described above, the
尚、図７（Ｃ）には、端子５２のバリア層５２ｂがＩＭＣ層６３の形成に消費された場合の構造を例示したが、バリア層５２ｂは、電極部５２ａ上（電極部５２ａとＩＭＣ層６３の間）に残っていてもよい。また、図７（Ｃ）には、端子４２の、端子５２と対向する部位のバリア層４２ｂが、ＩＭＣ層６３の形成に消費された場合の構造を例示したが、この部位のバリア層４２ｂは、電極部４２ａ上（電極部４２ａとＩＭＣ層６３の間）に残っていてもよい。また、図７（Ｃ）には、端子４２の外周部のバリア層４２ｂ上に流出した半田６０がそのまま残存している状態を例示したが、バリア層４２ｂ上に流出した半田６０は、バリア層４２ｂ等と反応してＩＭＣになっていてもよい。
7C illustrates the structure in the case where the
上記のように、還元性雰囲気２１０での熱処理により、端子４２の中央部から外周部のバリア層４２ｂ上に半田６０が流れ、端子５２が端子４２に近接し、それらに挟まれた領域の半田６０が減少する。そのため、端子４２と端子５２の間には、このような還元性雰囲気２１０での熱処理を行わずにＩＭＣ化する場合に比べて、短時間でＩＭＣ層６３を形成することができる。更に、端子４２と端子５２に挟まれた領域の半田６０が減少していることで、比較的短時間の熱処理で、端子４２と端子５２の間に、ボイドの発生や半田６０の未反応成分の残存を抑えて、均一性の良いＩＭＣ層６３を形成することができる。
As described above, the heat treatment in the reducing
上記のような手法を用いることにより、端子４２及び端子５２の高さばらつきを吸収し得る量の半田６０を用いた場合でも、端子４２と端子５２の間に均一性の良いＩＭＣ層６３を効率的に形成することができる。これにより、高い信頼性で接合された電子部品４０及び電子部品５０を備える電子装置８０を実現することができる。
By using the above-described method, the
尚、上記の端子４２によれば、大気中等の酸化性雰囲気２００での熱処理で、端子５２と端子４２の中央部（端子５２に対向する部位）との間に半田６０が留まるようになる。これにより、端子５２と端子４２の中央部との間で、それらの成分と半田６０の成分との不均一な拡散、反応を抑えてＩＭＣ化を進行させ、端子５２と端子４２の中央部とを均一性良くＩＭＣ接合することが可能になる。
According to the terminal 42 described above, the
また、端子４２と端子５２を同等の平面サイズとした場合には、接合初期の段階で半田６０が端子４２を覆うようになる。このような場合でも、バリア層４２ｂ又は酸化膜４２ｂｂが形成されたバリア層４２ｂとこれを覆う半田６０との反応を抑え、端子５２と端子４２の中央部との間でＩＭＣ化を優先的に進行させ、端子５２と端子４２とを均一性良くＩＭＣ接合することが可能になる。
Further, when the terminal 42 and the terminal 52 have the same planar size, the
次に、第２の実施の形態について説明する。
ここでは、端子の形成方法の変形例を、第２の実施の形態として説明する。
図８は第２の実施の形態に係る端子の形成方法の一例を示す図である。図８（Ａ）〜図８（Ｅ）には、第２の実施の形態に係る端子形成の各工程の要部断面を模式的に図示している。
Next, a second embodiment will be described.
Here, a modified example of the method for forming the terminals will be described as a second embodiment.
FIG. 8 is a diagram illustrating an example of a method of forming a terminal according to the second embodiment. FIG. 8A to FIG. 8E schematically show a cross section of the main part of each step of terminal formation according to the second embodiment.
まず、図８（Ａ）に示すように、端子４２を形成する基板４０Ａを準備する。尚、基板４０Ａには、１つ又は複数の電子部品４０の本体部４１が形成されているものとし、基板４０Ａに複数の本体部４１が含まれる場合には、各本体部４１への端子４２の形成後、個々の電子部品４０に個片化される。基板４０Ａ上には、例えば、複数の端子４２が形成される。ここでは便宜上、１つの端子４２に着目し、その形成方法の一例を説明する。
First, as shown in FIG. 8A, a
準備された基板４０Ａ上に、図８（Ａ）に示すように、シード層７１、及び基板４０Ａの所定位置（本体部４１に設けられた導電部４１ａの位置）に対応する開口部７０ａを有するレジスト７０を形成する。レジスト７０は、スピンコート法等を用いて形成することができる。このレジスト７０をマスクにした、例えばＣｕの電解メッキにより、レジスト７０の開口部７０ａ内に、所定高さの電極部４２ａを形成する。この電解メッキの段階では、電極部４２ａの上面の中央部に、上記のような凹部４３ａを設けることを要しない。
On the
電極部４２ａの形成後、図８（Ｂ）に示すように、電極部４２ａの上面の中央部にレーザー７６を照射し、凹部４３ａを形成する。レーザー７６には、例えば、エキシマレーザー等、その波長が２００ｎｍ前後のものを用いる。このようなレーザー７６を用いると、電極部４２ａに与えられる熱ダメージが比較的少なく、微小なスポットで効率的に凹部４３ａを形成することができる。
After the formation of the
このようにして電極部４２ａに凹部４３ａを形成した後、図８（Ｃ）に示すように、電極部４２ａ上にバリア層４２ｂ及び反応層４２ｃを順に形成する。バリア層４２ｂ及び反応層４２ｃは、例えばＮｉの電解メッキ及びＡｕの電解メッキにより、それぞれ所定厚みで積層し形成することができる。凹部４３ａを有する電極部４２ａに積層されるバリア層４２ｂ及び反応層４２ｃには、それぞれ凹部４３ｂ及び凹部４３ｃが形成される。尚、バリア層４２ｂ及び反応層４２ｃは、無電解メッキにより形成することもできる。
Thus, after forming the recessed
電極部４２ａ、バリア層４２ｂ及び反応層４２ｃの積層構造４２Ａの形成後は、図８（Ｄ）に点線で示すような位置で、ダイヤモンドバイト７２を用いて切削加工を行う。
切削加工後は、図８（Ｅ）に示すように、レジスト７０を除去し、レジスト７０の除去後に露出するシード層７１をエッチングにより除去する。これにより、反応層４２ｃとその外側に設けられたバリア層４２ｂが上面に露出する端子４２が、基板４０Ａ上に形成される。この端子４２が形成された基板４０Ａを電子部品４０とし、或いは、端子４２が形成された基板４０Ａを個々の電子部品４０に個片化する。
After forming the
After the cutting process, as shown in FIG. 8E, the resist 70 is removed, and the
このようにして形成される端子４２を有する電子部品４０を用い、上記図７に例示したような方法で他の電子部品５０との接合を行うことで、高い信頼性で接合された電子部品４０及び電子部品５０を備える電子装置８０を実現することができる。
By using the
次に、第３の実施の形態について説明する。
図９は第３の実施の形態に係る電子部品の一例を示す図である。図９には、第３の実施の形態に係る電子部品の一例の要部断面を模式的に図示している。
Next, a third embodiment will be described.
FIG. 9 is a diagram illustrating an example of an electronic component according to the third embodiment. FIG. 9 schematically illustrates a cross-section of the main part of an example of an electronic component according to the third embodiment.
上記第１及び第２の実施の形態では、電子部品４０の端子４２の上面に、凹部４３ｃを有する反応層４２ｃを設けた構造を例示したが、反応層４２ｃには、図９に示すように、凹部を設けない構造とすることもできる。
In the first and second embodiments, the structure in which the
この図９に示すような反応層４２ｃを有する端子４２は、上記第１及び第２の実施の形態で述べたような方法（図５及び図８）の例に従って形成することができる。図９のような端子４２を形成する場合には、例えば、バリア層４２ｂ上に積層する反応層４２ｃ（図５（Ｂ）及び図８（Ｃ））を、より厚く形成する。或いは、電極部４２ａの凹部４３ａ（図５（Ａ）及び図８（Ｂ））及びバリア層４２ｂの凹部４３ｂ（図５（Ｂ）及び図８（Ｃ））を、より浅く形成する。バリア層４２ｂ上に積層する反応層４２ｃを、このように形成することで、その後の切削加工により、積層構造４２Ａの中央部にその外周部のバリア層４２ｂと同じ高さの反応層４２ｃを形成することができる。
The terminal 42 having the
このようにして形成される端子４２を有する電子部品４０を用いた場合にも、上記図７に例示したような方法で他の電子部品５０との接合を行うことで、高い信頼性で接合された電子部品４０及び電子部品５０を備える電子装置８０を実現することができる。
Even when the
次に、第４の実施の形態について説明する。
ここでは、端子の形成方法の別例を、第４の実施の形態として説明する。
図１０は第４の実施の形態に係る端子の形成方法の一例を示す図である。図１０（Ａ）〜図１０（Ｅ）には、第４の実施の形態に係る端子形成の各工程の要部断面を模式的に図示している。
Next, a fourth embodiment will be described.
Here, another example of a method for forming a terminal will be described as a fourth embodiment.
FIG. 10 is a diagram illustrating an example of a terminal forming method according to the fourth embodiment. FIG. 10A to FIG. 10E schematically show a cross section of the main part of each step of terminal formation according to the fourth embodiment.
まず、図１０（Ａ）に示すように、端子４２を形成する基板４０Ａを準備する。準備された基板４０Ａ上に、図１０（Ａ）に示すように、シード層７１、及び基板４０Ａの所定位置（本体部４１に設けられた導電部４１ａの位置）に対応する開口部７０ａを有するレジスト７０を形成する。このレジスト７０をマスクにした、例えばＣｕの電解メッキにより、開口部７０ａ内に、凹部４３ａを有する電極部４２ａを形成する。次いで、図１０（Ａ）に示すように、形成した電極部４２ａ上に、例えばＮｉの電解メッキにより、凹部４３ｂを有するバリア層４２ｂを形成する。尚、バリア層４２ｂは、無電解メッキにより形成することもできる。
First, as shown in FIG. 10A, a
バリア層４２ｂの形成後、図１０（Ｂ）に示すように、その凹部４３ｂにフラックス７３を設ける。フラックス７３は、例えば、インクジェット法によりバリア層４２ｂの凹部４３ｂに塗布する。尚、フラックス７３には、無洗浄フラックスを用いることが好ましい。
After the formation of the
バリア層４２ｂの凹部４３ｂにフラックス７３を設けた後、図１０（Ｃ）に示すように、半田マイクロボール等の半田ボール７４を、そのフラックス７３を設けた凹部４３ｂに設ける。半田ボール７４には、Ｓｎ又はＳｎを含む半田を用いることができる。
After providing the
半田ボール７４を設けた後、その半田ボール７４を熱処理によって溶融させることで、図１０（Ｄ）に示すように、凹部４３ｂに半田７４ａが設けられた構造を得る。尚、凹部４３ｂでは、バリア層４２ｂの成分（例えばＮｉ）と半田７４ａの成分（例えばＳｎ）との反応が生じてもよい。
After the
尚、図１０（Ｂ）のようにフラックス７３を設けた凹部４３ｂには、半田ボール７４のほか、半田ペーストを設けることもできる。例えば、フラックス７３を設けた凹部４３ｂに、インクジェット法により半田ペーストを設ける。半田ペーストを熱処理によって溶融させることで、同様に、凹部４３ｂに半田７４ａが設けられた構造を得ることができる。
In addition, in addition to the
半田７４ａを設けた後は、図１０（Ｅ）に示すように、レジスト７０を除去し、レジスト７０の除去後に露出するシード層７１をエッチングにより除去し、端子４２を形成する。この端子４２が形成された基板４０Ａを電子部品４０とし、或いは、端子４２が形成された基板４０Ａを個々の電子部品４０に個片化する。
After providing the
このような方法により、上面の外周部にバリア層４２ｂが露出し、その中央部に半田７４ａ（或いは半田７４ａの成分を含むＩＭＣ）が露出する端子４２が形成される。このような方法で得られる端子４２の、半田７４ａ（或いはＩＭＣ）が、上記反応層４２ｃとして機能する。
By such a method, the
このようにして形成される端子４２を有する電子部品４０を用いた場合にも、上記図７に例示したような方法で他の電子部品５０との接合を行うことで、高い信頼性で接合された電子部品４０及び電子部品５０を備える電子装置８０を実現することができる。
Even when the
次に、第５の実施の形態について説明する。
ここでは、端子の形成方法の更に別の例を、第５の実施の形態として説明する。
図１１は第５の実施の形態に係る端子の形成方法の一例を示す図である。図１１（Ａ）〜図１１（Ｅ）には、第５の実施の形態に係る端子形成の各工程の要部断面を模式的に図示している。
Next, a fifth embodiment will be described.
Here, yet another example of the method for forming the terminals will be described as a fifth embodiment.
FIG. 11 is a diagram illustrating an example of a terminal forming method according to the fifth embodiment. FIGS. 11A to 11E schematically show a cross section of the main part of each step of forming a terminal according to the fifth embodiment.
まず、図１１（Ａ）に示すように、端子４２を形成する基板４０Ａを準備する。準備された基板４０Ａ上に、図１１（Ａ）に示すように、シード層７１、及び基板４０Ａの所定位置（本体部４１に設けられた導電部４１ａの位置）に対応する開口部７０ａを有するレジスト７０を形成する。レジスト７０は、スピンコート法等を用いて形成することができる。このレジスト７０をマスクにした、例えばＣｕの電解メッキにより、開口部７０ａ内に、所定高さの電極部４２ａ（凹部４３ａを有しない電極部４２ａ）を形成する。
First, as shown in FIG. 11A, a
電極部４２ａの形成後、図１１（Ｂ）に示すように、レジスト７５を形成する。レジスト７５は、スプレー法等を用いて形成することができる。次いで、形成したレジスト７５に対し露光及び現像を行い、図１１（Ｃ）に示すように、電極部４２ａの上面の外周部が露出する開口部７５ａを形成する。
After the formation of the
開口部７５ａの形成後は、図１１（Ｄ）に示すように、レジスト７５をマスクにした、例えばＮｉの電解メッキにより、開口部７５ａの電極部４２ａ上に、所定厚みのバリア層４２ｂを形成する。尚、バリア層４２ｂは、無電解メッキにより形成することもできる。
After the
バリア層４２ｂの形成後は、図１１（Ｅ）に示すように、レジスト７５及びレジスト７０を除去し、レジスト７０の除去後に露出するシード層７１をエッチングにより除去する。これにより、電極部４２ａとバリア層４２ｂが上面に露出する端子４２が、基板４０Ａ上に形成される。この端子４２が形成された基板４０Ａを電子部品４０とし、或いは、端子４２が形成された基板４０Ａを個々の電子部品４０に個片化する。
After the formation of the
続いて、図１１のような方法で形成される端子４２を有する電子部品４０と、他の電子部品５０との接合について説明する。
図１２は第５の実施の形態に係る電子部品の接合方法の一例を示す図である。図１２（Ａ）〜図１２（Ｃ）には、第５の実施の形態に係る電子部品接合の各工程の要部断面を模式的に図示している。
Subsequently, the joining of the
FIG. 12 is a diagram illustrating an example of a method for joining electronic components according to the fifth embodiment. FIGS. 12A to 12C schematically show a cross section of the main part of each step of electronic component bonding according to the fifth embodiment.
まず、図１１のような方法で形成される端子４２を有する電子部品４０、及びこの電子部品４０と接合する電子部品５０を準備する。電子部品５０は、本体部５１、及び本体部５１上に設けられた端子５２を有している。端子５２は、本体部５１上に設けられた電極部５２ａ、及び電極部５２ａ上に設けられたバリア層５２ｂを含む。端子５２のバリア層５２ｂ上に、複数の端子４２の高さばらつき及び複数の端子５２の高さばらつきを吸収し得る量の半田６０が設けられている。
First, an
ここでは便宜上、接合する一対の端子４２及び端子５２に着目し、電子部品４０と電子部品５０の接合方法の一例を説明する。
準備した電子部品４０と電子部品５０を、図１２（Ａ）に示すように対向させ、互いの端子４２と端子５２の位置合わせを行う。そして、半田６０の融点以上の温度で熱処理を行いながら、電子部品５０を電子部品４０側に押圧する。この時の熱処理は、大気中等の酸化性雰囲気２００で行う。
Here, for the sake of convenience, an example of a method for joining the
The prepared
酸化性雰囲気２００での熱処理及び押圧を行うことで、図１２（Ｂ）に示すように、電子部品４０の端子４２と電子部品５０の端子５２が半田６０を介して接合される。その際、電子部品４０の端子４２側では、電極部４２ａの成分（例えばＣｕ）と半田６０の成分（例えばＳｎ）が反応し、或いは更にバリア層４２ｂの成分（例えばＮｉ）が反応し、ＩＭＣ層６１ａが形成される。電子部品５０の端子５２側では、バリア層５２ｂの成分（例えばＮｉ）と半田６０の成分（例えばＳｎ）が反応し、ＩＭＣ層６１ｂが形成される。尚、ＩＭＣ層６１ｂには、更に電極部５２ａの成分（例えばＣｕ）が含まれてもよい。
By performing heat treatment and pressing in the oxidizing
酸化性雰囲気２００での熱処理及び押圧の際、端子４２の外周部には酸化膜４２ｂｂが形成されたバリア層４２ｂが存在するため、端子４２の外周部への半田６０の流出が抑制される。尚、酸化膜４２ｂｂは、上記のように、酸化性雰囲気２００での熱処理の際に形成され、或いは、酸化性雰囲気２００での熱処理前に自然酸化膜として形成される。また、酸化性雰囲気２００での熱処理及び押圧の際には、半田６０の表面に形成される酸化膜を、電子部品４０の振動やフラックスの使用により除去し、接合不良を抑制するようにしてもよい。
During the heat treatment and pressing in the oxidizing
上記のような酸化性雰囲気２００での熱処理及び押圧を行い、半田６０を介して端子４２と端子５２を接合した後は、図１２（Ｃ）に示すように、還元性雰囲気２１０で、熱処理を行う。還元性雰囲気２１０としては、蟻酸、酢酸等の有機酸のガスを含む雰囲気、水素ガスを含む雰囲気を用いることができる。
After performing the heat treatment and pressing in the oxidizing
還元性雰囲気２１０で熱処理を行うと、図１２（Ｂ）に示したバリア層４２ｂの表面の酸化膜４２ｂｂが還元され、図１２（Ｃ）に示すように、その還元されたバリア層４２ｂ上に半田６０が濡れ広がるようになる。半田６０がバリア層４２ｂ上に濡れ広がることで、端子５２が端子４２側に引き寄せられ、それにより、端子４２と端子５２が近接し、それらの間に存在する半田６０の量が減少する。
When heat treatment is performed in a reducing
このように端子４２と端子５２の間の半田６０が減少すると共に、熱処理によるＩＭＣ化が進行する。即ち、端子４２側では、電極部４２ａと半田６０の成分の反応が進み、或いは更にバリア層４２ｂの成分も拡散して反応が進んで、図１２（Ｂ）に示したＩＭＣ層６１ａが成長する。端子５２側では、バリア層５２ｂと半田６０の成分の反応が進み、或いは更に電極部５２ａの成分も拡散して反応が進んで、図１２（Ｂ）に示したＩＭＣ層６１ｂが成長する。成長したこれらのＩＭＣ層６１ａとＩＭＣ層６１ｂが一体となって、図１２（Ｃ）に示すようなＩＭＣ層６３が形成される。
As described above, the
尚、図１２（Ｃ）には、端子５２のバリア層５２ｂがＩＭＣ層６３の形成に消費された場合の構造を例示したが、バリア層５２ｂは、電極部５２ａ上（電極部５２ａとＩＭＣ層６３の間）に残っていてもよい。また、図１２（Ｃ）には、端子４２の外周部のバリア層４２ｂ上に流出した半田６０がそのまま残存している状態を例示したが、バリア層４２ｂ上に流出した半田６０は、バリア層４２ｂ等と反応してＩＭＣになっていてもよい。
FIG. 12C illustrates a structure in which the
この図１２のような方法によれば、端子４２及び端子５２の高さばらつきを吸収し得る量の半田６０を用いても、端子４２と端子５２の間に、還元性雰囲気２１０での熱処理を行わずにＩＭＣ化する場合に比べ、短時間で均一性の良いＩＭＣ層６３が形成可能になる。
According to the method as shown in FIG. 12, the heat treatment in the reducing
図１１のような方法で形成される端子４２では、その上面の中央部に露出する電極部４２ａの部位が、上記反応層４２ｃと同様の役割を果たす。このような端子４２を有する電子部品４０を用いた場合にも、図１２に例示したような方法で他の電子部品５０との接合を行うことで、高い信頼性で接合された電子部品４０及び電子部品５０を備える電子装置９０を実現することができる。
In the terminal 42 formed by the method as shown in FIG. 11, the portion of the
尚、この第５の実施の形態で述べるような端子４２のバリア層４２ｂは、必ずしも導電性を有していることを要しない。バリア層４２ｂが導電性を有していなくても、ＩＭＣ層６３を介して電極部４２ａと電極部５２ａが接合され、電気的な接続が行える。後述する第６及び第７の実施の形態に係る端子４２のバリア層４２ｂについても同様である。
Note that the
次に、第６の実施の形態について説明する。
図１３は第６の実施の形態に係る電子部品の一例を示す図である。図１３には、第６の実施の形態に係る電子部品の一例の要部断面を模式的に図示している。
Next, a sixth embodiment will be described.
FIG. 13 is a diagram illustrating an example of an electronic component according to the sixth embodiment. FIG. 13 schematically illustrates a cross-section of an essential part of an example of an electronic component according to the sixth embodiment.
上記第５の実施の形態では、電子部品４０の端子４２を、その外周部にバリア層４２ｂを設け、その中央部に電極部４２ａを露出させる構造を例示したが、端子４２の中央部には、図１３に示すように、Ａｕ等の反応層４２ｃを設けることもできる。
In the fifth embodiment, the
図１３に示す端子４２は、電極部４２ａの上面の外周部にバリア層４２ｂが設けられ、その上面の中央部に反応層４２ｃが設けられた構造を有している。反応層４２ｃは、Ａｕ等を用いて形成することができる。
The terminal 42 shown in FIG. 13 has a structure in which a
この図１３のような端子４２は、例えば、上記図１１（Ａ）〜図１１（Ｄ）の工程を行った後、レジスト７５を除去し、外周部のバリア層４２ｂを覆うレジストを形成し、中央部に電解メッキ等により反応層４２ｃを形成することで、得ることができる。或いは、図１１（Ａ）の工程で、電極部４２ａの上面に反応層４２ｃを形成する。この場合は、続く図１１（Ｂ）〜図１１（Ｄ）の工程を行うと、電極部４２ａの外周部には反応層４２ｃとバリア層４２ｂの積層体が形成されるようになる。
The terminal 42 as shown in FIG. 13, for example, after performing the steps of FIGS. 11A to 11D, the resist 75 is removed, and a resist covering the outer
図１３のような端子４２を有する電子部品４０を用いた場合にも、上記図１２に例示したような方法で他の電子部品５０との接合を行うことで、高い信頼性で接合された電子部品４０及び電子部品５０を備える電子装置９０を実現することができる。
Even when the
次に、第７の実施の形態について説明する。
図１４は第７の実施の形態に係る電子部品の一例を示す図である。図１４には、第７の実施の形態に係る電子部品の一例の要部断面を模式的に図示している。
Next, a seventh embodiment will be described.
FIG. 14 is a diagram illustrating an example of an electronic component according to the seventh embodiment. FIG. 14 schematically illustrates a cross-section of an essential part of an example of an electronic component according to the seventh embodiment.
図１４に示す電子部品４０は、外周部にバリア層４２ｂが露出し、中央部に電極部４２ａが露出する端子４２を有している。端子４２の上面に露出するバリア層４２ｂの表面には、凹凸４３ｄが設けられている。尚、凹凸４３ｄは、バリア層４２ｂと電極部４２ａの双方の表面に設けられていてもよい。
The
この図１４に示すようなバリア層４２ｂの凹凸４３ｄは、例えば、上記図１１（Ａ）〜図１１（Ｄ）の工程を行った後、バリア層４２ｂに対してアルゴン（Ａｒ）プラズマを照射することで、形成することができる。或いは、上記図１１（Ａ）〜図１１（Ｄ）の工程を行ってレジスト７５を除去した後、又は上記図１１（Ａ）〜図１１（Ｅ）の工程を行った後、バリア層４２ｂ及び電極部４２ａに対してＡｒプラズマを照射することで、形成することができる。或いはまた、図１１（Ｄ）の工程で電解メッキによりバリア層４２ｂを形成する際、その電流密度等のメッキ条件を調整することで、凹凸４３ｄを有するバリア層４２ｂを形成することもできる。
The
続いて、図１４のような端子４２を有する電子部品４０と、他の電子部品５０との接合について説明する。
図１５は第７の実施の形態に係る電子部品の接合方法の一例を示す図である。図１５（Ａ）〜図１５（Ｃ）には、第７の実施の形態に係る電子部品接合の各工程の要部断面を模式的に図示している。
Subsequently, the joining of the
FIG. 15 is a diagram illustrating an example of an electronic component bonding method according to the seventh embodiment. FIG. 15A to FIG. 15C schematically show a cross-section of the main part of each step of electronic component bonding according to the seventh embodiment.
ここでは便宜上、接合する一対の端子４２及び端子５２に着目し、電子部品４０と電子部品５０の接合方法の一例を説明する。
準備した電子部品４０と電子部品５０を、図１５（Ａ）に示すように対向させ、互いの端子４２と端子５２の位置合わせを行う。そして、大気中等の酸化性雰囲気２００で、端子５２側に設けた半田６０の融点以上の温度で熱処理を行いながら、電子部品５０を電子部品４０側に押圧する。
Here, for the sake of convenience, an example of a method for joining the
The prepared
酸化性雰囲気２００での熱処理及び押圧を行うことで、図１５（Ｂ）に示すように、電子部品４０の端子４２と電子部品５０の端子５２が半田６０を介して接合される。その際、電子部品４０の端子４２側にはＩＭＣ層６１ａが形成され、電子部品５０の端子５２側にはＩＭＣ層６１ｂが形成される。酸化性雰囲気２００での熱処理及び押圧の際、端子４２の外周部には酸化膜４２ｂｂが形成されたバリア層４２ｂが存在するため、端子４２の外周部への半田６０の流出が抑制される。
By performing heat treatment and pressing in the oxidizing
その後、図１５（Ｃ）に示すように、蟻酸ガス、酢酸ガス、水素ガス等を含む還元性雰囲気２１０で、熱処理を行う。還元性雰囲気２１０で熱処理を行うと、図１５（Ｂ）に示したバリア層４２ｂの表面の酸化膜４２ｂｂが還元され、図１５（Ｃ）に示すように、その還元されたバリア層４２ｂ上に半田６０が濡れ広がるようになる。更に、この図１５（Ｃ）に示すバリア層４２ｂには、その表面に凹凸４３ｄが設けられているため、毛細管現象によって半田６０がバリア層４２ｂ上に濡れ広がり易くなっている。
After that, as shown in FIG. 15C, heat treatment is performed in a reducing
半田６０がバリア層４２ｂ上に濡れ広がることで、端子５２が端子４２側に引き寄せられ、それにより、端子４２と端子５２が近接し、それらの間に存在する半田６０の量が減少する。このように端子４２と端子５２の間の半田６０が減少すると共に、熱処理によるＩＭＣ化が進行し、ＩＭＣ層６３が形成される。
Since the
尚、図１５（Ｃ）には、端子５２のバリア層５２ｂがＩＭＣ層６３の形成に消費された場合の構造を例示したが、バリア層５２ｂは、電極部５２ａ上（電極部５２ａとＩＭＣ層６３の間）に残っていてもよい。また、図１５（Ｃ）には、端子４２の外周部のバリア層４２ｂ上に流出した半田６０がそのまま残存している状態を例示したが、バリア層４２ｂ上に流出した半田６０は、バリア層４２ｂ等と反応してＩＭＣになっていてもよい。
FIG. 15C illustrates a structure in which the
この図１５のような方法によれば、端子４２及び端子５２の高さばらつきを吸収し得る量の半田６０を用いても、端子４２と端子５２の間に、還元性雰囲気２１０での熱処理を行わずにＩＭＣ化する場合に比べ、短時間で均一性の良いＩＭＣ層６３が形成可能になる。図１４のような端子４２を有する電子部品４０を用いた場合にも、図１５に例示したような方法で他の電子部品５０との接合を行うことで、高い信頼性で接合された電子部品４０及び電子部品５０を備える電子装置９０ａを実現することができる。
According to the method as shown in FIG. 15, the heat treatment in the reducing
尚、この第７の実施の形態で述べたような凹凸４３ｄは、第１〜第４の実施の形態、及び第６の実施の形態で述べた端子４２のバリア層４２ｂの表面、又はバリア層４２ｂと電極部４２ａの表面にも、同様に設けることができる。
The
以上、電子部品４０の端子４２の構造例、及び電子部品４０と電子部品５０の接合について説明した。
尚、以上の説明では、主に電子部品４０の端子４２の構造例について述べたが、それと接合する電子部品５０の端子に、端子４２と同様の構造を採用することもできる。電子部品５０に端子４２を設けた例を、第８の実施の形態として説明する。
The structure example of the terminal 42 of the
In the above description, the structural example of the terminal 42 of the
図１６は第８の実施の形態に係る電子部品の接合方法の一例を示す図である。図１６（Ａ）〜図１６（Ｃ）には、第８の実施の形態に係る電子部品接合の各工程の要部断面を模式的に図示している。 FIG. 16 is a diagram illustrating an example of a method for joining electronic components according to the eighth embodiment. FIG. 16A to FIG. 16C schematically show a cross section of the main part of each step of electronic component bonding according to the eighth embodiment.
図１６には一例として、電子部品４０及び電子部品５０の双方に、同じ構造の端子４２（ここでは上記第１の実施の形態で述べた端子４２）を設けた場合の接合工程を示している。
FIG. 16 shows, as an example, a joining process in which both the
電子部品５０の、端子４２の凹部４３ｃに、予め半田６０が設けられている。例えば、凹部４３ｃに半田ボールを搭載し、熱処理を行うことで、半田６０を設ける。この時、反応層４２ｃと半田６０が反応してＩＭＣ層が形成されてもよい。
電子部品４０と電子部品５０を、図１６（Ａ）に示すように対向させ、互いの端子４２の位置合わせを行う。そして、酸化性雰囲気２００で、半田６０の融点以上の温度で熱処理を行いながら、電子部品５０を電子部品４０側に押圧する。
As shown in FIG. 16A, the
酸化性雰囲気２００での熱処理及び押圧を行うことで、図１６（Ｂ）に示すように、電子部品４０の端子４２側にＩＭＣ層６１ａが形成され、電子部品５０の端子４２側にＩＭＣ層６１ｂが形成される。電子部品４０及び電子部品５０の端子４２の外周部には酸化膜４２ｂｂが形成されたバリア層４２ｂが存在するため、端子４２の外周部への半田６０の流出が抑制される。
By performing heat treatment and pressing in an oxidizing
その後、図１６（Ｃ）に示すように、還元性雰囲気２１０で熱処理を行い、酸化膜４２ｂｂを還元し、電子部品４０及び電子部品５０のバリア層４２ｂ上に半田６０を濡れ広がらせる。これにより、電子部品４０の端子４２と電子部品５０の端子４２が近接し、それらの間に存在する半田６０の量が減少すると共に、熱処理によるＩＭＣ化が進行し、ＩＭＣ層６３が形成される。
Thereafter, as shown in FIG. 16C, heat treatment is performed in a reducing
電子部品４０及び電子部品５０の双方に端子４２を設けることで、端子４２同士をより一層近接させ、半田６０の量を減少させて、短時間で均一性の良いＩＭＣ層６３を形成することが可能になる。この図１６に示したような方法で電子部品４０と電子部品５０の接合を行うことで、高い信頼性で接合された電子部品４０及び電子部品５０を備える電子装置８０ａを実現することができる。
By providing the
ここでは電子部品４０と電子部品５０に上記第１の実施の形態で述べた構造の端子４２を設けた場合を例示したが、電子部品４０と電子部品５０には、上記第２〜第７の実施の形態で述べた端子４２を設けることもできる。電子部品４０と電子部品５０には、同じ構造の端子４２を設けることができるほか、異なる構造の端子４２を設けることもできる。
Here, the case where the terminal 42 having the structure described in the first embodiment is provided in the
尚、以上の説明において、端子４２のバリア層４２ｂ上の酸化膜４２ｂｂは、酸化性雰囲気２００の熱処理で形成され、或いはその熱処理前に自然酸化膜として形成されるものとしたが、接合前の電子部品４０に別途酸化処理を行って形成しておくこともできる。
In the above description, the oxide film 42bb on the
また、以上説明した端子４２の、バリア層４２ｂ及び反応層４２ｃの材料としては、半田の拡散係数及び濡れ性が所定の条件を満足すれば、例示したもの以外の材料（金属材料に限らず、また、導電材料に限らない）を用いることもできる。
In addition, as the material of the
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 電極部と、
前記電極部上に設けられ、半田と反応する第１材料部と、
前記電極部上であって前記第１材料部の外側に設けられ、前記第１材料部よりも前記半田の濡れ性が低い第２材料部と
を含むことを特徴とする電子部品。
Regarding the embodiment described above, the following additional notes are further disclosed.
(Supplementary note 1) Electrode part,
A first material part provided on the electrode part and reacting with solder;
An electronic component comprising: a second material portion which is provided on the electrode portion and outside the first material portion and has lower solder wettability than the first material portion.
（付記２） 前記第２材料部の表面に酸化物が設けられていることを特徴とする付記１に記載の電子部品。
（付記３） 前記第２材料部の表面に凹凸が設けられていることを特徴とする付記１又は２に記載の電子部品。
(Additional remark 2) The electronic component of Additional remark 1 characterized by the oxide being provided in the surface of the said 2nd material part.
(Additional remark 3) The unevenness | corrugation is provided in the surface of the said 2nd material part, The electronic component of Additional remark 1 or 2 characterized by the above-mentioned.
（付記４） 前記第１材料部は、前記第２材料部の上面よりも低い位置にある上面を含むことを特徴とする付記１乃至３のいずれかに記載の電子部品。
（付記５） 第１電極部と、前記第１電極部上に設けられ、半田と反応する第１材料部と、前記第１電極部上であって前記第１材料部の外側に設けられ、前記第１材料部よりも前記半田の濡れ性が低い第２材料部とを含む第１電子部品を準備する工程と、
第２電極部を含む第２電子部品を準備する工程と、
前記第１電極部と前記第２電極部とを前記半田を用いて接合する工程と
を含み、
前記半田を用いて接合する工程は、前記半田が溶融する温度の熱処理により、少なくとも前記第１材料部と前記半田とを反応させて化合物を生成し、前記化合物を介して前記第１電極部と前記第２電極部とを接合する工程を含むことを特徴とする電子装置の製造方法。
(Additional remark 4) The said 1st material part contains the upper surface in a position lower than the upper surface of the said 2nd material part, The electronic component in any one of Additional remark 1 thru | or 3 characterized by the above-mentioned.
(Additional remark 5) It is provided on the 1st electrode part, the 1st material part which is provided on the 1st electrode part, reacts with solder, and the 1st electrode part on the outside of the 1st material part, Preparing a first electronic component including a second material part having lower solder wettability than the first material part;
Preparing a second electronic component including a second electrode part;
Joining the first electrode part and the second electrode part using the solder,
The step of joining using the solder includes generating a compound by reacting at least the first material part and the solder by a heat treatment at a temperature at which the solder melts, and the first electrode part via the compound. The manufacturing method of the electronic device characterized by including the process of joining the said 2nd electrode part.
（付記６） 前記熱処理は、第１条件で行う第１熱処理と、前記第１熱処理後に第２条件で行う第２熱処理とを含むことを特徴とする付記５に記載の電子装置の製造方法。
（付記７） 前記第１条件は、酸化性雰囲気であり、前記第２条件は、還元性雰囲気であることを特徴とする付記６に記載の電子装置の製造方法。
(Supplementary note 6) The method for manufacturing an electronic device according to supplementary note 5, wherein the heat treatment includes a first heat treatment performed under a first condition and a second heat treatment performed under a second condition after the first heat treatment.
(Supplementary note 7) The method for manufacturing an electronic device according to supplementary note 6, wherein the first condition is an oxidizing atmosphere, and the second condition is a reducing atmosphere.
（付記８） 前記第１熱処理では、前記半田を介した前記第１電極部と前記第２電極部との接合部の外側に前記第２材料部が露出し、
前記第２熱処理では、前記半田が前記第２材料部上に濡れ広がり、前記第１電極部と前記第２電極部とが近接することを特徴とする付記７に記載の電子装置の製造方法。
(Supplementary Note 8) In the first heat treatment, the second material portion is exposed outside a joint portion between the first electrode portion and the second electrode portion via the solder,
The method of manufacturing an electronic device according to appendix 7, wherein in the second heat treatment, the solder wets and spreads on the second material portion, and the first electrode portion and the second electrode portion are close to each other.
（付記９） 前記第２材料部の表面に酸化物が設けられていることを特徴とする付記５乃至８のいずれかに記載の電子装置の製造方法。
（付記１０） 前記第２材料部の表面に凹凸が設けられていることを特徴とする付記５乃至９のいずれかに記載の電子装置の製造方法。
(Additional remark 9) The manufacturing method of the electronic device in any one of Additional remark 5 thru | or 8 characterized by the oxide being provided in the surface of the said 2nd material part.
(Additional remark 10) The unevenness | corrugation is provided in the surface of the said 2nd material part, The manufacturing method of the electronic device in any one of Additional remark 5 thru | or 9 characterized by the above-mentioned.
（付記１１） 第１電極部を含む第１電子部品を準備する工程と、
第２電極部を含む第２電子部品を準備する工程と、
前記第１電極部と前記第２電極部とを半田を用いて接合する工程と
を含み、
前記半田を用いて接合する工程は、
第１条件で第１熱処理を行う工程と、
前記第１熱処理後に第２条件で第２熱処理を行う工程と
を含むことを特徴とする電子装置の製造方法。
(Additional remark 11) The process of preparing the 1st electronic component containing a 1st electrode part,
Preparing a second electronic component including a second electrode part;
Joining the first electrode part and the second electrode part using solder,
The step of joining using the solder includes
Performing a first heat treatment under a first condition;
And a step of performing a second heat treatment under a second condition after the first heat treatment.
（付記１２） 前記第１条件は、酸化性雰囲気であり、前記第２条件は、還元性雰囲気であることを特徴とする付記１１に記載の電子装置の製造方法。
（付記１３） 前記第２熱処理では、前記第１熱処理時よりも、前記第１電極部と前記第２電極部とが近接することを特徴とする付記１２に記載の電子装置の製造方法。
(Additional remark 12) The said 1st condition is oxidizing atmosphere, The said 2nd condition is reducing atmosphere, The manufacturing method of the electronic device of
(Additional remark 13) In the said 2nd heat processing, the said 1st electrode part and the said 2nd electrode part are approached rather than the time of the said 1st heat processing, The manufacturing method of the electronic device of
１０，２０，４０，５０ 電子部品
１１，２１，４１，５１ 本体部
１２，２２，４２，５２ 端子
１２ａ，２２ａ，４２ａ，５２ａ 電極部
１２ｂ，２２ｂ，４２ｂ，５２ｂ バリア層
３０，６０，７４ａ 半田
３１ａ，３１ｂ，３２ａ，３２ｂ，３３，６１ａ，６１ｂ，６３ ＩＭＣ層
３５ ボイド
３６ 未反応成分
４０Ａ 基板
４１ａ 導電部
４２ｂｂ 酸化膜
４２ｃ 反応層
４２Ａ 積層構造
４３ａ，４３ｂ，４３ｃ 凹部
４３ｄ 凹凸
７０，７５ レジスト
７０ａ，７５ａ 開口部
７１ シード層
７２ ダイヤモンドバイト
７３ フラックス
７４ 半田ボール
７６ レーザー
８０，８０ａ，９０，９０ａ 電子装置
２００ 酸化性雰囲気
２１０ 還元性雰囲気
10, 20, 40, 50
Claims (10)
前記電極部上に設けられ、半田と反応する第１材料部と、
前記電極部上であって前記第１材料部の外側に設けられ、前記第１材料部よりも前記半田の濡れ性が低い第２材料部と
を含むことを特徴とする電子部品。 An electrode part;
A first material part provided on the electrode part and reacting with solder;
An electronic component comprising: a second material portion which is provided on the electrode portion and outside the first material portion and has lower solder wettability than the first material portion.
第２電極部を含む第２電子部品を準備する工程と、
前記第１電極部と前記第２電極部とを前記半田を用いて接合する工程と
を含み、
前記半田を用いて接合する工程は、前記半田が溶融する温度の熱処理により、少なくとも前記第１材料部と前記半田とを反応させて化合物を生成し、前記化合物を介して前記第１電極部と前記第２電極部とを接合する工程を含むことを特徴とする電子装置の製造方法。 A first electrode part, a first material part provided on the first electrode part and reacting with solder; provided on the first electrode part and outside the first material part; Preparing a first electronic component including a second material part having a lower wettability of the solder than the part;
Preparing a second electronic component including a second electrode part;
Joining the first electrode part and the second electrode part using the solder,
The step of joining using the solder includes generating a compound by reacting at least the first material part and the solder by a heat treatment at a temperature at which the solder melts, and the first electrode part via the compound. The manufacturing method of the electronic device characterized by including the process of joining the said 2nd electrode part.
前記第２熱処理では、前記半田が前記第２材料部上に濡れ広がり、前記第１電極部と前記第２電極部とが近接することを特徴とする請求項６に記載の電子装置の製造方法。 In the first heat treatment, the second material portion is exposed outside a joint portion between the first electrode portion and the second electrode portion via the solder,
The method of manufacturing an electronic device according to claim 6, wherein, in the second heat treatment, the solder wets and spreads on the second material portion, and the first electrode portion and the second electrode portion are close to each other. .
第２電極部を含む第２電子部品を準備する工程と、
前記第１電極部と前記第２電極部とを半田を用いて接合する工程と
を含み、
前記半田を用いて接合する工程は、
第１条件で第１熱処理を行う工程と、
前記第１熱処理後に第２条件で第２熱処理を行う工程と
を含むことを特徴とする電子装置の製造方法。 Preparing a first electronic component including a first electrode part;
Preparing a second electronic component including a second electrode part;
Joining the first electrode part and the second electrode part using solder,
The step of joining using the solder includes
Performing a first heat treatment under a first condition;
And a step of performing a second heat treatment under a second condition after the first heat treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013067388A JP2014192383A (en) | 2013-03-27 | 2013-03-27 | Electronic component and method of manufacturing electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013067388A JP2014192383A (en) | 2013-03-27 | 2013-03-27 | Electronic component and method of manufacturing electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014192383A true JP2014192383A (en) | 2014-10-06 |
Family
ID=51838367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013067388A Pending JP2014192383A (en) | 2013-03-27 | 2013-03-27 | Electronic component and method of manufacturing electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014192383A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017139333A (en) * | 2016-02-03 | 2017-08-10 | 富士通株式会社 | Semiconductor device, and method of manufacturing the same |
| JP2018160603A (en) * | 2017-03-23 | 2018-10-11 | 株式会社デンソー | Solder joint body and manufacturing method thereof |
| US10115703B2 (en) | 2015-03-17 | 2018-10-30 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364925A (en) * | 1989-07-26 | 1991-03-20 | Internatl Business Mach Corp <Ibm> | Integrated circuit packaging structure and formation thereof |
| JPH1187403A (en) * | 1997-09-09 | 1999-03-30 | Hitachi Ltd | Semiconductor device and its manufacture |
| JP2001203230A (en) * | 2000-01-18 | 2001-07-27 | Sony Corp | Method of forming solder bump |
| JP2002026188A (en) * | 2000-07-13 | 2002-01-25 | Nec Yamagata Ltd | Manufacturing method for ball grid array semiconductor device |
| JP2003303842A (en) * | 2002-04-12 | 2003-10-24 | Nec Electronics Corp | Semiconductor device and manufacturing method therefor |
| JP2006294949A (en) * | 2005-04-13 | 2006-10-26 | Tamura Seisakusho Co Ltd | Electrode structure, protruded electrode, and method of manufacturing these members |
| JP2007012826A (en) * | 2005-06-29 | 2007-01-18 | Nippon Inter Electronics Corp | Electrode structure |
| WO2007138922A1 (en) * | 2006-05-29 | 2007-12-06 | Nec Corporation | Electronic component, semiconductor package and electronic device |
| JP2009218280A (en) * | 2008-03-07 | 2009-09-24 | Toshiba Corp | Semiconductor device |
| JP2010161206A (en) * | 2009-01-08 | 2010-07-22 | Fujitsu Ltd | Joining method and reflow apparatus |
| JP2011054652A (en) * | 2009-08-31 | 2011-03-17 | Toppan Printing Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2011187792A (en) * | 2010-03-10 | 2011-09-22 | Toppan Printing Co Ltd | Semiconductor package, and method of manufacturing the same |
-
2013
- 2013-03-27 JP JP2013067388A patent/JP2014192383A/en active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364925A (en) * | 1989-07-26 | 1991-03-20 | Internatl Business Mach Corp <Ibm> | Integrated circuit packaging structure and formation thereof |
| JPH1187403A (en) * | 1997-09-09 | 1999-03-30 | Hitachi Ltd | Semiconductor device and its manufacture |
| JP2001203230A (en) * | 2000-01-18 | 2001-07-27 | Sony Corp | Method of forming solder bump |
| JP2002026188A (en) * | 2000-07-13 | 2002-01-25 | Nec Yamagata Ltd | Manufacturing method for ball grid array semiconductor device |
| JP2003303842A (en) * | 2002-04-12 | 2003-10-24 | Nec Electronics Corp | Semiconductor device and manufacturing method therefor |
| JP2006294949A (en) * | 2005-04-13 | 2006-10-26 | Tamura Seisakusho Co Ltd | Electrode structure, protruded electrode, and method of manufacturing these members |
| JP2007012826A (en) * | 2005-06-29 | 2007-01-18 | Nippon Inter Electronics Corp | Electrode structure |
| WO2007138922A1 (en) * | 2006-05-29 | 2007-12-06 | Nec Corporation | Electronic component, semiconductor package and electronic device |
| JP2009218280A (en) * | 2008-03-07 | 2009-09-24 | Toshiba Corp | Semiconductor device |
| JP2010161206A (en) * | 2009-01-08 | 2010-07-22 | Fujitsu Ltd | Joining method and reflow apparatus |
| JP2011054652A (en) * | 2009-08-31 | 2011-03-17 | Toppan Printing Co Ltd | Semiconductor device and method of manufacturing the same |
| JP2011187792A (en) * | 2010-03-10 | 2011-09-22 | Toppan Printing Co Ltd | Semiconductor package, and method of manufacturing the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10115703B2 (en) | 2015-03-17 | 2018-10-30 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
| US10720410B2 (en) | 2015-03-17 | 2020-07-21 | Toshiba Memory Corporation | Semiconductor device and manufacturing method thereof |
| JP2017139333A (en) * | 2016-02-03 | 2017-08-10 | 富士通株式会社 | Semiconductor device, and method of manufacturing the same |
| JP2018160603A (en) * | 2017-03-23 | 2018-10-11 | 株式会社デンソー | Solder joint body and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5378078B2 (en) | Manufacturing method of semiconductor device | |
| JP6572673B2 (en) | Electronic device and method of manufacturing electronic device | |
| US20030193094A1 (en) | Semiconductor device and method for fabricating the same | |
| KR101594220B1 (en) | Electronic component, electronic apparatus including the same, and manufacturing method of the electronic apparatus | |
| US20100105173A1 (en) | Method of producing semiconductor device provided with flip-chip mounted semiconductor element | |
| JP5035134B2 (en) | Electronic component mounting apparatus and manufacturing method thereof | |
| JP2014192383A (en) | Electronic component and method of manufacturing electronic device | |
| JP5885135B2 (en) | Heat-melt treatment method and heat-melt treatment apparatus | |
| JP2007059485A (en) | Semiconductor device, substrate and method of manufacturing semiconductor device | |
| JP3400408B2 (en) | Flip chip mounting method | |
| US8252677B2 (en) | Method of forming solder bumps on substrates | |
| JP4890835B2 (en) | Manufacturing method of semiconductor device | |
| JP6191121B2 (en) | Electronic component, method for manufacturing electronic component, and method for manufacturing electronic device | |
| JP2012190939A (en) | Semiconductor device and manufacturing method of the same | |
| JP6702108B2 (en) | Terminal structure, semiconductor device, electronic device, and method for forming terminal | |
| JP6423147B2 (en) | Power semiconductor device and manufacturing method thereof | |
| KR100896127B1 (en) | Plated bumps coated with tin and flip chip bonding method using them | |
| JP4940758B2 (en) | Solder ball, semiconductor device, and method of manufacturing solder ball | |
| JP4590783B2 (en) | Method for forming solder balls | |
| US20220262754A1 (en) | Sintering a nanoparticle paste for semiconductor chip join | |
| KR100825780B1 (en) | Manufacturing method of leadframe type stack package using laser soldering | |
| JPH11307585A (en) | Semiconductor device | |
| Bajwa et al. | Fluxless Bonding Via In-Situ Oxide Reduction | |
| JP2007059763A (en) | Method of manufacturing semiconductor device | |
| JP6379650B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170815 |