JP2014183680A - 短絡電流保護装置 - Google Patents

Abstract

【課題】負荷短絡保護時におけるツェナーダイオードの発熱を抑制しながら、ノイズによる誤動作を抑制する短絡電流保護装置を提供する。
【解決手段】ドレイン電流Ｉｄの検出電流値Ｉａにより比較電圧値Ｖａを発生させ、第２基準電圧値Ｖｒｅｆ２を第１基準電圧値Ｖｒｅｆ１より低い値に設定し、サージ電流（ノイズ）が発生したときに作動するゲート電圧調整部４２によりゲート端電圧Ｖｇ２をツェナー電圧Ｖｚｄまで低下させた後、コンデンサＣａによりツェナー電流Ｉｚｄを制限し、負荷短絡が発生したときゲート制御回路５４及びドライバ７２を通じてゲート端電圧Ｖｇ２を０［Ｖ］にする。
【選択図】図２

Description

この発明は、直流電力と交流電力の変換を行う電力変換器等に用いられるＭＯＳＦＥＴやＩＧＢＴ等のスイッチング素子の負荷短絡時における短絡電流保護装置に関し、たとえば、直流電圧を交流電圧に変換して負荷に供給するインバータ等に適用して好適な前記スイッチング素子の短絡電流保護装置に関する。

従来から、特許文献１及び特許文献２に示すように、負荷短絡時に、インバータ等の電力変換器を構成するスイッチング素子に過大な短絡電流を流れないように保護する技術が公表されている。

図８に示すように、特許文献１に開示された短絡電流保護装置１１０が適用された電力変換器１１２は、通常時（負荷の非短絡時）には、ハイレベルとローレベルとの間で変化するゲート信号電圧ｅ０を、コンプリメンタリ接続のトランジスタ１０２、１０４を介して０［Ｖ］（基準電位）と定電圧電源１０６の駆動電圧（定電圧ともいう。）Ｖｃｃ［Ｖ］との間で変化するゲート電圧（ゲート駆動電圧ともいう。）Ｖｇ１（０［Ｖ］又はＶｃｃ［Ｖ］）を発生させ、抵抗器１０８を介してＩＧＢＴ１１４及び補助ＩＧＢＴ１１６のゲート端子（ゲート入力端子ともいう。）にゲート電圧（ゲート端電圧ともいう。）Ｖｇ２（０［Ｖ］又はＶｃｃ［Ｖ］）として印加することで、ＩＧＢＴ１１４及び補助ＩＧＢＴ１１６を同時にオンオフスイッチングし、オン時（ターンオン時）に、ドレイン電流（コレクタ電流）Ｉｄを流すように構成されている。

なお、この明細書において、ゲート電圧Ｖｇ１とゲート電圧Ｖｇ２とを区別して説明した方が分かりやすい場合には、抵抗器１０８の一端（入力端）に印加されるゲート電圧Ｖｇ１をゲート駆動電圧Ｖｇ１といい、抵抗器１０８の他端（出力端）であるゲート端子（ゲート入力端子）に印加されるゲート電圧Ｖｇ２をゲート端電圧Ｖｇ２という。

前記の補助ＩＧＢＴ１１６には、予めメインのＩＧＢＴ１１４に流れるドレイン電流Ｉｄの何分の１かの正確な検出電流（検出電流値ともいう。）Ｉａが流れるように構成されている。

負荷の短絡時に、短絡電流保護装置１１０は、急激に増加するドレイン電流Ｉｄの電流値を、補助ＩＧＢＴ１１６のエミッタ端子と基準電位との間に挿入した電流検出抵抗器１１８により検出電流値Ｉａを電圧変換した電圧値Ｖａにて検出する。

そして、この特許文献１に係る短絡電流保護装置１１０では、検出された電圧値Ｖａが、ツェナーダイオード１２０の降伏電圧Ｖｚｐとエミッタ接地型のトランジスタ１２２のベースエミッタ電圧Ｖｂｅとの和（Ｖｚｐ＋Ｖｂｅ≒Ｖｚｐ）を上回る電圧値になったときに、トランジスタ１２２をオン状態にし、ゲート端電圧Ｖｇ２を、ツェナーダイオード１２０の降伏電圧Ｖｚｐとトランジスタ１２２のオン電圧Ｖｓａｔの和電圧Ｖｚｐ＋Ｖｓａｔ（≒Ｖｚｐ）にクランプする。これにより、ゲート端電圧Ｖｇ２が駆動電圧Ｖｃｃまで上昇することを防止し、短絡電流であるドレイン電流Ｉｄを減少させ、スイッチング素子であるＩＧＢＴ１１４を保護するものと推定される。

一方、図９に示すように、特許文献２に開示された従来技術に係る短絡電流保護装置２１０が適用された電力変換器２１２は、通常時（負荷の非短絡時）には、０［Ｖ］（基準電位）と定電圧電源１０６の駆動電圧（定電圧ともいう。）Ｖｃｃ［Ｖ］との間で変化するゲート駆動電圧Ｖｇ１（０［Ｖ］又はＶｃｃ［Ｖ］）を発生させ、抵抗器２０８を介してＩＧＢＴ２１４のゲート端子にゲート端電圧Ｖｇ２（０［Ｖ］又はＶｃｃ［Ｖ］）として印加することで、ＩＧＢＴ２１４をオンオフスイッチングし、オン時（ターンオン時）に、ドレイン電流Ｉｄを流すように構成されている。

なお、ＩＧＢＴ２１４のセンスエミッタ端子には、コレクタ−エミッタ間に流れるドレイン電流Ｉｄ（主電流）の例えば１万分の１の検出電流Ｉａが流れると記載されている。

負荷の短絡時には、短絡電流保護装置２１０は、急激に増加するドレイン電流Ｉｄの電流値を、エミッタ端子と基準電位との間に挿入した電流検出抵抗器２１８に検出電流値Ｉａを電圧変換した電圧値Ｖａにて検出する。

そして、この特許文献２に係る短絡電流保護装置２１０では、検出された電圧値Ｖａが、保護用ＭＯＳＦＥＴ２２２のオン電圧Ｖｇｓｏｎになったとき（図示しない時点ｔ３´とする。）に、保護用ＭＯＳＦＥＴ２２２がオン状態（Ｖｄｓ≒０［Ｖ］）にし、コンデンサ２２４の端子間電圧が、ＩＧＢＴ２１４のゲート端電圧Ｖｇ２であるセンスエミッタ−エミッタ間電圧Ｖｓｅに瞬時になるものと推定される。

その後、さらに、このセンスエミッタ−エミッタ間電圧Ｖｓｅが、抵抗器２０８とコンデンサ２２４の時定数に基づきゲート電圧Ｖｇ１（＝Ｖｃｃ）に向かって増加するものと推定される。

この動作により、ドレイン電流Ｉｄの増加が抑制され、前記負荷短絡の時点ｔ３´から一定時間後の時点（図示しない時点ｔ４´とする。）に、ゲート駆動回路２３０によりゲート駆動電圧Ｖｇ１が停止状態（０［Ｖ］に固定された状態）にされる。これによりＩＧＢＴ２１４のゲートエミッタ間電圧Ｖｇｅが小さくなり、これに伴いドレイン電流Ｉｄが低下し、ＩＧＢＴ２１４がオフ状態となってドレイン電流Ｉｄがゼロ値になり、ＩＧＢＴ２１４が保護されるものと想定される。

特開平５−２１８８３６号公報（図４、［００１４］〜［００１７］） 特開２００９−２１３３０５号公報（図２、図３、図５、［００３８］〜［００４１］）

しかしながら、上記特許文献１に開示された従来技術に係る短絡電流保護装置１１０においては、負荷短絡の保護時に、ツェナーダイオード１２０によりゲート端電圧Ｖｇ２をツェナー電圧Ｖｚｐにクランプしているとき、駆動電圧Ｖｃｃを発生する定電圧電源１０６の能力と抵抗器１０８の抵抗値に応じた電流（ツェナー電流Ｉｚｐ）が定電圧電源１０６からトランジスタ１０２及び抵抗器１０８を通じてツェナーダイオード１２０に連続して流れることから、定格電力の大きな大サイズの素子で形成されるツェナーダイオード１２０が必要になるという課題がある。

さらに、駆動電圧Ｖｃｃを発生する定電圧電源１０６及びトランジスタ１０２の回路構成及び素子も過大電流に対応した回路構成にする必要があり、結果として、保護回路全体が大型化、且つ仕様的に肥大化するという課題がある。

なお、抵抗器１０８の抵抗値を大きくすれば、負荷短絡の保護時にツェナーダイオード１２０に流れるツェナー電流Ｉｚｐを抑制することができるが、抵抗器１０８の抵抗値は、スイッチング素子であるＩＧＢＴ１１４、１１６のスイッチング特性が確保できる値より大きな値にするとスイッチング時間（ＩＧＢＴ１１４、１１６がオン状態からオフ状態、又はオフ状態からオン状態に遷移する遷移時間）が長くなるので抵抗器１０８の数値を大きな値にすることには制約がある。

仮に、トランジスタ１２２とツェナーダイオード１２０とに直列に抵抗器を挿入することを考慮しても、負荷短絡時に遅延が発生し、ＩＧＢＴ１１４及び１１６にダメージを与えてしまう。

その上、ツェナーダイオード１２０の降伏電圧Ｖｚｐには、ばらつきがあり、一定の検出電流値Ｉａでの保護制御を行うことが困難であるという課題もある。

一方、上記特許文献２に係る従来技術の短絡電流保護装置２１０においても、保護用ＭＯＳＦＥＴ２２２のオン電圧（ゲート閾値電圧Ｖｇｓｔｈという。）にばらつきがあり、一定の検出電流値Ｉａでの保護制御を行うことが困難となり、そのため、スイッチング時におけるサージ電流等のノイズによる誤動作が発生し易いという課題がある。

この発明は、このような種々の課題を考慮してなされたものであり、保護時における保護用のツェナーダイオードの発熱を抑制しながら、ノイズによる誤動作を抑制することを可能とする短絡電流保護装置を提供することを目的とする。

特許請求の範囲及びこの［課題を解決するための手段］の項では、理解の便宜のために、スイッチング素子として、ＮＭＯＳＦＥＴ、ＮＰＮ型ＩＧＢＴ等、Ｎ型のスイッチング素子の特性を考慮して電流値、閾値の大きさを記載しているが、数値を絶対値で理解すれば分かるように、特許請求の範囲には、Ｐ型のスイッチング素子の特性に適用した場合も含まれることはいうまでもない。

この発明に係る短絡電流保護装置は、スイッチング素子を備えた電力変換器の短絡電流保護装置において、前記スイッチング素子のゲート入力端子にゲート電圧として所定の駆動電圧を印加することによって前記スイッチング素子のターンオン及びターンオフを制御するゲート制御回路と、前記スイッチング素子に流れる電流値を検知する電流検知部と、前記電流値が第１閾値を上回ったことを検出すると共に、検出してから第１の時間後に前記ゲート制御回路による前記ゲート電圧の印加を遮断する保護回路と、前記電流値が前記第１閾値より小さい第２閾値を上回ったことを検出すると共に、検出してから前記第１の時間よりも短い第２の時間後に前記ゲート電圧を前記駆動電圧よりも低減させ、且つ前記電流値が前記第２閾値を上回った後に前記第２閾値を下回った場合には、前記駆動電圧を印加するゲート電圧調整部と、を備えることを特徴とする。

理解の便宜のために、この発明に係る前記ゲート電圧調整部が存在しないと仮定した場合、前記保護回路に設定される第１閾値は、ターンオン時のサージ等のノイズによっては上回らない比較的に大きな値に設定しないと、ノイズを負荷短絡と誤検知してしまい、インバータ等のスイッチング素子利用装置の性能を低下させてしまう。その一方で、ノイズによる誤検知を防止するために保護回路に設定される第１閾値を大きな値にすると、ゲート電圧の遮断までにかかる時間が長くなるため、スイッチング素子にかかるストレス（電気的な損傷）が大きくなり、結果、スイッチング素子の寿命が短くなってしまう。

そこで、この発明では、保護回路に加えてゲート電圧調整部を備える。ゲート電圧調整部は、スイッチング素子に流れる電流値が、保護回路の作動開始条件である前記第１閾値より小さい第２閾値を上回ったことを検出してから、第２の時間（前記保護回路がゲート電圧の印加を遮断する第１の時間よりも短い時間）後に前記ゲート電圧を前記駆動電圧よりも低減させ、且つ前記電流値が前記第２閾値を上回った後に前記第２閾値を下回った場合には、前記駆動電圧を印加するように構成したので、この構成により、ノイズ発生（通常のサージ発生）により保護回路が完全に作動してしまうことを回避できる。

より具体的に、前記ゲート電圧調整部は、一端が前記ゲート入力端子側に接続され、他端が基準電位側に接続されると共に、前記電流値が前記第１閾値より小さい前記第２閾値を上回った場合に導通状態となるスイッチ部と、前記スイッチ部と前記ゲート入力端子との間に直列接続されたコンデンサ及びツェナーダイオードと、を備えるように構成してもよい。

この構成によれば、スイッチング素子に流れる電流値が前記第１閾値より小さな値に設定された第２閾値を上回った場合には、ゲート電圧調整部が作動してスイッチ部が導通することにより、ゲート入力端子に入力されるゲート電圧（ゲート端電圧）が、まずツェナーダイオードの降伏電圧まで瞬時に引き下げられる。

従って、ゲート端電圧の降伏電圧までの低下により、スイッチング素子を流れる電流が瞬時に制限され、負荷短絡等の短絡が発生している状態及び発生していない状態においても、スイッチング素子に過剰な電流が流れることが抑制される。

このように、ゲート電圧調整部は、一端がゲート入力端子側に接続され、他端が基準電位側に接続されるスイッチ部と、前記スイッチ部と前記ゲート入力端子との間に直列接続されたコンデンサ及びツェナーダイオードと、を備える比較的簡易な構成にされているため、前記電流値が前記第２閾値を上回る際には瞬時にゲート端電圧をツェナーダイオードの降伏電圧まで引き下げることができる（応答時間が短く、応答が早い）。

しかも、前記電流値が前記第２閾値を一時的に上回るような場合、すなわち負荷短絡が発生しておらず、例えば通常のターンオン動作の際のサージによって前記電流値が一時的に大きくなった場合には、ゲート端電圧が、ゲート電圧調整部により一時的に低下されるものの、前記電流値が前記第１閾値より小さい前記第２閾値を下回ったことに対応して速やかに通常のゲート電圧がゲート入力端子に印加されるため、負荷短絡を誤検知することなく通常のスイッチング動作を継続することができる。この場合、前記保護回路は動作しない。

さらに、前記電流値が前記第２閾値より大きい値に設定された第１閾値を上回る場合には、負荷短絡が発生したとみなして保護回路が作動するので、ゲート電圧の印加が遮断され、その結果、スイッチング素子に流れる電流も遮断されてスイッチング素子の動作が停止され、スイッチング素子が保護される。

このように、保護回路に設定される第１閾値は、負荷短絡の誤検知を防ぐために、ゲート電圧調整部に設定される第２閾値より大きな値に設定され、さらには適宜の遅延フィルタ等を含んで構成されるため、ゲート電圧調整部に比べて応答時間が長くなる（応答が遅くなる。）。すなわち、前記電流値が第１閾値を上回ってからゲート電圧の遮断動作が開始するまでに遅延時間（前記第１の時間）が発生する。

このため、負荷短絡時に、保護回路のみでゲート電圧の印加を遮断させる場合には、ゲート電圧が遮断されるまでの間の時間は、通常のゲート電圧によるゲート端電圧が印加されていることとなり、比較的大きな電流がスイッチング素子に流れてしまうこととなるが、この発明によれば、負荷短絡時に、相対的に応答時間が短く（前記第２の時間）、高速動作するゲート電圧調整部がまずゲート端電圧を低減させた上で、負荷短絡が確定する程大きな電流値になったとき（電流値が第１閾値を上回るとき）に保護回路によってゲート電圧を遮断することができるため、負荷短絡時にスイッチング素子が停止するまでに流れる電流値（エネルギー）を小さくしつつ、負荷短絡を誤検知してしまうことを抑制することができる。

さらにまた、ゲート電圧調整部は、スイッチ部とゲート入力端子との間に接続されたコンデンサ及びツェナーダイオードを備えていることにより、電流値が第２閾値を上回った場合に、ゲート入力端子に入力されるゲート端電圧はまずツェナーダイオードの降伏電圧まで引き下げられた後、コンデンサの充電に伴ってツェナーダイオードを流れる電流が小さくなっていくため、ツェナーダイオードの発熱を低減することができる。従って、ツェナーダイオードのみで構成する場合に比べて、ツェナーダイオードの発熱が低減され、ツェナーダイオードとして素子サイズの小さい小型な素子を採用することができる。

ゲート入力端子に入力されるゲート端電圧は、コンデンサの充電に伴って徐々に高くなっていくこととなるが、負荷短絡が確定した際に保護回路によってゲート電圧の印加が遮断されるため、スイッチング素子を流れる電流が増大していく前にスイッチング素子に流れる電流を遮断することができる。

この場合、前記保護回路は、短絡時（負荷短絡時）に前記ゲート電圧調整部の前記ツェナーダイオードによって低くされた前記ゲート電圧が、前記コンデンサへの充電により上昇することで、前記スイッチング素子に流れる前記電流値が劣化開始限界電流値又は一定の劣化が許容できる電流値まで上がる前に、前記ゲート電圧（前記ゲート駆動電圧）を確実に遮断するために設けられる。

さらに、前記保護回路及び前記ゲート電圧調整部は、それぞれ前記第１閾値及び前記第２閾値を第１基準電圧値及び第２基準電圧値とする第１及び第２比較器を備え、前記電流値と前記閾値を比較するために、前記スイッチング素子に流れる電流を抵抗器に流して該抵抗器の両端の電圧を比較電圧値とし、前記比較電圧値が前記第２基準電圧値を上回ったとき、前記ゲート電圧調整部を構成する前記第２比較器の遷移出力により前記スイッチ部を導通状態にし、その後、前記比較電圧値が前記第１基準電圧値を上回った場合に、前記保護回路を構成する第１比較器の遷移出力により前記ゲート電圧（前記ゲート駆動電圧）の印加を遮断する構成にすることにより、ゲート電圧調整部によるノイズ等を負荷短絡と誤検知することを回避しながらスイッチング素子を保護する予備的な高速保護と、保護回路による負荷短絡時のスイッチング素子の保護を、それぞれ、一定値の正確な基準電流値に対応する第２及び第１基準電圧値が設定された第２及び第１比較器を利用することにより、それぞれ開始することができる。

この発明によれば、保護用のツェナーダイオードにコンデンサを直列接続しているので保護時における保護用のツェナーダイオードの発熱を抑制しながら、保護回路が作動する閾値（第１閾値）に比較して相対的に小さい値に設定された閾値（第２閾値）を有するゲート電圧調整部によりノイズによる誤動作を抑制することができる。

この実施形態に係る短絡電流保護装置が適用された電気自動車の構成図である。 この実施形態に係る短絡電流保護装置の詳細構成図である。 この実施形態に係る短絡電流保護装置の動作説明に供されるフローチャートである。 この実施形態に係る短絡電流保護装置の動作説明に供されるタイミングチャートである。 図４例のタイミングチャート中、短絡電流保護期間を含む期間を一部デフォルメして拡大して示すタイミングチャートである。 スイッチング素子とツェナーダイオードの電力削減の模式的説明図である。 他の実施形態に係る短絡電流保護装置の詳細構成図である。 特許文献１に開示された従来技術に係る短絡電流保護装置の構成図である。 特許文献２に開示された従来技術に係る短絡電流保護装置の構成図である。

以下、この発明に係る短絡電流保護装置について好適な実施形態を挙げ、添付の面を参照して詳細に説明する。

なお、以下に参照する図面において、上記図８、図９に示したものと対応するものには同一の符号を付けてその詳細な説明は省略する。

図１は、この実施形態に係る短絡電流保護装置１０が適用された電気自動車１２の構成を示している。

電気自動車１２は、基本的には、高電圧のバッテリ１４と、バッテリ１４の電源電圧である直流の、例えば数百［Ｖ］程度のバッテリ電圧Ｖｂａｔを３相の交流電圧に変換する電圧変換器としてのインバータ１６と、前記交流電圧により駆動される駆動モータ１８と、これらの要素を制御駆動するＥＣＵ（電子制御ユニット）により構成されるゲート駆動ユニット２０とから構成される。なお、駆動モータ１８の回転軸は、図示しないトランスミッションを介して車輪に接続されている。

なお、電気自動車１２には、動力源を駆動モータ１８とし、少なくともバッテリ１４を動力資源とする、いわゆるＥＶの他、ＨＥＶ（ハイブリッド自動車）、ＰＨＥＶ（プラグインハイブリッド自動車）、及びＦＣＶ（燃料電池自動車）等が含まれる。また、電気自動車１２が、レンジエクステンデッドＥＶの場合には、公知のように、内燃エンジンと発電機が用いられるが、この実施形態に係るゲート駆動ユニット２０は、前記発電機で発生された交流電圧を直流電圧に変換するインバータに適用することもできる。

駆動モータ１８としては、固定子としてのＵ相、Ｖ相、Ｗ相の各コイル１８ｕ、１８ｖ、１８ｗが、Ｙ型に結線され、円周方向に永久磁石（ＰＭ）が埋め込まれた回転子を備えるＰＭモータ（永久磁石同期モータ）が使用されている。

力行時には、バッテリ１４の電力が、ヒューズ２２、電磁リレー２４、及びハーネス２６を通じ、インバータ１６を介し、さらにハーネス（バスバー）３０を通じて駆動モータ１８に供給される。

また、減速時等の回生時には、駆動モータ１８の回生電力がインバータ１６を通じて交流／直流変換され、バッテリ１４を充電する。

バッテリ１４の正極Ｐと負極Ｎ（基準電位）との間には、バッテリ電圧Ｖｂａｔを検知する電圧センサ３２と平滑コンデンサ３４とが接続され、負極Ｎ側には電流センサ３５（電圧センサ）でバッテリ電流Ｉｂａｔを検出するためのシャント抵抗器が接続されている。

インバータ１６は、それぞれがパワーデバイスであるスイッチング素子Ｑ１〜Ｑ６と、このスイッチング素子Ｑ１〜Ｑ６にそれぞれ逆方向に接続されるダイオードＤ１〜Ｄ６と、が３相のフルブリッジ型構成に接続され、各相の上アーム素子のスイッチング素子Ｑ１とダイオードＤ１、スイッチング素子Ｑ２とダイオードＤ２、及びスイッチング素子Ｑ３とダイオードＤ３と、下アーム素子のスイッチング素子Ｑ４とダイオードＤ４、スイッチング素子Ｑ５とダイオードＤ５、及びスイッチング素子Ｑ６とダイオードＤ６と、の各中点が駆動モータ１８の３相のＵＶＷ相のＵ相コイル１８ｕ、Ｖ相コイル１８ｖ、及びＷ相コイル１８ｖに接続されている。

スイッチング素子Ｑ１〜Ｑ６は、それぞれＭＯＳＦＥＴを採用しているが、ＩＧＢＴでもよく、その他のスイッチング素子でもよい。

スイッチング素子Ｑ１〜Ｑ６は、公知のように、ゲート駆動ユニット２０が発生するＰＷＭ（パルス幅変調）信号に基づきオンオフスイッチング（ターンオン及びターンオフ）され、所定周期（所定時間）内の通電時間（オン時間）が制御される。

図２は、スイッチング素子Ｑ１〜Ｑ６を前記ＰＷＭ信号に基づき制御するゲート駆動ユニット２０中、１つのスイッチング素子Ｑを駆動・保護する短絡電流保護装置１０の詳細構成を示している。実際上、図２に示すゲート駆動ユニット２０が、各スイッチング素子Ｑ１〜Ｑ６毎に準備されているが、ここでは、理解の便宜と煩雑さの回避のために、１つのスイッチング素子Ｑ分のみの回路構成図を描いている。

また、図２中に描いている各グランド（ＧＮＤ）は、理解の便宜のためであり、実際には、図８及び図９に示した定電圧電源１０６と同様の定電圧電源（不図示）から発生される定電圧Ｖｃｃ（駆動電圧Ｖｃｃともいう。）に対する基準電位（一般にＶｅｅ等と表記される。Ｖｃｃ＞Ｖｅｅ）を意味している。

下アームのスイッチング素子Ｑ４、Ｑ５、Ｑ６の基準電位は、例えば、バッテリ１４の負極側（図１例では、シャーシグランドから浮いている。）の電位に設定され、上アームのスイッチング素子Ｑ１、Ｑ２、Ｑ３の基準電位は、下アームのスイッチング素子Ｑ４、Ｑ５、Ｑ６のＨｉｇｈ側電位に設定される。

ゲート駆動ユニット２０は、短絡電流保護装置１０を構成する保護回路４１及びゲート電圧調整部４２を備える。

図２に示すように、保護回路４１は、第１比較器５１と、ラッチ回路５５を備えるゲート制御回路５４と、から構成される。第１比較器５１は、比較電圧値Ｖａと、第１閾値である第１基準電圧値Ｖｒｅｆ１とを比較し、比較電圧値Ｖａが第１基準電圧値Ｖｒｅｆ１を上回る電圧となった場合に、ローレベルからハイレベルに遷移する保護信号（比較結果信号）Ｓｐ１を、ゲート制御回路５４を構成するラッチ回路５５に出力する、例えばヒステリシス機能を含むコンパレータ等の電圧比較器６１を備える。

第１基準電圧値Ｖｒｅｆ１は、図示しない定電圧電源から発生される定電圧Ｖｃｃ（駆動電圧Ｖｃｃともいう。）を精密な抵抗器で抵抗分圧した正確な値に設定されている。第１基準電圧Ｖｒｅｆ１は、基準電圧発生用集積回路を用いて発生させてもよい。この実施形態において、定電圧Ｖｃｃは、例として数［Ｖ］〜数十［Ｖ］（Ｖｃｃ＝数［Ｖ］〜数十［Ｖ］）に設定されている。この場合、第１基準電圧値Ｖｒｅｆ１は、負荷短絡を検出するために、ドレイン電流Ｉｄの第１過大電流値Ｉｄｏｖ１（図４参照）を検出する値に設定される。

図２において、ゲート制御回路５４は、図示しないマイクロコンピュータにより発生されるＰＷＭ信号を、適宜のバッファ回路及びフィルタ回路を通じて出力する。ゲート制御回路５４から出力されたＰＷＭ信号は、ドライバ７２を通じて０［Ｖ］又は駆動電圧Ｖｃｃの２値をとるゲート電圧（ゲート駆動電圧）Ｖｇ１に変換され、さらに、抵抗器Ｒｇ（抵抗値もＲｇとする。）を通じてスイッチング素子Ｑのゲート端子（ゲート入力端子）にゲート電圧（ゲート端電圧）Ｖｇ２として印加される。

ゲート電圧調整部４２が、後述する過大な電流値Ｉａを検出していないとき、換言すれば、負荷に短絡やサージ電圧等のノイズが発生していないときの通常時のゲート電圧Ｖｇ２は、ゲート電圧Ｖｇ１に略等しい。

ゲート電圧調整部４２は、第２比較器５２と、スイッチング素子Ｑのゲート電圧（ゲート端電圧）Ｖｇ２を制限するゲート電圧制限回路５６とから構成される。

ゲート電圧制限回路５６は、ＭＯＳＦＥＴにより構成されるスイッチ部ＳＷａと、スイッチ部ＳＷａのドレイン端子と、スイッチング素子Ｑのゲート端子との間に直列に接続される、降伏電圧（ツェナー電圧）ＶｚｄのツェナーダイオードＺＤと、コンデンサＣａと抵抗器Ｒｄの並列回路とを備える。スイッチ部ＳＷａには、ＭＯＳＦＥＴの他、ＩＧＢＴ、トランジスタ等、適宜のスイッチング素子を用いることができる。

この実施形態において、ツェナーダイオードＺＤの降伏電圧Ｖｚｄは、一例として公称値数ボルト［Ｖ］（Ｖｚｄ＝数ボルト［Ｖ］〜数十ボルト［Ｖ］）のツェナーダイオードＺＤを使用している。抵抗器Ｒｄは、放電抵抗器であり、保護回路４１が、例えば、マイクロ秒オーダーで動作する場合、例えば、その１００〜１０００倍のミリ秒オーダーでコンデンサＣａに蓄積された電荷を放電する大きな値に設定される。

前記のスイッチング素子Ｑは、ドレイン電流Ｉｄが流れ込むドレイン端子と、ゲート電圧Ｖｇ２が印加されるゲート端子と、基準電位であるグランド（ＧＮＤ）に接続されるソース端子と、ドレイン端子とソース端子との間に逆方向に接続されるダイオードＤと、センスソース端子とを備えている。センスソース端子には、一端が基準電位に接続された抵抗器Ｒａと、保護回路４１及びゲート電圧調整部４２の入力端子が接続される。

スイッチング素子Ｑのセンスソース端子からは、ドレイン電流Ｉｄの正確に何分の１かの電流が検出電流Ｉａとして流れ出る。この検出電流Ｉａの電流値（これもＩａという。）が、ゲート駆動ユニット２０を構成する誤差の少ない抵抗器Ｒａ（抵抗値もＲａとする。）に電圧降下を発生させ、検出電流値Ｉａに比例した電圧値（比較電圧値ともいう。）Ｖａを発生する。抵抗器Ｒａは、ドレイン電流Ｉｄの電流検知部として動作する。

なお、スイッチング素子Ｑがセンスソース端子を備えていない場合には、スイッチング素子Ｑのソース端子とグランド（仮想基準電位）との間に小抵抗値の抵抗器を挿入したり、電流センサを挿入してもよい。

ゲート電圧調整部４２の第２比較器５２は、比較電圧値Ｖａと、第２閾値である第２基準電圧値Ｖｒｅｆ２とを比較し、比較電圧値Ｖａが第２基準電圧値Ｖｒｅｆ２を上回る電圧となった場合に、ローレベルからハイレベルに遷移するスイッチ信号（比較結果信号）Ｓｐ２を、ゲート電圧制限回路５６を構成するスイッチング素子（ここでは、ＭＯＳＦＥＴ）からなるスイッチ部ＳＷａのゲート端子に出力する、例えばヒステリシス機能を備えたコンパレータ等の電圧比較器６２を備える。第２基準電圧値Ｖｒｅｆ２も、定電圧Ｖｃｃを精密な抵抗器で抵抗分圧した正確な値に設定されている。この場合、第２基準電圧値Ｖｒｅｆ２は、ドレイン電流Ｉｄのサージ電流に対応する第２過大電流値Ｉｄｏｖ２（Ｉｄｏｖ２＜Ｉｄｏｖ１）（図４参照）を検出する値に設定される。

上述したように、ゲート電圧調整部４２が、過大な電流値Ｉａを検出していないとき、換言すれば、負荷に短絡やサージ電圧等のノイズが発生していない通常時には、第２比較器５２の出力信号であるローレベルのスイッチ信号Ｓｐ２によりスイッチ部ＳＷａがオフ状態になっている。このため、ゲート電圧調整部４２が、スイッチング素子Ｑのゲート端子に対して回路的に開放状態になっている。

ここで、ＭＯＳＦＥＴであるスイッチ部ＳＷａのゲートソース間オン電圧には、ばらつきがあるが、第２基準電圧値Ｖｒｅｆ２で正確に作動する（反転する）第２比較器５２から出力されるハイレベル（この値は、スイッチ部ＳＷａのゲートソース間オン電圧の２倍以上の電圧に設定可能である。）のスイッチ信号Ｓｐ２により駆動されるので、スイッチ部ＳＷａは、比較電圧値Ｖａが第２基準電圧値Ｖｒｅｆ２を上回ると瞬時にオフ状態からオン状態（ドレインソース間電圧が略０値）に遷移する。

スイッチ部ＳＷａがオン状態に遷移するときには、ゲート駆動電圧Ｖｇ１がＶｇ１＝Ｖｃｃになっているので、ゲート端電圧Ｖｇ２が、ツェナーダイオードＺＤの降伏電圧Ｖｚｄにクランプされ、その後、ゲート端電圧Ｖｇ２は、コンデンサＣａが抵抗器Ｒｇを通じて駆動電圧Ｖｃｃに向かって時定数Ｃａ×Ｒｇで充電されることで上昇する。コンデンサＣａの端子間電圧が基準電位０［Ｖ］から電圧（Ｖｃｃ−Ｖｚｄ）まで充電された（上昇した）とき、ツェナーダイオードＺＤが降伏状態からオフ状態に遷移し、ゲート電圧調整部４２がスイッチング素子Ｑのゲート端子から電気的に遮断される（開放状態とされる）。

上述したように、ゲート駆動ユニット２０は、ＥＣＵにより構成されるが、ＥＣＵはコンピュータを含み、ＣＰＵが各種入力に基づきＲＯＭ等のメモリに記憶されているプログラムを実行することで各種の機能を実現する機能部（機能手段）としても動作するが、これらの機能はハードウエアにより実現することもできる。実際上、この実施形態において、短絡電流保護装置１０の部分は、略ハードウエアにより構成されている。ゲート駆動ユニット２０は、ＥＣＵではなく、ＥＣＵと独立した駆動回路や制御回路等で構成することもできる。

この実施形態において、ゲート駆動ユニット２０は、保護回路４１とゲート電圧調整部４２とからなる短絡電流保護装置１０として機能する他に、通常の電気自動車１２と同様に、アクセルペダル操作、シフト操作等に基づいて、駆動モータ１８が、所望の回転数、所望のトルクで駆動されるための指令電圧とバッテリ電圧Ｖｂａｔと、に応じたデューティを有するＰＷＭ信号を生成し、フィードバック制御する。

基本的には以上のように構成され、且つ動作するこの実施形態に係る短絡電流保護装置１０の動作について、図３のフローチャート及び図４のタイミングチャートを参照しながら説明する。なお、フローチャートに係るプログラムを実行するのは、ゲート駆動ユニット２０のＣＰＵ（図示略）である。

ステップＳ１にて、通常（公知）の要領にて作成されたＰＷＭ信号がゲート制御回路５４に入力されると、ゲート制御回路５４は、ステップＳ２にて、このＰＷＭ信号のエッジを検出する。なお、ＰＷＭ信号の波形は、通常時において、ゲート駆動電圧Ｖｇ１及びゲート端電圧Ｖｇ２の波形と、オン（ＯＮ、ハイレベル）・オフ（ＯＦＦ、ローレベル）のタイミングが同期した振幅が異なる波形である。

この場合、ステップＳ２のエッジ検出結果は、フローチャート中に示すように、立ち上がりエッジ、立ち下がりエッジ、又は維持（エッジでなく電圧が変化しない）のいずれかである。

ステップＳ２にて、例えば、時点ｔ１に示すように、立ち上がりエッジであると判定した場合には、ステップＳ３にて、ローレベルからハイレベルに遷移するゲート駆動電圧Ｖｇ１を出力することにより、スイッチング素子Ｑのゲート端子にローレベルからハイレベルに遷移するゲート端電圧Ｖｇ２（Ｖｇ２＝Ｖｃｃ［Ｖ］）が印加される。

例えば、図１に示す下アーム素子のスイッチング素子Ｑ５のゲート端子にローレベルからハイレベルに遷移するゲート端電圧Ｖｇ２が印加されてターンオンされるとき、上アーム素子のスイッチング素子Ｑ１のゲート端子にも同期してローレベルからハイレベルに遷移するゲート端電圧Ｖｇ２が印加されてターンオンし、バッテリ１４からのバッテリ電流Ｉｂａｔがオン状態になったスイッチング素子Ｑ１、駆動モータ１８のＵ相コイル１８ｕ、Ｖ相コイル１８ｖ、及びオン状態になったスイッチング素子Ｑ５を通じて流れる（他のスイッチング素子Ｑ２、Ｑ３、Ｑ４、Ｑ６はオフ状態。）。

実際上、このときのスイッチング素子Ｑ１、Ｑ５に流れるドレイン電流Ｉｄは、図４の時点ｔ１〜ｔ２間に示すように、Ｕ相コイル１８ｕ及びＶ相コイル１８ｖのインダクタンスに応じて傾斜して上昇し、時点ｔ２でピーク値のサージ（サージ電圧）を発生し、以下、徐々に上昇する。

次いで、ステップＳ４にて、実際上は、時点ｔ１にて、ゲート電圧調整部４２は、ドレイン電流Ｉｄが第２過大電流値Ｉｄｏｖ２を上回るか否かを、検出電圧値Ｖａが第２基準電圧値Ｖｒｅｆ２を上回る（Ｖａ＞Ｖｒｅｆ２）か否かにより検出する。

時点ｔ１〜ｔ２では、上回っていない。この場合には、ステップＳ４の判定は否定的となり（ステップＳ４：ＮＯ）、ステップＳ１にもどり、時点ｔ３まで、ステップＳ１→ステップＳ２：維持→ステップＳ４：ＮＯを微小時間毎に繰り返す。

次いで、時点ｔ３に対応するステップＳ２にて、ＰＷＭ信号が立ち下がりエッジであると判定した場合には、ステップＳ５にて、ハイレベルからローレベルに遷移するゲート駆動電圧Ｖｇ１を出力することにより、スイッチング素子Ｑのゲート端子にハイレベルからローレベルに遷移するゲート端電圧Ｖｇ２（Ｖｇ２＝０［Ｖ］）が印加される。

この場合、この下アーム素子のスイッチング素子Ｑ５のゲート端電圧Ｖｇ２と、これに同期した上アーム素子のスイッチング素子Ｑ１のゲート端電圧Ｖｇ２とにより、時点ｔ３にて、スイッチング素子Ｑ１、Ｑ５がターンオフ状態にされる。

ステップＳ５の処理後、時点ｔ３〜時点ｔ４まで、ステップＳ１→ステップＳ２：維持→ステップＳ４：ＮＯ→ステップＳ１が微小時間毎に繰り返される。

次いで、時点ｔ４に対応するステップＳ２にて、立ち上がりエッジであると判定した場合には、ステップＳ３にて、ゲート制御回路５４は、ローレベルからハイレベルに遷移するゲート駆動電圧Ｖｇ１を出力することにより、スイッチング素子Ｑ２、Ｑ６のゲート端子にローレベルからハイレベルに遷移するゲート端電圧Ｖｇ２（Ｖｇ２＝Ｖｃｃ［Ｖ］）が印加される。

このとき、バッテリ１４からのバッテリ電流Ｉｂａｔが、ターンオン状態のスイッチング素子Ｑ２、駆動モータ１８のＶ相コイル１８ｖ、Ｗ相コイル１８ｗ、及びターンオン状態のスイッチング素子Ｑ６を通じて流れる（他のスイッチング素子Ｑ１、Ｑ３、Ｑ４、Ｑ５はオフ状態。）。

そして、以降の時点ｔ５において、発生したサージ電圧により、スイッチング素子Ｑ６（図２のスイッチング素子Ｑとする。）に流れるドレイン電流Ｉｄが、第２過大電流値Ｉｄｏｖ２を上回るとき、ステップＳ４の検出電圧値Ｖａが、第２基準電圧値Ｖｒｅｆ２を上回る（Ｖａ＞Ｖｒｅｆ２）ように設計されているので、ゲート電圧調整部４２の第２比較器５２（電圧比較器６２）が作動（反転）する（ステップＳ４：ＹＥＳ）。

電圧比較器６２が反転している時点ｔ５〜ｔ６にて、ステップＳ６のゲート電圧調整部４２によるゲート電圧制限（低減）処理が実行される。

このゲート電圧制限処理は、検出電流値Ｉａが第２過大電流値Ｉｄｏｖ２に対応する値まで上昇したときに、Ｖａ＞Ｖｒｅｆ２が成立して第２比較器５２が作動し（反転し）、その出力であるスイッチ信号Ｓｐ２がローレベルからハイレベルに遷移してスイッチ部ＳＷａがオン状態になり、ツェナーダイオードＺＤにツェナー電流Ｉｚｄが流れ、ツェナーダイオードＺＤが降伏電圧Ｖｚｄの領域になり、スイッチング素子Ｑのゲート端子に印加されるゲート端電圧Ｖｇ２が降伏電圧Ｖｚｄまで低下される（図４参照）。これにより第２過大電流値Ｉｄｏｖ２を上回るドレイン電流Ｉｄになることが回避され、スイッチング素子Ｑが受けるストレスが、スイッチング素子Ｑの寿命には影響し得ない最小限なものとされる。

この場合、スイッチング素子Ｑ２、Ｑ６により駆動されているＶ相コイル１８ｖの入力端とＷ相コイル１８ｗの入力端との間（スイッチング素子Ｑ２、Ｑ５とスイッチング素子Ｑ３、Ｑ６の中点間）では、短絡（負荷短絡）が発生していないので、時点ｔ５＋Δｔ（Δｔは微小時間）で、サージ電圧（サージ電流）が消滅すると、ステップＳ７の判定処理で、検出電流値Ｉａが第２過大電流値Ｉｄｏｖ２より大きな、負荷短絡が発生することを検知する第１過大電流値Ｉｄｏｖ１には到達しないので、ステップＳ７の判定（Ｖａ＞Ｖｒｅｆ１）が否定的（ステップＳ７：ＮＯ）となり、ステップＳ１に戻る。

以降、時点ｔ５〜ｔ８までは、ステップＳ１→ステップＳ２：維持→ステップＳ４：ＮＯが微小時間毎に繰り返される。なお、時点ｔ５〜ｔ７の間でツェナーダイオードＺＤの素子温度Ｔｚｄは、周囲温度より上昇している。

次いで、時点ｔ８〜ｔ１０まで、ステップＳ１→ステップＳ２：維持→ステップＳ４：ＮＯが微小時間毎に繰り返されるが、時点ｔ８と時点ｔ１０の間の時点ｔ９にて、Ｗ相コイル１８ｗとＵ相コイル１８ｕの駆動モータ１８の入力端で短絡（負荷短絡）が発生したものとする。

この場合、時点ｔ１０に対応するステップＳ２にて、ゲート制御回路５４によりＰＷＭ信号の立ち上がりエッジであると判定され、ステップＳ３にて、ローレベルからハイレベルに遷移するゲート駆動電圧Ｖｇ１を出力することにより、スイッチング素子Ｑ３、Ｑ４のゲート端子にローレベルからハイレベルに遷移するゲート端電圧Ｖｇ２（Ｖｇ２＝Ｖｃｃ［Ｖ］）が印加される。

このとき、バッテリ１４からのバッテリ電流Ｉｂａｔがターンオン状態のスイッチング素子Ｑ３を通じ、短絡路を通り（駆動モータ１８のＷ相コイル１８ｗ及びＵ相コイル１８ｕを迂回して）、ターンオン状態のスイッチング素子Ｑ４を通じて流れる。

この場合、時点ｔ１１に対応するステップＳ４の判定（Ｖａ＞Ｖｒｅｆ２）が肯定的となり、ゲート電圧調整部４２の作動によりゲート端電圧Ｖｇ２が、ツェナーダイオードＺＤの降伏電圧Ｖｚｄまで低減されるが、ドレイン電流Ｉｄが短絡電流となるために、時点ｔ１１以降も上昇の程度が抑制されるが上昇する。

そうすると、時点ｔ１１´に対応するステップＳ７での検出電流値Ｉａが第２過大電流値Ｉｄｏｖ２より大きな第１過大電流値Ｉｄｏｖ１を上回るので、ステップＳ７の判定（Ｖａ＞Ｖｒｅｆ１）が肯定的（ステップＳ７：ＹＥＳ）となり、ステップＳ５にて、負荷短絡保護処理がなされる。

すなわち、時点ｔ１１´にて、検出電圧値Ｖａが第１基準電圧値Ｖｒｅｆ１を上回ると保護回路４１の第１比較器５１が作動し（反転し）、保護信号Ｓｐ１がローレベルからハイレベル（能動レベル）になる。

これによりラッチ回路５５が不可逆的に作動し、ゲート制御回路５４は、ゲート駆動電圧Ｖｇ１をハイレベルである駆動電圧Ｖｃｃから強制的にローレベルである基準電位（＝０［Ｖ］）にする信号を、所定の遅延時間Ｔｄ経過後の時点ｔ１２にてドライバ７２に出力する。

これにより、時点ｔ１１以降時点ｔ１２まで、コンデンサＣａが充電されてゲート端電圧Ｖｇ２が上昇して、前記スイッチング素子Ｑに流れるドレイン電流Ｉｄが劣化開始限界電流値又は一定の劣化が許容できる電流値Ｉｄｏｖｌｉｍｉｔまで上がる前に、ゲート駆動電圧Ｖｇ１及びゲート端電圧Ｖｇ２がローレベル０［Ｖ］にされる。なお、劣化開始限界電流値とは、この電流値を上回ると、スイッチング素子Ｑの寿命が短くなる予め定められた閾値電流値をいう。一定の劣化が許容できる電流値Ｉｄｏｖｌｉｍｉｔとは、劣化開始限界電流値よりは大きな値であり劣化は開始するが、換言すれば寿命は短くなるが、短くなった寿命であっても、例えば、短絡電流保護装置１０が適用された製品の寿命、この実施形態では、電気自動車１２の製品寿命と同程度以上の許容できる寿命等をいう。

ドライバ７２のゲート駆動電圧Ｖｇ１のローレベルの０［Ｖ］の出力によりゲート端電圧Ｖｇ２が同時に略ツェナー電圧Ｖｚｄからローレベルの０［Ｖ］にされ、スイッチング素子Ｑ３、Ｑ４が、オフ状態、いわゆる遮断状態（開放状態）にされるので、時点ｔ１２以降、短絡電流に対応するドレイン電流Ｉｄが減少し、時点ｔ１３でゼロ値になり、必要であれば、時点ｔ１２以降、リレー制御信号Ｓｒにより電磁リレー２４が閉状態から開放状態にされる。このため、時点ｔ１４にてツェナーダイオードＺＤの素子温度Ｔｚｄは、温度上昇が解消される。

［実施形態のまとめ］
以上説明したように上述した実施形態に係る、スイッチング素子Ｑを備えた電力変換器であるインバータ１６の短絡電流保護装置１０において、スイッチング素子Ｑのゲート入力端子にゲート電圧Ｖｇ２として所定の駆動電圧Ｖｇ１（０［Ｖ］、Ｖｃｃ［Ｖ］）を印加することによってスイッチング素子Ｑのターンオン及びターンオフを制御するゲート制御回路５４と、スイッチング素子Ｑに流れる電流値Ｉｄを比較電圧値Ｖａとして検知する電流検知部としての抵抗器Ｒａと、電流値Ｉｄに対応する比較電圧値Ｖａが第１閾値Ｖｒｅｆ１を上回ったことを検出する（時点ｔ１１´）と共に、検出してから第１の時間後（時点ｔ１２）にゲート制御回路５４によるゲート電圧Ｖｇ１（Ｖｇ２）の印加を遮断する保護回路４１と、前記電流値Ｉｄに対応する比較電圧値Ｖａが第１閾値Ｖｒｅｆ１より小さい第２閾値Ｖｒｅｆ２を上回ったことを検出する（時点ｔ５）と共に、検出してから第１の時間（時点ｔ１１´〜ｔ１２の間の時間）よりも短い第２の時間後（時点ｔ５´の直後）にゲート電圧Ｖｇ２を駆動電圧Ｖｇ１よりも低減させ（Ｖｚｄにさせ）、且つ前記電流値Ｉｄに対応する比較電圧値Ｖａが前記第２閾値Ｖｒｅｆ２を下回った（時点ｔ６）場合には、前記駆動電圧Ｖｇ１を印加するゲート電圧調整部４２と、を備える。この構成により、ノイズ発生（通常のサージ発生）により保護回路４１が完全に作動してしまうことを回避することができる。

このようにして、インバータ１６を構成するスイッチング素子Ｑ（Ｑ１〜Ｑ６）を負荷短絡から保護すると共に、負荷短絡保護時におけるツェナーダイオードＺＤの発熱を抑制（後に詳しく説明する。）しながら、ノイズによる誤動作を抑制することができる。

すなわち、ドレイン電流Ｉｄの検出電流値Ｉａにより抵抗器Ｒａに電圧降下である比較電圧値Ｖａを発生させると共に、第２基準電圧値Ｖｒｅｆ２を第１基準電圧値Ｖｒｅｆ１より低い値に設定し、サージ電流（ノイズ）が発生したときに反転し作動する第２比較器５２を有するゲート電圧調整部４２によりゲート端電圧Ｖｇ２をツェナー電圧Ｖｚｄまで低下させた後、コンデンサＣａの充電によりツェナー電流Ｉｚｄを制限し、負荷短絡が発生したとき、第１比較器５１及びゲート制御回路５４によりドライバ７２を通じてゲート端電圧Ｖｇ２を０［Ｖ］にすることで、ノイズによるスイッチング素子Ｑの誤動作を防止しながら、ツェナーダイオードＺＤの発熱を抑制し、且つ負荷短絡時にスイッチング素子Ｑを破壊から保護する。

より詳しく説明すると、短絡電流保護装置１０は、スイッチング素子Ｑのゲート入力端子に所定のゲート端電圧Ｖｇ２を印加することによってスイッチング素子Ｑのターンオン及びターンオフを制御するゲート制御回路５４と、スイッチング素子Ｑに流れる電流値であるドレイン電流Ｉｄに比例する電流値Ｉａを検知する電流検知部としての電圧降下発生用の抵抗器Ｒａと、所定の電流値Ｉａに対応する比較電圧値Ｖａが第１閾値としての第１基準電圧値Ｖｒｅｆ１を上回った場合に、ゲート制御回路５４によるゲート駆動電圧Ｖｇ１の印加を遮断する保護回路４１と、電流値Ｉａに基づきゲート端電圧Ｖｇ２を低減させる（この実施形態では、ＶｃｃからＶｚｄに低減させている）ゲート電圧調整部４２と、を備える。

ゲート電圧調整部４２は、一端が前記ゲート入力端子側に接続され、他端が基準電位側に接続されると共に、電流値Ｉａに対応する比較電圧値Ｖａが、前記第１閾値としての第１基準電圧値Ｖｒｅｆ１より小さい第２閾値としての第２基準電圧値Ｖｒｅｆ２（Ｖｒｅｆ２＜Ｖｒｅｆ１）を上回った場合に導通状態となるスイッチ部ＳＷａと、このスイッチ部ＳＷａとゲート入力端子との間に直列に接続されたコンデンサＣａ及びツェナーダイオードＺＤと、を備える。

ここで、図５に示す、図４例のタイミングチャート中、短絡電流保護期間を含む期間を一部デフォルメして拡大したタイミングチャートをも参照して説明する。

上記した短絡電流保護装置１０の構成によれば、時点ｔ９において負荷短絡が発生し、スイッチング素子Ｑに流れるドレイン電流Ｉｄに対応する検出電流値Ｉａによる検出電圧値Ｖａが、第１基準電圧値Ｖｒｅｆ１より小さな値に設定された第２基準電圧値Ｖｒｅｆ２を上回ったとき（図５中、時点ｔ１１）には、ゲート電圧調整部４２が作動してスイッチ信号Ｓｐ２がローレベルからハイレベルになりスイッチ部ＳＷａが導通することにより、スイッチング素子Ｑのゲート入力端子に入力されるゲート端電圧Ｖｇ２が、まずツェナーダイオードＺＤの降伏電圧Ｖｚｄまで瞬時に引き下げられる。

ゲート端電圧Ｖｇ２の降伏電圧Ｖｚｄまでの低下により、スイッチング素子Ｑを流れるドレイン電流Ｉｄが、短絡電流保護装置１０が存在しないときの２点鎖線で示すドレイン電流Ｉｄのように上昇することがなく、１点鎖線で示すドレイン電流Ｉｄのように上昇が制限される。

時点ｔ１１´にて、検出電圧値Ｖａが第１基準電圧値Ｖｒｅｆ１を上回ると第１比較器５１が作動し（反転し）、保護信号Ｓｐ１がローレベルからハイレベル（能動レベル）になる。

これによりラッチ回路５５が不可逆的に作動し、ゲート制御回路５４は、ゲート駆動電圧Ｖｇ１をハイレベルである駆動電圧Ｖｃｃから強制的にローレベルである基準電位（＝０［Ｖ］）にする信号を所定の遅延時間Ｔｄ経過後の時点ｔ１２にてドライバ７２に出力する（図５中、ゲート制御回路５４による保護制御の波形参照）。

これにより、時点ｔ１２にて、ゲート電圧Ｖｇ１、Ｖｇ２がローレベルに遷移し、スイッチング素子Ｑが遮断状態にされ、負荷短絡によるドレイン電流Ｉｄが急激に減少する。時点ｔ１２〜ｔ１４でドレイン電流Ｉｄがゼロ値になるまでに、時点ｔ１２´で保護信号Ｓｐ１がローレベルになり、時点ｔ１３にてスイッチ信号Ｓｐ２がローレベルになるが、その前の時点ｔ１２にて、保護回路４１を構成するゲート制御回路５４により不可逆的な保護制御がかかっているので、問題になることはない。

このようにして、負荷短絡等の短絡が発生している状態においても、スイッチング素子Ｑに流れるドレイン電流Ｉｄを劣化開始限界電流値又は一定の劣化が許容できる電流値Ｉｄｏｖｌｉｍｉｔ以下の値に制限することができ、寿命劣化・破壊に至る過剰なドレイン電流Ｉｄが流れることが抑制される。

つまり、ゲート電圧調整部４２は、一端がスイッチング素子Ｑのゲート入力端子側に接続され、他端が基準電位側に接続されるスイッチ部ＳＷａと、このスイッチ部ＳＷａと前記ゲート入力端子との間に直列接続されたコンデンサＣａ及びツェナーダイオードＺＤと、を備える比較的簡易な高速スイッチングに適した構成にされているため、電流値Ｉａ（電圧値Ｖａ）が第２閾値（第２基準電圧値Ｖｒｅｆ２）を上回る際には極めて短時間にゲート端電圧Ｖｇ２をツェナーダイオードＺＤの降伏電圧Ｖｚｄまで引き下げることができる（応答時間が短い）。

しかも、電流値Ｉａ（電圧値Ｖａ）が第２閾値（第２基準電圧値Ｖｒｅｆ２）を一時的に上回るような場合、すなわち負荷短絡が発生しておらず、例えば通常のターンオン動作（Ｖｇ２＝Ｖｃｃ）の際のサージによって電流値Ｉａが一時的に大きくなった場合には、ゲート端電圧Ｖｇ２は、図４の時点ｔ５〜ｔ６に示したように、ゲート電圧調整部４２により一時的に低下されるものの、電流値Ｉａが第１閾値（基準電圧値Ｖｒｅｆ１）を上回ることなく、この第１閾値（基準電圧値Ｖｒｅｆ１）より小さい第２閾値（第２基準電圧値Ｖｒｅｆ２）を下回ったことに対応して速やかに通常のゲート電圧Ｖｇ２がゲート入力端子に印加されるため、負荷短絡と誤検知することなく通常のスイッチング動作を継続することができる。この場合、保護回路４１は動作しない。

さらに、電流値Ｉａが第２閾値（基準電圧Ｖｒｅｆ２）より大きい値に設定された第１閾値（基準電圧値Ｖｒｅｆ１）を上回る場合には、負荷短絡が発生したとみなして保護回路４１が作動するので、ゲート電圧Ｖｇ１、Ｖｇ２のゲート入力端子への印加が遮断され、その結果、スイッチング素子Ｑに流れるドレイン電流Ｉｄも遮断されてスイッチング素子Ｑの動作が停止され、スイッチング素子Ｑが保護される。

このように、保護回路４１に設定される第１閾値（基準電圧Ｖｒｅｆ１）は、負荷短絡の誤検知を防ぐために、ゲート電圧調整部４２に設定される第２閾値（基準電圧値Ｖｒｅｆ２）より大きな値に設定され、さらには適宜の遅延フィルタ等（ゲート制御回路５４の遅延時間Ｔｄに対応する。）を含んで構成されるため、ゲート電圧調整部４２に比べて応答時間が長くなる。すなわち、電流値Ｉａが第１閾値（第１基準電圧値Ｖｒｅｆ１）を上回ってからゲート駆動電圧Ｖｇ１の遮断動作が開始するまでに遅延時間Ｔｄが発生する。

このため、負荷短絡時に、保護回路４１のみでゲート電圧Ｖｇ１、Ｖｇ２の印加を遮断させようとした場合には、ゲート電圧Ｖｇ１、Ｖｇ２が遮断されるまでの間の時間は、通常のゲート駆動電圧Ｖｇ１によるゲート端電圧Ｖｇ２が印加されていることとなり、比較的大きなドレイン電流Ｉｄがスイッチング素子Ｑに流れてしまうこととなるが、この実施形態によれば、負荷短絡時（時点ｔ９）に、相対的に応答時間の短い高速動作するゲート電圧調整部４２がまずゲート端電圧Ｖｇ２を低減させた上で、負荷短絡が確定する程大きな電流値Ｉａになったとき｛電流値Ｉａが第１閾値（第１基準電圧値Ｖｒｅｆ１）を上回るとき｝に保護回路４１によってゲート駆動電圧Ｖｇ１を遮断することができるため、負荷短絡時にスイッチング素子Ｑが停止するまでに流れる電流値（エネルギー）を小さくしつつ、負荷短絡を誤検知してしまうことを抑制することができる。

さらにまた、ゲート電圧調整部４２は、スイッチ部ＳＷａとゲート入力端子との間に接続されたコンデンサＣａ及びツェナーダイオードＺＤを備えていることにより、電流値Ｉａが第２閾値（第２基準電圧値Ｖｒｅｆ２）を上回った場合に、スイッチング素子Ｑのゲート入力端子に入力されるゲート端電圧Ｖｇ２は、まずツェナーダイオードＺＤの降伏電圧Ｖｚｄまで引き下げられた後、コンデンサＣａの充電に伴ってツェナーダイオードＺＤを流れるツェナー電流Ｉｚｄが小さくなっていくため、ツェナーダイオードＺＤの発熱を低減することができる。従って、ツェナーダイオードＺＤのみで構成する場合（特許文献１に係る図８参照）に比べて、ツェナーダイオードＺＤの発熱を低減して、ツェナーダイオードＺＤを小型化することができる。

模式図である図６を参照して、ツェナーダイオードＺＤの発熱低減に関し、視覚的に説明すると、ドレイン電流Ｉｄの増加中、時点ｔ１１において、ツェナーダイオードＺＤが降伏状態になると、この実施形態及び図８例において、ゲート入力端子は、駆動電圧ＶｃｃからＶｃｃ−Ｖｚｄ（Ｖｃｃ−Ｖｚｐ：図８）まで低下する。時点ｔ１１までは、ツェナー電流Ｉｚｄ（Ｉｚｐ：図８）が０［Ａ］であるから、時点ｔ１１にて、その電力が０［Ｗ］からツェナー電力Ｗｚｄｍａｘ（Ｗｚｐｍａｘ：図８）［Ｗ］まで増加する。時点ｔ１１以降、この実施形態では、コンデンサＣａが充電されるので、ツェナー電流Ｉｚｄは、その分減少するのに対し、図８例では、コンデンサＣａがないのでツェナー電流Ｉｚｐは、時点ｔ１１の状態と変わらない。このため、この実施形態でのツェナー電力Ｗｚｄは、ツェナーダイオードＺＤの電力Ｗｚｄが、ツェナーダイオードＺＤの降伏電圧Ｖｚｄ未満となる電力０［Ｗ］の仮想の時点ｔｉまで、時点ｔ１１から曲線１００に示すように徐々に減少するが、図８例では、ツェナーダイオード１２０のツェナー電力Ｗｚｐが、一点鎖線で示すように、ツェナーダイオード１２０の降伏電圧Ｖｚｐ未満となる電力０［Ｗ］の仮想の時点ｔｉまで、時点ｔ１１から変化しない。

この実施形態によれば、ゲート入力端子に入力されるゲート端電圧Ｖｇ２は、コンデンサＣａの充電に伴って徐々に高くなっていくこととなるが、負荷短絡が確定した際に保護回路４１によってゲート電圧Ｖｇ１（Ｖｇ２）の印加が遮断されるため、スイッチング素子Ｑを流れるドレイン電流Ｉｄが増大していく前にスイッチング素子Ｑに流れるドレイン電流Ｉｄを遮断することができる。

このように、この実施形態では、保護回路４１は、短絡時にゲート電圧調整部４２のツェナーダイオードＺＤによって低くされたゲート端電圧Ｖｃｃ−Ｖｚｄが、コンデンサＣａへの充電により通常のターンオンさせるゲート端電圧Ｖｇ２＝Ｖｃｃまで上がる前にゲート端電圧Ｖｇ２の印加を遮断するために設けられている。

さらに、この実施形態に係る保護回路４１及びゲート電圧調整部４２は、それぞれ前記第１閾値及び前記第２閾値を第１基準電圧値Ｖｒｅｆ１及び第２基準電圧値Ｖｒｅｆ２とする第１及び第２比較器５１、５２を備え、電流値Ｉａ（電圧値Ｖａ）と前記閾値（第１及び第２基準電圧値Ｖｒｅｆ１、Ｖｒｅｆ２）を比較するために、スイッチング素子Ｑに流れるドレイン電流Ｉｄに比例する検出電流Ｉａを抵抗器Ｒａに流して該抵抗器Ｒａの両端の電圧を比較電圧値Ｖａとし、比較電圧値Ｖａが第２基準電圧値Ｖｒｅｆ２を上回った場合に、ゲート電圧調整部４２を構成する第２比較器５２の遷移出力であるスイッチ信号Ｓｐ２によりスイッチ部ＳＷａを導通状態にし、その後、比較電圧値Ｖａが第１基準電圧値Ｖｒｅｆ１を上回った場合に、保護回路４１を構成する第１比較器５１の遷移出力である保護信号Ｓｐ１によりゲート電圧（ゲート駆動電圧Ｖｇ１）の印加を遮断する構成にしているので、ゲート電圧調整部４２によるノイズ等を負荷短絡と誤検知することを回避しながらスイッチング素子Ｑを保護する予備的な高速保護と、保護回路４１による負荷短絡時のスイッチング素子Ｑの不可逆的な保護を、それぞれ、一定値の正確な電流値Ｉａに対応する第１及び第２基準電圧値Ｖｒｅｆ１、Ｖｒｅｆ２が設定された第１及び第２比較器５１、５２を利用することにより、それぞれ開始することができるので、一定の検出電流値（検出電圧値Ｖａ）で正確・均一な誤動作制御、保護制御を行うことができる。

すなわち、この実施形態によれば、保護用のツェナーダイオードＺＤにコンデンサＣａを直列接続しているので保護時における保護用のツェナーダイオードＺＤの発熱を抑制しながら、保護回路４１が作動する閾値（第１閾値）Ｖｒｅｆ１に比較して相対的に小さい値に設定された閾値（第２閾値）Ｖｒｅｆ２を有するゲート電圧調整部４２によりノイズによる誤動作を抑制することができ、且つ電流値Ｉａに対応する電圧値Ｖａを第１及び第２比較器５１、５２により比較するようにしたので、一定の検出（比較）電流値｛検出（比較）電圧値｝で正確・均一な誤動作制御及び保護制御を行うことができる。

なお、この発明は、上述の実施形態に限らず、例えば、図７に示す他の実施形態に係る短絡電流保護装置１０ａに変形する等、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。

図７例のゲート電圧調整部４２ａを有する短絡電流保護装置１０ａでは、図２中の第２比較器５２を省略してスイッチ部ＳＷａを電圧値Ｖａにより直接駆動する構成にしているが、スイッチ部ＳＷａに用いられるＭＯＳＦＥＴのゲート閾値電圧Ｖｇｓｔｈを予め測定し選択したＭＯＳＦＥＴを用いれば、図２例と同等の精度で動作させることができる。選択しない場合であっても、一定精度での保護効果を得ることができる。

１０、１０ａ…短絡電流保護装置 １２…電気自動車
１６…インバータ １８…駆動モータ
４１…保護回路 ４２、４２ａ…ゲート電圧調整部
５１…第１比較器 ５２…第２比較器
５４…ゲート制御回路 Ｃａ…コンデンサ
Ｑ（Ｑ１〜Ｑ６）…スイッチング素子 ＺＤ…ツェナーダイオード

Claims (4)

1. スイッチング素子を備えた電力変換器の短絡電流保護装置において、
   前記スイッチング素子のゲート入力端子にゲート電圧として所定の駆動電圧を印加することによって前記スイッチング素子のターンオン及びターンオフを制御するゲート制御回路と、
   前記スイッチング素子に流れる電流値を検知する電流検知部と、
   前記電流値が第１閾値を上回ったことを検出すると共に、検出してから第１の時間後に前記ゲート制御回路による前記ゲート電圧の印加を遮断する保護回路と、
   前記電流値が前記第１閾値より小さい第２閾値を上回ったことを検出すると共に、検出してから前記第１の時間よりも短い第２の時間後に前記ゲート電圧を前記駆動電圧よりも低減させ、且つ前記電流値が前記第２閾値を上回った後に前記第２閾値を下回った場合には、前記駆動電圧を印加するゲート電圧調整部と、
   を備えることを特徴とする短絡電流保護装置。
2. 請求項１に記載の短絡電流保護装置において、
   前記ゲート電圧調整部は、
   一端が前記ゲート入力端子側に接続され、他端が基準電位側に接続されると共に、前記電流値が前記第１閾値より小さい前記第２閾値を上回った場合に導通状態となるスイッチ部と、
   前記スイッチ部と前記ゲート入力端子との間に直列接続されたコンデンサ及びツェナーダイオードと、
   を備えることを特徴とする短絡電流保護装置。
3. 請求項２記載の短絡電流保護装置において、
   前記保護回路は、短絡時に前記ゲート電圧調整部の前記ツェナーダイオードによって低くされた前記ゲート電圧が、前記コンデンサへの充電により上昇して、前記スイッチング素子に流れる前記電流値が劣化開始限界電流値又は一定の劣化が許容できる電流値まで上がる前に、前記ゲート電圧を遮断する
   ことを特徴とする短絡電流保護装置。
4. 請求項２又は３のいずれか１項に記載の短絡電流保護装置において、
   前記保護回路及び前記ゲート電圧調整部は、
   それぞれ前記第１閾値及び前記第２閾値を第１基準電圧値及び第２基準電圧値とする第１及び第２比較器を備え、
   前記電流値と前記閾値を比較するために、前記スイッチング素子に流れる電流を抵抗器に流して該抵抗器の両端の電圧を比較電圧値とし、前記比較電圧値が前記第２基準電圧値を上回った場合に、前記ゲート電圧調整部により前記スイッチ部を導通状態にし、その後、前記比較電圧値が前記第１基準電圧値を上回った場合に、前記保護回路により前記ゲート電圧の印加を遮断する
   ことを特徴とする短絡電流保護装置。

Images