JP2014182218A - 液晶表示装置 - Google Patents

Abstract

【課題】電力消費を抑制することが可能な液晶表示装置を提供する。
【解決手段】本発明の液晶表示装置１において、走査信号線Ｘに接続されるシフトレジスタは複数のグループ６に分けられ、ドライバＩＣ２１から各々のグループ６まで相互に独立した複数のクロック信号線６１が配線され、ドライバＩＣ２１は複数のグループ６に選択的にクロック信号を供給する。
【選択図】図２

Description

本発明は、液晶表示装置に関し、特にはシフトレジスタの駆動に関する。

従来、画像表示領域に配線される複数の走査信号線に接続され、パルス信号を順番に出力する複数のシフトレジスタを備える液晶表示装置が知られている。

特開平８−１６０３８７号公報

従来の液晶表示装置では、走査信号線が走査される走査期間中、クロック信号は全てのシフトレジスタに供給される。すなわち、各々のシフトレジスタは、走査期間の大半で動作しないにも関わらず、常にクロック信号を供給され続ける。このため、無駄な電力消費が多いという問題がある。特に、シフトレジスタのトランジスタがアモルファスシリコンを含む場合、駆動に比較的高い電圧を要することから、電力消費が過大となりやすく、さらには寿命の低下を招きやすい。

特許文献１の図８には、１本のプラス側電源線８０１から分岐した経路にＰチャネル型ＴＦＴ８０２を介してシフトレジスタブロック８０３が接続された構成が開示されている。しかしながら、この構成では、Ｐチャネル型ＴＦＴ８０２のオン抵抗が高いため、電力供給信号の波形が鈍りやすいという問題がある。

本発明は、かかる実情に鑑みて為されたものであり、電力消費を抑制することが可能な液晶表示装置を提供することを目的とする。

上記課題を解決するため、本発明の液晶表示装置は、複数の走査信号線と複数の映像信号線とにより区画される複数の画素を備える画像表示領域と、前記複数の走査信号線に接続され、パルス信号を順番に出力する複数のシフトレジスタであって、前記複数のシフトレジスタは、１又は複数のシフトレジスタを含む複数のグループに分けられる、複数のシフトレジスタと、クロック信号供給回路と、前記クロック信号供給回路から前記各々のグループまで相互に独立して配線される複数のクロック信号線と、を備える。前記クロック信号供給回路は、前記各々のクロック信号線に接続される出力段にアンプを含み、前記パルス信号を出力する順番に従って前記複数のグループに選択的にクロック信号を供給する。

本発明の一態様では、前記クロック信号供給回路は、前記複数のグループのうち、前記パルス信号を出力する順番に該当するグループに前記クロック信号を供給する。

本発明の一態様では、前記クロック信号供給回路は、前記複数のグループのうち、前記パルス信号を出力する順番に該当しないグループに前記クロック信号を供給しない。

本発明の一態様では、前記クロック信号供給回路は、前記複数のグループの或るグループの先頭のシフトレジスタにデータが入力される前に、当該グループに前記クロック信号を供給する。

本発明の一態様では、前記クロック信号供給回路は、前記複数のグループの或るグループにおける前記クロック信号の供給開始タイミングを、前のグループにおける前記クロック信号の供給終了タイミングよりも早くする。

本発明の一態様では、前記シフトレジスタは、アモルファスシリコンを半導体層とする少なくとも１つの薄膜トランジスタを含む。

本発明の一態様では、前記複数のシフトレジスタは、前記画像表示領域の前記映像信号線と平行な辺の少なくとも一方の側に設けられ、前記クロック信号供給回路は、前記画像表示領域の前記走査信号線と平行な辺の少なくとも一方の側に設けられる。

本発明の一態様では、前記クロック信号供給回路は、集積回路パッケージに含まれる。

本発明によると、パルス信号を出力する順番に従って複数のグループに選択的にクロック信号が供給されるので、電力消費を抑制することが可能である。また、クロック信号供給回路は出力段にアンプを含んでいるため、クロック信号の波形が鈍ることを抑制することが可能である。

本発明の実施形態に係る液晶表示装置の外観斜視図である。 アレイ基板上に形成される回路の構成例を示す図である。 画像表示領域に形成される画素の一つを回路図により示す図である。 シフトレジスタとクロック信号線との関係例を概略的に示す図である。 シフトレジスタの構成例を示す図である。 クロック信号の供給例を示すタイミングチャートである。 クロック信号供給回路の構成例を示す図である。 クロック信号供給回路の状態例を示すタイミングチャートである。

本発明の実施形態を、図面を参照しながら説明する。

図１は、本発明の実施形態に係る液晶表示装置１の外観斜視図である。液晶表示装置１は、アレイ基板２とカラーフィルタ基板３の間に数マイクロメートル程度の厚みの液晶材料を挟み込んだ構造であり、カラーフィルタ基板３の外周に沿って設けられるシール材により、アレイ基板２とカラーフィルタ基板３が接着されるとともに、液晶材料が漏れ出ることが無いよう封止される。

アレイ基板２は、その前面に多数のスイッチング素子や画素電極を格子状に形成したガラス基板であり、スイッチング素子としてＴＦＴを用いている場合には、ＴＦＴ基板とも呼ばれる。アレイ基板２は、図示のようにカラーフィルタ基板３より外形が大きく、その少なくとも一辺がカラーフィルタ基板３から飛び出していることにより、前面が露出している。アレイ基板２の前面の露出部分には、多数のスイッチング素子のオン／オフや、各画素電極に印加される映像信号の制御を行う制御回路を含む集積回路パッケージであるドライバＩＣ２１が実装されているとともに、液晶表示装置１を例えばＦＰＣ（Flexible Printed Circuits）等により外部の機器と電気的に接続するための接続端子２２が形成されている。

カラーフィルタ基板３は、液晶表示装置１が画像を形成する際の単位となる画素毎に赤、緑、青に塗り分けられた色付き薄膜が形成されたガラス基板であり、かかる色付き薄膜はアレイ基板２に形成された画素電極に対応する位置に設けられる。

また、アレイ基板２の背面及びカラーフィルタ基板３の前面には、偏光フィルム４が貼り付けられる。

なお、以上示した実施形態では、液晶表示装置１は、いわゆる透過型であり、アレイ基板２及びカラーフィルタ基板３はガラス等の透明基板であるが、反射型とする場合には、必ずしも透明である必要はなく、その材質もガラスに限定されない。また、ここで示した実施形態では、液晶表示装置１はフルカラー表示が可能なものであるため、カラーフィルタ基板３には赤、緑及び青の色付き薄膜が設けられているが、この色の組み合わせは異なるものとしてもよく、また、液晶表示装置１をモノクロ表示のものとして色付き薄膜を単色のものとし、あるいは省略してもよい。

図２は、本発明の実施形態に係る液晶表示装置１のアレイ基板２上に形成された回路の構成例を示す図である。

アレイ基板２上には、多数の画素が格子状に配置された矩形の画像表示領域５が形成されている。なお、画像表示領域５の解像度や、左右方向及び上下方向の長さは、液晶表示装置１の用途に応じて定められる。本実施形態で例示する液晶表示装置１は縦長形状（左右方向の長さが上下方向の長さより短い）であるが、これは、液晶表示装置１がいわゆるスマートホン等の携帯情報端末向けの表示装置としての用途を想定しているためであり、用途によっては、画像表示領域５が横長形状（左右方向の長さが上下方向の長さより長い）であっても、左右方向と上下方向の長さが等しくともよい。

アレイ基板２上には、画像表示領域５を貫くように複数の走査信号線Ｘと複数の映像信号線Ｙが形成されている。走査信号線Ｘと映像信号線Ｙは互いに直交しており、画像表示領域５を格子状に区画する。そして隣接する２つの走査信号線Ｘと隣接する２つの映像信号線Ｙによって囲まれた領域が１つの画素となっている。

図３は、画像表示領域５に形成される画素の一つを回路図により示す図である。図中に示した、走査信号線Ｘｎ及びＸｎ＋１並びに映像信号線Ｙｎ及びＹｎ＋１に囲まれた領域が一つの画素となっている。ここで注目する画素は、映像信号線Ｙｎ及び走査信号線Ｘｎにより駆動されるものとする。各画素には、ＴＦＴ５１が設けられている。ＴＦＴ５１は走査信号線Ｘｎから入力される走査信号によってオン状態となる。映像信号線Ｙｎは当該画素の画素電極５２に、オン状態のＴＦＴ５１を介して電圧（各画素の階調値を表す信号）を加える。

また、画素電極５２に対応して、アレイ基板２とカラーフィルタ基板３間に挟まれて封入されている液晶層を介して容量を形成するように共通電極５３が形成されている。共通電極５３は、共通電位に電気的に接続される。そのため、画素電極５２に印加された電圧に応じて、画素電極５２と共通電極５３の間の電界が変化し、それにより液晶層中の液晶の配向状態が変化し、画像表示領域５を透過する光線の偏光状態を制御する。この液晶層により制御される偏光方向と、アレイ基板２とカラーフィルタ基板３に貼り付けられた偏光フィルム４の偏光方向との関係により、液晶表示装置１を透過する光線の透過率が決まり、各画素は光の透過率を制御する素子として機能する。そして、各画素の光の透過率を入力された画像データに応じて制御することにより画像が表示される。従って、液晶表示装置１において、画素が形成されている領域が、画像が表示される画像表示領域５となる。

なお、共通電極５３が形成される基板は、液晶の駆動方式により異なっており、例えばＩＰＳ（In Plane Switching）と呼ばれる方式であればアレイ基板２に、また、例えばＶＡ（Vertical alignment）、ＴＮ（Twisted Nematic）と呼ばれる方式であればカラーフィルタ基板３に共通電極が形成される。本発明において、液晶の駆動方式は特段限定されないが、本実施形態においては、ＩＰＳ方式を用いるものとする。

図２に戻り、画像表示領域５の走査信号線Ｘと平行な辺の少なくとも一方の側、図示の例では画像表示領域の上側には、走査信号駆動回路２１１と映像信号駆動回路２１２を含むドライバＩＣ２１が設けられる。ドライバＩＣ２１には、外部機器より電源電圧、接地電圧、タイミング信号や映像信号等の各種信号が入力される。なお、本実施形態では、共通電位は接地電位であるが、必ずしもこれに限定するものではない。

画像表示領域５の映像信号線Ｙと平行な辺の少なくとも一方の側、図示の例では画像表示領域の左右両側には、各々の走査信号線Ｘに接続される複数のシフトレジスタ６５（図４及び図５を参照）が設けられている。シフトレジスタ６５は、連結された順番に、図示の例ではドライバＩＣ２１に近い側から順番に、走査信号線Ｘにパルス信号を出力する。これにより、走査信号線Ｘには、ＴＦＴ５１（図３参照）をオンとする電圧（以降、オン電圧という。）が順番に印加される。

複数のシフトレジスタ６５は、複数のグループ６に分けられており、グループ６毎にクロック信号線６１が接続されている。複数のクロック信号線６１は、ドライバＩＣ２１の走査信号駆動回路２１１から各々のグループ６まで相互に独立して配線されている。走査信号駆動回路２１１は、クロック信号供給回路７５（図７を参照）を含んでおり、クロック信号を供給するクロック信号線６１を所定のタイミングで切り替えることで、複数のグループ６にクロック信号を選択的に供給する。

クロック信号線６１は、画像表示領域５の映像信号線Ｙと平行な辺（図示の例では、左右の辺）の少なくとも一方、本実施形態では両方の側に設けられる。ここでは、クロック信号線６１は、走査信号駆動回路２１１から画像表示領域５の左右方向外側の領域に一端延び出し、それから映像信号線Ｙと平行に画像表示領域５の左右の辺の外側を通り、各々のグループ６に接続されるように配置される。

また、先頭のグループ６には、当該グループ６に含まれる先頭のシフトレジスタ６５にスタート信号を供給するためのスタート信号線６２が接続されている。スタート信号線６２は、ドライバＩＣ２１の走査信号駆動回路２１１から先頭のグループ６まで配線されている。走査信号駆動回路２１１が先頭のシフトレジスタ６５にスタート信号を出力することで、複数のシフトレジスタ６５によるパルス信号の一連の出力が開始される。ここで、先頭とは、パルス信号を出力する順番における最初を指す。

映像信号駆動回路２１２は、映像信号線Ｙに接続されている。映像信号駆動回路２１２は、シフトレジスタ６５による走査信号線Ｘの選択に合わせて、当該選択された走査信号線Ｘに接続されるＴＦＴ５１のそれぞれに、各画素の階調値を表す映像信号に応じた電圧を印加する。

図４は、シフトレジスタ６５とクロック信号線６１との関係例を概略的に示す図である。本実施形態では、シフトレジスタ６５は、画像表示領域５の映像信号線Ｙと平行な辺の両側、図示の例では左右両側に振り分けられている。例えば、奇数番目の走査信号線Ｘに接続されるシフトレジスタ６５は、画像表示領域５の映像信号線Ｙと平行な辺の一方の側、図示の例では左側に配置されている。他方、偶数番目の走査信号線Ｘに接続されるシフトレジスタ６５は、画像表示領域５の映像信号線Ｙと平行な辺の他方の側、図示の例では右側に配置されている。なお、これに限らず、シフトレジスタ６５を画像表示領域５の映像信号線Ｙと平行な辺の片側のみに設けてもよい。

走査信号線Ｘ、映像信号線Ｙの本数は、画像表示領域５の解像度に依存し、本実施形態では、走査信号線Ｘは１９２０本、映像信号線Ｙは１０８０本である。また、シフトレジスタ６５の分割数ｍは１０であり、各々のグループ６に接続される走査信号線Ｘは１９２本である。この場合、走査信号線Ｘ１〜Ｘ１９２に接続されるシフトレジスタ６５が第１のグループ６（Ｇ１）を構成し、走査信号線Ｘ１９３〜Ｘ３８４に接続されるシフトレジスタ６５が第２のグループ６（Ｇ２）を構成し、以下同様に繰り返す。本実施形態では、シフトレジスタ６５は画像表示領域５の左右両側に振り分けられているので、各々のグループ６も左右両側に分かれた状態となっている。

また、各々のクロック信号線６１は、相互に逆相のクロック信号を伝送する一対の信号線ＣＫ，ＣＫＢによって構成されている。これら一対の信号線ＣＫ，ＣＫＢは、接続対象のグループ６に含まれる各々のシフトレジスタ６５に接続されている。具体的には、第１のクロック信号６１（ＣＫ１，ＣＫＢ１）は第１のグループ６（Ｇ１）に含まれる全てのシフトレジスタ６５に接続されており、第２のクロック信号６１（ＣＫ２，ＣＫＢ２）は第２のグループ６（Ｇ２）に含まれる全てのシフトレジスタ６５に接続されており、以下同様に繰り返す。本実施形態では、シフトレジスタ６５は画像表示領域５の左右両側に振り分けられているので、各々のクロック信号線６１も左右両側に設けられている。

図５は、シフトレジスタ６５の構成例を示す図である。シフトレジスタ６５は、一対のクロック端子ＣＫ，ＣＫＢと、接地端子ＶＳＳと、入力端子ＳＥＴと、出力端子ＯＵＴと、を備えている。クロック端子ＣＫ，ＣＫＢには、クロック信号線６１（ＣＫ，ＣＫＢ）が接続されており、相互に逆相のクロック信号が供給される。接地端子ＶＳＳには、オフ信号線６９が接続されており、オフ電圧Ｖｇｏｆｆが供給される。オフ電圧Ｖｇｏｆｆの電位は、例えば共通電位（すなわち接地電位）である。

入力端子ＳＥＴには、上流のシフトレジスタ６５から出力されたパルス信号が入力データとして入力される。シフトレジスタ６５は、クロック端子ＣＫ，ＣＫＢにクロック信号が供給された状態で、入力端子ＳＥＴにパルス信号が入力されると、クロック信号の１パルスと同じ長さのパルス信号を出力端子ＯＵＴから走査信号線Ｘと下流のシフトレジスタ６５とに出力する。

シフトレジスタ６５の内部には、複数のトランジスタ７１が設けられている。本実施形態において、トランジスタ７１はＴＦＴであり、アレイ基板２の製造工程の中で画像表示領域５のＴＦＴ５１（図３を参照）と一緒に形成される。このため、トランジスタ７１の半導体層は、ＴＦＴ５１と同様にアモルファスシリコンからなる。

図４に戻り、シフトレジスタ６５の動作について説明する。走査信号駆動回路２１１から出力されたスタート信号Ｖｓｔは、スタート信号線６２を通じて１番目のシフトレジスタ６５に入力される。スタート信号Ｖｓｔが入力されると、１番目のシフトレジスタ６５は、１番目の走査信号線Ｘ１にパルス信号を出力する。１番目のシフトレジスタ６５から出力されたパルス信号は、１番目の走査信号線Ｘ１を通じて２番目のシフトレジスタ６５に入力される。パルス信号が入力されると、２番目のシフトレジスタ６５は、２番目の走査信号線Ｘ２にパルス信号を出力する。２番目のシフトレジスタ６５から出力されたパルス信号は、２番目の走査信号線Ｘ２を通じて３番目のシフトレジスタ６５に入力される。以下同様に繰り返す。

また、ｎ番目のシフトレジスタ６５に着目して説明すると、ｎ−１番目のシフトレジスタ６５から出力されたパルス信号は、ｎ−１番目の走査信号線Ｘｎ−１を通じてｎ番目のシフトレジスタ６５に入力される。パルス信号が入力されると、ｎ番目のシフトレジスタ６５は、ｎ番目の走査信号線Ｘｎにパルス信号を出力する。ｎ番目のシフトレジスタ６５から出力されたパルス信号は、ｎ番目の走査信号線Ｘｎを通じてｎ＋１番目のシフトレジスタ６５に入力される。

走査信号駆動回路２１１に含まれるクロック信号供給回路７５は、パルス信号を出力する順番に従って複数のグループ６に選択的にクロック信号を供給する。具体的には、クロック信号供給回路７５は、複数のグループ６のうち、パルス信号を出力する順番のシフトレジスタ６５を含むグループ６にクロック信号を供給し、それ以外のグループ６にはクロック信号を供給しない。

例えば、第１のグループ６（Ｇ１）に含まれるシフトレジスタ６５が走査信号線Ｘ１〜Ｘ１９２を走査する期間では、クロック信号供給回路７５は、第１のクロック信号６１（ＣＫ１，ＣＫＢ１）を通じて第１のグループ６（Ｇ１）に含まれるシフトレジスタ６５にクロック信号を供給し、それ以外のグループ６（Ｇ２〜Ｇ１０）にはクロック信号を供給しない。また、第２のグループ６（Ｇ２）に含まれるシフトレジスタ６５が走査信号線Ｘ１９３〜Ｘ３８４を走査する期間では、クロック信号供給回路７５は、第２のクロック信号６１（ＣＫ２，ＣＫＢ２）を通じて第２のグループ６（Ｇ２）に含まれるシフトレジスタ６５にクロック信号を供給し、それ以外のグループ６（Ｇ１，Ｇ３〜Ｇ１０）にはクロック信号を供給しない。以下同様に繰り返す。

なお、クロック信号供給回路７５は、或るグループ６におけるクロック信号の供給開始タイミングを、それより前のグループ６におけるクロック信号の供給終了タイミングよりも早くしている。具体的には、クロック信号供給回路７５は、前のグループ６の最後のシフトレジスタ６５から出力されるパルス信号が、次のグループ６の先頭のシフトレジスタ６５に入力される前から、当該グループ６にクロック信号を供給している。これにより、予め先頭のシフトレジスタ６５を動作可能な状態にしておくことが可能である。

図６に示されるように、第２のグループ６（Ｇ２）にクロック信号を供給する期間Ｔ２の供給開始タイミングは、第１のグループ６（Ｇ１）にクロック信号を供給する期間Ｔ１の供給終了タイミングよりも早くなっている。また、第３のグループ６（Ｇ３）にクロック信号を供給する期間Ｔ３の供給開始タイミングも、第２のグループ６（Ｇ２）にクロック信号を供給する期間Ｔ２の供給終了タイミングよりも早くなっている。以下同様に繰り返す。クロック信号を供給する期間の重複は、例えばクロック信号の１〜数クロック分とされる。

図７は、クロック信号供給回路７５の構成例を示す図であり、図８は、クロック信号供給回路７５の状態例を示すタイミングチャートである。図では、一方のクロック信号ＣＫ１〜ＣＫ１０についてのみ示すが、他方のクロック信号ＣＫＢ１〜ＣＫＢ１０についても同様である。クロック信号供給回路７５は、クロック信号を発生するクロック発生回路ＣＧ１を含んでおり、クロック発生回路ＣＧ１から出力されるクロック信号は、バッファ回路ＢＦを経由して、複数のクロック信号線ＣＫ１〜ＣＫ１０に分配される。

クロック信号供給回路７５の、各々のクロック信号線ＣＫ１〜ＣＫ１０に接続される出力段には、レベルシフト回路ＬＳ１〜ＬＳ１０が設けられている。レベルシフト回路ＬＳ１〜ＬＳ１０は、バッファ回路ＢＦからのクロック信号を必要な電圧レベルにまで昇圧して、出力する。このように、アンプとしてのレベルシフト回路ＬＳ１〜ＬＳ１０が出力段に設けられることで、シフトレジスタ６５に供給されるクロック信号の波形が鈍りにくくなる。

バッファ回路ＢＦからレベルシフト回路ＬＳ１〜ＬＳ１０に至る各々の経路には、クロック信号の通過をオン／オフするためのスイッチＳＷ１〜ＳＷ１０が設けられている。これらのスイッチＳＷ１〜ＳＷ１０は、一対のカウンタ回路ＣＵの排他的論理和出力（ＸＯＲ出力）ｘ１〜ｘ１０に応じて制御される。カウンタ回路ＣＵは、クロックパルスをカウントし、所定のカウント数に達すると１を出力する。カウンタ回路ＣＵが１を出力するカウント数を適切に設定することで、上述したように複数のグループ６に選択的にクロック信号が供給される。

具体的には、リセット信号ＲＳＴが入力されると出力ｙ１が０となり、出力ｙ１と、電源電圧Ｖｄｄからの常に１の出力ｙ０とのＸＯＲ出力ｘ１が１となって、スイッチＳ１がオンとなる。スイッチＳ１がオンとなった後、所定のカウント数に達すると出力ｙ１が１となり、出力ｙ０と出力ｙ１とのＸＯＲ出力ｘ１が０となって、スイッチＳ１がオフとなる。また、スイッチＳ１がオンとなった後、所定カウント数に達すると出力ｙ２が１となり、出力ｙ２と出力ｙ３のＸＯＲ出力ｘ２が１となり、スイッチＳ２がオンとなる。ここで、出力ｙ２が１となるタイミングを出力ｙ１が１となるタイミングより早くすれば、スイッチＳ２のオン期間の開始タイミングがスイッチＳ１のオン期間の終了タイミングよりも早くなる。スイッチＳ２がオンとなった後、所定のカウント数に達すると出力ｙ３が１となり、出力ｙ２と出力ｙ３とのＸＯＲ出力ｘ２が０となって、スイッチＳ２がオフとなる。以下同様に繰り返す。

なお、以上説明した各実施形態において化体された具体的な構成は、本発明を説明する上で例示されたものであり、本発明の技術的範囲をかかる具体的な構成に限定するものではない。当業者は、上記各実施形態において開示された内容を適宜変形乃至最適化することができ、例えば、各部材の配置位置、数、形状等は必要に応じ任意に変更してよい。

１ 液晶表示装置、２ アレイ基板、３ カラーフィルタ基板、４ 偏光フィルム、５ 画像形成領域、６ 選択回路、７ 選択解除回路、８ 液晶層、９ シール材、２１ ドライバＩＣ、２２ 接続端子、２３ 機能膜、３１ 機能膜、５１ ＴＦＴ、５２ 画素電極、５３ 共通電極、６ グループ、６１ クロック信号線、６２ スタート信号線、６５ シフトレジスタ、６９ オフ信号線、７１ トランジスタ、７５ クロック信号供給回路。

Claims (8)

1. 複数の走査信号線と複数の映像信号線とにより区画される複数の画素を備える画像表示領域と、
   前記複数の走査信号線に接続され、パルス信号を順番に出力する複数のシフトレジスタであって、前記複数のシフトレジスタは、１又は複数のシフトレジスタを含む複数のグループに分けられる、複数のシフトレジスタと、
   クロック信号供給回路と、
   前記クロック信号供給回路から前記各々のグループまで相互に独立して配線される複数のクロック信号線と、
   を備え、
   前記クロック信号供給回路は、
   前記各々のクロック信号線に接続される出力段にアンプを含み、
   前記パルス信号を出力する順番に従って前記複数のグループに選択的にクロック信号を供給する、
   ことを特徴とする液晶表示装置。
2. 前記クロック信号供給回路は、前記複数のグループのうち、前記パルス信号を出力する順番に該当するグループに前記クロック信号を供給する、
   請求項１に記載の液晶表示装置。
3. 前記クロック信号供給回路は、前記複数のグループのうち、前記パルス信号を出力する順番に該当しないグループに前記クロック信号を供給しない、
   請求項１に記載の液晶表示装置。
4. 前記クロック信号供給回路は、前記複数のグループの或るグループの先頭のシフトレジスタにデータが入力される前に、当該グループに前記クロック信号を供給する、
   請求項１に記載の液晶表示装置。
5. 前記クロック信号供給回路は、前記複数のグループの或るグループにおける前記クロック信号の供給開始タイミングを、前のグループにおける前記クロック信号の供給終了タイミングよりも早くする、
   請求項１に記載の液晶表示装置。
6. 前記シフトレジスタは、アモルファスシリコンを半導体層とする少なくとも１つの薄膜トランジスタを含む、
   請求項１に記載の液晶表示装置。
7. 前記複数のシフトレジスタは、前記画像表示領域の前記映像信号線と平行な辺の少なくとも一方の側に設けられ、
   前記クロック信号供給回路は、前記画像表示領域の前記走査信号線と平行な辺の少なくとも一方の側に設けられる、
   請求項１に記載の液晶表示装置。
8. 前記クロック信号供給回路は、集積回路パッケージに含まれる、
   請求項１に記載の液晶表示装置。

Images