JP2014170964A - 磁気ランダムアクセスメモリを製造するシステムおよび方法 - Google Patents
磁気ランダムアクセスメモリを製造するシステムおよび方法 Download PDFInfo
- Publication number
- JP2014170964A JP2014170964A JP2014108823A JP2014108823A JP2014170964A JP 2014170964 A JP2014170964 A JP 2014170964A JP 2014108823 A JP2014108823 A JP 2014108823A JP 2014108823 A JP2014108823 A JP 2014108823A JP 2014170964 A JP2014170964 A JP 2014170964A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source line
- source
- line
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 50
- 230000008878 coupling Effects 0.000 claims abstract description 12
- 238000010168 coupling process Methods 0.000 claims abstract description 12
- 238000005859 coupling reaction Methods 0.000 claims abstract description 12
- 238000013461 design Methods 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 24
- 238000004891 communication Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 52
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】特定の一実施形態では、磁気トンネル接合メモリシステムを作製する方法は、金属層の一部分を、ほぼ直線の部分を有する無分岐のソースラインの中に形成するステップを含む。この方法はまた、ソースラインをほぼ直線の部分で、第1のビアを使用して第1のトランジスタに結合するステップを含む。第1のトランジスタは、ソースラインから受け取った第1の電流を第1の磁気トンネル接合デバイスに供給するように構成される。この方法は、ソースラインを、第2のビアを使用して第2のトランジスタに結合するステップを含み、第2のトランジスタは、ソースラインから受け取った第2の電流を第2の磁気トンネル接合デバイスに供給するように構成される。
【選択図】図1
Description
101 鏡像面
102 第1のMRAMセル
104 第2のMRAMセル
105 ソースコンタクトシャントの主軸
106 ソースコンタクトシャント
108 ソース
110 ドレイン
112 トランジスタ
113 チャネル領域
114 ドレインコンタクトシャント(ドレインシャント)
116 ソースコンタクト
117 ドレインコンタクト
118 電気ビア
120 ソースライン
121 ソースラインの主軸
122 M2金属層の一部分
123 電気ビア、導電ビア
124 断面指示線
126 断面指示線
130 ビア、電気ビア
140 MTJの下部コンタクト
150 磁気トンネル接合部(MTJ)
152 MTJの上部コンタクト
160 金属層M4の一部分、金属ライン
200 MRAM装置
220 信号ライン
230 ビア
232 ビア
240 並列導電ライン
302 第3のMRAMセル
304 第4のMRAMセル
306 ソースコンタクトシャント
308 ソース
312 第2のトランジスタ
320 第1の距離
322 第2の距離
350 サブシステム
410 層間誘電体(ILD)酸化物
420 金属間誘電体(IMD)酸化物部分
430 金属間誘電体(IMD)酸化物部分
440 金属間誘電体(IMD)酸化物部分
450 金属間誘電体(IMD)酸化物部分
470 導電部分
472 導電部分
600 電子デバイス
610 デジタル信号プロセッサ(DSP)
622 システムオンチップデバイス
626 ディスプレイコントローラ
628 ディスプレイ
630 入力デバイス
634 符号器/復号器(CODEC)
636 スピーカ
638 マイクロフォン
640 無線コントローラ
642 無線アンテナ
644 電源
664 磁気ランダムアクセスメモリ(MRAM)
M1 第1の金属層
M2 第2の金属層
M3 金属層
M4 第4の金属層
M5 金属層
Claims (37)
- 金属層の一部分を、ほぼ直線の部分を有するソースラインの中に形成するステップと、
前記ソースラインを、前記ほぼ直線の部分で、第1のビアを使用して第1のトランジスタに結合するステップであって、前記第1のトランジスタが、前記ソースラインから受け取った第1の電流を第1の磁気トンネル接合デバイスに供給するように構成されるステップと、
前記ソースラインを、第2のビアを使用して第2のトランジスタに結合するステップであって、前記第2のトランジスタが、前記ソースラインから受け取った第2の電流を第2の磁気トンネル接合デバイスに供給するように構成されるステップと、
を含む、磁気トンネル接合メモリシステムを作製する方法であって、
前記ソースラインの一部分が、第3のビアおよび第4のビアを使用することによって、別の導電ラインのほぼ直線の部分と並列に接続される、方法。 - 前記ソースラインが実質的に無分岐である、請求項1に記載の方法。
- 前記金属層がほぼ平坦であり、前記第1のトランジスタから第1の距離のところ、および前記第2のトランジスタから第2の距離のところに配置される、請求項1に記載の方法。
- 前記第1の距離と前記第2の距離がほぼ同じである、請求項3に記載の方法。
- 前記第1のビアが前記ソースラインを別の金属層内のシャントに接続し、前記シャントが、
前記第1のトランジスタのソース端子に結合された第1のソースコンタクトと、
前記第1のトランジスタのソース端子に結合された第2のソースコンタクトと、
に結合される、請求項1に記載の方法。 - 前記金属層を形成するステップと、前記ソースラインを前記第1のトランジスタに電気的に接続するステップと、前記ソースラインを前記第2のトランジスタに電気的に接続するステップとが、電子デバイスに組み込まれたプロセッサによって制御される、請求項1に記載の方法。
- 金属層の一部分を、ほぼ直線の部分を有するソースラインの中に形成する第1のステップと、
前記ソースラインを、前記ほぼ直線の部分で、第1のビアを使用して第1のトランジスタに結合する第2のステップであって、前記第1のトランジスタが、前記ソースラインから受け取った第1の電流を第1の磁気トンネル接合デバイスに供給するように構成される、第2のステップと、
前記ソースラインを、第2のビアを使用して第2のトランジスタに結合する第3のステップであって、前記第2のトランジスタが、前記ソースラインから受け取った第2の電流を第2の磁気トンネル接合デバイスに供給するように構成される、第3のステップと、
を含む方法であって、
前記第1のビアが前記ソースラインを別の金属層内のシャントに接続し、前記シャントが、
前記第1のトランジスタのソース端子に結合された第1のソースコンタクトと、
前記第1のトランジスタのソース端子に結合された第2のソースコンタクトと、
に結合され、
前記ソースラインの一部分が、第3のビアおよび第4のビアを使用することによって、別の導電ラインのほぼ直線の部分と並列に接続される、方法。 - 前記第1のステップ、前記第2のステップ、および前記第3のステップが、電子デバイスに組み込まれたプロセッサによって実施される、請求項7に記載の方法。
- データを記憶するメモリであって、前記メモリが、
第1のソース端子を含む第1のトランジスタと、
前記第1のトランジスタに接続された第1の磁気トンネル接合(MTJ)デバイスと、
導電性であり、かつほぼ直線である第1の領域を含むソースラインであって、前記ソースラインが、前記第1のソース端子で第1の電流を前記第1のトランジスタに供給し、前記ソースラインが、第1のビアを使用して前記第1の領域から前記第1のソース端子まで結合され、前記ソースラインが第2の電流を第2のトランジスタに供給する、ソースラインと、
第3のビアおよび第4のビアを使用して前記ソースラインの少なくとも一部分と並列に接続されている導電ラインと、
を備える、メモリを備える装置。 - 前記ソースラインが実質的に無分岐である、請求項9に記載の装置。
- 前記メモリ内に記憶されたデータの一部分を取り込み、かつ処理されたデータを出力デバイスに供給するプロセッサをさらに備える、請求項9に記載の装置。
- 前記装置が遠隔ステーションと無線通信を行う動作をする、請求項9に記載の装置。
- 前記遠隔ステーションが、携帯電話、携帯情報端末、およびセットトップボックスのうちの1つを備える、請求項12に記載の装置。
- 前記ソースラインが、第2のビアを使用して前記第2のトランジスタに電気的に接続される、請求項9に記載の装置。
- 前記第2のトランジスタが、前記第2の電流の一部分を第2のMTJデバイスに供給する、請求項9に記載の装置。
- 前記第1のビアが前記ソースラインを、前記第1のソース端子に結合されている第1の金属層のシャント部に結合し、前記シャント部が、前記第1のソース端子に結合されている第1のソースコンタクトに結合され、また前記シャント部が、前記第1のソース端子に結合されている第2のソースコンタクトに結合される、請求項9に記載の装置。
- 前記第1のトランジスタの前記第1のソース端子を共通ソース端子として利用する第3のトランジスタであって、第3のMTJデバイスに第3の電流を供給する第3のトランジスタをさらに備える、請求項9に記載の装置。
- 少なくとも1つの半導体ダイに組み込まれる、請求項9に記載の装置。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択され、その中に前記メモリが組み込まれるデバイスをさらに備える、請求項9に記載の装置。
- 半導体製造システムにより、
ほぼ直線の領域を有する、導電材料を含むソースラインが形成されるようにし、かつ
導電性である第2のソースラインが形成され、かつ前記第2のソースラインが、第3のビアおよび第4のビアを使用して前記ソースラインの少なくとも一部分と並列に接続されるようにする、コンピュータ実行可能命令を含むコンピュータ可読有形媒体であって、
前記ソースラインが電流を第1のメモリセルおよび第2のメモリセルに供給し、
前記第1のメモリセルが、第1のビアを使用して前記ソースラインに結合された第1のトランジスタを含み、前記第1のトランジスタが第1の電流を第1の磁気トンネル接合(MTJ)デバイスに供給し、
前記第2のメモリセルが、第2のビアを使用して前記ソースラインに結合された第2のトランジスタを含み、前記第2のトランジスタが第2の電流を第2のMTJデバイスに供給する、コンピュータ可読有形媒体。 - 前記ソースラインが金属層の第1の部分内に形成され、前記第1のMTJデバイスが、前記金属層の第2の部分によって前記第1のトランジスタに電気的に接続される、請求項20に記載のコンピュータ可読有形媒体。
- 前記第1のメモリセルが、前記第1のトランジスタのソース端子を備える第3のトランジスタソース端子を有する第3のトランジスタを含む、請求項20に記載のコンピュータ可読有形媒体。
- 前記第1のビアが前記ソースラインを、前記第1のトランジスタの第1のソースコンタクトと前記第1のトランジスタの第2のソースコンタクトとに結合されている電気シャントに直接接続する、請求項20に記載のコンピュータ可読有形媒体。
- ほぼ直線の部分を有するソースラインを形成する手段と、
前記ソースラインを、第1のビアを使用することによって第1のトランジスタに結合する手段であって、前記第1のトランジスタが、前記ソースラインから受け取った第1の電流を第1の磁気トンネル接合デバイスに供給するように構成される手段と、
前記ソースラインを、第2のビアを使用することによって第2のトランジスタに結合する手段であって、前記第2のトランジスタが、前記ソースラインから受け取った第2の電流を第2の磁気トンネル接合デバイスに供給するように構成される手段と、
を備える、磁気トンネル接合メモリデバイスを作製する装置であって、
前記第1のビアが前記ソースラインを、前記第1のトランジスタの第1のソースコンタクトと前記第1のトランジスタの第2のソースコンタクトとに結合されている電気シャントに直接接続し、前記ソースラインの一部分が、2つのビアを使用することによって、別の導電ラインのほぼ直線の部分と並列に接続される、装置。 - 前記ソースラインが実質的に無分岐である、請求項24に記載の装置。
- 前記ソースラインを、第3のビアを使用して第3のトランジスタに結合する手段をさらに備え、前記第3のトランジスタが、前記ソースラインから受け取った第3の電流を第3の磁気トンネル接合デバイスに供給するように構成され、前記第3のトランジスタがソース端子を前記第1のトランジスタと共有する、請求項24に記載の装置。
- 少なくとも1つの半導体ダイに組み込まれる、請求項24に記載の装置。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択され、その中に前記磁気トンネル接合メモリデバイスが組み込まれるデバイスをさらに備える、請求項24に記載の装置。
- 半導体デバイスの少なくとも1つの物理的特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、データを記憶するメモリを含み、前記メモリが、
第1のソース端子を含む第1のトランジスタと、
前記第1のトランジスタに結合された第1の磁気トンネル接合(MTJ)デバイスと、
導電性であり、かつほぼ直線である第1の領域を含むソースラインであって、前記ソースラインが、前記第1のソース端子で第1の電流を前記第1のトランジスタに供給し、また前記ソースラインが、第1のビアを使用して前記第1の領域を前記第1のソース端子に結合し、前記ソースラインが第2の電流を第2のトランジスタに供給する、ソースラインと、
第3のビアおよび第4のビアを使用することによって前記ソースラインの少なくとも一部分と並列に接続される、導電ラインと、
備える、ステップと、
前記設計情報をファイル形式に従うように変換するステップと、
前記変換された設計情報を含むデータファイルを生成するステップと、を含む方法であって、
前記第1のビアが前記ソースラインを、前記第1のトランジスタの第1のソースコンタクトと前記第1のトランジスタの第2のソースコンタクトとに結合されている電気シャントに直接接続する、方法。 - 前記ファイル形式がGDSII形式である、請求項29に記載の方法。
- 半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って前記半導体デバイスを製造するステップであって、前記半導体デバイスが、データを記憶するメモリを含み、前記メモリが、
第1のソース端子を含む第1のトランジスタと、
前記第1のトランジスタに結合された第1の磁気トンネル接合(MTJ)デバイスと、
導電性であり、かつほぼ直線である第1の領域を含むソースラインであって、前記ソースラインが、前記第1のソース端子で第1の電流を前記第1のトランジスタに供給し、前記ソースラインが、第1のビアを使用して前記第1の領域を前記第1のソース端子に結合し、また前記ソースラインが第2の電流を第2のトランジスタに供給する、ソースラインと、
第3のビアおよび第4のビアを使用することによって前記ソースラインの少なくとも一部分と並列に接続される、導電ラインと、
を備える、ステップと、
を含む方法であって、
前記第1のビアが前記ソースラインを、前記第1のトランジスタの第1のソースコンタクトと前記第1のトランジスタの第2のソースコンタクトとに結合されている電気シャントに直接接続する、方法。 - 前記ファイル形式がGDSII形式である、請求項31に記載の方法。
- 回路基板上のパッケージされた半導体デバイスの物理的位置情報を含む設計情報を受け取るステップであって、前記パッケージされた半導体デバイスが、
第1のソース端子を含む第1のトランジスタと、
前記第1のトランジスタに結合された第1の磁気トンネル接合(MTJ)デバイスと、
導電性であり、かつほぼ直線である第1の領域を含むソースラインであって、前記ソースラインが、前記第1のソース端子で第1の電流を前記第1のトランジスタに供給し、前記ソースラインが、第1のビアを使用して前記第1の領域と前記第1のソース端子を結合し、また前記ソースラインが第2の電流を第2のトランジスタに供給する、ソースラインと、
第3のビアおよび第4のビアを使用することによって前記ソースラインの少なくとも一部分と並列に接続される、導電ラインと、
を備える半導体構造体を含む、ステップと、
前記設計情報を変換してデータファイルを生成するステップと、
を含む方法であって、
前記第1のビアが前記ソースラインを、前記第1のトランジスタの第1のソースコンタクトと前記第1のトランジスタの第2のソースコンタクトとに結合されている電気シャントに直接接続する、方法。 - 前記データファイルがGERBER形式を有する、請求項33に記載の方法。
- 回路基板上のパッケージされた半導体デバイスの物理的位置情報を含め、設計情報を含むデータファイル受け取るステップと、
前記設計情報に従って前記回路基板を製造するステップであって、前記パッケージされた半導体デバイスが、
第1のソース端子を含む第1のトランジスタと、
前記第1のトランジスタに結合された第1の磁気トンネル接合(MTJ)デバイスと、
導電性であり、かつほぼ直線である第1の領域を含むソースラインであって、前記ソースラインが、前記第1のソース端子で第1の電流を前記第1のトランジスタに供給し、前記ソースラインが、第1のビアを使用して前記第1の領域と前記第1のソース端子を結合し、また前記ソースラインが第2の電流を第2のトランジスタに供給する、ソースラインと、
第3のビアおよび第4のビアを使用することによって前記ソースラインの少なくとも一部分と並列に接続される、導電ラインと、
を備える、ステップと、
を含む方法であって、
前記第1のビアが前記ソースラインを、前記第1のトランジスタの第1のソースコンタクトと前記第1のトランジスタの第2のソースコンタクトとに結合されている電気シャントに直接接続する、方法。 - 前記データファイルがGERBER形式を有する、請求項35に記載の方法。
- 前記回路基板を、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されたデバイスに組み込むステップをさらに含む、請求項35に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/547,757 US8208290B2 (en) | 2009-08-26 | 2009-08-26 | System and method to manufacture magnetic random access memory |
US12/547,757 | 2009-08-26 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012526998A Division JP2013503489A (ja) | 2009-08-26 | 2010-08-26 | 磁気ランダムアクセスメモリを製造するシステムおよび方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014170964A true JP2014170964A (ja) | 2014-09-18 |
Family
ID=43037250
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012526998A Pending JP2013503489A (ja) | 2009-08-26 | 2010-08-26 | 磁気ランダムアクセスメモリを製造するシステムおよび方法 |
JP2014108823A Pending JP2014170964A (ja) | 2009-08-26 | 2014-05-27 | 磁気ランダムアクセスメモリを製造するシステムおよび方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012526998A Pending JP2013503489A (ja) | 2009-08-26 | 2010-08-26 | 磁気ランダムアクセスメモリを製造するシステムおよび方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8208290B2 (ja) |
EP (1) | EP2471098B1 (ja) |
JP (2) | JP2013503489A (ja) |
KR (1) | KR101333199B1 (ja) |
CN (1) | CN102484111B (ja) |
TW (1) | TW201117205A (ja) |
WO (1) | WO2011025898A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9484350B2 (en) | 2013-09-27 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having an inter-layer via (ILV), and method of making same |
KR102124209B1 (ko) | 2014-04-14 | 2020-06-18 | 삼성전자주식회사 | 반도체 메모리 장치 |
US9349939B2 (en) | 2014-05-23 | 2016-05-24 | Qualcomm Incorporated | Etch-resistant protective coating for a magnetic tunnel junction device |
US9721634B2 (en) | 2015-04-27 | 2017-08-01 | Qualcomm Incorporated | Decoupling of source line layout from access transistor contact placement in a magnetic tunnel junction (MTJ) memory bit cell to facilitate reduced contact resistance |
US9548096B1 (en) | 2015-08-26 | 2017-01-17 | Qualcomm Incorporated | Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods |
US9496314B1 (en) * | 2015-09-14 | 2016-11-15 | Qualcomm Incorporated | Shared source line magnetic tunnel junction (MTJ) bit cells employing uniform MTJ connection patterns for reduced area |
US10068945B2 (en) * | 2015-09-30 | 2018-09-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof |
US10515944B2 (en) * | 2017-11-14 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and method of generating integrated circuit layout |
KR20190122421A (ko) | 2018-04-20 | 2019-10-30 | 삼성전자주식회사 | 반도체 소자 |
DE102019209058A1 (de) | 2019-06-24 | 2020-12-24 | Beiersdorf Ag | Reinigungsprodukt mit hoher Konsistenz |
CN112786562B (zh) * | 2019-11-08 | 2023-11-21 | 联华电子股份有限公司 | 埋入式磁阻式存储器结构及其制作方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03126266A (ja) * | 1989-10-12 | 1991-05-29 | Sony Corp | 半導体不揮発性メモリ |
JP2001230380A (ja) * | 2000-02-16 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2002367365A (ja) * | 2001-06-12 | 2002-12-20 | Hitachi Ltd | 半導体装置 |
US20030235070A1 (en) * | 2002-06-25 | 2003-12-25 | Renesas Technology Corp. | Thin film magnetic memory device and semiconductor integrated circuit device including the same as one of circuit blocks |
JP2004119897A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 半導体記憶装置 |
US20050036361A1 (en) * | 2003-08-14 | 2005-02-17 | Yoshiaki Fukuzumi | Semiconductor memory device with magnetoresistance elements and method of writing data into the same |
WO2005031869A1 (ja) * | 2003-09-26 | 2005-04-07 | Tokyo Electron Limited | 半導体装置,半導体装置の製造方法,半導体製造装置及びコンピュータ記録媒体 |
US20070164265A1 (en) * | 2006-01-19 | 2007-07-19 | Takeshi Kajiyama | Semiconductor memory device |
JP2007311514A (ja) * | 2006-05-18 | 2007-11-29 | Hitachi Ltd | 半導体装置 |
JP2008198311A (ja) * | 2007-02-15 | 2008-08-28 | Renesas Technology Corp | 磁気記憶集積回路装置 |
US20090154274A1 (en) * | 2007-12-15 | 2009-06-18 | Qualcomm Incorporated | Memory Read Stability Using Selective Precharge |
JP2009524221A (ja) * | 2006-01-17 | 2009-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Mosfetゲート電極のランディング・パッドのための構造および方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094094A (ja) | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6365419B1 (en) | 2000-08-28 | 2002-04-02 | Motorola, Inc. | High density MRAM cell array |
JP4726292B2 (ja) * | 2000-11-14 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP2002230965A (ja) | 2001-01-24 | 2002-08-16 | Internatl Business Mach Corp <Ibm> | 不揮発性メモリ装置 |
US6548849B1 (en) | 2002-01-31 | 2003-04-15 | Sharp Laboratories Of America, Inc. | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same |
US7116593B2 (en) | 2002-02-01 | 2006-10-03 | Hitachi, Ltd. | Storage device |
US20040119101A1 (en) | 2002-12-23 | 2004-06-24 | Gerhard Schrom | Contact layout for MOSFETs under tensile strain |
JP4254293B2 (ja) | 2003-03-25 | 2009-04-15 | 株式会社日立製作所 | 記憶装置 |
US6784510B1 (en) | 2003-04-16 | 2004-08-31 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory device structures |
JP2004335027A (ja) * | 2003-05-09 | 2004-11-25 | Sharp Corp | コンピュータシステム、メモリ構造、データの記憶を実行する構造 |
JP2005158985A (ja) | 2003-11-26 | 2005-06-16 | Sony Corp | 磁気メモリ装置の実装構造及び実装基板 |
US8584257B2 (en) | 2004-08-10 | 2013-11-12 | At&T Intellectual Property I, L.P. | Method and interface for video content acquisition security on a set-top box |
US7133309B2 (en) * | 2005-01-10 | 2006-11-07 | International Business Machines Corporation | Method and structure for generating offset fields for use in MRAM devices |
JP4874658B2 (ja) | 2005-02-04 | 2012-02-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
DE102005046739B4 (de) | 2005-09-29 | 2009-01-08 | Qimonda Ag | Ein quasi-selbstpositionierender MRAM-Kontakt |
JP4435095B2 (ja) | 2006-01-04 | 2010-03-17 | 株式会社東芝 | 半導体システム |
US7532505B1 (en) * | 2006-07-17 | 2009-05-12 | Grandis, Inc. | Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements |
JP2009026867A (ja) * | 2007-07-18 | 2009-02-05 | Toshiba Corp | 半導体集積回路装置 |
-
2009
- 2009-08-26 US US12/547,757 patent/US8208290B2/en active Active
-
2010
- 2010-08-26 WO PCT/US2010/046863 patent/WO2011025898A1/en active Application Filing
- 2010-08-26 EP EP10752478.7A patent/EP2471098B1/en active Active
- 2010-08-26 KR KR1020127007796A patent/KR101333199B1/ko active IP Right Grant
- 2010-08-26 CN CN201080037725.8A patent/CN102484111B/zh active Active
- 2010-08-26 JP JP2012526998A patent/JP2013503489A/ja active Pending
- 2010-08-26 TW TW099128760A patent/TW201117205A/zh unknown
-
2014
- 2014-05-27 JP JP2014108823A patent/JP2014170964A/ja active Pending
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03126266A (ja) * | 1989-10-12 | 1991-05-29 | Sony Corp | 半導体不揮発性メモリ |
JP2001230380A (ja) * | 2000-02-16 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2002367365A (ja) * | 2001-06-12 | 2002-12-20 | Hitachi Ltd | 半導体装置 |
US20030235070A1 (en) * | 2002-06-25 | 2003-12-25 | Renesas Technology Corp. | Thin film magnetic memory device and semiconductor integrated circuit device including the same as one of circuit blocks |
JP2004088045A (ja) * | 2002-06-25 | 2004-03-18 | Renesas Technology Corp | 薄膜磁性体記憶装置およびそれを備える半導体集積回路装置 |
JP2004119897A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 半導体記憶装置 |
US20050036361A1 (en) * | 2003-08-14 | 2005-02-17 | Yoshiaki Fukuzumi | Semiconductor memory device with magnetoresistance elements and method of writing data into the same |
JP2005064050A (ja) * | 2003-08-14 | 2005-03-10 | Toshiba Corp | 半導体記憶装置及びそのデータ書き込み方法 |
WO2005031869A1 (ja) * | 2003-09-26 | 2005-04-07 | Tokyo Electron Limited | 半導体装置,半導体装置の製造方法,半導体製造装置及びコンピュータ記録媒体 |
JP2009524221A (ja) * | 2006-01-17 | 2009-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Mosfetゲート電極のランディング・パッドのための構造および方法 |
US20070164265A1 (en) * | 2006-01-19 | 2007-07-19 | Takeshi Kajiyama | Semiconductor memory device |
JP2007194426A (ja) * | 2006-01-19 | 2007-08-02 | Toshiba Corp | 半導体記憶装置 |
JP2007311514A (ja) * | 2006-05-18 | 2007-11-29 | Hitachi Ltd | 半導体装置 |
JP2008198311A (ja) * | 2007-02-15 | 2008-08-28 | Renesas Technology Corp | 磁気記憶集積回路装置 |
US20090154274A1 (en) * | 2007-12-15 | 2009-06-18 | Qualcomm Incorporated | Memory Read Stability Using Selective Precharge |
Also Published As
Publication number | Publication date |
---|---|
EP2471098B1 (en) | 2020-09-23 |
US8208290B2 (en) | 2012-06-26 |
CN102484111B (zh) | 2015-06-03 |
KR20120063498A (ko) | 2012-06-15 |
WO2011025898A1 (en) | 2011-03-03 |
CN102484111A (zh) | 2012-05-30 |
TW201117205A (en) | 2011-05-16 |
KR101333199B1 (ko) | 2013-11-26 |
US20110051509A1 (en) | 2011-03-03 |
EP2471098A1 (en) | 2012-07-04 |
JP2013503489A (ja) | 2013-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014170964A (ja) | 磁気ランダムアクセスメモリを製造するシステムおよび方法 | |
US10354795B2 (en) | Varying thickness inductor | |
EP2504836B1 (en) | Magnetic tunnel junction device and fabrication | |
JP5969533B2 (ja) | 磁気トンネル接合デバイスおよび製作 | |
US9293245B2 (en) | Integration of a coil and a discontinuous magnetic core | |
JP2013507773A (ja) | チップ識別構造体を有する垂直積層可能なダイ | |
US9859210B2 (en) | Integrated circuits having reduced dimensions between components | |
KR20160054524A (ko) | 반도체 디바이스의 백 엔드 오브 라인 제조를 위한 리버스 자가 정렬 이중 패터닝 프로세스 | |
US20110049654A1 (en) | Magnetic Tunnel Junction Device and Fabrication | |
CN107690700A (zh) | 用于层叠封装结构的中介体 | |
WO2015017153A1 (en) | Inductive device that includes conductive via and metal layer | |
US20140197519A1 (en) | Mim capacitor and mim capacitor fabrication for semiconductor devices | |
WO2016130195A1 (en) | Integrated circuit device including multiple via connectors and a metal structure having a ladder shape | |
JP2017510068A (ja) | 垂直磁気異方性磁気トンネル接合のための基準層 | |
US9560745B2 (en) | Devices and methods to reduce stress in an electronic device | |
US20140327508A1 (en) | Inductor tunable by a variable magnetic flux density component | |
US10522687B2 (en) | Wrap-around gate structures and methods of forming wrap-around gate structures | |
TW202314985A (zh) | 用於高速應用封裝的感測線 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151201 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20151208 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20160205 |