CN112786562B - 埋入式磁阻式存储器结构及其制作方法 - Google Patents

埋入式磁阻式存储器结构及其制作方法 Download PDF

Info

Publication number
CN112786562B
CN112786562B CN201911086243.0A CN201911086243A CN112786562B CN 112786562 B CN112786562 B CN 112786562B CN 201911086243 A CN201911086243 A CN 201911086243A CN 112786562 B CN112786562 B CN 112786562B
Authority
CN
China
Prior art keywords
plug
drain
metal layer
source
via plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911086243.0A
Other languages
English (en)
Other versions
CN112786562A (zh
Inventor
李国兴
薛胜元
黄鼎翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201911086243.0A priority Critical patent/CN112786562B/zh
Priority to US16/699,758 priority patent/US10985211B1/en
Priority to EP20174722.7A priority patent/EP3819944B1/en
Publication of CN112786562A publication Critical patent/CN112786562A/zh
Application granted granted Critical
Publication of CN112786562B publication Critical patent/CN112786562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种埋入式磁阻式存储器结构及其制作方法，其中该埋入式磁阻式存储器结构包含一基底划分为一存储器区和一逻辑元件区，一主动区域设置于基底的存储器区，一字符线设置于基底上并且与主动区域交错，一源极插塞设置于主动区域内并且位于字符线的一侧，一漏极插塞设置于主动区域并且位于字符线的另一侧，其中由垂直基底的上表面的方向观看，字符线为对称轴，源极插塞为漏极插塞的镜像。

Description

埋入式磁阻式存储器结构及其制作方法
技术领域
本发明涉及一种埋入式磁阻式存储器结构及其制作方法，特别是涉及一种源极线的上表面和第二金属层的上表面切齐的存储器结构及其制作方法。
背景技术
许多现代电子装置具有电子存储器。电子存储器可以是挥发性存储器或非挥发性存储器。非挥发性存储器在无电源时也能够保留所存储的数据，而挥发性存储器在电源消失时失去其存储数据。磁阻式随机存取存储器(MRAM)因其优于现今电子存储器的特性，在下一世代的非挥发性存储器技术中极具发展潜力而备受期待。
磁阻式随机存取存储器并非以传统的电荷来存储位信息，而是以磁性阻抗效果来进行数据的存储。结构上，磁阻式随机存取存储器包括一数据层(data layer)以及一参考层(reference layer)，其中数据层是由一磁性材料所构成，而在写入操作时，经由外加的磁场，数据层即可在相反的两种磁性状态中切换，用于存储位元信息。参考层则通常是由已固定磁性状态的磁性材料所构成，而难以被外加磁场改变。
然而，现有的磁阻式随机存取存储器制作工艺仍有诸多缺点需要进一步改进。例如，提升标准式(standard type)磁阻式随机存取存储器的集成度。因此，该领域仍需要改良的磁阻式随机存取存储器元件制造方法，以解决前述问题。
发明内容
有鉴于此，本发明提供一种将源极线设置在和逻辑元件区的第二金属层的同层的磁阻式存储器结构。
根据本发明的一优选实施例，一种埋入式磁阻式存储器结构，包含一基底划分为一存储器区和一逻辑元件区，一主动(有源)区域设置于基底的存储器区，一字符线设置于基底上并且与主动区域交错，一源极插塞接触于主动区域内并且位于字符线的一侧，一漏极插塞接触主动区域并且位于字符线的另一侧，其中由垂直基底的上表面的方向观看，字符线为对称轴，源极插塞为漏极插塞的镜像，一第一源极金属层接触源极插塞、一第一漏极金属层接触漏极插塞，一第一源极通孔插塞接触第一源极金属层、一第一漏极通孔插塞接触第一漏极金属层，一源极线接触第一源极通孔插塞、一第二漏极金属层接触第一漏极通孔插塞，其中源极线的上表面和第二漏极金属层的上表面切齐，一钨插塞接触第二漏极金属层，一磁阻式存储单元接触钨插塞，一第三漏极通孔插塞接触磁阻式存储单元，一位线接触第三漏极通孔插塞。
根据本发明的另一优选实施例，一种埋入式磁阻式存储器结构的制作方法，包含提供一基底划分为一存储器区和一逻辑元件区，一主动区域设置于基底的存储器区，一第一字符线设置于基底上并且与主动区域交错，然后形成一源极插塞和一漏极插塞，源极插塞接触主动区域并且位于第一字符线的一侧，漏极插塞位接触主动区域并且位于第一字符线的另一侧，其中由垂直该基底的上表面的方向观看，第一字符线为对称轴，源极插塞为该漏极插塞的镜像，接续同时形成一第一源极金属层接触源极插塞和一第一漏极金属层接触漏极插塞，之后同时形成一第一源极通孔插塞接触第一源极金属层和一第一漏极通孔插塞接触第一漏极金属层，接着同时形成一源极线接触第一源极通孔插塞和一第二漏极金属层接触第一漏极通孔插塞，其中源极线的上表面和第二漏极金属层的上表面切齐，之后形成一钨插塞接触第二漏极金属层，形成一磁阻式存储单元接触钨插塞，形成一第三漏极通孔插塞接触磁阻式存储单元，最后形成一位线接触第三漏极通孔插塞。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1至图8为本发明的一优选实施例所绘示的埋入式磁阻式存储器结构的制作方法的示意图，其中：
图2为图1中沿切线AA’和切线BB’所绘示的侧视示意图；
图3为接续图1的制作工艺步骤的示意图；
图4为图3中沿切线CC’和切线DD’所绘示的侧视示意图；
图5为接续图3的制作工艺步骤的示意图；
图6为图5中沿切线EE’和切线FF’所绘示的侧视示意图；
图7为接续图5的制作工艺步骤的示意图；
图8为图7中沿切线GG’和切线HH’所绘示的侧视示意图；
图9为本发明的另一优选实施例所绘示的源极插塞和漏极插塞的布局的示意图；
图10为本发明的又一优选实施例所绘示的源极插塞和漏极插塞的布局的示意图。
主要元件符号说明
10 基底 11 上表面
12 主动区域 14 绝缘层
16 掺杂区 18 掺杂区
20 源极插塞 22 漏极插塞
24 插塞 50 埋入式磁阻式存储器
60 逻辑元件 70 金属内连线
100 埋入式磁阻式存储器 BL 位线
结构
L 逻辑元件区 M 存储器区
M1 第一金属层 M1d 第一漏极金属层
M1S 第一源极金属层 M2 第二金属层
M2d 第二漏极金属层 M3 第三金属层
M4 第四金属层 MTJ 磁阻式存储单元
V1 第一通孔插塞 V1d 第一漏极通孔插塞
V1S 第一源极通孔插塞 V2 第二通孔插塞
V3 第三通孔插塞 V3d 第三漏极通孔插塞
SL 源极线 W 钨插塞
WL1 字符线 WL2 字符线
WL3 虚置字符线 X 区域
Y 区域 Z 区域
具体实施方式
图1至图8为根据本发明的一优选实施例所绘示的埋入式磁阻式存储器结构的制作方法的示意图。图2为图1中沿切线AA’和切线BB’所绘示的侧视示意图。
如图1所示，首先提供一基底10划分为一存储器区M和一逻辑元件区L，在基底10上设置了多个主动(有源)区域12，在主动区域12之间设置有絶缘层14将相邻的主动区域12隔离，此外数条字符线WL1/WL2设置于基底10上，并且各条字符线WL1/WL2和主动区域12交错，在字符线WL1/WL2之间，视电路布局的设计，可以设置有虚置(dummy)字符线WL3。之后在字符线WL1/WL2和虚置(dummy)字符线WL3的两侧植入P型或N型掺质以形成多个掺杂区16/18，各个掺杂区16/18都位于主动区域12中。上述的多条字符线WL1/WL2、多个主动区域12和多个掺杂区16/18在后续将形成多个埋入式磁阻式存储器和多个逻辑元件，在下文将以单个埋入式磁阻式存储器和单个逻辑元件的制作方式进行说明。
图1中的区域X标示的是后续单个埋入式磁阻式存储器将会设置的范围，区域Y标示的是后续单个逻辑元件将会设置的范围，请同时参阅图1和图2，在区域X中，同时形成两个源极插塞20、两个漏极插塞22，在此同时也在区域Y中形成二个插塞24。源极插塞20设置于存储器区M的主动区域12内、接触掺杂区16并且位于字符线WL1的一侧，漏极插塞22设置于存储器区M的主动区域12内、接触掺杂区16并且位于字符线WL1的另一侧，插塞24设置于逻辑区域L内、接触掺杂区18并且位于字符线WL2的二侧。源极插塞20的个数可以大于两个，漏极插塞22的个数也可以大于两个。请参阅图1和图2，值得注意的是由垂直基底10的上表面11的方向观看，以字符线WL1为对称轴，源极插塞20为漏极插塞22的镜像，也就是说由垂直基底10的上表面11的方向观看，源极插塞20的位置和漏极插塞22的位置以字符线WL1为对称轴，呈对称的布局设置。
图9为根据本发明的另一优选实施例所绘示的源极插塞和漏极插塞的布局。图10为根据本发明的又一优选实施例所绘示的源极插塞和漏极插塞的布局。图9和图10中具有相同功能和相同位置的元件，将使用图1中的元件标号，其相关的元件说明请参阅图1的相关说明。图9和图10相较于图1的变化只在于源极插塞和漏极插塞的形状和个数。
图9和图1的差异在于图9的源极插塞20和漏极插塞22为长条状，并且长条状的源极插塞20所占面积比较图1中的单个源极插塞20大，长条状的漏极插塞22所占面积较图1中的单个漏极插塞22大。图10和图1的差异在于图10的源极插塞20和漏极插塞22的数量都为单个，然而图1中的源极插塞20和图10的源极插塞20大小相同，图1中的漏极插塞22和图10的漏极插塞22大小相同。和图1中的实施例相同的是，图9和图10由垂直基底10的上表面11(上表面11的位置请参阅图2)的方向观看，以字符线WL1为对称轴，源极插塞20为漏极插塞22的镜像。
图3为接续图1的制作工艺步骤，图4为图3中沿切线CC’和切线DD’所绘示的侧视示意图。请参阅图3和图4，在存储器区M同时形成一第一源极金属层M1S接触源极插塞20和第一漏极金属层M1d接触漏极插塞22，在此时也同时在逻辑元件区L形成一第一金属层M1接触插塞24，换而言之第一源极金属层M1S、第一漏极金属层M1d和第一金属层M1是在同一个金属沉积步骤形成，例如利用铜镶嵌制作工艺形成，第一源极金属层M1S、第一漏极金属层M1d和第一金属层M1三者的上表面都互相切齐。然后在存储器区M同时形成一第一源极通孔插塞V1S接触第一源极金属层M1S和第一漏极通孔插塞V1d接触第一漏极金属层M1d，在此同时也在逻辑元件区L形成一第一通孔插塞V1接触插塞24。第一源极通孔插塞V1S、第一漏极通孔插塞V1d和第一通孔插塞V1是利用同一金属沉积步骤形成，例如利用铜镶嵌制作工艺形成。此外如图3所示，第一源极通孔插塞V1S和第一漏极通孔插塞V1d的位置，由垂直基底10的上表面11的方向观看(上表面11的位置请参阅图2)，以字符线WL1为对称轴，第一源极通孔插塞V1S和第一漏极通孔插塞V1d为不对称的布局。
图5为接续图3的制作工艺步骤，图6为图5中沿切线EE’和切线FF’所绘示的侧视示意图。如图5和图6所示，在存储器区M同时形成一源极线SL和第二漏极金属层M2d，源极线SL接触第一源极通孔插塞V1S，第二漏极金属层M2d接触第一漏极通孔插塞V1d，在此同时也在逻辑元件区L形成第二金属层M2接触第一通孔插塞V1，源极线SL、第二漏极金属层M2d和第二金属层M2三者的上表面互相切齐，再者源极线SL、第二漏极金属层M2d和第二金属层M2是利用同一金属沉积步骤形成，例如利用铜镶嵌制作工艺形成。请参阅图5，源极线SL同时电连接多个磁阻式存储器，举例而言，源极线SL电连接将设置在区域X中的磁阻式存储器和将设置在区域Z中的磁阻式存储器。详细来说，由于各个埋入式磁阻式存储器的构造是相同的，所以所有的磁阻式存储器也会有和区域X中的磁阻式存储器具有相同的构造，因此源极线SL直接接触了在同一行(row)不同磁阻式存储器中的第一源极通孔插塞V1S。
图7为接续图5的制作工艺步骤，图8为图7中沿切线GG’和切线HH’所绘示的侧视示意图。如图7和图8所示，在存储器区M中形成一钨插塞W接触第二漏极金属层M2d，在逻辑元件区L中形成一第二通孔插塞V2接触第二金属层M2，其中钨插塞W的上表面和第二通孔插塞V2的上表面切齐，然后在存储器区M中形成一磁阻式存储单元MTJ接触钨插塞W，在逻辑元件区L中形成第三金属层M3接触第二通孔插塞V2。之后同时形成第三漏极通孔插塞V3d和第三通孔插塞V3，第三漏极通孔插塞V3d接触磁阻式存储单元MTJ，第三通孔插塞V3接触第三金属层M3，第三漏极通孔插塞V3d和第三通孔插塞V3是利用同一金属沉积步骤形成，例如利用铜镶嵌制作工艺形成，所以第三漏极通孔插塞V3d的上表面和第三通孔插塞V3的上表面切齐。
然后同时在存储器区M中形成位线BL和在逻辑元件区L中形成第四金属层M4，位线BL接触第三漏极通孔插塞V3d，第四金属层M4接触第三通孔插塞V3，第四金属层M4的上表面和位线BL的上表面切齐。至此本发明的埋入式磁阻式存储器结构100业已完成。
图7为根据本发明的一优选实施例所绘示的一种埋入式磁阻式存储器结构。图8为图7中沿切线GG’和切线HH’所绘示的侧视示意图。图1为本发明的埋入式磁阻式存储器结构的主动区域、字符线、源极插塞和漏极插塞位置的上视图。
图7所示，一种埋入式磁阻式存储器结构100，包含一基底10，基底10划分为一存储器区M和一逻辑元件区L，多个主动区域12设置于基底10的存储器区M和逻辑元件区L(主动区域12的位置请参阅图1)，多条字符线WL1/WL2设置于基底10上并且与主动区域12交错。如图7所示，在基底10上设置有复数个如图8中所示的埋入式磁阻式存储器50和逻辑元件60，其中图8中所示的埋入式磁阻式存储器50设置在图7中的区域X，图8中所示的逻辑元件60设置在图8中的区域Y。在下文将以单个埋入式磁阻式存储器和单个逻辑元件进行说明。请参阅图1的区域X和图8，至少一个源极插塞20接触主动区域12内并且位于字符线WL1的一侧，至少一个漏极插塞22接触主动区域12并且位于字符线WL2的另一侧，其中由垂直基底10的上表面11的方向观看，以字符线WL1为对称轴，源极插塞20为漏极插塞22的镜像，在图1中源极插塞20和漏极插塞22各自的数量以两个为例。此外，视产品需求，源极插塞20和漏极插塞22的形状可以更改为长条状，如图9中的源极插塞20和漏极插塞22，此外源极插塞20和漏极插塞22的个数各自可以为1个，如图10所示。
请再度参阅图8，埋入式磁阻式存储器50还包含一第一源极金属层M1S接触源极插塞20、一第一漏极金属层M1d接触漏极插塞22，一第一源极通孔插塞V1S接触第一源极金属层M1S、一第一漏极通孔插塞V1d接触第一漏极金属层M1d，一源极线SL接触第一源极通孔插塞V1S、一第二漏极金属层M2d接触第一漏极通孔插塞V1d，其中源极线SL的上表面和第二漏极金属层M2d的上表面切齐，一钨插塞W接触第二漏极金属层M2d，一磁阻式存储单元MTJ接触钨插塞W，一第三漏极通孔插塞V3d接触磁阻式存储单元MTJ，一位线BL接触第三漏极通孔插塞V3d。详细来说漏极插塞22、第一漏极金属层M1d、第一漏极通孔插塞V1d、第二漏极金属层M2d、钨插塞W、磁阻式存储单元MTJ、第三漏极通孔插塞V3d和位线BL由下至上依序堆叠，而源极插塞20、第一源极金属层M1S、第一源极通孔插塞V1S和源极线SL是由下至上依序堆叠，第一漏极金属层M1d、第一漏极通孔插塞V1d、第二漏极金属层M2d、第三漏极通孔插塞V3d和位线BL、第一源极金属层M1S、第一源极通孔插塞V1S和源极线SL包含铜，漏极插塞22和源极插塞20包含铝。
如图7和图8所示，埋入式磁阻式存储器结构100另包含多个逻辑元件和多个金属内连线共同设置于逻辑元件区L，下文以区域Y内的逻辑元件60和金属内连线70接续说明，逻辑元件60包含一字符线WL2设置于基底10上，一掺杂区18设置在基底10中并且位于字符线WL2的一侧，一插塞24接触掺杂区18，金属内连线70包含一第一金属层M1接触插塞24、一第一通孔插塞V1接触一第一金属层M1、一第二金属层M2接触第一通孔插塞V1、一第二通孔插塞V2接触第二金属层M2、一第三金属层M3接触第二通孔插塞V2、一第三通孔插塞V3接触第三金属层M3、一第四金属层M4接触第三通孔插塞V3，其中第二金属层的M2上表面和源极线SL的上表面切齐，第二通孔插塞V2的上表面和钨插塞W的上表面切齐，第三金属层M3的上表面和磁阻式存储单元MTJ的上表面切齐，第四金属层M4的上表面和位线BL的上表面切齐。第一金属层M1、第一通孔插塞V1、第二金属层M2、第二通孔插塞V2、第三金属层M3、第三通孔插塞V3、第四金属层M4包含铜，插塞24包含铝。
本发明将源极线设置在和逻辑元件区内的第二金属层同层高度，因此，埋入式磁阻式存储器的源极插塞和漏极插塞可以采用对称的布局，相较于将源极线设置于第一金属层，源极插塞和漏极插塞必须采不对称的布局而言，本发明的方法可以提高标准式埋入式磁阻式存储器的集成度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (10)

1.一种埋入式磁阻式存储器结构，其特征在于，包含：
基底，划分为存储器区和逻辑元件区；
主动区域，设置于该基底的该存储器区；
第一字符线，设置于该基底上并且与该主动区域交错；
虚置字符线，设置于该基底上并且与该主动区域交错，其中该虚置字符线和该第一字符线相邻；
源极插塞，接触于该主动区域内并且位于该第一字符线的一侧；
漏极插塞，接触该主动区域并且位于该第一字符线的另一侧，其中由垂直该基底的上表面的方向观看，以该第一字符线为对称轴，该源极插塞为该漏极插塞的镜像，该漏极插塞位于该虚置字符线和该第一字符线之间；
第一源极金属层接触该源极插塞、第一漏极金属层接触该漏极插塞；
第一源极通孔插塞接触该第一源极金属层、第一漏极通孔插塞接触该第一漏极金属层；
源极线接触该第一源极通孔插塞、第二漏极金属层接触该第一漏极通孔插塞，其中该源极线的上表面和该第二漏极金属层的上表面切齐；
钨插塞，接触该第二漏极金属层；
磁阻式存储单元，接触该钨插塞；
第三漏极通孔插塞，接触该磁阻式存储单元；以及
位线，接触该第三漏极通孔插塞。
2.如权利要求1所述的埋入式磁阻式存储器结构，其中该源极插塞和该漏极插塞为长条状。
3.如权利要求1所述的埋入式磁阻式存储器结构，另包含多个该源极插塞设置在该主动区域，多个该漏极插塞设置在该主动区域。
4.如权利要求1所述的埋入式磁阻式存储器结构，另包含逻辑元件和金属内连线，共同设置于该逻辑元件区，其中该逻辑元件包含：第二字符线设置于该基底上，掺杂区设置在该基底中并且位于该第二字符线的一侧，插塞接触该掺杂区，该金属内连线包含：第一金属层接触该插塞、第一通孔插塞接触该第一金属层、第二金属层接触该第一通孔插塞、第二通孔插塞接触该第二金属层、第三金属层接触该第二通孔插塞、第三通孔插塞接触该第三金属层、第四金属层接触该第三通孔插塞，其中该第二金属层的上表面和该源极线的上表面切齐，该第二通孔插塞的上表面和该钨插塞的上表面切齐，该第三金属层的上表面和该磁阻式存储单元的上表面切齐，该第四金属层的上表面和该位线的上表面切齐。
5.如权利要求1所述的埋入式磁阻式存储器结构，其中该漏极插塞、该第一漏极金属层、该第一漏极通孔插塞、该第二漏极金属层、该钨插塞、该磁阻式存储单元、该第三漏极通孔插塞和该位线由下至上依序堆叠。
6.如权利要求1所述的埋入式磁阻式存储器结构，其中该源极插塞、该第一源极金属层、该第一源极通孔插塞和该源极线由下至上依序堆叠。
7.如权利要求1所述的埋入式磁阻式存储器结构，其中该第一漏极金属层、该第一漏极通孔插塞、该第二漏极金属层、该第三漏极通孔插塞和该位线、该第一源极金属层、该第一源极通孔插塞和该源极线包含铜。
8.一种埋入式磁阻式存储器结构的制作方法，包含：
提供基底划分为存储器区和逻辑元件区，主动区域设置于该基底的该存储器区，第一字符线设置于该基底上并且与该主动区域交错，虚置字符线设置于该基底上并且与该主动区域交错，其中该虚置字符线和该第一字符线相邻；
形成源极插塞和漏极插塞，该源极插塞接触该主动区域并且位于该第一字符线的一侧，该漏极插塞位接触该主动区域并且位于该第一字符线的另一侧，其中由垂直该基底的上表面的方向观看，以该第一字符线为对称轴，该源极插塞为该漏极插塞的镜像，该漏极插塞位于该虚置字符线和该第一字符线之间；
同时形成第一源极金属层接触该源极插塞和第一漏极金属层接触该漏极插塞；
同时形成第一源极通孔插塞接触该第一源极金属层和第一漏极通孔插塞接触该第一漏极金属层；
同时形成源极线接触该第一源极通孔插塞和第二漏极金属层接触该第一漏极通孔插塞，其中该源极线的上表面和该第二漏极金属层的上表面切齐；
形成钨插塞接触该第二漏极金属层；
形成磁阻式存储单元接触该钨插塞；
形成第三漏极通孔插塞接触该磁阻式存储单元；以及
形成位线接触该第三漏极通孔插塞。
9.如权利要求8所述的埋入式磁阻式存储器结构的制作方法，另包含逻辑元件设置于该逻辑元件区，该逻辑元件包含第二字符线设置于该基底上，掺杂区设置在该基底中并且位于该第二字符线的一侧。
10.如权利要求9所述的埋入式磁阻式存储器结构的制作方法，另包含，形成金属内连线位于该逻辑元件区，其中该金属内连线的形成步骤包含：
在形成该第一漏极金属层时，同时在该逻辑元件区内形成第一金属层接触插塞，其中该插塞接触该掺杂区；
在形成该第一漏极通孔插塞时，同时在该逻辑元件区内形成第一通孔插塞接触该第一金属层；
在形成该第二漏极金属层时，同时在该逻辑元件区内形成第二金属层接触该第一通孔插塞；
在该逻辑元件区内形成第二通孔插塞接触该第二金属层；
在该逻辑元件区内形成第三金属层接触该第二通孔插塞；
在形成该第三漏极通孔插塞时，同时在该逻辑元件区内形成第三通孔插塞接触该第三金属层；以及
在形成该位线时，同时在该逻辑元件区内形成第四金属层接触该第三通孔插塞，其中该第四金属层的上表面和该位线的上表面切齐。
CN201911086243.0A 2019-11-08 2019-11-08 埋入式磁阻式存储器结构及其制作方法 Active CN112786562B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911086243.0A CN112786562B (zh) 2019-11-08 2019-11-08 埋入式磁阻式存储器结构及其制作方法
US16/699,758 US10985211B1 (en) 2019-11-08 2019-12-02 Embedded MRAM structure and method of fabricating the same
EP20174722.7A EP3819944B1 (en) 2019-11-08 2020-05-14 Embedded mram structure and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911086243.0A CN112786562B (zh) 2019-11-08 2019-11-08 埋入式磁阻式存储器结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112786562A CN112786562A (zh) 2021-05-11
CN112786562B true CN112786562B (zh) 2023-11-21

Family

ID=70736751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911086243.0A Active CN112786562B (zh) 2019-11-08 2019-11-08 埋入式磁阻式存储器结构及其制作方法

Country Status (3)

Country Link
US (1) US10985211B1 (zh)
EP (1) EP3819944B1 (zh)
CN (1) CN112786562B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116487349A (zh) * 2022-01-13 2023-07-25 长鑫存储技术有限公司 一种半导体结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100005448A (ko) * 2008-07-07 2010-01-15 주식회사 하이닉스반도체 마그네틱 램 및 그 제조 방법
KR20120047356A (ko) * 2010-11-02 2012-05-14 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP2013153232A (ja) * 2013-05-15 2013-08-08 Fujitsu Ltd 半導体記憶装置
JP2014017042A (ja) * 2012-07-11 2014-01-30 Toppan Printing Co Ltd 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性メモリ
CN207068473U (zh) * 2017-08-15 2018-03-02 睿力集成电路有限公司 存储器及半导体器件
CN108389860A (zh) * 2017-02-03 2018-08-10 联华电子股份有限公司 半导体装置
US10374006B1 (en) * 2018-07-19 2019-08-06 United Microelectronics Corp. Magnetic random access memory cell structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403629B1 (ko) * 2001-05-29 2003-10-30 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
DE102005046739B4 (de) 2005-09-29 2009-01-08 Qimonda Ag Ein quasi-selbstpositionierender MRAM-Kontakt
US8264052B2 (en) 2008-08-28 2012-09-11 Qualcomm Incorporated Symmetric STT-MRAM bit cell design
JP2010177624A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体記憶装置
US8208290B2 (en) * 2009-08-26 2012-06-26 Qualcomm Incorporated System and method to manufacture magnetic random access memory
US9721634B2 (en) * 2015-04-27 2017-08-01 Qualcomm Incorporated Decoupling of source line layout from access transistor contact placement in a magnetic tunnel junction (MTJ) memory bit cell to facilitate reduced contact resistance
KR102512988B1 (ko) * 2016-05-11 2023-03-22 삼성전자주식회사 비아 플러그를 포함하는 반도체 소자
KR102648392B1 (ko) * 2017-01-26 2024-03-18 삼성전자주식회사 반도체 소자
KR102336827B1 (ko) * 2017-06-08 2021-12-09 삼성전자주식회사 반도체 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100005448A (ko) * 2008-07-07 2010-01-15 주식회사 하이닉스반도체 마그네틱 램 및 그 제조 방법
KR20120047356A (ko) * 2010-11-02 2012-05-14 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP2014017042A (ja) * 2012-07-11 2014-01-30 Toppan Printing Co Ltd 不揮発性メモリセル、不揮発性メモリセルアレイおよび不揮発性メモリ
JP2013153232A (ja) * 2013-05-15 2013-08-08 Fujitsu Ltd 半導体記憶装置
CN108389860A (zh) * 2017-02-03 2018-08-10 联华电子股份有限公司 半导体装置
CN207068473U (zh) * 2017-08-15 2018-03-02 睿力集成电路有限公司 存储器及半导体器件
US10374006B1 (en) * 2018-07-19 2019-08-06 United Microelectronics Corp. Magnetic random access memory cell structure

Also Published As

Publication number Publication date
EP3819944A1 (en) 2021-05-12
EP3819944B1 (en) 2024-02-21
CN112786562A (zh) 2021-05-11
US20210143214A1 (en) 2021-05-13
US10985211B1 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
US8283186B2 (en) Magnetic memory device and method for manufacturing the same
US6560135B2 (en) Magnetic semiconductor memory apparatus and method of manufacturing the same
US10229929B2 (en) Semiconductor memory devices including protrusion pads
US7180160B2 (en) MRAM storage device
KR101336413B1 (ko) 집적 메모리 어레이 및 메모리 어레이의 형성방법
US20070029630A1 (en) Integrated circuits with contemporaneously formed array electrodes and logic interconnects
US20100019297A1 (en) Multi-Stacked Spin Transfer Torque Magnetic Random Access Memory and Method of Manufacturing the Same
US20100232210A1 (en) Semiconductor memory device and manufacturing method thereof
KR101213885B1 (ko) 반도체 소자 및 반도체 셀
TWI763355B (zh) 記憶體元件及其製造方法
CN111710678B (zh) 半导体存储器件
US9524974B1 (en) Alternating sidewall assisted patterning
TW202127656A (zh) 可變電阻式記憶裝置及其製造方法
CN103066055A (zh) 半导体器件和用于形成该半导体器件的方法
CN112786562B (zh) 埋入式磁阻式存储器结构及其制作方法
US20110180861A1 (en) Magnetic random access memory having magnetoresistive effect element
CN212182325U (zh) 半导体存储器件
CN111584539A (zh) 磁阻式存储器结构
KR20120069682A (ko) 계층적 비트라인을 갖는 반도체 메모리 디바이스
US20120236620A1 (en) Nonvolatile Memory Device and Manufacturing Method Thereof
US6576480B2 (en) Structure and method for transverse field enhancement
KR100979350B1 (ko) 마그네틱 램 및 그 제조 방법
US9478461B2 (en) Conductive line structure with openings
TW201301468A (zh) 三維記憶體陣列
KR101155093B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant