JP2014155259A

JP2014155259A - スイッチング電源回路

Info

Publication number: JP2014155259A
Application number: JP2013020834A
Authority: JP
Inventors: Hajime Miyamoto; 一宮本; Takashi Jinnai; 隆史陣内
Original assignee: Funai Electric Co Ltd
Current assignee: Funai Electric Co Ltd
Priority date: 2013-02-05
Filing date: 2013-02-05
Publication date: 2014-08-25
Also published as: US20140218977A1

Abstract

【課題】スイッチング電源回路において、省電力化を図り、トランスのうなりを聞こえ難くし、しかも製造コストを低減する。
【解決手段】スイッチング電源回路は、トランスの１次巻線への給電をスイッチングしてその２次巻線に電圧を誘起させるスイッチング素子と、そのスイッチング動作を制御するためのパルス信号Ｐ_１を発振する発振回路とを備える。発振回路は、パルス信号Ｐ_１の間欠発振を繰り返し、間欠発振の各回毎に、パルス信号Ｐ_１のパルス数を増減させてパルス信号Ｐ_１の発振期間を延長・短縮し、その延長・短縮時にはそれぞれ発振停止期間を延長・短縮して、間欠発振の周期を変動させる。軽負荷の場合に負荷に応じた必要最低限の電圧だけを負荷に出力でき、また、うなりにおける周波数成分の偏りを抑制できる。しかも、うなりを聞こえ難くするために間欠発振の周波数を高くする周波数逓倍器を設ける必要がない。
【選択図】図５

Description

本発明は、負荷に電圧を出力するスイッチング電源回路に関する。

従来から、トランスの１次巻線にスイッチング素子を直列的に接続し、そのスイッチング素子のスイッチング動作によりトランスの１次巻線への給電をオンオフし、それによりトランスの２次巻線に電圧を誘起させ、その誘起した電圧を平滑化して負荷に出力するスイッチング電源回路が知られている。このスイッチング電源回路は、スイッチング素子によるスイッチング動作を制御するためのパルス信号を発振する発振回路と、その発振回路による出力信号の周波数を逓倍する周波数逓倍器とを備える。上記発振回路は、負荷が軽いときに、パルス信号の発振とその発振の停止とから成る間欠発振を繰り返し、負荷への出力電圧の値を下げ、それにより出力電圧を必要最低限度の値とする。上記周波数逓倍器は、間欠発振の周波数を人間の可聴領域よりも高くするように、発振回路による出力信号の周波数を逓倍する。このようなスイッチング電源回路によれば、間欠発振により省電力化を図ることができ、また、間欠発振に起因するトランスのうなり等の異音をユーザに聞こえ難くすることができる（例えば、特許文献１を参照）。

特開２０１０−２６８６５７号公報

しかしながら、特許文献１に記載のようなスイッチング電源回路においては、間欠発振時の異音をユーザに聞こえ難くする上で、周波数逓倍器が必要とされ、製造コストが高くなってしまう。

本発明は、上記の問題を解決するためになされたものであり、省電力化を図ることができ、トランスのうなり等の異音をユーザに聞こえ難くすることができ、しかも、製造コストを低減することができるスイッチング電源回路を提供することを目的とする。

上記目的を達成するために本発明のスイッチング電源回路は、電源から給電される１次巻線、及び２次巻線を有するトランスと、前記１次巻線への給電をスイッチングし、前記２次巻線に電圧を誘起させるスイッチング素子と、前記スイッチング素子によるスイッチング動作を制御するためのパルス信号を発振する発振手段と、前記発振手段が、前記パルス信号の発振と前記発振の停止とから成る間欠発振を、繰り返して複数回行い、前記間欠発振の各回毎に、前記パルス信号のパルス数を増減させて前記パルス信号の発振期間を延長又は短縮し、前記発振期間が延長されたときには前記パルス信号の発振停止期間を延ばし、前記発振期間が短縮されたときには前記発振停止期間を短くして、前記間欠発振の周期を変動させるように前記発振手段を制御する制御手段と、を備える。

この構成によれば、発振手段の間欠発振により、トランスの２次巻線に電圧が間欠的に誘起されるので、例えばその電圧を平滑化して負荷に出力する場合、その負荷への出力電圧を低くすることができる。従って、負荷が軽い場合、負荷に応じた必要最低限の電圧だけを負荷に出力することができ、無駄な電力供給をなくすことができ、省電力化を図ることができる。また、たとえ間欠発振に起因してトランスのうなり等の異音が発生し、その間欠発振の周波数が可聴周波数帯域内にあったとしても、間欠発振の周期変動により、異音における周波数成分の偏りを防ぐことができ、そのため、異音をユーザに聞こえ難くすることができる。しかも、その異音を聞こえ難くするために、従来のように周波数逓倍器を設ける必要がなく、製造コストを低減することができる。

本発明においては、前記２次巻線に誘起された電圧を平滑化して負荷に出力する出力手段を備え、前記制御手段は、前記出力手段により前記負荷に出力すべき電圧が閾値未満であるときに、前記発振手段に、前記間欠発振の周期を変動させ、前記出力すべき電圧が閾値以上であるときに、前記発振手段に、前記間欠発振の周期を一定にさせ、前記間欠発振の各回毎に前記パルス信号のパルス数を増減させることなく、前記間欠発振の各回における前記パルス信号のパルス数を前記出力すべき電圧に応じたパルス数とすることが好ましい。

この構成によれば、負荷に出力すべき電圧が閾値以上になったときに、その電圧に応じて、間欠発振の各回におけるパルス信号のパルス数を例えば多くした場合、パルス信号の発振期間が延び、発振停止期間が短くなる。従って、負荷に出力可能な電圧の上限値が高くなる。たとえ間欠発振に起因して異音が発生し、その間欠発振の周波数が可聴周波数帯域内にあったとしても、異音の周波数成分については、間欠発振の周波数成分よりもパルス信号自体の周波数成分の方が相対的に多くなる。そのため、パルス信号の周波数が可聴周波数帯域外にある場合、異音はユーザに聞こえ難くなる。

本発明によれば、省電力化を図ることができ、トランスのうなり等の異音をユーザに聞こえ難くすることができ、しかも、製造コストを低減することができる。

本発明の一実施形態に係るスイッチング電源回路を備えた電気機器の構成を示すブロック図。上記スイッチング電源回路の構成を示す回路図。上記スイッチング電源回路の制御ＩＣの構成を示すブロック図。上記制御ＩＣ内のＲＳフリップフロップ回路の真理表を示す図。上記制御ＩＣにより出力される制御信号を示す信号波形図。（ａ）は上記実施形態の一変形例に係るスイッチング電源回路における出力電圧の設定値が低い場合に制御ＩＣにより出力される制御信号を示す信号波形図、（ｂ）はその設定値が高い場合の制御信号の信号波形図。

本発明の一実施形態に係るスイッチング電源回路（以下、電源回路と略す）について図面を参照して説明する。図１は、本実施形態の電源回路を備えた電気機器の構成と、その電源回路の概略構成とを示す。電気機器１０は、交流電源１１から給電され負荷１２に電圧を供給する電源回路１と、負荷１２を操作するための操作器１３とを備え、例えば映像機器に適用される。操作器１３は、負荷１２の動作モードを待機モードと通常モードのいずれかに切り替えるために用いられ、さらに、通常モードの中でも、負荷１２の複数の動作に応じて複数の動作モードに切替え可能とされている。負荷１２は、操作器１３により設定される動作モードに応じて必要な電圧が異なる。そのため、電源回路１は、操作器１３により設定された負荷１２の動作モードに応じて、負荷１２が必要とする電圧を、負荷１２に供給する。例えば、電源回路１は、負荷１２が待機モードに設定された場合、その待機モードで負荷１２が必要とする最低限度の待機電圧を負荷１２に供給する。以下、操作器１３により設定された動作モードで負荷１２が必要とする電圧、すなわち、電源回路１が負荷１２に出力すべき電圧の値を、説明の便宜上、操作器１３による設定電圧という。

電源回路１は、交流電源１１から整流回路２及び平滑化回路３を介して１次側に給電されるトランス４と、トランス４の１次側への給電をスイッチングするスイッチング素子５と、そのスイッチング動作によりトランス４の２次側に誘起される電圧を負荷１２に出力する出力回路６とを備える。また、電源回路１は、スイッチング素子５のスイッチング動作を制御する制御回路７と、操作器１３による設定電圧と出力回路６による出力電圧との電位差を検出する電圧検出回路８とを備える。

制御回路７は、出力回路６による出力電圧が操作器１３による設定電圧以上となるように、スイッチング素子５のスイッチング動作を制御する。また、制御回路７は、スイッチング素子５のスイッチング動作によりトランス４の３次側に誘起される電圧を電源として駆動する。電圧検出回路８は、検出した電位差を示す検出信号を光通信により制御回路７に送信する。制御回路７は、その検出信号を受信し、その検出信号に基づいてスイッチング素子５のスイッチング動作を制御する。

図２は、電源回路１の詳細構成を示す。整流回路２は、交流電源１１から供給される交流電圧を全波整流するダイオードブリッジ回路等により構成される。平滑化回路３は、整流回路２による全波整流後の脈流電圧を平滑化するコンデンサ等により構成され、その平滑化後の直流電圧をトランス４に供給する。

トランス４は、平滑化回路３による平滑化後の電圧が供給される１次巻線４１と、２次巻線４２と、３次巻線４３とを有する。１次巻線４１への給電がスイッチング素子５によりスイッチングされ、それにより、電圧が２次巻線４２及び３次巻線４３に誘起される。トランス４は、フライバック型のトランスにより構成され、２次巻線４２及び３次巻線４３の各々に誘起される電圧は、フライバック電圧である。

スイッチング素子５は、パワーＭＯＳＦＥＴ等により構成される。そのパワーＭＯＳＦＥＴは、１次巻線４１と直列的に接続されており、詳しくは、ドレインが１次巻線４１と接続され、ソースが後述の抵抗Ｒ１を介して接地され、ゲートが制御回路４と接続されている。上記パワーＭＯＳＦＥＴは、制御回路７からゲートに出力される制御信号の値に応じて、オン状態とオフ状態とが切り替わり、それにより、１次巻線４１に流れる電流をオンオフし、１次巻線４１への給電をスイッチングする。制御信号は、スイッチング素子５のスイッチング動作を制御するための信号であって、パルス列から成る。上記パワーＭＯＳＦＥＴは、制御信号の値がＨｉｇｈであるとき、１次巻線４１への給電をオンし、一方、制御信号の値がＬｏｗであるとき、１次巻線４１への給電をオフする。上述した通り、トランス４は、フライバック型のトランスにより構成されるので、１次巻線４１への給電がオンされるとき、トランス４にエネルギが蓄積され、一方、１次巻線４１への給電がオフされるとき、蓄積したエネルギがトランス４から放出し、２次巻線４２に電圧が誘起される。

出力回路６（出力手段）は、２次巻線４２に誘起された電圧を整流するダイオードＤ１と、その整流された電圧を平滑化するコンデンサＣ１とを有し、そのコンデンサＣ１による平滑化後の直流電圧を負荷１２に出力する。

制御回路７は、上記制御信号を生成する制御ＩＣ７１と、３次巻線４３に誘起された電圧を制御ＩＣ７１の駆動に適した電圧に変換して制御ＩＣ７１に供給する電圧調整回路７２とを有する。

制御ＩＣ７１は、端子ｔ_１、ｔ_２、ｔ_３、ｔ_４を有する。端子ｔ_１は、スイッチング素子５に接続されており、制御ＩＣ７１は、スイッチング素子５に端子ｔ_１を介して制御信号を出力する。端子ｔ_２は、電圧調整回路７２に接続されており、制御ＩＣ７１は、電圧調整回路７２から端子ｔ_２を介して給電される。端子ｔ_３には、１次巻線４１及びスイッチング素子５に直列的に接続された抵抗Ｒ１の対地電圧が掛かる。その対地電圧は、１次巻線４１に流れる電流の値に応じて変動する。そのため、制御ＩＣ７１は、制御信号の値をＨｉｇｈにした後、端子ｔ_３に掛かる対地電圧に基づいて、１次巻線４１への給電がオンされトランス４に十分にエネルギが蓄積されたか否かを判断し、その対地電圧が規定値以上になると、制御信号の値をＬｏｗとし、１次巻線４１への給電をオフする。端子ｔ_４は、電圧検出回路８による検出信号を受信する受光素子ＰＣ１と接続されている。制御ＩＣ７１は、受光素子ＰＣ１により受信された検出信号に基づいて、操作器１３による設定電圧と出力回路６による出力電圧との電位差を減らすように制御信号を用いてスイッチング素子５のスイッチング動作を制御する。

電圧調整回路７２は、３次巻線４３により誘起された電圧を整流するダイオードＤ２と、その整流された電圧を平滑化するコンデンサＣ２とを有し、そのコンデンサＣ２による平滑化後の直流電圧を制御ＩＣ７１に供給する。

電圧検出回路８は、受光素子ＰＣ１に検出信号を発する発光素子ＰＣ２を有する。受光素子ＰＣ１と発光素子ＰＣ２とは、フォトカプラを構成する。

図３は、制御ＩＣ７１の構成を示す。制御ＩＣ７１は、発振回路７３（発振手段）と、その発振回路７３の発振動作を制御する発振制御回路７４（制御手段）と、電圧調整回路７２による供給電圧を電源として制御ＩＣ７１内の各回路に給電する給電回路７５とを有する。

発振回路７３は、一定周波数のパルス列から成るパルス信号を発振する発振器７３ａと、リセット信号を出力するリセット回路７３ｂと、発振器７３ａから発振されたパルス信号及びリセット回路７３ｂにより出力されたリセット信号に基づいて制御信号を生成するＲＳフリップフロップ（以下、ＲＳ−ＦＦという）回路７３ｃとを有する。

発振器７３ａにより発振されるパルス信号の周波数は、例えば２０〜１５０［ｋＨｚ］である。ＲＳ−ＦＦ回路７３ｃは、汎用のＲＳ−ＦＦ回路と同等に構成され、Ｓ端子、Ｒ端子及びＱ端子を有する。Ｓ端子にパルス信号が入力され、Ｒ端子にリセット信号が入力され、Ｑ端子から制御信号が出力される。

発振制御回路７４による発振回路７３の発振制御処理について、図４及び図５を参照して説明する。図４は、ＲＳ−ＦＦ回路７３ｃの真理値表を示す。図５は、ＲＳ−ＦＦ回路７３ｃにより出力される制御信号Ｓ_１を示す。

まず、基本的な発振制御処理を説明する。発振制御回路７４がリセット回路７３ｂにリセット信号の値をＬｏｗとさせた状態で、発振器７３ａにより発振されるパルス信号の値がＨｉｇｈになると、ＲＳ−ＦＦ回路７３ｃは、制御信号Ｓ_１の値をＨｉｇｈとする。それにより、スイッチング素子５はオンして、１次巻線４１への給電がオンし、抵抗Ｒ１の対地電圧が高くなる。抵抗Ｒ１の対地電圧が基準電圧に達すると（この時点で、発振器７３ａにより発振されるパルス信号の値がＬｏｗに切り替わっている）、発振制御回路７４は、リセット回路７３ｂにリセット信号の値をＨｉｇｈとさせる。そのため、ＲＳ−ＦＦ回路７３ｃは、制御信号Ｓ_１の値をＬｏｗとする。その結果、スイッチング素子５はオフして、１次巻線４１への給電がオフし、抵抗Ｒ１の対地電圧が低くなる。その対地電圧が基準電圧を下回ると、発振制御回路７４は、リセット回路７３ｂにリセット信号の値をＬｏｗとさせる。その後、パルス信号が立ち上がって、その値がＨｉｇｈになると、上述した処理が繰り返され、発振回路７３から制御信号Ｓ_１としてパルス信号Ｐ_１が発振される。

次に、本実施形態の特徴的な発振制御処理を説明する。その発振制御処理により、発振回路７３は、間欠発振の各回毎に、パルス信号Ｐ_１のパルス数を規則的に増減させてパルス信号Ｐ_１の発振期間を延長又は短縮し、発振期間が延長されたときにはパルス信号Ｐ_１の発振停止期間を延ばし、発振期間が短縮されたときには発振停止期間を短くして、間欠発振の周期を変動させる。

この発振制御処理における発振制御回路７４の具体的な動作を説明する。出力回路による出力電圧が上昇し、その出力電圧と操作器１３による設定電圧との電位差が所定値未満になったとする。発振制御回路７４は、電圧検出回路８による検出信号に基づいて、その状態を検知した場合、その検知タイミングからｎ個のパルス分だけタイミングをずらし、発振器７３ａにより発振されたパルス信号の値がＬｏｗになるタイミングで、リセット回路７３ｂにリセット信号の値を強制的にＨｉｇｈとさせる。それにより、ＲＳ−ＦＦ回路７３ｃは制御信号Ｓ_１の値をＬｏｗとし、制御信号Ｓ_１としてのパルス信号Ｐ_１の発振は停止する。

その後、出力電圧が低下し、その出力電圧と設定電圧との電位差が所定値以上になったとする。発振制御回路７４は、電圧検出回路８による検出信号に基づいて、その状態を検知した場合、リセット回路７３ｂにリセット信号の値をＬｏｗとさせる。その場合、発振器７３ａにより次のパルス信号が発振され、その値がＨｉｇｈになると、ＲＳ−ＦＦ回路７３ｃは、制御信号Ｓ_１の値をＨｉｇｈとする。そして、上記のように、発振器７３ａにより発振されるパルス信号に基づいて、ＲＳ−ＦＦ回路７３ｃは、制御信号Ｓ_１としてパルス信号Ｐ_１を出力する。それにより、パルス信号Ｐ_１の発振は再開される。このような発振と発振停止とから成る間欠発振の各回で、上述したパルス数ｎは増減される。

ここで、上記図５に示した３回の間欠発振における基準パルス数をＮ_１とする。この基準パルス数Ｎ_１は、出力電圧を上昇させ、出力電圧と設定電圧との電位差を所定値未満とするのに最低限必要なパルス数である。また、それらの間欠発振における基準パルス数Ｎ_１に対する増加分のパルス数（以下、増加パルス数という）ｎをそれぞれ、ｎ_１、ｎ_２、ｎ_３とする。また、それらの間欠発振における発振期間をそれぞれＡ_１、Ａ_２、Ａ_３とし、発振停止期間をＢ_１、Ｂ_２、Ｂ_３とし、間欠発振に要した期間をＣ_１、Ｃ_２、Ｃ_３とする。

増加パルス数ｎ_１、ｎ_２、ｎ_３は、この順に１パルスずつ少なくなり、それにより、発振期間Ａ_１、Ａ_２、Ａ_３は、この順にパルス信号の１周期分ずつ短くなっている。従って、間欠発振の回を追う毎に、１次巻線４１への給電期間が短くなり、その給電による出力回路６内のコンデンサＣ２への充電期間が短縮される。そのため、各発振期間Ａ_１、Ａ_２、Ａ_３の終了後から、出力電圧の低下により出力電圧と設定電圧との電位差が所定値以上に開くまでの期間が短くなる。その結果、その電位差が所定値以上になったことを電圧検出回路８が検出するまでの期間が短くなり、発振の再開が早まり、それにより、発振停止期間Ｂ_１、Ｂ_２、Ｂ_３がこの順に短くなる。それに伴い、３回の間欠発振に要した期間Ｃ_１、Ｃ_２、Ｃ_３はこの順に短くなる。

上記図５には発振動作の一部だけが示されている。発振回路７３は、間欠発振の各回毎に、パルス信号のパルス数を基準パルス数Ｎ_１から例えば１つずつ増加させ、その増加数が予め設定された上限値に達した後、パルス数が基準パルス数Ｎ_１と一致するまで、上記図５に示されるようにパルス数を例えば１つずつ減少させる。発振回路７３は、このようなパルス数の増減を繰り返す。従って、間欠発振の連続する回の間（例えば、ｍ回目の間欠発振と（ｍ＋１）回目の間欠発振との間）では、パルス数が異なる。

本実施形態においては、発振回路７３の間欠発振によりトランス４の２次巻線４２に電圧が間欠的に誘起され、その電圧が平滑化されて負荷１２に出力されるので、負荷１２への出力電圧を低くすることができる。従って、負荷１２が軽い場合、負荷１２に応じた必要最低限の電圧だけを負荷１２に出力することができ、無駄な電力供給をなくすことができ、省電力化を図ることができる。また、たとえ間欠発振に起因してトランス４のうなり等の異音が発生し、その間欠発振の周波数が可聴周波数帯域内にあったとしても、間欠発振の周期変動により、異音における周波数成分の偏りを防ぐことができ、そのため、異音をユーザに聞こえ難くすることができる。しかも、その異音を聞こえ難くするために、従来のように周波数逓倍器を設ける必要がなく、製造コストを低減することができる。

次に、上記実施形態の一変形例に係る電源回路について説明する。本変形例の電源回路を構成する各回路については、上記実施形態と同一の構成であることから、上記図２及び図３を再び参照し、同一の符号を付して説明する。また、上記実施形態と相違する点についてのみ説明する。

本変形例の電源回路１においては、操作器１３による設定電圧が閾値未満の待機電圧と、閾値以上の通常電圧とのいずれであるかに応じて、発振制御回路７４による発振回路７３の発振制御処理が異なる。通常電圧とは、操作器１３により負荷Ｌ１が通常モードとして複数の動作モードのいずれかに設定されたとき、その動作モードで負荷１２が必要とする電圧の値を指す。設定電圧が待機電圧である場合、発振制御回路７４は、上記実施形態（上記図５を参照）と同様に、発振回路７３に間欠発振の周期を変動させる。

一方、設定電圧が通常電圧である場合、発振制御回路７４は、上記実施形態の方式とは違い、図６（ａ）（ｂ）に示すように、発振回路７３に発振させる。図６（ａ）（ｂ）は、設定電圧が低い通常電圧であるときと、設定電圧が高い通常電圧であるときの発振回路７３により出力される制御信号Ｓ_１を示す。設定電圧が通常電圧であるとき、発振制御回路７４は、発振回路７３に、間欠発振の周期を一定期間Ｃ_４にさせる。また、発振制御回路７４は、発振回路７３に、間欠発振の各回毎に、制御信号Ｓ_１としてのパルス信号のパルス数を増減させることなく、間欠発振の各回におけるパルス信号のパルス数（以下、各回のパルス数と略す）を設定電圧に応じたパルス数で一定とする。従って、各回の発振期間は、設定電圧に応じた期間で一定となり、それに伴い、各回の発振停止期間も同じとなる。

各回のパルス数は、設定電圧に比例して多くなる。設定電圧が低い場合（上記図６（ａ）を参照）、各回のパルス数は、少ないパルス数Ｎ_２とされる。それに伴い、発振期間Ａ_４は短くなり、発振停止期間Ｂ_４が長くなる。一方、設定電圧が高い場合（上記図６（ｂ）を参照）、各回のパルス数は、多いパルス数Ｎ_３（Ｎ_２＜Ｎ_３）とされる。それに伴い、発振期間Ａ_５は長くなり、発振停止期間Ｂ_５が短くなる。

本変形例においては、操作器１３による設置電圧値が通常電圧になったときに、その電圧に応じて、間欠発振の各回におけるパルス信号のパルス数が多くなり、パルス信号の発振期間が延び、発振停止期間が短くなる。従って、負荷１２に出力可能な電圧の上限値が高くなる。たとえ間欠発振に起因して異音が発生し、その間欠発振の周波数が可聴周波数帯域内にあったとしても、異音の周波数成分については、間欠発振の周波数成分よりもパルス信号自体の周波数成分の方が相対的に多くなる。そのため、パルス信号の周波数が可聴周波数帯域外にある場合、異音はユーザに聞こえ難くなる。

なお、本発明は、上記の実施形態及び変形例の構成に限定されるものでなく、使用目的に応じ、様々な変形が可能である。例えば、発振制御回路７４は、発振回路７３の発振制御処理（上記図５を参照）において、増加パルス数を所定範囲内でランダムに増減してもよい。

１スイッチング電源回路
４トランス
４１１次巻線
４２２次巻線
５スイッチング素子
６出力回路（出力手段）
７３発振回路（発振手段）
７６発振制御回路（制御手段）
１１電源
Ｐ_１パルス信号
Ｓ_１制御信号

Claims

電源から給電される１次巻線、及び２次巻線を有するトランスと、
前記１次巻線への給電をスイッチングし、前記２次巻線に電圧を誘起させるスイッチング素子と、
前記スイッチング素子によるスイッチング動作を制御するためのパルス信号を発振する発振手段と、
前記発振手段が、前記パルス信号の発振と前記発振の停止とから成る間欠発振を、繰り返して複数回行い、前記間欠発振の各回毎に、前記パルス信号のパルス数を増減させて前記パルス信号の発振期間を延長又は短縮し、前記発振期間が延長されたときには前記パルス信号の発振停止期間を延ばし、前記発振期間が短縮されたときには前記発振停止期間を短くして、前記間欠発振の周期を変動させるように前記発振手段を制御する制御手段と、を備えたスイッチング電源回路。
前記２次巻線に誘起された電圧を平滑化して負荷に出力する出力手段を備え、
前記制御手段は、前記出力手段により前記負荷に出力すべき電圧が閾値未満であるときに、前記発振手段に、前記間欠発振の周期を変動させ、前記出力すべき電圧が閾値以上であるときに、前記発振手段に、前記間欠発振の周期を一定にさせ、前記間欠発振の各回毎に前記パルス信号のパルス数を増減させることなく、前記間欠発振の各回における前記パルス信号のパルス数を前記出力すべき電圧に応じたパルス数とすることを特徴とする請求項１に記載のスイッチング電源回路。