JP2014146790A - 半導体デバイスに使用される浅い接合の評価方法 - Google Patents

Abstract

【課題】半導体デバイスで使用される浅い接合の活性ドーズと自由キャリアの平均移動度を直接測定できる迅速で簡単な計測法評価を提供する。
【解決手段】ａ．基板の第１主面に浅い接合を含む基板であって、浅い接合は第１主面に実質的に平行に形成された基板を形成する工程と、ｂ．第１主面の上に誘電体層を形成する工程と、ｃ．以下の繰り返し工程：放電手段により誘電体層の所定の領域の上で、それぞれの電荷の値を提供して決定する工程、所定の領域の対応する光電圧を測定する工程：の組み合わせを、少なくとも２回繰り返す工程と、ｄ．基板の所定の領域に対して、平均ホール／電子移動度の測定、または活性ドーパントのドーズの測定の少なくとも１つを、それぞれの電荷およびそれに対応する接合光電圧から導き出す工程と、を含む方法、および関連するコンピュータプログラム。
【選択図】図２

Description

本発明は、半導体デバイスに使用される浅い接合（shallow junction）の評価の分野に関する。

例えばトランジスタのような半導体デバイスに使用される浅い接合の作製のために、活性化アニールは、通常基板にドーパントを注入した後に行われるが、しばしば厳格なサーマルバジェットの制限を有する。結果として、一般には、注入されたドーパントの全てが活性化されるものではない。

浅い接合またはパッシベーション層のプロセス開発のために、接合の電気的特徴を知ることは、重要であり、および／または有利である。

技術的に知られた簡単な方法は、上部接合層のシート抵抗（Ｒ_ｓ）を測定する、いわゆる「４点プローブ（four point probe）」を使用するものであり、可能であれば２次イオン質量分光法（ＳＩＭＳ）と組み合わせ、この組み合わせにより活性濃度とドーズが特定できる。しかしながら、「４点プローブ」とＳＩＭＳの使用は、興味のある上部層中で自由キャリアの理論的な移動度の値に依存する。シート抵抗は、興味のある層、即ち上部層の中の、活性化したドーズと自由電荷キャリアの平均移動度に依存するため、この移動度の測定が重要である。これはホール測定で行えるが、それらは簡単ではなく、サンプルを接続する時に特別な注意を必要とする。これは簡単な計測方法ではなく、マッピングは不可能である。

浅い接合中の、活性ドーズと自由キャリアの平均移動度を直接測定するような迅速で簡単な計測法は存在しない。

このように、活性化プロセスをより科学的に解明するために、活性ドーズと自由キャリアの平均移動度を直接測定するような簡単な計測方法が必要である。

本発明の目的は、半導体デバイスのインライン（in-line）で（即ち、プロセスフロー中に）使用するための、浅い接合の特性を測定するための方法を提供することである。特性評価は、例えば、部分的な測定を行うことに基づき、マップ形式に測定を表しても良い。

本発明の更なる目的は、活性ドーズと、自由電荷キャリアの平均移動度を、直接かつ自動的に測定できる方法を提供することである。

更なる目的は、製造における品質管理のためと同様に、製造プロセスを選択するため、および浅い接合の製造プロセスの最適化のために用いられる方法を提供することである。

本発明の更なる目的は、従来技術で使用されているようなＳＩＭＳ測定の手段による高価な評価を避けることである。

本発明にかかるこれらの目的は最初の独立請求項の技術的特徴を示す方法を用いて達成される。

関連するコンピュータプログラムを提供することが、本発明の他の目的である。

本発明の第１の形態では、半導体デバイスで使用される浅い接合の評価のための方法が記載され、この方法は、
ａ．基板の第１主面に浅い接合を含む基板であって、浅い接合は第１主面に実質的に平行に形成された基板を形成する工程と、
ｂ．第１主面の上に誘電体層を形成する工程と、
ｃ．以下の繰り返し工程：
放電手段により誘電体層の所定の領域の上で、それぞれの電荷の値を提供して決定する工程、
所定の領域の対応する光電圧を測定する工程：
の組み合わせを、少なくとも２回繰り返す工程と、
ｄ．基板の所定の領域に対して、（平均ホール／電子移動度のような）平均ホール／電子移動度の測定、または（活性ドーパントのドーズのような）活性ドーパントのドーズを測定の少なくとも１つを、それぞれの電荷およびそれに対応する接合光電圧から導き出す工程と、を含む。

これは、インライン計測が実施できるという長所を提供し、これにより、活性ドーズの自由電荷キャリアの平均移動度が直接価かつ自動で決定される。浅い接合中のドーパントの活性化プロセスは、これにより綿密にモニターされて分析される。

基板は、例えばシリコン、ゲルマニウム、またがＧａＡｓ基板でも良い。それは、主面上に浅い接合が形成される、当業者に知られたいずれかの最新の半導体基板でも良い。

所定の領域は、基板の全ての第１主面を含んでも良い。

浅い接合は、当業者に知られたイオン注入プロセスで形成しても良い。接合は、好適には１００ｎｍより小さい、より好適には７５ｎｍより小さい、さらに好適には５０ｎｍ、４０ｎｍ、３０ｎｍ、２０ｎｍ、１０ｎｍのいずれかの値より小さい膜厚を有しても良い。

誘電体層の所定の領域の上で、それぞれの正または負の電荷の値を提供し決定する工程は、それぞれの反復に対して電荷が加えられ／除去される一連の段階的なプロセスを具体化する。２つの反復の間で除去された、または加えられた電荷の量は、例えば実質的に一定である。

誘電体層は、当業者にとって好ましいとして知られた最新の誘電体層でも良い。例えばＳｉＯ_２層であり、例えばプラズマ強化ＣＶＤプロセス（ＣＶＤ）で堆積される。誘電体層の膜厚は、好適には１０ｎｍから１００ｎｍの範囲内である。

好適な具体例では、この方法は、さらに、一連の反復が終了した後に（即ち、反復工程の組み合わせの反復後に）、誘電体層の所定の領域から堆積した電荷を除去または中和する工程を含む。誘電体層の所定の領域から堆積した電荷を除去または中和する工程は、もし必要であれば、一連の反復の開始前（即ち、反復工程の組み合わせの反復前）に行っても良い。

これは、同じ開始条件でこの方法を繰り返しても良いという長所を提供する。
所定の具体例では、最初のコロナ電荷堆積は、誘電体中に最初に存在する電荷、または界面トラップに含まれる電荷を相殺するように提供されても良い。例えば方法の組織だった間違いを見積もり、または減らすために、同じ出発条件の下でプロセスが繰り返された場合、最初のコロナ電荷堆積もまた繰り返されても良い。

好適な具体例では、所定の領域に対して、平均ホール／電子移動度の測定、または活性ドーパントのドーズの測定の少なくとも１つを導き出す工程は、線形近似を行う工程を含む。

好適な具体例では、線形近似は、ｐ^＋／ｎ−Ｓｉ接合に対して１／Ｒ_ｓ＝μ_ｐ・（ｑ・Ｄ_ｐ−Ｑ_ｃ）、ｎ^＋／ｐ−Ｓｉ接合に対して１／Ｒ_ｓ＝μ_ｎ・（ｑ・Ｄ_ｎ−Ｑ_ｃ）の関係に基づく。ここでＱ_ｃは誘電体層の上に堆積したそれぞれの電荷、Ｒ_ｓは上部接合層のシート抵抗、Ｄ_ｐ／Ｄ_ｎは電荷を与える前の、ホール／電子の真性ドーズ、μ_ｐおよびμ_ｎは浅い接合のそれぞれのｐ^＋／ｎ^＋層中の平均ホール／電子移動度、そしてｑは電子電荷の単位である。

好適な具体例では、誘電体層および第１主面は、直接コンタクトをとっている。誘電体層は、第１主面上に堆積しても良い。誘電体層は、第１主面上に堆積されても良い。

好適な具体例では、それぞれの電荷はコロナ帯電により提供される。

好適な具体例では、浅い接合は、ｐ^＋ｎ型の接合である。

好適な具体例では、浅い接合は、ｎ^＋ｐ型の接合である。

好適な具体例では、それぞれの電荷は正である。それらは、例えば正に帯電したイオンを含む。

好適な具体例では、それぞれの電荷は負である。それらは、例えば負に帯電したイオンを含む。

本発明の第２の形態では、基板上に浅い接合のための特徴の情報をマッピングするための方法が記載されている。この方法は、少なくとも２つの予め決められた別々の領域の上で、第１の形態のいずれかの具体例にかかる方法を行う工程を含む。

好適な具体例では、マッピングのためのこの方法は、複数の予め決められた別々の領域の上で行われ、予め決められた接合されない領域の結合は、基板の第１主面に対応する。

本発明の第３の形態では、コンピュータ上で走らした場合に、第１の形態にかかる方法の工程に記載されたように、それぞれの電荷および対応する接合光電圧からの、平均ホール／電子移動度の測定、または浅い接合を含む基板の所定の領域のための活性ドーパントのドーズの測定、の少なくとも１つを導き出す工程を行うために適用されるコンピュータプログラムが記載される。コンピュータプログラムは、さらに第１の形態のために説明されたような方法の工程を行うために適用される。例えば、平均ホール／電子移動度の測定、または所定の領域のための活性ドーパントのドーズを測定、の少なくとも１つを導き出すための線形近似を行うために適用しても良い。そのような線形近似は、第１形態のために説明したように、１／Ｒ_ｓ＝μ_ｐ・（ｑ・Ｄ_ｐ−Ｑ_ｃ）、または１／Ｒ_ｓ＝μ_ｎ・（ｑ・Ｄ_ｎ−Ｑ_ｃ）の関係に基づいても良い。

本発明は、さらに、以下の記載の記載および添付された図面の手段により明らかになるであろう。

本発明のいずれかの具体例にかかる方法を行うための典型的なセットアップを示す。 測定されたデータの線形近似に基づく本発明の具体例を示す。 図２に示されたデータから得られた結果の全体を示す表である。 本発明の形態にかかる方法を用いた測定された浅い接合の移動度マップを示す。 本発明の形態にかかる方法を用いて測定した浅い接合の活性ドーズマップを示す。

本発明は、特定の具体例に関して、所定の図面を参照しながら記載されるが、本発明はこれらにより限定されるものではなく、請求の範囲によってのみ限定されるものである。記載された図面は、単に模式的であり、限定的では無い。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本発明の実施の実際の縮小には対応する必要はない。

さらに、記載や請求の範囲中の、第１、第２、第３等の用語は、類似の要素の間で区別するために使用され、順序的または時間的な順番を表す必要はない。用語は、適当な状況下で入替え可能であり、本発明の具体例は、ここに記載や図示されたものと異なる順序によっても操作できる。

また、記載や請求の範囲中の、上、下、上に、下に等の用語は、記載目的のために使用され、相対的な位置を示す必要は無い。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明の具体例は、ここに記載や図示されたものと異なる位置でも操作できる。

さらに、様々な具体例は、「好適には」と呼ばれるが、これは本発明の範囲を限定するよりも、本発明が実行できる例示的な方法として解釈される。

請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される要素に限定して解釈すべきではなく、他の要素や工程を排除しない。言及された特徴、数字、工程、または成分は、その通りに解釈され、１またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではなく、本発明は、単に列挙されたデバイスの要素がＡとＢであり、請求の範囲はさらにそれらの要素の等価物を含むものと解釈されるべきである。

本発明の形態を記載するために、Ｓｅｍｉｌａｂ ＷＴ−２０００型の計測ツールが使用され、これは、コロナ帯電および接合光電圧測定（ＪＰＶ）の機能を含む。この装置の機能は当業者には公知であると考えられるが、その機能のいくつかに関連する形態は、例えば欧州特許ＥＰ１９９８１８４Ｂ１に記載されており、これは参照することによりここに組み込まれる。

この方法は、少なくとも２つの測定モジュールまたは装置の組み合わせを含み、特に、界面の上の所定の領域にコロナ電荷を供給し、関連する表面電圧を測定することができる第１モジュール（Ｑ−Ｖモジュールとよばれる）と、レーザーまたはＬＥＤパルスを一定の周波数で与えて所定の領域中に光を当てるスポットを形成し、２つの電極の手段により、光を当てたスポットの外側と内側でそれぞれ誘起された光電圧（Ｖ１）、（Ｖ２）を続いて測定する第２モジュール（接合光電圧モジュールまたはＪＰＶモジュールとよばれる）との組み合わせである。

電圧を測定する２つの電極は、好適には同軸、または少なくとも一部が同軸である。代わりに、電極は、直線状あっても良い（レーザーまたはＬＥＤスポットが同心の場合）。次にシート抵抗から移動度が導き出され（シート抵抗は移動度に反比例する）、シート抵抗は、それ自体、光が照射されたスポットの内側および外側でそれぞれ測定された誘起された光電圧（Ｖ１）および（Ｖ２）から導き出される。

光が照射されたスポットにより、レーザーまたはＬＥＤから所定の量のエネルギーを受けることによって小さな領域が規定されることが理解される。

コロナ電荷により、コロナ帯電効果により（鋭くカーブした電極とグラウンドとの間に、チャージャーアセンブリのコロナ開始電圧を超える高電圧を加えることにより）、イオン化した分子が形成されることを理解すべきである。

この方法は、好適には、誘電体層の上にコロナ電荷を与え、ｐｎ接合のｐ^＋またはｎ^＋上部層中の自由キャリアを攻撃または反撃する工程を用いて開始する。任意的に、対応する表面ポテンシャルが、好ましくはＱ−Ｖモジュールを通ったケルビンプローブを用いて非接触で続いて測定され、コロナ電荷がリークしたか否かをチェックする。次に、ＪＰＶモジュールを用いて行われる測定が、浅い接合のｐ^＋またはｎ^＋層のシート抵抗を決定するために使用される。

コロナ電荷を与える工程は、好適には、固定された電圧（例えば１０ｋＶ）の金属（例えばタングステン）ワイヤが、基板表面上を通過することで、基板（ウエハ）全体の上で行われる。代わりに、また好適に、コロナジェットを用いることにより、コロナ電荷が部分的に堆積される。このコロナジェットでは、気流が、管の中心に配置された鋭い針からなるアセンブリ中で形成されたイオンを吹き飛ばし、これは（おおよそ１ｃｍ^２の）所定の領域の上で、基板表面上のコロナ電荷を吹き飛ばす。（少なくとも所定の領域において）関連する表面電圧Ｖｓが好適にはケルビンプローブを用いて非接触で測定される。

ケルビンプローブは、キャパシタを形成する表面上に配置された振動する電極（〜０．５ｃｍ^２面積）として定義される。もし、電極に供給された電圧が表面電圧に等しければ、ＡＣ電流の流れは、非接触で表面電圧を測定するために、その最小供給量が供給される（特定のケルビンプローブがＴｒｅｋ，Ｉｎｃ．により作製された）。

誘電体層の下のｐ^＋またはｎ^＋層中の自由電荷キャリアのシート抵抗を測定する工程は、ＪＰＶモジュールを用いて行われる。ＪＰＶモジュールは、好適には、下方の（例えばＳｉまたはＧｅ）基板中に電子−ホール対を形成するレーザーまたはＬＥＤパルスと共に使用される。所定の周波数のレーザーまたはＬＥＤパルスを提供することで、光が当たるスポットが内部電極の下に形成され、一方で外部電極は暗い領域に残る。ＬＥＤまたはレーザー光のために適切な波長（例えばＳｉの場合４７０ｎｍ）を用いて、電子−ホール対が光の当たる領域中に形成される。ｐ^＋ｎ型の浅い接合の上で、接合の内部電界が、過剰な量のホールを誘電体と（Ｓｉ）基板の界面近傍のｐ^＋領域中に移動させる。電荷勾配により、界面に平行な電場が、過剰な電荷を、界面に平行に素早く広げる。

２つの少なくとも部分的に同軸の電極を用いて、１つの電極（Ｒ１）が光の当たるスポットの中に配置され、１つの電極（Ｒ２）が光の当たるスポットの外に配置され、誘起された光電圧Ｖ１（Ｒ１から生じる）およびＶ２（Ｒ２から生じる）が導き出される。少なくとも部分的に同軸の電極は、リング構造でも良い。それぞれの電圧Ｖ１およびＶ２は、それぞれ電極Ｒ１およびＲ２を用いて好適には非接触で測定される。

代わりに、または好適に、電極は、例えばフィンガー形状の電極のような直線電極でも良い。

少なくとも部分的に同軸の電極から生じる電圧Ｖ１およびＶ２の測定は、容量カップリングによる非接触方法で行われても良い。

ＪＰＶ測定を、コロナ電圧堆積と組み合わせるこの方法は、異なるウエハの位置に適用されて、シート抵抗のマッピングシステムを形成しても良い。この新しいマッピングは、基板（例えばＳｉウエハ）の上の浅い接合の評価を可能にする。

本発明の好適な具体例では、コロナ電荷を供給するプロセスは、ウエハ上を、例えば１０ｋＶの固定電圧の金属（例えばタングステン）ワイヤが通過することにより、基板の表面全体の上に適用される。

通して、ＸおよびＹ方向の一定速度の直線移動や、当業者にとって明らかに適していると考えられる他の移動が使用されることが提案される。コロナ電荷を形成する手段（金属ワイヤまたはコロナジェット）の移動速度は、ある電荷密度を有するコロナ電荷を形成する。

速度は電荷堆積を決め、速度は好適には０．０１ｃｍ／ｓと２０ｃｍ／ｓとの間で変わる。

代わりに、電流の実際的制限のために好ましくはないが、コロナジェットを用いることにより、コロナを与える工程が、特定の領域の上で部分的に与えられ、約２ｃｍ^２面積のウエハ表面の上で部分的にコロナ電荷を吹き飛ばす。

本発明の好適な具体例では、特定の領域の上で少なくとも部分的に表面電圧Ｖｓを測定する工程は、ケルビンプローブを用いて行われる。好適には、この測定は非接触で行われる。

本発明の好適な具体例では、基板の上の少なくとも所定の領域で、浅い接合中に過剰の量の自由電荷（ｐ^＋型シリコンに対してはホール、ｎ^＋型シリコンに対しては電子）を形成する工程はレーザーまたはＬＥＤパルスを用いて行われ、これは少なくとも１つの誘電体層の下の基板中に電子−ホール対を形成し、これにより過剰の量の自由電子は、表面の誘電体層と半導体で形成された界面近傍の浅い接合の上部層中に、部分的に形成される。

本発明の好適な具体例では、少なくとも部分的に同軸の電極の手段による、光が当てられた領域の内部と外部の光電圧の測定工程が、接合光電圧モジュールを用いて行われる。ＪＰＶ測定の基礎は、電荷キャリアの光励起を用いることと、空間的に分解した方法で、光が当たったスポットの内側と外側でＪＰＶ信号を検出することである。

本発明の好適な具体例では、基板は、平坦な基板であって、例えばシリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）ウエハである。基板は、また、ＳＯＩ（Silicon-On-Insulator）またはＧＯＩ（Germanium-On-Insulator）でも良く、これらは基本的に、誘電体層として酸化物（例えばＳｉＯ_２）が埋め込まれたシリコン（ゲルマニウム）ウエハである。基板は、誘電体層の堆積工程に先立って洗浄されて、付着物が除去されても良い。好適には、基板はドープされてアニールされ、ｐ^＋ｎドープまたはｎ^＋ｐドープの浅い接合基板を得る。

本発明の他の好適な具体例では、少なくとも１つの誘電体層は、単体の誘電体層または複数の誘電体層の組み合わせ（例えば「デュアルディエレクトリカム（dual dielectricum）」）である。誘電体層として使用される誘電体材料の好適な例は、ＳｉＯ_２、ＳｉＯＮ、ＨｆＯ_２、またはＺｒＯ_２、Ａｌ_２Ｏ_３、Ｌａ_２Ｏ_３、Ｐｒ_２Ｏ_３、Ｔａ_２Ｏ_５等の他の金属／希土類酸化物、およびそれらの金属／希土類元素のシリケイトである。誘電体層の膜厚は、例えば１０ｎｍから１００ｎｍの範囲内である。

本発明の好適な具体例では、少なくとも１つの誘電体層を堆積するプロセスが、化学気相堆積（ＣＶＤ）、プラズマ誘起ＣＶＤ（ＰＥＣＶＤ）、金属有機物化学気相堆積（ＭＯＣＶＤ）、原子層堆積（ＡＬＤ）のような堆積技術を用いて行われる。

図１は、本発明の好適な具体例にかかる方法を示す。ｎ型シリコン基板１が提供される。イオン注入により浅い接合が形成されて、ｐ^＋ｎ接合２が、基板の表面に形成された後、電気的に絶縁性の誘電体３が堆積される。ここで、５０ｎｍの膜厚のＣＶＤ酸化物が、４００℃で堆積される。ｎ型シリコンに０．２ｋｅＶでＢが注入された、浅いｐ^＋ｎ接合が使用される。

一連のコロナ電荷の堆積４が行われ、続いて接合光電圧（ＪＰＶ）測定が行われた。この型の測定は、さらに、ＣＪＰＶと呼ばれる。ＪＰＶは酸化物である誘電体の下のｐ^＋層のシート抵抗Ｒ_ｓを導き出す（図１）。酸化物は、コロナ電荷のリークを防止する。これは、インダクタンスにより、ｐ^＋層中の自由キャリアの量に影響する。正のコロナ電荷は、ｐ^＋層中のホールを攻撃し、より高いＲ_ｓとなる。負のコロナ電荷は同じ量の正に帯電したホールを攻撃し、Ｒ_ｓを低減する。１／Ｒ_ｓは以下のように表わされる。

１／Ｒ_ｓ＝μ・（ｑ・Ｄ_ｐ−Ｑ_ｃ）

ここで、μはｐ^＋層中の平均ホール移動度、Ｄ_ｐはホールの最初のドーズ（コロナ帯電前）、ｑは単位電荷である。Ｄ_ｐは活性化されたホウ素ドーパントのドーズに等しい。Ｑ_ｃは負と同様に正であっても良い、酸化物の上に堆積されたコロナ電荷である。１／Ｒ_ｓとＱ_ｃとの間に直線関係が存在する。その傾斜は、平均ホール移動度を表わし、一方、ｘ軸切片はｑＤ_ｐを示す。もしｑＤ_ｐに等しいコロナ電荷Ｑ_ｃの量が堆積されたら、コンダクタンスは全く検出されないであろう。コロナ電荷の量は高くて、コロナ電荷はトンネリングや酸化物のブレイクダウンによりリークするため、実際にはこれは起こらない。これは、図２に示すように、データ点からの外挿が必要なことを意味する。同様に、この技術は、例えば、ｐ型シリコン基板中に注入されたヒ素またはリンを含むｎ^＋ｐにも適用できる。また、例えばＧｅおよびＧａＡｓ基板のような他の基板の上の接合をこの方法で測定しても良い。

図２は、ｐ^＋ｎ接合でのＣＰＪＶ測定の異なる結果＃１、＃２、＃３、＃４を示すグラフである。ここで、フィットさせた直線の傾きは、浅い接合中のホール移動度に対応または関係する。一方、ｘ軸切片は、浅い接合中の活性ドーズに対応または関係する。

図３の表は、ＣＪＰＶ法で得られた＃１、＃２、＃３、＃４に対する結果である。より高いアニール温度において、より高い活性化を明確に示す。得られた移動度は現実的で、類似のプロセス条件について、文献（例えば、F. Severac et al., Mater. Sci. Eng. B, 154-155 (2008), p.225-228）と整合する。

コロナ電荷とＪＰＶとのこの組み合わせが、完全に自動で、迅速に、インライン計測として実行されることは高く評価される。自動化は、マッピングを可能とする。

図４および図５は、０．２ｋｅＶ、ホウ素１Ｅ１４ｃｍ−２のドーピングレベルで、９５０℃のスパイクアニールが行われて浅い接合が作製されたシリコン基板に基づく本発明にかかる方法で導き出されたマップを示す。この例ではマップの解像度は４×４ｍｍ^２である。上述の計算は、マップのそれぞれのピクセルに対して、μとＤ_ｐを得るために適用される。等高線マップはそこから計算された。図４は、移動度マップ（ｃｍ^２／Ｖｓ）を示す。図５は、活性ドーズマップ（ｃｍ^−２）を示す。

Claims (13)

1. 半導体デバイスで使用される浅い接合の評価のための方法であって、
   ａ．基板の第１主面に浅い接合を含む基板であって、浅い接合は第１主面に実質的に平行に形成された基板を形成する工程と、
   ｂ．第１主面の上に誘電体層を形成する工程と、
   ｃ．以下の繰り返し工程：
   放電手段により誘電体層の所定の領域の上で、それぞれの電荷の値を提供して決定する工程、
   所定の領域の対応する光電圧を測定する工程：
   の組み合わせを、少なくとも２回繰り返す工程と、
   ｄ．基板の所定の領域に対して、平均ホール／電子移動度の測定、または活性ドーパントのドーズの測定の少なくとも１つを、それぞれの電荷およびそれに対応する接合光電圧から導き出す工程と、を含む方法。
2. さらに、反復工程の組み合わせの反復前に、誘電体層の所定の領域から堆積した電荷を除去または中和する工程を含む請求項１に記載の方法。
3. 所定の領域に対して、平均ホール／電子移動度の測定、または活性ドーパントのドーズの測定の少なくとも１つを導出する工程は、線形近似を行う工程を含む請求項１または２に記載の方法。
4. 線形近似は、１／Ｒ_ｓ＝μ_ｐ・（ｑ・Ｄ_ｐ−Ｑ_ｃ）、または１／Ｒ_ｓ＝μ_ｎ・（ｑ・Ｄ_ｎ−Ｑ_ｃ）の関係であって、Ｑ_ｃは誘電体層の上に堆積したそれぞれの電荷、Ｒ_ｓは上部接合層のシート抵抗、Ｄ_ｐ／Ｄ_ｎは電荷を与える前の、ホール／電子の真性ドーズ、μ_ｐ／μ_ｎは浅い接合のｐ^＋／ｎ^＋上層中の平均ホール／電子移動度、そしてｑは電子電荷の単位である関係に基づく請求項３に記載の方法。
5. 誘電体層および第１主面は、直接コンタクトをとっている請求項１〜４のいずれかに記載の方法。
6. それぞれの電荷は、コロナ帯電により提供される請求項１〜５のいずれかに記載の方法。
7. 浅い接合は、ｐ^＋ｎ型の接合である請求項１〜６のいずれかに記載の方法。
8. 浅い接合は、ｎ^＋ｐ型の接合である請求項１〜７のいずれかに記載の方法。
9. それぞれの電荷は、正である請求項１〜８のいずれかに記載の方法。
10. それぞれの電荷は、負である請求項１〜８のいずれかに記載の方法。
11. 基板の上の浅い接合の特徴的な情報をマッピングする方法であって、少なくとも２つの所定のおよび別々の領域の上で、請求項１〜１０のいずれかにかかる方法を行う工程を含む方法。
12. 複数の所定の別々の領域の上で行われ、所定の別々の領域の結合は、基板の第１主面に対応する請求項１１に記載の方法。
13. コンピュータ上で走らした場合に、請求項１の工程で使用されおよび／または導き出されたそれぞれの電荷および対応する接合光電圧から、浅い接合を含む基板の所定の領域に対して、平均ホール／電子移動度の測定、または活性ドーパントのドーズの測定、の少なくとも１つを導き出する工程を行うために適用されるコンピュータプログラム。