JP6451881B1 - シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法 - Google Patents

Abstract

【課題】シリコン層の抵抗率測定における測定ばらつきの低減が可能な新たな評価方法を提供すること。
【解決手段】シリコン層の表面に酸化膜を形成すること、上記形成された酸化膜の表面を負電荷に帯電させる帯電処理を行うこと、および、ｖａｎ ｄｅｒ Ｐａｕｗ法により上記帯電処理後のシリコン層の抵抗率を測定することを含むシリコン層の評価方法。
【選択図】なし

Description

本発明は、シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法に関する。

半導体ウェーハについて抵抗率を測定する方法としては、各種の方法が知られている（例えば特許文献１に記載の広がり抵抗法等）。

特開２００５−２２３０９８号公報

半導体ウェーハの一種であるシリコンエピタキシャルウェーハは、単結晶シリコン基板上にシリコンエピタキシャル層を有する。シリコンエピタキシャルウェーハについては、シリコンエピタキシャル層の抵抗率がウェーハの性能に影響を及ぼす。そこで、例えばモニターウェーハ上にシリコンエピタキシャル層を形成し、このシリコンエピタキシャル層の抵抗率を測定することにより得られた評価結果を、製品ウェーハの品質保証やエピタキシャル成長工程の工程管理のために使用することが行われることがある。そのような品質保証や工程管理を高い信頼性をもって行うためには、測定精度が高いことが望ましい。測定精度については、測定される値のばらつき（測定ばらつき）が小さいほど、高精度と言うことができる。測定ばらつきに関しては、シリコンエピタキシャルウェーハについて抵抗率を測定する方法として知られている各種方法の中では、広がり抵抗法の測定ばらつきが比較的小さいと言われている。ただし広がり抵抗法について、本発明者らは、測定対象の抵抗率が高くなるほどプローブとサンプルとの接触抵抗のばらつきが大きくなり、測定ばらつきが大きくなると推察している。そのため本発明者らは、様々な抵抗率のシリコンエピタキシャル層の抵抗率測定における測定ばらつきが小さい新たな評価方法を提供すべきと考えた。また、以上の点は、各種シリコン層の抵抗率測定についても言えることである。

そこで本発明の目的は、シリコン層の抵抗率測定における測定ばらつきの低減が可能な新たな評価方法を提供することにある。

本発明の一態様は、
シリコン層の表面に酸化膜を形成すること、
上記形成された酸化膜の表面を負電荷に帯電させる帯電処理を行うこと、および、
ｖａｎ ｄｅｒ Ｐａｕｗ法により上記帯電処理後のシリコン層の抵抗率を測定すること、
を含むシリコン層の評価方法、
に関する。

一態様では、上記帯電処理を、コロナ放電処理により行うことができる。

一態様では、上記帯電処理を、電圧印加処理により行うことができる。

一態様では、上記シリコン層は、ｐｎ構造を有する評価用試料に含まれるシリコンエピタキシャル層であることができる。

一態様では、上記シリコン層は、広がり抵抗法による抵抗率測定値が２００Ωｃｍ以上の高抵抗シリコンエピタキシャル層であることができる。

一態様では、上記シリコン層は、ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）ウェーハに含まれる活性層であることができる。

本発明の他の一態様は、
製品として出荷する候補のシリコンエピタキシャルウェーハを作製すること、
を含み、
上記製品として出荷する候補のシリコンエピタキシャルウェーハに含まれるシリコンエピタキシャル層と同一または略同一のエピタキシャル成長工程において形成された評価用シリコンエピタキシャル層を上記評価方法により評価すること、および、
上記評価用シリコンエピタキシャル層について求められた抵抗率が良品に許容される範囲内であった場合、上記製品として出荷する候補のシリコンエピタキシャルウェーハを、製品として出荷するための準備に付すこと、
を更に含む、シリコンエピタキシャルウェーハの製造方法、
に関する。

本発明の他の一態様は、
テストエピタキシャル成長条件下で評価用シリコンエピタキシャル層を形成すること、
上記評価用シリコンエピタキシャル層を上記評価方法により評価すること、
上記評価用シリコンエピタキシャル層について求められた抵抗率に基づき、上記テストエピタキシャル成長条件に変更を加えたエピタキシャル成長条件を製品製造工程で用いるエピタキシャル成長条件として決定するか、または上記テストエピタキシャル成長条件を製品製造工程で用いるエピタキシャル成長条件として決定すること、および、
上記決定されたエピタキシャル成長条件下で行われるエピタキシャル成長工程を含む製品製造工程により製品出荷用シリコンエピタキシャルウェーハを製造すること、
を含むシリコンエピタキシャルウェーハの製造方法、
に関する。

本発明の一態様によれば、シリコン層の評価方法であって、シリコン層の抵抗率測定における測定ばらつきの低減が可能な新たな評価方法を提供することができる。

［シリコン層の評価方法］
本発明の一態様は、シリコン層の表面に酸化膜を形成すること、上記形成された酸化膜の表面を負電荷に帯電させる帯電処理を行うこと、および、ｖａｎ ｄｅｒ Ｐａｕｗ法により上記帯電処理後のシリコン層の抵抗率を測定することを含むシリコン層の評価方法（以下、単に「評価方法」とも記載する。）に関する。

ｖａｎ ｄｅｒ Ｐａｕｗ法は、半導体試料の抵抗率やホール係数等の物性を評価するための方法として公知の方法である。ｖａｎ ｄｅｒ Ｐａｕｗ法は、試料表面の４箇所に電極を設け、電圧測定等の測定を複数箇所で行い、こうして得られた値を平均化して測定結果を得る方法であるため、一箇所での測定しか行わない方法（例えば半導体試料の抵抗率等の測定方法として公知の四探針法）と比べて測定精度の向上が見込めると本発明者らは考えた。また、ｖａｎ ｄｅｒ Ｐａｕｗ法は、膜状の試料をモデルとしているため、例えばシリコンエピタキシャルウェーハのシリコンエピタキシャル層のような薄膜の測定に対して精度がよい測定ができると本発明者らは考えた。
以上の理由から、本発明者らは、シリコン層の抵抗率測定のためにｖａｎ ｄｅｒ Ｐａｕｗ法を採用することとした。更に本発明者らは検討を重ねた結果、ｖａｎ ｄｅｒ Ｐａｕｗ法による抵抗率測定の前処理として、酸化膜の形成および酸化膜表面を負電荷に帯電させる帯電処理を行うことにより、シリコン層の抵抗率測定における測定ばらつきの低減が可能になることを新たに見出し、上記の評価方法を完成させた。
以下、上記評価方法について、更に詳細に説明する。

＜評価対象＞
上記評価方法による評価の対象は、シリコン層である。上記シリコン層は、単結晶シリコン層であることができ、一態様では、シリコンエピタキシャル層であることができる。シリコンエピタキシャル層は、ｐ型またはｎ型の単結晶シリコンの膜をエピタキシャル成長させることにより作製することができる。エピタキシャル成長によるシリコンエピタキシャル層の形成については公知技術を適用できる。シリコンエピタキシャル層の導電型はドーパントの種類により制御することができ、シリコンエピタキシャル層の抵抗率はドーパント濃度により制御することができる。

シリコンエピタキシャル層の評価においては、抵抗率測定時にシリコンエピタキシャル層の下層に位置する部分への電流のリークを抑制するために、ｐｎ構造を有する評価用試料に含まれるシリコンエピタキシャル層の抵抗率をｖａｎ ｄｅｒ Ｐａｕｗ法により測定することが好ましい。
ｐｎ構造に関しては、ｐ型半導体基板上にｎ型シリコンエピタキシャル層を形成することによりｐｎ構造を有する評価用試料を作製することができる。また、ｎ型半導体基板上にｐ型シリコンエピタキシャル層を形成することによりｐｎ構造を有する評価用試料を作製することができる。ｐｎ構造では、ｐｎ接合の空乏層によってシリコンエピタキシャル層と下層に位置する部分（基板）とを電気的に分離することができる。なおシリコンエピタキシャル層の抵抗率が高くなるとビルトインポテンシャルが小さくなり空乏層の幅が広くなるため、ポテンシャルの勾配が小さくなることがある。このような場合には、基板側にｐｎ接合の逆電圧を印加してビルトインポテンシャルを大きくすることによって、シリコンエピタキシャル層の下層に位置する部分（基板）への電流のリークをより一層抑制することができる。逆電圧の印加については公知技術を適用できる。

評価対象のシリコンエピタキシャル層は、好ましくは、広がり抵抗法による抵抗率測定値が２００Ωｃｍ以上の高抵抗シリコンエピタキシャル層であることができる。本発明および本明細書における広がり抵抗法による測定値は、公知の広がり抵抗法による測定によって得られる値である。シリコンエピタキシャル層について、広がり抵抗法によれば、２００Ωｃｍ以上の抵抗率の測定も可能であり、他の抵抗率測定方法と比べれば測定ばらつきを比較的小さくすることができる。ただし先に記載したように、広がり抵抗法では、評価対象の抵抗率が高くなるほどプローブとサンプルとの接触ばらつきが大きくなり、その結果、測定ばらつきが大きくなると本発明者らは推察している。これに対し、上記評価方法によれば、広がり抵抗法による抵抗率測定値が２００Ωｃｍ以上の高抵抗シリコンエピタキシャル層を、抵抗率測定時の測定ばらつきを低減して評価することができる。評価対象のシリコンエピタキシャル層は、広がり抵抗法による抵抗率測定値が３００Ωｃｍ以上であることもでき、４００Ωｃｍ以上であることもでき、５００Ωｃｍ以上であることもできる。また、評価対象のシリコンエピタキシャル層は、例えば、広がり抵抗法による抵抗率測定値が１０００Ωｃｍ以下のものであることができるが、これを超える抵抗率測定値を示すシリコンエピタキシャル層であっても、上記評価方法によれば、抵抗率測定時の測定ばらつきの低減が可能である

また、一態様では、上記評価方法による評価の対象のシリコン層は、単結晶シリコン基板、絶縁膜（例えば酸化膜）およびシリコン層（活性層と呼ばれる）をこの順に有するＳＯＩウェーハの活性層であることもできる。ＳＯＩウェーハには絶縁膜が存在するため、抵抗率測定時にシリコン層の下層に位置する部分への電流のリークを抑制することができる。

評価対象の活性層は、好ましくは、広がり抵抗法による抵抗率測定値が２００Ωｃｍ以上の高抵抗シリコン層であることができる。先に記載したように、広がり抵抗法では、評価対象の抵抗率が高くなるほどプローブとサンプルとの接触ばらつきが大きくなり、その結果、測定ばらつきが大きくなると本発明者らは推察している。これに対し、上記評価方法によれば、広がり抵抗法による抵抗率測定値が２００Ωｃｍ以上の高抵抗シリコン層を、抵抗率測定時の測定ばらつきを低減して評価することができる。評価対象のシリコン層は、広がり抵抗法による抵抗率測定値が３００Ωｃｍ以上であることもでき、４００Ωｃｍ以上であることもでき、５００Ωｃｍ以上であることもできる。また、評価対象のシリコン層は、例えば、広がり抵抗法による抵抗率測定値が１０００Ωｃｍ以下のものであることができるが、これを超える抵抗率測定値を示すシリコン層であっても、上記評価方法によれば、抵抗率測定時の測定ばらつきの低減が可能である。

ＳＯＩウェーハの作製については公知技術を適用できる。活性層の導電型はドーパントの種類により制御することができ、活性層の抵抗率はドーパント濃度により制御することができる。

＜抵抗率測定の前処理＞
上記評価方法では、ｖａｎ ｄｅｒ Ｐａｕｗ法により抵抗率測定を行う前の前処理として、酸化膜の形成および帯電処理を行う。これらの前処理について、以下に更に詳細に説明する。

（酸化膜形成）
抵抗率測定の前処理として、まず評価対象のシリコン層の表面に酸化膜を形成する。本発明および本明細書における「酸化膜」は、珪素酸化物膜（例えばＳｉＯ₂膜）である。シリコン層の表面には自然酸化膜が形成されている場合があるが、自然酸化膜では後述する帯電処理による負電荷の保持量が少なく、測定ばらつきを十分に低減することは難しいと考えられる。したがって上記評価方法では、帯電処理の前に酸化膜を形成する。シリコン層の表面上の酸化膜の厚さは、自然酸化膜の厚さを超える厚さであることが好ましく、この点からは１ｎｍ以上であることが好ましい。この酸化膜の厚さとは、自然酸化膜が存在しているシリコンエピタキシャル層に対して自然酸化膜除去処理を行わずに酸化膜形成を行った場合には、自然酸化膜と酸化膜形成により形成した酸化膜との総厚を意味するものとする。また、シリコン層の表面上の酸化膜の厚さは、例えば２０ｎｍ以下であることができる。

酸化膜形成は、処理液を用いて行われる酸化処理である湿式酸化により行ってもよく、処理液を用いずに行われる酸化処理である乾式酸化により行ってもよく、酸化処理の簡便性等の観点からら乾式酸化が好ましい。乾式酸化は、熱酸化、プラズマ処理等の公知の方法により行うことができ、熱酸化が好ましい。熱酸化は、加熱された酸化性雰囲気中に評価対象のシリコン層を含む評価用試料を配置することにより行うことができる。酸化性雰囲気とは、少なくとも酸化性のガスを含む雰囲気であり、例えば酸素を１０体積％〜１００体積％含む雰囲気であることができる。酸化性雰囲気の雰囲気温度は例えば７００〜１３００℃とすることができ、加熱時間は例えば１分間〜１０００分間とすることができる。ただし上記の熱酸化条件は例示であって、これらに限定されるものではない。

（帯電処理）
上記評価方法では、形成された酸化膜の表面を負電荷に帯電させる帯電処理を行う。一般にｖａｎ ｄｅｒ Ｐａｕｗ法では、電極が形成される表面の形状が正方形の試料表面の四隅に電極を設置し、隣り合う２つの電極間に電圧を印加し、印加された電圧を残り２つの電極により測定する。帯電処理前には、ｖａｎ ｄｅｒ Ｐａｕｗ法による測定に適する形状に試料形状を調整することが好ましい。また、帯電処理前に、ｖａｎ ｄｅｒ Ｐａｕｗ法の測定に用いる電極（以下、「測定用電極」と記載する。）を設置することが好ましい。測定用電極は、公知の方法により形成することができる。測定用電極としては、評価対象のシリコン層に対してオーミック性のよい金属の電極が好ましい。この点からは、測定用電極としては、評価対象のシリコン層がｎ型の場合には仕事関数が３．７ｅＶ以下の金属（例えばＭｇ）の電極が好ましく、評価対象のシリコン層がｐ型の場合には仕事関数が３．７ｅＶ超の金属（例えばＡｕ）の電極が好ましい。

上記評価方法における帯電処理は、シリコン層表面上の酸化膜の表面を負電荷に帯電させる処理である。酸化膜は正電荷を帯びるため、負電荷に帯電させない場合には、シリコン層の酸化膜側の領域に蓄積層（シリコン層がｎ型の場合）または反転層（シリコン層がｐ型の場合）が形成されると考えられ、高抵抗になるとこの影響が大きくなり、測定ばらつきの要因になると推察される。これに対し、酸化膜の表面を負電荷に帯電させることによりｎ型の場合には蓄積層の形成を抑制できると考えられ、ｐ型の場合には反転層の形成を抑制できると考えられる。これによりｖａｎ ｄｅｒ Ｐａｕｗ法による抵抗率測定における測定ばらつきの低減が可能になると本発明者らは推察している。

帯電処理の一態様としては、酸化膜の表面に負電荷を堆積させる処理を挙げることができる。そのような処理としては、コロナ放電処理を挙げることができる。コロナ放電によりマイナスイオンを発生させることによって酸化膜の表面を負電荷に帯電させることができる。
コロナ放電処理の回数を多くするほど、酸化膜の表面により多くの負電荷を堆積させることができる。より多くの負電荷を堆積させることは、測定ばらつきの更なる低減の観点から好ましい。一方、酸化膜の表面に堆積した負電荷量が多くなるほど、測定により得られる抵抗率の値がより大きくなる傾向がある。これは、酸化膜の表面に堆積した負電荷量が多くなるほど、シリコン層の酸化膜側の領域に反転層（シリコン層がｎ型の場合）または蓄積層（シリコン層がｐ型の場合）が形成されるためと考えられる。そのような場合には、例えば、予備実験を行って補正式を予め決定しておき、測定により得られた抵抗率の値を補正式により補正した値をシリコン層の評価に用いる抵抗率として採用することができる。ただし、例えば、ある帯電処理条件下で得られる抵抗率の許容範囲を設定しておき、当該帯電処理条件下で得られた抵抗率が許容範囲内であるか否かによりシリコン層の評価を行うことができるため、測定により得られる抵抗率の値が大きくなる傾向があっても小さくなる傾向があっても、シリコン層の評価を行うことは十分に可能である。
測定ばらつき低減の観点からは、コロナ放電処理の回数は、１回以上が好ましく、酸化膜の絶縁破壊が生じることを防ぐ観点からは５回以下が好ましく、４回以下がより好ましく、３回以下が更に好ましい。また、上記の通り、測定ばらつき低減の観点からは蓄積層（シリコン層がｎ型の場合）または反転層（シリコン層がｐ型の場合）の形成を抑制できることが好ましいと考えられ、測定により得られる抵抗率の値が大きくなることを抑制する観点からは反転層（シリコン層がｎ型の場合）または蓄積層（シリコン層がｐ型の場合）の形成を抑制できることが好ましい。即ち、抵抗率の測定値が大きくなることを抑制しつつ測定ばらつきを低減することを可能とするためには、シリコン層をフラットバンド状態またはフラットバンド状態に近い状態にすることが好ましく、フラットバンド状態にすることがより好ましい。この点からは、コロナ放電処理の回数は、１回〜３回の範囲が好ましく、１回または２回がより好ましく、１回が最も好ましい。また、上記の点からは、コロナ放電処理による単位面積あたりの総帯電量は、−１．０×１０¹²ｃｈａｒｇｅｓ／ｃｍ²以下であることが好ましく、−３．０×１０¹¹〜−８．５×１０¹¹ｃｈａｒｇｅｓ／ｃｍ²の範囲であることがより好ましい。

また、帯電処理の他の一態様としては、電圧印加処理を挙げることができる。電圧印加処理は、例えば酸化膜表面に電極を設置し、この電極とウェーハ裏面（例えばｐｎ構造における基板側）との間に電圧を印加することによって行うことができる。酸化膜に負電圧が印加されるように電圧を印加することにより、酸化膜表面を負電荷に帯電させることができる。印加する電圧の絶対値は、シリコン層のフラットバンド電圧の１０分の１以上であることが、蓄積層（シリコン層がｎ型の場合）または反転層（シリコン層がｐ型の場合）の形成を抑制して測定ばらつきを低減する観点からは好ましい。また、酸化膜の絶縁破壊が生じることを防ぐ観点からは、印加する電圧の絶対値は、酸化膜の絶縁破壊電圧を下回る値であることが好ましい。また、先にコロナ放電処理に関して記載したように、シリコン層のフラットバンド状態またはフラットバンド状態に近い状態にすることが好ましく、フラットバンド状態にすることがより好ましい。シリコン層のフラットバンド電圧は、ＣＶ（容量−電圧）測定により求めることができる。したがって、例えば、評価対象のシリコン層についてＣＶ測定を行うか、または評価対象のシリコン層と同じ条件下で形成されたシリコン層についてＣＶ測定を行い求められたフラットバンド電圧に基づき、電圧印加条件を決定することができる。

＜ｖａｎ ｄｅｒ Ｐａｕｗ法による抵抗率測定＞
上記評価方法では、以上の帯電処理後に、ｖａｎ ｄｅｒ Ｐａｕｗ法によってシリコン層の抵抗率測定を行う。ｖａｎ ｄｅｒ Ｐａｕｗ法による抵抗率測定方法は公知であり、上記評価方法では公知の方法によってｖａｎ ｄｅｒ Ｐａｕｗ法により抵抗率測定を行うことができる。例えば、同じシリコン層についてｖａｎ ｄｅｒ Ｐａｕｗ法による測定を複数回行う場合、前処理として酸化膜形成および帯電処理を行うことにより、酸化膜形成および／または帯電処理なしの測定と比べて、測定ばらつきを低減することができる。また、測定ばらつきが小さいことは、測定精度が高く得られる測定結果の信頼性が高いことを意味する。したがって、測定ばらつきの低減が可能な方法によれば、１回の測定で得られる測定値としても信頼性の高い測定値を得ることができる。

上記評価方法では、評価対象のシリコン層の評価の指標として、１回の抵抗率測定により得られた値を用いてもよく、複数回の測定により得られた測定値の代表値（例えば算術平均、最小値、最大値等）を用いてもよい。

［シリコンエピタキシャルウェーハの製造方法］
本発明の一態様にかかるシリコンエピタキシャルウェーハの製造方法は、
製品として出荷する候補のシリコンエピタキシャルウェーハを作製すること、
を含み、
上記製品として出荷する候補のシリコンエピタキシャルウェーハに含まれるシリコンエピタキシャル層と同一または略同一のエピタキシャル成長工程において形成された評価用シリコンエピタキシャル層を上記評価方法により評価すること、および、
上記評価用シリコンエピタキシャル層について求められた抵抗率が良品に許容される範囲内であった場合、上記製品として出荷する候補のシリコンエピタキシャルウェーハを、製品として出荷するための準備に付すこと、
を更に含む、シリコンエピタキシャルウェーハの製造方法（以下、「第一の製造方法」と記載する。）、
である。

本発明の他の一態様にかかるシリコンエピタキシャルウェーハの製造方法は、
テストエピタキシャル成長条件下で評価用シリコンエピタキシャル層を形成すること、
上記評価用シリコンエピタキシャル層を上記評価方法により評価すること、
上記評価用シリコンエピタキシャル層について求められた抵抗率に基づき、上記テストエピタキシャル成長条件に変更を加えたエピタキシャル成長条件を製品製造工程で用いるエピタキシャル成長条件として決定するか、または上記テストエピタキシャル成長条件を製品製造工程で用いるエピタキシャル成長条件として決定すること、および、
上記決定されたエピタキシャル成長条件下で行われるエピタキシャル成長工程を含む製品製造工程により製品出荷用シリコンエピタキシャルウェーハを製造すること、
を含むシリコンエピタキシャルウェーハの製造方法（以下、「第二の製造方法」と記載する。）、
である。

第一の製造方法は、製品として出荷されるシリコンエピタキシャルウェーハの品質保証のために上記評価方法による評価の結果を用いる方法ということができる。また、第二の製造方法は、いわゆる工程管理のために上記評価方法による評価の結果を用いる方法ということができる。両方法とも、先に説明にした本発明の一態様にかかる評価方法による評価を行う。
以下、第一の製造方法、第二の製造方法について更に詳細に説明する。

＜第一の製造方法＞
（製品として出荷する候補のシリコンエピタキシャルウェーハの作製）
第一の製造方法において製品として出荷する候補のシリコンエピタキシャルウェーハの作製は、公知のシリコンエピタキシャルウェーハの製造工程により行うことができる。一般に、シリコンエピタキシャルウェーハは、ポリッシュドウェーハ等の単結晶シリコンウェーハをエピタキシャル成長炉内に配置してポリッシュドウェーハ表面に単結晶シリコンの膜をエピタキシャル成長（気相成長）させてシリコンエピタキシャル層を形成することにより作製される。シリコンエピタキシャル層の導電型はドーパントの種類により制御でき、ドーパントの濃度により抵抗率を制御できる。気相成長用のガスにドーパントの原料ガスを混合することにより、ドーパントを含むシリコンエピタキシャル層を形成することができる。第一の製造方法では、製品として出荷する候補のシリコンエピタキシャルウェーハに含まれるシリコンエピタキシャル層が良品レベルの抵抗率を有するか否かを、評価用シリコンエピタキシャル層の抵抗率を上記評価方法により評価した結果に基づき判定する。

（評価用シリコンエピタキシャル層の形成および評価）
評価用シリコンエピタキシャル層は、製品として出荷する候補のシリコンエピタキシャルウェーハに含まれるシリコンエピタキシャル層と同一または略同一のエピタキシャル成長工程において形成されたシリコンエピタキシャル層である。「同一のエピタキシャル成長工程」とは、製品として出荷する候補のシリコンエピタキシャルウェーハのシリコンエピタキシャル層と同じエピタキシャル成長炉内で同じエピタキシャル成長条件下で行われるエピタキシャル成長工程を意味する。「略同一のエピタキシャル成長工程」とは、製品として出荷する候補のシリコンエピタキシャルウェーハのシリコンエピタキシャル層と同じエピタキシャル成長炉内で、エピタキシャル成長を行う時間（処理時間）以外は同じエピタキシャル成長条件下で行われるエピタキシャル成長工程を意味する。「同じエピタキシャル成長炉」について、製品として出荷する候補のシリコンエピタキシャルウェーハのシリコンエピタキシャル層の形成と評価用シリコンエピタキシャル層の形成とは、どちらが先に行われてもよいが、それらの間に炉の保守管理は行われないものとする。また、エピタキシャル成長条件としては、気相成長用ガスの種類、流量、混合比、処理時間等を挙げることができる。「同じエピタキシャル成長条件」について、装置等に起因して通常生じ得る変化は許容されるものとする。評価用シリコンエピタキシャル層を成長させる単結晶シリコン基板は、製品として出荷する候補のシリコンエピタキシャルウェーハと同様の単結晶シリコンウェーハであることを要さない。先に記載したようにｐｎ構造を有する評価用試料を作製できるように、基板を選択することが好ましい。こうして得られた評価用試料を、本発明の一態様にかかる評価方法により評価する。評価の詳細は先に記載した通りである。

（良否判定）
第一の製造方法では、評価用シリコンエピタキシャル層について求められた抵抗率を、製品として出荷する候補のシリコンエピタキシャルウェーハが製品に求められる抵抗率を有するか否か判定（良否判定）するために用いる。良否判定に用いる抵抗率は、１つの評価用シリコンエピタキシャル層について得られた１回の測定値であることができ、または１つの評価用シリコンエピタキシャル層について得られた複数回の測定の測定値の代表値（例えば算術平均、最小値、最大値等）であることもできる。また、複数の評価用シリコンエピタキシャル層について上記評価方法により抵抗率を測定し、測定により得られた値の代表値（例えば算術平均、最小値、最大値等）を、良否判定に用いることもできる。良否判定は、上記抵抗率が、良品に許容される範囲内であるか否かに基づき行われる。良品に許容される範囲は、製品ウェーハに求められる品質に応じて決定すればよい。上記抵抗率が良品として許容される範囲内であった場合、製品として出荷する候補のシリコンエピタキシャルウェーハは、製品として出荷するための準備に付される。製品として出荷するための準備としては、例えば梱包等を挙げることができる。こうして第一の製造方法によれば、製品ウェーハに求められる抵抗率を有するシリコンエピタキシャルウェーハを安定的に市場に供給することが可能となる。一方、上記抵抗率が良品に許容される範囲を外れていた場合には、製品として出荷する候補のシリコンエピタキシャルウェーハは、目的とされていた製品として出荷する準備には付されない。この場合、製品として出荷する候補のシリコンエピタキシャルウェーハは、例えば、別水準の製品として出荷する準備に付すこともでき、または廃棄することもできる。

＜第二の製造方法＞
第二の製造方法では、製品製造工程において採用するエピタキシャル成長条件を決定するために、上記評価方法による評価結果を用いる。詳細を以下に説明する。

（評価用シリコンエピタキシャル層の形成および評価）
「テストエピタキシャル成長条件」とは、製品製造工程において採用する候補のエピタキシャル成長条件である。かかるエピタキシャル成長条件下で、評価用シリコンエピタキシャル層を形成する。テストエピタキシャル成長条件には、気相成長用ガスの種類、流量、混合比、処理時間、使用するエピタキシャル成長炉の種類、エピタキシャル成長炉内で使用する部材の種類等が含まれ得る。
第一の製造方法における評価用シリコンエピタキシャル層と同様に、評価用シリコンエピタキシャル層は単結晶シリコン基板上に形成すればよく、ｐｎ構造を有する評価用試料を作製できるように基板を選択することが好ましい。こうして得られた評価用試料を、本発明の一態様にかかる評価方法により評価する。評価の詳細は先に記載した通りである。

（製品製造工程で用いるエピタキシャル成長条件の決定）
第二の製造方法では、評価用シリコンエピタキシャル層について求められた抵抗率を用いて、製品製造工程において採用するエピタキシャル成長条件を決定する。この決定のために用いる抵抗率は、１つの評価用シリコンエピタキシャル層について得られた１回の測定値であることができ、または１つの評価用シリコンエピタキシャル層について得られた複数回の測定の測定値の代表値（例えば算術平均、最小値、最大値等）であることもできる。また、複数の評価用シリコンエピタキシャル層について上記評価方法により抵抗率を測定し、測定により得られた値の代表値（例えば算術平均、最小値、最大値等）を用いることもできる。製品製造工程で用いるエピタキシャル成長条件の決定は、評価用シリコンエピタキシャル層について求められた抵抗率が、良品に許容される範囲内であるか否かに基づき行うことができる。第一の製造方法と同様に、良品に許容される範囲は、製品ウェーハに求められる品質に応じて決定すればよい。上記抵抗率が良品として許容される範囲内であった場合、評価用シリコンエピタキシャル層の形成が行われたテストエピタキシャル成長条件を、製品製造工程で用いるエピタキシャル成長条件として採用することができる。こうして決定されたエピタキシャル成長条件を製品製造工程で採用し、このエピタキシャル成長条件下でシリコンエピタキシャル層を形成する工程を経て製品シリコンエピタキシャルウェーハを出荷することにより、製品ウェーハに求められる抵抗率を有するシリコンエピタキシャルウェーハを安定的に市場に供給することが可能となる。
一方、評価用シリコンエピタキシャル層について求められた抵抗率が良品に許容される範囲外であった場合には、テストエピタキシャル成長条件に変更を加えたエピタキシャル成長条件を、製品製造工程で用いるエピタキシャル成長条件として決定する。変更を加える条件は、抵抗率に影響を及ぼすと考えられる条件であることが好ましい。そのような条件としては、例えば、ドーパントの原料ガスの流量等を挙げることができる。こうしてテストエピタキシャル成長条件に変更を加えたエピタキシャル成長条件を製品製造工程で採用し、このエピタキシャル成長条件下でシリコンエピタキシャル層を形成する工程を経て製品シリコンエピタキシャルウェーハを出荷することにより、製品ウェーハに求められる抵抗率を有するシリコンエピタキシャルウェーハを安定的に市場に供給することが可能となる。なおテストエピタキシャル成長条件に変更を加えた条件下で改めて評価用シリコンエピタキシャル層を形成し、この評価用シリコンエピタキシャル層を本発明の一態様にかかる評価方法により評価して、この条件を製品製造工程において採用するかまたは更に変更を加えるかを判定することを、１回または２回以上繰り返してもよい。

第一の製造方法および第二の製造方法のその他の詳細については、シリコンエピタキシャルウェーハの製造に関する公知技術を適用することができる。

以下に、本発明を実施例に基づき更に説明する。ただし、本発明は実施例に示す態様に限定されるものではない。

［実施例１〜３、比較例１〜４］
１．評価用試料の作製
広がり抵抗法による抵抗率測定値が約１０００Ωｃｍまたは約５００Ωｍのｎ型シリコンエピタキシャル層（厚さは６０〜９０μｍ）を有する評価用試料を複数作製した。作製した評価用試料は、広がり抵抗法による抵抗率測定値が約１５Ωｃｍの単結晶ｐ型シリコンウェーハ上に上記のｎ型シリコンエピタキシャル層が形成されたｐｎ構造のｎ／ｐ^-シリコンエピタキシャルウェーハである。

２．酸化膜の形成
複数の評価用試料の一部について、シリコンエピタキシャル層表面に酸化膜を形成した。酸化膜の形成は、熱酸化炉（酸素１００％雰囲気、炉内雰囲気温度９００℃、処理時間１１分１０秒、約７ｎｍ厚の酸化膜を形成）において行った。

３．試料の劈開および測定用電極の設置
ｖａｎ ｄｅｒ Ｐａｕｗ法による測定のために、すべての評価用試料をそれぞれ５ｍｍ×５ｍｍ〜１０ｍｍ×１０ｍｍのサイズに劈開した。
その後、上記２で酸化膜の形成を行った評価用試料については、評価用電極を設置する箇所およびその周辺の酸化膜を除去した。
すべての評価用試料を、シリコンエピタキシャル層側の表面にマスクを設置した後に高真空蒸着装置に導入して装置内でＭｇ蒸着（Ｍｇ電極の形成）を行った。こうしてシリコンエピタキシャル層側の表面の四隅にそれぞれ１つ測定用電極（Ｍｇ電極）が形成された。

４．帯電処理
上記２で酸化膜の形成を行った評価用試料の中の一部の試料に対して、上記３の測定用電極の設置後、コロナ放電処理（１回または３回）により酸化膜の表面を負電荷に帯電させた。コロナワイヤでの走査１回をコロナ放電処理１回とする。ここでの１回または３回のコロナ放電処理による単位面積あたりの総帯電量は、−３．０×１０¹¹〜−８．５×１０¹¹ｃｈａｒｇｅｓ／ｃｍ²の範囲である。

５．ｖａｎ ｄｅｒ Ｐａｕｗ法による抵抗率測定
上記のすべての評価用試料について、ｖａｎ ｄｅｒ Ｐａｕｗ法によってシリコンエピタキシャル層の抵抗率測定を行った。ｖａｎ ｄｅｒ Ｐａｕｗ法による測定では、４つの測定用電極の中の隣り合う２つの電極間に電流を流して印加される電圧を、残りの２つの電極で測定する。この電圧測定を電極の組み合わせを変えて２回行い、得られた測定値の算術平均を用いて抵抗率を求める。
以上のｖａｎ ｄｅｒ Ｐａｕｗ法による抵抗率測定を各評価用試料について表１または表２に示す回数行った。

以上の測定により得られた結果を、表１または表２に示す。表１には、広がり抵抗法による抵抗率測定値が約１０００Ωｃｍのシリコンエピタキシャル層を有する評価用試料の評価結果が示されている。表２には、広がり抵抗法による抵抗率測定値が約５００Ωｍのシリコンエピタキシャル層を有する評価用試料の評価結果が示されている。

表１または表２中の「（ＲＡＮＧＥ／ＡＶＥ）×１００」および「ＳＴＤＥＶ／ＡＶＥ」は、測定ばらつきの指標であって、値が小さいほど測定ばらつきが小さいことを意味している。表１または表２に示されている結果から、ｖａｎ ｄｅｒ Ｐａｕｗ法による抵抗率測定の前処理として酸化膜形成および帯電処理を行った実施例１および２では比較例１および２と比べて、前処理として酸化膜形成および帯電処理を行った実施例３は比較例３および４と比べて、測定ばらつきが低減されたことが確認できる。

［実施例４］
上記実施例１〜３は、酸化膜形成後の帯電処理をコロナ放電処理により行った例である。
これに対し、実施例４では、帯電処理を電圧印加処理により行った。評価用試料の作製は、上記３の測定用電極の設置後、酸化膜表面にＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によりポリシリコン膜を堆積させた後にフォトリソグラフィー法によってパターニングを行い酸化膜上にポリシリコン電極を形成した点およびウェーハ裏面全面にＡｌ電極を形成した点以外は、実施例１、２の評価用試料の作製と同様に行った。作製した作製用試料の帯電処理は、形成したポリシリコン電極とＡｌ電極との間に、酸化膜に負電圧が印加されるように電圧を印加することによって行った。実施例４の測定用試料が有するシリコンエピタキシャル層と同じシリコンエピタキシャル成長工程で形成されたシリコンエピタキシャル層について、Ｃ−Ｖ測定を行いフラットバンド電圧を求めたところ、−０．４８Ｖであった。また、上記２の酸化膜形成後のシリコンエピタキシャル層の酸化膜の絶縁破壊電圧は酸化物（珪素酸化物）の公知の絶縁破壊特性と酸化膜厚から約１０Ｖと見積もることができる。フラットバンド電圧および絶縁破壊電圧を考慮し、異なる評価用試料に対して、印加電圧として、−０．４０Ｖ、−０．５０Ｖまたは−０．６０Ｖの３水準の負電圧を印加した。
上記の電圧印加後の評価用試料について、ｖａｎ ｄｅｒ Ｐａｕｗ法によってシリコンエピタキシャル層の抵抗率測定を１回行った。測定結果を表３に示す。

表１の結果と表３の結果とを対比すると、−０．５０Ｖまたは−０．４０Ｖの電圧印加処理を行った場合に実施例２と同様の抵抗率測定値が得られているため、−０．５０Ｖ〜−０．４０Ｖの電圧印加は、コロナチャージ１回程度の帯電処理と同程度の負電荷を酸化膜表面に与えることができると言うことができる。また、−０．６０Ｖの電圧印加処理を行った場合に、実施例２で得られた抵抗率〜実施例１で得られた抵抗率の範囲の抵抗率測定値が得られているため、−０．６０Ｖの電圧印加はコロナチャージ２回程度の帯電処理と同程度の負電荷を酸化膜表面に与えることができると言うことができる。
そして表１に示されているように、前処理として酸化膜形成後にコロナチャージ１回〜３回の帯電処理を行った場合に測定ばらつきの低減、即ち高精度での測定が可能であったことから、これらと同程度の負電荷を酸化膜表面に与えた後に測定を行い得られた表３に示されている測定結果も、高精度での測定によって得られた結果と言うことができる。

上記の実施例１〜４の評価により得られた抵抗率は、先に詳述したように製品ウェーハの品質保証や工程管理のために用いることができる。

上記各態様は、半導体ウェーハの技術分野において有用である。

Claims (8)

1. シリコン層の表面に酸化膜を形成すること、
   前記形成された酸化膜の表面を負電荷に帯電させる帯電処理を行うこと、および、
   ｖａｎ ｄｅｒ Ｐａｕｗ法により前記帯電処理後のシリコン層の抵抗率を測定すること、
   を含むシリコン層の評価方法。
2. 前記帯電処理を、コロナ放電処理により行う、請求項１に記載のシリコン層の評価方法。
3. 前記帯電処理を、電圧印加処理により行う、請求項１に記載のシリコン層の評価方法。
4. 前記シリコン層は、ｐｎ構造を有する評価用試料に含まれるシリコンエピタキシャル層である、請求項１〜３のいずれか１項に記載のシリコン層の評価方法。
5. 前記シリコン層は、広がり抵抗法による抵抗率測定値が２００Ωｃｍ以上の高抵抗シリコンエピタキシャル層である、請求項１〜４のいずれか１項に記載のシリコン層の評価方法。
6. 前記シリコン層は、ＳＯＩウェーハに含まれる活性層である、請求項１〜３のいずれか１項に記載のシリコン層の評価方法。
7. 製品として出荷する候補のシリコンエピタキシャルウェーハを作製すること、
   を含み、
   前記製品として出荷する候補のシリコンエピタキシャルウェーハに含まれるシリコンエピタキシャル層と同一または略同一のエピタキシャル成長条件工程において形成された評価用シリコンエピタキシャル層を請求項１〜５のいずれか１項に記載の評価方法により評価すること、および、
   前記評価用シリコンエピタキシャル層について求められた抵抗率が良品に許容される範囲内であった場合、前記製品として出荷する候補のシリコンエピタキシャルウェーハを、製品として出荷するための準備に付すこと、
   を更に含む、シリコンエピタキシャルウェーハの製造方法。
8. テストエピタキシャル成長条件下で評価用シリコンエピタキシャル層を形成すること、
   前記評価用シリコンエピタキシャル層を請求項１〜５のいずれか１項に記載の評価方法により評価すること、
   前記評価用シリコンエピタキシャル層について求められた抵抗率に基づき、前記テストエピタキシャル成長条件に変更を加えたエピタキシャル成長条件を製品製造工程で用いるエピタキシャル成長条件として決定するか、または前記テストエピタキシャル成長条件を製品製造工程で用いるエピタキシャル成長条件として決定すること、および、
   前記決定されたエピタキシャル成長条件下で行われるエピタキシャル成長工程を含む製品製造工程により製品出荷用シリコンエピタキシャルウェーハを製造すること、
   を含むシリコンエピタキシャルウェーハの製造方法。