JP2014138297A - 非同期データ受信回路 - Google Patents
非同期データ受信回路 Download PDFInfo
- Publication number
- JP2014138297A JP2014138297A JP2013006233A JP2013006233A JP2014138297A JP 2014138297 A JP2014138297 A JP 2014138297A JP 2013006233 A JP2013006233 A JP 2013006233A JP 2013006233 A JP2013006233 A JP 2013006233A JP 2014138297 A JP2014138297 A JP 2014138297A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- data
- reception
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】 受信クロックの位相とシステムクロックに同期した正相クロックの位相の接近を判定し、受信クロックの位相とシステムクロックと逆位相の逆相クロックの位相の接近を判定するクロック位相判定部140と、正相クロックで受信データをサンプリングして取り込む受信データ正相サンプリング部161と、逆相クロックで受信データをサンプリングして取り込む受信データ逆相サンプリング部162と、クロック位相判定部140が受信クロックの位相と正相クロックの位相の接近を判定したとき受信データ逆相サンプリング部162の出力を選択し、受信クロックの位相と逆相クロックの位相の接近を判定したとき受信データ正相サンプリング部161の出力を選択するデータセレクタ190を備える。
【選択図】 図1
Description
実施の形態1.
図1はこの発明の実施の形態1に係る非同期データ受信回路の構成図である。図1において、非同期データ受信回路1は、受信する非同期データである受信データ2および非データに伴うクロックである受信クロック3が入力される。
はじめ、データセレクタ190aは正相1シフトデータ(PDFF161b出力)を選択して出力している。また、データセレクタ190bは逆相1シフトデータ(NDFF162b出力)を選択して出力している。データセレクタ190cはデータセレクタ190aの出力を選択している。
はじめ、データセレクタ190aは正相1シフトデータ(PDFF161bの出力)を選択して出力している。また、データセレクタ190bは逆相1シフトデータ(NDFF162bの出力)を選択して出力している。データセレクタ190cはデータセレクタ190bの出力を選択している。
はじめ、データセレクタ190aは正相1シフトデータ(PDFF161bの出力)を選択して出力している。また、データセレクタ190bは逆相1シフトデータ(NDFF162bの出力)を選択して出力している。データセレクタ190cは正相取り込みデータセレクタ190aの出力を選択している。
はじめ、データセレクタ190aは正相1シフトデータ(PDFF161bの出力)を選択して出力している。また、データセレクタ190bは逆相1シフトデータ(NDFF162bの出力)を選択して出力している。データセレクタ190cはデータセレクタ190bの出力を選択している。
またデータセレクタは、受信データが無効データである場合には、クロック位相判定部が、正相進みガードクロックの位相が受信クロックの位相を追い越したこと、または、正相遅れガードクロックの位相を受信クロックの位相が追い越したことを検出すると、逆相1シフトデータを選択し、クロック位相判定部が、逆相進みガードクロックの位相が受信クロックの位相を追い越したこと、または、逆相遅れガードクロックの位相を受信クロックの位相が追い越したことを検出すると、正相1シフトデータを選択するようにした。
またデータセレクタは、正相0シフトデータを選択しているとき、受信データが無効データになると、正相1シフトデータを選択するようにした。また、逆相2シフトデータを選択しているときに受信データが無効データになると、逆相1シフトデータを選択するようにした。
これにより、実施の形態1に示した非同期データ受信回路は、受信クロックの周波数とシステムクロックの周波数にずれがある場合に継続して受信データを正常に取り込むことができる。
Claims (6)
- 受信データとともに入力される受信クロックの位相とシステムクロックに同期した正相クロックの位相が予め定められた範囲に接近したこと、および前記受信クロックの位相と前記システムクロックと逆位相の逆相クロックの位相が予め定められた範囲に接近したこととを判定するクロック位相判定部と、
前記受信データを前記正相クロックでサンプリングして取り込む受信データ正相サンプリング部と、
前記受信データを前記逆相クロックでサンプリングして取り込む受信データ逆相サンプリング部と、
前記クロック位相判定部が前記受信クロックの位相と前記正相クロックの位相が接近したと判定したとき前記受信データ逆相サンプリング部の出力を選択し、前記クロック位相判定部が前記受信クロックの位相と前記逆相クロックの位相が接近したと判定したとき前記受信データ正相サンプリング部の出力を選択するデータセレクタと、
を備えた非同期データ受信回路。 - 前記クロック位相判定部は、前記正相クロックから位相を規定された角度進めた正相進みガードクロックの位相が前記受信クロックの位相を追い越したこと、もしくは、前記正相クロックから位相を規定された角度遅らせた正相遅れガードクロックの位相を前記受信クロックの位相が追い越したことを検出したときに前記受信クロックの位相と前記正相クロックの位相が接近したと判定し、また、前記逆相クロックから位相を規定された角度進めた逆相進みガードクロックの位相が前記受信クロックの位相を追い越したこと、もしくは、前記逆相クロックから位相を規定された角度遅らせた逆相遅れガードクロックの位相を前記受信クロックの位相が追い越したことを検出したとき前記受信クロックの位相と前記逆相クロックの位相が接近したと判定し、
前記受信データ正相サンプリング部は、前記受信データを前記正相クロックでサンプリングしてさらに1以上の規定段数シフトした正相1シフトデータと、前記正相1シフトデータよりもシフト段数が1段少ない正相0シフトデータを出力し、
前記受信データ逆相サンプリング部は、前記受信データを前記逆相クロックでサンプリングしてさらに前記規定段数シフトした逆相1シフトデータと、前記逆相1シフトデータよりもシフト段数が1段多い逆相2シフトデータを出力し、
前記データセレクタは、前記正相1シフトデータを選択しているときでかつ前記受信データが有効なデータであるときに、前記クロック位相判定部が、前記正相進みガードクロックの位相が前記受信クロックの位相を追い越したことを検出すると、前記逆相1シフトデータに選択を切り替え、また、
前記逆相1シフトデータを選択しているときでかつ前記受信データが有効なデータであるときに、前記クロック位相判定部が、前記逆相進みガードクロックの位相が前記受信クロックの位相を追い越したことを検出すると、前記正相0シフトデータに選択を切り替え、また、
前記正相1シフトデータを選択しているときでかつ前記受信データが有効なデータであるときに、前記クロック位相判定部が、前記正相遅れガードクロックの位相を前記受信クロックの位相が追い越したことを検出すると、前記逆相2シフトデータに選択を切り替え、また、
前記逆相1シフトデータを選択しているときでかつ前記受信データが有効なデータであるときに、前記クロック位相判定部が、前記逆相遅れガードクロックの位相を前記受信クロックの位相が追い越したことを検出すると、前記正相1シフトデータに選択を切り替える、請求項1に記載の非同期データ受信回路。 - 前記クロック位相判定部は、前記正相クロックから位相を規定された角度進めた正相進みガードクロックの位相が前記受信クロックの位相を追い越したことを検出したときに前記受信クロックの位相と前記正相クロックの位相が接近したと判定し、また、前記逆相クロックから位相を規定された角度進めた逆相進みガードクロックの位相が前記受信クロックの位相を追い越したことを検出したとき前記受信クロックの位相と前記逆相クロックの位相が接近したと判定し、
前記受信データ正相サンプリング部は、前記受信データを前記正相クロックでサンプリングしてさらに1以上の規定段数シフトした正相1シフトデータと、前記正相1シフトデータよりもシフト段数が1段少ない正相0シフトデータを出力し、
前記受信データ逆相サンプリング部は、前記受信データを前記逆相クロックでサンプリングしてさらに前記規定段数シフトした逆相1シフトデータを出力し、
前記データセレクタは、前記正相1シフトデータを選択しているときでかつ前記受信データが有効なデータであるときに、前記クロック位相判定部が、前記正相進みガードクロックの位相が前記受信クロックの位相を追い越したことを検出すると、前記逆相1シフトデータに選択を切り替え、また、
前記逆相1シフトデータを選択しているときでかつ前記受信データが有効なデータであるときに、前記クロック位相判定部が、前記逆相進みガードクロックの位相が前記受信クロックの位相を追い越したことを検出すると、前記正相0シフトデータに選択を切り替える、請求項1に記載の非同期データ受信回路。 - 前記クロック位相判定部は、前記正相クロックから位相を規定された角度遅らせた正相遅れガードクロックの位相を前記受信クロックの位相が追い越したことを検出したときに前記受信クロックの位相と前記正相クロックの位相が接近したと判定し、また、前記逆相クロックから位相を規定された角度遅らせた逆相遅れガードクロックの位相を前記受信クロックの位相が追い越したことを検出したとき前記受信クロックの位相と前記逆相クロックの位相が接近したと判定し、
前記受信データ正相サンプリング部は、前記受信データを前記正相クロックでサンプリングしてさらに1以上の規定段数シフトした正相1シフトデータを出力し、
前記受信データ逆相サンプリング部は、前記受信データを前記逆相クロックでサンプリングしてさらに前記規定段数シフトした逆相1シフトデータと、前記逆相1シフトデータよりもシフト段数が1段多い逆相2シフトデータを出力し、
前記データセレクタは、前記正相1シフトデータを選択しているときでかつ前記受信データが有効なデータであるときに、前記クロック位相判定部が、前記正相遅れガードクロックの位相を前記受信クロックの位相が追い越したことを検出すると、前記逆相2シフトデータに選択を切り替え、また、
前記逆相1シフトデータを選択しているときでかつ前記受信データが有効なデータであるときに、前記クロック位相判定部が、前記逆相遅れガードクロックの位相を前記受信クロックの位相が追い越したことを検出すると、前記正相1シフトデータに選択を切り替える、請求項1に記載の非同期データ受信回路。 - 前記データセレクタは、前記正相0シフトデータを選択している場合に、前記受信データが無効なデータになると前記正相1シフトデータに選択を切り替え、また、前記逆相2シフトデータを選択している場合に、前記受信データが無効なデータになると前記逆相1シフトデータに選択を切り替え、また、前記受信データが無効なデータである間に、前記クロック位相判定部が、前記正相クロックと前記受信クロックの位相が接近したと判定したとき前記逆相1シフトデータに選択を切り替え、前記逆相クロックと前記受信クロックの位相が接近したと判定したとき前記正相1シフトデータに選択を切り替える、
請求項2から請求項4のいずれか1項に記載の非同期データ受信回路。 - 前記正相進みガードクロックと前記逆相進みガードクロックと前記正相遅れガードクロックと前記逆相遅れガードクロックのうち、少なくともいずれか1つのクロックを生成するクロック生成回路を備える請求項2から請求項5のいずれか1項に記載の非同期データ受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013006233A JP6075073B2 (ja) | 2013-01-17 | 2013-01-17 | 非同期データ受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013006233A JP6075073B2 (ja) | 2013-01-17 | 2013-01-17 | 非同期データ受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014138297A true JP2014138297A (ja) | 2014-07-28 |
JP6075073B2 JP6075073B2 (ja) | 2017-02-08 |
Family
ID=51415588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013006233A Expired - Fee Related JP6075073B2 (ja) | 2013-01-17 | 2013-01-17 | 非同期データ受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6075073B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247903A (ja) * | 1997-03-04 | 1998-09-14 | Oki Electric Ind Co Ltd | ビット同期回路 |
US20030115498A1 (en) * | 2001-12-19 | 2003-06-19 | Yi-Tang Wang | Operating method for detecting and solving underflow and overflow by using oversampling |
JP2005012305A (ja) * | 2003-06-17 | 2005-01-13 | Hitachi Communication Technologies Ltd | ビット同期回路および光伝送システム局側装置 |
JP2005339519A (ja) * | 2004-04-26 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 再同期回路 |
-
2013
- 2013-01-17 JP JP2013006233A patent/JP6075073B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247903A (ja) * | 1997-03-04 | 1998-09-14 | Oki Electric Ind Co Ltd | ビット同期回路 |
US20030115498A1 (en) * | 2001-12-19 | 2003-06-19 | Yi-Tang Wang | Operating method for detecting and solving underflow and overflow by using oversampling |
JP2005012305A (ja) * | 2003-06-17 | 2005-01-13 | Hitachi Communication Technologies Ltd | ビット同期回路および光伝送システム局側装置 |
JP2005339519A (ja) * | 2004-04-26 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 再同期回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6075073B2 (ja) | 2017-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4754578B2 (ja) | 位相比較器及び位相調整回路 | |
US8116418B2 (en) | Fast locking clock and data recovery | |
US10615956B2 (en) | Clock and data recovery device and phase detection method | |
US9705510B2 (en) | CDR control circuit, CDR circuit, and CDR control method | |
US6845490B2 (en) | Clock switching circuitry for jitter reduction | |
KR100925393B1 (ko) | 반도체 메모리 장치의 도메인 크로싱 회로 | |
JP6075073B2 (ja) | 非同期データ受信回路 | |
CN105406838A (zh) | 数字倍频电路及修正时钟占空比的方法 | |
US20090261869A1 (en) | Clock domain data transfer device and methods thereof | |
JP4598872B2 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
JP2013070254A (ja) | Cdr回路 | |
US9304531B2 (en) | Dynamically scaling voltage/frequency | |
CN102480289A (zh) | 一种同步异频时钟对齐的设计电路 | |
CN111262562B (zh) | 亚稳态检测电路 | |
CN105680831B (zh) | 时钟和数据恢复电路以及使用其的*** | |
JPH0413325A (ja) | ビット位相同期回路 | |
JP2014150360A (ja) | クロック再生回路及びクロックデータ再生回路 | |
JP2012253584A (ja) | Cdr回路、受信装置、および送受信システム | |
JPH05344112A (ja) | ビット位相同期回路 | |
JP4387410B2 (ja) | 周期符号化済信号用の受信機 | |
TWI547101B (zh) | 時脈資料回復電路 | |
JP2007258995A (ja) | データ信号位相調整装置及び半導体装置 | |
KR102516881B1 (ko) | 클럭 위상 정렬을 위한 방법 및 장치 | |
JP2002204448A (ja) | ドット・デ・インタリーブ回路 | |
JPH08237104A (ja) | ビット位相検出回路およびビット位相同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161226 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6075073 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |