JP2014138106A - Electronic device and method for manufacturing the same - Google Patents

Electronic device and method for manufacturing the same Download PDF

Info

Publication number
JP2014138106A
JP2014138106A JP2013006357A JP2013006357A JP2014138106A JP 2014138106 A JP2014138106 A JP 2014138106A JP 2013006357 A JP2013006357 A JP 2013006357A JP 2013006357 A JP2013006357 A JP 2013006357A JP 2014138106 A JP2014138106 A JP 2014138106A
Authority
JP
Japan
Prior art keywords
layer
substrate
electronic device
electrode pattern
ink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013006357A
Other languages
Japanese (ja)
Other versions
JP6094738B2 (en
Inventor
Makoto Mizukami
誠 水上
Shizuo Tokito
静士 時任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamagata University NUC
Original Assignee
Yamagata University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamagata University NUC filed Critical Yamagata University NUC
Priority to JP2013006357A priority Critical patent/JP6094738B2/en
Publication of JP2014138106A publication Critical patent/JP2014138106A/en
Application granted granted Critical
Publication of JP6094738B2 publication Critical patent/JP6094738B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device capable of corresponding to on-demand, and having an electrode pattern that can be easily formed with a high accuracy, and a method for manufacturing an electronic device.SOLUTION: A first layer 1 consisting of a material that is different from a material of a substrate, having a surface energy being higher than that of the substrate 1, and an electrode pattern shape, is formed on the substrate 1 by a laser beam irradiation, and a second layer 2 is formed on an upper surface of the first layer 1 with a conductive nano ink to form an electrode pattern of the electronic device.

Description

本発明は、ダイオード、トランジスタ等の電子デバイスにおける電極に関し、特に、塗布法により形成される電極パターンを備えた電子デバイス及びその製造方法に関する。   The present invention relates to electrodes in electronic devices such as diodes and transistors, and more particularly to an electronic device having an electrode pattern formed by a coating method and a method for manufacturing the same.

電子回路は、年々小型化が進み、それに伴って電極も微細配線化が進んでいる。このように微細配線化された電極の作製には、通常、フォトリソグラフィが用いられている。
しかしながら、フォトリソグラフィプロセスを用いたリフトオフやウエットエッチングでは、レジスト塗布、乾燥、露光、現像及び膜のエッチング等において、大量の溶剤や化学薬品、電力が使用されるため、地球環境への負荷が大きい。
Electronic circuits have been miniaturized year by year, and along with this, electrodes have been made finer. Photolithography is usually used for producing such finely wired electrodes.
However, in lift-off and wet etching using a photolithographic process, a large amount of solvent, chemicals, and electric power are used in resist coating, drying, exposure, development, film etching, and the like, so the load on the global environment is large. .

これに対しては、近年、設備投資の負担が軽く、大量生産が可能であり、低コストメリットを望める方法として、印刷を用いた電極形成が行われるようになってきた。印刷法は、フォトリソグラフィに比べて使用原材料や化学薬品が少量で済むため、地球環境に優しいグリーンイノベーション分野の技術として期待されている。印刷法においては、さらに、少量多品種に対応できる印刷技術が望まれている。   On the other hand, in recent years, electrode formation using printing has been carried out as a method for reducing the cost of capital investment, enabling mass production, and offering low cost merit. The printing method is expected as a technology in the green innovation field that is friendly to the global environment because it requires less raw materials and chemicals than photolithography. In the printing method, further, a printing technique capable of dealing with a small variety of products is desired.

印刷法により電極パターンを形成する具体的な方法としては、インクジェット方式、凸版印刷、グラビア印刷、スプレー印刷、スリットコート法、スクリーン印刷等、様々な方法がある。この中でも、微細配線に効果的な印刷方法は、インクジェット方式、凸版印刷及びグラビア印刷である。
しかしながら、凸版印刷及びグラビア印刷は、版を用いる点でオンデマンド性に劣る。これに対して、版を必要としないインクジェット方式は、オンデマンド性に優れていると言える。
As a specific method for forming an electrode pattern by a printing method, there are various methods such as an ink jet method, letterpress printing, gravure printing, spray printing, slit coating method, and screen printing. Among these, an effective printing method for fine wiring is an ink jet method, relief printing, and gravure printing.
However, letterpress printing and gravure printing are inferior in on-demand properties in that a plate is used. On the other hand, it can be said that the ink jet system which does not require a plate is excellent in on-demand characteristics.

ただし、インクジェット方式で微細配線を行う場合、基板に着弾したインクが如何に広がらずに指定位置に確実に形成することができるかが重要なポイントとなる。
図4,5に、インクジェット方式で基板上に微細配線を行った場合の概念図を示す。それぞれ、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示したものである。
図4においては、基板11のインク15に対する濡れ性が高いため、設定幅d以上に線幅が広がっている。一方、図5においては、基板21のインク25に対する撥液性が高いため、インク25が定着せずに基板の端に移動し、線幅も狭くなっている。
このように、インクジェット方式では、基板の濡れ性によりインクの線幅が変化するという現象が生じる。
However, when fine wiring is performed by an ink jet method, an important point is how the ink that has landed on the substrate can be reliably formed at a specified position without spreading.
4 and 5 show conceptual diagrams when fine wiring is performed on a substrate by an ink jet method. (A) shows the state of the ink immediately after the ink is dropped, (b) shows the state of the ink after evaporation, and (c) shows the state of the ink after drying.
In FIG. 4, since the wettability of the substrate 11 to the ink 15 is high, the line width is wider than the set width d. On the other hand, in FIG. 5, since the liquid repellency of the substrate 21 to the ink 25 is high, the ink 25 moves to the end of the substrate without being fixed, and the line width is also narrowed.
Thus, in the ink jet system, a phenomenon occurs in which the line width of the ink changes due to the wettability of the substrate.

この対策として、例えば、特許文献1に、濡れ性制御層に紫外線を照射することにより表面エネルギーを変化させて、インクが広がる範囲を制御することが記載されている。
また、特許文献2には、インクが広がる範囲の制御のために、凸領域にインクを滴下することで平滑面より撥水的な挙動が起こる現象を利用することが記載されている。
As a countermeasure against this, for example, Patent Document 1 describes that the surface energy is changed by irradiating the wettability control layer with ultraviolet rays to control the range in which the ink spreads.
Japanese Patent Application Laid-Open No. H10-228561 describes using a phenomenon in which water repellent behavior occurs from a smooth surface by dropping ink onto a convex region in order to control the range in which the ink spreads.

特開2007−150246号公報JP 2007-150246 A 特開2004−141856号公報JP 2004-141856 A

しかしながら、上記特許文献1に記載された方法では、紫外線のエネルギーに反応して濡れ性が変化するような特殊な制御層を形成する必要があり、また、前記制御層を有機トランジスタのゲート絶縁膜として用いる場合は、絶縁性やトランジスタ特性の点で問題が生じるおそれがある。
一方、上記特許文献2に記載された方法では、濡れ性を制御するための凹凸層を基板に形成する必要があり、このような凹凸を高精度で形成するためにはフォトリソグラフィ技術を用いなければならない。
However, in the method described in Patent Document 1, it is necessary to form a special control layer whose wettability changes in response to ultraviolet energy, and the control layer is formed as a gate insulating film of an organic transistor. When used as, there is a possibility that problems may occur in terms of insulation and transistor characteristics.
On the other hand, in the method described in Patent Document 2, it is necessary to form a concavo-convex layer for controlling wettability on the substrate, and in order to form such concavo-convex with high accuracy, a photolithography technique must be used. I must.

したがって、高精細な電極パターンを単純な構造で簡単にオンデマンドに対応して形成することができる方法が望まれている。   Therefore, there is a demand for a method capable of forming a high-definition electrode pattern with a simple structure and easily corresponding to on-demand.

本発明は、上記技術的課題を解決するためになされたものであり、オンデマンドでの対応が可能であり、高精細で簡便に形成することができる電極パターンを備えた電子デバイス及びその製造方法を提供することを目的とするものである。   The present invention has been made to solve the above technical problem, and is capable of on-demand correspondence, and an electronic device having an electrode pattern that can be easily formed with high definition and a manufacturing method thereof Is intended to provide.

本発明に係る電子デバイスは、基板上に、前記基板とは異なる材質からなり、前記基板よりも高い表面エネルギーを持つ、電極パターン形状の第一層と、前記第一層の上面に、導電性ナノインクにより形成された第二層とを備えていることを特徴とする。
このような第一層及び第二層を形成することにより、高精細な電極パターンを容易に構成することが可能となる。
An electronic device according to the present invention is formed on a substrate, made of a material different from that of the substrate, having a surface energy higher than that of the substrate, an electrode pattern-shaped first layer, and an upper surface of the first layer. And a second layer formed of nano ink.
By forming such a first layer and a second layer, a high-definition electrode pattern can be easily configured.

また、本発明に係る他の態様の電子デバイスは、基板上に、前記基板とは異なる材質からなり、前記基板よりも低い表面エネルギーを持つ下地層と、前記下地層の上面に、前記下地層とは異なる材質からなり、前記下地層よりも高い表面エネルギーを持つ、電極パターン形状の第一層と、前記第一層の上面に、導電性ナノインクにより形成された第二層とを備えていることを特徴とする。
基板の表面エネルギーが、第一層の表面エネルギーと同等程度又はより大きい場合には、このように基板と第一層との間に、基板よりも表面エネルギーが低い下地層を介在させることにより、上記の場合と同様に、高精細な電極パターンの形成が可能となる。
An electronic device according to another aspect of the present invention includes a base layer made of a material different from the substrate on the substrate and having a lower surface energy than the substrate, and the base layer on the top surface of the base layer. A first layer having an electrode pattern shape, which is made of a different material and having a surface energy higher than that of the underlayer, and a second layer formed of conductive nano ink on the upper surface of the first layer. It is characterized by that.
When the surface energy of the substrate is equal to or larger than the surface energy of the first layer, by interposing an underlayer having a lower surface energy than the substrate between the substrate and the first layer in this way, As in the case described above, a high-definition electrode pattern can be formed.

前記第一層には、前記基板又は前記下地層の表面エネルギーより高い表面ネルギーを持つ材質として、金属又はその酸化物もしくは窒化物のうちのいずれか1種もしくは2種以上の混合物、又は、有機化合物を用いることができる。   For the first layer, as a material having a surface energy higher than the surface energy of the substrate or the underlayer, any one or a mixture of metals, oxides or nitrides thereof, or organic Compounds can be used.

一方、前記第二層には、導電性ナノインクにより塗布成膜可能な電子デバイスの電極材料として、銀、金、銅及び酸化インジウムスズのうちのいずれか1種もしくは2種以上の混合物を用いることができる。   On the other hand, for the second layer, one or a mixture of two or more of silver, gold, copper, and indium tin oxide is used as an electrode material for an electronic device that can be coated with conductive nano ink. Can do.

また、本発明に係る電子デバイスの製造方法は、上記のような電子デバイスの製造方法であって、前記第一層をレーザ光照射により形成することを特徴とする。
このような方法によれば、フォトリソグラフィを用いることなく、レーザ光幅に応じた微細な幅の電極パターンを容易に形成することができる。
Moreover, the manufacturing method of the electronic device according to the present invention is a manufacturing method of the electronic device as described above, wherein the first layer is formed by laser light irradiation.
According to such a method, an electrode pattern having a fine width corresponding to the laser beam width can be easily formed without using photolithography.

本発明によれば、フォトリソグラフィを用いることなく、オンデマンドに対応して高精細な電極パターンが形成された電子デバイスを提供することができる。
また、本発明に係る製造方法によれば、このような電子デバイスを簡便に得ることができる。
According to the present invention, it is possible to provide an electronic device in which a high-definition electrode pattern is formed corresponding to on-demand without using photolithography.
Moreover, according to the manufacturing method which concerns on this invention, such an electronic device can be obtained simply.

本発明に係る電子デバイスの電極パターン構造の一態様を示す概念断面図である。It is a conceptual sectional view showing one mode of an electrode pattern structure of an electronic device concerning the present invention. 本発明に係る電子デバイスの電極パターン構造の他の態様を示す概念断面図である。It is a conceptual sectional view showing other modes of an electrode pattern structure of an electronic device concerning the present invention. 図1の電極パターンが形成される過程を説明するための概念断面図であり、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示す。2A and 2B are conceptual cross-sectional views for explaining a process of forming the electrode pattern of FIG. 1, (a) shows a state of ink immediately after ink dropping, (b) at the time of solvent evaporation, and (c) showing a state of ink after drying. インクジェット方式で濡れ性が高い基板上に微細配線を行った場合の概念断面図であり、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示す。It is a conceptual sectional view when fine wiring is performed on a substrate with high wettability by an ink jet method, (a) is immediately after ink dropping, (b) is during solvent evaporation, (c) is the state of ink after drying. Show. インクジェット方式で撥液性が高い基板上に微細配線を行った場合の概念断面図であり、(a)はインク滴下直後、(b)は溶媒蒸発時、(c)は乾燥後のインクの状態を示す。It is a conceptual sectional view at the time of performing fine wiring on a substrate with high liquid repellency by an ink jet method, (a) immediately after ink dropping, (b) during solvent evaporation, (c) ink state after drying Indicates.

以下、本発明について図面を参照して詳細に説明する。
図1に、本発明に係る電子デバイスの電極パターン構造の一態様の概念図を示す。図1に示したように、本発明に係る電子デバイスは、基板1上に、第一層2及び第二層3が形成されている。第一層2は、基板1とは異なる材質で、基板1よりも高い表面エネルギーを持ち、電極パターン形状に形成される。そして、第二層3は、導電性ナノインクにより形成される。
Hereinafter, the present invention will be described in detail with reference to the drawings.
In FIG. 1, the conceptual diagram of the one aspect | mode of the electrode pattern structure of the electronic device which concerns on this invention is shown. As shown in FIG. 1, in the electronic device according to the present invention, a first layer 2 and a second layer 3 are formed on a substrate 1. The first layer 2 is made of a material different from that of the substrate 1, has a surface energy higher than that of the substrate 1, and is formed in an electrode pattern shape. The second layer 3 is formed of a conductive nano ink.

図3に、図1に示す電極パターンが形成される過程を説明するための概念図を示す。まず、基板1上に、基板1よりも高い表面エネルギーを持つ第一層2を電極パターン形状に形成しておく。これにより、基板1と第一層2との間に表面エネルギーが異なる境界面が形成される。そして、第一層2の上に、導電性ナノインク5を滴下すると、その直後は、第一層2の幅からはみ出して、基板1表面にも一部接触するようにインクが広がる(図3(a)参照)。その後、インクの溶媒が蒸発していくと、導電性ナノインク5は自己組織的に、表面エネルギーが高い第一層2の上面のみに集まって留まり、それ以上広がることが抑制される(図3(b)参照)。この状態で乾燥させると、第一層2の上面のみに導電性ナノインク5が乾燥して生成した第二層3が形成され、第一層2とほぼ同等の幅で微細な電極パターンを形成することができる。   FIG. 3 is a conceptual diagram for explaining the process of forming the electrode pattern shown in FIG. First, a first layer 2 having a surface energy higher than that of the substrate 1 is formed in an electrode pattern shape on the substrate 1. As a result, a boundary surface having different surface energy is formed between the substrate 1 and the first layer 2. Then, when the conductive nano ink 5 is dropped on the first layer 2, immediately after that, the ink spreads out from the width of the first layer 2 so as to partially contact the surface of the substrate 1 (FIG. 3 ( a)). Thereafter, when the solvent of the ink is evaporated, the conductive nano ink 5 is self-organized and stays gathered only on the upper surface of the first layer 2 having a high surface energy, and is prevented from spreading further (FIG. 3 ( b)). When dried in this state, the second layer 3 formed by drying the conductive nano ink 5 is formed only on the upper surface of the first layer 2, and a fine electrode pattern is formed with a width substantially equal to that of the first layer 2. be able to.

また、図2に、本発明に係る電子デバイスの電極パターン構造の他の態様の概念図を示す。図2においては、基板1と第一層2との間に、下地層4が形成されている。下地層4は、基板1とは異なる材質で、基板1よりも低い表面エネルギーを持つ。そして、下地層4の上面の第一層2は、下地層4とは異なる材質で、下地層4よりも高い表面エネルギーを持ち、電極パターン形状に形成される。また、第二層3は、導電性ナノインクにより形成される。
このような下地層4の形成は、基板1の表面エネルギーが、第一層2の表面エネルギーと同等程度又はより大きい場合に有効である。基板1よりも表面エネルギーが低い下地層4上に、表面エネルギーがより高い第一層2を形成することにより、導電性ナノインクが第一層2上にのみ付着しやすくさせることができ、微細な電極パターンを形成することができる。
したがって、下地層4は、基板1の表面エネルギーが第一層2よりも十分に低い場合には、形成する必要はなく、図1に示すような層構造で電極パターンを形成すればよい。
なお、図2に示す電極パターン構造の形成過程は、図3において、基板1が下地層4を備えた基板1に代わる以外は、図3に示す過程と同様である。
FIG. 2 shows a conceptual diagram of another aspect of the electrode pattern structure of the electronic device according to the present invention. In FIG. 2, a base layer 4 is formed between the substrate 1 and the first layer 2. The underlayer 4 is made of a material different from that of the substrate 1 and has a lower surface energy than that of the substrate 1. The first layer 2 on the upper surface of the underlayer 4 is made of a material different from that of the underlayer 4, has a surface energy higher than that of the underlayer 4, and is formed in an electrode pattern shape. The second layer 3 is formed of a conductive nano ink.
Such formation of the underlayer 4 is effective when the surface energy of the substrate 1 is approximately equal to or greater than the surface energy of the first layer 2. By forming the first layer 2 having a higher surface energy on the base layer 4 having a surface energy lower than that of the substrate 1, the conductive nano ink can be easily attached only on the first layer 2. An electrode pattern can be formed.
Therefore, it is not necessary to form the underlayer 4 when the surface energy of the substrate 1 is sufficiently lower than that of the first layer 2, and the electrode pattern may be formed with a layer structure as shown in FIG.
The formation process of the electrode pattern structure shown in FIG. 2 is the same as the process shown in FIG. 3 except that the substrate 1 is replaced with the substrate 1 having the base layer 4 in FIG.

上記のような本発明に係る電子デバイスにおいては、第一層2は、レーザ光の照射により好適に形成することができる。
レーザ光の照射による方法としては、具体的には、レーザCVD法やレーザ転写法等が挙げられる。
レーザCVD法によれば、基板1又は下地層4の上面に、第一層2のソースガスを供給し、前記ソースガスをレーザ光を照射した部分のみで分解して成膜させ、第一層2を形成することができる。
また、レーザ転写法においては、第一層2の構成材料が成膜された基板やフィルム等の基材を用いて、その膜側の面を基板1又は下地層4に重ね合わせ、この状態でレーザ光を照射し、その照射部分のみを基板1又は下地層4に転写させて、第一層2を形成することができる。
上記のように、レーザ光を用いれば、基板1又は下地層4の表面に、レーザ光幅に対応した微細なパターンの第一層2を形成することができ、その上面に導電性ナノインクを用いて第二層3を形成することにより、第一層2とほぼ同等の幅で微細な電極パターンを形成することが可能となる。
したがって、上記方法によれば、大量の材料やエネルギーを要するフォトリソグラフィを用いることなく、高精細な電極パターンを形成することが可能となる。
In the electronic device according to the present invention as described above, the first layer 2 can be suitably formed by laser light irradiation.
Specific examples of the method using laser light irradiation include a laser CVD method and a laser transfer method.
According to the laser CVD method, the source gas of the first layer 2 is supplied to the upper surface of the substrate 1 or the base layer 4, and the source gas is decomposed and formed only at the portion irradiated with the laser beam. 2 can be formed.
In the laser transfer method, a substrate such as a substrate or a film on which the constituent material of the first layer 2 is formed is overlaid on the substrate 1 or the base layer 4 in this state. The first layer 2 can be formed by irradiating a laser beam and transferring only the irradiated portion to the substrate 1 or the base layer 4.
As described above, if the laser beam is used, the first layer 2 having a fine pattern corresponding to the laser beam width can be formed on the surface of the substrate 1 or the base layer 4, and the conductive nano ink is used on the upper surface thereof. By forming the second layer 3, it is possible to form a fine electrode pattern with a width substantially equal to that of the first layer 2.
Therefore, according to the above method, a high-definition electrode pattern can be formed without using photolithography that requires a large amount of material and energy.

本発明においては、基板1の材質としては、例えば、ガラス、又は、ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)、ポリプロピレン(PP)、ポリメチルメタクリレート(PMMA)、ポリテトラフルオロエチレン(PTFE)等のプラスチック材を用いることができる。   In the present invention, the material of the substrate 1 is, for example, glass or polycarbonate (PC), polyethylene terephthalate (PET), polypropylene (PP), polymethyl methacrylate (PMMA), polytetrafluoroethylene (PTFE), or the like. Plastic material can be used.

下地層4は、上述したように、基板1の表面エネルギーが第一層2と同等である場合又はより大きい場合に形成され、第一層2よりも低い表面エネルギーを持つ材質で構成される。例えば、基板1がガラスの場合、上記PC、PET、PP、PMMA、PTFEの他に、ポリビニールアルコール(PVA)、ポリスチレン(PS)、ポリビニルフェノール(PVP)や各種フッ素系ポリマー等のポリマーを用いることができる。   As described above, the base layer 4 is formed when the surface energy of the substrate 1 is equal to or larger than that of the first layer 2 and is made of a material having a surface energy lower than that of the first layer 2. For example, when the substrate 1 is glass, a polymer such as polyvinyl alcohol (PVA), polystyrene (PS), polyvinylphenol (PVP), and various fluorine-based polymers is used in addition to the PC, PET, PP, PMMA, and PTFE. be able to.

また、第一層2は、上述したように、その直下層となる基板1又は下地層4の表面エネルギーより高い表面ネルギーを持つ材質で構成される。具体的には、金属又はその酸化物もしくは窒化物のうちのいずれか1種もしくは2種以上の混合物、又は、有機化合物を用いることができる。特に、レーザ光の照射によって容易に成膜可能であるものが好ましく、例えば、タングステン、モリブデン、ニッケル、クロム等の金属やこれらを含む有機金属化合物が挙げられる。   Moreover, the 1st layer 2 is comprised with the material which has a surface energy higher than the surface energy of the board | substrate 1 used as the direct lower layer, or the base layer 4 as mentioned above. Specifically, any one or a mixture of two or more of metals or oxides or nitrides thereof, or an organic compound can be used. In particular, those that can be easily formed by laser light irradiation are preferable, and examples thereof include metals such as tungsten, molybdenum, nickel, and chromium, and organometallic compounds containing these metals.

一方、第二層3は、導電性ナノインクにより形成されるが、その材質としては、電子デバイスにおける好適な電極材料が用いられ、具体的には、銀、金、銅及び酸化インジウムスズのうちのいずれか1種又は2種以上の混合物が挙げられる。
導電性ナノインクは市販のものを適用することができ、その塗布方法としては、スピンコート法、インクジェット法、スリットコート法、ダイコート法等を用いることができるが、オンデマンドに対応する観点からは、版を用いない塗布方法が好ましく、特に、インクジェット方式による印刷が効率的であり好ましい。
On the other hand, the second layer 3 is formed of a conductive nano ink, and as a material thereof, a suitable electrode material in an electronic device is used, specifically, among silver, gold, copper, and indium tin oxide. Any 1 type or a 2 or more types of mixture is mentioned.
As the conductive nano ink, a commercially available one can be applied, and as a coating method thereof, a spin coating method, an ink jet method, a slit coating method, a die coating method, or the like can be used. A coating method that does not use a plate is preferable, and printing by an inkjet method is particularly efficient and preferable.

以下、本発明を実施例に基づいて、さらに具体的に説明するが、本発明は下記実施例により制限されるものではない。
以下に示す手順で、図2に示すような電子デバイスの電極パターン構造を作製した。
まず、洗浄したガラス基板1上に、ガラス基板1より表面エネルギーが低いPTFEをスピンコート法(4000rpm)で厚さ300nmで成膜し、150℃で熱硬化させて、下地層4(表面エネルギー:8.7mN/m)を形成した。
次に、レーザCVD装置を用いて、下地層4の上面に、ソースガスとしてヘキサカルボニルタングステン(W(CO)6)を供給しながらレーザ光(波長349nm、幅5μm)を照射し、光反応及び熱反応によりWとCOに分解し、レーザ光の幅でタングステン膜を堆積させて、第一層2(表面エネルギー:30mN/m)を形成した。
そして、第一層2の上面に、導電性ナノインクとして銀ナノペースト(ハリマ化成株式会社;NPS−JL)をスピンコート法(4000rpm)で成膜し、ホットプレート上で100℃、30分間焼成し、第二層3である銀電極(幅5.5μm)を形成した。
このように、第二層3を第一層2とほぼ同等の幅で形成することができ、微細配線の電極パターンの形成が可能であることが認められた。
EXAMPLES Hereinafter, although this invention is demonstrated further more concretely based on an Example, this invention is not restrict | limited by the following Example.
The electrode pattern structure of the electronic device as shown in FIG. 2 was produced by the following procedure.
First, PTFE having a surface energy lower than that of the glass substrate 1 is formed on the cleaned glass substrate 1 at a thickness of 300 nm by a spin coating method (4000 rpm) and thermally cured at 150 ° C. to form the underlayer 4 (surface energy: 8.7 mN / m).
Next, using a laser CVD apparatus, the top surface of the underlayer 4 is irradiated with laser light (wavelength 349 nm, width 5 μm) while supplying hexacarbonyltungsten (W (CO) 6 ) as a source gas. The first layer 2 (surface energy: 30 mN / m) was formed by decomposing into W and CO by a thermal reaction and depositing a tungsten film with the width of the laser beam.
Then, a silver nano paste (Harima Kasei Co., Ltd .; NPS-JL) as a conductive nano ink is formed on the upper surface of the first layer 2 by a spin coating method (4000 rpm) and baked on a hot plate at 100 ° C. for 30 minutes. A silver electrode (width 5.5 μm) as the second layer 3 was formed.
Thus, it was recognized that the second layer 3 can be formed with a width substantially equal to that of the first layer 2 and that an electrode pattern of fine wiring can be formed.

1,11,21 基板
2 第一層
3 第二層
4 下地層
5,15,25 インク
1,11,21 Substrate 2 First layer 3 Second layer 4 Underlayer 5, 15, 25 Ink

Claims (5)

基板上に、前記基板とは異なる材質からなり、前記基板よりも高い表面エネルギーを持つ、電極パターン形状の第一層と、
前記第一層の上面に、導電性ナノインクにより形成された第二層とを備えていることを特徴とする電子デバイス。
On the substrate, a first layer of an electrode pattern shape made of a material different from the substrate and having a higher surface energy than the substrate,
An electronic device comprising an upper surface of the first layer and a second layer formed of conductive nano ink.
基板上に、前記基板とは異なる材質からなり、前記基板よりも低い表面エネルギーを持つ下地層と、
前記下地層の上面に、前記下地層とは異なる材質からなり、前記下地層よりも高い表面エネルギーを持つ、電極パターン形状の第一層と、
前記第一層の上面に、導電性ナノインクにより形成された第二層とを備えていることを特徴とする電子デバイス。
On the substrate, made of a material different from the substrate, an underlayer having a lower surface energy than the substrate,
On the upper surface of the underlayer, made of a material different from the underlayer, and having a surface energy higher than that of the underlayer, an electrode pattern-shaped first layer;
An electronic device comprising an upper surface of the first layer and a second layer formed of conductive nano ink.
前記第一層が、金属又はその酸化物もしくは窒化物のうちのいずれか1種もしくは2種以上の混合物、又は、有機化合物からなることを特徴とする請求項1又は2に記載の電子デバイス。   The electronic device according to claim 1, wherein the first layer is made of any one or a mixture of metals, oxides or nitrides thereof, or an organic compound. 前記第二層が、銀、金、銅及び酸化インジウムスズのうちのいずれか1種もしくは2種以上の混合物からなることを特徴とする請求項1〜3のいずれか1項に記載の電子デバイス。   4. The electronic device according to claim 1, wherein the second layer is made of any one or a mixture of silver, gold, copper, and indium tin oxide. . 請求項1〜4のいずれか1項に記載された電子デバイスの製造方法であって、前記第一層をレーザ光照射により形成することを特徴とする電子デバイスの製造方法。   It is a manufacturing method of the electronic device of any one of Claims 1-4, Comprising: Said 1st layer is formed by laser beam irradiation, The manufacturing method of the electronic device characterized by the above-mentioned.
JP2013006357A 2013-01-17 2013-01-17 Electronic device and manufacturing method thereof Active JP6094738B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013006357A JP6094738B2 (en) 2013-01-17 2013-01-17 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006357A JP6094738B2 (en) 2013-01-17 2013-01-17 Electronic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2014138106A true JP2014138106A (en) 2014-07-28
JP6094738B2 JP6094738B2 (en) 2017-03-15

Family

ID=51415447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013006357A Active JP6094738B2 (en) 2013-01-17 2013-01-17 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6094738B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369978A (en) * 1986-09-12 1988-03-30 Nippon Telegr & Teleph Corp <Ntt> Formation of thin film pattern
JPH05335255A (en) * 1992-06-02 1993-12-17 Sony Corp Film formation method
JP2006026522A (en) * 2004-07-15 2006-02-02 Seiko Epson Corp Forming method of thin film pattern, device and its production method
JP2006066675A (en) * 2004-08-27 2006-03-09 Seiko Epson Corp Wiring pattern, its formation method, electro-optical device, and electronic machine
WO2009001935A1 (en) * 2007-06-28 2008-12-31 Sumitomo Chemical Company, Limited Method for forming thin film, method for manufacturing organic electroluminescent device, method for manufacturing semiconductor device, and method for manufacturing optical device
JP2010171148A (en) * 2009-01-21 2010-08-05 Ricoh Co Ltd Laminated structure body and production process of laminated structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369978A (en) * 1986-09-12 1988-03-30 Nippon Telegr & Teleph Corp <Ntt> Formation of thin film pattern
JPH05335255A (en) * 1992-06-02 1993-12-17 Sony Corp Film formation method
JP2006026522A (en) * 2004-07-15 2006-02-02 Seiko Epson Corp Forming method of thin film pattern, device and its production method
JP2006066675A (en) * 2004-08-27 2006-03-09 Seiko Epson Corp Wiring pattern, its formation method, electro-optical device, and electronic machine
WO2009001935A1 (en) * 2007-06-28 2008-12-31 Sumitomo Chemical Company, Limited Method for forming thin film, method for manufacturing organic electroluminescent device, method for manufacturing semiconductor device, and method for manufacturing optical device
JP2010171148A (en) * 2009-01-21 2010-08-05 Ricoh Co Ltd Laminated structure body and production process of laminated structure

Also Published As

Publication number Publication date
JP6094738B2 (en) 2017-03-15

Similar Documents

Publication Publication Date Title
US7176053B1 (en) Laser ablation method for fabricating high performance organic devices
US8372731B2 (en) Device fabrication by ink-jet printing materials into bank structures, and embossing tool
US6927108B2 (en) Solution-processed thin film transistor formation method
US7271098B2 (en) Method of fabricating a desired pattern of electronically functional material
JP6115008B2 (en) WIRING MEMBER, ELECTRONIC ELEMENT MANUFACTURING METHOD, WIRING MEMBER, LAMINATED WIRING, ELECTRONIC ELEMENT, ELECTRONIC ELEMENT ARRAY, AND DISPLAY DEVICE USING THE SAME
US8413576B2 (en) Method of fabricating a structure
Schlisske et al. Substrate-independent surface energy tuning via siloxane treatment for printed electronics
JP2005311325A5 (en)
JP2006339625A (en) Flat panel display device and method of manufacturing the same
WO2016067590A1 (en) Thin-film transistor and method for producing same
CN107850958B (en) Patterned overcoat
CN104934537A (en) Electronic device and manufacturing method of the same
JP2008073911A (en) Screen printing method, screen printing machine and manufacturing method of organic thin-film transistor
JP6002894B2 (en) Manufacturing method of electronic device
JP6094738B2 (en) Electronic device and manufacturing method thereof
JP2008277728A (en) Organic semiconductor element, manufacturing method thereof, organic transistor array, and display
CN107835974B (en) Electronic device including through-hole and method of forming such electronic device
JP5071643B2 (en) Manufacturing method of electronic device
JP5103982B2 (en) Method for manufacturing organic semiconductor element
JP2012169404A (en) Method for manufacturing thin film transistor
US8202771B2 (en) Manufacturing method of organic semiconductor device
JP5453793B2 (en) Laminated structure manufacturing method, organic thin film transistor manufacturing method, and organic thin film transistor array manufacturing method
JP2007150030A (en) Thin-film transistor, and method of manufacturing same
JP6612690B2 (en) LAMINATED WIRING MEMBER, MANUFACTURING METHOD FOR LAMINATED WIRING MEMBER, THIN FILM TRANSISTOR AND ELECTRONIC DEVICE
KR101073863B1 (en) Printed electronics apparatus and method for producing printed electronics element thereof

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170131

R150 Certificate of patent or registration of utility model

Ref document number: 6094738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250