JP2014127573A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014127573A JP2014127573A JP2012282882A JP2012282882A JP2014127573A JP 2014127573 A JP2014127573 A JP 2014127573A JP 2012282882 A JP2012282882 A JP 2012282882A JP 2012282882 A JP2012282882 A JP 2012282882A JP 2014127573 A JP2014127573 A JP 2014127573A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- trench
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 239000010410 layer Substances 0.000 claims abstract description 249
- 239000002344 surface layer Substances 0.000 claims abstract description 51
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 21
- 238000000638 solvent extraction Methods 0.000 abstract 1
- 239000002019 doping agent Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】順方向電圧および逆方向リーク電流を低減でき、整流動作を簡単に行うことができる半導体装置を提供すること。
【解決手段】n+型基板2と、エピタキシャル層4と、エピタキシャル層4の表面部に選択的に形成され、当該表面部に所定の形状の単位セル14を区画するトレンチ13と、トレンチ13の内面に倣うように形成されたp型層17と、単位セル14においてエピタキシャル層4の表面10から露出するように形成されたn+型表面層9と、n+型表面層9とn+型基板2との間に形成されたn−型ドリフト層8と、n+型表面層9との間にオーミック接合を形成するアノード電極31と、n+型基板2との間にオーミック接合を形成するカソード電極6とを含む、半導体装置1を作製する。
【選択図】図3
【解決手段】n+型基板2と、エピタキシャル層4と、エピタキシャル層4の表面部に選択的に形成され、当該表面部に所定の形状の単位セル14を区画するトレンチ13と、トレンチ13の内面に倣うように形成されたp型層17と、単位セル14においてエピタキシャル層4の表面10から露出するように形成されたn+型表面層9と、n+型表面層9とn+型基板2との間に形成されたn−型ドリフト層8と、n+型表面層9との間にオーミック接合を形成するアノード電極31と、n+型基板2との間にオーミック接合を形成するカソード電極6とを含む、半導体装置1を作製する。
【選択図】図3
Description
本発明は、半導体装置に関する。
従来、モータ制御システム、電力変換システム等、各種パワーエレクトロニクス分野におけるシステムに主として使用される半導体パワーデバイスが注目されている。半導体パワーデバイスとして、SiCショットキーバリアダイオードが公知である(たとえば、特許文献1、2)。
本発明の半導体装置は、半導体層と、前記半導体層の表面部に選択的に形成され、当該表面部に所定の形状の単位セルを区画するトレンチと、前記トレンチの内面の一部または全部に倣うように形成された第2導電型層と、前記単位セルにおいて前記半導体層の表面から露出するように形成された第1導電型の表面層と、前記半導体層の裏面から露出するように形成された第1導電型の裏面層と、前記半導体層の前記表面層と前記裏面層との間に形成され、前記表面層および前記裏面層に比べて低濃度な第1導電型のドリフト層と、前記表面層に接していて、前記表面層との間にオーミック接合を形成する第1電極と、前記裏面層に接していて、前記裏面層との間にオーミック接合を形成する第2電極とを含む(請求項1)。
この構成によれば、第1電極および第2電極がいずれも半導体層にオーミック接合しているので、これらの電極間にバイアスを与えることによって、低い立ち上がり電圧(順方向電圧)で表面層−裏面層間に電流を流すことができる。この電流は、ドリフト層と第2導電型層との間に適切なバイアスを与えることによって遮断することができる。
たとえば、n型ドリフト層のトレンチの内面にp型層が形成されている場合を一例に示す。当該pn接合部から発生する空乏層が単位セル内に広がり、表面層−裏面層間を流れる電流を遮断する。一方、p型層とn型ドリフト層との間にp型層側が正となるバイアスが与えられると、単位セル内に広がっている空乏層幅が縮められるので、単位セルに電流路を確保できる。
たとえば、n型ドリフト層のトレンチの内面にp型層が形成されている場合を一例に示す。当該pn接合部から発生する空乏層が単位セル内に広がり、表面層−裏面層間を流れる電流を遮断する。一方、p型層とn型ドリフト層との間にp型層側が正となるバイアスが与えられると、単位セル内に広がっている空乏層幅が縮められるので、単位セルに電流路を確保できる。
また、単位セルがトレンチで区画されており、そのトレンチの内面に第2導電型層が形成されているので、空乏層による電流の遮断時(逆方向バイアス印加時)の逆方向リーク電流の発生を低減することができる。
前記第1電極は、前記半導体層の前記表面を覆うように形成されていて、前記トレンチに埋め込まれた埋め込み部を含むことが好ましい(請求項2)。
前記第1電極は、前記半導体層の前記表面を覆うように形成されていて、前記トレンチに埋め込まれた埋め込み部を含むことが好ましい(請求項2)。
この構成によれば、埋め込み部を介して表面層と第2導電型層とを短絡させて同電位にすることができる。これにより、表面層−裏面層間への逆方向バイアスを利用して、空乏層を広げるためのバイアスを、ドリフト層と第2導電型層との間に与えることができる。
たとえば、n型ドリフト層のトレンチの内面にp型層が形成され、表面層がアノードで、裏面層がカソードである場合を一例に示す。アノード−カソード間にアノード側が正となるバイアスが与えられると、p型層とn型ドリフト層との界面のpn接合部には、順方向バイアスが印加されることになる。このとき、電流路を遮断する程度の空乏層が単位セルに広がらないので、アノード−カソード間には電流が流れる。一方、アノード−カソード間にアノード側が負となるバイアスが与えられると(逆方向バイアス印加)、埋め込み部を介してp型層にも負バイアスが印加されることになる。この負バイアスの利用によって、前記pn接合部から発生する空乏層を単位セル内に広げ、アノード−カソード間を流れる電流を遮断することができる。こうして、整流動作を一層簡単に行うことができる。
たとえば、n型ドリフト層のトレンチの内面にp型層が形成され、表面層がアノードで、裏面層がカソードである場合を一例に示す。アノード−カソード間にアノード側が正となるバイアスが与えられると、p型層とn型ドリフト層との界面のpn接合部には、順方向バイアスが印加されることになる。このとき、電流路を遮断する程度の空乏層が単位セルに広がらないので、アノード−カソード間には電流が流れる。一方、アノード−カソード間にアノード側が負となるバイアスが与えられると(逆方向バイアス印加)、埋め込み部を介してp型層にも負バイアスが印加されることになる。この負バイアスの利用によって、前記pn接合部から発生する空乏層を単位セル内に広げ、アノード−カソード間を流れる電流を遮断することができる。こうして、整流動作を一層簡単に行うことができる。
前記第2導電型層は、前記トレンチの前記内面の一部から前記ドリフト層が露出されるように形成されており、前記埋め込み部は、前記露出したドリフト層との間にショットキー接合を形成していてもよい(請求項3)。
この構成によれば、第2導電型層とドリフト層との界面のpn接合部、および埋め込み部とドリフト層との界面のショットキー接合部から、広がり方が互いに異なる空乏層を広げることができる。これにより、多様な整流動作を行うことができる。
この構成によれば、第2導電型層とドリフト層との界面のpn接合部、および埋め込み部とドリフト層との界面のショットキー接合部から、広がり方が互いに異なる空乏層を広げることができる。これにより、多様な整流動作を行うことができる。
前記半導体装置は、前記トレンチの前記内面の一部に形成された絶縁膜をさらに含んでいてもよい(請求項4)。
この構成によれば、第2導電型層とドリフト層との界面のpn接合部、および絶縁膜とドリフト層との界面の接合部から、広がり方が互いに異なる空乏層を広げることができる。これにより、多様な整流動作を行うことができる。
この構成によれば、第2導電型層とドリフト層との界面のpn接合部、および絶縁膜とドリフト層との界面の接合部から、広がり方が互いに異なる空乏層を広げることができる。これにより、多様な整流動作を行うことができる。
前記第2導電型層は、前記トレンチの前記内面から露出する部分に形成され、当該第2導電型層の他の部分に比べて高濃度な高濃度層を含んでいることが好ましい(請求項5)。
この構成により、前記埋め込み部と前記高濃度層との間にオーミック接合を形成することができる(請求項6)。
この構成により、前記埋め込み部と前記高濃度層との間にオーミック接合を形成することができる(請求項6)。
前記埋め込み部は、ポリシリコン、タングステン(W)、チタン(Ti)またはそれらの合金からなることが好ましい(請求項7)。
これらの材料は、良好な埋め込み性を有するので、埋め込み部のステップカバレッジを向上することができる。
前記半導体層は、絶縁破壊電界が1.5MV/cm以上のワイドバンドギャップ半導体からなっていてもよい(請求項8)。具体的には、炭化シリコン(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)またはダイヤモンドからなることが好ましい(請求項9)。
これらの材料は、良好な埋め込み性を有するので、埋め込み部のステップカバレッジを向上することができる。
前記半導体層は、絶縁破壊電界が1.5MV/cm以上のワイドバンドギャップ半導体からなっていてもよい(請求項8)。具体的には、炭化シリコン(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)またはダイヤモンドからなることが好ましい(請求項9)。
前記半導体層の前記表面は、前記単位セルが配置されたアクティブ領域と、前記アクティブ領域を取り囲む外周領域とに区画されており、前記半導体装置は、前記外周領域において前記半導体層の前記表面部に形成された除去領域と、前記除去領域の内面の一部または全部に倣うように形成され、前記表面層よりも深い位置に配置された第2導電型の終端構造とをさらに含むことが好ましい(請求項10)。
この構成によれば、終端構造とドリフト層との界面のpn接合部から発生する空乏層によって、トレンチの底部における電界集中を緩和することができる。これにより、トレンチ底部での逆方向リーク電流の発生を低減することができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の第1実施形態に係る半導体装置1の模式的な平面図である。図2は、図1の切断面線II−IIから見た断面図である。図3は、図2の二点鎖線で囲まれた部分の拡大図である。
半導体装置1は、4H−SiC(絶縁破壊電界が約2.8MV/cmであり、バンドギャップの幅が約3.26eVのワイドバンドギャップ半導体)が採用されたデバイスである。なお、半導体装置1に採用されるワイドバンドギャップ半導体は、SiCに限らず、たとえば、GaN、Ga2O3、ダイヤモンド等であってもよい。GaNは、その絶縁破壊電界は約3MV/cmであり、バンドギャップの幅が約3.42eVである。ダイヤモンドは、その絶縁破壊電界が約8MV/cmであり、バンドギャップの幅が約5.47eVである。
図1は、本発明の第1実施形態に係る半導体装置1の模式的な平面図である。図2は、図1の切断面線II−IIから見た断面図である。図3は、図2の二点鎖線で囲まれた部分の拡大図である。
半導体装置1は、4H−SiC(絶縁破壊電界が約2.8MV/cmであり、バンドギャップの幅が約3.26eVのワイドバンドギャップ半導体)が採用されたデバイスである。なお、半導体装置1に採用されるワイドバンドギャップ半導体は、SiCに限らず、たとえば、GaN、Ga2O3、ダイヤモンド等であってもよい。GaNは、その絶縁破壊電界は約3MV/cmであり、バンドギャップの幅が約3.42eVである。ダイヤモンドは、その絶縁破壊電界が約8MV/cmであり、バンドギャップの幅が約5.47eVである。
半導体装置1は、n+型のSiCからなる本発明の裏面層の一例としてのn+型基板2と、n+型基板2の表面3に積層されたエピタキシャル層4とを含む。n+型基板2の裏面5には、その全域を覆うように本発明の第2電極の一例としてのカソード電極6が配置されている。カソード電極6は、n+型基板2との間にオーミック接合を形成している。
n+型基板2は、たとえば(0001)面(Si面)を主面とする基板である。したがって、n+型基板2の表面3(主面)にエピタキシャル成長によって積層されるエピタキシャル層4は、やはり(0001)面を主面として積層されることになる。この場合、n+型基板2の裏面5は、(000−1)面(C面)である。なお、n+型基板2は、表面3が(000−1)面で、裏面5が(0001)面であってもよい。また、n+型基板2は、0°〜10°のオフ角を有していることが好ましい。
n+型基板2は、たとえば(0001)面(Si面)を主面とする基板である。したがって、n+型基板2の表面3(主面)にエピタキシャル成長によって積層されるエピタキシャル層4は、やはり(0001)面を主面として積層されることになる。この場合、n+型基板2の裏面5は、(000−1)面(C面)である。なお、n+型基板2は、表面3が(000−1)面で、裏面5が(0001)面であってもよい。また、n+型基板2は、0°〜10°のオフ角を有していることが好ましい。
エピタキシャル層4は、n+型基板2の側から順に成長させられたn型バッファ層7と、n−型ドリフト層8と、n+型表面層9とを含む。
エピタキシャル層4の表面10には、アクティブ領域11と、アクティブ領域11を取り囲む外周領域12とが設定されている。アクティブ領域11においてエピタキシャル層4の表面部には、複数本のトレンチ13が互いに間隔を空けて形成されている。トレンチ13は、アクティブ領域11に複数の単位セル14を区画している。この実施形態では、ストライプパターンのトレンチ13が、アクティブ領域11に複数の直線状の単位セル14を区画している。なお、トレンチ13のパターンは、ストライプパターンに限らず、たとえば、格子パターンであってもよい。この場合、格子パターンのトレンチ13の各窓部分にメサ状の単位セル14が複数区画され、全体として単位セル14が行列状に配列される。
エピタキシャル層4の表面10には、アクティブ領域11と、アクティブ領域11を取り囲む外周領域12とが設定されている。アクティブ領域11においてエピタキシャル層4の表面部には、複数本のトレンチ13が互いに間隔を空けて形成されている。トレンチ13は、アクティブ領域11に複数の単位セル14を区画している。この実施形態では、ストライプパターンのトレンチ13が、アクティブ領域11に複数の直線状の単位セル14を区画している。なお、トレンチ13のパターンは、ストライプパターンに限らず、たとえば、格子パターンであってもよい。この場合、格子パターンのトレンチ13の各窓部分にメサ状の単位セル14が複数区画され、全体として単位セル14が行列状に配列される。
各トレンチ13は、エピタキシャル層4の表面10からエピタキシャル層4の厚さ方向にn+型表面層9を貫通して形成され、その最深部がn−型ドリフト層8の途中に位置している。これにより、各単位セル14は、n−型ドリフト層8からなるベース部と、当該ベース部上に配置され、エピタキシャル層4の表面10から露出するように形成されたn+型表面層9からなる表面部とを含む。
各トレンチ13の底面15および側面16(以下、これらを総称して「トレンチ13の内面」ということがある。)には、トレンチ13の内面に倣うように、本発明の第2導電型層の一例としてのp型層17(図1においてクロスハッチングが施された領域(後述するp型JTE構造22の領域を除く))が形成されている。p型層17は、トレンチ13の底面15全部および側面16の一部に形成されており、n−型ドリフト層8とn+型表面層9との界面においてn+型表面層9の下縁に接している。この実施形態では、p型層17は、トレンチ13の底面15および側面16からn−型ドリフト層8が露出しないように形成されている。これにより、トレンチ13の側面16には、トレンチ13の底部から順にp型層17およびn+型表面層9が露出している。p型層17とn+型表面層9との境界の深さ位置は、n−型ドリフト層8とn+型表面層9との界面の深さ位置に一致している。また、p型層17は、n−型ドリフト層8との間にpn接合部を形成している。
また、p型層17は、p型層17の他の部分に比べて高濃度な本発明の高濃度層の一例としてのp+型コンタクト層18を含む。p+型コンタクト層18は、p型層17とn−型ドリフト層8との境界から間隔を隔てた内側において当該境界に沿ってトレンチ13の底面15および側面16に形成されている。
p型層17は、トレンチ13の底面15と側面16との間において互いに異なる厚さを有している。具体的には、p型層17の底面15上の部分が側面16上の部分に比べて厚く、これにより、底面15と側面16との間でp型層17の厚さに差が設けられている。p型層17に内方されたp+型コンタクト層18についても同様に、底面15と側面16との間で厚さに差が設けられている。
p型層17は、トレンチ13の底面15と側面16との間において互いに異なる厚さを有している。具体的には、p型層17の底面15上の部分が側面16上の部分に比べて厚く、これにより、底面15と側面16との間でp型層17の厚さに差が設けられている。p型層17に内方されたp+型コンタクト層18についても同様に、底面15と側面16との間で厚さに差が設けられている。
外周領域12においてエピタキシャル層4には、n+型表面層9からn−型ドリフト層8が露出する深さまでエピタキシャル層4がエッチングされることによって除去領域19が形成されている。この実施形態では、除去領域19は、ストライプパターンのトレンチ13の長手方向両端部を横切るように、アクティブ領域11を取り囲む環状に形成されている。これにより、除去領域19は、ストライプパターンのトレンチ13に連なっている。つまり、除去領域19は、ストライプパターンの延長部で構成されている。また、除去領域19の外周縁は、図1に示すように、エピタキシャル層4の端面20に一致していてもよいし、エピタキシャル層4の端面20から内側に設定されていてもよい(図示せず)。
除去領域19の形成によって、n−型ドリフト層8は、アクティブ領域11の周囲からエピタキシャル層4の表面10に沿う横方向にエピタキシャル層4の端面20まで引き出された引き出し部21を有している。引き出し部21は、エピタキシャル層4の表面10に対して一段低くなった低段部となっている。
また、外周領域12においてn−型ドリフト層8には、本発明の終端構造の一例としてのp型JTE(Junction Termination Extension)構造22が形成されている。p型JTE構造22は、この実施形態では、アクティブ領域11を取り囲む環状に形成されている。具体的には、単位セル14および引き出し部21に跨るように、除去領域19の側面23および底面24(引き出し部21の上面)に倣って形成されている。これにより、p型JTE構造22は、n+型表面層9よりも深い位置に配置されている。p型JTE構造22は、エピタキシャル層4の端面20に向かって外側に広がる複数のリングによって構成されていてもよい。この場合、複数のリング間において、互いにドーパント濃度が同じであってもよいし、外側に向かってドーパント濃度が減少していてもよい。
また、外周領域12においてn−型ドリフト層8には、本発明の終端構造の一例としてのp型JTE(Junction Termination Extension)構造22が形成されている。p型JTE構造22は、この実施形態では、アクティブ領域11を取り囲む環状に形成されている。具体的には、単位セル14および引き出し部21に跨るように、除去領域19の側面23および底面24(引き出し部21の上面)に倣って形成されている。これにより、p型JTE構造22は、n+型表面層9よりも深い位置に配置されている。p型JTE構造22は、エピタキシャル層4の端面20に向かって外側に広がる複数のリングによって構成されていてもよい。この場合、複数のリング間において、互いにドーパント濃度が同じであってもよいし、外側に向かってドーパント濃度が減少していてもよい。
この実施形態では、p型JTE構造22は、ドーパント濃度の違いによって周方向に沿って分割されていて、相対的に高濃度な第1部分25(図1においてクロスハッチングが施された領域(p型層17の領域を除く))と、第1部分25に比べて低濃度な第2部分26(図1においてドットハッチングが施された領域)とを含む。
第1部分25は、第2部分26に対してアクティブ領域11に近い側に配置されている。この第1部分25において、p型JTE構造22は、第1部分25の他の部分に比べて高濃度なp+型コンタクト層27を含む。p+型コンタクト層27は、p型JTE構造22とn−型ドリフト層8との境界から間隔を隔てた内側において当該境界に沿って除去領域19の側面23および底面24に形成されている。
第1部分25は、第2部分26に対してアクティブ領域11に近い側に配置されている。この第1部分25において、p型JTE構造22は、第1部分25の他の部分に比べて高濃度なp+型コンタクト層27を含む。p+型コンタクト層27は、p型JTE構造22とn−型ドリフト層8との境界から間隔を隔てた内側において当該境界に沿って除去領域19の側面23および底面24に形成されている。
第2部分26は、複数のリングによって構成されている。第2部分26の最内周のリングは、図1および図2に示すように第1部分25に接していてもよいし、第1部分25に接していなくてもよい(図示せず)。
エピタキシャル層4上には、フィールド絶縁膜28が形成されている。フィールド絶縁膜28には、アクティブ領域11全部および外周領域12の一部を選択的に露出させるコンタクトホール29が形成されている。この実施形態では、コンタクトホール29の外周縁30は、第1部分25と第2部分26との境界に対してアクティブ領域11に近い側に設定されている。これにより、フィールド絶縁膜28は、第2部分26の全体および第1部分25の一部(たとえば、周端部)を覆っている。また、コンタクトホール29は、その幅が開口端に向かって広くなるテーパ形状に形成されていることが好ましい。
エピタキシャル層4上には、フィールド絶縁膜28が形成されている。フィールド絶縁膜28には、アクティブ領域11全部および外周領域12の一部を選択的に露出させるコンタクトホール29が形成されている。この実施形態では、コンタクトホール29の外周縁30は、第1部分25と第2部分26との境界に対してアクティブ領域11に近い側に設定されている。これにより、フィールド絶縁膜28は、第2部分26の全体および第1部分25の一部(たとえば、周端部)を覆っている。また、コンタクトホール29は、その幅が開口端に向かって広くなるテーパ形状に形成されていることが好ましい。
フィールド絶縁膜28上には、本発明の第1電極の一例としてのアノード電極31が形成されている。アノード電極31は、コンタクトホール29から露出するアクティブ領域11全体を覆うように形成されており、トレンチ13に埋め込まれた埋め込み部32と、埋め込み部32を覆うようにエピタキシャル層4の表面10に倣って形成された平面部33とを含む。
埋め込み部32は、トレンチ13の内面においてp+型コンタクト層18およびn+型表面層9に接していて、p+型コンタクト層18およびn+型表面層9との間にオーミック接合を形成している。
平面部33は、エピタキシャル層4の表面10においてn+型表面層9に接していて、n+型表面層9との間にオーミック接合を形成している。また、平面部33は、コンタクトホール29の外方へフランジ状に張り出している。この実施形態では、アノード電極31の平面部33の外周縁34は、p型JTE構造22の第1部分25と第2部分26との境界に対してアクティブ領域11から遠い側に位置している。つまり、アノード電極31の平面部33は、当該境界よりも第2部分26側にはみ出すオーバーラップ部35を有している。
平面部33は、エピタキシャル層4の表面10においてn+型表面層9に接していて、n+型表面層9との間にオーミック接合を形成している。また、平面部33は、コンタクトホール29の外方へフランジ状に張り出している。この実施形態では、アノード電極31の平面部33の外周縁34は、p型JTE構造22の第1部分25と第2部分26との境界に対してアクティブ領域11から遠い側に位置している。つまり、アノード電極31の平面部33は、当該境界よりも第2部分26側にはみ出すオーバーラップ部35を有している。
半導体装置1の最表面には、表面保護膜36が形成されている。表面保護膜36には、アノード電極31の一部をパッドとして選択的に露出させるパッド開口37が形成されている。ボンディングワイヤ等は、このパッド開口37を介してアノード電極31に接合される。
半導体装置1の各部の詳細について以下に説明を加える。
半導体装置1の各部の詳細について以下に説明を加える。
半導体装置1は、平面視正方形のチップ状である。そのサイズは、図1の紙面における上下左右方向の長さがそれぞれ0.5mm〜20mmである。すなわち、半導体装置1のチップサイズは、たとえば、0.5mm/角〜20mm/角である。
n+型基板2の厚さは、50μm〜700μmであり、n型バッファ層7の厚さは、0.1μm〜10μmであり、n−型ドリフト層8の厚さは、1μm〜100μmであり、n+型表面層9の厚さは、0.1μm〜10μmである。
n+型基板2の厚さは、50μm〜700μmであり、n型バッファ層7の厚さは、0.1μm〜10μmであり、n−型ドリフト層8の厚さは、1μm〜100μmであり、n+型表面層9の厚さは、0.1μm〜10μmである。
半導体装置1の各部で用いられるn型ドーパントとしては、たとえば、N(窒素)、P(リン)、As(ひ素)等を使用できる(以下、同じ)。一方、p型ドーパントとしては、たとえば、B(ホウ素)、Al(アルミニウム)等を使用できる。
n+型基板2のドーパント濃度は、1×1018〜1×1020cm−3であり、n型バッファ層7のドーパント濃度は、1×1016〜1×1018cm−3であり、n−型ドリフト層8のドーパント濃度は、1×1014〜1×1017cm−3であり、n+型表面層9のドーパント濃度は、1×1018〜1×1020cm−3であってもよい。
n+型基板2のドーパント濃度は、1×1018〜1×1020cm−3であり、n型バッファ層7のドーパント濃度は、1×1016〜1×1018cm−3であり、n−型ドリフト層8のドーパント濃度は、1×1014〜1×1017cm−3であり、n+型表面層9のドーパント濃度は、1×1018〜1×1020cm−3であってもよい。
p型層17のドーパント濃度は、1×1016〜1×1019cm−3であり、p+型コンタクト層18,27のドーパント濃度は、1×1018〜1×1021cm−3であってもよい。
p型JTE構造22の第1部分25のドーパント濃度は、1×1016〜1×1019cm−3であり、第2部分26のドーパント濃度は、1×1016〜1×1018cm−3であってもよい。
p型JTE構造22の第1部分25のドーパント濃度は、1×1016〜1×1019cm−3であり、第2部分26のドーパント濃度は、1×1016〜1×1018cm−3であってもよい。
互いに隣り合うトレンチ13の中央間の距離(ピッチ)は、たとえば、0.1μm〜10μmであってもよい。また、トレンチ13と除去領域19の深さは同じであってもよい。
カソード電極6の材料としては、たとえば、Ti/Ni/Au/Ag等を使用できる。
アノード電極31の埋め込み部32の材料としては、たとえば、ポリシリコン、W(タングステン)、Ti(チタン)またはそれらの合金等を使用できる。これらのうち、好ましくは、p型のポリシリコンを使用できる。これらの材料は、良好な埋め込み性を有するので、埋め込み部32のステップカバレッジを向上することができる。
カソード電極6の材料としては、たとえば、Ti/Ni/Au/Ag等を使用できる。
アノード電極31の埋め込み部32の材料としては、たとえば、ポリシリコン、W(タングステン)、Ti(チタン)またはそれらの合金等を使用できる。これらのうち、好ましくは、p型のポリシリコンを使用できる。これらの材料は、良好な埋め込み性を有するので、埋め込み部32のステップカバレッジを向上することができる。
アノード電極31の平面部33の材料としては、たとえば、Ti/Al等を使用できる。
フィールド絶縁膜28の材料としては、たとえば、SiO2(酸化シリコン)等を使用できる。また、フィールド絶縁膜28は、たとえば、プラズマCVDによって形成できる。その膜厚は、0.5μm〜3μmとすることができる。
フィールド絶縁膜28の材料としては、たとえば、SiO2(酸化シリコン)等を使用できる。また、フィールド絶縁膜28は、たとえば、プラズマCVDによって形成できる。その膜厚は、0.5μm〜3μmとすることができる。
表面保護膜36の材料としては、たとえば、SiO2(酸化シリコン)、SiN(窒化シリコン)、ポリイミド等を使用できる。また、表面保護膜36は、たとえば、プラズマCVDによって形成できる。その膜厚は、8000Å程度とされてもよい。
この半導体装置1によれば、アノード電極31がn+型表面層9にオーミック接合し、カソード電極6がn+型基板2にオーミック接合している。したがって、アノード電極31とカソード電極6との間(アノード−カソード間)にアノード側が正となるバイアスを与えることによって、低い立ち上がり電圧(順方向電圧)でアノード−カソード間に電流を流すことができる。そして、この電流は、p型層17とn−型ドリフト層8との間に適切なバイアスを与えることによって遮断することができる。
この半導体装置1によれば、アノード電極31がn+型表面層9にオーミック接合し、カソード電極6がn+型基板2にオーミック接合している。したがって、アノード電極31とカソード電極6との間(アノード−カソード間)にアノード側が正となるバイアスを与えることによって、低い立ち上がり電圧(順方向電圧)でアノード−カソード間に電流を流すことができる。そして、この電流は、p型層17とn−型ドリフト層8との間に適切なバイアスを与えることによって遮断することができる。
すなわち、p型層17とn−型ドリフト層8との間にp型層17側が負となるバイアスが与えられると、p型層17とn−型ドリフト層8との界面のpn接合部には、逆方向バイアスが印加されることになる。これにより、図3に破線で示すように、当該pn接合部から発生する空乏層38が、エピタキシャル層4の表面10に沿う横方向に広がり、単位セル14内が当該空乏層38で満たされる。この空乏層38が、アノード−カソード間を流れる電流を遮断する。一方、p型層17とn−型ドリフト層8との間にp型層17側が正となるバイアスが与えられると、単位セル14内に広がっている空乏層38の幅W1が縮められるので、単位セル14に電流路を確保できる。こうして、整流動作を簡単に行うことができる。
また、単位セル14がトレンチ13で区画されており、そのトレンチ13の内面にp型層17が形成されているので、単位セル14における電界集中を緩和することができる。そのため、空乏層38による電流の遮断時(逆方向バイアス印加時)の逆方向リーク電流の発生を低減することができる。
また、アノード電極31の埋め込み部32がn+型表面層9およびp型層17のいずれにもオーミック接合しているので、埋め込み部32を介してn+型表面層9とp型層17とを短絡させて同電位にすることができる。これにより、アノード−カソード間への逆方向バイアスを利用して、空乏層38を広げるためのバイアスを、n−型ドリフト層8とp型層17との間に与えることができる。具体的には、前述のように、アノード−カソード間にアノード側が正となるバイアスが与えられると、p型層17とn−型ドリフト層8との界面のpn接合部には、順方向バイアスが印加されることになる。このとき、電流路を遮断する程度の空乏層38が単位セル14に広がらないので、アノード−カソード間には電流が流れる。一方、アノード−カソード間にアノード側が負となるバイアスが与えられると(逆方向バイアス印加)、埋め込み部32を介してp型層17にも負バイアスが印加されることになる。この負バイアスの利用によって、前記pn接合部に逆方向バイアスを印加して空乏層38を単位セル14内に広げ、アノード−カソード間を流れる電流を遮断することができる。こうして、整流動作を一層簡単に行うことができる。
また、アノード電極31の埋め込み部32がn+型表面層9およびp型層17のいずれにもオーミック接合しているので、埋め込み部32を介してn+型表面層9とp型層17とを短絡させて同電位にすることができる。これにより、アノード−カソード間への逆方向バイアスを利用して、空乏層38を広げるためのバイアスを、n−型ドリフト層8とp型層17との間に与えることができる。具体的には、前述のように、アノード−カソード間にアノード側が正となるバイアスが与えられると、p型層17とn−型ドリフト層8との界面のpn接合部には、順方向バイアスが印加されることになる。このとき、電流路を遮断する程度の空乏層38が単位セル14に広がらないので、アノード−カソード間には電流が流れる。一方、アノード−カソード間にアノード側が負となるバイアスが与えられると(逆方向バイアス印加)、埋め込み部32を介してp型層17にも負バイアスが印加されることになる。この負バイアスの利用によって、前記pn接合部に逆方向バイアスを印加して空乏層38を単位セル14内に広げ、アノード−カソード間を流れる電流を遮断することができる。こうして、整流動作を一層簡単に行うことができる。
また、この半導体装置1では、外周領域12にp型JTE構造22が形成されているので、このp型JTE構造22とn−型ドリフト層8との界面のpn接合部から発生する空乏層によって、トレンチ13の底部(特に、最も外側に配置されたトレンチ13)における電界集中を緩和することができる。これにより、トレンチ13底部での逆方向リーク電流の発生を低減することができる。
図4は、本発明の第2実施形態に係る半導体装置41の模式的な断面図である。図4において、前述の図3に示された各部と対応する部分には同一の参照符号を付して示す。
前述の第1の実施形態では、p型層17は、n−型ドリフト層8がトレンチ13の側面16から露出しないように、トレンチ13の底面15全部および側面16の一部に形成されていた。これに対し、この第2実施形態の半導体装置41は、トレンチ13の側面16からn−型ドリフト層8が選択的に露出されるように、トレンチ13の底面15に形成されたp型層42を含む。このp型層42は、たとえば、トレンチ13の下方領域において、トレンチ13と同じ幅でトレンチ13の長手方向に沿って形成されている。また、p型層42は、p型層42とn−型ドリフト層8との境界から間隔を隔てた内側において当該境界に沿ってトレンチ13の底面15に形成されたp+型コンタクト層43を含む。
前述の第1の実施形態では、p型層17は、n−型ドリフト層8がトレンチ13の側面16から露出しないように、トレンチ13の底面15全部および側面16の一部に形成されていた。これに対し、この第2実施形態の半導体装置41は、トレンチ13の側面16からn−型ドリフト層8が選択的に露出されるように、トレンチ13の底面15に形成されたp型層42を含む。このp型層42は、たとえば、トレンチ13の下方領域において、トレンチ13と同じ幅でトレンチ13の長手方向に沿って形成されている。また、p型層42は、p型層42とn−型ドリフト層8との境界から間隔を隔てた内側において当該境界に沿ってトレンチ13の底面15に形成されたp+型コンタクト層43を含む。
また、半導体装置41は、トレンチ13の側面16に形成された絶縁膜44をさらに含む。絶縁膜44の材料としては、たとえば、酸化シリコン(SiO2)等を使用できる。絶縁膜44は、側面16から露出したn−型ドリフト層8およびn+型表面層9に跨るように、トレンチ13の最深部(トレンチ13の底面15)から開口端(エピタキシャル層4の表面10)に至るまで形成されている。また、絶縁膜44は、エピタキシャル層4の表面10に沿う横方向に、p型層42とp+型コンタクト層43との境界を横切るように形成されている。これにより、p+型コンタクト層43は、トレンチ13の両側面16に配置された絶縁膜44の間からトレンチ13の底面15として露出している。アノード電極31の埋め込み部32は、p+型コンタクト層43の露出した部分に接している一方、n−型ドリフト層8およびn+型表面層9に対しては、絶縁膜44を介して対向している。
この半導体装置41の絶縁膜44は、たとえば、図5(a)〜図5(d)に示す工程によって形成することができる。
まず、図5(a)に示すように、エピタキシャル層4の成長後、ドライエッチングによってトレンチ13を形成し、次にイオン注入によって、p型層42およびp+型コンタクト層43を形成する。このとき、イオンがトレンチ13の側面16にも注入されるので、p型層42およびp+型コンタクト層43は、トレンチ13の底面15だけでなく側面16にも形成される。
まず、図5(a)に示すように、エピタキシャル層4の成長後、ドライエッチングによってトレンチ13を形成し、次にイオン注入によって、p型層42およびp+型コンタクト層43を形成する。このとき、イオンがトレンチ13の側面16にも注入されるので、p型層42およびp+型コンタクト層43は、トレンチ13の底面15だけでなく側面16にも形成される。
次に、図5(b)に示すように、エピタキシャル層4の熱酸化を行う。ここで、エピタキシャル層4がn+型基板2の(0001)面(Si面)に形成されていると、当該Si面に平行なトレンチ13の底面15の酸化レートは、トレンチ13の側面16の酸化レートに比べて小さくなる。これにより、図5(b)に示すように、エピタキシャル層4の表面10およびトレンチ13の内面に倣って、トレンチ13の側面16上の部分が厚く、底面15上の部分が薄い膜厚差を有する絶縁膜45が形成される。この際、p型層42およびp+型コンタクト層43のトレンチ13の側面16上の部分が底面15上の部分に比べて薄く、さらに、トレンチ13の側面16の酸化が底面15に比べて速く進行する。そのため、トレンチ13の側面16に形成されていたp型層42およびp+型コンタクト層43を全て絶縁膜45に変質させる一方、トレンチ13の底面15のみにp型層42およびp+型コンタクト層43を残すことができる。
次に、図5(c)に示すように、ドライエッチングまたはウエットエッチングによって、絶縁膜45の相対的に薄い部分(トレンチ13の底面15およびエピタキシャル層4の表面10上の部分)を選択的に除去する。これにより、絶縁膜45の相対的に厚い部分(トレンチ13の側面16上の部分)が、絶縁膜44として側面16上に残存する。
次に、図5(d)に示すように、プラズマCVD等によって埋め込み部32を絶縁膜44の内側に埋め込む。
次に、図5(d)に示すように、プラズマCVD等によって埋め込み部32を絶縁膜44の内側に埋め込む。
この半導体装置41によれば、p型層42とn−型ドリフト層8との界面のpn接合部からは幅W1の空乏層を広げることができる一方、絶縁膜44とn−型ドリフト層8との界面からは幅W1に比べて狭い幅W2の空乏層を広げることができる。これにより、エピタキシャル層4の厚さ方向に複数の異なる幅を有する空乏層46を広げることができる。これにより、多様な整流動作を行うことができる。
むろん、第1実施形態の半導体装置1と同様の効果を達成することもできる。
図6は、本発明の第3実施形態に係る半導体装置61の模式的な断面図である。図6において、前述の図3に示された各部と対応する部分には同一の参照符号を付して示す。
前述の第1の実施形態では、p型層17は、n−型ドリフト層8がトレンチ13の側面16から露出しないように、トレンチ13の底面15全部および側面16の一部に形成されていた。これに対し、この第3実施形態の半導体装置61は、トレンチ13の側面16からn−型ドリフト層8が選択的に露出されるように、トレンチ13の底面15に形成されたp型層62を含む。このp型層62は、たとえば、トレンチ13の下方領域において、トレンチ13と同じ幅でトレンチ13の長手方向に沿って形成されている。また、p型層62は、p型層62とn−型ドリフト層8との境界から間隔を隔てた内側において当該境界に沿ってトレンチ13の底面15に形成されたp+型コンタクト層63を含む。
図6は、本発明の第3実施形態に係る半導体装置61の模式的な断面図である。図6において、前述の図3に示された各部と対応する部分には同一の参照符号を付して示す。
前述の第1の実施形態では、p型層17は、n−型ドリフト層8がトレンチ13の側面16から露出しないように、トレンチ13の底面15全部および側面16の一部に形成されていた。これに対し、この第3実施形態の半導体装置61は、トレンチ13の側面16からn−型ドリフト層8が選択的に露出されるように、トレンチ13の底面15に形成されたp型層62を含む。このp型層62は、たとえば、トレンチ13の下方領域において、トレンチ13と同じ幅でトレンチ13の長手方向に沿って形成されている。また、p型層62は、p型層62とn−型ドリフト層8との境界から間隔を隔てた内側において当該境界に沿ってトレンチ13の底面15に形成されたp+型コンタクト層63を含む。
アノード電極31の埋め込み部32は、トレンチ13の底面15においてp+型コンタクト層63に接していて、p+型コンタクト層63との間にオーミック接合を形成している。一方、埋め込み部32は、トレンチ13の側面16においてn−型ドリフト層8に接していて、n−型ドリフト層8との間にショットキー接合を形成している。
この半導体装置61のショットキー接合部は、たとえば、図7(a)〜図7(d)に示す工程によって形成することができる。
この半導体装置61のショットキー接合部は、たとえば、図7(a)〜図7(d)に示す工程によって形成することができる。
まず、図7(a)に示すように、エピタキシャル層4の成長後、ドライエッチングによってトレンチ13を形成し、次にイオン注入によって、p型層62およびp+型コンタクト層63を形成する。このとき、イオンがトレンチ13の側面16にも注入されるので、p型層62およびp+型コンタクト層63は、トレンチ13の底面15だけでなく側面16にも形成される。
次に、図7(b)に示すように、エピタキシャル層4の熱酸化を行う。ここで、エピタキシャル層4がn+型基板2の(0001)面(Si面)に形成されていると、当該Si面に平行なトレンチ13の底面15の酸化レートは、トレンチ13側面16の酸化レートに比べて小さくなる。これにより、図7(b)に示すように、エピタキシャル層4の表面10およびトレンチ13の内面に倣って、トレンチ13の側面16上の部分が厚く、底面15上の部分が薄い膜厚差を有する絶縁膜64が形成される。この際、p型層62およびp+型コンタクト層63のトレンチ13の側面16上の部分が底面15上の部分に比べて薄く、さらに、トレンチ13の側面16の酸化が底面15に比べて速く進行する。そのため、トレンチ13の側面16に形成されていたp型層62およびp+型コンタクト層63を全て絶縁膜64に変質させる一方、トレンチ13の底面15のみにp型層62およびp+型コンタクト層63を残すことができる。
次に、図7(c)に示すように、ドライエッチングまたはウエットエッチングによって、絶縁膜64全部を除去する。これにより、トレンチ13の側面16からn−型ドリフト層8が露出する。
次に、図7(d)に示すように、プラズマCVD等によって埋め込み部32をトレンチ13に埋め込む。
次に、図7(d)に示すように、プラズマCVD等によって埋め込み部32をトレンチ13に埋め込む。
この半導体装置61によれば、p型層62とn−型ドリフト層8との界面のpn接合部からは幅W1の空乏層を広げることができる一方、埋め込み部32とn−型ドリフト層8との界面のショットキー接合部からは幅W1に比べて狭い幅W3の空乏層を広げることができる。これにより、エピタキシャル層4の厚さ方向に複数の異なる幅を有する空乏層65を広げることができる。これにより、多様な整流動作を行うことができる。
むろん、第1実施形態の半導体装置1と同様の効果を達成することもできる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の各実施形態の開示から把握される上記特徴は、異なる実施形態間でも互いに組み合わせることができる。たとえば、図8(第4実施形態)の半導体装置81のように、第1実施形態と第2実施形態とが組み合わせてもよい。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の各実施形態の開示から把握される上記特徴は、異なる実施形態間でも互いに組み合わせることができる。たとえば、図8(第4実施形態)の半導体装置81のように、第1実施形態と第2実施形態とが組み合わせてもよい。
また、前述の半導体装置1,41,61,81の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置1において、p型の部分がn型であり、n型の部分がp型であってもよい。
本発明の半導体装置(半導体パワーデバイス)は、たとえば、電気自動車(ハイブリッド車を含む)、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置(とくに自家発電装置)が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
本発明の半導体装置(半導体パワーデバイス)は、たとえば、電気自動車(ハイブリッド車を含む)、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置(とくに自家発電装置)が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1 半導体装置
2 n+型基板
4 エピタキシャル層
5 (n+型基板)裏面
6 カソード電極
7 n型バッファ層
8 n−型ドリフト層
9 n+型表面層
10 (エピタキシャル層)表面
11 アクティブ領域
12 外周領域
13 トレンチ
14 単位セル
15 (トレンチ)底面
16 (トレンチ)側面
17 p型層
18 p+型コンタクト層
19 除去領域
22 p型JTE構造
23 (除去領域)側面
24 (除去領域)底面
31 アノード電極
32 埋め込み部
41 半導体装置
42 p型層
43 p+型コンタクト層
44 絶縁膜
61 半導体装置
62 p型層
63 p+型コンタクト層
81 半導体装置
2 n+型基板
4 エピタキシャル層
5 (n+型基板)裏面
6 カソード電極
7 n型バッファ層
8 n−型ドリフト層
9 n+型表面層
10 (エピタキシャル層)表面
11 アクティブ領域
12 外周領域
13 トレンチ
14 単位セル
15 (トレンチ)底面
16 (トレンチ)側面
17 p型層
18 p+型コンタクト層
19 除去領域
22 p型JTE構造
23 (除去領域)側面
24 (除去領域)底面
31 アノード電極
32 埋め込み部
41 半導体装置
42 p型層
43 p+型コンタクト層
44 絶縁膜
61 半導体装置
62 p型層
63 p+型コンタクト層
81 半導体装置
Claims (10)
- 半導体層と、
前記半導体層の表面部に選択的に形成され、当該表面部に所定の形状の単位セルを区画するトレンチと、
前記トレンチの内面の一部または全部に倣うように形成された第2導電型層と、
前記単位セルにおいて前記半導体層の表面から露出するように形成された第1導電型の表面層と、
前記半導体層の裏面から露出するように形成された第1導電型の裏面層と、
前記半導体層の前記表面層と前記裏面層との間に形成され、前記表面層および前記裏面層に比べて低濃度な第1導電型のドリフト層と、
前記表面層に接していて、前記表面層との間にオーミック接合を形成する第1電極と、
前記裏面層に接していて、前記裏面層との間にオーミック接合を形成する第2電極とを含む、半導体装置。 - 前記第1電極は、前記半導体層の前記表面を覆うように形成されていて、前記トレンチに埋め込まれた埋め込み部を含む、請求項1に記載の半導体装置。
- 前記第2導電型層は、前記トレンチの前記内面の一部から前記ドリフト層が露出されるように形成されており、
前記埋め込み部は、前記露出したドリフト層との間にショットキー接合を形成している、請求項2に記載の半導体装置。 - 前記半導体装置は、前記トレンチの前記内面の一部に形成された絶縁膜をさらに含む、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記第2導電型層は、前記トレンチの前記内面から露出する部分に形成され、当該第2導電型層の他の部分に比べて高濃度な高濃度層を含む、請求項2に記載の半導体装置。
- 前記埋め込み部は、前記高濃度層との間にオーミック接合を形成している、請求項5に記載の半導体装置。
- 前記埋め込み部は、ポリシリコン、タングステン(W)、チタン(Ti)またはそれらの合金からなる、請求項2、3、5、6または請求項2に係る請求項4に記載の半導体装置。
- 前記半導体層は、絶縁破壊電界が1.5MV/cm以上のワイドバンドギャップ半導体からなる、請求項1〜7のいずれか一項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体が、炭化シリコン(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)またはダイヤモンドからなる、請求項8に記載の半導体装置。
- 前記半導体層の前記表面は、前記単位セルが配置されたアクティブ領域と、前記アクティブ領域を取り囲む外周領域とに区画されており、
前記半導体装置は、
前記外周領域において前記半導体層の前記表面部に形成された除去領域と、
前記除去領域の内面の一部または全部に倣うように形成され、前記表面層よりも深い位置に配置された第2導電型の終端構造とをさらに含む、請求項1〜9のいずれか一項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012282882A JP2014127573A (ja) | 2012-12-26 | 2012-12-26 | 半導体装置 |
PCT/JP2013/084678 WO2014104100A1 (ja) | 2012-12-26 | 2013-12-25 | 半導体装置 |
US14/655,658 US9472688B2 (en) | 2012-12-26 | 2013-12-25 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012282882A JP2014127573A (ja) | 2012-12-26 | 2012-12-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014127573A true JP2014127573A (ja) | 2014-07-07 |
Family
ID=51021178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012282882A Pending JP2014127573A (ja) | 2012-12-26 | 2012-12-26 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9472688B2 (ja) |
JP (1) | JP2014127573A (ja) |
WO (1) | WO2014104100A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018082158A (ja) * | 2016-11-10 | 2018-05-24 | ローム株式会社 | 半導体装置 |
JP2018093207A (ja) * | 2014-07-22 | 2018-06-14 | 株式会社Flosfia | 結晶性半導体膜および板状体ならびに半導体装置 |
JP2019050290A (ja) * | 2017-09-11 | 2019-03-28 | Tdk株式会社 | ショットキーバリアダイオード |
US10971634B2 (en) | 2017-06-29 | 2021-04-06 | Mitsubishi Electric Corporation | Oxide semiconductor device and method of manufacturing oxide semiconductor device |
JP2022036203A (ja) * | 2017-03-16 | 2022-03-04 | ローム株式会社 | 半導体装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3038162B1 (en) * | 2014-12-24 | 2019-09-04 | ABB Schweiz AG | Junction barrier Schottky rectifier |
WO2016189660A1 (ja) * | 2015-05-26 | 2016-12-01 | 株式会社日立製作所 | 半導体装置およびその製造方法、並びに半導体装置の検査方法 |
CN107293601B (zh) * | 2016-04-12 | 2021-10-22 | 朱江 | 一种肖特基半导体装置及其制备方法 |
CN105957900A (zh) * | 2016-06-03 | 2016-09-21 | 电子科技大学 | 一种具有高耐压低导通压降特性的金属氧化物二极管 |
US9704949B1 (en) * | 2016-06-30 | 2017-07-11 | General Electric Company | Active area designs for charge-balanced diodes |
CN106653866A (zh) * | 2016-12-20 | 2017-05-10 | 西安电子科技大学 | GaAs基固态等离子体PiN二极管及其制备方法 |
JP7008293B2 (ja) * | 2017-04-27 | 2022-01-25 | 国立研究開発法人情報通信研究機構 | Ga2O3系半導体素子 |
WO2020238587A1 (zh) * | 2019-05-29 | 2020-12-03 | 西安电子科技大学 | 一种结型势垒肖特基二极管 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6855970B2 (en) * | 2002-03-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
JP2005079339A (ja) | 2003-08-29 | 2005-03-24 | National Institute Of Advanced Industrial & Technology | 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器 |
JP2006318956A (ja) * | 2005-05-10 | 2006-11-24 | Sumitomo Electric Ind Ltd | ショットキーダイオードを有する半導体装置 |
JP2008130913A (ja) * | 2006-11-22 | 2008-06-05 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2011009797A (ja) | 2010-10-15 | 2011-01-13 | Sumitomo Electric Ind Ltd | ショットキーダイオードを有する半導体装置 |
-
2012
- 2012-12-26 JP JP2012282882A patent/JP2014127573A/ja active Pending
-
2013
- 2013-12-25 WO PCT/JP2013/084678 patent/WO2014104100A1/ja active Application Filing
- 2013-12-25 US US14/655,658 patent/US9472688B2/en active Active
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018093207A (ja) * | 2014-07-22 | 2018-06-14 | 株式会社Flosfia | 結晶性半導体膜および板状体ならびに半導体装置 |
JP2019057716A (ja) * | 2014-07-22 | 2019-04-11 | 株式会社Flosfia | 半導体装置 |
JP2020074443A (ja) * | 2014-07-22 | 2020-05-14 | 株式会社Flosfia | 結晶性半導体膜および半導体装置 |
JP2020113774A (ja) * | 2014-07-22 | 2020-07-27 | 株式会社Flosfia | 半導体装置 |
US11682702B2 (en) | 2014-07-22 | 2023-06-20 | Flosfia Inc. | Crystalline semiconductor film, plate-like body and semiconductor device |
JP2018082158A (ja) * | 2016-11-10 | 2018-05-24 | ローム株式会社 | 半導体装置 |
US11145714B2 (en) | 2016-11-10 | 2021-10-12 | Rohm Co., Ltd. | Semiconductor device |
JP2022036203A (ja) * | 2017-03-16 | 2022-03-04 | ローム株式会社 | 半導体装置 |
JP7260682B2 (ja) | 2017-03-16 | 2023-04-18 | ローム株式会社 | 半導体装置 |
US10971634B2 (en) | 2017-06-29 | 2021-04-06 | Mitsubishi Electric Corporation | Oxide semiconductor device and method of manufacturing oxide semiconductor device |
JP2019050290A (ja) * | 2017-09-11 | 2019-03-28 | Tdk株式会社 | ショットキーバリアダイオード |
JP7147141B2 (ja) | 2017-09-11 | 2022-10-05 | Tdk株式会社 | ショットキーバリアダイオード |
Also Published As
Publication number | Publication date |
---|---|
US9472688B2 (en) | 2016-10-18 |
US20160005884A1 (en) | 2016-01-07 |
WO2014104100A1 (ja) | 2014-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014104100A1 (ja) | 半導体装置 | |
JP6061181B2 (ja) | 半導体装置 | |
JP6112600B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2015060441A1 (ja) | 半導体装置および半導体パッケージ | |
US20220140095A1 (en) | Semiconductor device and method for manuracturing the same | |
JP6164636B2 (ja) | 半導体装置 | |
JP5920970B2 (ja) | 半導体装置 | |
WO2017126472A1 (ja) | 半導体装置 | |
JP6844163B2 (ja) | 炭化珪素半導体装置 | |
JP6065198B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2019165206A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
JP6164604B2 (ja) | 半導体装置 | |
JP5999678B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014041920A (ja) | 半導体装置 | |
JP6061175B2 (ja) | 半導体装置 | |
WO2015174380A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018098447A (ja) | Mosfet | |
JP2019057729A (ja) | SiC半導体装置およびその製造方法 | |
JP2018064022A (ja) | 炭化珪素半導体装置 |