JP2014110332A - 半導体発光装置 - Google Patents
半導体発光装置 Download PDFInfo
- Publication number
- JP2014110332A JP2014110332A JP2012264319A JP2012264319A JP2014110332A JP 2014110332 A JP2014110332 A JP 2014110332A JP 2012264319 A JP2012264319 A JP 2012264319A JP 2012264319 A JP2012264319 A JP 2012264319A JP 2014110332 A JP2014110332 A JP 2014110332A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type diffusion
- semiconductor light
- led
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】コンパクトで十分な発光効率が得られ、且つ充分なサージ保護が可能な半導体発光装置を提供する。
【解決手段】半導体基板1上に、サージ保護用のツェナーダイオードZDと並列に接続して使用する半導体発光素子であるLED2を搭載した半導体発光装置10であり、半導体基板1のLED2を搭載する表面側にP型拡散層11とN型拡散層12とを、その間にツェナーダイオードZDを形成するように設ける。そのP型拡散層11とN型拡散層12の各表面に、それぞれLED接続用の電極3,4を設け、その各電極3,4から離れた位置にそれぞれ給電用の電極5,6を設ける。そして、LED2のカソード側とアノード側の金バンプ21,22をそれぞれLED接続用の各電極3,4に電気的に接続すると共に固着して、LED2を半導体基板1上にフリップチップ実装している。
【選択図】 図1
【解決手段】半導体基板1上に、サージ保護用のツェナーダイオードZDと並列に接続して使用する半導体発光素子であるLED2を搭載した半導体発光装置10であり、半導体基板1のLED2を搭載する表面側にP型拡散層11とN型拡散層12とを、その間にツェナーダイオードZDを形成するように設ける。そのP型拡散層11とN型拡散層12の各表面に、それぞれLED接続用の電極3,4を設け、その各電極3,4から離れた位置にそれぞれ給電用の電極5,6を設ける。そして、LED2のカソード側とアノード側の金バンプ21,22をそれぞれLED接続用の各電極3,4に電気的に接続すると共に固着して、LED2を半導体基板1上にフリップチップ実装している。
【選択図】 図1
Description
この発明は、発光ダイオード(「LED」と略称する)を搭載したLEDパッケージのような半導体発光装置に関する。
近年、半導体発光素子であるLEDを電極が形成された基板上に実装し、それを透明樹脂で封止したLEDパッケージが、半導体発光装置として多用されている。このような半導体発光装置は、従来から各種表示用や電飾用などに広く使用されていたが、その輝度が増加すると共に白色光も作れるようになり、しかも消費電力が極めて少ないので、省エネルギー化を図るため、照明用や各種ディスプレイのバックライトなどにも多用されるようになってきた。
そのLEDは砒素化ガリウム(GaAs)や窒化ガリウム(GaN)等の化合物半導体でできているため、静電気放電などのサージ電圧に対して弱い。そのため、LEDの駆動回路にはサージ保護回路が必要になる。
そこで、例えば特許文献1に記載されているように、LEDチップを実装する半導体基板自体に、サージ保護素子としてツェナーダイオードを形成したLEDパッケージがある。
そこで、例えば特許文献1に記載されているように、LEDチップを実装する半導体基板自体に、サージ保護素子としてツェナーダイオードを形成したLEDパッケージがある。
そのLEDパッケージは図9に示すように、N型半導体基板102のLED112を搭載する表面側の一部にP型領域103を形成し、その表面に絶縁膜105を形成している。そして、その絶縁膜105の各開口を通してN型半導体基板102と導通するカソード電極106と、P型領域103と導通するアノード電極107とを設け、裏面の全面に裏面電極108を設けて、サージ保護素子であるツェナーダイオード100を構成している。
そして、LED112を、そのアノードをツェナーダイオード100のカソード電極106に直接接続して、N型半導体基板102上に立てて搭載し、カソードを配線用のワイヤ109によってアノード電極107に接続している。さらに、上部が折れ曲がって裏面電極108に密着した金属フレーム101aと、配線用のワイヤ104によってアノード電極107と接続された金属フレーム101bとを備えている。
これらを、光透過性樹脂113で封止して、金属フレーム101a,101bのみを外部に突出させて、LEDパッケージ110を構成している。
これらを、光透過性樹脂113で封止して、金属フレーム101a,101bのみを外部に突出させて、LEDパッケージ110を構成している。
このLEDパッケージ110の等価回路は図10に示すように、ツェナーダイオード100とLED112とが、並列に且つ順方向が逆向きになるように接続された回路になる。
したがって、給電端子となる金属フレーム101a,101bから、LED112に駆動電圧を印加し、所定の駆動電流iを流してLED112を発光させることができる。
そのLED112の駆動中に、ツェナーダイオード100の降伏電圧以上の異常電圧が印加されると、ツェナーダイオード100が導通してその異常電圧による異常電流をバイパスするため、LED112に異常電流が流れることはない。このようにして、LED112を異常電圧であるサージ電圧に対して保護することができる。
したがって、給電端子となる金属フレーム101a,101bから、LED112に駆動電圧を印加し、所定の駆動電流iを流してLED112を発光させることができる。
そのLED112の駆動中に、ツェナーダイオード100の降伏電圧以上の異常電圧が印加されると、ツェナーダイオード100が導通してその異常電圧による異常電流をバイパスするため、LED112に異常電流が流れることはない。このようにして、LED112を異常電圧であるサージ電圧に対して保護することができる。
しかしながら、このような従来のLEDパッケージの構造では、LED112が、アノードだけを半導体基板上の電極(カソード電極106)に直接電気的に接続すると共に固着して、半導体基板上に立てて搭載されている。そのため、LED112のカソードと半導体基板上の他方の電極(アノード電極107)とをワイヤで電気的に接続する工程が必要になるばかりか、LEDパッケージの高さが高くなる。しかも、LEDを電極面を下向きにして、半導体基板上にフリップチップ実装した場合に比べて、正面方向(図9では上方)への有効な発光光量(出力)が低下する等の問題がある。
さらに、図9に示したLEDパッケージの等価回路は、実際には図10に示したようにはならず、金属フレーム101aに印加される正電圧は、ツェナーダイオード100を構成するN型半導体基板102を通してLED112のアノードに印加される。すなわち、LED112の給電回路に、N型半導体基板102の抵抗が直列に挿入された回路になる。
そのN型半導体基板102の抵抗は、サージ電圧による大電流に対する電流制限抵抗としての機能も果すが、N型半導体基板102の厚さが比較的厚いため抵抗値が必要以上に大きくなり、LED112の発光出力が低下し、駆動電力に対する発光効率が低下するという問題もあった。
そのN型半導体基板102の抵抗は、サージ電圧による大電流に対する電流制限抵抗としての機能も果すが、N型半導体基板102の厚さが比較的厚いため抵抗値が必要以上に大きくなり、LED112の発光出力が低下し、駆動電力に対する発光効率が低下するという問題もあった。
この発明は、半導体発光装置におけるこれらの問題を解決するためになされたものであり、内部にサージ保護素子としてツェナーダイオードを形成した半導体基板上に、半導体発光素子をフリップチップ実装できるようにする。さらに、半導体発光素子への給電回路に最適な電流制限抵抗(保護抵抗)を挿入できるようにする。それによって、コンパクトで十分な発光効率が得られ、且つ充分なサージ保護が可能な半導体発光装置を提供することを目的とする。
この発明は、上記の目的を達成するため、半導体基板上に、サージ保護用のツェナーダイオードと並列に接続して使用する半導体発光素子を搭載した半導体発光装置を、次のように構成したことを特徴とする。
上記半導体基板の半導体発光素子を搭載する側の表面にP型拡散層とN型拡散層とを、上記ツェナーダイオードを形成するように形成している。
上記P型拡散層とN型拡散層の各表面に、それぞれ半導体発光素子接続用の電極を設けると共に、そのP型拡散層とN型拡散層の各表面又は各裏面に、それぞれ上記半導体発光素子接続用の電極から離れた給電用の電極を設けている。
上記半導体発光素子を、上記各半導体発光素子接続用の各電極に電気的に接続すると共に固着して実装している。
上記半導体基板の半導体発光素子を搭載する側の表面にP型拡散層とN型拡散層とを、上記ツェナーダイオードを形成するように形成している。
上記P型拡散層とN型拡散層の各表面に、それぞれ半導体発光素子接続用の電極を設けると共に、そのP型拡散層とN型拡散層の各表面又は各裏面に、それぞれ上記半導体発光素子接続用の電極から離れた給電用の電極を設けている。
上記半導体発光素子を、上記各半導体発光素子接続用の各電極に電気的に接続すると共に固着して実装している。
上記半導体発光装置において、上記半導体基板の裏面側から上記P型拡散層の裏面に到達する第1の穴と上記N型拡散層の裏面に達する第2の穴とを設け、その第1の穴及び第2の穴の各内周面及び上記半導体基板の裏面を覆う絶縁層を形成し、上記給電用の各電極を、上記第1の穴及び第2の穴の内周面の上記絶縁層上に、それぞれ上記半導体基板の裏面から上記P型拡散層及びN型拡散層の各裏面に個別に到達するように設けてもよい。
上記第1の穴及び第2の穴を、上記P型拡散層と導通する給電用の電極及び上記N型拡散層と導通する給電用の電極に対して、それぞれ複数個ずつ設けるのが望ましい。
上記第1の穴及び第2の穴を、上記P型拡散層と導通する給電用の電極及び上記N型拡散層と導通する給電用の電極に対して、それぞれ複数個ずつ設けるのが望ましい。
これらの半導体発光装置において、上記P型拡散層とN型拡散層とが直接接合して上記ツェナーダイオードを形成するとよい。
上記P型拡散層及びN型拡散層によって、上記半導体基板の上記半導体発光素子を搭載する側の表面全体が覆われているとよい。
上記P型拡散層及びN型拡散層によって、上記半導体基板の上記半導体発光素子を搭載する側の表面全体が覆われているとよい。
この発明による半導体発光装置は、半導体基板の表面側にP型拡散層とN型拡散層と設けて、サージ保護用のツェナーダイオードを形成し、その上に半導体発光素子をフリップチップ実装しているので、有効な発光光量を最大限にすることができ、高さも低くコンパクトに構成でき、ワイヤ配線の工数も省くことができる。
また、半導体発光素子への給電回路の正極側にP型拡散層によって、負極側にN型拡散層によって、それぞれ発光効率を実質的に殆ど低下させない最適な電流制限抵抗を挿入することができる。それによって、コンパクトで高い発光効率が得られ、且つ充分なサージ保護が可能になる。
また、半導体発光素子への給電回路の正極側にP型拡散層によって、負極側にN型拡散層によって、それぞれ発光効率を実質的に殆ど低下させない最適な電流制限抵抗を挿入することができる。それによって、コンパクトで高い発光効率が得られ、且つ充分なサージ保護が可能になる。
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
〔第1の実施形態〕
まず、この発明による半導体発光装置の第1の実施形態を図1及び図2によって説明する。図1はその半導体発光装置の模式的な断面図であり、図2はその等価回路図である。
〔第1の実施形態〕
まず、この発明による半導体発光装置の第1の実施形態を図1及び図2によって説明する。図1はその半導体発光装置の模式的な断面図であり、図2はその等価回路図である。
図1に示す半導体発光装置10は、半導体基板1上に半導体発光素子であるチップ状のLED(発光ダイオード)2を、フリップチップ実装して搭載している。
半導体基板1は、不純物がドープされていないシリコン(Si)又はゲルマニウム(Ge)等の真性半導体の基板のLED2を搭載する表面側に、P型拡散層11とN型拡散層12とを設けている。
半導体基板1は、不純物がドープされていないシリコン(Si)又はゲルマニウム(Ge)等の真性半導体の基板のLED2を搭載する表面側に、P型拡散層11とN型拡散層12とを設けている。
P型拡散層11は、平面形状が長方形の半導体基板1における表面側の一半部(図1では右半部)に硼素(B)がドープされた層であり、N型拡散層12は、その他半部(図1では左半部)に燐(P)又は砒素(As)がドープされた層である。
この例では、そのP型拡散層11とN型拡散層12とが直接接合(PN接合)して、その間にサージ保護用のツェナーダイオードZDを形成している。また、このP型拡散層1
1とN型拡散層12によって、半導体基板1のLED2を搭載する側の表面全体が覆われている。このP型拡散層11とN型拡散層12の厚みは1〜2μm程度である。
この例では、そのP型拡散層11とN型拡散層12とが直接接合(PN接合)して、その間にサージ保護用のツェナーダイオードZDを形成している。また、このP型拡散層1
1とN型拡散層12によって、半導体基板1のLED2を搭載する側の表面全体が覆われている。このP型拡散層11とN型拡散層12の厚みは1〜2μm程度である。
さらに、そのP型拡散層11とN型拡散層12の各表面に、それぞれ半導体発光素子接続用の電極であるLED接続用の電極3,4を設けると共に、その各表面にそれぞれLED接続用の電極3,4から離れた給電用の電極5,6を設けている。その各電極3〜6は、それぞれP型拡散層11又はN型拡散層12の表面に、電解メッキ又はスパッタ等によって、下層側から銅(Cu)層、ニッケル(Ni)層、及び金(Au)層が順に積層して形成されている。
各層の厚さとしては、銅層は5μm以上、ニッケル層は3μm以上、金層は薄い方が好ましいが0.2μm以上は必要である。
各層の厚さとしては、銅層は5μm以上、ニッケル層は3μm以上、金層は薄い方が好ましいが0.2μm以上は必要である。
一方、チップ状のLED2の下面には、カソード側の接続電極である金バンプ21と、アノード側の接続電極である金バンプ22が設けられている。
そして、そのLED2を半導体基板1上に設けられたLED接続用の電極3,4の中央部の上に金バンプ21,22が載るように位置合わせして、圧力と熱を加えて、電極3と金バンプ21、電極4と金バンプ22とをそれぞれ共晶接合させている。それによって、LED2が、そのカソードとアノードがLED接続用の電極3,4と電気的に接続すると共に機械的に固着され、半導体基板1上にフリップチップ実装される。
この半導体発光装置10における半導体基板1の少なくともLED2を実装した側は、光透過性の樹脂によって封止されてLEDパッケージとなるが、その樹脂は図示を省略している。
そして、そのLED2を半導体基板1上に設けられたLED接続用の電極3,4の中央部の上に金バンプ21,22が載るように位置合わせして、圧力と熱を加えて、電極3と金バンプ21、電極4と金バンプ22とをそれぞれ共晶接合させている。それによって、LED2が、そのカソードとアノードがLED接続用の電極3,4と電気的に接続すると共に機械的に固着され、半導体基板1上にフリップチップ実装される。
この半導体発光装置10における半導体基板1の少なくともLED2を実装した側は、光透過性の樹脂によって封止されてLEDパッケージとなるが、その樹脂は図示を省略している。
この半導体発光装置10を等価回路で表すと図2に示すようになり、LED2は、半導体基板1内のツェナーダイオードZDと並列に且つ順方向が逆向きになるように接続されて使用される。また、LED接続用の電極3と給電用の電極5との間に、その間隔に応じたP型拡散層11による抵抗R1が介挿され、LED接続用の電極4と給電用の電極6との間に、その間隔に応じたN型拡散層12による抵抗R2が介挿される。
この半導体発光装置10の給電用の電極5,6と直流電源Eの陰極及び陽極とを、それぞれ配線用のワイヤ7,8によって接続することによって、LED2に駆動電流iを流して発光させることができる。配線用のワイヤ7,8は、金、銅、またはアルミニウム等の導電性が高い金属で作られる。
この場合、LED2が半導体基板1上にフリップチップ実装されているので、LEDパッケージの高さを低くして、コンパクトにすることができ、図1で上方への有効な発光効率を最大にすることができる。また、LEDと半導体基板上の電極とを接続するワイヤ配線が不要である。
この場合、LED2が半導体基板1上にフリップチップ実装されているので、LEDパッケージの高さを低くして、コンパクトにすることができ、図1で上方への有効な発光効率を最大にすることができる。また、LEDと半導体基板上の電極とを接続するワイヤ配線が不要である。
また、前述した従来例と同様に、LED2の駆動中に、電極3,4間にツェナーダイオードZDの降伏電圧以上の異常電圧が印加されると、ツェナーダイオードZDが導通してその異常電圧による異常電流をバイパスするため、LED2に異常電流が流れることはない。したがって、LED2を異常電圧であるサージ電圧に対して保護することができる。
ここで、LED2の駆動電圧をVf、LED2の耐圧をVb、ツェナーダイオードZDの降伏電圧をVzとすると、これらの電圧の大きさが次式の関係を満たすようにする。
Vb>Vz>Vf
ここで、LED2の駆動電圧をVf、LED2の耐圧をVb、ツェナーダイオードZDの降伏電圧をVzとすると、これらの電圧の大きさが次式の関係を満たすようにする。
Vb>Vz>Vf
すなわち、ツェナーダイオードZDの降伏電圧VzがLED2の耐圧Vbより低いことにより、LED2の順方向に過電圧が印加されたとき、LED2が破壊する前にツェナーダイオードZDに降伏電流が流れ、LED2が破壊しないように保護することができる。ツェナーダイオードZDの降伏電圧VzがLED2の駆動電圧Vfより高いことにより、
LED2の順方向に通常の駆動電圧Vfが印加されているときには、ツェナーダイオードZDには電流が流れず、LED2に駆動電圧Vfに相当する駆動電流iが流れて発光する。
なお、LED2に逆方向の電圧が印加された場合は、ツェナーダイオードZDには順方向の電圧印加になるので、ツェナーダイオードZDに電流が流れる。
LED2の順方向に通常の駆動電圧Vfが印加されているときには、ツェナーダイオードZDには電流が流れず、LED2に駆動電圧Vfに相当する駆動電流iが流れて発光する。
なお、LED2に逆方向の電圧が印加された場合は、ツェナーダイオードZDには順方向の電圧印加になるので、ツェナーダイオードZDに電流が流れる。
また、図2に示したように、LED2とツェナーダイオードZDの逆並列回路に流れる電流は、電極6と電極4との間のN型拡散層12による抵抗R2を通して流入し、電極3と電極5との間のP型拡散層11による抵抗R1を通して流出する。したがって、この抵抗R2,R1が、LED2に対する電流制限抵抗として機能して、サージ電圧による過電流を低減するため、LED2の保護を一層高めることができる。
そして、この抵抗R2,R1の抵抗値は、電極6と電極4の間隔及び電極3と電極5の間隔によって任意に調整できるので、LED2の発光効率を実質的に殆ど低下させない最適な抵抗値にすることができる。
また、P型拡散層11とN型拡散層12を半導体基板1の表面全体を覆うように広く形成することによって、抵抗R2,R1の抵抗値を小さくして、LED2の発光効率の低下を少なくすることができる。また、P型拡散層11とN型拡散層12に流れる電流による発熱が、熱伝導率が高い半導体基板1を通して高率よく放熱できる効果もある。
また、P型拡散層11とN型拡散層12を半導体基板1の表面全体を覆うように広く形成することによって、抵抗R2,R1の抵抗値を小さくして、LED2の発光効率の低下を少なくすることができる。また、P型拡散層11とN型拡散層12に流れる電流による発熱が、熱伝導率が高い半導体基板1を通して高率よく放熱できる効果もある。
〔第2の実施形態〕
次に、この発明による半導体発光装置の第2の実施形態を図3によって説明する。図3はその半導体発光装置の模式的な断面図である。この図3において、図1と対応する部分には同一の符号を付している。
図3に示す半導体発光装置10の半導体基板は、不純物として硼素(B)がドープされたシリコン又はゲルマニウム等によるP型半導体基板1Pである。
次に、この発明による半導体発光装置の第2の実施形態を図3によって説明する。図3はその半導体発光装置の模式的な断面図である。この図3において、図1と対応する部分には同一の符号を付している。
図3に示す半導体発光装置10の半導体基板は、不純物として硼素(B)がドープされたシリコン又はゲルマニウム等によるP型半導体基板1Pである。
そのP型半導体基板1PのLED2を搭載する表面側の一半部(図3では左半部)に、硼素(B)が他の領域より多くドープされたP+ウェル13が形成されている。そのP+ウェル13の表面側に、不純物として燐(P)又は砒素(As)を多くドープしたN+のN型拡散層12が設けられている。また、そのP型半導体基板1PのLED2を搭載する表面側の他半部(図3では右半部)には、N型拡散層12と間隔を置いて、P+ウェル13より多く硼素(B)がドープされたP++のP型拡散層11が設けられている。
この場合は、P型拡散層11とN型拡散層12が、P型半導体基板1PのLED2を搭載する側の表面全体を覆ってはいない。
そのN型拡散層12とP型拡散層11との間に、N型拡散層12とP+ウェル13とのPN接合によって、ツェナーダイオードZDが形成されている。
その他の構成及び作用効果は、前述した第1の実施形態と同様であるから、説明を省略する。
そのN型拡散層12とP型拡散層11との間に、N型拡散層12とP+ウェル13とのPN接合によって、ツェナーダイオードZDが形成されている。
その他の構成及び作用効果は、前述した第1の実施形態と同様であるから、説明を省略する。
〔第3の実施形態〕
次に、この発明による半導体発光装置の第3の実施形態を図4によって説明する。図4はその半導体発光装置の模式的な断面図である。この図4においても、図1と対応する部分には同一の符号を付している。
次に、この発明による半導体発光装置の第3の実施形態を図4によって説明する。図4はその半導体発光装置の模式的な断面図である。この図4においても、図1と対応する部分には同一の符号を付している。
図4に示す半導体発光装置10において、半導体基板1及びその表面側のP型拡散層11とN型拡散層12、そのP型拡散層11とN型拡散層12の各表面にそれぞれ設けたLED接続用の電極3,4は、図1に示した第1の実施形態と同様である。但し、P型拡散層11とN型拡散層12の各表面に給電用の電極5,6を設けていないので、その分だけ
P型拡散層11とN型拡散層12の各外側端部付近の長さを短くしている。そのため、P型拡散層11とN型拡散層12が、半導体基板1のLED2を搭載する側の表面全体を覆ってはいない。この例でも、そのP型拡散層11とN型拡散層12とが直接接合(PN接合)して、その間にツェナーダイオードZDを形成している。
P型拡散層11とN型拡散層12の各外側端部付近の長さを短くしている。そのため、P型拡散層11とN型拡散層12が、半導体基板1のLED2を搭載する側の表面全体を覆ってはいない。この例でも、そのP型拡散層11とN型拡散層12とが直接接合(PN接合)して、その間にツェナーダイオードZDを形成している。
この実施形態では、半導体基板1の裏面側からP型拡散層11の裏面に到達する第1の穴15とN型拡散層12の裏面に達する第2の穴16とが設けられている。
そして、第1の穴15及び第2の穴16の各内周面及び半導体基板1の裏面を覆う絶縁層17が形成されている。さらに、第1の穴15及び第2の穴16の内周面の絶縁層17上に、それぞれ半導体基板1の裏面からP型拡散層11の裏面に達する裏面電極18と、N型拡散層12の各裏面に到達する裏面電極19とが個別に設けられている。この裏面電極18,19が、図1における給電用の電極5,6に相当する給電用の電極である。
そして、第1の穴15及び第2の穴16の各内周面及び半導体基板1の裏面を覆う絶縁層17が形成されている。さらに、第1の穴15及び第2の穴16の内周面の絶縁層17上に、それぞれ半導体基板1の裏面からP型拡散層11の裏面に達する裏面電極18と、N型拡散層12の各裏面に到達する裏面電極19とが個別に設けられている。この裏面電極18,19が、図1における給電用の電極5,6に相当する給電用の電極である。
第1の穴15及び第2の穴16は、半導体基板1を裏面からP型拡散層11又はN型拡散層12に達するまでウェットエッチングして形成される。絶縁層17は、その第1の穴15及び第2の穴16の内周面と半導体基板1の裏面に、熱酸化処理を施して酸化膜を形成したものである。
裏面電極18,19は、第1の穴15及び第2の穴16の内周の絶縁層17上に、下層からTiW膜を0.1μm程度、Cu膜を10〜30μm、Ni膜を3〜5μm、Au膜を0.1〜1μmがスパッタ等によって順次積層されて形成される。
このように、半導体基板1の裏面側から第1、第2の穴15,16を形成し、その内部まで絶縁層17及び裏面電極18,19を形成するため、半導体基板1が厚いとそれらの形成プロセスに時間がかかる。そのため、半導体基板1の厚さをなるべく薄くした方がよいが、強度上必要な厚さは確保しなければならない。
裏面電極18,19は、第1の穴15及び第2の穴16の内周の絶縁層17上に、下層からTiW膜を0.1μm程度、Cu膜を10〜30μm、Ni膜を3〜5μm、Au膜を0.1〜1μmがスパッタ等によって順次積層されて形成される。
このように、半導体基板1の裏面側から第1、第2の穴15,16を形成し、その内部まで絶縁層17及び裏面電極18,19を形成するため、半導体基板1が厚いとそれらの形成プロセスに時間がかかる。そのため、半導体基板1の厚さをなるべく薄くした方がよいが、強度上必要な厚さは確保しなければならない。
この第3の実施形態による半導体発光装置10の等価回路も図2に示した等価回路における給電用の電極5,6が、裏面電極18,19に代わるだけであり、電源Eの陰極及び陽極と裏面電極18,19とを、それぞれ配線用のワイヤで接続すればよい。
この場合,電流制限機能を有する抵抗R1,R2は、LED接続用の電極3,4と裏面電極18,19との間のP型拡散層11、N型拡散層12の厚さ方向の抵抗による。
そして、この半導体発光装置10によっても第2の実施形態による半導体発光装置10と同様な作用効果が得られる。
この場合,電流制限機能を有する抵抗R1,R2は、LED接続用の電極3,4と裏面電極18,19との間のP型拡散層11、N型拡散層12の厚さ方向の抵抗による。
そして、この半導体発光装置10によっても第2の実施形態による半導体発光装置10と同様な作用効果が得られる。
さらに、この第3の実施形態による半導体発光装置10は、裏面配線であるため実用性が多様化する。しかも、半導体基板を貫通するスルーホールがないため、樹脂封止する際に透明樹脂の流れ込みが発生しないので、ウエハレベルでLED(チップ)を実装して樹脂封止することも可能になる。また、エア吸引による吸着が可能になるので、吸着用固定テープを貼り付けて、吸着によるプロセス後にそれを剥離するといった煩わしい作業が不要になり、各種工程プロセスに対応しやすい等の効果も得られる。
〔第4の実施形態〕
この発明による半導体発光装置の第4の実施形態は、図5に示すように構成される。この半導体発光装置10は、前述した第3の実施形態の図4に示した半導体発光装置10と殆ど同じである。
第3の実施形態と相違する点は、半導体基板1の表面側に設けたP型拡散層11とN型拡散層12が、半導体基板1の各側端まで延びており、半導体基板1の表面側の全面を覆っている点だけである。
その他の構成及び作用効果は第3の実施形態と同じであるから、その説明を省略する。
この発明による半導体発光装置の第4の実施形態は、図5に示すように構成される。この半導体発光装置10は、前述した第3の実施形態の図4に示した半導体発光装置10と殆ど同じである。
第3の実施形態と相違する点は、半導体基板1の表面側に設けたP型拡散層11とN型拡散層12が、半導体基板1の各側端まで延びており、半導体基板1の表面側の全面を覆っている点だけである。
その他の構成及び作用効果は第3の実施形態と同じであるから、その説明を省略する。
〔第5の実施形態〕
この発明による半導体発光装置の第5の実施形態は、図6に示すように構成される。この半導体発光装置10も、前述した第3の実施形態の図4に示した半導体発光装置10と殆どほぼ共通している。
第3の実施形態と相違する点は、半導体基板が、図3に示した第2の実施形態と同様なP型半導体基板1Pに代わった点だけである。
この発明による半導体発光装置の第5の実施形態は、図6に示すように構成される。この半導体発光装置10も、前述した第3の実施形態の図4に示した半導体発光装置10と殆どほぼ共通している。
第3の実施形態と相違する点は、半導体基板が、図3に示した第2の実施形態と同様なP型半導体基板1Pに代わった点だけである。
したがって、P型半導体基板1PのLED2を搭載する表面側の一半部(図6では左半部)に、P+ウェル13が形成され、その表面側にN+のN型拡散層12が設けられている。また、そのP型半導体基板1PのLED2を搭載する表面側の他半部(図6では右半部)に、N型拡散層12と間隔を置いてP++のP型拡散層11が設けられている。
そして、そのN型拡散層12とP型拡散層11との間に、N型拡散層12とP+ウェル13とのPN接合によって、ツェナーダイオードZDが形成されている。
その他の構成及び作用効果は、前述した第3の実施形態と同様であるから、説明を省略する。
そして、そのN型拡散層12とP型拡散層11との間に、N型拡散層12とP+ウェル13とのPN接合によって、ツェナーダイオードZDが形成されている。
その他の構成及び作用効果は、前述した第3の実施形態と同様であるから、説明を省略する。
〔第6の実施形態〕
この発明による半導体発光装置の第6の実施形態は、図7に示すように構成される。この半導体発光装置10も、前述した第3の実施形態の図4に示した半導体発光装置10と殆どほぼ共通している。したがって、図7においても図4と対応する部分には同一の符号を付している。
この第6の実施形態の半導体発光装置10が第3の実施形態と相違する点は、半導体基板が、N型半導体基板1Nに代わった点だけである。
この発明による半導体発光装置の第6の実施形態は、図7に示すように構成される。この半導体発光装置10も、前述した第3の実施形態の図4に示した半導体発光装置10と殆どほぼ共通している。したがって、図7においても図4と対応する部分には同一の符号を付している。
この第6の実施形態の半導体発光装置10が第3の実施形態と相違する点は、半導体基板が、N型半導体基板1Nに代わった点だけである。
そのN型半導体基板1Nは、不純物として燐(P)又は砒素(As)がドープされたシリコン又はゲルマニウム等による半導体基板である。そのN型半導体基板1NのLED2を搭載する表面側の一半部(図7では右半部)に、燐(P)又は砒素(As)が他の領域より多くドープされたN+ウェル14が形成されている。そのN+ウェル14の表面側に、不純物として硼素(B)を多くドープしたP+のP型拡散層11が設けられている。また、そのN型半導体基板1NのLED2を搭載する表面側の他半部(図7では左半部)には、P型拡散層11と間隔を置いて、N+ウェル14より多く燐(P)又は砒素(As)がドープされたN++のN型拡散層12が設けられている。
この場合も、P型拡散層11とN型拡散層12が、N型半導体基板1NのLED2を搭載する側の表面全体を覆ってはいない。
そのN型拡散層12とP型拡散層11との間に、P型拡散層11とN+ウェル14とのPN接合によって、ツェナーダイオードZDが形成されている。
その他の構成及び作用効果は、前述した第3の実施形態と同様であるから、説明を省略する。
そのN型拡散層12とP型拡散層11との間に、P型拡散層11とN+ウェル14とのPN接合によって、ツェナーダイオードZDが形成されている。
その他の構成及び作用効果は、前述した第3の実施形態と同様であるから、説明を省略する。
〔実施形態の変更例〕
前述した第3〜第6の実施形態の変更例を図8によって説明する。図8は、その半導体発光装置における半導体基板の裏面図である。
この変更例では、半導体基板1(P型半導体基板1P又はN型半導体基板1Nでもよい)の裏面側から、前述したP型拡散層11の裏面に到達する第1の穴15とN型拡散層12の裏面に到達する第2の穴16とが複数個(図8の場合は6個)ずつ形成されている。
そして、その全ての第1の穴15及び第2の穴16の各内周面及び半導体基板1の裏面を覆うように絶縁層17が形成される。
前述した第3〜第6の実施形態の変更例を図8によって説明する。図8は、その半導体発光装置における半導体基板の裏面図である。
この変更例では、半導体基板1(P型半導体基板1P又はN型半導体基板1Nでもよい)の裏面側から、前述したP型拡散層11の裏面に到達する第1の穴15とN型拡散層12の裏面に到達する第2の穴16とが複数個(図8の場合は6個)ずつ形成されている。
そして、その全ての第1の穴15及び第2の穴16の各内周面及び半導体基板1の裏面を覆うように絶縁層17が形成される。
さらに、給電用の裏面電極18Aが、半導体基板1の裏面に形成された長方形の共通部から全ての第1の穴15の内周面の絶縁層上に、それぞれP型拡散層11の裏面に到達す
るように設けられている。また、給電用の裏面電極19Aが、半導体基板1の裏面に形成された長方形の共通部から全ての第2の穴16の内周面の絶縁層上に、それぞれN型拡散層12の裏面に到達するように設けられている。
るように設けられている。また、給電用の裏面電極19Aが、半導体基板1の裏面に形成された長方形の共通部から全ての第2の穴16の内周面の絶縁層上に、それぞれN型拡散層12の裏面に到達するように設けられている。
すなわち、P型拡散層11の裏面に到達する第1の穴15と、N型拡散層12の裏面に到達する第2の穴16が、P型拡散層11と導通する給電用の裏面電極18Aと、N型拡散層12と導通する給電用の裏面電極19Aに対して、それぞれ複数個(図8の場合は6個)ずつ設けられている。
このようにすれば、裏面電極18AとP型拡散層11及び裏面電極19AとN型拡散層12の導通をそれぞれ確実にし、その各導通抵抗を無視できる程小さい値にすることができる。また、各裏面電極18A,19Aの面積が広くなり、駆動回路等への接続が容易になる。さらに、半導体基板1に大きな穴を開けて接続するよりも、小さい孔を多数設けて接続する構造にした方が、基板の強度が増すという効果もある。
このようにすれば、裏面電極18AとP型拡散層11及び裏面電極19AとN型拡散層12の導通をそれぞれ確実にし、その各導通抵抗を無視できる程小さい値にすることができる。また、各裏面電極18A,19Aの面積が広くなり、駆動回路等への接続が容易になる。さらに、半導体基板1に大きな穴を開けて接続するよりも、小さい孔を多数設けて接続する構造にした方が、基板の強度が増すという効果もある。
以上、この発明の各種の実施形態について説明してきたが、これらの構成は特許請求の範囲の各請求項に規定した事項を満たす範囲で、各実施形態の構成を適宜変更、追加又は省略したり、組み合わせたりすることが可能である。例えば、共通の半導体基板上に複数のLED素子を実装する半導体発光装置などにも適用できる。
この発明による半導体発光素子として、LED素子を実装した半導体発光装置は、LED電球などの照明用、表示用、装飾用など各種のLED光源装置に広く利用できる。
また、上述した各実施形態では、半導体基板上に実装する半導体発光素子がLED素子である場合の例について説明したが、この発明は、半導体発光素子がLED素子に限らず、レーザダイオード(LD)素子やエレクトロルミネッセンス(EL)素子など、他の半導体発光素子を実装する半導体発光装置にも同様に利用できる。
また、上述した各実施形態では、半導体基板上に実装する半導体発光素子がLED素子である場合の例について説明したが、この発明は、半導体発光素子がLED素子に限らず、レーザダイオード(LD)素子やエレクトロルミネッセンス(EL)素子など、他の半導体発光素子を実装する半導体発光装置にも同様に利用できる。
1:半導体基板 1P:P型半導体基板 1N:N型半導体基板
2:LED(発光ダイオード/半導体発光素子)
3,4:LED接続用の電極(半導体発光素子接続用の電極)
5,6:給電用の電極 7,8:配線用のワイヤ 10:半導体発光装置
11:P型拡散層 12:N型拡散層 13:P+ウェル
14:N+ウェル 15:第1の穴 16:第2の穴 17:絶縁層
18,18A,19,19A:裏面電極(給電用の電極)
21:金バンプ(LEDのカソード側の接続電極)
22:金バンプ(LEDのアノード側の接続電極)
2:LED(発光ダイオード/半導体発光素子)
3,4:LED接続用の電極(半導体発光素子接続用の電極)
5,6:給電用の電極 7,8:配線用のワイヤ 10:半導体発光装置
11:P型拡散層 12:N型拡散層 13:P+ウェル
14:N+ウェル 15:第1の穴 16:第2の穴 17:絶縁層
18,18A,19,19A:裏面電極(給電用の電極)
21:金バンプ(LEDのカソード側の接続電極)
22:金バンプ(LEDのアノード側の接続電極)
Claims (5)
- 半導体基板上に、サージ保護用のツェナーダイオードと並列に接続して使用する半導体発光素子を搭載した半導体発光装置であって、
前記半導体基板の前記半導体発光素子を搭載する側の表面にP型拡散層とN型拡散層とを、前記ツェナーダイオードを形成するように形成し、
前記P型拡散層と前記N型拡散層の各表面に、それぞれ半導体発光素子接続用の電極を設けると共に、該P型拡散層とN型拡散層の各表面又は各裏面に、それぞれ前記半導体発光素子接続用の電極から離れた給電用の電極を設け、
前記半導体発光素子を、前記各半導体発光素子接続用の各電極に電気的に接続すると共に固着して実装したことを特徴とする半導体発光装置。 - 請求項1に記載の半導体発光装置において、
前記半導体基板の裏面側から前記P型拡散層の裏面に到達する第1の穴と前記N型拡散層の裏面に到達する第2の穴とが設けられ、
前記第1の穴及び前記第2の穴の各内周面及び前記半導体基板の裏面を覆う絶縁層が形成され、
前記給電用の各電極が、前記第1の穴及び前記第2の穴の内周面の前記絶縁層上に、それぞれ前記半導体基板の裏面から前記P型拡散層及び前記N型拡散層の各裏面に個別に到達するように設けられたことを特徴とする半導体発光装置。 - 前記第1の穴及び前記第2の穴が、前記P型拡散層と導通する前記給電用の電極及び前記N型拡散層と導通する前記給電用の電極に対して、それぞれ複数個ずつ設けられたことを特徴とする請求項2に記載の半導体発光装置。
- 前記P型拡散層と前記N型拡散層とが直接接合して前記ツェナーダイオードを形成していることを特徴とする請求項1から3のいずれか一項に記載の半導体発光装置。
- 前記P型拡散層及び前記N型拡散層によって、前記半導体基板の前記半導体発光素子を搭載する側の表面全体が覆われていることを特徴とする請求項1から4のいずれか一項に記載の半導体発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012264319A JP2014110332A (ja) | 2012-12-03 | 2012-12-03 | 半導体発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012264319A JP2014110332A (ja) | 2012-12-03 | 2012-12-03 | 半導体発光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014110332A true JP2014110332A (ja) | 2014-06-12 |
Family
ID=51030799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012264319A Pending JP2014110332A (ja) | 2012-12-03 | 2012-12-03 | 半導体発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014110332A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9508697B2 (en) | 2014-11-06 | 2016-11-29 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device and semiconductor light emitting device package including the same |
JP2018521499A (ja) * | 2015-05-27 | 2018-08-02 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | オプトエレクトロニクス半導体コンポーネントを生産するための方法およびオプトエレクトロニクス半導体コンポーネント |
-
2012
- 2012-12-03 JP JP2012264319A patent/JP2014110332A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9508697B2 (en) | 2014-11-06 | 2016-11-29 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device and semiconductor light emitting device package including the same |
JP2018521499A (ja) * | 2015-05-27 | 2018-08-02 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | オプトエレクトロニクス半導体コンポーネントを生産するための方法およびオプトエレクトロニクス半導体コンポーネント |
US10205071B2 (en) | 2015-05-27 | 2019-02-12 | Osram Opto Semiconductors Gmbh | Method of producing optoelectronic semiconductor components, and optoelectronic semiconductor component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7683396B2 (en) | High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts | |
US20060267040A1 (en) | High-brightness LED with protective function of electrostatic discharge damage | |
WO2012086517A1 (ja) | 発光素子ユニットおよび発光素子パッケージ | |
US20110284883A1 (en) | Semiconductor light-emitting element, light-emitting device, luminaire, display unit, traffic signal lamp unit, and traffic information display unit | |
US20150108533A1 (en) | Light-emitting device | |
US10186637B2 (en) | Flip-chip light emitting device and fabrication method | |
CN101889355B (zh) | 发光器件及其制作方法 | |
KR101179579B1 (ko) | 엘이디 조명 모듈 및 그의 제조 방법 | |
US8536590B2 (en) | Light emitting element package | |
TWI398971B (zh) | 發光二極體封裝結構 | |
JP2007027357A (ja) | 半導体発光装置及び基板 | |
JP2007280983A (ja) | 発光装置 | |
KR20140023512A (ko) | 질화물 발광장치 | |
JP2014110332A (ja) | 半導体発光装置 | |
JP2010182803A (ja) | 発光装置 | |
KR102131853B1 (ko) | 발광다이오드 어레이 | |
CN102237353B (zh) | 发光二极管封装结构及其制造方法 | |
KR100831712B1 (ko) | Led 칩 및 이를 구비한 led 패키지 | |
JP2002185049A (ja) | フリップチップ発光ダイオードおよびフリップチップ静電放電保護チップをパッケージにおける電極にダイレクトボンディングする方法 | |
CN213660402U (zh) | 双色温cob光源 | |
US20120267645A1 (en) | Light emitting diode module package structure | |
JP2015056648A (ja) | 半導体発光素子およびそれを用いた発光装置 | |
US20130200403A1 (en) | Package structure for semiconductor light emitting device | |
US8729572B2 (en) | Light emitting diode package having a voltage stabilizing module consisting of two doping layers | |
TWI515924B (zh) | 發光元件及其封裝結構 |