JP2010182803A - 発光装置 - Google Patents
発光装置 Download PDFInfo
- Publication number
- JP2010182803A JP2010182803A JP2009023786A JP2009023786A JP2010182803A JP 2010182803 A JP2010182803 A JP 2010182803A JP 2009023786 A JP2009023786 A JP 2009023786A JP 2009023786 A JP2009023786 A JP 2009023786A JP 2010182803 A JP2010182803 A JP 2010182803A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- light
- electrode
- emitting element
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【課題】発光素子を保護することができ、かつ回路設計を簡略化することができる発光装置を提供する。
【解決手段】リード線2の一端は、ワイヤ5によりLEDチップ3の電極31(LEDチップ3のカソード)に接続してある。また、LEDチップ3の電極32(LEDチップ3のカソード)は、ワイヤ5により半導体素子4の電極41(ツェナーダイオードのアノード)に接続してある。また、LEDチップ3の電極33(LEDチップ3のアノード)は、ワイヤ5により半導体素子4の電極42(ツェナーダイオードのカソード及び抵抗素子の一端)に接続してある。
【選択図】図1
【解決手段】リード線2の一端は、ワイヤ5によりLEDチップ3の電極31(LEDチップ3のカソード)に接続してある。また、LEDチップ3の電極32(LEDチップ3のカソード)は、ワイヤ5により半導体素子4の電極41(ツェナーダイオードのアノード)に接続してある。また、LEDチップ3の電極33(LEDチップ3のアノード)は、ワイヤ5により半導体素子4の電極42(ツェナーダイオードのカソード及び抵抗素子の一端)に接続してある。
【選択図】図1
Description
本発明は、発光素子を保護する保護素子を備えるとともに、回路設計を容易にすることができる発光装置に関する。
従来、光源として用いられてきた蛍光灯又は白熱灯などに比べて、省電力かつ長寿命であるという理由で、LEDチップ(発光素子)を備えた発光ダイオード(発光装置)が光源として注目を浴びており、照光スイッチ、バックライト光源、イルミネーション光源、アミューズメント機器の装飾など、広い分野で使用されるようになった。
このような発光ダイオードとして、例えば、所定の波長光で励起されて発光する蛍光体を含み、良好な発光効率及び発光光度を有する発光ダイオード(発光装置)が開示されている(特許文献1参照)。
従来の発光ダイオードに用いられているLEDチップは、例えば、ガリウムヒ素(GaAs)系又は窒化ガリウム(GaN)系等の化合物半導体層が積層された構造を有している。このような化合物半導体は、逆方向の耐電圧が比較的低く、静電気等により過電圧がLEDチップの逆方向に印加された場合には、半導体層が破壊されるおそれがあった。また、特に、GaN系の化合物半導体の場合では、順方向の耐電圧も低い場合があり、静電気等による過電圧がLEDチップの順方向に印加されたときでも、半導体層が破壊されることもある。このため、静電気等が発生して過電圧がLEDチップに印加された場合でもLEDチップを保護することができる発光装置が望まれていた。
また、一方で、発光ダイオードを多数用いた機器が製品化されつつあり、このような機器では、各発光ダイオードの発光光度を所要の値にすべく予め回路設計を行う必要がある。すなわち、従来の発光ダイオードでは、所要の光度を得るために必要な順方向電圧及び順方向電流が仕様等に規定されており、回路設計者は、各発光ダイオードに必要な順方向電流を流すために電源電圧の決定や順方向電流を設定するための抵抗値の計算を行う必要があった。このため、このような回路設計の労力を低減することが望まれていた。特に多数の発光ダイオードを用いる機器にあっては、一層強く望まれていた。
本発明は斯かる事情に鑑みてなされたものであり、発光素子を保護することができ、かつ回路設計を簡略化することができる発光装置を提供することを目的とする。
第1発明に係る発光装置は、発光素子と、該発光素子に並列に接続され、該発光素子に印加される電圧から該発光素子を保護する保護素子と、前記発光素子と保護素子との並列回路に直列に接続された抵抗素子と、前記発光素子、保護素子及び抵抗素子を封止する封止部材とを備えることを特徴とする。
第2発明に係る発光装置は、第1発明において、前記保護素子は、前記発光素子に逆並列に接続されたツェナーダイオードであることを特徴とする。
第3発明に係る発光装置は、第1発明において、前記保護素子は、相互に逆極性にして直列に接続された2つのツェナーダイオードであることを特徴とする。
第4発明に係る発光装置は、第2発明又は第3発明において、前記保護素子及び抵抗素子を構成する半導体素子を備え、前記封止部材は、前記発光素子及び半導体素子を封止してあることを特徴とする。
第5発明に係る発光装置は、第4発明において、外部接続のための正負の各電極端子と、前記発光素子及び半導体素子に設けられた複数の電極とを備え、一方の電極端子は、ワイヤにより前記発光素子の一の電極に接続してあり、他方の電極端子は、前記半導体素子の一の電極に接続してあり、さらに、前記半導体素子及び前記発光素子の他の電極をワイヤで接続してあることを特徴とする。
第6発明に係る発光装置は、発光素子と、該発光素子に並列に接続され、該発光素子に印加される電圧から該発光素子を保護する保護素子と、前記発光素子と保護素子との並列回路に直列に接続されたダイオードと、前記発光素子、保護素子及びダイオードを封止する封止部材とを備えることを特徴とする。
第1発明にあっては、発光装置は、発光素子(例えば、LEDチップ)に並列に接続され、発光素子に印加される電圧(例えば、逆方向電圧又は順方向電圧)から発光素子を保護する保護素子(例えば、LEDチップに逆並列に接続されたツェナーダイオード、あるいは、相互に逆極性にして直列に接続された2つのツェナーダイオードなど)と、発光素子と保護素子との並列回路に直列に接続された抵抗素子とを備え、封止部材(例えば、透光性の合成樹脂など)で発光素子、保護素子及び抵抗素子を封止する。すなわち、保護素子は、発光素子に印加される過電圧から発光素子を保護することができる。特に、保護素子が発光装置に内蔵されるので、多数の発光装置を使用する機器などにおいて、すべての発光装置の静電耐圧を確実に保証することができる。また、発光素子に対して直列に接続された抵抗素子の抵抗値を予め設定しておくことにより、単に所定の電圧を印加するだけの電圧駆動により、所要の光度を得るのに必要な順方向電流を発光素子に流すことができるので、電圧規格のみで仕様を決定することができ、電源電圧の決定や抵抗値の算出などの回路設計の労力を低減することができ、発光装置を用いる機器の回路設計を容易にすることができる。
第2発明にあっては、保護素子は、発光素子に逆並列に接続されたツェナーダイオードである。これにより、外部から発光素子に逆方向の過電圧が印加された場合でも、かかる過電圧をツェナーダイオードで吸収することができ、発光素子を保護することができる。また、発光装置の外部に逆方向の過電圧に対する保護回路を設ける必要がない。
第3発明にあっては、保護素子は、相互に逆極性にして直列に接続された2つのツェナーダイオードである。発光素子を複数備える情報表示装置等にあっては、発光素子をマトリクス状に配置したマトリクス回路を有し、各発光素子にツェナーダイオード(シングルツェナーダイオード)を並列に接続した場合に、発光素子に逆方向の過電圧が印加されたときに、マトリクス回路をダイナミックに駆動すると(すなわち、マトリクス状の発光素子の一部をオンし、残りをオフするような場合)、残留電圧によりツェナーダイオードに微小電流が流れ、発光素子が誤点灯することがある。相互に逆極性にして直列に接続された2つのツェナーダイオード(ダブルツェナーダイオード)にすることにより、かかる場合でも発光素子の誤点灯を防止することができる。
第4発明にあっては、発光装置は、保護素子及び抵抗素子を構成する半導体素子を備える。半導体素子は、例えば、n基板上にn層及びp層の順に形成してツェナーダイオードと抵抗とが直列接続されたもの、あるいは、n基板上にn層、p層及びn層の順に形成して相互に逆極性にして直列に接続された2つのツェナーダイオードと抵抗とが直列接続されたものである。そして、発光素子及び半導体素子を封止部材で封止してある。これにより、発光素子と保護素子及び抵抗素子を含む半導体素子とを1つのパッケージに簡単に実装することができる。
第5発明にあっては、発光装置は、外部接続のための正負の各電極端子と、発光素子及び半導体素子に設けられた複数の電極とを備えている。なお、電極端子は、回路基板の孔に挿通するリード端子でもよく、回路基板の表面に実装するための電極でもよい。そして、一方の電極端子は、ワイヤにより発光素子の一の電極に接続してあり、他方の電極端子は、半導体素子の一の電極に接続してあり、さらに、半導体素子及び発光素子の他の電極をワイヤで接続してある。なお、他方の電極端子は、半導体素子の一の電極に直接接続してもよく、ワイヤを介して接続してもよい。これにより、発光素子と、保護素子及び抵抗素子を含む半導体素子とを1つのパッケージに簡単に実装することができる。
第6発明にあっては、発光装置は、発光素子(例えば、LEDチップ)に並列に接続され、発光素子に印加される電圧(例えば、逆方向電圧又は順方向電圧)から発光素子を保護する保護素子(例えば、LEDチップに逆並列に接続されたツェナーダイオード、あるいは、相互に逆極性にして直列に接続された2つのツェナーダイオードなど)と、発光素子と保護素子との並列回路に直列に接続されたダイオードとを備え、封止部材(例えば、透光性の合成樹脂など)で発光素子、保護素子及びダイオードを封止する。すなわち、保護素子は、発光素子に印加される過電圧から発光素子を保護することができる。特に、保護素子が発光装置に内蔵されるので、多数の発光装置を使用する機器などにおいて、すべての発光装置の静電耐圧を確実に保証することができる。また、発光素子に対して直列に接続されたダイオードを備えることにより、静電気等による過電圧に対する耐圧を増加させることができ、静電気が発生しやすい環境にも使用することができる発光装置を実現することができる。
第1発明によれば、発光素子に印加される過電圧から発光素子を保護することができる。また、電源電圧の決定や抵抗値の算出などの回路設計の労力を低減することができ、発光装置を用いる機器の回路設計を容易にすることができる。
第2発明によれば、外部から発光素子に逆方向の過電圧が印加された場合でも、かかる過電圧をツェナーダイオードで吸収することができ、発光素子を保護することができる。また、発光装置の外部に逆方向の過電圧に対する保護回路を設ける必要がない。
第3発明によれば、残留電圧により発光素子の誤点灯を防止することができる。
第4発明及び第5発明によれば、発光素子と保護素子及び抵抗素子を含む半導体素子とを1つのパッケージに簡単に実装することができる。
第6発明によれば、過電圧に対する耐圧を増加させることができる。
実施の形態1
以下、本発明をその実施の形態を示す図面に基づいて説明する。図1は本発明に係る発光装置の実施の形態1である発光ダイオード100の構成例を示す正面図であり、図2は実施の形態1の半導体素子4の構成例を示す断面図であり、図3は発光ダイオード100の内部配置例を示す平面図であり、図4は実施の形態1の発光ダイオード100の回路図である。図1に示すように、本発明に係る発光装置としての発光ダイオード100は、発光素子としてのLEDチップ3、保護素子としてのツェナーダイオードD1及び抵抗素子R1で構成された半導体素子4、正負の電極端子としての正極のリード線1及び負極のリード線2、封止部材6などを備え、いわゆる砲弾型のLEDランプである。なお、封止部材6は、例えば、エポキシ樹脂等の透光性の合成樹脂である。
以下、本発明をその実施の形態を示す図面に基づいて説明する。図1は本発明に係る発光装置の実施の形態1である発光ダイオード100の構成例を示す正面図であり、図2は実施の形態1の半導体素子4の構成例を示す断面図であり、図3は発光ダイオード100の内部配置例を示す平面図であり、図4は実施の形態1の発光ダイオード100の回路図である。図1に示すように、本発明に係る発光装置としての発光ダイオード100は、発光素子としてのLEDチップ3、保護素子としてのツェナーダイオードD1及び抵抗素子R1で構成された半導体素子4、正負の電極端子としての正極のリード線1及び負極のリード線2、封止部材6などを備え、いわゆる砲弾型のLEDランプである。なお、封止部材6は、例えば、エポキシ樹脂等の透光性の合成樹脂である。
リード線1の一端側には、凹部11を設けてあり、凹部11には、LEDチップ3がダイボンディングにより装着されている。また、リード線1の一端側には、平坦部12を設けてあり、平坦部12には、電極43を介して半導体素子4を接続してある。
図2に示すように、半導体素子4は、n基板44上に不純物濃度の高いn層(カソード層)45を形成してあり、n層45上にp層(アノード領域)46を形成してある。また、p層46の表面に電極41を設けてあり、n層45の表面に電極42を設けてあり、n基板44の表面に電極43を設けてある。
このような構成により、半導体素子4は、p層46及びn層45より電極41、42間に構成されるツェナーダイオードD1と、n層45及びn基板44を介して電極42、43間に構成される抵抗素子R1とが直列接続された構造となる。なお、n基板44に含まれる不純物濃度、n基板44の厚みや寸法等を適宜変更することにより、抵抗素子R1の抵抗値を予め所望の値に設定することができる。すなわち、抵抗素子R1の抵抗値が異なる半導体素子4を予め複数種類用意しておくことができる。
また、図1及び図3に示すように、リード線2の一端は、ワイヤ5によりLEDチップ3の電極31(LEDチップ3のカソード)に接続してある。また、LEDチップ3の電極32(LEDチップ3のカソード)は、ワイヤ5により半導体素子4の電極41(ツェナーダイオードD1のアノード)に接続してある。また、LEDチップ3の電極33(LEDチップ3のアノード)は、ワイヤ5により半導体素子4の電極42(ツェナーダイオードD1のカソード及び抵抗素子R1の一端)に接続してある。これにより、LEDチップ3と半導体素子4とを1つのパッケージに簡単に実装することができる。
また、図4に示すように、発光ダイオード100は、LEDに逆並列にツェナーダイオードD1が接続され、LEDとツェナーダイオードD1との並列回路に抵抗素子R1が接続された構成となる。なお、LEDのカソード側に抵抗素子R1を接続する構成でもよい。
そして、ツェナーダイオードD1は、外部からLEDチップ3に逆方向の過電圧が印加された場合でも、かかる過電圧を吸収することができ、LEDチップ3に印加される逆方向の過電圧からLEDチップ3を保護することができる。特に、ツェナーダイオードD1が発光ダイオード100に内蔵されるので、静電耐圧を確実に保証することができる。また、発光ダイオード100の外部に逆方向の過電圧に対する保護回路を設ける必要がない。なお、LEDチップ3に対して直列に接続された抵抗素子R1によっても、過電流を制限することができ、LEDチップ3の保護効果を増加させることができる。
また、発光ダイオード100は、所要の光度を得るのに必要な順方向電流が流れるように、所定の電圧に対する抵抗素子R1の抵抗値を予め設定しておくことができ、この場合には、発光ダイオード100に所定の電圧を単に印加するだけで、必要な順方向電流をLEDチップ3に流すことができる。すなわち、本発明の発光ダイオード100は、単に予め定められた電圧を印加するという電圧駆動により所要の光度を得ることができるので、従来必要であった電源電圧の決定や抵抗値の算出などの回路設計の労力を低減することができ、発光ダイオード100を用いる機器の回路設計を容易にすることができる。
図5は発光ダイオード100の電圧仕様の一例を示す説明図である。ここで、電圧仕様とは、発光ダイオード100に印加する電圧による規格が仕様として定められ、順方向電圧及び順方向電流による規格ではないことをいう。そして、定められた電圧を印加すれば所要の光度が得られるものである。図5(a)は本実施例である電圧仕様に基づいた電圧駆動の例を示し、規格としては、印加電圧及び光度が定められている。例えば、5Vの電圧が発光ダイオード100に印加された場合に、所要の18mcdの光度が得られる。
これに対して、図5(b)は比較例(従来例)であって、電流設計の仕様例を示す。図5(b)に示すように、規格としては、光度、順方向電圧、順方向電流が定められている。例えば、所要の18mcdの光度を得るためには、発光ダイオードの順方向電圧を3Vのときに、順方向電流を5mA流すように回路設計を行う必要がある。すなわち、電源電圧から順方向電圧を差し引いた電圧差で順方向電流が流れるように外部抵抗の抵抗値を計算する必要があり、発光ダイオードを多数装備する機器の回路設計に多大な労力を要するものであった。
しかし、本発明によれば、電圧規格のみで仕様が決定され、電源電圧の決定や抵抗値の算出などの回路設計の労力を低減することができ、特に多数の発光ダイオード100を用いる機器の回路設計を容易にすることができる。
また、発光ダイオードは、複数並列に接続して機器に設けられる場合が多い。図6は発光ダイオードを並列接続した例を示す説明図である。図6(a)は本発明の発光ダイオード100を並列に接続した実施例を示し、図6(b)は従来の発光ダイオード300を並列に接続した比較例を示す。なお、図6(b)に示すように、発光ダイオード300には、逆並列にツェナーダイオード400を接続してあり、発光ダイオード300に流れる電流を設定するための外付け抵抗Rを接続してある。
図6(a)では、発光ダイオード100に抵抗素子R1が内蔵されているため、各LEDの順方向電圧にバラツキが生じた場合でも、抵抗素子R1により順方向電圧の違いを吸収することができ、各LEDに流れる電流を略等しくすることができ、LED毎の光度のバラツキを抑制することができる。
これに対し、図6(b)では、各発光ダイオード300の順方向電圧にバラツキが生じた場合、順方向電圧の違いを吸収することができず、各発光ダイオード300に流れる電流が異なり、発光ダイオード300毎の光度のバラツキが生じることとなる。
上述の実施の形態1において、半導体素子4は、電極43を直接リード線1に接続する構成であったが、これに限定されるものではなく、電極43とリード線1とをワイヤで接続してもよい。また、上述の実施の形態1では、ツェナーダイオードD1と抵抗素子R1とを1つの半導体素子4として構成しているが、これらを個別にリード線1の一端側に設けて、配線を施すこともできる。また、LEDチップ3は、リード線1に代えて、リード線2の一端側に設けることもできる。
上述の実施の形態1において、LEDチップ3はガリウムヒ素(GaAs)系又は窒化ガリウム(GaN)系等の化合物半導体層が積層された構造を有している。また、LEDチップ3を備える発光ダイオード100は、白色、紫外、青色、緑色、赤色など種々の波長の光を発することができる。
実施の形態2
図7は実施の形態2の発光ダイオード100の回路図であり、図8は実施の形態2の半導体素子4の構成例を示す断面図である。実施の形態1との違いは、保護素子として、相互に逆極性にして直列に接続された2つのツェナーダイオードD2である。発光素子を複数備える情報表示装置等にあっては、LED(LEDチップ3)をマトリクス状に配置したマトリクス回路を有し、各LEDチップ3にツェナーダイオード(シングルツェナーダイオード)を並列に接続した場合に、LEDチップ3に逆方向の過電圧が印加されたときに、マトリクス回路をダイナミックに駆動すると(すなわち、マトリクス状のLEDチップ3の一部をオンし、残りをオフするような場合)、残留電圧によりツェナーダイオードに微小電流が流れ、LEDチップ3が誤点灯することがある。相互に逆極性にして直列に接続された2つのツェナーダイオードD2(ダブルツェナーダイオード)にすることにより、かかる場合でもLEDチップ3の誤点灯を防止することができる。
図7は実施の形態2の発光ダイオード100の回路図であり、図8は実施の形態2の半導体素子4の構成例を示す断面図である。実施の形態1との違いは、保護素子として、相互に逆極性にして直列に接続された2つのツェナーダイオードD2である。発光素子を複数備える情報表示装置等にあっては、LED(LEDチップ3)をマトリクス状に配置したマトリクス回路を有し、各LEDチップ3にツェナーダイオード(シングルツェナーダイオード)を並列に接続した場合に、LEDチップ3に逆方向の過電圧が印加されたときに、マトリクス回路をダイナミックに駆動すると(すなわち、マトリクス状のLEDチップ3の一部をオンし、残りをオフするような場合)、残留電圧によりツェナーダイオードに微小電流が流れ、LEDチップ3が誤点灯することがある。相互に逆極性にして直列に接続された2つのツェナーダイオードD2(ダブルツェナーダイオード)にすることにより、かかる場合でもLEDチップ3の誤点灯を防止することができる。
図8に示すように、半導体素子4は、n基板44上に不純物濃度の高いn層(カソード層)45を形成してあり、n層45上にp層(アノード領域)46を形成してある。そして、p層46上に不純物濃度の高いn層(カソード層)47を形成してある。また、n層47の表面に電極41を設けてあり、n層45の表面に電極42を設けてあり、n基板44の表面に電極43を設けてある。
このような構成により、半導体素子4は、n層47、p層46及びn層45より電極41、42間に構成される相互に逆極性にして直列に接続された2つのツェナーダイオードD2と、n層45及びn基板44を介して電極42、43間に構成される抵抗素子R1とが直列接続された構造となる。なお、n基板44に含まれる不純物濃度、n基板44の厚みや寸法等を適宜変更することにより、抵抗素子R1の抵抗値を予め所望の値に設定することができるのは実施の形態1と同様である。すなわち、抵抗素子R1の抵抗値が異なる半導体素子4を予め複数種類用意しておくことができる。
実施の形態3
図9は実施の形態3の発光ダイオード100の回路図であり、図10は実施の形態3の半導体素子4の構成例を示す断面図である。実施の形態1との違いは、抵抗R1に代えて、整流用のダイオードD3を用いる点である。なお、図9の例では、整流用のダイオードD3をLEDのアノード側に接続しているが、LEDとダイオードD3とが同じ順方向に直列接続されているのであれば、LEDのカソード側に接続する構成でもよい。
図9は実施の形態3の発光ダイオード100の回路図であり、図10は実施の形態3の半導体素子4の構成例を示す断面図である。実施の形態1との違いは、抵抗R1に代えて、整流用のダイオードD3を用いる点である。なお、図9の例では、整流用のダイオードD3をLEDのアノード側に接続しているが、LEDとダイオードD3とが同じ順方向に直列接続されているのであれば、LEDのカソード側に接続する構成でもよい。
図10に示すように、半導体素子4は、p層48上に不純物濃度の高いn層(カソード層)45を形成してあり、n層45上にp層(アノード領域)46を形成してある。また、p層46の表面に電極41を設けてあり、n層45の表面に電極42を設けてあり、p層48の表面に電極43を設けてある。
このような構成により、半導体素子4は、p層46及びn層45より電極41、42間に構成されるツェナーダイオードD1と、n層45及びp層48を介して電極42、43間に構成される整流用のダイオードD3とが直列接続された構造となる。
すなわち、実施の形態3においては、発光装置は、発光素子と、該発光素子に並列に接続され、該発光素子に印加される電圧から該発光素子を保護する保護素子と、前記発光素子と保護素子との並列回路に直列に接続されたダイオードと、前記発光素子、保護素子及びダイオードを封止する封止部材とを備える構成となる。
上述のような構成(整流用のダイオードを用いること)により、高耐圧の発光ダイオード100を実現することができる。例えば、実施の形態1の発光ダイオード100の耐圧は、2kv(HBM)程度であるのに対し、実施の形態3の場合には、4kv(HBM)程度にすることができる。これにより、本実施の形態3の場合には、静電気が発生しやすい環境にも使用することができるLEDランプ、照明装置や情報表示装置を実現することができる。
具体的には、パチンコ機器において、パチンコ玉を集める場所では、パチンコ玉同士が衝突することで静電気が常時発生するが、そのような場所でも発光ダイオード100を使用することができる。また、車などのスイッチ照光に使用されるLEDは、人間が手で触れる部分であるため、冬などの空気が乾燥している時期には、人体に帯電している静電気によりLEDが破損する可能性があるが、本実施の形態3の発光ダイオード100は、そのような用途にも最適である。そして、従来の電気回路では、静電気対策としては、いわゆる外付けのダイオードを用いて静電気による過電圧を保護するものがあるが、本実施の形態では、発光ダイオード100(LEDランプ単体)の中に静電気からLEDチップ3を保護する素子が組み込まれているので、省スペースやコスト低減を実現することができる。
実施の形態4
本発明は、LEDランプだけでなく、表面実装型の発光ダイオードにも適用することができる。図11は実施の形態4の発光ダイオード200の構成例を示す正面図である。発光装置としての発光ダイオード200は、表面実装型の発光ダイオードである。ガラスエポキシ樹脂等の基板20の両端には、外部回路に接続するための電極端子としての外部電極21、22を設けてある。外部電極22の中央部には、基板20の中央側に張り出させてチップ搭載部22aを設け、チップ搭載部22aにLEDチップ3を実装してある。
本発明は、LEDランプだけでなく、表面実装型の発光ダイオードにも適用することができる。図11は実施の形態4の発光ダイオード200の構成例を示す正面図である。発光装置としての発光ダイオード200は、表面実装型の発光ダイオードである。ガラスエポキシ樹脂等の基板20の両端には、外部回路に接続するための電極端子としての外部電極21、22を設けてある。外部電極22の中央部には、基板20の中央側に張り出させてチップ搭載部22aを設け、チップ搭載部22aにLEDチップ3を実装してある。
また、外部電極21上には、電極43を介して半導体素子4を接続してある。外部電極22は、ワイヤ5によりLEDチップ3の電極31(LEDチップ3のカソード)に接続してある。また、LEDチップ3の電極32(LEDチップ3のカソード)は、ワイヤ5により半導体素子4の電極41(ツェナーダイオードD1のアノード)に接続してある。また、LEDチップ3の電極33(LEDチップ3のアノード)は、ワイヤ5により半導体素子4の電極42(ツェナーダイオードD1のカソード及び抵抗素子R1の一端)に接続してある。これにより、LEDチップ3と半導体素子4とを1つのパッケージに簡単に実装することができる。なお、実施の形態3においても、ツェナーダイオードD1に代えて、相互に逆極性にして直列に接続された2つのツェナーダイオードD2を用いることもできる。
そして、LEDチップ3及び半導体素子4は、例えば、封止部材としてのエポキシ樹脂等の透光性の合成樹脂で封止してある。なお、封止部材である合成樹脂に所要の蛍光体を含有させることもできる。
以上説明したように、本発明によれば、発光ダイオードにツェナーダイオードと抵抗素子を内蔵する構成としたので、LEDチップを静電気等による過電圧から保護することができ、かつ決められた電圧を印加するだけで仕様化された光度(所要の光度)を得ることができ、従来のような使用電圧と光度から電流値を算出して電流制限用の抵抗値を求めるといった回路設計の労力を低減することができる。特に、多数の発光ダイオードを使用する機器においては、回路設計が特段に容易となる。
また、ツェナーダイオードと抵抗素子とで構成される半導体素子とLEDチップとを封止して1つのパッケージとして統合しているので、パッケージ化が容易であり、LEDチップを保護する保護回路や、電流制限用の抵抗を外付けする必要がなく、部品管理費や実装コストを低減することができるとともに、実装スペースも小さくすることができる。また、既存のLEDチップの仕様等を変更することなく、半導体素子を追加するだけで保護機能の追加及び回路設計容易化を実現することができる。
また、内蔵の抵抗素子の抵抗値が異なる発光ダイオードを複数種類用意しておけば、機器で使用する電圧(例えば、5V、12V、24V、48Vなど)に合わせて、最適な発光ダイオードを選択することもでき、様々な用途に柔軟に対応した製品化を実現することができる。
1、2 リード線(電極端子)
3 LEDチップ(発光素子)
4 半導体素子
5 ワイヤ
6、26 封止部材
21、22 外部電極(電極端子)
31、32、33、41、42、43 電極
D1、D2 ツェナーダイオード(保護素子)
R1 抵抗素子
3 LEDチップ(発光素子)
4 半導体素子
5 ワイヤ
6、26 封止部材
21、22 外部電極(電極端子)
31、32、33、41、42、43 電極
D1、D2 ツェナーダイオード(保護素子)
R1 抵抗素子
Claims (6)
- 発光素子と、
該発光素子に並列に接続され、該発光素子に印加される電圧から該発光素子を保護する保護素子と、
前記発光素子と保護素子との並列回路に直列に接続された抵抗素子と、
前記発光素子、保護素子及び抵抗素子を封止する封止部材と
を備えることを特徴とする発光装置。 - 前記保護素子は、
前記発光素子に逆並列に接続されたツェナーダイオードであることを特徴とする請求項1に記載の発光装置。 - 前記保護素子は、
相互に逆極性にして直列に接続された2つのツェナーダイオードであることを特徴とする請求項1に記載の発光装置。 - 前記保護素子及び抵抗素子を構成する半導体素子を備え、
前記封止部材は、
前記発光素子及び半導体素子を封止してあることを特徴とする請求項2又は請求項3に記載の発光装置。 - 外部接続のための正負の各電極端子と、
前記発光素子及び半導体素子に設けられた複数の電極と
を備え、
一方の電極端子は、ワイヤにより前記発光素子の一の電極に接続してあり、
他方の電極端子は、前記半導体素子の一の電極に接続してあり、
さらに、前記半導体素子及び前記発光素子の他の電極をワイヤで接続してあることを特徴とする請求項4に記載の発光装置。 - 発光素子と、
該発光素子に並列に接続され、該発光素子に印加される電圧から該発光素子を保護する保護素子と、
前記発光素子と保護素子との並列回路に直列に接続されたダイオードと、
前記発光素子、保護素子及びダイオードを封止する封止部材と
を備えることを特徴とする発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009023786A JP2010182803A (ja) | 2009-02-04 | 2009-02-04 | 発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009023786A JP2010182803A (ja) | 2009-02-04 | 2009-02-04 | 発光装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010182803A true JP2010182803A (ja) | 2010-08-19 |
Family
ID=42764155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009023786A Pending JP2010182803A (ja) | 2009-02-04 | 2009-02-04 | 発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010182803A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102386309A (zh) * | 2010-08-27 | 2012-03-21 | 夏普株式会社 | 发光装置 |
WO2012086790A1 (ja) * | 2010-12-24 | 2012-06-28 | 三菱化学株式会社 | 2端子led発光デバイス及びそれを備えたled照明装置 |
JP2013258361A (ja) * | 2012-06-14 | 2013-12-26 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2014038989A (ja) * | 2012-08-20 | 2014-02-27 | Toshiba Corp | 半導体発光装置および照明装置 |
JPWO2012086517A1 (ja) * | 2010-12-20 | 2014-05-22 | ローム株式会社 | 発光素子ユニットおよび発光素子パッケージ |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60177406A (ja) * | 1984-02-22 | 1985-09-11 | Mitsubishi Electric Corp | デイジタル信号再生装置 |
JPH03120879A (ja) * | 1989-10-04 | 1991-05-23 | Yamaha Motor Co Ltd | ランプ装置 |
JPH10256610A (ja) * | 1997-01-10 | 1998-09-25 | Rohm Co Ltd | 半導体発光素子 |
JP2000077722A (ja) * | 1998-08-28 | 2000-03-14 | Matsushita Electronics Industry Corp | 半導体発光装置 |
JP2000312033A (ja) * | 1999-02-25 | 2000-11-07 | Nichia Chem Ind Ltd | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ |
WO2005074044A1 (ja) * | 2004-01-30 | 2005-08-11 | Ccs Inc. | Led及びledの取付構造 |
JP2005276979A (ja) * | 2004-03-24 | 2005-10-06 | Matsushita Electric Ind Co Ltd | Led光源 |
-
2009
- 2009-02-04 JP JP2009023786A patent/JP2010182803A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60177406A (ja) * | 1984-02-22 | 1985-09-11 | Mitsubishi Electric Corp | デイジタル信号再生装置 |
JPH03120879A (ja) * | 1989-10-04 | 1991-05-23 | Yamaha Motor Co Ltd | ランプ装置 |
JPH10256610A (ja) * | 1997-01-10 | 1998-09-25 | Rohm Co Ltd | 半導体発光素子 |
JP2000077722A (ja) * | 1998-08-28 | 2000-03-14 | Matsushita Electronics Industry Corp | 半導体発光装置 |
JP2000312033A (ja) * | 1999-02-25 | 2000-11-07 | Nichia Chem Ind Ltd | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ |
WO2005074044A1 (ja) * | 2004-01-30 | 2005-08-11 | Ccs Inc. | Led及びledの取付構造 |
JP2005276979A (ja) * | 2004-03-24 | 2005-10-06 | Matsushita Electric Ind Co Ltd | Led光源 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102386309A (zh) * | 2010-08-27 | 2012-03-21 | 夏普株式会社 | 发光装置 |
JPWO2012086517A1 (ja) * | 2010-12-20 | 2014-05-22 | ローム株式会社 | 発光素子ユニットおよび発光素子パッケージ |
JP2016208056A (ja) * | 2010-12-20 | 2016-12-08 | ローム株式会社 | 発光素子ユニットおよび発光素子パッケージ |
US9741640B2 (en) | 2010-12-20 | 2017-08-22 | Rohm Co., Ltd. | Semiconductor device |
WO2012086790A1 (ja) * | 2010-12-24 | 2012-06-28 | 三菱化学株式会社 | 2端子led発光デバイス及びそれを備えたled照明装置 |
JP2012138428A (ja) * | 2010-12-24 | 2012-07-19 | Mitsubishi Chemicals Corp | 2端子led発光デバイス及びそれを備えたled照明装置 |
JP2013258361A (ja) * | 2012-06-14 | 2013-12-26 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US9331063B2 (en) | 2012-06-14 | 2016-05-03 | Renesas Electronics Corporation | Semiconductor device |
JP2014038989A (ja) * | 2012-08-20 | 2014-02-27 | Toshiba Corp | 半導体発光装置および照明装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7714349B2 (en) | Package structure for ESD protection of light-emitting device | |
KR101047801B1 (ko) | 발광 디바이스 패키지 및 그 제조방법 | |
KR100863864B1 (ko) | 발광 다이오드 패키지 및 그 제조 방법 | |
KR100650191B1 (ko) | 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드 | |
US8242531B2 (en) | Light emitting diode package | |
US20110284883A1 (en) | Semiconductor light-emitting element, light-emitting device, luminaire, display unit, traffic signal lamp unit, and traffic information display unit | |
JP2011009298A (ja) | 発光ダイオード光源装置 | |
JP2007294953A (ja) | 高効率発光ダイオードパッケージ | |
TWI613391B (zh) | 發光二極體組件及應用此發光二極體組件的發光二極體燈泡 | |
US20170040497A1 (en) | Led module | |
JP2010182803A (ja) | 発光装置 | |
KR101197778B1 (ko) | Esd 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법 | |
KR101202168B1 (ko) | 고전압 발광 다이오드 패키지 | |
US20120153326A1 (en) | Light emitting diode package | |
KR102261945B1 (ko) | 발광 소자 및 이를 구비한 조명 장치 | |
US10014458B2 (en) | LED module | |
KR100954858B1 (ko) | 고휘도 엘이디 패키지 및 그 제조 방법 | |
US20170263823A1 (en) | Led module | |
KR101309069B1 (ko) | 정전류 보호칩 내장 발광다이오드 패키지 | |
JP2006156588A (ja) | 発光ダイオード | |
KR20090064717A (ko) | 발광 다이오드 패키지 | |
TW201334240A (zh) | 半導體發光元件之封裝結構 | |
JP2014110332A (ja) | 半導体発光装置 | |
TW201218434A (en) | Illumination device | |
KR20130054864A (ko) | 조명 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |