CN102237353B - 发光二极管封装结构及其制造方法 - Google Patents
发光二极管封装结构及其制造方法 Download PDFInfo
- Publication number
- CN102237353B CN102237353B CN201010162562.8A CN201010162562A CN102237353B CN 102237353 B CN102237353 B CN 102237353B CN 201010162562 A CN201010162562 A CN 201010162562A CN 102237353 B CN102237353 B CN 102237353B
- Authority
- CN
- China
- Prior art keywords
- doped layer
- insulated substrate
- zener diode
- led
- electrical doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
一种发光二极管封装结构,包括:一绝缘基板,具有第一表面以及相对于第一表面之第二表面,一凹槽,位于该绝缘基板之第一表面,二电极层由该凹槽底部两端延伸至绝缘基板之第二表面,一发光二极管芯片位于该凹槽并且与该二电极电性连接,该凹槽底部设有与二电极层电性连接并与发光二极管芯片并联的齐纳二极管。本发明发光二极管封装结构将齐纳二极管设置在绝缘基板内,与发光二极管封装构造一体化,可减少物料与人力成本。同时,内置的齐纳二极管由于不需要外部打线与电极层形成电性连接,不仅提高齐纳二极管与电极层的电性连接的稳定性,还可降低发光二极管的封装结构的复杂度。本发明还提供一种发光二极管封装结构的制造方法。
Description
技术领域
本发明涉及一种半导体发光组件,特别涉及一种发光二极管的封装结构及其制造方法。
背景技术
作为一种新兴的光源,发光二极管凭借其发光效率高、体积小、重量轻、环保等优点,已被广泛地应用到当前的各个领域当中,大有取代传统光源的趋势。
发光二极管是一种单向导通的电子组件,当经过发光二极管的电流为正向导通时,可使发光二极管发光。当电流反向时,发光二极管不能导通,并且若电流过大,有可能击穿发光二极管,使发光二极管不能再正常工作。因此业界多有设置一稳压二极管与发光二极管并联,若有异常的反向电流或静电产生时,过高的反向电流可经由该稳压二极管进行放电,从而保护发光二极管不受到破坏。目前业界采用打线外置固定的方式,将稳压二极管与发光二极管并联。然而,这种外置并联的稳压二极管不但使发光二极管封装的结构复杂、体积增大,而且不能保证两者的电连接的稳定性,这对于发光二极管的后端使用都是不利因素。因此,业者对此问题多有关注。
发明内容
有鉴于此,有必要提供一种利于产业应用的发光二极管封装结构及其制造方法。
一种发光二极管封装结构,包括绝缘基板、发光二极管芯片及二电极层,该绝缘基板的一面上设有凹槽,该发光二极管芯片设置于该凹槽中,二电极层置于绝缘基板的所述一面上并分别与发光二极管芯片电性连接,该凹槽底部设有与二电极层电性连接并与发光二极管芯片并联的齐纳二极管。
一种发光二极管封装结构的制造方法,其步骤包括:提供一绝缘基板,该绝缘基板上设有一凹槽;在凹槽底部设置一齐纳二极管;提供二电极层,该二电极层设置在绝缘基板上,并且该二电极层分别与齐纳二极管电性连接;提供一发光二极管芯片,该发光二极管芯片设置在凹槽内与二电极层电性连接,并与齐纳二极管并联。
与现有技术相比,本发明发光二极管封装结构将齐纳二极管设置在绝缘基板内,与发光二极管封装构造一体化,可减少物料与人力成本。同时,内置的齐纳二极管由于不需要外部打线与电极层形成电性连接,不仅提高齐纳二极管与电极层的电性连接的稳定性,还可降低发光二极管的封装结构的复杂度。
下面参照附图,结合具体实施例对本发明作进一步的描述。
附图说明
图1为本发明第一实施例的发光二极管封装结构的剖视示意图。
图2为本发明第二实施例的发光二极管封装结构的剖视示意图。
图3为本发明第三实施例的发光二极管封装结构的剖视示意图。
主要元件符号说明
绝缘基板100、200
第一表面102、202
凹槽103、203
第二表面104、204
通孔105、205
发光二极管芯片110、210
电极112、114
齐纳二极管120、220
第一电性掺杂层122、222
第二电性掺杂层124、224
电极层132、134、232、234
导电柱150、250
具体实施方式
第一实施例
请参阅图1,本发明第一实施例中的发光二极管封装结构包括一绝缘基板100,一发光二极管芯片110,一齐纳二极管120及二电极层132、134。该齐纳二极管120设置在绝缘基板100内并与二电极层132、134电性连接。该发光二极管芯片110设置在绝缘基板100上并与二电极层132、134电性连接,同时与齐纳二极管120并联。当二电极层132、134与外部电源连接时,该发光二极管芯片110正向导通后可发光。齐纳二极管120的极性与发光二极管芯片110的极性相反,因此若有异常的反向电流或静电产生时,过高的反向电流可经由该齐纳二极管120进行放电,从而保护发光二极管芯片110不被击穿。
具体的,该绝缘基板100具有一第一表面102及与第一表面102相对的第二表面104。在第一表面102上形成有一凹槽103。绝缘基板100可由如下材料中的一种或多种制成:硅(Si)、砷化镓(GaAs)、氧化锌(ZnO)及磷化铟(InP)。
该齐纳二极管120可由磊晶掺杂、扩散掺杂或者离子布植(Ion-Implantation)的方式形成在绝缘基板100的凹槽103底部。该齐纳二极管120包括一第一电性掺杂层122和一第二电性掺杂层124,第一电性掺杂层122设置在第二电性掺杂层124之上。本实施例中,第一电性掺杂层122为P型掺杂层,第二电性掺杂层124为N型掺杂层,可以理解地,在不同实施例中,该二电性掺杂层122、124的形态可以互换,即第一电性掺杂层122亦可以是N型掺杂层。
电极层132的一端与第一电性掺杂层122电性连接,且贴设在凹槽103的侧壁(未标示)及绝缘基板100的第一表面102上。进一步的,该电极层132可弯折延伸至绝缘基板100的第二表面104,使电极层132的另一端贴设在该第二表面104上。另一电极层134的一端与第二电性掺杂层124电性连接,且贴设在凹槽103的侧壁(未标示)及绝缘基板100的第一表面102上。与电极层132类似,该另一电极层134也可以弯折延伸至绝缘基板100的第二表面104,使其另一端贴设在该第二表面104上。该二电极层132、134的末端延伸至绝缘基板100的第二表面104上,可方便该发光二极管封装结构直接与外部电源连接,形成表面粘贴形态(SMD)。
发光二极管芯片110具有两个电极112、114,本实施例中发光二极管芯片110以覆晶的形式设置在绝缘基板100的凹槽103内,且电极112与电极层132电性连接,电极114与电极层134电性连接。
本发明发光二极管封装结构将齐纳二极管120设置在绝缘基板100内,与发光二极管芯片110封装构造一体化,可减少物料与人力成本。同时,内置的齐纳二极管120由于不需要外部打线与电极层132、134形成电性连接,不仅提高齐纳二极管120与电极层132、134的电性连接的稳定性,还可降低发光二极管的封装结构的复杂度。
另外,由上述可知,由于绝缘基板100的非导电性,该发光二极管封装结构可直接形成表面粘贴形态,相对导电基板而言,无需在基板上再增加一层绝缘材料,从而省时省工。
第二实施例
基于绝缘基板100的非导电性,还可在绝缘基板100内设置导电柱,增加导电路径。
具体的,请参阅图2,本发明第二实施例的发光二极管封装结构在绝缘基板100上设置贯穿第一表面102与第二表面104的若干通孔105,通孔105内填充金属材料形成导电柱150,导电柱150的上端与电极层132、134设置在第一表面102上的部分电性连接,导电柱150的下端与电极层132、134设置在第二表面104上的部分电性连接。导电柱150在绝缘基板100内的排布可有多种样式,例如可呈矩阵排布,也可呈两列排布,或者还可呈无规则排布,导电柱150的数量也可视具体需求而变化。
导电柱150的设置不但可提供附加的导电路径,避免因外侧电极层剥落断裂而产生断路,进而提高可靠性,还可以作为散热途径,提高发光二极管的散热性能,延长使用寿命。
第三实施例
请参阅图3,本发明第三实施例的发光二极管封装结构与第二实施例中的结构相似,也包括一绝缘基板200,一发光二极管芯片210,一齐纳二极管220及二电极层232、234。该齐纳二极管220包括设置在绝缘基板200内的一第一电性掺杂层222和一第二电性掺杂层224,该第一电性掺杂层222与电极层232电性连接,第二电性掺杂层224与电极层234电性连接。该发光二极管芯片210设置在绝缘基板200上并与二电极层232、234电性连接,同时与齐纳二极管220并联。绝缘基板200内设有贯穿其第一表面202、第二表面204的通孔205,通孔205内形成导电柱250。本实施例中的发光二极管封装结构与上一实施例中的相比,不同之处在于第一电性掺杂层222被第二电性掺杂层224包覆于其中。因此在绝缘基板200上延伸设置有一绝缘层260,该绝缘层260置于第二电性掺杂层224与电极层232之间。电极层232可借由该绝缘层260与第二电性掺杂层224电性隔绝,从而保证齐纳二极管220与二电极层232、234的连接极性。
下面以本发明的第一实施例的发光二极管封装结构为例,说明该发光二极管封装结构的制造过程。
第一步骤,提供一绝缘基板100,该绝缘基板100可由如下半导体材料中的一种或多种制成:硅(Si)、砷化镓(GaAs)、氧化锌(ZnO)及磷化铟(InP)。绝缘基板100具有一第一表面102和与第一表面102相对的第二表面104。利用黄光、微影蚀刻等技术在第二表面104上形成一凹槽103。
第二步骤,在凹槽103底部以磊晶掺杂或者离子布植的方式形成第一电性掺杂层122与第二电性掺杂层124,从而在凹槽103内形成一齐纳二极管120。
第三步骤,将电极层132设置在绝缘基板100的第一表面102上,使电极层132与第一电性掺杂层122电性连接,与第二电性掺杂层124电性隔绝,并使电极层132延伸至绝缘基板100的第二表面104上。将电极层134设置在绝缘基板100的第一表面102上,使电极层134与第二电性掺杂层124电性连接,并使电极层134延伸至绝缘基板100的第二表面104上。
最后将发光二极管芯片110以覆晶的形式与二电极层132、134电性连接,并与齐纳二极管120并联。
第二实施例中的通孔105、导电柱150可在第一步骤时形成。具体的,在绝缘基板100上形成贯穿第一、第二表面102、104的若干通孔105。在绝缘基板100的通孔105内填充导电金属材料,形成导电柱150。金属材料可为金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铝(Al)、钛(Ti)或者这些金属的合金。
第三实施例中的绝缘层260可在第二步骤时形成齐纳二极管220后形成。具体的,在凹槽203底部上延伸形成一绝缘层260,该绝缘层260覆盖部分第二电性掺杂层224。
Claims (8)
1.一种发光二极管封装结构,其特征在于,包括:
一绝缘基板,具有第一表面以及相对于第一表面之第二表面;
一凹槽,位于该绝缘基板之第一表面;
二电极层由该凹槽底部两端延伸至绝缘基板之第二表面;及
一发光二极管芯片位于该凹槽内并且与该二电极电性连接,该凹槽底部设有与二电极层电性连接并与发光二极管芯片并联的齐纳二极管,该齐纳二极管整体收容在该绝缘基板内部,该齐纳二极管包括第一电性掺杂层以及第二电性掺杂层,该第一电性掺杂层收容在第二电性掺杂层内且外表面外露在第一电性掺杂层外,该第一电性掺杂层的一侧表面与该绝缘基板直接接触,该二电极层其中之一沿着基板位于凹槽的内表面延伸至与该第一电性掺杂层的外表面电性连接。
2.如权利要求1所述的发光二极管封装结构,其特征在于:所述齐纳二极管包括设置在凹槽底部的第一电性掺杂层、第二电性掺杂层,该第一、第二电性掺杂层由磊晶掺杂、扩散掺杂或者离子布植方式制作而成,二电极层分别与第一、第二电性掺杂层中的其中之一电性连接。
3.如权利要求1所述的发光二极管封装结构,其特征在于:所述绝缘基板的材料包括硅、砷化镓、氧化锌及磷化铟的其中之一。
4.如权利要求1-3项中任意一项所述的发光二极管封装结构,其特征在于:所述绝缘基板上设有贯穿绝缘基板的若干通孔,通孔内设有导电柱,导电柱与电极层电性连接。
5.一种发光二极管封装结构的制造方法,其步骤包括:
提供一绝缘基板,该绝缘基板上设有一凹槽;
在凹槽底部设置一齐纳二极管;
提供二电极层,该二电极层设置在绝缘基板上,并且该二电极层分别与齐纳二极管电性连接;
提供一发光二极管芯片,该发光二极管芯片设置在凹槽内与二电极层电性连接,并与齐纳二极管并联,其中,该齐纳二极管整体收容在该绝缘基板内部,该齐纳二极管包括第一电性掺杂层以及第二电性掺杂层,该第一电性掺杂层收容在第二电性掺杂层内且外表面外露在第一电性掺杂层外,该第一电性掺杂层的一侧表面与该绝缘基板直接接触,该二电极层其中之一沿着基板位于凹槽的内表面延伸至与该第一电性掺杂层的外表面电性连接。
6.如权利要求5所述的发光二极管封装结构的制造方法,其特征在于:所述齐纳二极管包括以磊晶掺杂、扩散掺杂或者离子布植的方式形成的一第一电性掺杂层及一第二电性掺杂层,且第一、第二电性掺杂层分别与二电极层的其中之一电性连接。
7.如权利要求5所述的发光二极管封装结构的制造方法,其特征在于:还包括在绝缘基板上开设若干通孔,在通孔内设置导电柱,使导电柱与电极层电性连接。
8.如权利要求7所述的发光二极管封装结构的制造方法,其特征在于:该导电柱的材料至少包含下列金属材料之一:金、银、铜、镍、铝以及钛,或是前述金属的合金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010162562.8A CN102237353B (zh) | 2010-05-05 | 2010-05-05 | 发光二极管封装结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010162562.8A CN102237353B (zh) | 2010-05-05 | 2010-05-05 | 发光二极管封装结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102237353A CN102237353A (zh) | 2011-11-09 |
CN102237353B true CN102237353B (zh) | 2016-07-06 |
Family
ID=44887848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010162562.8A Expired - Fee Related CN102237353B (zh) | 2010-05-05 | 2010-05-05 | 发光二极管封装结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102237353B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5766593B2 (ja) * | 2011-12-09 | 2015-08-19 | 日本特殊陶業株式会社 | 発光素子搭載用配線基板 |
CN102569287A (zh) * | 2012-01-19 | 2012-07-11 | 日月光半导体制造股份有限公司 | 半导体光源模块及其制造方法 |
CN102664231A (zh) * | 2012-05-28 | 2012-09-12 | 歌尔声学股份有限公司 | 发光二极管装置 |
CN103035821A (zh) * | 2013-01-08 | 2013-04-10 | 聚灿光电科技(苏州)有限公司 | 基于倒装芯片的封装基板及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2718788Y (zh) * | 2004-07-07 | 2005-08-17 | 炬鑫科技股份有限公司 | 具防静电的无导线覆晶式封装的表面黏着型发光二极管 |
US7482696B2 (en) * | 2003-12-11 | 2009-01-27 | South Epitaxy Corporation | Light-emitting diode package structure |
-
2010
- 2010-05-05 CN CN201010162562.8A patent/CN102237353B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7482696B2 (en) * | 2003-12-11 | 2009-01-27 | South Epitaxy Corporation | Light-emitting diode package structure |
CN2718788Y (zh) * | 2004-07-07 | 2005-08-17 | 炬鑫科技股份有限公司 | 具防静电的无导线覆晶式封装的表面黏着型发光二极管 |
Also Published As
Publication number | Publication date |
---|---|
CN102237353A (zh) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100863864B1 (ko) | 발광 다이오드 패키지 및 그 제조 방법 | |
US8217416B2 (en) | Light emitting device package and method for fabricating the same | |
TWI480962B (zh) | 發光二極體封裝以及發光二極體晶圓級封裝製程 | |
US9123870B2 (en) | LED package structure | |
CN104241483B (zh) | 发光器件 | |
US20150108533A1 (en) | Light-emitting device | |
CN107210352A (zh) | 发光元件 | |
US20110181182A1 (en) | Top view light emitting device package and fabrication method thereof | |
CN102237353B (zh) | 发光二极管封装结构及其制造方法 | |
CN104241459A (zh) | 发光器件及发光器件封装件 | |
KR101179579B1 (ko) | 엘이디 조명 모듈 및 그의 제조 방법 | |
CN102468406B (zh) | 发光二极管封装结构及其制造方法 | |
CN102479907B (zh) | 发光二极管封装结构 | |
US20120161178A1 (en) | Led package and chip carrier thereof | |
CN102916108B (zh) | 发光二极管封装结构 | |
CN103594591B (zh) | 具有透明电极的倒装发光二极管的制造方法 | |
TWI397197B (zh) | 發光二極體封裝結構及其製造方法 | |
US8597964B2 (en) | Manufacturing method of LED package structure | |
CN102867819B (zh) | 发光二极管封装结构及其制造方法 | |
US8487333B2 (en) | LED package and method for manufacturing the same | |
CN103594593A (zh) | 具有粗化透明电极的倒装发光二极管的制造方法 | |
CN103606617B (zh) | 具有透明电极的倒装发光二极管 | |
US8643022B2 (en) | Light emitting diodes and method for manufacturing the same | |
TWI515924B (zh) | 發光元件及其封裝結構 | |
US20150084078A1 (en) | Light-Emitting Diode Having Diamond-Like Carbon Layer and Manufacturing Method and Application Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160706 Termination date: 20200505 |