JP2014099945A - Step-up pfc control unit - Google Patents

Step-up pfc control unit Download PDF

Info

Publication number
JP2014099945A
JP2014099945A JP2011046929A JP2011046929A JP2014099945A JP 2014099945 A JP2014099945 A JP 2014099945A JP 2011046929 A JP2011046929 A JP 2011046929A JP 2011046929 A JP2011046929 A JP 2011046929A JP 2014099945 A JP2014099945 A JP 2014099945A
Authority
JP
Japan
Prior art keywords
voltage
terminal
source
gate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011046929A
Other languages
Japanese (ja)
Inventor
Shuji Tamaoka
修二 玉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011046929A priority Critical patent/JP2014099945A/en
Priority to PCT/JP2012/000903 priority patent/WO2012117675A1/en
Publication of JP2014099945A publication Critical patent/JP2014099945A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To largely reduce the power consumption of a step-up PFC control unit.SOLUTION: A step-up PFC control unit 1 includes: an AC switch bridge circuit 101 that performs full-wave rectification on an AC voltage Va; and a step-up circuit that increases the full-rectified voltage Vr. The AC switch bridge circuit 101 includes plural AC switches 11-14; and an AC switch control circuit 54 that controls ON/OFF state of the AC switches 11-14. When a gate-source voltage is higher than a threshold value, the AC switches 11-14 allow a current to flow from the drain to the source or the source to the drain according to the polarity between the drain source and the voltage; when a gate-source voltage is lower than a threshold value voltage, the AC switches 11-14 shut off the current from flowing from the drain to the source; and when the gate voltage with respect to the drain voltage is larger than the threshold value voltage, the AC switches 11-14 allow the current to flow from the source to the drain.

Description

本発明は、入力交流電圧を整流して交流電圧のピーク値より大きい直流電圧を出力する昇圧型ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）制御装置に関する。   The present invention relates to a step-up PFC (Power Factor Correction) control device that rectifies an input AC voltage and outputs a DC voltage larger than the peak value of the AC voltage.

図１０は、特許文献１に示された従来技術のシングルスイッチ電流連続モード制御を行う昇圧型ＰＦＣ制御装置の回路構成図である。同図に記載された昇圧型ＰＦＣ制御装置５００が有する電流誤差検出回路５１０は、出力電圧Ｖｏの設定値からのずれを示す誤差電圧Ｖｅに比例しかつ整流電圧Ｖｒと同じ脈動波形をもつ電圧誤差信号Ｓｅと、スイッチング手段５０３に流れる電流の波形信号Ｓｃとから、電流誤差信号Ｓ１を生成する。そして、昇圧型ＰＦＣ制御装置５００の有する断続指令回路５２０は、常時はスイッチング手段５０３の断続周期を指定する周期信号Ｓ０と、上述した電流誤差信号Ｓ１とから、オンオフ指令Ｓｗを生成する。さらに、昇圧型ＰＦＣ制御装置５００は、異常検出回路５３０から異常信号Ｓ２が発せられたとき、電流誤差信号Ｓ１に優先して異常信号Ｓ２を断続指令回路５２０に与え、異常信号Ｓ２の信号値で指定されたデューティ比のオンオフ指令Ｓｗをスイッチング手段５０３に出力させる。   FIG. 10 is a circuit configuration diagram of a step-up PFC control device that performs single-switch current continuous mode control according to the prior art disclosed in Patent Document 1. In FIG. The voltage error detection circuit 510 included in the step-up PFC control device 500 shown in the figure is a voltage error that is proportional to the error voltage Ve indicating a deviation from the set value of the output voltage Vo and has the same pulsation waveform as the rectified voltage Vr. A current error signal S1 is generated from the signal Se and the waveform signal Sc of the current flowing through the switching means 503. The intermittent command circuit 520 of the step-up PFC control device 500 normally generates an on / off command Sw from the periodic signal S0 that specifies the intermittent period of the switching means 503 and the above-described current error signal S1. Further, when the abnormality signal S2 is generated from the abnormality detection circuit 530, the step-up PFC control device 500 gives the abnormality signal S2 to the intermittent command circuit 520 in preference to the current error signal S1, and uses the signal value of the abnormality signal S2. The switching means 503 outputs an on / off command Sw having a designated duty ratio.

特開平７−８７７４４号公報JP-A-7-87744

従来の昇圧型ＰＦＣ制御装置には、その構成要素である整流回路として、一般的に整流ダイオードブリッジ回路が用いられる。   In a conventional step-up PFC control device, a rectifier diode bridge circuit is generally used as a rectifier circuit that is a component thereof.

図１１は、従来の昇圧型ＰＦＣ制御装置の整流回路に、整流ダイオードブリッジ回路を用いた場合の回路ブロック図である。同図に記載された昇圧型ＰＦＣ制御装置は、一例として、４つのダイオードで構成された整流ダイオードブリッジ回路５０１が用いられている。また、誤差増幅回路５０７と、乗算回路５０８と、電流誤差検出回路５１０と、断続指令回路５２０と、発振回路５２１と、異常検出回路５３０とで、昇圧用ＰＦＣ制御部５５０を構成している。   FIG. 11 is a circuit block diagram in the case where a rectifier diode bridge circuit is used for the rectifier circuit of the conventional boost type PFC control device. As an example, the step-up PFC control device shown in the figure uses a rectifier diode bridge circuit 501 composed of four diodes. Further, the error amplification circuit 507, the multiplication circuit 508, the current error detection circuit 510, the intermittent command circuit 520, the oscillation circuit 521, and the abnormality detection circuit 530 constitute a boosting PFC control unit 550.

昇圧用ＰＦＣ制御部５５０は、出力電圧Ｖｏの分圧回路５０６による分圧電圧ｖｏと出力電圧設定値ｖｓとの差分に比例した誤差電圧Ｖｅと、入力交流電圧Ｖａを整流ダイオードブリッジ回路５０１で整流した整流電圧Ｖｒとを、乗算回路５０８で乗算し、電流制御の指令値となる電圧誤差信号Ｓｅを生成する。この電圧誤差信号Ｓｅは、誤差電圧Ｖｅに比例し且つ整流電圧Ｖｒと同じ脈動波形となる。   The boosting PFC control unit 550 rectifies the error voltage Ve proportional to the difference between the divided voltage vo by the voltage dividing circuit 506 of the output voltage Vo and the output voltage set value vs, and the input AC voltage Va by the rectifier diode bridge circuit 501. The multiplied circuit 508 multiplies the rectified voltage Vr thus generated to generate a voltage error signal Se serving as a current control command value. This voltage error signal Se is proportional to the error voltage Ve and has the same pulsating waveform as the rectified voltage Vr.

一方で、スイッチング手段５０３のオン／オフにより整流ダイオードブリッジ回路５０１から流れ出る電流は、検出抵抗５０９により検出され、電流波形信号Ｓｃが生成される。図１１に示された電流誤差検出回路５１０と、断続指令回路５２０と、発振回路５２１と、スイッチング手段５０３と、磁気誘導手段５０２と、ダイオード５０４と、キャパシタ５０５と、分圧回路５０６と、検出抵抗５０９と、出力端子及びＧｎｄ端子Ｅ間にある負荷（図示せず）とにより構成される電流制御負帰還ループにより、電流波形信号Ｓｃは電圧誤差信号Ｓｅに追従し、該Ｓｅとほぼ同じ値となるように制御される。   On the other hand, the current flowing out of the rectifier diode bridge circuit 501 by turning on / off the switching means 503 is detected by the detection resistor 509, and the current waveform signal Sc is generated. The current error detection circuit 510, the intermittent command circuit 520, the oscillation circuit 521, the switching means 503, the magnetic induction means 502, the diode 504, the capacitor 505, and the voltage dividing circuit 506 shown in FIG. The current waveform signal Sc follows the voltage error signal Se by the current control negative feedback loop constituted by the resistor 509 and a load (not shown) between the output terminal and the Gnd terminal E, and has almost the same value as Se. It is controlled to become.

電圧誤差信号Ｓｅは、前述したように整流電圧Ｖｒと同じように交流電源電圧を全波整流した形の脈動波形であるため、電流波形信号Ｓｃが電圧誤差信号Ｓｅに追従することで、整流ダイオードブリッジ回路５０１から流れ出る電流波形は、交流電源電圧を全波整流した電圧波形と相似形となる。結果として、入力の交流電源電圧Ｖａと交流電源電流とは、ほぼ同位相でかつほぼ同波形となり、入力交流電源の力率はほぼ１となる。   Since the voltage error signal Se is a pulsating waveform obtained by full-wave rectification of the AC power supply voltage in the same manner as the rectified voltage Vr, as described above, the current waveform signal Sc follows the voltage error signal Se, thereby causing a rectifier diode. The current waveform flowing out from the bridge circuit 501 is similar to the voltage waveform obtained by full-wave rectifying the AC power supply voltage. As a result, the input AC power supply voltage Va and the AC power supply current have substantially the same phase and substantially the same waveform, and the power factor of the input AC power supply is approximately 1.

また、出力分圧電圧ｖｏと出力電圧設定値ｖｓとの誤差電圧Ｖｅは、該ｖｏと該ｖｓとの差分が誤差増幅回路５０７で増幅された電圧である。誤差増幅回路５０７と乗算回路５０８と前述の電流制御負帰還ループとで構成されるＰＦＣ制御ループにより、誤差増幅回路５０７の出力である誤差電圧Ｖｅは、有限の値となる。誤差電圧Ｖｅは、誤差増幅回路５０７のゲインをＡとすると、下記の式で記述される。   The error voltage Ve between the output divided voltage vo and the output voltage set value vs is a voltage obtained by amplifying the difference between the vo and the vs with the error amplifying circuit 507. Due to the PFC control loop including the error amplification circuit 507, the multiplication circuit 508, and the above-described current control negative feedback loop, the error voltage Ve that is the output of the error amplification circuit 507 becomes a finite value. The error voltage Ve is described by the following equation where the gain of the error amplifier circuit 507 is A.

Ｖｅ ＝ Ａ×（ｖｓ−ｖｏ） ・・・・・ （式１）           Ve = A × (vs−vo) (Formula 1)

従って、誤差電圧Ｖｅが有限の値であることは、誤差増幅回路５０７のゲインＡが十分に大きく設定されていれば、ｖｓ＝ｖｏとなる。つまり出力電圧Ｖｏはｖｓによって決まる固定電圧値となる。   Therefore, the fact that the error voltage Ve is a finite value is vs = vo if the gain A of the error amplifying circuit 507 is set sufficiently large. That is, the output voltage Vo becomes a fixed voltage value determined by vs.

以上の説明から判るように、図１１に示された昇圧型ＰＦＣ制御装置では、その出力電圧Ｖｏは出力電圧設定値ｖｓで設定された所望の電圧を維持しながら、入力交流電源の力率をほぼ１とする。   As can be seen from the above description, in the step-up PFC control device shown in FIG. 11, the output voltage Vo maintains the desired voltage set by the output voltage setting value vs, and the power factor of the input AC power supply is increased. It is almost 1.

しかし、この整流ダイオードブリッジ回路５０１により入力交流電源電圧Ｖａの全波整流された電圧波形の波高値は、入力交流電源電圧Ｖａのピーク値より、ダイオードの順方向電圧ＶＦの２倍の電圧値分だけ低くなる。すなわち、整流ダイオードブリッジ回路５０１では２つのダイオードのＶＦ分だけの電圧降下が発生している。   However, the peak value of the voltage waveform obtained by full-wave rectification of the input AC power supply voltage Va by the rectifier diode bridge circuit 501 is twice the voltage value of the diode forward voltage VF from the peak value of the input AC power supply voltage Va. Only lower. That is, in the rectifier diode bridge circuit 501, a voltage drop corresponding to VF of the two diodes occurs.

また、磁気誘導手段５０２とスイッチング手段５０３とダイオード５０４とキャパシタ５０５とで構成される昇圧回路では、スイッチング手段５０３により磁気誘導手段５０２に蓄えられたエネルギーをキャパシタ５０５に蓄える際にダイオード５０４で順方向電圧ＶＦの電圧降下が発生する。   Further, in the booster circuit composed of the magnetic induction means 502, the switching means 503, the diode 504, and the capacitor 505, the diode 504 forwards the energy stored in the magnetic induction means 502 by the switching means 503. A voltage drop of the voltage VF occurs.

すなわち、従来の整流ダイオードブリッジ回路が用いられた昇圧型ＰＦＣ制御装置では、昇圧型ＡＣ／ＤＣコンバータとして入力交流電源電圧Ｖａを整流して交流電圧のピーク値より大きいＤＣ電圧を出力する際に、整流ダイオードブリッジ回路５０１とダイオード５０４によるダイオード順方向電圧ＶＦに起因したパワー損失、すなわち、整流ダイオードブリッジ回路５０１及びダイオード５０４による消費電力が発生している。   That is, in the step-up PFC control device using the conventional rectifier diode bridge circuit, when the input AC power supply voltage Va is rectified as a step-up AC / DC converter and a DC voltage larger than the peak value of the AC voltage is output, Power loss due to the diode forward voltage VF by the rectifier diode bridge circuit 501 and the diode 504, that is, power consumption by the rectifier diode bridge circuit 501 and the diode 504 occurs.

この消費電力は、上記昇圧型ＰＦＣ制御装置の全体の消費電力の約半分を占めている。例えば、上記昇圧型ＰＦＣ制御装置を用いた、あるアプリケーションにおいて、該昇圧型ＰＦＣ制御装置の出力の消費電力が２００Ｗになるように動作させた場合、該昇圧型ＰＦＣ制御装置での消費電力は１０Ｗであったが、その内の５Ｗは整流ダイオードブリッジ回路５０１とダイオード５０４による消費電力であった。   This power consumption accounts for about half of the total power consumption of the step-up PFC control device. For example, in an application using the boost type PFC control device, when the power consumption of the output of the boost type PFC control device is 200 W, the power consumption of the boost type PFC control device is 10 W. However, 5 W of the power consumption was power consumed by the rectifier diode bridge circuit 501 and the diode 504.

また、ダイオード５０４にはダイオード内の少数キャリア蓄積効果によるリカバリー電流成分が発生する。その結果、スイッチング手段５０３を構成するスイッチングトランジスタが磁気誘導手段５０２を駆動するときに、該スイッチングトランジスタのターンオン動作により、磁気誘導手段５０２の駆動電流に加え不要なダイオード５０４のリカバリー電流をも駆動してしまう。上記リカバリー電流の電流値は無視できない大きなもので、上記スイッチングトランジスタのスイッチング動作時の消費電力を意味するスイッチング損失の増大に影響を及ぼす。スイッチング損失はＰＦＣ制御装置のスイッチング周波数に比例して増大する。その為、磁気誘導手段５０２のサイズを小さくする為にスイッチング周波数を上げることは、上記スイッチングトランジスタのスイッチング損失の増大を招く。つまり、ダイオード５０４は、自身の順方向電圧ＶＦによる昇圧型ＰＦＣ制御装置の消費電力への寄与だけでなく、スイッチング手段５０３のスイッチング損失を通して該昇圧型ＰＦＣ制御装置の消費電力増大にも影響を与え、又その装置の小型化にも影響を及ぼしている。   In addition, a recovery current component is generated in the diode 504 due to the minority carrier accumulation effect in the diode. As a result, when the switching transistor constituting the switching unit 503 drives the magnetic induction unit 502, the turn-on operation of the switching transistor also drives an unnecessary recovery current of the diode 504 in addition to the drive current of the magnetic induction unit 502. End up. The current value of the recovery current is a large value that cannot be ignored, and affects the increase in switching loss, which means power consumption during the switching operation of the switching transistor. Switching loss increases in proportion to the switching frequency of the PFC controller. Therefore, increasing the switching frequency in order to reduce the size of the magnetic induction means 502 causes an increase in switching loss of the switching transistor. That is, the diode 504 not only contributes to the power consumption of the step-up PFC control device by its own forward voltage VF but also affects the power consumption increase of the step-up PFC control device through the switching loss of the switching means 503. It also affects the miniaturization of the device.

本発明は、上記課題に鑑み、ＰＦＣ制御装置内の消費電力の大部分を占める整流ダイオードブリッジ回路と昇圧用ダイオードとを無くして低消費電力化及び小型化を実現する昇圧型ＰＦＣ制御装置を提供することを目的とする。   In view of the above problems, the present invention provides a step-up PFC control device that realizes low power consumption and miniaturization by eliminating a rectifier diode bridge circuit and a step-up diode that occupy most of the power consumption in the PFC control device. The purpose is to do.

上記の課題を解決するために、本発明の一態様に係る昇圧型ＰＦＣ制御装置は、入力された単相交流電圧を全波整流する全波整流回路と、当該全波整流された整流電圧を昇圧する昇圧回路とを備えた昇圧型ＰＦＣ制御装置であって、前記全波整流回路は、ブリッジ接続された複数の交流スイッチ部と、前記複数の交流スイッチ部のオンオフ状態を制御することにより前記単相交流電圧の印加により流れる双方向電流の電流径路を切り換える交流スイッチ制御回路とを備え、前記複数の交流スイッチ部の各々は、ゲート端子とドレイン端子とソース端子とを有し、（１）ソース電圧に対するゲート電圧であるゲート−ソース間電圧が閾値電圧より高い場合に、ドレイン−ソース間電圧の極性に応じて前記ドレイン端子から前記ソース端子へ、または、前記ソース端子から前記ドレイン端子へ電流を流し、（２）前記ゲート−ソース間電圧が前記閾値電圧以下の場合に、前記ドレイン端子から前記ソース端子へ流れる電流を遮断し、ドレイン電圧に対するゲート電圧が前記閾値電圧以上になると前記ソース端子から前記ドレイン端子への電流を流すスイッチング素子で構成されることを特徴とするものである。   In order to solve the above-described problem, a step-up PFC control device according to one aspect of the present invention includes a full-wave rectification circuit that full-wave rectifies an input single-phase AC voltage, and the full-wave rectified rectified voltage. A step-up PFC control device comprising a step-up circuit for stepping up, wherein the full-wave rectifier circuit controls the on / off states of a plurality of bridge-connected AC switch units and the plurality of AC switch units. An AC switch control circuit that switches a current path of a bidirectional current that flows when a single-phase AC voltage is applied, and each of the plurality of AC switch sections includes a gate terminal, a drain terminal, and a source terminal. When the gate-source voltage, which is the gate voltage with respect to the source voltage, is higher than the threshold voltage, the drain terminal is switched to the source terminal according to the polarity of the drain-source voltage. Applies a current from the source terminal to the drain terminal, and (2) shuts off a current flowing from the drain terminal to the source terminal when the gate-source voltage is equal to or lower than the threshold voltage, When the voltage becomes equal to or higher than the threshold voltage, the switching element is configured by a switching element that allows current to flow from the source terminal to the drain terminal.

上記構成によれば、交流スイッチブリッジ回路は、従来の昇圧型ＰＦＣ制御装置が有する整流ダイオードブリッジと同じ全波整流機能を有する。よって、ダイオード順方向電圧に起因したパワー損失が発生する整流ダイオードブリッジ回路が不要であり、これらの代わりに配置された、低オン抵抗である双方向のスイッチング素子で構成された交流スイッチブリッジ回路により、従来の全波整流機能を維持しつつ消費電力を低減することができる。   According to the above configuration, the AC switch bridge circuit has the same full-wave rectification function as the rectifier diode bridge included in the conventional step-up PFC control device. Therefore, there is no need for a rectifier diode bridge circuit that generates power loss due to diode forward voltage, and an AC switch bridge circuit composed of bidirectional switching elements with low on-resistance arranged instead of these. Thus, it is possible to reduce power consumption while maintaining the conventional full-wave rectification function.

また、本発明の一態様は、前記昇圧回路は、直列接続された２つの双方向スイッチング素子と、前記２つの双方向スイッチング素子が同時にオン状態とならないように前記２つの双方向スイッチング素子のゲート信号の出力タイミングを調整する貫通防止回路とを有するハーフブリッジ回路と、前記整流電圧が印加され、前記２つの双方向スイッチング素子の接続点に接続された昇圧用コイルと、前記ハーフブリッジ回路に並列接続され、前記昇圧用コイル及びハーフブリッジ回路により前記整流電圧が昇圧された出力電圧を保持するキャパシタと、前記出力電圧に対応した電圧値と出力電圧設定値との差分である誤差電圧と、前記整流電圧とに基づいて、前記２つの双方向スイッチング素子のオンオフ状態を制御する昇圧用ＰＦＣ制御部とを備え、前記２つの双方向スイッチング素子は、ゲート端子とドレイン端子とソース端子とを有し、（１）ソース電圧に対するゲート電圧であるゲート−ソース間電圧が閾値電圧より高い場合に、ドレイン−ソース間電圧の極性に応じて前記ドレイン端子から前記ソース端子へ、または、前記ソース端子から前記ドレイン端子へ電流を流し、（２）前記ゲート−ソース間電圧が前記閾値電圧以下の場合に、前記ドレイン端子から前記ソース端子へ流れる電流を遮断し、ドレイン電圧に対するゲート電圧が前記閾値電圧以上になると前記ソース端子から前記ドレイン端子への電流を流す特徴を有することが好ましい。   According to one embodiment of the present invention, the booster circuit includes two bidirectional switching elements connected in series and gates of the two bidirectional switching elements so that the two bidirectional switching elements are not turned on at the same time. A half-bridge circuit having a penetration prevention circuit for adjusting a signal output timing, a boosting coil to which the rectified voltage is applied and connected to a connection point of the two bidirectional switching elements, and a parallel to the half-bridge circuit A capacitor that holds the output voltage obtained by boosting the rectified voltage by the boosting coil and the half-bridge circuit, an error voltage that is a difference between a voltage value corresponding to the output voltage and an output voltage setting value, A step-up PFC control unit that controls an on / off state of the two bidirectional switching elements based on a rectified voltage; The two bidirectional switching elements have a gate terminal, a drain terminal, and a source terminal. (1) When a gate-source voltage that is a gate voltage with respect to a source voltage is higher than a threshold voltage, the drain-source A current is passed from the drain terminal to the source terminal or from the source terminal to the drain terminal according to the polarity of the inter-voltage, and (2) when the gate-source voltage is less than or equal to the threshold voltage, the drain It is preferable that the current flowing from the terminal to the source terminal is cut off and the current flows from the source terminal to the drain terminal when the gate voltage with respect to the drain voltage becomes equal to or higher than the threshold voltage.

これにより、ハーフブリッジ回路は、従来の昇圧型ＰＦＣ制御装置が有する昇圧用スイッチング手段及び昇圧用ダイオードと同じ昇圧機能を有する。よって、昇圧用のダイオードが不要であり、これらの代わりに配置された、低オン抵抗である双方向スイッチング素子で構成されたハーフブリッジ回路により、従来の昇圧機能を維持しつつ消費電力を低減することができる。また、ハーフブリッジ回路を制御する昇圧用ＰＦＣ制御部は、従来の昇圧型ＰＦＣ制御装置の昇圧用ＰＦＣ制御部をそのまま用いることができ、昇圧型ＰＦＣ制御装置としての制御動作は従来のものとほとんど同じ制御動作を実現できる。従って、従来の昇圧型ＰＦＣ制御装置から本発明の昇圧型ＰＦＣ制御装置への置き換えも容易にできる。   Thus, the half-bridge circuit has the same boosting function as the boosting switching means and the boosting diode included in the conventional boosting type PFC control device. Therefore, a boosting diode is unnecessary, and a half-bridge circuit composed of bidirectional switching elements with low on-resistance arranged instead of these reduces power consumption while maintaining the conventional boosting function. be able to. The boosting PFC control unit for controlling the half-bridge circuit can use the boosting PFC control unit of the conventional boosting PFC control device as it is, and the control operation as the boosting PFC control device is almost the same as that of the conventional boosting PFC control device. The same control operation can be realized. Therefore, it is possible to easily replace the conventional boost type PFC control device with the boost type PFC control device of the present invention.

また、本発明の他の態様は、前記貫通防止回路は、さらに、前記全波整流回路と前記ハーフブリッジ回路との間に流れる電流が略零の場合には、前記ハーフブリッジ回路が有する前記２つの双方向スイッチング素子の前記ゲート−ソース間電圧が前記閾値電圧以下になるように前記ゲート信号を出力することが好ましい。   Further, according to another aspect of the present invention, the penetration preventing circuit further includes the 2 in the half-bridge circuit when the current flowing between the full-wave rectifier circuit and the half-bridge circuit is substantially zero. It is preferable to output the gate signal so that the gate-source voltage of two bidirectional switching elements is equal to or lower than the threshold voltage.

昇圧用コイルに流れる電流が略零の場合は、ハーフブリッジ回路が有する双方向スイッチング素子はオフ動作状態となり、等価的に従来の昇圧型ＰＦＣ制御装置の昇圧用のダイオードと同じ働きをする。この機能により、昇圧用コイルに電流が流れなくなり該コイルに蓄えられた磁気的なエネルギーがなくなった為に、出力端子から上記双方向スイッチング素子及び昇圧用コイルを介して交流スイッチブリッジ回路の出力端子に電流が逆流しないようにすることが可能となる。   When the current flowing through the boosting coil is substantially zero, the bidirectional switching element included in the half-bridge circuit is turned off, and equivalently functions as the boosting diode of the conventional boosting PFC control device. With this function, since no current flows through the boosting coil and the magnetic energy stored in the coil is lost, the output terminal of the AC switch bridge circuit from the output terminal via the bidirectional switching element and the boosting coil. It is possible to prevent the current from flowing backward.

また、本発明の他の態様は、前記複数の交流スイッチ部は、第１〜第４の前記スイッチング素子を備え、前記第１のスイッチング素子のドレイン端子と前記第３のスイッチング素子のソース端子とは、前記単相交流電圧が印加される第１交流端子に接続され、前記第２のスイッチング素子のドレイン端子と前記第４のスイッチング素子のソース端子とは、前記単相交流電圧が印加される第２交流端子に接続され、前記第１のスイッチング素子のソース端子と前記第２のスイッチング素子のソース端子とは、前記昇圧回路の接地端子及び前記接続点の一方に接続され、前記第３のスイッチング素子のドレイン端子と前記第４のスイッチング素子のドレイン端子とは、前記昇圧用コイルを介して前記接地端子及び前記接続点の他方に接続され、前記第１〜第４のスイッチング素子のゲート端子は、前記交流スイッチ制御回路から出力される制御信号に応じて複数の信号レベルをシフトするプリドライブ回路に接続されていてもよい。   According to another aspect of the present invention, the plurality of AC switch units include first to fourth switching elements, a drain terminal of the first switching element, and a source terminal of the third switching element. Is connected to the first AC terminal to which the single-phase AC voltage is applied, and the single-phase AC voltage is applied to the drain terminal of the second switching element and the source terminal of the fourth switching element. A source terminal of the first switching element and a source terminal of the second switching element are connected to one of a ground terminal and the connection point of the booster circuit; The drain terminal of the switching element and the drain terminal of the fourth switching element are connected to the other of the ground terminal and the connection point through the boosting coil, The gate terminals of the first to fourth switching element may be connected to the pre-drive circuit for shifting a plurality of signal levels in accordance with a control signal outputted from the AC switch controller.

これによれば、交流スイッチブリッジ回路は、４つの双方向スイッチ素子がブリッジ接続された基本的なブリッジ回路で構成されるので、交流スイッチ制御回路は、簡潔かつ高効率に双方向電流の電流パスを制御することが可能となる。   According to this, since the AC switch bridge circuit is composed of a basic bridge circuit in which four bidirectional switch elements are bridge-connected, the AC switch control circuit is a simple and highly efficient bidirectional current path. Can be controlled.

また、本発明の他の態様は、前記複数の交流スイッチ部のそれぞれは、ソース端子同士またはドレイン端子同士が直列接続された２つの前記スイッチング素子で構成されてもよい。   In another aspect of the present invention, each of the plurality of AC switch units may include two switching elements in which source terminals or drain terminals are connected in series.

これによれば、上述した昇圧型ＰＦＣ制御装置と同様に、従来の昇圧型ＰＦＣ制御装置の整流昇圧動作を維持しつつ消費電力を低減することができる。さらには、高入力耐圧性を有する昇圧型ＰＦＣ制御装置が実現できる。また、この昇圧型ＰＦＣ制御装置は、入力交流電圧源から、当該ＰＦＣ制御装置の出力端子とＧＮＤ端子との間に接続される負荷を完全に切り離すことも可能である。   According to this, similarly to the above-described step-up PFC control device, it is possible to reduce power consumption while maintaining the rectifying step-up operation of the conventional step-up PFC control device. Furthermore, a step-up PFC control device having high input voltage resistance can be realized. In addition, the step-up PFC control device can completely disconnect the load connected between the output terminal and the GND terminal of the PFC control device from the input AC voltage source.

また、本発明の他の態様は、前記スイッチング素子は、半導体基板の上に形成された複数の窒化物半導体層からなる積層体と、前記積層体の上に形成された前記ゲート端子と、前記ゲート端子を挟んで両側方に形成された前記ドレイン端子及び前記ソース端子とを備えることが望ましい。   According to another aspect of the present invention, the switching element includes a stacked body composed of a plurality of nitride semiconductor layers formed on a semiconductor substrate, the gate terminal formed on the stacked body, It is desirable to provide the drain terminal and the source terminal formed on both sides of the gate terminal.

また、本発明の他の態様は、前記２つの双方向スイッチング素子は、それぞれ、半導体基板の上に形成された複数の窒化物半導体層からなる積層体と、前記積層体の上に形成された前記ゲート端子と、前記ゲート端子を挟んで両側方に形成された前記ドレイン端子及び前記ソース端子とを備えることが望ましい。   According to another aspect of the present invention, each of the two bidirectional switching elements is formed on a stacked body including a plurality of nitride semiconductor layers formed on a semiconductor substrate, and on the stacked body. It is desirable to include the gate terminal and the drain terminal and the source terminal formed on both sides of the gate terminal.

上記スイッチング素子及び上記双方向スイッチング素子は、一般的に、窒化ガリウム半導体を用いたヘテロ接合電界効果トランジスタとして知られていて、ＧａＮトランジスタと呼ばれている。上記ＧａＮトランジスタは、ゲート／ソース間電圧がある閾値電圧より高い場合にＦＥＴ特性と逆ＦＥＴ特性を有し、且つ、ゲート／ソース間電圧が当該閾値電圧以下の場合に逆導通特性を有し、また、高耐圧特性を有する双方向スイッチング素子ともなり、ＦＥＴ特性及び逆ＦＥＴ特性において非常に低いオン抵抗値のＦＥＴトランジスタでもある。また、シリコン系半導体素子のような少数キャリア効果がなく、リカバリー電流によるスイッチング損失増大の影響もほとんど無い。従って、本発明の昇圧型ＰＦＣ制御装置が有する双方向スイッチング素子としてＧａＮトランジスタを用いることで、より低消費電力の昇圧型ＰＦＣ制御装置が実現できる。また、スイッチング損失の低減によりスイッチング周波数を上げることが可能となり、これにより昇圧用コイルのサイズを小さくでき、結果的に装置の小型化が可能となる。   The switching element and the bidirectional switching element are generally known as heterojunction field effect transistors using a gallium nitride semiconductor and are called GaN transistors. The GaN transistor has FET characteristics and reverse FET characteristics when the gate / source voltage is higher than a certain threshold voltage, and has reverse conduction characteristics when the gate / source voltage is equal to or lower than the threshold voltage. It is also a bidirectional switching element having high withstand voltage characteristics, and is an FET transistor having a very low on-resistance value in FET characteristics and reverse FET characteristics. Further, there is no minority carrier effect as in a silicon-based semiconductor element, and there is almost no influence of an increase in switching loss due to a recovery current. Therefore, by using a GaN transistor as a bidirectional switching element included in the step-up PFC control device of the present invention, a step-down PFC control device with lower power consumption can be realized. In addition, the switching frequency can be increased by reducing the switching loss, whereby the size of the boosting coil can be reduced, and as a result, the device can be reduced in size.

本発明によれば、整流ダイオードブリッジ回路及び昇圧用のダイオードの無い昇圧型ＰＦＣ制御装置を提供することができる。従来の昇圧型ＰＦＣ制御装置の消費電力の多くは整流ダイオードブリッジ回路とダイオードとの２つの部分によるものであるが、本発明では消費電力を大幅に削減できる。また、昇圧型ＰＦＣ制御装置が有するＰＦＣ制御部は、従来の昇圧型ＰＦＣ制御装置の有する制御部をそのまま用いることができるので、従来の昇圧型ＰＦＣ制御装置から本発明の昇圧型ＰＦＣ制御装置への置き換えが容易である。   According to the present invention, it is possible to provide a step-up PFC control device without a rectifier diode bridge circuit and a step-up diode. Most of the power consumption of the conventional boost type PFC control device is due to the two parts of the rectifier diode bridge circuit and the diode, but the present invention can greatly reduce the power consumption. In addition, since the PFC control unit included in the boost type PFC control device can use the control unit of the conventional boost type PFC control device as it is, the conventional boost type PFC control device changes to the boost type PFC control device of the present invention. Is easy to replace.

本発明の実施の形態１に係る昇圧型ＰＦＣ制御装置の回路ブロック図である。1 is a circuit block diagram of a step-up PFC control device according to a first embodiment of the present invention. 本発明に用いる双方向スイッチング素子のＦＥＴ特性を表すＩ−Ｖ特性図である。It is an IV characteristic diagram showing the FET characteristic of the bidirectional | two-way switching element used for this invention. 本発明に用いる双方向スイッチング素子の逆ＦＥＴ特性を表すＩ−Ｖ特性図である。It is an IV characteristic diagram showing the reverse FET characteristic of the bidirectional | two-way switching element used for this invention. 本発明に用いる双方向スイッチング素子の逆導通特性を表すＩ−Ｖ特性図である。It is an IV characteristic view showing the reverse conduction characteristic of the bidirectional | two-way switching element used for this invention. 本発明の実施の形態１に係る交流スイッチ制御回路の回路構成図である。It is a circuit block diagram of the alternating current switch control circuit which concerns on Embodiment 1 of this invention. 実施の形態１に係る交流スイッチブリッジ回路の動作波形を表すタイミングチャートである。3 is a timing chart illustrating operation waveforms of the AC switch bridge circuit according to the first embodiment. 実施の形態１に係る交流スイッチブリッジ回路の状態遷移図である。3 is a state transition diagram of the AC switch bridge circuit according to Embodiment 1. FIG. ハーフブリッジ回路が有する貫通防止回路の回路ブロック図である。It is a circuit block diagram of the penetration prevention circuit which a half bridge circuit has. 貫通防止回路の内部信号の動作を表すタイミングチャートである。It is a timing chart showing operation of an internal signal of a penetration prevention circuit. 本発明の昇圧型ＰＦＣ制御装置が有するスイッチング素子の断面図の一例である。It is an example of a sectional view of a switching element which a boost type PFC control device of the present invention has. 本発明の実施の形態２に係る昇圧型ＰＦＣ制御装置の回路ブロック図である。It is a circuit block diagram of the step-up PFC control device according to the second embodiment of the present invention. 本発明の実施の形態２に係る交流スイッチ制御回路の回路構成図である。It is a circuit block diagram of the alternating current switch control circuit which concerns on Embodiment 2 of this invention. 本発明の実施の形態２に係る交流スイッチブリッジ回路の動作波形を表すタイミングチャートである。It is a timing chart showing the operation waveform of the AC switch bridge circuit concerning Embodiment 2 of the present invention. 本発明の実施の形態２に係る交流スイッチブリッジ回路の状態遷移図である。It is a state transition diagram of the AC switch bridge circuit according to Embodiment 2 of the present invention. 特許文献１に示された従来技術のシングルスイッチ電流連続モード制御を行う昇圧型ＰＦＣ制御装置の回路ブロック図である。FIG. 10 is a circuit block diagram of a step-up PFC control device that performs single-switch current continuous mode control according to the prior art disclosed in Patent Document 1; 従来の昇圧型ＰＦＣ制御装置の整流回路に、整流ダイオードブリッジ回路を用いた場合の回路ブロック図である。It is a circuit block diagram at the time of using a rectifier diode bridge circuit for the rectifier circuit of the conventional boost type PFC control apparatus.

以下に、本発明に係る昇圧型ＰＦＣ制御装置について、順次、好適な実施の形態を、図面を参照しつつ詳細に説明する。なお、本発明は、以下の実施の形態に記載した具体的な構成に限定されるものではなく、実施の形態において説明する技術的思想と同様の技術的思想及び当技術分野における技術常識に基づいて構成されるものを含むものである。   Hereinafter, preferred embodiments of a step-up PFC control apparatus according to the present invention will be described in detail with reference to the drawings. The present invention is not limited to the specific configurations described in the following embodiments, and is based on the same technical idea as the technical idea described in the embodiment and the common general technical knowledge in this technical field. Is included.

（実施の形態１）
図１は、本発明の実施の形態１に係る昇圧型ＰＦＣ制御装置の回路ブロック図である。同図に記載された昇圧型ＰＦＣ制御装置１は、交流スイッチブリッジ回路１０１と、ハーフブリッジ回路１０２と、昇圧用ＰＦＣ制御部１５０と、昇圧用コイル２と、キャパシタ５と、分圧回路６と、検出抵抗９とを備える。 (Embodiment 1)
FIG. 1 is a circuit block diagram of a step-up PFC control apparatus according to Embodiment 1 of the present invention. The step-up PFC control device 1 shown in FIG. 1 includes an AC switch bridge circuit 101, a half-bridge circuit 102, a step-up PFC control unit 150, a step-up coil 2, a capacitor 5, and a voltage dividing circuit 6. And a detection resistor 9.

昇圧用ＰＦＣ制御部１５０は、図１１に示された従来の昇圧型ＰＦＣ制御装置が有する昇圧用ＰＦＣ制御部５５０と同じ構成である。また、昇圧型ＰＦＣ制御装置１は、図１１に示された整流ダイオードブリッジ回路５０１及び昇圧用のダイオード５０４を無くした構成となっている。つまり、昇圧用ＰＦＣ制御部１５０は、従来の昇圧用ＰＦＣ制御部５５０と同じ電流連続モード制御を行う昇圧用ＰＦＣ制御部と考えてよい。そのため、図１には、昇圧用ＰＦＣ制御部１５０の詳細ブロック図は図示せず、単に１つのブロックとして図示している。但し、本発明の昇圧型ＰＦＣ制御装置１が有する昇圧用ＰＦＣ制御部１５０の制御方式は、電流連続モード制御に限定される必要はなく、電流臨界モード制御とすることも可能である。その場合には、図１の昇圧用ＰＦＣ制御部１５０を、電流臨界モード制御のものに置き換えればよい。さらには、昇圧用ＰＦＣ制御部１５０は、それ以外の制御方法による制御を実行するものであってもよい。   The step-up PFC control unit 150 has the same configuration as the step-up PFC control unit 550 included in the conventional step-up type PFC control device shown in FIG. Further, the step-up PFC control apparatus 1 has a configuration in which the rectifier diode bridge circuit 501 and the step-up diode 504 shown in FIG. 11 are eliminated. That is, the boosting PFC control unit 150 may be considered as a boosting PFC control unit that performs the same continuous current mode control as the conventional boosting PFC control unit 550. Therefore, in FIG. 1, the detailed block diagram of the boosting PFC control unit 150 is not illustrated, and is illustrated as a single block. However, the control method of the boosting PFC control unit 150 included in the boosting PFC control apparatus 1 of the present invention is not limited to the current continuous mode control, and can be the current critical mode control. In that case, the boosting PFC control unit 150 shown in FIG. 1 may be replaced with a current critical mode control. Furthermore, the boosting PFC control unit 150 may execute control by other control methods.

また、図１の昇圧型ＰＦＣ制御装置１では、図１１に示された整流ダイオードブリッジ回路５０１の代わりに交流スイッチブリッジ回路１０１が配置され、また、図１１に示されたスイッチング手段５０３及び昇圧用のダイオード５０４の代わりに、ハーフブリッジ回路１０２が配置されている。   Further, in the step-up PFC control device 1 of FIG. 1, an AC switch bridge circuit 101 is disposed instead of the rectifier diode bridge circuit 501 shown in FIG. 11, and the switching means 503 and the step-up booster shown in FIG. Instead of the diode 504, the half bridge circuit 102 is arranged.

交流スイッチブリッジ回路１０１は、入力された単相交流電圧Ｖａを全波整流する全波整流回路であり、双方向に電流を流すことのできる４つの交流スイッチ１１〜１４と、これらの交流スイッチをオン／オフ制御する為のレベルシフト機能を有する４つのプリドライブ回路５１と、プリドライブ回路５１に電源を供給する３つの電源５２と、単相交流電圧Ｖａの状態に応じて交流スイッチ１１〜１４のオン／オフ制御をする交流スイッチ制御回路５４とを備える。   The AC switch bridge circuit 101 is a full-wave rectification circuit that performs full-wave rectification on the input single-phase AC voltage Va, and includes four AC switches 11 to 14 that can flow current in both directions, and these AC switches. Four pre-drive circuits 51 having a level shift function for on / off control, three power sources 52 for supplying power to the pre-drive circuit 51, and AC switches 11 to 14 according to the state of the single-phase AC voltage Va And an AC switch control circuit 54 for performing on / off control of the.

交流スイッチ１１〜１４は、後述する特性を持つ双方向のスイッチング素子で構成された交流スイッチ部であり、単相交流電圧Ｖａにより流れる双方向電流の導通状態及び遮断状態を切り換える。   The alternating current switches 11 to 14 are alternating current switch portions configured by bidirectional switching elements having characteristics to be described later, and switch between a conduction state and a cutoff state of the bidirectional current flowing by the single-phase alternating current voltage Va.

具体的には、交流スイッチ１１のドレイン端子と交流スイッチ１３のソース端子とは、単相交流電圧Ｖａが印加される第１交流端子である交流Ａ端子に接続される。また、交流スイッチ１２のドレイン端子と交流スイッチ１４のソース端子とは、単相交流電圧Ｖａが印加される第２交流端子である交流Ｂ端子に接続される。また、交流スイッチ１１のソース端子と交流スイッチ１２のソース端子とは、検出抵抗９を介してＧＮＤ端子に接続される。また、交流スイッチ１３のドレイン端子と交流スイッチ１４のドレイン端子とは、昇圧用コイル２に接続される。また、交流スイッチ１１〜１４のゲート端子は、交流スイッチ制御回路５４から出力される制御信号に応じて複数の信号レベルをシフトするプリドライブ回路５１に接続されている。   Specifically, the drain terminal of the AC switch 11 and the source terminal of the AC switch 13 are connected to an AC A terminal that is a first AC terminal to which the single-phase AC voltage Va is applied. The drain terminal of the AC switch 12 and the source terminal of the AC switch 14 are connected to an AC B terminal that is a second AC terminal to which the single-phase AC voltage Va is applied. The source terminal of the AC switch 11 and the source terminal of the AC switch 12 are connected to the GND terminal via the detection resistor 9. The drain terminal of the AC switch 13 and the drain terminal of the AC switch 14 are connected to the boosting coil 2. The gate terminals of the AC switches 11 to 14 are connected to a pre-drive circuit 51 that shifts a plurality of signal levels in accordance with a control signal output from the AC switch control circuit 54.

ハーフブリッジ回路１０２は、双方向に電流を流すことのできるスイッチング素子２１及び２２と、スイッチング素子２１及び２２が同時にオン動作しないように、スイッチング素子２１及び２２の制御信号である各ゲート信号のタイミングを調整する貫通防止回路５５とを備える。スイッチング素子２１及び２２は、後述する特性を持つ双方向スイッチング素子である。   The half-bridge circuit 102 is configured so that the switching elements 21 and 22 that can flow current in both directions and the timing of each gate signal that is a control signal for the switching elements 21 and 22 are prevented from being turned on simultaneously. And a through prevention circuit 55 for adjusting the above. The switching elements 21 and 22 are bidirectional switching elements having characteristics to be described later.

交流スイッチ１１〜１４を構成する双方向のスイッチング素子、及び、スイッチング素子２１及び２２は、図２Ａ〜図２Ｃに示されたＩ−Ｖ特性を持つスイッチング素子である。以下にこの特性について説明する。   The bidirectional switching elements constituting the AC switches 11 to 14 and the switching elements 21 and 22 are switching elements having IV characteristics shown in FIGS. 2A to 2C. This characteristic will be described below.

図２Ａは、本発明に用いる双方向スイッチング素子のＦＥＴ特性を表すＩ−Ｖ特性図である。また、図２Ｂは、本発明に用いる双方向スイッチング素子の逆ＦＥＴ特性を表すＩ−Ｖ特性図である。また、図２Ｃは、本発明に用いる双方向スイッチング素子の逆導通特性を表すＩ−Ｖ特性図である。   FIG. 2A is an IV characteristic diagram showing FET characteristics of the bidirectional switching element used in the present invention. FIG. 2B is an IV characteristic diagram showing the reverse FET characteristic of the bidirectional switching element used in the present invention. FIG. 2C is an IV characteristic diagram showing reverse conduction characteristics of the bidirectional switching element used in the present invention.

上記双方向スイッチング素子は、ゲート端子と、ドレイン端子と、ソース端子とを有し、ソース端子電圧に対するゲート端子電圧の差分電圧であるゲート／ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈより高い場合に、ドレイン端子とソース端子との間の差分電圧ＶＤＳの極性に応じてドレイン端子からソース端子へ電流ＩＤＳを流し、または、ソース端子からドレイン端子へ電流ＩＤＳを流すことができる。   The bidirectional switching element has a gate terminal, a drain terminal, and a source terminal. When the gate / source voltage Vgs, which is a differential voltage of the gate terminal voltage with respect to the source terminal voltage, is higher than the threshold voltage Vth, Depending on the polarity of the differential voltage VDS between the drain terminal and the source terminal, the current IDS can flow from the drain terminal to the source terminal, or the current IDS can flow from the source terminal to the drain terminal.

図２Ａ及び図２Ｂでは、ゲート／ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈより高いことによりスイッチング素子がオン動作状態となっている場合の、電流ＩＤＳと差分電圧ＶＤＳとの関係を表している。電流ＩＤＳはドレイン端子からソース端子へ流れる場合を正の値とする。   2A and 2B show the relationship between the current IDS and the differential voltage VDS when the switching element is in the on-operation state because the gate / source voltage Vgs is higher than the threshold voltage Vth. The current IDS is a positive value when flowing from the drain terminal to the source terminal.

上記Ｉ−Ｖ特性は、ＭＯＳＦＥＴのＩ−Ｖ特性のように３極管領域と飽和領域とを有する。３極管領域とは、ＶＤＳがゼロ電圧からある電圧値に達するまでのゼロ電圧近傍の領域であり、飽和領域とは、ＶＤＳが変化してもＩＤＳがあまり変化しない定電流特性に類似した特性を示す領域である。３極管領域では、Ｉ−Ｖ特性に直線性がありＩＤＳに対するＶＤＳの傾きを、スイッチング素子のオン抵抗Ｒｏｎとして定義できる。３極管領域におけるオン抵抗Ｒｏｎは、飽和領域におけるオン抵抗に比べ十分小さい。この３極管領域における双方向スイッチング素子の特性が、交流スイッチ１１〜１４ならびにスイッチング素子２１及び２２の動作特性として重要であり、以下の説明では３極管領域の特性について説明する。   The IV characteristic has a triode region and a saturation region like the MOSFET IV characteristic. The triode region is a region in the vicinity of the zero voltage until the VDS reaches a certain voltage value from the zero voltage, and the saturation region is a characteristic similar to the constant current characteristic in which the IDS does not change much even if the VDS changes. It is an area | region which shows. In the triode region, the IV characteristic has linearity, and the slope of VDS with respect to IDS can be defined as the on-resistance Ron of the switching element. The on-resistance Ron in the triode region is sufficiently smaller than the on-resistance in the saturation region. The characteristics of the bidirectional switching element in the triode region are important as the operation characteristics of the AC switches 11 to 14 and the switching elements 21 and 22. In the following description, the characteristics of the triode region will be described.

図２Ａは、ＶＤＳが正の場合、つまりドレイン電圧がソース電圧より高い場合のＩ−Ｖ特性図である。このＩ−Ｖ特性図からわかるように、ＩＤＳは正の値となり、電流はドレイン端子からソース端子へ流れる。図２Ａに表されたＩ−Ｖ特性を、ＦＥＴ特性と呼ぶことにする。また、図２Ｂは、ＶＤＳが負の場合、つまりドレイン電圧がソース電圧より低い場合のＩ−Ｖ特性図である。このＩ−Ｖ特性図からわかるように、ＩＤＳは負の値となり、電流はソース端子からドレイン端子へ流れる。図２Ｂに表されたＩ−Ｖ特性を、逆ＦＥＴ特性と呼ぶことにする。   FIG. 2A is an IV characteristic diagram when VDS is positive, that is, when the drain voltage is higher than the source voltage. As can be seen from this IV characteristic diagram, IDS has a positive value, and current flows from the drain terminal to the source terminal. The IV characteristics shown in FIG. 2A will be referred to as FET characteristics. FIG. 2B is an IV characteristic diagram when VDS is negative, that is, when the drain voltage is lower than the source voltage. As can be seen from this IV characteristic diagram, IDS has a negative value, and current flows from the source terminal to the drain terminal. The IV characteristics shown in FIG. 2B will be referred to as inverse FET characteristics.

上記双方向スイッチング素子は、ゲート／ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈより低い場合、ドレイン端子からソース端子へは電流ＩＤＳを流せない。但し、双方向スイッチング素子は、ゲート／ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈより低い場合でも、ゲート端子電圧に対してドレイン端子電圧が低く、且つこの差電圧（Ｖｇｓ−ＶＤＳ）が閾値電圧Ｖｔｈより高い場合には、ソース端子からドレイン端子に電流ＩＤＳを流すことができる。この特性を逆導通特性と呼ぶことにする。図２Ｃは、この逆導通特性を示したＩ−Ｖ特性図である。図２Ｃからわかるように、Ｖｇｓ＝０Ｖの状態すなわちゲート端子とソース端子とがショートしたような状態では、ソース端子をアノードとしドレイン端子をカソードとして順方向電圧が閾値電圧ＶｔｈであるダイオードのＩ−Ｖ特性と同じである。   In the bidirectional switching element, when the gate / source voltage Vgs is lower than the threshold voltage Vth, the current IDS cannot flow from the drain terminal to the source terminal. However, in the bidirectional switching element, even when the gate-source voltage Vgs is lower than the threshold voltage Vth, the drain terminal voltage is lower than the gate terminal voltage, and the difference voltage (Vgs−VDS) is higher than the threshold voltage Vth. In some cases, the current IDS can flow from the source terminal to the drain terminal. This characteristic is called reverse conduction characteristic. FIG. 2C is an IV characteristic diagram showing the reverse conduction characteristic. As can be seen from FIG. 2C, in the state of Vgs = 0V, that is, in the state where the gate terminal and the source terminal are short-circuited, the diode I− is connected to the source terminal as the anode and the drain terminal as the cathode and the forward voltage is the threshold voltage Vth. It is the same as the V characteristic.

以上のように、図２Ａ、図２Ｂ及び図２Ｃからわかることは、双方向スイッチング素子は、ゲート／ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以上であれば、ＦＥＴ動作及び逆ＦＥＴ動作をし、オン抵抗値Ｒｏｎを持つ抵抗と見なすことができる。一方、ゲート／ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下であれば、逆導通特性による動作をし、ソース端子をアノードとしドレイン端子をカソードとするダイオードと見なせる。このダイオードの順方向電圧は（Ｖｔｈ−Ｖｇｓ）となる。   As can be seen from FIGS. 2A, 2B, and 2C, the bidirectional switching element performs the FET operation and the reverse FET operation when the gate / source voltage Vgs is equal to or higher than the threshold voltage Vth, and the on-resistance It can be regarded as a resistor having the value Ron. On the other hand, when the gate-source voltage Vgs is equal to or lower than the threshold voltage Vth, the operation is performed according to the reverse conduction characteristic, and it can be regarded as a diode having the source terminal as an anode and the drain terminal as a cathode. The forward voltage of this diode is (Vth−Vgs).

今後、本発明の実施の形態においては、スイッチング素子を以下のように等価変換する。   In the future, in the embodiment of the present invention, the switching element is equivalently converted as follows.

（１）ゲート／ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈより高い状態のスイッチング素子のオン動作状態では、該スイッチング素子をオン抵抗値Ｒｏｎの抵抗と見なす。   (1) In the ON operation state of a switching element in which the gate / source voltage Vgs is higher than the threshold voltage Vth, the switching element is regarded as a resistance having an ON resistance value Ron.

（２）ゲート端子とソース端子とを短絡したスイッチング素子のオフ動作状態では、該スイッチング素子を、ソース端子をアノードとしドレイン端子をカソードとするダイオードと見なす。   (2) In the off operation state of the switching element in which the gate terminal and the source terminal are short-circuited, the switching element is regarded as a diode having the source terminal as an anode and the drain terminal as a cathode.

図１に示された交流スイッチブリッジ回路１０１は、交流スイッチ制御回路５４に交流Ａ及び交流Ｂの電圧をモニタさせた上で、交流スイッチ１１〜１４、すなわち、双方向スイッチング素子を制御して、図１１に示された整流ダイオードブリッジ回路５０１と同じ働きをする。   The AC switch bridge circuit 101 shown in FIG. 1 controls the AC switches 11 to 14, that is, the bidirectional switching elements, after the AC switch control circuit 54 monitors the voltages of the AC A and the AC B, The rectifier diode bridge circuit 501 shown in FIG.

図３は、本発明の実施の形態１に係る交流スイッチ制御回路の回路構成図である。また図４Ａは、実施の形態１に係る交流スイッチブリッジ回路の動作波形を表すタイミングチャートである。また、図４Ｂは、実施の形態１に係る交流スイッチブリッジ回路の状態遷移図である。   FIG. 3 is a circuit configuration diagram of the AC switch control circuit according to Embodiment 1 of the present invention. FIG. 4A is a timing chart showing operation waveforms of the AC switch bridge circuit according to the first exemplary embodiment. FIG. 4B is a state transition diagram of the AC switch bridge circuit according to Embodiment 1.

交流スイッチ制御回路５４は、単相交流電圧Ｖａに同期させて交流スイッチ１１〜１４のオンオフ状態を制御する機能を有し、リミット回路６１と、リミット回路６２と、比較器６３と、比較器６４とを備える。交流Ａ端子及び交流Ｂ端子に単相交流電圧Ｖａが入力され、それらの電圧はリミット回路６１とリミット回路６２とで緩衝される。これにより、比較器６３及び比較器６４の各非反転端子には、該端子の定格耐圧以上の高電圧が入らないような制限がかかる。つまり、比較器６３及び比較器６４の各非反転端子に入力される信号ＶＡ１及びＶＡ２は、図４Ａに示されたように、交流Ａ端子電圧及び交流Ｂ端子電圧を各々クランプした電圧波形（図４ＡのＶＡ１及びＶＡ２と記載された波形）となる。このクランプされた電圧は、図３のリミット回路６１及び６２のリミット電圧ＶＬＩＭから緩衝用の高耐圧ＭＯＳＦＥＴ３１及び３２のオン動作時のゲート／ソース電圧Ｖｇｓを引いた電圧となる。なお、図４Ａにおいて、交流Ａ端子電圧及び交流Ｂ端子電圧は、それぞれ、交流Ａ−ＧＮＤ及び交流Ｂ−ＧＮＤと記述されており、ＧＮＤ基準の信号波形として描かれている。これは、交流スイッチ制御回路５４のＧＮＤは、昇圧型ＰＦＣ制御装置１の出力側のＧＮＤ端子に接続されていることによるものである。なお、昇圧型ＰＦＣ制御装置１の有する検出抵抗９の抵抗値は小さな値であるために、この抵抗に電流が流れた時の電圧降下は無視してもよい。   The AC switch control circuit 54 has a function of controlling on / off states of the AC switches 11 to 14 in synchronization with the single-phase AC voltage Va. The limit circuit 61, the limit circuit 62, the comparator 63, and the comparator 64 are controlled. With. A single-phase AC voltage Va is input to the AC A terminal and the AC B terminal, and these voltages are buffered by the limit circuit 61 and the limit circuit 62. As a result, the non-inverting terminals of the comparator 63 and the comparator 64 are restricted so that a high voltage exceeding the rated withstand voltage of the terminals does not enter. In other words, the signals VA1 and VA2 input to the non-inverting terminals of the comparator 63 and the comparator 64 are voltage waveforms (FIG. 4A) obtained by clamping the AC A terminal voltage and the AC B terminal voltage, respectively, as shown in FIG. 4A VA1 and VA2). The clamped voltage is a voltage obtained by subtracting the gate / source voltage Vgs when the buffering high voltage MOSFETs 31 and 32 are turned on from the limit voltage VLIM of the limit circuits 61 and 62 of FIG. In FIG. 4A, the AC A terminal voltage and the AC B terminal voltage are described as AC A-GND and AC B-GND, respectively, and are drawn as GND reference signal waveforms. This is because the GND of the AC switch control circuit 54 is connected to the GND terminal on the output side of the step-up PFC control device 1. Since the resistance value of the detection resistor 9 included in the step-up PFC control device 1 is a small value, the voltage drop when a current flows through this resistor may be ignored.

交流スイッチ１１〜１４のオン／オフを制御する制御信号１１＿Ｇ〜１４＿Ｇは、ＶＡ１及びＶＡ２と、比較基準信号ＶＤとを比較することにより、図４Ａに示されたタイミング波形となる。   The control signals 11_G to 14_G for controlling on / off of the AC switches 11 to 14 have the timing waveforms shown in FIG. 4A by comparing VA1 and VA2 with the comparison reference signal VD.

制御信号１１＿Ｇ〜１４＿ＧがＨｉｇｈレベルの信号であれば、交流スイッチ１１〜１４は、それぞれ、オン動作状態となり、Ｌｏｗレベルの信号であればオフ動作状態となる。前述したスイッチング素子の等価変換の規則により、図４に示された各タイミング状態（ａ）〜（ｆ）における交流スイッチ１１〜１４は、図４Ｂに示されたような状態遷移を行う。図４Ｂに記載された入力電流の方向から判るように、単相交流電圧Ｖａの交流Ａ端子電圧及び交流Ｂ端子電圧の極性が変化しても、交流スイッチブリッジ回路１０１の出力端子Ｖｒ及びＶｇの関係は、常にＶｒがＶｇに対して正極性となることが判る。従って、Ｖｇを交流スイッチブリッジ回路１０１の２次側出力のＧｎｄとすれば、図４Ａに示されたように、（Ｖｒ−Ｖｇ）は単相交流電圧Ｖａを全波整流した電圧となる。つまり、交流スイッチブリッジ回路１０１は、単相交流電圧Ｖａにより発生した双方向電流を整流して当該整流された電流を昇圧用コイル２に単方向に流す。   If the control signals 11_G to 14_G are high level signals, the AC switches 11 to 14 are in an on operation state, and if the control signals 11_G to 14_G are low level signals, they are in an off operation state. The AC switches 11 to 14 in the respective timing states (a) to (f) shown in FIG. 4 perform the state transition as shown in FIG. As can be seen from the direction of the input current shown in FIG. 4B, even if the polarity of the AC A terminal voltage and the AC B terminal voltage of the single-phase AC voltage Va changes, the output terminals Vr and Vg of the AC switch bridge circuit 101 change. It can be seen that Vr is always positive with respect to Vg. Therefore, if Vg is Gnd of the secondary side output of the AC switch bridge circuit 101, as shown in FIG. 4A, (Vr−Vg) is a voltage obtained by full-wave rectifying the single-phase AC voltage Va. That is, the AC switch bridge circuit 101 rectifies the bidirectional current generated by the single-phase AC voltage Va and causes the rectified current to flow in the boosting coil 2 in one direction.

交流スイッチブリッジ回路１０１は、図４Ａ及び図４Ｂからわかるように、単相交流電圧Ｖａの１周期の大部分の区間において、図４Ｂにおける状態（ｂ）または状態（ｅ）となっており、単相交流電圧Ｖａを全波整流した出力電圧Ｖｒ−Ｖｇを出力する。状態（ｂ）と状態（ｅ）とでは、入力電流を駆動する交流スイッチ１２及び１３、又は、１１及び１４がオン抵抗値Ｒｏｎを有する抵抗と見なすことができる。このオン抵抗値Ｒｏｎでの電力損失は、ダイオードの順方向電圧ＶＦによる電力損失に比べ非常に小さなものである。以上の結果から、交流スイッチブリッジ回路１０１は、整流ダイオードブリッジ回路に比べ、より低消費電力で、かつ、整流ダイオードブリッジ回路と同じ全波整流動作を実現できる。   As can be seen from FIGS. 4A and 4B, the AC switch bridge circuit 101 is in the state (b) or the state (e) in FIG. 4B in the most section of one cycle of the single-phase AC voltage Va. An output voltage Vr−Vg obtained by full-wave rectifying the phase AC voltage Va is output. In the state (b) and the state (e), the AC switches 12 and 13 that drive the input current, or 11 and 14 can be regarded as resistors having an on-resistance value Ron. The power loss at the on-resistance value Ron is very small compared to the power loss due to the forward voltage VF of the diode. From the above results, the AC switch bridge circuit 101 can realize the same full-wave rectification operation as the rectifier diode bridge circuit with lower power consumption than the rectifier diode bridge circuit.

次に、本発明の昇圧型ＰＦＣ制御装置１において、従来の昇圧型ＰＦＣ制御装置が有するスイッチング手段５０３と昇圧用のダイオード５０４とを無くし、ハーフブリッジ回路１０２を配置した構成について説明する。   Next, in the step-up PFC control apparatus 1 of the present invention, a configuration in which the switching means 503 and the step-up diode 504 included in the conventional step-up PFC control apparatus are eliminated and the half-bridge circuit 102 is disposed will be described.

ハーフブリッジ回路１０２は、直列接続されたスイッチング素子２１及び２２と、スイッチング素子２１及び２２が同時にオン状態とならないようにスイッチング素子２１及び２２のゲート信号の出力タイミングを調整する貫通防止回路５５とを備える。   The half-bridge circuit 102 includes switching elements 21 and 22 connected in series, and a through prevention circuit 55 that adjusts the output timing of the gate signals of the switching elements 21 and 22 so that the switching elements 21 and 22 are not simultaneously turned on. Prepare.

昇圧用コイル２は、整流電圧Ｖｒが印加され、スイッチング素子２１及び２２の接続点に接続されている。   The boosting coil 2 is applied with a rectified voltage Vr and connected to a connection point between the switching elements 21 and 22.

キャパシタ５は、ハーフブリッジ回路１０２に並列接続され、昇圧用コイル２及びハーフブリッジ回路１０２により整流電圧Ｖｒが昇圧された出力電圧Ｖｏを保持する。   The capacitor 5 is connected in parallel to the half bridge circuit 102 and holds the output voltage Vo obtained by boosting the rectified voltage Vr by the boosting coil 2 and the half bridge circuit 102.

昇圧用ＰＦＣ制御部１５０は、出力電圧Ｖｏに対応した電圧値ｖｏと出力電圧設定値との差分である誤差電圧と、整流電圧Ｖｒとに基づいて、スイッチング素子２１及び２２のオンオフ状態を制御する。   The boosting PFC control unit 150 controls the on / off states of the switching elements 21 and 22 based on the error voltage that is the difference between the voltage value vo corresponding to the output voltage Vo and the output voltage setting value and the rectified voltage Vr. .

ハーフブリッジ回路１０２と、昇圧用コイル２と、キャパシタ５と、昇圧用ＰＦＣ制御部１５０とは、全波整流された整流電圧を昇圧する昇圧回路を構成する。   The half-bridge circuit 102, the boosting coil 2, the capacitor 5, and the boosting PFC control unit 150 constitute a boosting circuit that boosts the full-wave rectified rectified voltage.

図５Ａは、ハーフブリッジ回路が有する貫通防止回路の回路ブロック図であり、図５Ｂは、貫通防止回路の内部信号の動作を表すタイミングチャートである。   FIG. 5A is a circuit block diagram of a penetration prevention circuit included in the half-bridge circuit, and FIG. 5B is a timing chart showing operations of internal signals of the penetration prevention circuit.

貫通防止回路５５は、昇圧用ＰＦＣ制御部１５０からの出力であって昇圧動作を制御するＰＷＭ信号であるＳＷ信号を受けて、従来の昇圧型ＰＦＣ制御装置のスイッチング手段５０３に相当するスイッチング素子２１のゲート端子に昇圧動作の為のＰＷＭ信号であるＬＰＷＭ信号を出力する。一方、貫通防止回路５５は、ＳＷ信号を受けて、従来の昇圧型ＰＦＣ制御装置の昇圧用のダイオード５０４に相当するスイッチング素子２２のゲート端子にスイッチング素子２１と同期動作させる為のＰＷＭ信号であるＵＰＷＭ信号を出力する。図５Ｂからわかるように、スイッチング素子２１をオン／オフ制御するＬＰＷＭ信号は、昇圧動作を制御するＳＷ信号と同じＰＷＭ信号であるが、ある遅延時間ＤＴだけＳＷ信号から遅延している。同じく、スイッチング素子２２をオン／オフ制御するＵＰＷＭ信号は、ＬＰＷＭ信号とは逆極性の信号であり、ＵＰＷＭ信号とＬＰＷＭ信号との間には、２つの信号が同時にＬｏｗである区間を遅延時間ＤＴだけ設けるように波形生成されている。この２つの信号が同時にＬｏｗである区間をデッドタイムと呼ぶことにする。このデッドタイムにより、２つのスイッチング素子２１及び２２は、正常な動作をしている限りは、同時にオン動作状態になることは在り得なくなる。   The penetration prevention circuit 55 receives an SW signal that is an output from the boosting PFC control unit 150 and is a PWM signal that controls the boosting operation, and corresponds to the switching means 503 of the conventional boosting PFC control device. An LPWM signal, which is a PWM signal for boosting operation, is output to the gate terminal. On the other hand, the penetration preventing circuit 55 is a PWM signal for receiving the SW signal and causing the gate terminal of the switching element 22 corresponding to the boosting diode 504 of the conventional boost type PFC control device to synchronize with the switching element 21. The UPWM signal is output. As can be seen from FIG. 5B, the LPWM signal for controlling on / off of the switching element 21 is the same PWM signal as the SW signal for controlling the boosting operation, but is delayed from the SW signal by a certain delay time DT. Similarly, the UPWM signal for controlling on / off of the switching element 22 is a signal having a polarity opposite to that of the LPWM signal. Between the UPWM signal and the LPWM signal, an interval in which the two signals are simultaneously low is a delay time DT. Waveforms are generated so as to provide only. A section in which these two signals are Low at the same time is called a dead time. Due to this dead time, as long as the two switching elements 21 and 22 are operating normally, they cannot be in the ON operation state at the same time.

結果的には、スイッチング素子２１とスイッチング素子２２とが共にオン動作状態することで昇圧型ＰＦＣ制御装置の出力とＧＮＤとが短絡状態となってしまう、いわゆるスイッチング素子２１及び２２の貫通状態に陥ることが回避される。そして、昇圧用コイル２に蓄えられたエネルギーにより流れる電流は、スイッチング素子２１及び２２のスイッチング動作を経由して、キャパシタ５に移され安定した昇圧動作が実現される。この昇圧動作において、昇圧用のダイオードに相当するスイッチング素子２２は、前述した等価変換の規則により、デッドタイムの区間は（勿論、デッドタイム区間だけでなくＵＰＷＭ信号がＬｏｗである区間も）ダイオードとして動作し、ＵＰＷＭ信号がＨｉｇｈである区間は、オン抵抗値Ｒｏｎを有する抵抗として動作する。   As a result, when the switching element 21 and the switching element 22 are both turned on, the output of the step-up PFC control device and the GND are short-circuited, so that a so-called through state of the switching elements 21 and 22 is entered. It is avoided. Then, the current flowing by the energy stored in the boosting coil 2 is transferred to the capacitor 5 via the switching operation of the switching elements 21 and 22, and a stable boosting operation is realized. In this step-up operation, the switching element 22 corresponding to the step-up diode serves as a diode in the dead time section (of course, not only the dead time section but also the section in which the UPWM signal is low) according to the rules of equivalent conversion described above. The section in which the UPWM signal is high operates as a resistor having an on-resistance value Ron.

スイッチング素子２２がダイオードとして動作している間において電流が流れる区間は、デッドタイム区間だけの非常に短い時間だけである。従って、従来の昇圧用のダイオードに比べ、スイッチング素子２２での消費電力は非常に小さくなる。   The period during which the current flows while the switching element 22 operates as a diode is only a very short period of time, which is a dead time period. Therefore, the power consumption in the switching element 22 is very small as compared with the conventional boosting diode.

また、ハーフブリッジ回路１０２と交流スイッチブリッジ回路１０１との間に流れる電流がほとんど無い状態、すなわち昇圧用コイル２に流れる電流がほとんど無い状態では、ヒステリシス比較器７１が検出抵抗９の電圧降下を示す信号Ｓｃと比較基準電圧（−ＶＳＣ）とを比較することにより、貫通防止回路５５は、当該電流がほとんどないことを検出する。そして、このとき、貫通防止回路５５は、ＵＰＷＭ信号をＬｏｗにする。この機能により、昇圧用コイル２に流れる電流がほとんど無い場合はハーフブリッジ回路１０２のスイッチング素子２２はオフ動作状態となり、等価的に従来の昇圧型ＰＦＣ制御装置の昇圧用のダイオードと同じ働きをする。この機能は、昇圧用コイル２に電流が流れなくなり該コイルに蓄えられた磁気的なエネルギーがなくなった為に、キャパシタ５からスイッチング素子２２及び昇圧用コイル２を介して交流スイッチブリッジ回路１０１の出力Ｖｒに電流が逆流しないようにする為のものである。   Further, in a state where there is almost no current flowing between the half bridge circuit 102 and the AC switch bridge circuit 101, that is, in a state where there is almost no current flowing through the boosting coil 2, the hysteresis comparator 71 shows a voltage drop of the detection resistor 9. By comparing the signal Sc with the comparison reference voltage (−VSC), the penetration prevention circuit 55 detects that there is almost no current. At this time, the penetration preventing circuit 55 sets the UPWM signal to Low. With this function, when there is almost no current flowing through the boosting coil 2, the switching element 22 of the half-bridge circuit 102 is turned off, and equivalently functions as the boosting diode of the conventional boosting PFC control device. . This function is because the current does not flow through the boosting coil 2 and the magnetic energy stored in the coil disappears, so that the output of the AC switch bridge circuit 101 from the capacitor 5 via the switching element 22 and the boosting coil 2 is used. This is to prevent the current from flowing back to Vr.

なお、昇圧用コイル２に電流が流れなくなると、該コイルの両端電圧がリンギング現象を起こすことがある。この場合には、図５Ａに図示していないが、出力信号ＣＺＥＲＯがＬｏｗレベルになると一定期間Ｌｏｗレベルを維持する機能ブロックを、ヒステリシス比較器７１の後段に追加すればよい。   If no current flows through the boosting coil 2, the voltage across the coil may cause a ringing phenomenon. In this case, although not shown in FIG. 5A, a functional block that maintains the Low level for a certain period when the output signal CZERO becomes the Low level may be added to the subsequent stage of the hysteresis comparator 71.

以上、本実施の形態によれば、整流ダイオードブリッジ回路及び昇圧用ダイオードの無い昇圧型ＰＦＣ制御装置が実現され、従来の昇圧型ＰＦＣ制御装置に比べ、昇圧型ＰＦＣ制御装置の消費電力を大幅に削減できる。   As described above, according to the present embodiment, a step-up PFC control device without a rectifier diode bridge circuit and a step-up diode is realized, and the power consumption of the step-up PFC control device is greatly increased as compared with the conventional step-up PFC control device. Can be reduced.

また、本実施の形態に係る昇圧型ＰＦＣ制御装置１は、従来の昇圧型ＰＦＣ制御装置が有する昇圧用ＰＦＣ制御部をそのまま用いて、従来のものとほぼ同じように動作させる事ができる。従って、従来の昇圧型ＰＦＣ制御装置から本発明の昇圧型ＰＦＣ制御装置への置き換えも容易にできる。   In addition, the step-up PFC control apparatus 1 according to the present embodiment can be operated in substantially the same manner as the conventional one using the step-up PFC control unit included in the conventional step-up PFC control apparatus as it is. Therefore, it is possible to easily replace the conventional boost type PFC control device with the boost type PFC control device of the present invention.

なお、上述したスイッチング素子は、半導体基板の上に形成された窒化物半導体層からなる積層体と、当該積層体の上に互いに間隔をおいて形成されたドレイン端子及びソース端子と、当該ドレイン端子及びソース端子の間に形成されたゲート端子とを備えることを特徴とするものであってもよい。このスイッチング素子について、図６を用いて説明する。   Note that the switching element described above includes a stacked body formed of a nitride semiconductor layer formed on a semiconductor substrate, a drain terminal and a source terminal formed on the stacked body at intervals, and the drain terminal. And a gate terminal formed between the source terminals. This switching element will be described with reference to FIG.

図６は、本発明の昇圧型ＰＦＣ制御装置が有するスイッチング素子の断面図の一例である。同図に記載された双方向型のスイッチング素子は、半導体基板の上に形成された窒化物半導体からなるノーマリオフ型のヘテロ接合ＦＥＴである。具体的には、上記スイッチング素子は、シリコン基板２０１の上にバッファ層２０２を介して半導体層の積層体２０３が形成されることにより実現される。   FIG. 6 is an example of a cross-sectional view of a switching element included in the step-up PFC control device of the present invention. The bidirectional switching element shown in the figure is a normally-off type heterojunction FET made of a nitride semiconductor formed on a semiconductor substrate. Specifically, the switching element is realized by forming a stacked body 203 of semiconductor layers on a silicon substrate 201 via a buffer layer 202.

バッファ層２０２は、窒化アルミニウムと窒化ガリウムとが交互に積層されたものである。   The buffer layer 202 is formed by alternately stacking aluminum nitride and gallium nitride.

積層体２０３は、アンドープ窒化ガリウム層２０４の上にｎ型窒化アルミニウムガリウム層２０５が形成されたもので、この２つの層の間のヘテロ界面近傍には２次元電子ガスと呼ばれるキャリア濃度の高いＦＥＴのチャンネル領域が生成される。   In the stacked body 203, an n-type aluminum gallium nitride layer 205 is formed on an undoped gallium nitride layer 204, and an FET having a high carrier concentration called a two-dimensional electron gas is located in the vicinity of the heterointerface between the two layers. Channel regions are generated.

積層体２０３の上に、ソース端子とドレイン端子とを形成するために、チャンネル領域とオーミック接合するソース端子用オーミック電極２０６ａとドレイン端子用オーミック電極２０６ｂと配線２１０とが配置される。   On the stacked body 203, in order to form a source terminal and a drain terminal, an ohmic electrode for source terminal 206a, an ohmic electrode for drain terminal 206b, and a wiring 210 which are in ohmic contact with the channel region are arranged.

ソース端子用オーミック電極２０６ａとドレイン端子用オーミック電極２０６ｂとの間の領域では、ＦＥＴ特性を制御するｐ型半導体層であるコントロール層２０９がｎ型窒化アルミニウムガリウム層２０５の上に形成される。   In a region between the source terminal ohmic electrode 206a and the drain terminal ohmic electrode 206b, a control layer 209, which is a p-type semiconductor layer for controlling FET characteristics, is formed on the n-type aluminum gallium nitride layer 205.

コントロール層２０９の上にはゲート電極２０８が形成され、コントロール層２０９とはオーミック接触している。このゲート電極２０８に与えられる電気信号により、ノーマリオフ型のヘテロ接合ＦＥＴ、すなわち、双方向型のスイッチング素子のドレイン端子とソース端子との間に流れる電流が制御される。   A gate electrode 208 is formed on the control layer 209 and is in ohmic contact with the control layer 209. The electric signal applied to the gate electrode 208 controls the current flowing between the drain terminal and the source terminal of the normally-off type heterojunction FET, that is, the bidirectional switching element.

図６において、ドレイン端子用オーミック電極２０６ｂからゲート電極２０８までの距離が、ソース端子用オーミック電極２０６ａからゲート電極２０８までの距離より長いのは、ドレイン端子とゲート端子間の耐圧のほうがソース端子とゲート端子間の耐圧より大きいことが要求されるためである。   In FIG. 6, the distance from the drain terminal ohmic electrode 206b to the gate electrode 208 is longer than the distance from the source terminal ohmic electrode 206a to the gate electrode 208 because the breakdown voltage between the drain terminal and the gate terminal is higher than the source terminal. This is because it is required to be larger than the breakdown voltage between the gate terminals.

図６のように形成された双方向型のスイッチング素子は、ＧａＮトランジスタと呼ばれ、ＩＧＢＴのように高耐圧で大電流駆動することができるデバイスである。また、ＩＧＢＴの電流電圧特性におけるＰＮ接合によるオフセット電圧を持たずに、図２Ａ及び図２Ｂで示したような双方向に電流を流す特性を有する。さらに、デバイスのチップ面積に対してオン抵抗成分Ｒｏｎが非常に小さい。加えて、上記ＧａＮトランジスタは、図２Ｃに示した逆導通特性をも有する。   The bidirectional switching element formed as shown in FIG. 6 is called a GaN transistor, and is a device that can be driven with a high current with a high breakdown voltage, such as an IGBT. Further, the current-voltage characteristics of the IGBT have a characteristic of flowing a current bidirectionally as shown in FIGS. 2A and 2B without having an offset voltage due to a PN junction. Furthermore, the on-resistance component Ron is very small with respect to the chip area of the device. In addition, the GaN transistor also has the reverse conduction characteristics shown in FIG. 2C.

上述した特性に加え、ＧａＮトランジスタは、少数キャリアによる蓄積効果がほとんどなく、ＩＧＢＴや他のシリコン系半導体素子のようなターンオフ時のテール電流効果もほとんどない。   In addition to the above-described characteristics, the GaN transistor has almost no accumulation effect due to minority carriers, and almost no tail current effect during turn-off as in IGBTs and other silicon-based semiconductor devices.

故に、上記ＧａＮトランジスタを双方向スイッチング素子として用いた交流スイッチで構成された交流スイッチブリッジ回路１０１は、その非常に小さなオン抵抗値Ｒｏｎにより、消費電力を大幅に小さくできる。   Therefore, the AC switch bridge circuit 101 composed of an AC switch using the GaN transistor as a bidirectional switching element can significantly reduce power consumption due to its extremely small on-resistance value Ron.

また、上記双方向型のスイッチング素子にＧａＮトランジスタを適用することで、リカバリー電流によるスイッチング損失増大の影響もほとんど無く、スイッチング損失の低減によりスイッチング周波数を上げることが可能となり、これにより昇圧用コイル２のサイズを小さくでき、結果的に装置の小型化が可能となる。   Further, by applying a GaN transistor to the bidirectional switching element, there is almost no influence of an increase in switching loss due to the recovery current, and the switching frequency can be increased by reducing the switching loss. As a result, the apparatus can be miniaturized.

また、ハーフブリッジ回路１０２のスイッチング素子２１及び２２として、非常に小さなオン抵抗値Ｒｏｎを有しターンオフ時のテール電流効果等の無い上記ＧａＮトランジスタを用いることにより、ハーフブリッジ回路１０２の昇圧動作時の消費電力を大幅に削減できる。   Further, as the switching elements 21 and 22 of the half-bridge circuit 102, the GaN transistor having a very small on-resistance value Ron and having no tail current effect at the time of turn-off is used. Power consumption can be greatly reduced.

従って、本発明の実施の形態１に係る昇圧型ＰＦＣ制御装置１のスイッチング素子としてＧａＮトランジスタを用いることで、より低消費電力の昇圧型ＰＦＣ制御装置が実現できる。   Therefore, by using a GaN transistor as a switching element of the step-up PFC control apparatus 1 according to Embodiment 1 of the present invention, a step-down PFC control apparatus with lower power consumption can be realized.

（実施の形態２）
図７は、本発明の実施の形態２に係る昇圧型ＰＦＣ制御装置の回路ブロック図である。同図に記載された昇圧型ＰＦＣ制御装置８１は、実施の形態１に係る昇圧型ＰＦＣ制御装置１と同様に、図１１に示された従来の昇圧型ＰＦＣ制御装置が有する昇圧用ＰＦＣ制御部５５０と同様の昇圧用ＰＦＣ制御部１５０を用いている。また、図１１に図示された従来の昇圧型ＰＦＣ制御装置が有する整流ダイオードブリッジ回路５０１と昇圧用のダイオード５０４を無くした構成となっている。なお、昇圧用ＰＦＣ制御部１５０は、実施の形態１と同じく、電流連続モード制御にこだわる必要はなく、電流臨界モード制御のものでも、またそれ以外の制御方法によるものであってもよい。 (Embodiment 2)
FIG. 7 is a circuit block diagram of a step-up PFC control apparatus according to Embodiment 2 of the present invention. The step-up PFC control device 81 shown in the figure is similar to the step-up PFC control device 1 according to the first embodiment, and the step-up PFC control unit included in the conventional step-up PFC control device shown in FIG. A boosting PFC control unit 150 similar to that of 550 is used. Further, the rectifier diode bridge circuit 501 and the boosting diode 504 included in the conventional boosting PFC control device shown in FIG. 11 are eliminated. Note that, as in the first embodiment, the boosting PFC control unit 150 does not need to stick to the current continuous mode control, and may be a current critical mode control or another control method.

図７において、従来の昇圧型ＰＦＣ制御装置が有する整流ダイオードブリッジ回路５０１は、交流スイッチブリッジ回路１１１に置き換えられ、従来の昇圧型ＰＦＣ制御装置が有するスイッチング手段５０３及び昇圧用のダイオード５０４は、ハーフブリッジ回路１０２に置き換えられている。   In FIG. 7, the rectifier diode bridge circuit 501 included in the conventional boost type PFC control device is replaced with an AC switch bridge circuit 111, and the switching means 503 and the boost diode 504 included in the conventional boost type PFC control device are half. The bridge circuit 102 is replaced.

本実施の形態に係る昇圧型ＰＦＣ制御装置８１が、実施の形態１に係る昇圧型ＰＦＣ制御装置１と異なる点は、交流スイッチブリッジ回路１１１である。具体的には、交流スイッチブリッジ回路１１１は、実施の形態１の交流スイッチブリッジ回路１０１と比較して、交流スイッチ９１〜９４の構成と、当該交流スイッチのオン／オフ制御する交流スイッチ制御回路８４の構成とが異なる。以下、実施の形態１に係る交流スイッチブリッジ回路１０１と同じ点については説明を割愛し、異なる点のみ説明をする。   The step-up PFC control device 81 according to the present embodiment is different from the step-up PFC control device 1 according to the first embodiment in an AC switch bridge circuit 111. Specifically, the AC switch bridge circuit 111 is different from the AC switch bridge circuit 101 of the first embodiment in the configuration of the AC switches 91 to 94 and the AC switch control circuit 84 that controls on / off of the AC switch. The configuration is different. Hereinafter, description of the same points as those of the AC switch bridge circuit 101 according to Embodiment 1 will be omitted, and only different points will be described.

交流スイッチ９１〜９４は、それぞれ、２つの双方向スイッチング素子を互いにドレインとソースを逆向きに直列接続した構成であることを特徴とする。なお、図７での交流スイッチ９１〜９４は、２つの双方向スイッチング素子のドレイン端子同士が接続された構成となっているが、ソース端子同士が接続された構成であってもよい。   Each of the AC switches 91 to 94 has a configuration in which two bidirectional switching elements are connected in series with their drains and sources in opposite directions. Note that the AC switches 91 to 94 in FIG. 7 have a configuration in which the drain terminals of two bidirectional switching elements are connected to each other, but may have a configuration in which the source terminals are connected to each other.

交流スイッチ制御回路８４は、単相交流電圧Ｖａの交流Ａ端子電圧と交流Ｂ端子電圧とをモニタした上で交流スイッチ９１〜９４のオン／オフを制御する。これにより、交流スイッチブリッジ回路１１１は、整流ダイオードブリッジ回路と同様の機能を有することになる。   The AC switch control circuit 84 controls ON / OFF of the AC switches 91 to 94 after monitoring the AC A terminal voltage and the AC B terminal voltage of the single-phase AC voltage Va. Thereby, the AC switch bridge circuit 111 has the same function as the rectifier diode bridge circuit.

図８は、本発明の実施の形態２に係る交流スイッチ制御回路の回路構成図である。図８及び図３に記載された交流スイッチ制御回路より、交流スイッチ制御回路８４は、実施の形態１に係る交流スイッチ制御回路５４と比較して、交流スイッチ９１〜９４の各々がゲート端子を２つ有していることに伴い交流スイッチ制御回路８４の出力端子数が８個に倍増していることのみである。よって、交流スイッチ制御回路８４の詳細な説明は省略する。   FIG. 8 is a circuit configuration diagram of an AC switch control circuit according to Embodiment 2 of the present invention. From the AC switch control circuit described in FIGS. 8 and 3, the AC switch control circuit 84 is different from the AC switch control circuit 54 according to the first embodiment in that each of the AC switches 91 to 94 has two gate terminals. As a result, the number of output terminals of the AC switch control circuit 84 is only doubled to eight. Therefore, detailed description of the AC switch control circuit 84 is omitted.

図９Ａは、本発明の実施の形態２に係る交流スイッチブリッジ回路の動作波形を表すタイミングチャートである。また、図９Ｂは、本発明の実施の形態２に係る交流スイッチブリッジ回路の状態遷移図である。図９Ａに記載された交流スイッチブリッジ回路１１１の動作波形は、図４Ａに記載された交流スイッチブリッジ回路１０１の動作波形とほぼ同じなので説明を省略する。   FIG. 9A is a timing chart showing operation waveforms of the AC switch bridge circuit according to Embodiment 2 of the present invention. FIG. 9B is a state transition diagram of the AC switch bridge circuit according to Embodiment 2 of the present invention. The operation waveform of the AC switch bridge circuit 111 shown in FIG. 9A is almost the same as the operation waveform of the AC switch bridge circuit 101 shown in FIG.

前述したスイッチング素子の等価変換の規則により、図９Ａに示された各タイミング状態（ａ）〜（ｆ）における交流スイッチ９１〜９４は、図９Ｂに示されたような状態遷移を行う。図９Ｂに記載された入力電流の方向から判るように、単相交流電圧Ｖａの交流Ａ端子電圧及び交流Ｂ端子電圧の極性が変化しても、交流スイッチブリッジ回路１１１の出力端子ＶｒとＶｇの関係は、常にＶｒがＶｇに対して正極性となることが判る。従って、Ｖｇを交流スイッチブリッジ回路１１１の２次側出力のＧｎｄとすれば、図９Ａに示されたように、（Ｖｒ−Ｖｇ）は入力交流電圧Ｖａを全波整流した電圧となる。   The AC switches 91 to 94 in the respective timing states (a) to (f) shown in FIG. 9A perform the state transition as shown in FIG. As can be seen from the direction of the input current shown in FIG. 9B, even if the polarity of the AC A terminal voltage and the AC B terminal voltage of the single-phase AC voltage Va changes, the output terminals Vr and Vg of the AC switch bridge circuit 111 change. It can be seen that Vr is always positive with respect to Vg. Therefore, if Vg is Gnd of the secondary output of the AC switch bridge circuit 111, as shown in FIG. 9A, (Vr−Vg) is a voltage obtained by full-wave rectifying the input AC voltage Va.

交流スイッチブリッジ回路１１１は、単相交流電圧Ｖａの１周期の大部分の区間において、図９Ｂにおける状態（ｂ）または状態（ｅ）となっており、単相交流電圧Ｖａを全波整流した出力電圧Ｖｒ−Ｖｇを出力する。状態（ｂ）と状態（ｅ）とでは、入力電流を駆動する交流スイッチ９２及び９３、または、９１及び９４がオン抵抗値Ｒｏｎを有する抵抗と見なすことができる。このオン抵抗値Ｒｏｎでの電力損失は、ダイオードの順方向電圧ＶＦによる電力損失に比べ非常に小さなものである。以上の結果から、交流スイッチブリッジ回路１１１は、整流ダイオードブリッジ回路に比べ、より低消費電力で、かつ、整流ダイオードブリッジ回路と同じ全波整流動作を実現できる。   The AC switch bridge circuit 111 is in the state (b) or the state (e) in FIG. 9B in the most part of one cycle of the single-phase AC voltage Va, and the full-wave rectified output of the single-phase AC voltage Va. The voltage Vr−Vg is output. In the state (b) and the state (e), the AC switches 92 and 93 or 91 and 94 for driving the input current can be regarded as resistors having an ON resistance value Ron. The power loss at the on-resistance value Ron is very small compared to the power loss due to the forward voltage VF of the diode. From the above results, the AC switch bridge circuit 111 can achieve the same full-wave rectification operation as the rectifier diode bridge circuit with lower power consumption than the rectifier diode bridge circuit.

本実施の形態に係る昇圧型ＰＦＣ制御装置８１は、交流スイッチブリッジ回路１１１以外の部分は実施の形態１の昇圧型ＰＦＣ制御装置１と同じ構成となっている。   The step-up PFC control device 81 according to the present embodiment has the same configuration as the step-up PFC control device 1 according to the first embodiment except for the AC switch bridge circuit 111.

さらに、本実施の形態に係る昇圧型ＰＦＣ制御装置８１では、交流スイッチ９１〜９４の各々が２つのスイッチング素子を２つ直列接続した構成をとることにより、交流スイッチの耐圧を上げることが可能となり、より高入力耐圧の昇圧型ＰＦＣ制御装置が実現できる。   Furthermore, in the step-up PFC control device 81 according to the present embodiment, each of the AC switches 91 to 94 has a configuration in which two switching elements are connected in series, whereby the withstand voltage of the AC switch can be increased. Therefore, a booster type PFC control device with higher input breakdown voltage can be realized.

また、昇圧型ＰＦＣ制御装置８１は、通常のオフ動作時において状態（ａ）、状態（ｃ）、状態（ｄ）及び状態（ｆ）となるよう、交流スイッチ制御回路８４の出力信号である制御信号９１＿ＵＧ〜９４＿ＵＧ及び９１＿ＬＧ〜９４＿ＬＧを設定している。つまり、通常のオフ動作時には、交流スイッチブリッジ回路１１１は、従来の整流ダイオードブリッジ回路と同じ動作状態にしている。本実施の形態では、昇圧型ＰＦＣ制御装置８１の単相交流電圧Ｖａと昇圧型ＰＦＣ制御装置８１の出力とは、交流スイッチブリッジ回路１１１、昇圧用コイル２及びスイッチング素子２２を介してつながっている。これは、従来の整流ダイオードブリッジ回路を用いた昇圧型ＰＦＣ制御装置でも同じことである。ここで、本実施の形態に係る昇圧型ＰＦＣ制御装置８１の構成によれば、オフ動作時に交流スイッチ制御回路８４の出力信号である制御信号９１＿ＵＧ〜９４＿ＵＧ及び９１＿ＬＧ〜９４＿ＬＧのすべてをＬｏｗに設定することにより、オフ動作時において単相交流電圧Ｖａから昇圧型ＰＦＣ制御装置８１の出力を完全に切り離すことも可能である。   The step-up PFC control device 81 is a control that is an output signal of the AC switch control circuit 84 so as to be in the state (a), the state (c), the state (d), and the state (f) during the normal OFF operation. Signals 91_UG to 94_UG and 91_LG to 94_LG are set. That is, during the normal off operation, the AC switch bridge circuit 111 is in the same operation state as the conventional rectifier diode bridge circuit. In the present embodiment, the single-phase AC voltage Va of the boost PFC controller 81 and the output of the boost PFC controller 81 are connected via the AC switch bridge circuit 111, the boost coil 2, and the switching element 22. . This is the same in the step-up PFC control device using the conventional rectifier diode bridge circuit. Here, according to the configuration of the step-up PFC control device 81 according to the present embodiment, all of the control signals 91_UG to 94_UG and 91_LG to 94_LG that are output signals of the AC switch control circuit 84 are set to Low during the off operation. Thus, it is possible to completely disconnect the output of the step-up PFC controller 81 from the single-phase AC voltage Va during the off operation.

以上、実施の形態１及び２で説明したように、本発明に係る昇圧型ＰＦＣ制御装置は、４個の交流スイッチ、複数のレベルシフト機能を備えたプリドライブ回路、及び入力の単相交流電源から印加された単相交流電圧に同期させて上記４つの交流スイッチを制御する交流スイッチ制御回路を有する交流スイッチブリッジ回路と、２個の双方向スイッチング素子、当該２個の双方向スイッチング素子が同時にオン動作しないようにタイミングを調整する貫通防止回路及びプリドライブ回路を有するハーフブリッジ回路とを備える。そして、上記４個の交流スイッチの各々は、電流制御をするゲート端子と、当該電流を流出入するためのドレイン端子及びソース端子とを有し、（１）ソース端子電圧に対するゲート端子電圧の差分電圧であるゲート／ソース間電圧が閾値電圧より高い場合に、ドレイン／ソース間電圧の極性に応じてドレイン端子からソース端子へ、または、ソース端子からドレイン端子へ電流を流すことができるＦＥＴ特性及び逆ＦＥＴ特性を有し、（２）且つ、ゲート／ソース間電圧が上記閾値電圧以下の場合に、ドレイン端子からソース端子への電流は遮断されるがドレイン端子電圧を基準にしてゲート端子電圧が上記閾値電圧以上になるとソース端子からドレイン端子に電流を流すことができる逆導通特性を有する、双方向スイッチング素子で構成される。また、上記交流スイッチブリッジ回路は、従来の昇圧型ＰＦＣ制御装置が有する整流ダイオードブリッジと同じ全波整流機能を有する。また、上記ハーフブリッジ回路は、従来の昇圧型ＰＦＣ制御装置が有する昇圧用スイッチング手段及び昇圧用ダイオードと同じ昇圧機能を有する。   As described above in the first and second embodiments, the step-up PFC control device according to the present invention includes four AC switches, a pre-drive circuit having a plurality of level shift functions, and an input single-phase AC power source. An AC switch bridge circuit having an AC switch control circuit that controls the four AC switches in synchronization with a single-phase AC voltage applied from the two, two bidirectional switching elements, and the two bidirectional switching elements simultaneously. And a half bridge circuit having a through prevention circuit and a pre-drive circuit that adjust the timing so as not to be turned on. Each of the four AC switches has a gate terminal for current control, and a drain terminal and a source terminal for flowing in and out of the current. (1) Difference of gate terminal voltage with respect to source terminal voltage FET characteristics that allow current to flow from the drain terminal to the source terminal or from the source terminal to the drain terminal depending on the polarity of the drain / source voltage when the gate-source voltage, which is a voltage, is higher than the threshold voltage, and When the gate-source voltage is less than the above threshold voltage, the current from the drain terminal to the source terminal is cut off, but the gate terminal voltage is based on the drain terminal voltage. Consists of bidirectional switching elements that have reverse conduction characteristics that allow current to flow from the source terminal to the drain terminal when the threshold voltage is exceeded. It is. The AC switch bridge circuit has the same full-wave rectification function as the rectifier diode bridge included in the conventional step-up PFC control device. The half bridge circuit has the same boosting function as the boosting switching means and the boosting diode included in the conventional boosting PFC control device.

この構成によれば、整流ダイオードブリッジ回路及び昇圧用のダイオードが不要であり、これらの代わりに配置された交流スイッチブリッジ回路及びハーフブリッジ回路により消費電力を低減することができる。また、昇圧用ＰＦＣ制御部は従来の昇圧型ＰＦＣ制御装置の昇圧用ＰＦＣ制御部をそのまま用いることができ、昇圧型ＰＦＣ制御装置としての制御動作は従来のものとほとんど同じ制御動作を実現できる。   According to this configuration, the rectifier diode bridge circuit and the boosting diode are unnecessary, and the power consumption can be reduced by the AC switch bridge circuit and the half bridge circuit arranged instead of them. Further, the boosting PFC control unit can use the boosting PFC control unit of the conventional boosting PFC control device as it is, and the control operation as the boosting PFC control device can realize almost the same control operation as the conventional one.

また、ハーフブリッジ回路を制御する昇圧用ＰＦＣ制御部は、従来の昇圧型ＰＦＣ制御装置の昇圧用ＰＦＣ制御部をそのまま用いることができ、昇圧型ＰＦＣ制御装置としての制御動作は従来のものとほとんど同じ動作となる。   The boosting PFC control unit for controlling the half-bridge circuit can use the boosting PFC control unit of the conventional boosting PFC control device as it is, and the control operation as the boosting PFC control device is almost the same as that of the conventional boosting PFC control device. Same operation.

また、貫通防止回路は、ハーフブリッジ回路と交流スイッチブリッジ回路との間に流れる電流が略零の場合には、当該電流がないことを検出するヒステリシス比較器からの制御信号を受けて、ハーフブリッジ回路が有する双方向スイッチング素子のゲート／ソース間電圧が閾値電圧以下になるように制御をする。   In addition, when the current flowing between the half bridge circuit and the AC switch bridge circuit is substantially zero, the penetration prevention circuit receives a control signal from a hysteresis comparator that detects the absence of the current, Control is performed so that the gate-source voltage of the bidirectional switching element included in the circuit is equal to or lower than the threshold voltage.

これにより、昇圧用コイルに流れる電流が略零の場合は、ハーフブリッジ回路が有する双方向スイッチング素子はオフ動作状態となり、等価的に従来の昇圧型ＰＦＣ制御装置の昇圧用のダイオードと同じ働きをする。この機能は、昇圧用コイルに電流が流れなくなり該コイルに蓄えられた磁気的なエネルギーがなくなった為に、キャパシタ５から上記双方向スイッチング素子及び昇圧用コイルを介して交流スイッチブリッジ回路の出力端子に電流が逆流しないようにすることが可能となる。   As a result, when the current flowing through the boosting coil is substantially zero, the bidirectional switching element of the half-bridge circuit is turned off, and equivalently works the same as the boosting diode of the conventional boosting type PFC control device. To do. This function is because the current does not flow through the boosting coil and the magnetic energy stored in the coil disappears, so that the output terminal of the AC switch bridge circuit from the capacitor 5 via the bidirectional switching element and the boosting coil. It is possible to prevent the current from flowing backward.

また、実施の形態２によれば、交流スイッチは、ソース端子同士またはドレイン端子同士が直列接続された２つの双方向スイッチング素子で構成される。   Further, according to the second embodiment, the AC switch includes two bidirectional switching elements in which source terminals or drain terminals are connected in series.

これによれば、上述した昇圧型ＰＦＣ制御装置と同様に、従来の昇圧型ＰＦＣ制御装置の整流昇圧動作を維持しつつ消費電力を低減することができる。さらには、高入力耐圧性を有する昇圧型ＰＦＣ制御装置が実現できる。また、この昇圧型ＰＦＣ制御装置は、入力交流電圧源から、当該ＰＦＣ制御装置の出力端子とＧＮＤ端子との間に接続される負荷を完全に切り離すことも可能である。   According to this, similarly to the above-described step-up PFC control device, it is possible to reduce power consumption while maintaining the rectifying step-up operation of the conventional step-up PFC control device. Furthermore, a step-up PFC control device having high input voltage resistance can be realized. In addition, the step-up PFC control device can completely disconnect the load connected between the output terminal and the GND terminal of the PFC control device from the input AC voltage source.

また、実施の形態１及び２に係る昇圧型ＰＦＣ制御装置において、双方向スイッチング素子は、半導体基板の上に形成された窒化物半導体層からなる積層体と、当該積層体の上に形成されたゲート端子と、当該ゲート端子を挟んで両側方に形成されたドレイン端子及びソース端子とを備える。この双方向スイッチング素子は、一般的に、窒化ガリウム半導体を用いたヘテロ接合電界効果トランジスタとして知られていて、ＧａＮトランジスタと呼ばれている。   Further, in the step-up PFC control device according to the first and second embodiments, the bidirectional switching element is formed of a laminate composed of a nitride semiconductor layer formed on a semiconductor substrate, and the laminate. A gate terminal; and a drain terminal and a source terminal formed on both sides of the gate terminal. This bidirectional switching element is generally known as a heterojunction field effect transistor using a gallium nitride semiconductor, and is called a GaN transistor.

上記ＧａＮトランジスタは、ゲート／ソース間電圧がある閾値電圧より高い場合にＦＥＴ特性と逆ＦＥＴ特性を有し、且つ、ゲート／ソース間電圧が当該閾値電圧以下の場合に逆導通特性を有し、また、高耐圧特性を有する双方向スイッチング素子ともなり、ＦＥＴ特性及び逆ＦＥＴ特性において非常に低いオン抵抗値のＦＥＴトランジスタでもある。また、シリコン系半導体素子のような少数キャリア効果がなく、リカバリー電流によるスイッチング損失増大の影響もほとんど無い。従って、本発明の昇圧型ＰＦＣ制御装置が有する双方向スイッチング素子としてＧａＮトランジスタを用いることで、より低消費電力の昇圧型ＰＦＣ制御装置が実現できる。   The GaN transistor has FET characteristics and reverse FET characteristics when the gate / source voltage is higher than a certain threshold voltage, and has reverse conduction characteristics when the gate / source voltage is equal to or lower than the threshold voltage. It is also a bidirectional switching element having high withstand voltage characteristics, and is an FET transistor having a very low on-resistance value in FET characteristics and reverse FET characteristics. Further, there is no minority carrier effect as in a silicon-based semiconductor element, and there is almost no influence of an increase in switching loss due to a recovery current. Therefore, by using a GaN transistor as a bidirectional switching element included in the step-up PFC control device of the present invention, a step-down PFC control device with lower power consumption can be realized.

以上、本発明の昇圧型ＰＦＣ制御装置について、実施の形態に基づいて説明してきたが、本発明に係る昇圧型ＰＦＣ制御装置は、上記実施の形態１及び２に限定されるものではない。実施の形態１及び２における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１及び２に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る昇圧型ＰＦＣ制御装置を内蔵した各種機器も本発明に含まれる。   As mentioned above, although the boost type PFC control device of the present invention has been described based on the embodiment, the boost type PFC control device according to the present invention is not limited to the first and second embodiments. Other embodiments realized by combining arbitrary components in the first and second embodiments, and various modifications conceivable by those skilled in the art without departing from the gist of the present invention to the first and second embodiments. Modifications obtained in this manner and various devices incorporating the boost type PFC control device according to the present invention are also included in the present invention.

本発明は、交流入力から直流電圧を出力するＡＣ／ＤＣコンバータに適用でき、特に、整流ダイオードブリッジが不要である高入力力率及び高効率の昇圧型ＰＦＣ制御装置を有するＡＣ／ＤＣコンバータとして有用である。   The present invention can be applied to an AC / DC converter that outputs a DC voltage from an AC input, and is particularly useful as an AC / DC converter having a high-input power factor and high-efficiency step-up PFC controller that does not require a rectifier diode bridge. It is.

１、８１、５００ 昇圧型ＰＦＣ制御装置
２ 昇圧用コイル
５、５０５ キャパシタ
６、５０６ 分圧回路
９、５０９ 検出抵抗
１１、１２、１３、１４、９１、９２、９３、９４ 交流スイッチ
２１、２２ スイッチング素子
３１、３２ 高耐圧ＭＯＳＦＥＴ
５１ プリドライブ回路
５２ 電源
５４、８４ 交流スイッチ制御回路
６１、６２ リミット回路
６３、６４ 比較器
７１ ヒステリシス比較器
１０１、１１１ 交流スイッチブリッジ回路
１０２ ハーフブリッジ回路
１５０、５５０ 昇圧用ＰＦＣ制御部
２０１ シリコン基板
２０２ バッファ層
２０３ 積層体
２０４ アンドープ窒化ガリウム層
２０５ ｎ型窒化アルミニウムガリウム層
２０６ａ ソース端子用オーミック電極
２０６ｂ ドレイン端子用オーミック電極
２０８ ゲート電極
２０９ コントロール層
２１０ 配線
５０１ 整流ダイオードブリッジ回路
５０２ 磁気誘導手段
５０３ スイッチング手段
５０４ ダイオード
５０７ 誤差増幅回路
５０８ 乗算回路
５１０ 電流誤差検出回路
５２０ 断続指令回路
５２１ 発振回路
５３０ 異常検出回路 1, 81, 500 Step-up PFC control device 2 Step-up coil 5, 505 Capacitor 6, 506 Voltage dividing circuit 9, 509 Detection resistor 11, 12, 13, 14, 91, 92, 93, 94 AC switch 21, 22 Switching Element 31, 32 High voltage MOSFET
51 Pre-drive circuit 52 Power supply 54, 84 AC switch control circuit 61, 62 Limit circuit 63, 64 Comparator 71 Hysteresis comparator 101, 111 AC switch bridge circuit 102 Half bridge circuit 150, 550 Boost PFC control unit 201 Silicon substrate 202 Buffer layer 203 Stack 204 Undoped gallium nitride layer 205 n-type aluminum gallium nitride layer 206a Ohmic electrode for source terminal 206b Ohmic electrode for drain terminal 208 Gate electrode 209 Control layer 210 Wiring 501 Rectifier diode bridge circuit 502 Magnetic induction means 503 Switching means 504 Diode 507 Error amplification circuit 508 Multiplication circuit 510 Current error detection circuit 520 Intermittent command circuit 521 Oscillation circuit 530 Abnormality detection A road

Claims (7)

入力された単相交流電圧を全波整流する全波整流回路と、当該全波整流された整流電圧を昇圧する昇圧回路とを備えた昇圧型ＰＦＣ制御装置であって、
前記全波整流回路は、
ブリッジ接続された複数の交流スイッチ部と、
前記複数の交流スイッチ部のオンオフ状態を制御することにより前記単相交流電圧の印加により流れる双方向電流の電流径路を切り換える交流スイッチ制御回路とを備え、
前記複数の交流スイッチ部の各々は、
ゲート端子とドレイン端子とソース端子とを有し、（１）ソース電圧に対するゲート電圧であるゲート−ソース間電圧が閾値電圧より高い場合に、ドレイン−ソース間電圧の極性に応じて前記ドレイン端子から前記ソース端子へ、または、前記ソース端子から前記ドレイン端子へ電流を流し、（２）前記ゲート−ソース間電圧が前記閾値電圧以下の場合に、前記ドレイン端子から前記ソース端子へ流れる電流を遮断し、ドレイン電圧に対するゲート電圧が前記閾値電圧以上になると前記ソース端子から前記ドレイン端子への電流を流すスイッチング素子で構成される
昇圧型ＰＦＣ制御装置。 A step-up PFC control device comprising a full-wave rectifier circuit that full-wave rectifies an input single-phase AC voltage, and a booster circuit that boosts the full-wave rectified voltage.
The full wave rectifier circuit is:
A plurality of AC switches connected in a bridge;
An AC switch control circuit that switches a current path of a bidirectional current that flows by application of the single-phase AC voltage by controlling an on / off state of the plurality of AC switch units,
Each of the plurality of AC switch units is
A gate terminal, a drain terminal, and a source terminal; (1) when the gate-source voltage, which is the gate voltage with respect to the source voltage, is higher than the threshold voltage, the drain terminal depends on the polarity of the drain-source voltage. A current is passed to the source terminal or from the source terminal to the drain terminal; and (2) when the gate-source voltage is equal to or lower than the threshold voltage, the current flowing from the drain terminal to the source terminal is cut off. A step-up PFC control device comprising a switching element that causes a current to flow from the source terminal to the drain terminal when the gate voltage with respect to the drain voltage becomes equal to or higher than the threshold voltage. 前記昇圧回路は、
直列接続された２つの双方向スイッチング素子と、前記２つの双方向スイッチング素子が同時にオン状態とならないように前記２つの双方向スイッチング素子のゲート信号の出力タイミングを調整する貫通防止回路とを有するハーフブリッジ回路と、
前記整流電圧が印加され、前記２つの双方向スイッチング素子の接続点に接続された昇圧用コイルと、
前記ハーフブリッジ回路に並列接続され、前記昇圧用コイル及びハーフブリッジ回路により前記整流電圧が昇圧された出力電圧を保持するキャパシタと、
前記出力電圧に対応した電圧値と出力電圧設定値との差分である誤差電圧と、前記整流電圧とに基づいて、前記２つの双方向スイッチング素子のオンオフ状態を制御する昇圧用ＰＦＣ制御部とを備え、
前記２つの双方向スイッチング素子は、
ゲート端子とドレイン端子とソース端子とを有し、（１）ソース電圧に対するゲート電圧であるゲート−ソース間電圧が閾値電圧より高い場合に、ドレイン−ソース間電圧の極性に応じて前記ドレイン端子から前記ソース端子へ、または、前記ソース端子から前記ドレイン端子へ電流を流し、（２）前記ゲート−ソース間電圧が前記閾値電圧以下の場合に、前記ドレイン端子から前記ソース端子へ流れる電流を遮断し、ドレイン電圧に対するゲート電圧が前記閾値電圧以上になると前記ソース端子から前記ドレイン端子への電流を流す特徴を有する
請求項１に記載の昇圧型ＰＦＣ制御装置。 The booster circuit includes:
A half having two bidirectional switching elements connected in series, and a through prevention circuit for adjusting the output timing of the gate signal of the two bidirectional switching elements so that the two bidirectional switching elements are not simultaneously turned on. A bridge circuit;
A boosting coil to which the rectified voltage is applied and connected to a connection point of the two bidirectional switching elements;
A capacitor connected in parallel to the half-bridge circuit and holding an output voltage obtained by boosting the rectified voltage by the boosting coil and the half-bridge circuit;
A step-up PFC control unit that controls an on / off state of the two bidirectional switching elements based on an error voltage that is a difference between a voltage value corresponding to the output voltage and an output voltage setting value and the rectified voltage; Prepared,
The two bidirectional switching elements are:
A gate terminal, a drain terminal, and a source terminal; (1) when the gate-source voltage, which is the gate voltage with respect to the source voltage, is higher than the threshold voltage, the drain terminal depends on the polarity of the drain-source voltage. A current is passed to the source terminal or from the source terminal to the drain terminal; and (2) when the gate-source voltage is equal to or lower than the threshold voltage, the current flowing from the drain terminal to the source terminal is cut off. The step-up PFC control device according to claim 1, wherein when the gate voltage with respect to the drain voltage becomes equal to or higher than the threshold voltage, a current flows from the source terminal to the drain terminal. 前記貫通防止回路は、さらに、前記全波整流回路と前記ハーフブリッジ回路との間に流れる電流が略零の場合には、前記ハーフブリッジ回路が有する前記２つの双方向スイッチング素子の前記ゲート−ソース間電圧が前記閾値電圧以下になるように前記ゲート信号を出力する
請求項２に記載の昇圧型ＰＦＣ制御装置。 The penetration prevention circuit further includes the gate-source of the two bidirectional switching elements included in the half-bridge circuit when a current flowing between the full-wave rectifier circuit and the half-bridge circuit is substantially zero. The step-up PFC control apparatus according to claim 2, wherein the gate signal is output so that an inter-voltage becomes equal to or lower than the threshold voltage. 前記複数の交流スイッチ部は、第１〜第４の前記スイッチング素子を備え、
前記第１のスイッチング素子のドレイン端子と前記第３のスイッチング素子のソース端子とは、前記単相交流電圧が印加される第１交流端子に接続され、
前記第２のスイッチング素子のドレイン端子と前記第４のスイッチング素子のソース端子とは、前記単相交流電圧が印加される第２交流端子に接続され、
前記第１のスイッチング素子のソース端子と前記第２のスイッチング素子のソース端子とは、前記昇圧回路の接地端子及び前記接続点の一方に接続され、
前記第３のスイッチング素子のドレイン端子と前記第４のスイッチング素子のドレイン端子とは、前記昇圧用コイルを介して前記接地端子及び前記接続点の他方に接続され、
前記第１〜第４のスイッチング素子のゲート端子は、前記交流スイッチ制御回路から出力される制御信号に応じて複数の信号レベルをシフトするプリドライブ回路に接続されている
請求項２に記載の昇圧型ＰＦＣ制御装置。 The plurality of AC switch units include first to fourth switching elements,
The drain terminal of the first switching element and the source terminal of the third switching element are connected to a first AC terminal to which the single-phase AC voltage is applied,
The drain terminal of the second switching element and the source terminal of the fourth switching element are connected to a second AC terminal to which the single-phase AC voltage is applied,
The source terminal of the first switching element and the source terminal of the second switching element are connected to one of the ground terminal and the connection point of the booster circuit,
The drain terminal of the third switching element and the drain terminal of the fourth switching element are connected to the other of the ground terminal and the connection point via the boosting coil,
The booster according to claim 2, wherein gate terminals of the first to fourth switching elements are connected to a pre-drive circuit that shifts a plurality of signal levels in accordance with a control signal output from the AC switch control circuit. Type PFC controller. 前記複数の交流スイッチ部のそれぞれは、
ソース端子同士またはドレイン端子同士が直列接続された２つの前記スイッチング素子で構成される
請求項１〜３のうちいずれか１項に記載の昇圧型ＰＦＣ制御装置。 Each of the plurality of AC switch units is
The boost type PFC control device according to any one of claims 1 to 3, comprising two switching elements in which source terminals or drain terminals are connected in series. 前記スイッチング素子は、
半導体基板の上に形成された複数の窒化物半導体層からなる積層体と、
前記積層体の上に形成された前記ゲート端子と、
前記ゲート端子を挟んで両側方に形成された前記ドレイン端子及び前記ソース端子とを備える
請求項１〜５のうちいずれか１項に記載の昇圧型ＰＦＣ制御装置。 The switching element is
A laminate composed of a plurality of nitride semiconductor layers formed on a semiconductor substrate;
The gate terminal formed on the laminate;
The step-up PFC control device according to claim 1, further comprising: the drain terminal and the source terminal formed on both sides of the gate terminal. 前記２つの双方向スイッチング素子は、それぞれ、
半導体基板の上に形成された複数の窒化物半導体層からなる積層体と、
前記積層体の上に形成された前記ゲート端子と、
前記ゲート端子を挟んで両側方に形成された前記ドレイン端子及び前記ソース端子とを備える
請求項２〜４のうちいずれか１項に記載の昇圧型ＰＦＣ制御装置。 The two bidirectional switching elements are respectively
A laminate composed of a plurality of nitride semiconductor layers formed on a semiconductor substrate;
The gate terminal formed on the laminate;
The step-up PFC control device according to any one of claims 2 to 4, further comprising: the drain terminal and the source terminal formed on both sides of the gate terminal.
JP2011046929A 2011-03-03 2011-03-03 Step-up pfc control unit Withdrawn JP2014099945A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011046929A JP2014099945A (en) 2011-03-03 2011-03-03 Step-up pfc control unit
PCT/JP2012/000903 WO2012117675A1 (en) 2011-03-03 2012-02-10 Boost pfc control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011046929A JP2014099945A (en) 2011-03-03 2011-03-03 Step-up pfc control unit

Publications (1)

Publication Number Publication Date
JP2014099945A true JP2014099945A (en) 2014-05-29

Family

ID=46757621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011046929A Withdrawn JP2014099945A (en) 2011-03-03 2011-03-03 Step-up pfc control unit

Country Status (2)

Country Link
JP (1) JP2014099945A (en)
WO (1) WO2012117675A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158805B2 (en) * 1993-09-13 2001-04-23 富士電機株式会社 Voltage converter circuit
JP5433214B2 (en) * 2007-12-07 2014-03-05 パナソニック株式会社 Motor drive circuit
JP5262101B2 (en) * 2007-12-17 2013-08-14 パナソニック株式会社 Power conversion circuit
JP5304261B2 (en) * 2009-01-21 2013-10-02 ダイキン工業株式会社 Switch circuit

Also Published As

Publication number Publication date
WO2012117675A1 (en) 2012-09-07

Similar Documents

Publication Publication Date Title
WO2012120788A1 (en) Boost pfc control device
US8749210B1 (en) Power supply device
US8957642B2 (en) Enhancement mode III-nitride switch with increased efficiency and operating frequency
US8520414B2 (en) Controller for a power converter
WO2012176403A1 (en) Boost-type ac/dc converter
US8488355B2 (en) Driver for a synchronous rectifier and power converter employing the same
US8810287B2 (en) Driver for semiconductor switch element
US9502973B2 (en) Buck converter with III-nitride switch for substantially increased input-to-output voltage ratio
US9887635B2 (en) Double-ended forward converter and power supply device
WO2013057857A1 (en) Boost rectifier circuit system
US8901906B2 (en) Control circuit and electronic apparatus using the same
US9991799B2 (en) Switch mode power supplies including primary side clamping circuits controlled based on secondary side signals
US9042140B2 (en) Bridge-less step-up switching power supply device
US8653743B2 (en) Switching power supply device and lighting apparatus
KR102129872B1 (en) Power converter using bi-directional active rectifying bridge
US7787265B2 (en) Self-coupled driver used in dual-switch forward power converter
JP2022553339A (en) Inverter circuit and method, e.g. for use in power factor correction
WO2012117675A1 (en) Boost pfc control device
US8767426B2 (en) Matrix converter controlling apparatus
JP2012147647A (en) Load control device
RU98651U1 (en) KEY POWER AMPLIFIER
JP2012147646A (en) Load control device
JP2015015345A (en) Semiconductor circuit and power conversion circuit

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603