JP2014090130A - Multilayer printed wiring board, and method of manufacturing the same - Google Patents
Multilayer printed wiring board, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2014090130A JP2014090130A JP2012240433A JP2012240433A JP2014090130A JP 2014090130 A JP2014090130 A JP 2014090130A JP 2012240433 A JP2012240433 A JP 2012240433A JP 2012240433 A JP2012240433 A JP 2012240433A JP 2014090130 A JP2014090130 A JP 2014090130A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal film
- wiring board
- multilayer printed
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 66
- 238000007747 plating Methods 0.000 claims description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 14
- 238000007788 roughening Methods 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 13
- 229910052718 tin Inorganic materials 0.000 claims description 13
- 239000006087 Silane Coupling Agent Substances 0.000 claims description 10
- 239000000654 additive Substances 0.000 claims description 9
- 238000007772 electroless plating Methods 0.000 claims description 8
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 claims description 7
- 150000007524 organic acids Chemical class 0.000 claims description 7
- 230000003449 preventive effect Effects 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000006467 substitution reaction Methods 0.000 claims description 5
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 229
- 239000011347 resin Substances 0.000 description 18
- 229920005989 resin Polymers 0.000 description 18
- 239000003054 catalyst Substances 0.000 description 15
- 239000000243 solution Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 10
- 239000012792 core layer Substances 0.000 description 7
- 239000007788 liquid Substances 0.000 description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 229910017604 nitric acid Inorganic materials 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 4
- 239000012286 potassium permanganate Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical class [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- JYLNVJYYQQXNEK-UHFFFAOYSA-N 3-amino-2-(4-chlorophenyl)-1-propanesulfonic acid Chemical compound OS(=O)(=O)CC(CN)C1=CC=C(Cl)C=C1 JYLNVJYYQQXNEK-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- JRKICGRDRMAZLK-UHFFFAOYSA-L peroxydisulfate Chemical compound [O-]S(=O)(=O)OOS([O-])(=O)=O JRKICGRDRMAZLK-UHFFFAOYSA-L 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- -1 carbon and graphite Chemical compound 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 150000004699 copper complex Chemical class 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001955 polyphenylene ether Polymers 0.000 description 1
- 125000002924 primary amino group Chemical group [H]N([H])* 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、プリント配線板およびその製造方法に関する。 The present invention relates to a printed wiring board and a manufacturing method thereof.
プリント配線板は、電子部品や半導体素子等を実装するために広く用いられている。そして、近年の電子機器の小型化、高機能化の要求に伴い、プリント配線板には、回路の高密度化や薄型化や高周波対応が望まれている。 Printed wiring boards are widely used for mounting electronic components, semiconductor elements, and the like. With recent demands for downsizing and higher functionality of electronic devices, printed wiring boards are desired to have higher circuit density, thinner thickness, and higher frequency response.
高密度なプリント配線板を製造する方法として、ビルドアップ法を用いた多層ビルドアップ配線板が知られている。その製造方法は、絶縁基板上に配線層を形成したコア層の上に絶縁層を形成し、さらにその上に配線層を形成し、さらに絶縁層を形成するという工程を繰り返すことにより、多層プリント配線板を形成するものである。 As a method for producing a high-density printed wiring board, a multilayer build-up wiring board using a build-up method is known. The manufacturing method repeats the steps of forming an insulating layer on a core layer having a wiring layer formed on an insulating substrate, further forming a wiring layer on the core layer, and further forming an insulating layer. A wiring board is formed.
多層ビルドアップ配線板を例に挙げて、従来のプリント配線板の製造方法を図面に基づいて説明する。図３は、従来のプリント配線板の製造方法で得られる多層ビルドアップ配線板の製造工程の一例を示す模式断面図である。 A conventional method for manufacturing a printed wiring board will be described with reference to the drawings, taking a multilayer build-up wiring board as an example. FIG. 3 is a schematic cross-sectional view showing an example of a manufacturing process of a multilayer build-up wiring board obtained by a conventional method for manufacturing a printed wiring board.
まず、一般的にコア層と呼ばれている多層ビルドアップ配線板のベースとなる層について説明する。ガラスエポキシ基板等のリジット材料からなる絶縁基板をベースとした両面銅張基板２１にドリルやレーザーを用いて貫通孔２２を形成し、高圧洗浄や過マンガン酸塩浴に浸漬することで、孔内の樹脂残渣を除去する。次に、無電解銅めっき後、電解銅めっき層２３を形成し、基板表面および貫通孔内に銅膜を形成する（図３（ａ）参照）。銅膜で被覆された貫通孔２２をスクリーン印刷にて孔埋めインク２４で埋め込んだ後、表面にはみ出した余分な樹脂をバフ等の研磨で除去する。図では、貫通孔２２と孔埋めインク２４とが引き出し線により同一領域を示しているが、空孔とその空孔を埋める物質とをそれぞれ表している。 First, a layer serving as a base of a multilayer buildup wiring board generally called a core layer will be described. A through-hole 22 is formed in a double-sided copper-clad substrate 21 based on an insulating substrate made of a rigid material such as a glass epoxy substrate using a drill or a laser and immersed in a high-pressure cleaning or permanganate bath. The resin residue is removed. Next, after electroless copper plating, an electrolytic copper plating layer 23 is formed, and a copper film is formed on the substrate surface and in the through holes (see FIG. 3A). After the through-hole 22 covered with the copper film is filled with the hole-filling ink 24 by screen printing, excess resin protruding to the surface is removed by polishing such as buffing. In the drawing, the through-hole 22 and the hole-filling ink 24 indicate the same region by a lead line, but each represents a hole and a substance filling the hole.
次に、図３（ｂ）のように、感光性のレジストを基板全面に塗布した後、フォトリソグラフィーによりレジストパターン２５を形成する。 Next, as shown in FIG. 3B, after a photosensitive resist is applied to the entire surface of the substrate, a resist pattern 25 is formed by photolithography.
次に、図３（ｃ）のように、塩化第二銅液などのエッチング液を用いてレジストパターンで被覆されていない銅膜部を除去し、レジストを剥離することで第一配線層２６を形成する。一般に、ここまでの工程で構成されるものをコア層２７と呼ぶ。 Next, as shown in FIG. 3C, the copper film portion not covered with the resist pattern is removed using an etching solution such as a cupric chloride solution, and the resist is peeled to remove the first wiring layer 26. Form. In general, a structure constituted by the steps so far is referred to as a core layer 27.
次に、コア層の上下層に形成するビルドアップ層について説明する。コア層の配線層表面を粗化処理した後に、図３（ｄ）のように、シート状の絶縁樹脂を粘着し、絶縁層２８を形成する。なお、絶縁層の形成にあたってはシート状の樹脂を粘着する方法が均一な厚さの樹脂層を簡易に形成できる観点から好ましいが、液状の樹脂を塗布する方法でもよい。絶縁層２８の材料としてはエポキシ樹脂やポリイミド樹脂等が用いられる。 Next, the buildup layer formed on the upper and lower layers of the core layer will be described. After roughening the surface of the wiring layer of the core layer, as shown in FIG. 3D, a sheet-like insulating resin is adhered to form the insulating layer 28. In forming the insulating layer, a method of adhering a sheet-like resin is preferable from the viewpoint of easily forming a resin layer having a uniform thickness, but a method of applying a liquid resin may be used. As a material of the insulating layer 28, an epoxy resin, a polyimide resin, or the like is used.
次に、絶縁樹脂表面から第一配線層２６の特定のランドに到達するビア穴２９をレーザー照射にて形成する。レーザーとしてはＵＶレーザー、炭酸ガスレーザーやエキシマレーザー等のレーザーが用いられる。そして過マンガン酸塩浴に浸漬することによって、樹脂表面の粗面化と穴内の洗浄を行なう。なお、この穴は上下の配線層を電気的に接続するためのビアとなるため、穴の寸法、形状が高密度化と高信頼性の観点から重要である。 Next, a via hole 29 that reaches a specific land of the first wiring layer 26 from the surface of the insulating resin is formed by laser irradiation. A laser such as a UV laser, a carbon dioxide laser, or an excimer laser is used as the laser. Then, the resin surface is roughened and the holes are cleaned by immersing in a permanganate bath. Since this hole serves as a via for electrically connecting the upper and lower wiring layers, the size and shape of the hole are important from the viewpoint of high density and high reliability.
次に、ビルドアップ層の配線層形成について説明する。配線層の形成方法としてはエッ
チングで配線パターンを形成するサブトラクティブ法とめっきで配線パターンを形成するアディティブ法に分かれる。さらにアディティブ法は無電解めっきのみで配線パターンを形成するフルアディティブ法と電解めっきで配線パターンを形成するセミアディティブ法に分かれる。高密度基板にはセミアディティブ法が一般的に適用されているため、セミアディティブ法について説明する。
Next, the formation of the wiring layer of the buildup layer will be described. The wiring layer can be formed by a subtractive method in which a wiring pattern is formed by etching and an additive method in which a wiring pattern is formed by plating. Further, the additive method is divided into a full additive method in which a wiring pattern is formed only by electroless plating and a semi-additive method in which a wiring pattern is formed by electrolytic plating. Since the semi-additive method is generally applied to high-density substrates, the semi-additive method will be described.
図３（ｅ）のように絶縁樹脂表面及び穴内を過マンガン酸塩浴により粗化処理と、洗浄のためのデスミア処理をした後、無電解銅めっき層３０を形成する。これは絶縁層に導電性を付与し、電解銅めっきを可能とするために行なうものである。次に、感光性レジストを基板全面に塗布する。感光性レジストには厚みの均一性に優れているドライフィルムタイプを用いることが多い。そしてフォトリソグラフィーによりレジストパターン３１を形成する。そして電解めっきによりレジストパターンで被覆されていない部分に電解銅めっき層３２を形成し、配線パターンを形成するとともに、上下層間の電気的接続をとるために空けたビア穴２９へもめっきを行なうことでビア３３が形成される。
なお、ビアは穴壁をめっきで被覆したコンフォーマルビアと、穴内を全てめっきで充填したフィルドビアがある。これはめっき液の組成と添加剤を選定することで使い分けることが可能である。近年は、高密度化に有利なスタックビア構造を取るために、フィルドビアを用いることが多い。なお、フィルドビアは前述のように穴をめっきで埋め込む以外に導電性ペーストで埋め込む方法もある。なお、本事例では、めっきで埋め込んだフィルドビア構造を図示した。
As shown in FIG. 3E, the surface of the insulating resin and the inside of the hole are roughened by a permanganate bath and desmeared for cleaning, and then the electroless copper plating layer 30 is formed. This is performed in order to impart conductivity to the insulating layer and enable electrolytic copper plating. Next, a photosensitive resist is applied to the entire surface of the substrate. For the photosensitive resist, a dry film type having excellent thickness uniformity is often used. Then, a resist pattern 31 is formed by photolithography. Then, an electrolytic copper plating layer 32 is formed on a portion not covered with the resist pattern by electrolytic plating, a wiring pattern is formed, and plating is also performed on the via hole 29 that is opened to make an electrical connection between the upper and lower layers. As a result, the via 33 is formed.
There are two types of vias: conformal vias whose hole walls are covered with plating and filled vias whose insides are filled with plating. This can be properly used by selecting the composition and additive of the plating solution. In recent years, filled vias are often used to obtain a stacked via structure that is advantageous for high density. In addition, the filled via can be filled with a conductive paste in addition to filling the hole with plating as described above. In this example, a filled via structure embedded by plating is shown.
次に、図３（ｆ）のように、レジストパターンをＮａＯＨなどのアルカリ水溶液で剥離した後、露出した表面の無電解銅めっき層３０の皮膜を過酸化水素／硫酸系などの水溶液で溶解除去して配線パターン間の絶縁性を与えることにより、第二配線層３４が形成される。 Next, as shown in FIG. 3 (f), the resist pattern is peeled off with an alkaline aqueous solution such as NaOH, and the film of the electroless copper plating layer 30 on the exposed surface is dissolved and removed with an aqueous solution of hydrogen peroxide / sulfuric acid. Thus, the second wiring layer 34 is formed by providing insulation between the wiring patterns.
次に、第二配線層３４の表面層と上層に被覆する予定の絶縁層との密着性を上げるために、第二配線層３４の表面に粗化処理を行う。 Next, in order to improve the adhesion between the surface layer of the second wiring layer 34 and the insulating layer to be coated on the upper layer, the surface of the second wiring layer 34 is roughened.
上述のように、絶縁層と配線層を順次繰り返す構成を設けることで、多層配線層が形成される。最外層の配線層上にソルダーレジスト膜を形成し、ソルダーレジスト膜から露出した配線部にニッケル、金めっき、半田などの必要な表面処理を施し、多層ビルドアップ配線板となる。 As described above, a multilayer wiring layer is formed by providing a structure in which the insulating layer and the wiring layer are sequentially repeated. A solder resist film is formed on the outermost wiring layer, and a necessary surface treatment such as nickel, gold plating, or solder is applied to the wiring portion exposed from the solder resist film to form a multilayer build-up wiring board.
コアの配線層や第二配線層３４の表面の粗化方法として、マイクロエッチング法が挙げられる。マイクロエッチング法としては、例えば硫酸・過酸化水素タイプエッチング剤、過硫酸塩タイプエッチング剤、塩化銅タイプエッチング剤、塩化鉄タイプエッチング剤、硝酸タイプエッチング剤、有機酸タイプエッチング剤等を用いる方法が挙げられる。 As a method for roughening the surface of the core wiring layer or the second wiring layer 34, a micro-etching method may be mentioned. Examples of the micro-etching method include a method using a sulfuric acid / hydrogen peroxide type etchant, a persulfate type etchant, a copper chloride type etchant, an iron chloride type etchant, a nitric acid type etchant, an organic acid type etchant, and the like. Can be mentioned.
マイクロエッチング法での粗化では、粗化後の配線層表面は凹凸形状になる。特許文献１によれば、マイクロエッチング法での粗化の代替技術として、配線層表面にスズ層を形成し、シランカップリング剤で処理をする技術を提案している。これは、第二配線層３４表面層と絶縁層を化学的に結合させ密着性をあげる技術である。この技術を用いれば、配線層表面を平滑にした状態で、上層に被覆する絶縁層との密着性を良好にすることができる。 In the roughening by the microetching method, the surface of the wiring layer after the roughening becomes uneven. According to Patent Document 1, as an alternative technique of roughening by the microetching method, a technique of forming a tin layer on the surface of the wiring layer and treating with a silane coupling agent is proposed. This is a technique for chemically bonding the surface layer of the second wiring layer 34 and the insulating layer to improve adhesion. If this technique is used, it is possible to improve the adhesion with the insulating layer covering the upper layer while the surface of the wiring layer is smooth.
配線層表面に粗化処理を施すことにより、上層に被覆する絶縁層との密着性を良好にすることができるものの、粗化後の配線層表面または絶縁層表面に凹凸形状を発生させるため、前述の特許文献１のような改善が行われた。しかし、多層プリント配線板の各配線層表面に錫層をめっきで形成し、シランカップリング剤による処理を施すことは、従来のマイクロエッチング法による粗化処理に較べて、製造工程が長くなりコストが高くなる。一方、配線層表面の凹凸形状が悪影響を及ぼす主な現象は、高周波信号に対する表皮効果により信号の伝送遅延が発生することである。従って、多層プリント配線板の各配線層がその上層に被覆する絶縁層との密着性を良好に保つことは信頼性を保つ上で必要であるが、コスト高の製法による配線層表面の平滑性の維持をどの程度実現すべきかには、疑問が残り、不明である。 By roughening the wiring layer surface, it is possible to improve the adhesion with the insulating layer covering the upper layer, but in order to generate an uneven shape on the wiring layer surface or insulating layer surface after the roughening, Improvements as described in Patent Document 1 were made. However, forming a tin layer on the surface of each wiring layer of a multilayer printed wiring board and applying a treatment with a silane coupling agent results in a longer manufacturing process and cost than the conventional roughening treatment by microetching. Becomes higher. On the other hand, the main phenomenon in which the uneven shape on the surface of the wiring layer has an adverse effect is that a signal transmission delay occurs due to the skin effect on a high-frequency signal. Therefore, it is necessary to maintain good adhesion between each wiring layer of the multilayer printed wiring board and the insulating layer covering it, but it is necessary to maintain reliability, but the smoothness of the surface of the wiring layer by the expensive manufacturing method The question of how much maintenance should be realized remains unclear.
本発明は、前記の問題点に鑑みて提案するものであり、本発明が解決しようとする課題は、多層プリント配線板において、各配線層がその上層に被覆する絶縁層との密着性を良好に保ちつつ、高周波信号に対する伝送遅延が発生することのない多層プリント配線板を低コストで提供することである。 The present invention is proposed in view of the above-mentioned problems, and the problem to be solved by the present invention is that a multilayer printed wiring board has good adhesion to the insulating layer that each wiring layer covers on the upper layer. It is to provide a multilayer printed wiring board at a low cost without causing a transmission delay with respect to a high-frequency signal.
上記の課題を解決するための手段として、請求項１に記載の発明は、絶縁基板上にグランド層または電源層と、シグナル層とを含む複数の配線層が絶縁層を介して形成されており、配線層間がビアにて電気的に接続されてなる多層プリント配線板において、配線層が複数の金属皮膜の積層からなり、グランド層または電源層として使用する配線層においては、絶縁基板に近い側から順に第一金属皮膜と第二金属皮膜の積層からなり、配線層の表面が粗面を構成し、シグナル層として使用する配線層においては、絶縁基板に近い側から順に第一金属皮膜と第二金属皮膜と第三金属皮膜の積層からなり、配線層の表面がグランド層または電源層の場合より平坦な表面を構成することを特徴とする多層プリント配線板である。 As a means for solving the above-mentioned problems, the invention according to claim 1 is characterized in that a plurality of wiring layers including a ground layer or a power supply layer and a signal layer are formed on an insulating substrate via an insulating layer. In a multilayer printed wiring board in which wiring layers are electrically connected by vias, the wiring layer is a laminate of a plurality of metal films, and the wiring layer used as a ground layer or a power supply layer is closer to the insulating substrate. In order from the first metal film and the second metal film, the surface of the wiring layer constitutes a rough surface, and in the wiring layer used as the signal layer, the first metal film and the second metal film are sequentially formed from the side closer to the insulating substrate. A multilayer printed wiring board comprising a laminate of a two-metal film and a third metal film, wherein the surface of the wiring layer constitutes a flatter surface than in the case of a ground layer or a power supply layer.
また、請求項２に記載の発明は、スルーホールが形成された絶縁基板の両面に、複数の配線層が形成されていることを特徴とする請求項１に記載の多層プリント配線板である。 The invention according to claim 2 is the multilayer printed wiring board according to claim 1, wherein a plurality of wiring layers are formed on both surfaces of the insulating substrate in which the through holes are formed.
また、請求項３に記載の発明は、グランド層または電源層の第一金属皮膜と第二金属皮膜、シグナル層の第一金属皮膜と第二金属皮膜が、いずれも銅により構成されており、グランド層または電源層の第一金属皮膜とシグナル層の第一金属皮膜とのいずれもが、それぞれの層の第二金属皮膜より薄いことを特徴とする請求項１または２に記載の多層プリント配線板である。 In the invention according to claim 3, the first metal film and the second metal film of the ground layer or the power supply layer, the first metal film and the second metal film of the signal layer are both made of copper, 3. The multilayer printed wiring according to claim 1, wherein each of the first metal film of the ground layer or the power supply layer and the first metal film of the signal layer is thinner than the second metal film of each layer. It is a board.
また、請求項４に記載の発明は、第三金属皮膜が、錫、金、銀、銅から選ばれた１種を含む触媒不要のめっき金属により構成されることを特徴とする請求項１〜３のいずれかに記載の多層プリント配線板である。 The invention according to claim 4 is characterized in that the third metal film is composed of a catalyst-free plated metal containing one kind selected from tin, gold, silver, and copper. 4. A multilayer printed wiring board according to any one of 3 above.
また、請求項５に記載の発明は、請求項１〜４のいずれかに記載の多層プリント配線板の製造方法であって、絶縁層にビア穴を形成する工程と、絶縁層の表面全体およびビア穴に第一金属皮膜を形成する工程と、レジスト被膜を形成する工程とレジスト被膜を露光、現像する工程と、レジスト被膜現像後に露出する第一金属皮膜上に第二金属皮膜を形成する工程と、レジスト被膜を除去する工程と、レジスト被膜除去後に露出する第一金属皮膜を除去する工程からなるセミアディティブ工法を実施した後、グランド層または電源層として使用する配線層においては、配線層表面の粗化処理を行い、シグナル層として使用する配線層においては、中間形成された配線層上に設ける第三金属皮膜を形成後に防錆皮膜
を形成することを特徴とする多層プリント配線板の製造方法である。
The invention according to claim 5 is the method for manufacturing a multilayer printed wiring board according to any one of claims 1 to 4, wherein the step of forming via holes in the insulating layer, the entire surface of the insulating layer, and Forming a first metal film in the via hole, forming a resist film, exposing and developing the resist film, and forming a second metal film on the first metal film exposed after developing the resist film And a wiring layer used as a ground layer or a power supply layer after carrying out a semi-additive method comprising removing the resist film and removing the first metal film exposed after removing the resist film. In the wiring layer used as the signal layer, a rust preventive film is formed after forming the third metal film provided on the intermediately formed wiring layer. A method for manufacturing a printed wiring board.
また、請求項６に記載の発明は、第一金属皮膜が、無電解めっき法により形成されることを特徴とする請求項５に記載の多層プリント配線板の製造方法である。 The invention according to claim 6 is the method for producing a multilayer printed wiring board according to claim 5, wherein the first metal film is formed by an electroless plating method.
また、請求項７に記載の発明は、第二金属皮膜が、電解めっき法により形成されることを特徴とする請求項５または６に記載の多層プリント配線板の製造方法である。 The invention according to claim 7 is the method for producing a multilayer printed wiring board according to claim 5 or 6, wherein the second metal film is formed by an electrolytic plating method.
また、請求項８に記載の発明は、第三金属皮膜が、合金形成置換めっき法により形成されることを特徴とする請求項５〜７のいずれかに記載の多層プリント配線板の製造方法である。 The invention according to claim 8 is the method for producing a multilayer printed wiring board according to any one of claims 5 to 7, wherein the third metal film is formed by an alloy-forming substitution plating method. is there.
また、請求項９に記載の発明は、粗化処理が、有機酸タイプエッチング剤を用いて行われることを特徴とする請求項５〜８のいずれかに記載の多層プリント配線板の製造方法である。 The invention according to claim 9 is the method for producing a multilayer printed wiring board according to any one of claims 5 to 8, wherein the roughening treatment is performed using an organic acid type etching agent. is there.
また、請求項１０に記載の発明は、防錆皮膜が、シランカップリング剤により形成されることを特徴とする請求項５〜９のいずれかに記載の多層プリント配線板の製造方法である。 The invention according to claim 10 is the method for producing a multilayer printed wiring board according to any one of claims 5 to 9, wherein the rust preventive film is formed of a silane coupling agent.
本発明は、絶縁基板上にグランド層または電源層と、シグナル層とを含む複数の配線層が絶縁層を介して形成されており、配線層間がビアにて電気的に接続されてなる多層プリント配線板において、配線層が複数の金属皮膜の積層からなり、グランド層または電源層として使用する配線層においては、絶縁基板に近い側から順に第一金属皮膜と第二金属皮膜の積層からなり、配線層の表面が粗面を構成し、シグナル層として使用する配線層においては、絶縁基板に近い側から順に第一金属皮膜と第二金属皮膜と第三金属皮膜の積層からなり、配線層の表面がグランド層または電源層の場合より平坦な表面を構成することを特徴とする多層プリント配線板であるので、各配線層の機能によって配線層と絶縁層の密着方法の使い分けが可能になり、
各配線層がその上層に被覆する絶縁層との密着性を良好に保ちつつ、高周波信号に対する伝送遅延が発生することのない多層プリント配線板を低コストで提供することができる。
The present invention provides a multilayer print in which a plurality of wiring layers including a ground layer or a power supply layer and a signal layer are formed on an insulating substrate via an insulating layer, and the wiring layers are electrically connected by vias. In the wiring board, the wiring layer consists of a stack of a plurality of metal films, and the wiring layer used as a ground layer or a power supply layer consists of a stack of a first metal film and a second metal film in order from the side closer to the insulating substrate, In the wiring layer used as a signal layer, the surface of the wiring layer is a rough surface, and is composed of a stack of a first metal film, a second metal film, and a third metal film in order from the side closer to the insulating substrate. Since this is a multilayer printed wiring board characterized in that the surface forms a flatter surface than in the case of the ground layer or power supply layer, the function of each wiring layer makes it possible to properly use the adhesion method between the wiring layer and the insulating layer.
It is possible to provide a multilayer printed wiring board at a low cost that does not cause a transmission delay with respect to a high-frequency signal while maintaining good adhesion between each wiring layer and an insulating layer covering the wiring layer.
以下、図面に従って、本発明を実施するための形態について説明する。
図１は、本発明に関する多層プリント配線板の一例として、多層ビルドアップ配線板のシグナル層の製造工程の前半部の例を工程順に示す模式断面図であり、図２は、その後半部の例を工程順に示す模式断面図である。
Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
FIG. 1 is a schematic cross-sectional view showing an example of the first half of a signal layer manufacturing process of a multilayer build-up wiring board as an example of the multilayer printed wiring board according to the present invention, and FIG. It is a schematic cross section which shows these in process order.
本発明の実施の形態の特徴は、多層プリント配線板の配線層の内、シグナル層とグランド層または電源層とで、配線層と絶縁層との密着方法を別にすることにあるので、シグナル層とグランド層または電源層との２つの場合に分けて説明をする。最初に、配線層がシグナル層の場合の形態について説明する。 The feature of the embodiment of the present invention is that, in the wiring layer of the multilayer printed wiring board, the signal layer and the ground layer or the power supply layer are different in the adhesion method between the wiring layer and the insulating layer. The explanation will be divided into two cases: a ground layer and a power supply layer. First, the form in the case where the wiring layer is a signal layer will be described.
図１（ａ）のように、コア基板が絶縁基板１であり、絶縁基板１上に、第一配線層２とそれを覆う絶縁層３を有する場合について説明する。なお、コア基板をスルーホールが形成されたコア基板の両面に複数の配線層が絶縁層を介して形成されている多層ビルドアップ配線板に置き換えることが可能である。絶縁基板１としてはリジット基板、フレキシブル基板、テープ状のいずれでも良い。絶縁層３としては、絶縁性を有すれば特に限定するものではなく、液状又はシート状の絶縁性樹脂が挙げられる。例えば、エポキシ樹脂系、フェノール樹脂系、ポリイミド樹脂系、不飽和ポリエステル樹脂系、ポリフェニレンエーテル樹脂系等の熱硬化性樹脂がある。 The case where the core substrate is the insulating substrate 1 as shown in FIG. 1A and the first wiring layer 2 and the insulating layer 3 covering the first wiring layer 2 are provided on the insulating substrate 1 will be described. In addition, it is possible to replace the core substrate with a multilayer build-up wiring board in which a plurality of wiring layers are formed on both surfaces of the core substrate on which through holes are formed via insulating layers. The insulating substrate 1 may be a rigid substrate, a flexible substrate, or a tape shape. The insulating layer 3 is not particularly limited as long as it has insulating properties, and examples thereof include liquid or sheet-like insulating resins. For example, there are thermosetting resins such as epoxy resin, phenol resin, polyimide resin, unsaturated polyester resin, and polyphenylene ether resin.
次に図１（ｂ）のように、絶縁層３にビア穴４をレーザーにて開ける。レーザーとしてはＵＶレーザー、炭酸ガスレーザーやエキシマレーザー等が挙げられる。ビア穴を開けた際に、ビア内に樹脂残りとしてのスミア５が発生する。 Next, as shown in FIG. 1B, via holes 4 are opened in the insulating layer 3 by laser. Examples of the laser include UV laser, carbon dioxide laser, and excimer laser. When the via hole is opened, smear 5 as a resin residue is generated in the via.
次に図１（ｃ）のように、ビア内のスミア５の除去をする。スミア５の除去方法としては、スミア５を溶解可能な溶液に浸漬して除去する方法等が挙げられる。例えば、スプレーや浸漬をして、過マンガン酸カリウム溶液又は過マンガン酸ナトリウム溶液を、絶縁層３に接触させる方法が挙げられる。 Next, as shown in FIG. 1C, the smear 5 in the via is removed. Examples of the method for removing smear 5 include a method of removing smear 5 by immersing it in a solution that can be dissolved. For example, a method of bringing the potassium permanganate solution or the sodium permanganate solution into contact with the insulating layer 3 by spraying or dipping may be mentioned.
次に図１（ｄ）のように、絶縁層３の表面全体およびビア穴４にめっき触媒６を付与する。めっき触媒６は、銅やニッケル等の無電解めっきの触媒として働くものであれば、特に限定するものではない。めっき触媒６の周囲に金属を析出することによりめっき触媒６間を接続して絶縁部に金属皮膜を形成するものや、絶縁部に沈着することにより絶縁部に導電性を与え、その導電性を用いて絶縁部に金属皮膜を形成する、一般にダイレクトプレーティング（直接めっき）と呼ばれる方法に用いられる導電性を有するものが挙げられる。例えばパラジウムを含有するものや、パラジウム及びスズを含有するものや、カーボン、グラファイト等の炭素を含有するものや、銅の錯体を含有するものや、導電性ポリマーを含有するもの等が挙げられる。 Next, as shown in FIG. 1 (d), a plating catalyst 6 is applied to the entire surface of the insulating layer 3 and the via holes 4. The plating catalyst 6 is not particularly limited as long as it functions as a catalyst for electroless plating such as copper or nickel. By depositing metal around the plating catalyst 6 to connect the plating catalysts 6 to form a metal film on the insulating part, or by depositing on the insulating part, the insulating part is made conductive and the conductivity is increased. Examples thereof include those having conductivity which are used in a method generally used for direct plating (direct plating) to form a metal film on an insulating portion. Examples include those containing palladium, those containing palladium and tin, those containing carbon such as carbon and graphite, those containing a copper complex, and those containing a conductive polymer.
次に図１（ｅ）のように、絶縁層３の表面全体およびビア穴４に第一金属皮膜７を形成する。第一金属皮膜７は、表面全体およびビア穴に対して十分に形成されていて絶縁層３が露出せず、なおかつ、後工程で部分的にエッチング除去するため、できるだけ薄い厚みが好ましい。例えば、第一金属皮膜７の形成方法は、無電解めっき、スパッタ法等が挙げられる。この第一金属皮膜７としては、後の工程でのエッチングの容易性および導電性が優れる必要があるために銅が好ましい。 Next, as shown in FIG. 1E, a first metal film 7 is formed on the entire surface of the insulating layer 3 and the via hole 4. The first metal film 7 is sufficiently formed with respect to the entire surface and the via hole so that the insulating layer 3 is not exposed and is partially etched away in a subsequent process, so that the first metal film 7 is preferably as thin as possible. For example, examples of the method for forming the first metal film 7 include electroless plating and sputtering. The first metal film 7 is preferably copper because it needs to be easily etched and conductive in a later step.
次に図１（ｆ）のように、第一金属皮膜７の表面上にレジスト被膜８をパターン形成して、後工程で設ける回路およびビア９の形成を予定する部分を除く部分を被覆する。 Next, as shown in FIG. 1 (f), a resist film 8 is formed on the surface of the first metal film 7 so as to cover a portion except for a circuit provided in a later process and a portion where the via 9 is to be formed.
レジスト被膜８としては、図１（ｇ）のように第二金属皮膜１０を形成するめっき液に耐え、このめっきを行ったときに、その表面に第二金属皮膜１０が形成されにくいものであれば特に限定するものではなく、例えば、液状の感光性樹脂又はシート状の感光性フィルム等が挙げられる。第一金属皮膜７上にレジスト被膜を塗布またはドライフィルムラミネートにより形成し、レジスト被膜を選択的に露光、現像して、第一金属皮膜表面の必要領域を露出することができる。 The resist film 8 is resistant to a plating solution for forming the second metal film 10 as shown in FIG. 1 (g), and when the plating is performed, the second metal film 10 is not easily formed on the surface. For example, a liquid photosensitive resin or a sheet-like photosensitive film may be used. A resist film can be formed on the first metal film 7 by coating or dry film lamination, and the resist film can be selectively exposed and developed to expose a necessary area on the surface of the first metal film.
次に図１（ｇ）のように、第一金属皮膜７の表面が露出する部分の表面に、第二金属皮膜１０を形成する。例えば、第二金属皮膜１０の形成方法は、電解めっき、無電解めっき等が挙げられる。なお、このとき形成する第二金属皮膜１０の厚みは、レジスト被膜８の厚みより薄くする必要がある。これは、図２（ｈ）のようにレジスト被膜８を除去する際に、第二金属皮膜１０の厚みがレジスト被膜８の厚みより厚いとレジスト被膜８が除去されにくいためである。また、第二金属皮膜１０は、配線層の導電性の主要構成部分であり、エッチング除去工程を一般的に伴わず、ビア９を埋めて配線層間の接続に寄与するため、第一金属皮膜７より厚く、銅により構成されることが好ましい。 Next, as shown in FIG. 1G, the second metal film 10 is formed on the surface of the portion where the surface of the first metal film 7 is exposed. For example, the method for forming the second metal film 10 includes electrolytic plating, electroless plating, and the like. Note that the thickness of the second metal film 10 formed at this time needs to be smaller than the thickness of the resist film 8. This is because when the resist film 8 is removed as shown in FIG. 2H, the resist film 8 is difficult to be removed if the thickness of the second metal film 10 is larger than the thickness of the resist film 8. In addition, the second metal film 10 is a main conductive component of the wiring layer, and generally does not involve an etching removal process, and fills the via 9 to contribute to the connection between the wiring layers. It is preferably thicker and made of copper.
次に図２（ｈ）のように、レジスト被膜８を除去する。例えば、レジスト被膜８を除去する除去液は、アルカリ又は溶剤型の剥離液等が挙げられる。 Next, as shown in FIG. 2H, the resist film 8 is removed. For example, examples of the removing liquid for removing the resist film 8 include alkali or solvent-type stripping liquid.
次に図２（ｉ）のように、レジスト被膜８除去後に露出する第一金属皮膜７の部分をエッチング除去する。露出した第一金属皮膜の部分は、第二金属皮膜形成によりその役割を終え、配線パターン間の絶縁性を付与するために既に不要部となっているからである。この第一金属皮膜７をエッチングして不要部を除去する方法としては、第一金属皮膜７を溶解可能な溶液に浸漬する方法等が挙げられる。例えば、スプレーや浸漬をして、過酸化水素／硫酸系などの水溶液を、第一金属皮膜７に接触させる方法が挙げられる。 Next, as shown in FIG. 2I, the portion of the first metal film 7 exposed after the resist film 8 is removed is removed by etching. This is because the exposed portion of the first metal film finishes its role by forming the second metal film, and is already an unnecessary part in order to provide insulation between the wiring patterns. Examples of the method for removing the unnecessary portion by etching the first metal film 7 include a method of immersing the first metal film 7 in a solution capable of being dissolved. For example, there is a method in which an aqueous solution such as hydrogen peroxide / sulfuric acid is brought into contact with the first metal film 7 by spraying or dipping.
次に図２（ｊ）のように、絶縁層３の表面に残留するめっき触媒６を除去して第二配線層１１を形成する。このように絶縁層３の表面に残留するめっき触媒６を除去すると、回路間の絶縁性が向上するため、特に信頼性が優れたプリント配線板となり好ましい。この絶縁層３の表面に残留するめっき触媒６を除去する方法としては、めっき触媒６を溶解可能な溶液に浸漬して除去する方法等が挙げられる。例えば、スプレーや浸漬をして、過マンガン酸カリウム溶液又は過マンガン酸ナトリウム溶液を、絶縁層３に接触させる方法が挙げられる。 Next, as shown in FIG. 2J, the plating catalyst 6 remaining on the surface of the insulating layer 3 is removed to form the second wiring layer 11. If the plating catalyst 6 remaining on the surface of the insulating layer 3 is removed in this way, the insulation between the circuits is improved, and thus a printed wiring board having particularly excellent reliability is preferable. Examples of the method for removing the plating catalyst 6 remaining on the surface of the insulating layer 3 include a method of removing the plating catalyst 6 by immersing it in a soluble solution. For example, a method of bringing the potassium permanganate solution or the sodium permanganate solution into contact with the insulating layer 3 by spraying or dipping may be mentioned.
次に図１（ｋ）のように、第二配線層１１表面に第三金属皮膜１２を形成する。第三金属皮膜は導体層を構成するので第三金属皮膜１２の表面および側面にめっき触媒が残渣として残る危険性を下げる必要がある。そのために、第三金属皮膜１２は、触媒を使用せずにめっき金属皮膜を形成できる錫、金、銀、銅から選ばれた少なくとも１種を含むめっき金属皮膜であることが好ましい。また、第二配線層１１が銅である場合、第三金属皮膜１２としては第三金属皮膜１２表面に形成する絶縁層への拡散速度が銅よりも遅い金属であることが好ましい。例えば、スズおよび銅スズ合金等により合金形成置換めっき法により形成する方法が挙げられる。なお、第三金属皮膜１２の過剰皮膜部分を選択的に剥離しても良い。剥離液として、硝酸が挙げられる。 Next, a third metal film 12 is formed on the surface of the second wiring layer 11 as shown in FIG. Since the third metal film constitutes a conductor layer, it is necessary to reduce the risk that the plating catalyst remains as a residue on the surface and side surfaces of the third metal film 12. Therefore, the third metal film 12 is preferably a plated metal film containing at least one selected from tin, gold, silver, and copper that can form a plated metal film without using a catalyst. When the second wiring layer 11 is copper, the third metal film 12 is preferably a metal whose diffusion rate to the insulating layer formed on the surface of the third metal film 12 is slower than that of copper. For example, the method of forming by an alloy formation substitution plating method with tin, a copper tin alloy, etc. is mentioned. The excessive film portion of the third metal film 12 may be selectively peeled off. An example of the stripper is nitric acid.
次に図１（ｌ）のように、第三金属皮膜１２表面に防錆皮膜１３を付与する。防錆皮膜１３は、第三金属皮膜１２表面に樹脂絶縁層を形成する場合に、防錆皮膜１３の成分と樹脂絶縁層の成分とを化学的に結合させることで、第三金属皮膜と樹脂絶縁層との密着力を向上することを目的としている。例えば、防錆皮膜１３としてシランカップリング剤が挙げられる。シランカップリング剤としては、ビニル系、エポキシ系、アミノ系などがあり、絶縁層の種類や性質に応じて適宜選択することができる。シランカップリング剤による防錆皮膜処理は、パターン表面の凹凸が大きくならないので、高周波信号に対する伝送遅延が発生することなく、電気抵抗値がばらつきにくくなる。よって、電気特性の向上を達成しやすくなるという利点がある。 Next, as shown in FIG. 1L, a rust preventive film 13 is applied to the surface of the third metal film 12. When the resin insulating layer is formed on the surface of the third metal film 12, the antirust film 13 is formed by chemically bonding the components of the anticorrosive film 13 and the components of the resin insulating layer, so that the third metal film and the resin are bonded. The object is to improve the adhesion with the insulating layer. For example, a silane coupling agent can be used as the rust preventive film 13. As the silane coupling agent, there are vinyl type, epoxy type, amino type and the like, which can be appropriately selected according to the kind and properties of the insulating layer. Since the rust preventive film treatment with the silane coupling agent does not increase the unevenness of the pattern surface, transmission resistance with respect to a high frequency signal does not occur, and the electric resistance value hardly varies. Therefore, there is an advantage that an improvement in electrical characteristics can be easily achieved.
次に、配線層がグランド層または電源層の場合の形態について説明する。なお、シグナル層であっても、粗化後の配線層表面の凹凸形状が高周波に対して問題としない配線幅や
配線レイアウトの層であれば、グランド層または電源層と同様の形態でも良い。
図４は、本発明に関する多層プリント配線板の一例として、多層ビルドアップ配線板のグランド層、または電源層の製造工程の一例を工程順に示す模式断面図である。
図４（ａ）は、図２（ｊ）と同様の状態を示している。図１（ａ）〜図２（ｊ）までの、第二配線層１１を形成してめっき触媒６を除去するまでは、前述のシグナル層形成の工程と同一の工程を辿る。すなわち、絶縁基板１上の第一配線層２上に絶縁層３を介して、ビア９による層間接続可能な第二配線層１１が第一金属皮膜７と第二金属皮膜１０との積層で形成されている。
Next, an embodiment in which the wiring layer is a ground layer or a power supply layer will be described. Note that even the signal layer may have the same form as the ground layer or the power supply layer as long as the uneven shape on the surface of the wiring layer after roughening has a wiring width or wiring layout that does not cause a problem with high frequency.
FIG. 4 is a schematic cross-sectional view illustrating an example of a manufacturing process of a ground layer or a power supply layer of a multilayer build-up wiring board as an example of the multilayer printed wiring board according to the present invention.
FIG. 4A shows a state similar to FIG. Until the formation of the second wiring layer 11 and the removal of the plating catalyst 6 from FIGS. 1A to 2J, the same process as the signal layer forming process described above is followed. That is, a second wiring layer 11 capable of interlayer connection by vias 9 is formed on the first wiring layer 2 on the insulating substrate 1 through the insulating layer 3 by laminating the first metal film 7 and the second metal film 10. Has been.
次に図４（ｂ）のように、第二配線層１１に粗化処理を行い、粗化第二配線層１４を形成する。粗化第二配線層１４の表面には、凹凸形状が見られ、この後に被覆する予定の絶縁層との密着性が高くすることができる。粗化方法としては、マイクロエッチング法が挙げられる。マイクロエッチング法としては、例えば硫酸・過酸化水素タイプエッチング剤、過硫酸塩タイプエッチング剤、塩化銅タイプエッチング剤、塩化鉄タイプエッチング剤、硝酸タイプエッチング剤、有機酸タイプエッチング剤等を用いる方法が挙げられる。特に、有機酸タイプエッチング剤を用いると、配線層の表面に適切な凹凸形状を有する粗化処理が可能であるだけでなく、ビア９等の配線板内部の微細構造に液が浸透して緩慢に腐食するという問題を防止することができるので好ましい。 Next, as shown in FIG. 4B, a roughening process is performed on the second wiring layer 11 to form a roughened second wiring layer 14. Concave and convex shapes are observed on the surface of the roughened second wiring layer 14, and the adhesiveness with the insulating layer to be coated thereafter can be increased. An example of the roughening method is a microetching method. Examples of the micro-etching method include a method using a sulfuric acid / hydrogen peroxide type etchant, a persulfate type etchant, a copper chloride type etchant, an iron chloride type etchant, a nitric acid type etchant, an organic acid type etchant, and the like. Can be mentioned. In particular, when an organic acid type etching agent is used, not only a roughening process having an appropriate uneven shape on the surface of the wiring layer is possible, but also the liquid penetrates into the fine structure inside the wiring board such as the via 9 and slows down. It is preferable because it can prevent the problem of corrosion.
図５は、本実施例における多層ビルドアップ配線板の構成の一例を示す模式断面図である。第一配線層４１および第三配線層４３をグランド層、第二配線層４２をシグナル層とした。図５に示すように第一配線層４１、第二配線層４２、第三配線層４３とし、配線層間を、図１（ａ）のようにフィルム状の絶縁樹脂をラミネートし、３５ｕｍ厚の絶縁層３を形成した。次に、図１の（ｂ）のように、絶縁層にＵＶレーザーにてφ６０μｍのビア穴４を形成し、図１の（ｃ）のように、過マンガン酸カリウム溶液でスミア５を除去した。次に図１（ｄ）のように無電解めっき触媒６を付与し、図１（ｅ）のように、無電解銅めっきにて無電解銅めっき層１．０μｍの厚さに形成した。次に図１（ｆ）のように、無電解銅めっき層の表面に２５μｍ厚のドライフイルムレジストを被覆し、露光、現像により、レジストパターンを形成した。次に図１（ｇ）のように、硫酸銅浴を用いて電解銅めっきを施し、厚さが１５μｍの電解銅めっき層を形成して配線パターンおよびビアを形成した。次に図１（ｈ）のように、レジストを剥離し、図１（ｉ）のように、過酸化水素／硫酸系エッチング液を用いて無電解銅めっき層をエッチング除去した。次に図１（ｊ）のように、過マンガン酸カリウム溶液で無電解めっき触媒を除去した。第一配線層４１、第三配線層４３のグランド層は、図３や図４（ｂ）に示すように有機酸タイプエッチング剤を用いて粗化を行った。第二配線４２は、図１（ｋ）、（ｌ）のように、配線層表面に合金形成置換スズめっき法にて銅スズ合金を形成し、過剰なスズ層を硝酸にて剥離し、シランカップリング剤を付与した。 FIG. 5 is a schematic cross-sectional view showing an example of the configuration of the multilayer build-up wiring board in the present embodiment. The first wiring layer 41 and the third wiring layer 43 are ground layers, and the second wiring layer 42 is a signal layer. As shown in FIG. 5, a first wiring layer 41, a second wiring layer 42, and a third wiring layer 43 are formed, and a film-like insulating resin is laminated between the wiring layers as shown in FIG. Layer 3 was formed. Next, as shown in FIG. 1B, via holes 4 having a diameter of 60 μm were formed in the insulating layer with a UV laser, and smear 5 was removed with a potassium permanganate solution as shown in FIG. . Next, an electroless plating catalyst 6 was applied as shown in FIG. 1D, and an electroless copper plating layer having a thickness of 1.0 μm was formed by electroless copper plating as shown in FIG. Next, as shown in FIG. 1 (f), the surface of the electroless copper plating layer was coated with a 25 μm thick dry film resist, and a resist pattern was formed by exposure and development. Next, as shown in FIG. 1G, electrolytic copper plating was performed using a copper sulfate bath to form an electrolytic copper plating layer having a thickness of 15 μm to form a wiring pattern and a via. Next, as shown in FIG. 1 (h), the resist was removed, and as shown in FIG. 1 (i), the electroless copper plating layer was removed by etching using a hydrogen peroxide / sulfuric acid based etching solution. Next, as shown in FIG. 1 (j), the electroless plating catalyst was removed with a potassium permanganate solution. The ground layers of the first wiring layer 41 and the third wiring layer 43 were roughened using an organic acid type etchant as shown in FIGS. 3 and 4B. As shown in FIGS. 1 (k) and (l), the second wiring 42 is formed by forming a copper-tin alloy on the surface of the wiring layer by an alloy-forming substitution tin plating method, peeling off the excess tin layer with nitric acid, A coupling agent was applied.
＜比較例１＞
図５に示す第一配線層４１、第二配線層４２、第三配線層４３を図１（ａ）〜図２（ｊ）に関しては実施例１と同様に実施した。第一配線層４１、第二配線層４２、第三配線４３は、いずれも図１（ｋ）、（ｌ）のように、配線層表面に合金形成置換スズめっき法にて銅スズ合金を形成し、過剰なスズ層を硝酸にて剥離し、シランカップリング剤を付与した。
<Comparative Example 1>
The first wiring layer 41, the second wiring layer 42, and the third wiring layer 43 shown in FIG. 5 were implemented in the same manner as in Example 1 with respect to FIGS. The first wiring layer 41, the second wiring layer 42, and the third wiring 43 are all formed of a copper-tin alloy by an alloy-forming substitution tin plating method on the surface of the wiring layer as shown in FIGS. 1 (k) and (l). Then, the excess tin layer was peeled off with nitric acid, and a silane coupling agent was applied.
＜比較例２＞
図５に示す第一配線層４１、第二配線層４２、第三配線層４３を図１（ａ）〜図２（ｊ）
に関しては実施例１と同様に実施した。第一配線層４１、第二配線層４２、第三配線４３は、いずれも図３や図４（ｂ）に示すように有機酸タイプエッチング剤を用いて粗化を行った。
<Comparative example 2>
The first wiring layer 41, the second wiring layer 42, and the third wiring layer 43 shown in FIG.
Was carried out in the same manner as in Example 1. The first wiring layer 41, the second wiring layer 42, and the third wiring 43 were all roughened using an organic acid type etching agent as shown in FIG. 3 and FIG.
実施例１および比較例である実施例２、３で得られた多層ビルドアップ配線板にて差動特性インピーダンス、差動透過特性の測定を実施し、結果を表１に示す。表１の結果から分かるように実施例１と２では伝送特性は同様であった。このことから、スズ層を形成後にシランカップリング剤で処理する方法を、シグナル層の配線のみに適用する本発明の場合と、グランド層も含めた全ての層に適用する従来の改良型の場合とで、伝送特性が変わらないことが分かる。 Measurements of differential characteristic impedance and differential transmission characteristics were performed on the multilayer build-up wiring boards obtained in Example 1 and Comparative Examples 2 and 3, and Table 1 shows the results. As can be seen from the results in Table 1, the transmission characteristics were the same in Examples 1 and 2. From this, the method of treating with a silane coupling agent after forming the tin layer is applied to the signal layer wiring only in the case of the present invention and the conventional improved type applied to all layers including the ground layer. It can be seen that the transmission characteristics do not change.
また、実施例１と３では、実施例１の方が伝送特性は良い。このことから、シグナル層の配線のみにスズ層を形成後にシランカップリング剤で処理をする場合の方が、グランド層およびシグナル層をマイクロエッチング法で粗化する場合と比較して伝送特性が良いことが分かる。 In the first and third embodiments, the transmission characteristics of the first embodiment are better. Therefore, the transmission characteristics are better when the tin layer is formed only on the signal layer wiring and then the treatment with the silane coupling agent is performed than when the ground layer and the signal layer are roughened by the microetching method. I understand that.
以上の結果から、層の特性によって配線層と絶縁層の密着方法の使い分けをすることで、高周波信号に対して有効であるとともに処理コストを抑えることが可能なプリント配線板を得ることが確認できた。 From the above results, it can be confirmed that by properly using the adhesion method between the wiring layer and the insulating layer according to the characteristics of the layer, a printed wiring board that is effective for high-frequency signals and that can reduce processing costs can be obtained. It was.
本発明を用いれば、高周波信号に対して有効であるとともに処理コストを抑えることが可能なプリント配線板の提供が可能となる。 By using the present invention, it is possible to provide a printed wiring board that is effective for high-frequency signals and can reduce processing costs.
１・・・絶縁基板
２・・・第一配線層
３・・・絶縁層
４・・・ビア穴
５・・・スミア
６・・・めっき触媒
７・・・第一金属皮膜
８・・・レジスト被膜
９・・・ビア
１０・・・第二金属皮膜
１１・・・第二配線層
１２・・・第三金属皮膜
１３・・・防錆皮膜
１４・・・粗化第二配線層
２１・・・両面銅張基板
２２・・・貫通孔
２３・・・電解銅めっき層
２４・・・孔埋めインク
２５・・・レジストパターン
２６・・・第一配線層
２７・・・コア層
２８・・・絶縁層
２９・・・ビア穴
３０・・・無電解銅めっき層
３１・・・レジストパターン
３２・・・電解銅めっき層
３３・・・ビア
３４・・・第二配線層
４１・・・第一配線層（グランド層）
４２・・・第二配線層（シグナル層)
４３・・・第三配線層（グランド層）
DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 2 ... 1st wiring layer 3 ... Insulating layer 4 ... Via hole 5 ... Smear 6 ... Plating catalyst 7 ... 1st metal film 8 ... Resist Coating 9 ... via 10 ... second metal coating 11 ... second wiring layer 12 ... third metal coating 13 ... rust-proof coating 14 ... roughened second wiring layer 21 ... Double-sided copper-clad substrate 22 ... through hole 23 ... electrolytic copper plating layer 24 ... hole filling ink 25 ... resist pattern 26 ... first wiring layer 27 ... core layer 28 ... Insulating layer 29 ... via hole 30 ... electroless copper plating layer 31 ... resist pattern 32 ... electrolytic copper plating layer 33 ... via 34 ... second wiring layer 41 ... first Wiring layer (ground layer)
42 ... Second wiring layer (signal layer)
43 ... Third wiring layer (ground layer)
Claims (10)
配線層が複数の金属皮膜の積層からなり、グランド層または電源層として使用する配線層においては、絶縁基板に近い側から順に第一金属皮膜と第二金属皮膜の積層からなり、配線層の表面が粗面を構成し、
シグナル層として使用する配線層においては、絶縁基板に近い側から順に第一金属皮膜と第二金属皮膜と第三金属皮膜の積層からなり、配線層の表面がグランド層または電源層の場合より平坦な表面を構成することを特徴とする多層プリント配線板。 In a multilayer printed wiring board in which a plurality of wiring layers including a ground layer or a power supply layer and a signal layer are formed on an insulating substrate via an insulating layer, and the wiring layers are electrically connected by vias,
The wiring layer consists of a stack of multiple metal films, and the wiring layer used as the ground layer or power supply layer consists of a stack of the first metal film and the second metal film in order from the side closer to the insulating substrate, and the surface of the wiring layer Constitutes the rough surface,
The wiring layer used as the signal layer consists of the first metal film, the second metal film, and the third metal film in order from the side closer to the insulating substrate, and the surface of the wiring layer is flatter than the ground layer or power layer. Multilayer printed wiring board characterized by comprising a simple surface.
絶縁層にビア穴を形成する工程と、絶縁層の表面全体およびビア穴に第一金属皮膜を形成する工程と、レジスト被膜を形成する工程とレジスト被膜を露光、現像する工程と、レジスト被膜現像後に露出する第一金属皮膜上に第二金属皮膜を形成する工程と、レジスト被膜を除去する工程と、レジスト被膜除去後に露出する第一金属皮膜を除去する工程からなるセミアディティブ工法を実施した後、
グランド層または電源層として使用する配線層においては、配線層表面の粗化処理を行い、シグナル層として使用する配線層においては、中間形成された配線層上に設ける第三金属皮膜を形成後に防錆皮膜を形成することを特徴とする多層プリント配線板の製造方法。 A method for producing a multilayer printed wiring board according to any one of claims 1 to 4,
A step of forming a via hole in the insulating layer, a step of forming a first metal film on the entire surface of the insulating layer and the via hole, a step of forming a resist film, a step of exposing and developing the resist film, and a resist film development After performing a semi-additive construction method comprising a step of forming a second metal film on the first metal film exposed later, a step of removing the resist film, and a step of removing the first metal film exposed after the removal of the resist film ,
In the wiring layer used as the ground layer or the power supply layer, the surface of the wiring layer is roughened. In the wiring layer used as the signal layer, the third metal film provided on the intermediate wiring layer is formed and then prevented. A method for producing a multilayer printed wiring board, comprising forming a rust film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012240433A JP6098118B2 (en) | 2012-10-31 | 2012-10-31 | Multilayer printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012240433A JP6098118B2 (en) | 2012-10-31 | 2012-10-31 | Multilayer printed wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014090130A true JP2014090130A (en) | 2014-05-15 |
| JP6098118B2 JP6098118B2 (en) | 2017-03-22 |
Family
ID=50791800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012240433A Active JP6098118B2 (en) | 2012-10-31 | 2012-10-31 | Multilayer printed wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6098118B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017110808A1 (en) * | 2015-12-24 | 2017-06-29 | 大日本印刷株式会社 | Wiring structure, method for manufacturing same, and electronic device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000114678A (en) * | 1998-09-29 | 2000-04-21 | Ibiden Co Ltd | Printed wiring board |
| JP2005217344A (en) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | Metal foil for printed circuit board, its manufacturing method, and printed circuit board using it |
| JP2009130226A (en) * | 2007-11-27 | 2009-06-11 | Nec Corp | Multilayer wiring board and electronic circuit module using the same |
| JP2009147387A (en) * | 2009-03-27 | 2009-07-02 | Ibiden Co Ltd | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board |
-
2012
- 2012-10-31 JP JP2012240433A patent/JP6098118B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000114678A (en) * | 1998-09-29 | 2000-04-21 | Ibiden Co Ltd | Printed wiring board |
| JP2005217344A (en) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | Metal foil for printed circuit board, its manufacturing method, and printed circuit board using it |
| JP2009130226A (en) * | 2007-11-27 | 2009-06-11 | Nec Corp | Multilayer wiring board and electronic circuit module using the same |
| JP2009147387A (en) * | 2009-03-27 | 2009-07-02 | Ibiden Co Ltd | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017110808A1 (en) * | 2015-12-24 | 2017-06-29 | 大日本印刷株式会社 | Wiring structure, method for manufacturing same, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6098118B2 (en) | 2017-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060219428A1 (en) | Double-sided wiring board fabrication method, double-sided wiring board, and base material therefor | |
| JP2009010276A (en) | Manufacturing method for wiring substrate | |
| JP6068123B2 (en) | Printed wiring board manufacturing method and printed wiring board manufactured by the method | |
| JP2009239188A (en) | Method of manufacturing printed circuit board | |
| TW200939927A (en) | Wiring substrate and its manufacturing process | |
| JP2008060504A (en) | Method of manufacturing double-sided flexible printed wiring board | |
| US11690178B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JPH11186730A (en) | Multilayered printed wiring board and manufacture thereof | |
| KR100752017B1 (en) | Manufacturing Method of Printed Circuit Board | |
| JP2009099964A (en) | Method of manufacturing wiring board | |
| JP6098118B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP6065357B2 (en) | Method for manufacturing printed wiring board | |
| JP5040346B2 (en) | Method for manufacturing printed wiring board | |
| KR101555014B1 (en) | Printed circuit board for forming fine wiring and method for manufacturing the same | |
| JP4508141B2 (en) | Stainless steel transfer substrate, stainless steel transfer substrate with plating circuit layer | |
| JP2005136042A (en) | Wiring board, electric apparatus, and their manufacturing method | |
| JP5369950B2 (en) | Multilayer printed wiring board manufacturing method and multilayer printed wiring board | |
| JP2016012634A (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2013162007A (en) | Production method of fine wiring pattern | |
| JP2005217216A (en) | Double-sided wiring tape carrier for semiconductor device and its manufacturing method | |
| JP2014229732A (en) | Multilayer printed wiring board and manufacturing method therefor | |
| JPH10335785A (en) | Circuit formation method | |
| JP2013206958A (en) | Printed wiring board and manufacturing method thereof | |
| JP2005217052A (en) | Wiring board and method for manufacturing same | |
| JP2001203464A (en) | Buildup multilayer printed wiring board and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170206 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6098118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |