JP2014090072A - 逆阻止ｍｏｓ型半導体装置及びその製造方法 - Google Patents
逆阻止ｍｏｓ型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2014090072A JP2014090072A JP2012239042A JP2012239042A JP2014090072A JP 2014090072 A JP2014090072 A JP 2014090072A JP 2012239042 A JP2012239042 A JP 2012239042A JP 2012239042 A JP2012239042 A JP 2012239042A JP 2014090072 A JP2014090072 A JP 2014090072A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- reverse
- semiconductor device
- reverse blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 title description 22
- 239000001307 helium Substances 0.000 claims abstract description 48
- 229910052734 helium Inorganic materials 0.000 claims abstract description 48
- -1 helium ions Chemical class 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000000903 blocking effect Effects 0.000 claims description 64
- 230000015556 catabolic process Effects 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 13
- 239000010410 layer Substances 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 9
- 230000001133 acceleration Effects 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 230000007547 defect Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010894 electron beam technology Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】オン電圧への影響を小さくしながら、逆漏れ電流を従来よりさらにいっそう低減することのできる逆阻止ＭＯＳ型半導体装置の提供。
【解決手段】逆阻止ＭＯＳ型半導体装置において、ｎ型半導体基板１の主面方向では、ｐ型ベース領域２の平面パターンの下層に対応する領域範囲であって、前記ｎ型半導体基板１の深さ方向では、前記ｐ型ベース領域２の深さ方向の底面のｐｎ接合面で対峙する両側でｐｎ接合面の近傍で跨る領域範囲に、ヘリウムイオンの照射によるライフタイム制御領域３０が選択的に設けられている逆阻止ＭＯＳ型半導体装置とする。
【選択図】図１
【解決手段】逆阻止ＭＯＳ型半導体装置において、ｎ型半導体基板１の主面方向では、ｐ型ベース領域２の平面パターンの下層に対応する領域範囲であって、前記ｎ型半導体基板１の深さ方向では、前記ｐ型ベース領域２の深さ方向の底面のｐｎ接合面で対峙する両側でｐｎ接合面の近傍で跨る領域範囲に、ヘリウムイオンの照射によるライフタイム制御領域３０が選択的に設けられている逆阻止ＭＯＳ型半導体装置とする。
【選択図】図１
Description
本発明は、電力変換装置などに用いられる逆阻止ＩＧＢＴなどの逆阻止ＭＯＳ型半導体装置及びその製造方法に関する。ここでＩＧＢＴは絶縁ゲート型バイポーラトランジスタのことである。
近年、半導体素子を用い、ＡＣ（交流）／ＡＣ変換や、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換などを行うための電力変換回路では、電解コンデンサや直流リアクトルなどで構成される直流平滑回路を不要にできる直接リンク形変換回路として、マトリクスコンバータが知られている。このマトリクスコンバータは交流電圧下で使用されるため、それに搭載される複数のスイッチングデバイスには、順、逆方向に電流制御可能な双方向スイッチングデバイスを必要とする。
最近、回路の小型化、軽量化、高効率化、高速応答化および低コスト化等の観点から、前記双方向スイッチングデバイスを、図６の等価回路図に示すように２個の逆阻止ＩＧＢＴを逆並列接続構成としたものが着目されている。逆阻止ＩＧＢＴの逆並列接続構成には、逆方向電圧を阻止するためのダイオードを不要にできるメリットが得られるからである。すなわち、前記逆阻止ＩＧＢＴは、逆耐圧を順耐圧と同程度の耐圧にすると共に耐圧信頼性も高めた特性を有するデバイスを言う。
一方、従来の電力変換回路に使用される通常のＩＧＢＴでは、逆耐圧を有しない通常のトランジスタやＭＯＳＦＥＴと同様に、有効な逆耐圧は不要とされていたので、逆耐圧が順耐圧に比べて低く耐圧信頼性も低い性能のＩＧＢＴで充分であった。
図２は、従来の逆阻止ＩＧＢＴを示す断面模式図である。この逆阻止ＩＧＢＴは、デバイスチップのシリコン半導体基板の表面側の中央部に、主電流の流れる活性領域１１０に含まれるプレーナ型のＭＯＳゲート構造を有し、この活性領域１１０の外側に耐圧構造領域１２０を有する。さらに、この耐圧構造領域１２０の外周を取り巻く位置に、両主面間を半導体基板の導電型と異なる導電型の拡散領域で連結するｐ型分離領域３１を備える。このような深いｐ型分離領域３１をｎ型半導体基板の一方の主面からの熱拡散のみにより形成するためには、その拡散深さを耐圧で決まる基板の厚さ以上の深さにする必要があるので、高温長時間の熱拡散ドライブ処理を必要とする（特許文献１）。その高温長時間の熱拡散ドライブ処理条件は、例えば、逆阻止ＩＧＢＴの耐圧クラス６００Ｖ〜１２００Ｖのウエハ厚を約５０〜１８０μｍとした場合、耐圧６００Ｖでは１３００℃で約１００時間（拡散深さ１００μｍ程度の場合）、耐圧１２００Ｖでは１３００℃で約３００時間（拡散深さ２００μｍ程度の場合）となる。
前述した従来の逆阻止ＩＧＢＴの各半導体領域について簡単に説明する。活性領域１１０は、ｎ-型ドリフト領域１、ｐ型ベース領域２、ｎ+型エミッタ領域３、ゲート酸化膜４、ゲート電極５、層間絶縁膜６、エミッタ電極９およびｐ型コレクタ領域１０、コレクタ電極１１などを備える縦型のＩＧＢＴの主電流の経路となる領域である。前記ｐ型分離領域３１は、ボロンの熱拡散により半導体基板の表面から裏面側のｐ型コレクタ領域１０に達する深さ以上に形成されるｐ型の拡散領域である。このｐ型分離領域３１によって、逆耐圧接合であるｐ型コレクタ領域１０とｎ-型ドリフト領域１の間のｐｎ接合面の終端部がチップ化の際の切断面となるチップ側端面１２に露出せず、絶縁膜で保護された耐圧構造部１２０の表面１３に露出するので、逆耐圧信頼性を高くすることができる。
図７（（ａ）〜（ｄ））は、そのような逆阻止ＩＧＢＴに必要とされるｐ型分離領域３１を形成する従来の不純物拡散プロセスを示す製造工程断面図である。５００μｍ以上の厚いシリコン半導体基板１００の表面側に約０．８μｍ〜２．５μｍ程度の膜厚の熱酸化膜１０１をドーパントマスクとして形成する（図７（ａ））。この酸化膜１０１をパターニングして不純物をドープするための開口部１０２を形成する（図７（ｂ））。開口部１０２から不純物となるボロンをイオン注入１０３する（図７（ｃ））。ドーパントマスクとして用いた熱酸化膜１０１を除去する。高温（１３００℃）、長時間（１００時間〜３００時間）の熱拡散ドライブ処理を行い、１００μｍ〜２００μｍ程度の深さのｐ型の拡散領域１０４を形成する（図７（ｄ））。このｐ型の拡散領域１０４を前述したｐ型分離領域３１として利用する。その後、シリコン半導体基板１００の表面に再度酸化膜を形成し、前述のＭＯＳゲート構造および必要な表面側機能領域を形成するプロセスを施す。スイッチング速度の高速化、逆漏れ電流の低減、逆回復耐量の向上のために、シリコン半導体基板１００全面に電子線照射によるライフタイム制御プロセス（図示せず）を施す。シリコン半導体基板１００の裏面から前記ｐ型の拡散領域１０４の底部に達するまで破線で示すように研削し除去して薄い半導体基板１とする。この裏面に図示しないｐ型コレクタ領域とコレクタ電極を形成し、一点鎖線で示すスクライブライン１０５でシリコン半導体基板１を切断する（図７（ｄ））。切断された逆阻止ＩＧＢＴが前記図１の断面模式図となる。
しかし、逆阻止型ＩＧＢＴでは、前述のように深いｐ型分離領域３１の形成のために高温長時間の熱拡散ドライブ処理を必要とするので、それに伴い半導体基板内に多くの格子間酸素が導入され、酸素ドナー化現象が生じ、酸素析出物や結晶欠陥などが形成される。その結果、通常のＩＧＢＴに比べて半導体基板１中のｐｎ接合近傍で発生する逆漏れ電流が高くなるだけでなく、半導体基板１上に形成される熱酸化膜の耐圧、信頼性についても大幅に劣化する惧れが大きくなる。例えば、図８は、前述した図７に示す不純物拡散プロセスにより形成されたｐ型分離領域３１を有する逆阻止ＩＧＢＴ（図１）の逆耐圧波形を示す電流Ｉ−電圧Ｖ波形特性図である。シリコン基板内に結晶欠陥がほとんど存在しないとすると、図８（ａ）に示すような電流の立ち上がりが角張ったハード波形を示すが、実際には前述の酸素析出物等に起因して結晶欠陥が多い領域を含むので、同図（ｂ）のように電流の立ち上がりがなだらかで逆漏れ電流が大きいソフト波形になる。同図の一点鎖線で示す規格耐圧（例えば６００Ｖまたは１２００Ｖ）で、（ａ）と（ｂ）のＩ−Ｖ波形における逆方向電流を比較すると、（ｂ）のソフト波形は（ａ）のハード波形に比べて逆方向電流、すなわち逆漏れ電流が多いことを示している。逆漏れ電流が大きいと熱劣化を起こし易く、耐圧信頼性も低下する。
このような逆漏れ電流の低減やスイッチング速度の高速化、逆回復耐量の向上のために、従来においても、前述のように基板全面への電子線照射によりライフタイム制御を行っていたが、電子線照射量（ドーズ量）を多くすると、トレードオフの関係にあるオン電圧が悪化するので、電子線照射によるライフタイム制御には限界があった。
電子線照射以外のライフタイム制御方法に関する公知文献について説明する。ヘリウム照射による局所的なライフタイム制御を行うという記述のある文献が公開されている（特許文献２）。
このように、半導体デバイスの局所的な少数キャリアのライフタイムの制御のために、プロトン（水素イオン）やヘリウムイオン等の荷電粒子の注入（照射）方法が公知となっている。そのような荷電粒子イオンを高エネルギーでシリコン半導体基板中に注入すると、結晶中の電子との非弾性衝突や原子核との弾性衝突を引き起こす。特に、原子核との弾性衝突では、シリコン原子を格子点から弾き飛ばし、多大の結晶欠陥を発生させる。同時に、この結晶欠陥を発生させた場所のライフタイムを局所的に低下させることができる。すなわち、この荷電粒子の注入方法は、例えば、イオンの注入エネルギーを選ぶことによりシリコン半導体基板の表面からの深さ（位置）を、またイオンの注入量を変えることにより結晶欠陥の量、即ちライフタイムの低下の程度を制御できることが特徴である。このような荷電粒子には、プロトン、ヘリウム（Ｈｅ）イオンだけでなく電子線照射も含まれるが、電子線を照射した場合は基板全体に欠陥が形成される点が異なる。電子線照射以外のプロトンやヘリウムイオンを照射した場合は、前述のように基板内の所定の領域のみに欠陥を形成することができる。
さらに、雷サージに耐える程度に十分高いｄｉ／ｄｔ耐量を得る目的というように、目的は異なるが、ヘリウムイオンのピーク位置が拡散領域の深さの８０％以上１２０％以下の範囲となるように、ヘリウムイオンを照射して低ライフタイム制御領域３０を形成するという記載のある文献が公開されている（特許文献３）。
前述のように、逆阻止ＩＧＢＴは、逆電圧印加の際に、半導体基板中の逆漏れ電流が多くなり易いことが知られている。しかも、逆阻止ＩＧＢＴの場合では、特に逆漏れ電流が熱暴走に至り易いことが問題となる。その理由について説明する。逆阻止ＩＧＢＴの逆漏れ電流は、図２に示すように、ｐｎ接合を有する半導体デバイスの逆電圧印加時に逆耐圧接合（ｎ-型ドリフト領域１とｐ型コレクタ領域１０間のｐｎ接合）から伸びる空乏層中に発生する電子５０および正孔５１の対のうち、正孔５１がコレクタ電極１１に流れ込み、電子５０がｐ型ベース領域２を経てエミッタ電極９へ流れることにより生じる。一方、逆阻止ＩＧＢＴは、その内部の層構成内に寄生バイポーラトランジスタの層構成（図２のｐ型ベース領域２をエミッタ、ｎ-型ドリフト領域１をベース、ｐ型コレクタ領域１０をコレクタとするｐｎｐトランジスタ）を有する。このように、逆阻止ＩＧＢＴは、逆漏れ電流が大きい逆耐圧接合を有し、寄生トランジスタを内蔵するため、逆漏れ電流（電子正孔対）のうち電子電流が前記寄生トランジスタのベース電流となり、それに応じて正孔５１がｐ型ベース領域２からｎ-型ドリフト領域１に向かって注入され、逆耐圧ｐｎ接合に達することで、逆漏れ電流が増幅される。このように、逆阻止ＩＧＢＴでは、逆電圧印加時の元々大きい逆漏れ電流が寄生トランジスタによりさらに急激に増加するようになり、熱暴走に至り易くなるのである。
本発明は、以上説明した問題点を考慮してなされたものであり、オン電圧への影響を小さくしながら、逆漏れ電流を従来よりさらにいっそう低減することのできる逆阻止ＭＯＳ型半導体装置及びその製造方法を提供することを目的とする。
本発明は、前記課題を解決するために、第１導電型半導体基板の一方の主面の表面層に選択的に形成される第２導電型ベース領域と、該ベース領域内の表面に選択的に形成される第１導電型エミッタ領域と、該エミッタ領域と前記第１導電型半導体基板からなる領域の表面層とに挟まれる前記ベース領域表面上に絶縁膜を介して配置されるゲート電極からなるＭＯＳゲート構造を備え、前記ベース領域の外周に耐圧構造領域を挟んで取り巻くとともに、前記一方の主面から他方の主面に跨って形成される第２導電型分離領域を有する逆阻止ＭＯＳ型半導体装置において、前記第１導電型半導体基板の主面方向では、前記第２導電型ベース領域の平面パターンの下層に対応する領域範囲であって、前記第１半導体基板の深さ方向では、前記第２導電型ベース領域の深さ方向の底面のｐｎ接合面で対峙する両側にｐｎ接合面の近傍で跨る領域範囲に、荷電粒子イオンの照射によるライフタイム制御領域が選択的に設けられている逆阻止ＭＯＳ型半導体装置とする。前記荷電粒子イオンがヘリウムイオンであることが好ましい。前記選択的に設けられているヘリウムイオンによるライフタイム制御領域の深さ方向の範囲が、照射ヘリウムイオンの飛程分布曲線のピーク位置を基準にして前記第２導電型ベース領域の深さの８０％〜１２０％であることがより好ましい。前記選択的に設けられているヘリウムイオンによるライフタイム制御領域内に、前記第２導電型ベース領域の底面両側のコーナー部を含むことが望ましい。前記第２導電型ベース領域が前記第１導電型半導体基板の一方の主面上にストライプ状の平面パターン部分を有し、該平面パターンに重なるように配置される前記ヘリウムイオンによるライフタイム制御領域の平面パターンの短辺幅が、前記第２導電型ベース領域の平面パターンの短辺幅にほぼ等しいことが好ましい。前記ヘリウムイオンによるライフタイム制御領域を形成するためのドーズ量が１×１０11ｃｍ-2〜３×１０11ｃｍ-2であることが好適である。
また、本発明は、前記課題を解決するために、前記逆阻止ＭＯＳ型半導体装置を製造するために、ヘリウムイオンのピーク位置が前記第２導電型ベース領域の深さの８０％以上１２０％以下の範囲になるように、ヘリウムイオンをドーズ量が１×１０11ｃｍ-2〜３×１０11ｃｍ-2で照射する逆阻止ＭＯＳ型半導体装置の製造方法とする。前記Ｈｅのイオン種として３Ｈｅ2+を用いることが好ましい。
本発明によれば、オン電圧への影響を小さくしながら、逆漏れ電流を従来よりさらにいっそう低減することのできる逆阻止ＭＯＳ型半導体装置及びその製造方法を提供することができる。
以下、本発明の逆阻止ＭＯＳ型半導体装置及びその製造方法にかかる実施例について、図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施例で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
本発明にかかる逆阻止ＩＧＢＴとその製造方法の一実施例について、その特徴部分を中心に詳細に説明する。
図１は、本発明にかかる順逆の定格耐圧が６００Ｖの逆阻止ＩＧＢＴを示す断面模式図である。この逆阻止ＩＧＢＴは、デバイスチップのシリコン半導体基板の表面１３側の中央部にプレーナ型のＭＯＳゲート構造などを含む活性領域１１０を有する。この活性領域１１０は、耐圧６００Ｖのデバイスでは、厚さ９５μｍのｎ-型ドリフト領域１の表面１３側に深さ３μｍのｐ型ベース領域２と深さ１μｍ未満のｎ+型エミッタ領域３とゲート酸化膜４とゲート電極５からなるＭＯＳゲート構造、層間絶縁膜６、Ａｌ合金膜などからなるエミッタ電極９および裏面側のｐ型コレクタ領域１０、コレクタ電極１１などを備える縦型の逆阻止ＩＧＢＴの主電流の経路となる領域である。さらに、活性領域１１０には、本発明の特徴である局部的な範囲に制御されたヘリウムイオン照射領域からなるライフタイム制御領域３０（ハッチング部分）を有する。逆阻止ＩＧＢＴはこのライフタイム制御領域３０により、ｐベース領域２の近傍の空乏層で発生する電子正孔対およびｐｎ接合近傍に多い残留キャリアのライフタイムが小さくされるので、逆電圧印加時に、エミッタ電極９に流れ込み排除される電子５０が少なくなり、これに対応してｐベース領域２からｎ-型ドリフト領域１に注入する正孔５１も少なく、すなわち、逆漏れ電流が小さくなる。
図１は、本発明にかかる順逆の定格耐圧が６００Ｖの逆阻止ＩＧＢＴを示す断面模式図である。この逆阻止ＩＧＢＴは、デバイスチップのシリコン半導体基板の表面１３側の中央部にプレーナ型のＭＯＳゲート構造などを含む活性領域１１０を有する。この活性領域１１０は、耐圧６００Ｖのデバイスでは、厚さ９５μｍのｎ-型ドリフト領域１の表面１３側に深さ３μｍのｐ型ベース領域２と深さ１μｍ未満のｎ+型エミッタ領域３とゲート酸化膜４とゲート電極５からなるＭＯＳゲート構造、層間絶縁膜６、Ａｌ合金膜などからなるエミッタ電極９および裏面側のｐ型コレクタ領域１０、コレクタ電極１１などを備える縦型の逆阻止ＩＧＢＴの主電流の経路となる領域である。さらに、活性領域１１０には、本発明の特徴である局部的な範囲に制御されたヘリウムイオン照射領域からなるライフタイム制御領域３０（ハッチング部分）を有する。逆阻止ＩＧＢＴはこのライフタイム制御領域３０により、ｐベース領域２の近傍の空乏層で発生する電子正孔対およびｐｎ接合近傍に多い残留キャリアのライフタイムが小さくされるので、逆電圧印加時に、エミッタ電極９に流れ込み排除される電子５０が少なくなり、これに対応してｐベース領域２からｎ-型ドリフト領域１に注入する正孔５１も少なく、すなわち、逆漏れ電流が小さくなる。
ヘリウムイオン照射は既によく知られているように、サイクロトロン装置を用いて行われる。このヘリウムイオン照射によるライフタイム制御領域３０は、図３の逆阻止ＩＧＢＴの活性領域１１０の表面の要部拡大断面斜視図に示すように、ｐベース領域２の表面ストライプ状パターンの面方向に沿って、ｐベース領域２の短辺幅Ａとほぼ同じか少し広い幅Ｂを有するヘリウムイオン照射領域によってハッチングで示す所定の深さの位置に形成される。このようなヘリウムイオン照射領域によれば、ｐベース領域２の底部のｐｎ接合のコーナー部分がライフタイム制御領域に含まれるので、コーナー部分で発生し易い逆漏れ電流の集中を緩和することができる。ヘリウムイオン照射を行う開口部パターンはフォトレジストで正確なパターンを形成することができる。また、ライフタイム制御領域として有効に機能するヘリウムイオン照射領域は、チップ（基板）の厚さ方向では、ｐベース領域２の底部を上下に挟む狭い領域にのみ形成されている。
また、本発明の逆阻止ＩＧＢＴは、活性領域１１０の外周に、耐圧構造領域１２０を挟んで取り巻くように配置され、両主面間を半導体基板のｎ導電型と異なるｐ導電型の拡散領域で連結するｐ型分離領域３１を有する。前述のヘリウムイオン照射は、ｐベース領域２間のｎ-ドリフト領域１および活性領域１１０の外周を取り巻く耐圧構造領域１２０およびｐ型分離領域３１には、マスクなどで遮蔽をし、できるだけヘリウムイオン照射をしないようにすることが好ましい。ｎ-ドリフト領域１や耐圧構造領域１２０へのヘリウム照射はオン電圧が悪くなる惧れがあるためである。そのため、図３ではＢ＞Ａとあるが、ＢがＡより大きくなるほど、オン電圧の増加への悪影響が大きくなるので、Ｂ＝Ａに近い方が好ましい。ｐ型分離領域３１に、ヘリウムイオン照射が行われると、ｐ型分離領域３１とｎ-ドリフト領域１の間のｐｎ接合がダメージを受けて逆漏れ電流が大きくなるので照射しない方が好ましいのである。このような局部的にライフタイム制御領域と本発明の効果との関係については後述する。
図９から図１３は、本発明の実施例にかかる逆阻止ＩＧＢＴの製造方法を工程順に示す要部断面図である。耐圧１２００Ｖの逆阻止ＩＧＢＴの製造方法について説明する。図９に示すように、厚さ５００μｍ以上で比抵抗８０ΩｃｍのＦＺシリコン基板１００の表面に、０．８μｍ〜２．５μｍ程度の初期酸化膜１０１を形成する。後工程で、シリコン基板１内の各デバイスチップ領域の中央部のＭＯＳゲート構造を形成する予定の活性領域および耐圧構造領域の外周を取り囲む環状のパターンで、選択的に初期酸化膜１０１をエッチングして、幅１７０μｍの分離拡散用の開口部２０を形成する。初期酸化膜１０１をマスクとして開口部２０からｐ型不純物であるボロンをイオン注入する。ボロンのン注入後、ドーパントマスクとして用いた初期酸化膜１０１を除去する。酸化雰囲気中で高温（１３００℃）、長時間（３００時間〜３３０時間）の熱処理を行い、２００μｍ程度の深さのｐ型分離領域３１を形成する（図１０）。このｐ型分離領域３１によって、逆耐圧接合であるｐ型コレクタ領域１０とｎ-型ドリフト領域１の間のｐｎ接合面の終端部がチップ化の際の切断面となるチップ側端面１２に露出せず、絶縁膜で保護された耐圧構造部１２０の表面１３に露出するので、逆耐圧信頼性を高くすることができる。
つぎに、図１１に示すように、ｐ型分離領域３１の形成中に基板表面に形成された酸化膜を除去後、酸化膜を付け直し、この酸化膜およびまたは堆積したポリシリコン膜を用いて、所定のパターンで拡散深さ２μｍ〜１０μｍ、例えば３μｍのｐ型ベース領域２、ｎ+型エミッタ領域３、ゲート酸化膜４、ゲート電極５、層間絶縁膜６およびエミッタ電極９等を通常のプレーナゲート型ＩＧＢＴと同様の公知方法で形成する。さらに、高速化を図るために、本発明の特徴であるライフタイム制御領域３０を形成するためにヘリウム（Ｈｅ）イオン照射を前述のようにｐベース領域２の表面パターンに沿って選択的に、厚さ方向にもｐベース領域２の底面のｐｎ接合面を挟む領域に局部的に行う。図１２に示すように、裏面を削り、ＦＺシリコン基板１の厚さを１８０μｍ程度にし、削り面２１に前記ｐ型分離領域３１を露出させる。
つぎに、図１３に示すように、裏面側の削り面２１に、ドーズ量１×１０13ｃｍ-2のボロンをイオン注入して３５０℃程度で１時間程度の低温アニールを行い、活性化したボロンのピーク濃度が１×１０17ｃｍ-3程度で、厚みが１μｍ程度のｐ型コレクタ層１０を形成する。この裏面のｐ型コレクタ層１０と前記ｐ型分離領域３１は導電接続される。従来と同様のコレクタ電極１１を形成した後、シリコン基板１を各デバイスチップに切断すると、図１に示す本発明にかかる逆阻止ＩＧＢＴができあがる。
本発明にかかる逆阻止ＩＧＢＴのライフタイム制御方法または本発明の効果との関係について以下説明する。このライフタイム制御領域の形成方法にかかる工程以外の工程については、従来の逆阻止ＩＧＢＴの製造方法と同様とすることができる。
耐圧６００Ｖの逆阻止ＩＧＢＴの特徴である局部的に制御されたライフタイム制御領域３０とその形成方法および効果との関係について以下説明する。
照射する荷電粒子イオンとなる軽イオンとしては、プロトン、ヘリウムなどのイオンを用いることができるが、ヘリウムイオンはドナー化の影響がないので、以下の説明ではヘリウムイオンの場合について説明する。サイクロトロン装置を用いて、3Ｈｅ2+（以降ヘリウムイオン）照射により形成される有効なライフタイム制御領域をｐ型ベース領域の深さ３μｍすなわち底面を照射イオンの飛程分布のピーク位置とし、底面で対峙する両側にガウス分布近似で拡がる２．４〜３．６μｍの範囲が有効なライフタイム制御領域となるように照射する。
照射する荷電粒子イオンとなる軽イオンとしては、プロトン、ヘリウムなどのイオンを用いることができるが、ヘリウムイオンはドナー化の影響がないので、以下の説明ではヘリウムイオンの場合について説明する。サイクロトロン装置を用いて、3Ｈｅ2+（以降ヘリウムイオン）照射により形成される有効なライフタイム制御領域をｐ型ベース領域の深さ３μｍすなわち底面を照射イオンの飛程分布のピーク位置とし、底面で対峙する両側にガウス分布近似で拡がる２．４〜３．６μｍの範囲が有効なライフタイム制御領域となるように照射する。
図４、図５にヘリウムイオン照射のドーズ量と逆方向漏れ電流または順方向漏れ電流との関係図をそれぞれ示す。図４は、逆漏れ電流が大きい逆耐圧接合（ｎ-型ドリフト領域１とｐ型コレクタ領域１０間のｐｎ接合）を有し、寄生トランジスタを内蔵する逆阻止ＩＧＢＴへ逆電圧印加を行うと、ドーズ量が１×１０11ｃｍ-2未満では逆漏れ電流の低減への寄与は小さいが、それより大きくなると、ドーズ量の増加とともに、逆漏れ電流が小さくなることを示している。図５では、逆阻止ＩＧＢＴへの順電圧印加による順漏れ電流はもともと小さいが、ヘリウムイオン照射のドーズ量が３×１０11ｃｍ-2以上になると、順漏れ電流が２．０μＡと大きくなり、好ましくないことを示している。ドーズ量の増加とともに順漏れ電流が大きくなる理由は、ｐベース領域とn-ドリフト領域の境界に、ヘリウムイオン照射により形成された結晶欠陥が増え、ｐn接合へのダメージが増えるためである。従って、ヘリウムイオン照射のドーズ量は１×１０11ｃｍ-2以上３×１０11ｃｍ-2未満が好ましい。
具体的にヘリウムイオンの照射条件の一例を挙げれば、拡散深さ３μｍのｐベース領域２の底面のｐｎ接合面にヘリウムイオン照射のピークを持たせるように、例えば、２３ＭｅＶの加速エネルギーで3Ｈｅ2+を照射する。この加速エネルギーはｐベース領域の深さに応じて、例えば、１．０〜３０ＭｅＶ程度の範囲から選択することができる。さらに、ヘリウムイオンのドーズ量を１×１０11ｃｍ-2〜３×１０11ｃｍ-2未満の範囲とする。この結果、ｐ型ベース領域の深さの位置を挟んで上下にそれぞれ０．６μｍ程度の幅を有する有効な低ライフタイム制御領域３０が形成される。このようにすることによって、オン電圧への影響を小さくしながら効果的に逆漏れ電流を小さくすることができる。
また、低ライフタイム制御領域３０がｐ型ベース領域の底部に部分的に設けられるので、前述のように、逆漏れ電流は有効に小さくすることができるとともに、照射領域以外の領域の残留キャリアのライフタイムには影響を及ぼさないので、オン電圧の増加への影響を小さくすることができるのである。
以上説明した実施例によると、本発明にかかる逆阻止ＩＧＢＴは、逆バイアスされる時には、ｐ型ベース領域からｎ-型ドリフト領域に再注入される正孔が有効に低減され、逆耐圧接合領域に達する正孔が低減されるため、逆漏れ電流が低減されるが、オン電圧への悪影響を小さくすることができるという効果が得られる。
１ シリコン半導体基板
２ ｐ型ベース領域
３ ｎ+型エミッタ領域
４ ゲート絶縁膜
５ ゲート電極
６ 層間絶縁膜
９ エミッタ電極
１０ ｐ型コレクタ領域
１１ コレクタ電極
１２ チップ側端面
１３ 表面
２０ 開口部
２１ 削り面
３０ ライフタイム制御領域
３１ ｐ型分離領域
５０ 電子
５１ 正孔
１１０ 活性領域
１２０ 耐圧構造領域
２ ｐ型ベース領域
３ ｎ+型エミッタ領域
４ ゲート絶縁膜
５ ゲート電極
６ 層間絶縁膜
９ エミッタ電極
１０ ｐ型コレクタ領域
１１ コレクタ電極
１２ チップ側端面
１３ 表面
２０ 開口部
２１ 削り面
３０ ライフタイム制御領域
３１ ｐ型分離領域
５０ 電子
５１ 正孔
１１０ 活性領域
１２０ 耐圧構造領域
Claims (8)
- 第１導電型半導体基板の一方の主面の表面層に選択的に形成される第２導電型ベース領域と、該ベース領域内の表面に選択的に形成される第１導電型エミッタ領域と、該エミッタ領域と前記第１導電型半導体基板からなる領域の表面層とに挟まれる前記ベース領域表面上に絶縁膜を介して配置されるゲート電極を含むＭＯＳゲート構造を備え、前記ベース領域の外周に耐圧構造領域を挟んで取り巻くとともに、前記一方の主面から他方の主面に跨って形成される第２導電型分離領域を有する逆阻止ＭＯＳ型半導体装置において、前記第１導電型半導体基板の主面方向では、前記第２導電型ベース領域の平面パターンの下層に対応する領域範囲であって、前記第１導電型半導体基板の深さ方向では、前記第２導電型ベース領域の深さ方向の底面のｐｎ接合面で対峙する両側にｐｎ接合面の近傍で跨る領域範囲に、荷電粒子イオンの照射による有効なライフタイム制御領域が選択的に設けられていることを特徴とする逆阻止ＭＯＳ型半導体装置。
- 前記荷電粒子イオンがヘリウムイオンであることを特徴とする請求項１記載の逆阻止ＭＯＳ型半導体装置。
- 前記選択的に設けられているヘリウムイオンの照射による有効なライフタイム制御領域の深さ方向の範囲が、照射ヘリウムイオンの飛程分布曲線のピーク位置を基準にして前記第２導電型ベース領域の深さの８０％〜１２０％であることを特徴とする請求項２記載の逆阻止ＭＯＳ型半導体装置。
- 前記選択的に設けられているヘリウムイオンの照射による有効なライフタイム制御領域内に、前記第２導電型ベース領域の底面両側のコーナー部を含むことを特徴とする請求項２に記載の逆阻止ＭＯＳ型半導体装置。
- 前記第２導電型ベース領域が前記第１導電型半導体基板の一方の主面上にストライプ状の平面パターン部分を有し、該平面パターンに重なるように配置される前記ヘリウムイオンの照射領域の平面パターンの短辺幅が、前記第２導電型ベース領域の平面パターンの短辺幅にほぼ等しいことを特徴とする請求項４記載の逆阻止ＭＯＳ型半導体装置。
- 前記ヘリウムイオンの照射による有効なライフタイム制御領域を形成するために、加速エネルギーは１〜３０ＭｅＶ、ドーズ量は１×１０11ｃｍ-2〜３×１０11ｃｍ-2の範囲から選択されるいずれかであることを特徴とする請求項２記載の逆阻止ＭＯＳ型半導体装置。
- 前記請求項２記載の逆阻止ＭＯＳ型半導体装置を製造するために、照前記ヘリウムイオンの照射による有効なライフタイム制御領域が前記第２導電型ベース領域の深さの８０％以上１２０％以下の範囲になるように、ヘリウムイオン照射の加速エネルギーが１〜３０ＭｅＶであって、ドーズ量を１×１０11ｃｍ-2〜３×１０11ｃｍ-2から選択されるいずれかとすることを特徴とする逆阻止ＭＯＳ型半導体装置の製造方法。
- 前記Ｈｅのイオン種として３Ｈｅ2+を用いることを特徴とすることを特徴とする請求項７記載の逆阻止ＭＯＳ型半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012239042A JP2014090072A (ja) | 2012-10-30 | 2012-10-30 | 逆阻止ｍｏｓ型半導体装置及びその製造方法 |
| US14/055,551 US20140117406A1 (en) | 2012-10-30 | 2013-10-16 | Reverse blocking mos semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012239042A JP2014090072A (ja) | 2012-10-30 | 2012-10-30 | 逆阻止ｍｏｓ型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014090072A true JP2014090072A (ja) | 2014-05-15 |
Family
ID=50546217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012239042A Pending JP2014090072A (ja) | 2012-10-30 | 2012-10-30 | 逆阻止ｍｏｓ型半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20140117406A1 (ja) |
| JP (1) | JP2014090072A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016111174A (ja) * | 2014-12-05 | 2016-06-20 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| JP2018011030A (ja) * | 2016-07-15 | 2018-01-18 | 富士電機株式会社 | 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法 |
| JP2022017550A (ja) * | 2017-11-28 | 2022-01-25 | 富士電機株式会社 | 炭化珪素半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5915756B2 (ja) * | 2012-08-22 | 2016-05-11 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN106653835A (zh) * | 2015-11-04 | 2017-05-10 | 苏州同冠微电子有限公司 | 一种igbt结构及其背面制造方法 |
| US10193000B1 (en) * | 2017-07-31 | 2019-01-29 | Ixys, Llc | Fast recovery inverse diode |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053925A (en) * | 1975-08-07 | 1977-10-11 | Ibm Corporation | Method and structure for controllng carrier lifetime in semiconductor devices |
| US7485920B2 (en) * | 2000-06-14 | 2009-02-03 | International Rectifier Corporation | Process to create buried heavy metal at selected depth |
| US7157785B2 (en) * | 2003-08-29 | 2007-01-02 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
| DE102007036147B4 (de) * | 2007-08-02 | 2017-12-21 | Infineon Technologies Austria Ag | Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone |
| JP5748476B2 (ja) * | 2010-12-28 | 2015-07-15 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2012
- 2012-10-30 JP JP2012239042A patent/JP2014090072A/ja active Pending
-
2013
- 2013-10-16 US US14/055,551 patent/US20140117406A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016111174A (ja) * | 2014-12-05 | 2016-06-20 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| JP2018011030A (ja) * | 2016-07-15 | 2018-01-18 | 富士電機株式会社 | 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法 |
| JP2022017550A (ja) * | 2017-11-28 | 2022-01-25 | 富士電機株式会社 | 炭化珪素半導体装置 |
| JP7276407B2 (ja) | 2017-11-28 | 2023-05-18 | 富士電機株式会社 | 炭化珪素半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140117406A1 (en) | 2014-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7147891B2 (ja) | 半導体装置 | |
| US10867790B2 (en) | Semiconductor device and method for manufacturing the same | |
| US10381225B2 (en) | Semiconductor device having IGBT and diode with field stop layer formed of hydrogen donor and helium | |
| JP6078961B2 (ja) | 半導体装置の製造方法 | |
| JP6846119B2 (ja) | ダイオード、およびそれを用いた電力変換装置 | |
| JP5381420B2 (ja) | 半導体装置 | |
| JP6024751B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5969927B2 (ja) | ダイオード、電力変換装置 | |
| JP5915756B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2013141181A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20150136046A (ko) | 반도체 장치 | |
| JP2014090072A (ja) | 逆阻止ｍｏｓ型半導体装置及びその製造方法 | |
| EP2706576A2 (en) | Diode and power conversion system | |
| JP6294175B2 (ja) | 半導体装置およびそれを用いた電力変換システム | |
| JP2018078216A (ja) | 半導体装置およびその製造方法 | |
| JP6467882B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| JP3952452B2 (ja) | 半導体装置の製造方法 | |
| TWI706562B (zh) | Ｍｏｓｆｅｔ、ｍｏｓｆｅｔ的製造方法以及電力轉換電路 | |
| US9385210B2 (en) | Method for manufacturing semiconductor device using a gettering layer | |
| JP2014056976A (ja) | 半導体装置およびその製造方法 | |
| JP6780335B2 (ja) | 逆阻止ｍｏｓ型半導体装置および逆阻止ｍｏｓ型半導体装置の製造方法 | |
| JP2014082378A (ja) | 逆阻止ｍｏｓ型半導体装置の製造方法 | |
| JP2011066171A (ja) | 半導体装置 |