JP2014078870A - 固体撮像素子および撮像装置 - Google Patents

Abstract

【課題】固体撮像素子において、読出時のリセットｋＴＣノイズを適切に除去する。
【解決手段】光電変換層１０７において発生した信号電荷を捕集する画素電極１０４に電気的に接続された第１の増幅回路１２と、第１の増幅回路１２の入力端子に設けられた電荷蓄積部Ｃｐと、第１の増幅回路１２の出力端子に対して入力端子が電気的に接続された第２の増幅回路１５と、第２の増幅回路１５の入力端子に電気的に接続された蓄積スイッチトランジスタ１３と、蓄積スイッチトランジスタ１３に電気的に接続された容量部１４と、第１の増幅回路１２と第１の増幅回路駆動用電流源１９との間に設けられた書き込みトランジスタ１８と、画素電極１０４に電気的に接続されたリセットトランジスタ１７とから読出回路を構成する。
【選択図】図１

Description

本発明は、光の照射を受けて電荷を発生する光電変換部を備えた固体撮像素子およびその固体撮像素子を備えた撮像装置に関するものである。

近年、ビデオカメラやデジタルカメラなどが広く一般に普及している。これらのカメラには、ＣＣＤ(Charge Coupled Device)やＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが用いられるが、高速駆動が可能などの観点から、ＣＣＤに変えてＣＭＯＳイメージセンサが主流となってきている。

また、最近では画素数増加のために一画素あたりの面積が縮小し、受光部の面積が減少することによる感度の低下が大きな問題となっている。この問題を解決する固体撮像素子として、受光部に有機光電変換膜を用いた有機ＣＭＯSセンサが提案されている（たとえば特許文献１参照）。この有機ＣＭＯＳセンサは読み出し回路の上方に受光部である有機光電変換膜を設け、これらを金属配線で電気的につないだ構造である。画素サイズが縮小しても受光部の面積を大きく取れるため、感度が高い。

有機ＣＭＯＳセンサも含めて、これらのＣＭＯＳイメージセンサにおいて用いられる画素部の読出回路には、３つのトランジスタを用いた読出回路（以下、３Ｔｒ読出回路という）と４つのトランジスタを用いた読出回路（以下、４Ｔｒ読出回路という）のいずれかが用いられるのが一般的である。これらの回路について説明する。

特許文献１には、３Ｔｒ読出回路が提案されている。この回路は受光部とフローティングディフュージョンノードＦＤが電気的に直接つながっており、ＦＤをリセットするようにリセットトランジスタが設けられている。この構造では受光部からの電荷転送を行わないため、受光部が完全空乏化されていない場合にも、転送ノイズや残像などの問題が発生しないなどのメリットがある。

しかしながら、この３Ｔｒ読出回路は、一般的に、リセット時に発生するリセットｋＴＣノイズを除去することができない問題がある。

その理由は、３Ｔｒ読出回路においては、まず露光により発生した電荷をＦＤに蓄積した状態で信号読み出しが行われ、その後、ＦＤをリセットした状態での信号読み出しが行われ、それぞれの信号読み出しによって取得された信号の差分が取得される。この場合、露光前のリセット時の信号と上述した露光後のリセット時の信号とのそれぞれに時間的にランダムなリセットｋＴＣノイズが発生してしまうからである。すなわち、ＦＤに蓄積された電荷信号には、露光前のリセット時におけるリセットｋＴＣノイズが含まれているが、このリセットｋＴＣノイズと、露光後のリセット時に読み出した信号に含まれるリセットｋＴＣノイズに相関がないため、これらを減算しても露光前のリセット時におけるリセットｋＴＣノイズを除去することができない。

また、読出回路としては、上述したような３Ｔｒ読出回路だけでなく、４Ｔｒ読出回路も提案されている。

４Ｔｒ読出回路は受光部とフローティングディフュージョンノードＦＤの間に転送トランジスタを設けた構造である。リセットトランジスタはＦＤをリセットするように設けられている。この４Ｔｒ読出回路においては、３Ｔｒ読出回路では除去できないリセットｋＴＣノイズも除去することできる。その理由は、４Ｔｒ読出回路の構成では、受光部に蓄積された電荷信号の読み出しの前に、まず、ＦＤをリセットしてそのリセット時の信号を読み出し、その後、転送トランジスタをオンにして露光により生じた電荷信号を受光部からＦＤへ転送し、その転送後の電荷信号を読み出すという制御により、１回のリセット後に続けてそのリセット時の信号読出しおよび転送された電荷信号の読出しが行われるためである。したがって、これらを減算すればリセットｋＴＣノイズを除去することができる。

しかし、４Ｔｒ読出回路は受光部からＦＤへ全ての信号電荷を完全転送できないと不完全転送ノイズや残像の問題が発生する。このため、４Ｔｒ読出回路においては受光部が完全空乏化されていることが必要である。

特開２０１１−２２８６２１号公報

しかしながら、有機ＣＭＯＳセンサのような積層型固体撮像素子においては受光部と信号読み出し回路を金属配線で接続するため、受光部を完全空乏化することができない。このため、上述した４Ｔｒ読出回路を適用することができず、リセットｋＴＣノイズが発生する。

本発明は、上記の事情に鑑み、上述したリセットｋＴＣノイズを適切に除去することができる固体撮像素子およびその固体撮像素子を備えた撮像装置を提供することを目的とする。

本発明の固体撮像素子は、入射光の光量に応じた信号電荷を発生する光電変換層と、光電変換層において発生した信号電荷を捕集する画素電極と、画素電極に電気的に接続された第１の増幅回路、第１の増幅回路の入力端子に設けられた電荷蓄積部、第１の増幅回路の出力端子に対して入力端子が電気的に接続された第２の増幅回路、第２の増幅回路の入力端子に電気的に接続された第１のスイッチ素子、第１のスイッチ素子に電気的に接続された容量部、第１の増幅回路と第１の増幅回路駆動用電流源との間に設けられた第２のスイッチ素子および画素電極に電気的に接続されたリセット回路を含む読出回路とを備えた画素部が２次元状に複数配列されていることを特徴とする。

また、上記本発明の固体撮像素子においては、電荷蓄積部の容量よりも容量部の容量の方を大きくすることができる。

また、第１の増幅回路を、第２のスイッチ素子がオンした場合のみ動作するものとできる。

また、第１の増幅回路および第２の増幅回路をソースフォロワ回路で構成することができる。

また、第１の増幅回路駆動用電流源を、画素部の列毎に設けることができる。

また、容量部を、ＭＯＳ（Metal Oxide Semiconductor）キャパシタ、ＭＩＭ（Metal-Insulator-Metal）キャパシタまたはＰＩＰ（Poly-Insulator-Poly）キャパシタで形成することができる。

また、リセット回路によってリセット動作を行った後、第１のスイッチ素子および第２のスイッチ素子をオンすることによって容量部にリセット電位を蓄積し、その後、電荷蓄積部に信号電荷を蓄積した後、第１のスイッチ素子をオンすることによって容量部に蓄積されたリセット電位に応じたリセット信号を第２の増幅回路を介して読み出し、その後、第２のスイッチ素子をさらにオンすることによって電荷蓄積部に蓄積された信号電荷に応じた蓄積信号を第２の増幅回路を介して読み出すように制御する制御部を設けることができる。

また、制御部によって読み出された蓄積信号からリセット信号を減算することによって画素信号を取得する信号処理部を設けることができる。

また、第２の増幅回路の出力端子が電気的に接続される信号線に対して設けられた第２の増幅回路駆動用電流源の電流値よりも第１の増幅回路駆動用電流源の電流値の方を小さくすることができる。

また、上記信号電荷を正孔とし、読出回路をｎＭＯＳで構成することができる。

また、光電変換層を、有機光電変換膜を含むものとできる。

また、有機光電変換膜を、全ての画素部について共通なものとできる。

本発明の撮像装置は、上記本発明の固体撮像素子を備えたことを特徴とする。

本発明の固体撮像素子および撮像装置によれば、読出回路を、画素電極に電気的に接続された第１の増幅回路と、第１の増幅回路の入力端子に設けられた電荷蓄積部と、第１の増幅回路の出力端子に対して入力端子が電気的に接続された第２の増幅回路と、第２の増幅回路の入力端子に電気的に接続された第１のスイッチ素子と、第１のスイッチ素子に電気的に接続された容量部と、第１の増幅回路と第１の増幅回路駆動用電流源との間に設けられた第２のスイッチ素子と、画素電極に電気的に接続されたリセット回路とから構成するようにしたので、リセット回路によって電荷蓄積部のリセット動作を行った後、第２のスイッチ素子をオンすることにより第１の増幅回路駆動用電流源によって第１の増幅回路を動作させることができ、第１のスイッチ素子をオンすることによって、上述した４Ｔｒ読出回路のような電荷転送を伴うことなく、容量部にリセット電位を蓄積することができる。

そして、その後、電荷蓄積部に信号電荷を蓄積した後、第１のスイッチ素子をオンすることによって容量部に蓄積されたリセット電位に応じたリセット信号を第２の増幅回路を介して読み出し、その後、第２のスイッチ素子をさらにオンすることによって電荷蓄積部に蓄積された信号電荷に応じた蓄積信号を第２の増幅回路を介して読み出すことができるので、蓄積信号からリセット信号を減算することによってリセットｋＴＣノイズを適切に除去することができる。

また、容量部からのリセット信号の読出しや電荷蓄積部からの蓄積信号の読出しの際、上述した４Ｔｒ読出回路のような電荷転送動作を行わないので、不完全な転送による転送ノイズの発生やリニアリティ不良などの問題も生じることはない。

また、上記本発明の固体撮像素子において、電荷蓄積部の容量よりも容量部の容量の方を大きくするようにした場合には、第２の増幅回路によるノイズを無視することができる。

また、第１の増幅回路を、第２のスイッチ素子がオンした場合のみ動作させることができるので、第１の増幅回路を使用しないときには第２のスイッチ素子をオフして第１の増幅回路をオフ動作させることができるので、第１の増幅回路の消費電力を低減することができる。

また、第１の増幅回路および第２の増幅回路をソースフォロワ回路で構成するようにした場合には、第１の増幅回路および第２の増幅回路の面積を小さくすることができる。

また、第１の増幅回路駆動用電流源を、画素部の列毎に設けるようにした場合には、第１の増幅回路駆動用電流源を複数の画素部で共有することができるので、画素毎に第１の増幅回路駆動用電流源を設ける場合と比較すると１画素あたりの面積を小さくすることができる。

また、容量部を、ＭＯＳ（Metal Oxide Semiconductor）キャパシタ、ＭＩＭ（Metal-Insulator-Metal）キャパシタまたはＰＩＰ（Poly-Insulator-Poly）キャパシタで形成するようにした場合には、容量部を不純物領域から形成する場合と比較すると容量部への漏れ光の入射の影響を小さくすることができ、また、暗電流も少なくすることができる。

また、第２の増幅回路の出力端子が電気的に接続される信号線に対して設けられた第２の増幅回路駆動用電流源の電流値よりも第１の増幅回路駆動用電流源の電流値の方を小さくするようにした場合には、第１の増幅回路駆動用電流源の消費電力の低減を図ることができる。

また、電荷蓄積部に蓄積される信号電荷を正孔とし、読出回路をｎＭＯＳから構成するようにした場合には、暗電流の影響を小さくすることができる。

本発明の固体撮像素子の一実施形態を構成する画素部を示す図 本発明の固体撮像素子の一実施形態の断面模式図 図２に示す固体撮像素子の周辺回路を含む全体構成を示す図 本発明の固体撮像素子の一実施形態における所定の一行の画素部における動作シーケンスを示す図 本発明の固体撮像素子の一実施形態の画素部の動作を説明するためのタイミングチャート

以下、図面を参照して本発明の固体撮像素子の一実施形態について説明する。図１は、本実施形態の固体撮像素子を構成する多数の画素部のうちの１つの画素部の回路構成を示す図である。本実施形態の固体撮像素子は、図１に示す画素部１０を２次元状に多数配列したものである。

画素部１０は、図１に示すように、光電変換部１１と、電荷蓄積部Ｃｐと、第１の増幅回路１２と、蓄積スイッチトランジスタ１３（請求項における第１のスイッチ素子に相当する）と、容量部１４と、第２の増幅回路１５と、選択トランジスタ１６と、リセットトランジスタ１７（請求項におけるリセット回路に相当する）と、書き込みトランジスタ１８（請求項における第２のスイッチ素子の相当する）とを備えている。ノードＰＤおよびフローティングディフュージョンノードＦｄはそれぞれ第１、第２の増幅回路１２，１５の入力ノードである。

本実施形態においては、第１の増幅回路１２と、蓄積スイッチトランジスタ１３と、第２の増幅回路１５と、選択トランジスタ１６と、リセットトランジスタ１７と、書き込みトランジスタ１８は、それぞれｎチャネルのＭＯＳトランジスタから構成されている。

光電変換部１１は、画素電極１０４と、画素電極１０４に対向して設けられた対向電極１０８と、画素電極１０４と対向電極１０８との間に設けられた光電変換層１０７とを備えている。

画素電極１０４は、画素部１０毎に区分された電極であり、たとえばＩＴＯやアルミニウムや窒化チタンなどのような透明または不透明な導電性材料から形成されるものである。画素電極１０４は、光電変換層１０７において発生した電荷を画素部１０毎に捕集するものである。

対向電極１０８は、画素電極１０４との間で光電変換層１０７に電圧を印加し、光電変換層１０７に電界を生じさせるための電極である。対向電極１０８は、光電変換層１０７よりも光の入射面側に設けられており、対向電極１０８を透過して光電変換層１０７に光を入射させる必要があるため、入射光に対して透明なＩＴＯなどの導電性材料から形成される。なお、本実施形態における対向電極１０８は、全ての画素部１０で共通の１枚の電極から構成されるものであるが、画素部１０毎に分割する構成としてもよい。また、本実施形態においては、この対向電極１０８に正のバイアス電圧が印加され、画素電極１０４によって正孔が捕集されるものとする。

光電変換層１０７は、入射光を吸収し、その吸収した光量に応じた電荷を発生する有機光電変換膜または無機光電変換膜を含むものである。なお、光電変換層１０７と対向電極１０８との間、または光電変換層１０７と画素電極１０４との間に、電極から光電変換層１０７へ電荷が注入されるのを抑制する電荷ブロッキング層などの機能層を設けるようにしてもよい。

ノードＰＤは、第１の増幅回路１２の入力ノードであり、画素電極１０４と読出回路１１６をつなぐノードである。具体的には、ノードＰＤは、画素電極１０４、第１の増幅回路１２のソースフォロワ回路のゲート、リセットトランジスタ１７のドレインが電気的につながったノードである。画素電極１０４と読出回路１１６をつなぐために、ノードＰＤにはｎ型不純物領域がつながっており、このため、ノードＰＤは完全空乏化出来ない。

電荷蓄積部ＣｐはノードＰＤにつながった電荷蓄積部である。ノードＰＤのｎ型不純物領域や配線の寄生容量などによって電荷蓄積部Ｃｐは形成される。光電変換層１０７で発生し、画素電極１０４に捕集され、電荷蓄積部Ｃｐに蓄積された信号電荷（電子または正孔）の量に応じてノードＰＤの電位が変化する。

第１の増幅回路１２は、その入力端子が画素電極１０４に電気的に接続されるものである。また、第１の増幅回路１２は、ソースフォロワ回路から構成されるものであり、そのソース端子（出力端子）に対して書き込みトランジスタ１８のドレイン端子が接続されている。そして、書き込みトランジスタ１８のソース端子は電源ラインＬ１に接続されており、電源ラインＬ１には、第１の増幅回路駆動用電流源１９が設けられている。この第１の増幅回路駆動用電流源１９は、第１の増幅回路１２を動作させるために設けられたものである。そして、書き込みトランジスタ１８のゲート端子Ｗｒｉｔｅに印加される書き込みパルスがハイレベルになると書き込みトランジスタ１８がオンし、この場合にのみ第１の増幅回路駆動用電流源１９と第１の増幅回路１２とが接続され、これにより第１の増幅回路１２が動作して第１の増幅回路１２の出力端子から所望の信号が出力される。このように書き込みトランジスタ１８のオン・オフを制御することによって、第１の増幅回路１２の動作期間を制限することができ、消費電力を低減することができる。

また、本実施形態における電源ラインＬ１および第１の増幅回路駆動用電流源１９は、画素部１０の列毎に設けられるものである。すなわち１つの第１の増幅回路駆動用電流源１９が、１列の画素部１０の第１の増幅回路１２の駆動のために共通して用いられる。このように第１の増幅回路駆動用電流源１９を複数の画素部１０で共通化し、画素部１０内に電流源を設けないことで、画素部の面積を小さくすることができる。

また、第２の増幅回路１５を動作させるための第２の増幅回路駆動用電流源２０も信号線Ｌ２に対して設けられるが、第１の増幅回路１２の出力端子に接続される容量部１４の容量はせいぜい数１０ｆＦであり、これに対し、第２の増幅回路１５が接続される信号線Ｌ２が有する容量は数ｐＦであるため、第１の増幅回路駆動用電流源１９によって流される電流値は、第２の増幅回路駆動用電流源２０によって流される電流値よりも小さくてよい。これによっても消費電力の低減を図ることができる。

フローティングディフュージョンノードＦＤは、第２の増幅回路１５のゲートにつながっており、第２の増幅回路１５の入力ノードである。また、フローティングディフュージョンノードＦＤは、第１の増幅回路１２の出力にもつながっている。

蓄積スイッチトランジスタ１３は、フローティングディフュージョンノードＦＤと容量部１４との間に設けられるものである。第１の増幅回路１２のオン期間中に蓄積スイッチトランジスタ１３がオンすることによって第１の増幅回路１２の出力が容量部１４に蓄積される。また、読出期間中に蓄積スイッチトランジスタ１３がオンすることで、容量部１４に蓄積された信号をフローティングディフュージョンノードＦＤおよび第２の増幅回路１５を介して読み出すことができる。

容量部１４は、上述したように第１の増幅回路１２から出力された信号電圧を蓄積するものである。容量部１４としては、ＭＯＳ（Metal Oxide Semiconductor）キャパシタ、ＭＩＭ（Metal-Insulator-Metal）キャパシタまたはＰＩＰ（Poly-Insulator-Poly）キャパシタで形成することが望ましい。容量部１４をこれらのキャパシタよって形成することによって、不純物領域から形成する場合と比較すると容量部１４への漏れ光の入射の影響を小さくすることができ、また、暗電流も少なくすることができる。

また、容量部１４は、その容量が電荷蓄積部Ｃｐの容量よりも大きくなるように形成することが望ましい。このように容量を制御することによって蓄積スイッチトランジスタ１３および第２の増幅回路１５によるノイズを無視することができる。容量部１４の容量制御の方法としては、たとえば容量部１４を構成する電極の面積を制御するようにすればよい。

第２の増幅回路１５は、ソースフォロワ回路から構成されるものであり、フローティングディフュージョンノードＦＤの電位に応じた信号を信号線Ｌ２に出力するものである。第２の増幅回路１５の出力端子（ソース端子）には選択トランジスタ１６が接続されている。そして、この選択トランジスタ１６がオンされた場合に、第２の増幅回路１５と信号線Ｌ２に接続された第２の増幅回路駆動用電流源２０とが接続され、これにより第２の増幅回路１５が動作して第２の増幅回路１５の出力端子（ソース端子）から信号が出力される。信号線Ｌ２および第２の増幅回路駆動用電流源２０は、画素部１０の列毎に設けられるものである。

選択トランジスタ１６は、そのソース端子が信号線Ｌ２に接続されるものであり、各画素部１０の第２の増幅回路１５から出力される信号を列毎に設けられた信号線Ｌ２に選択的に出力するためのものである。選択トランジスタ１６のゲート端子ＲＷに印加される選択パルスがハイレベルになると、選択トランジスタ１６はオンし、これにより各画素部１０の第２の増幅回路１５から出力された信号が信号線Ｌ２に出力される。

リセットトランジスタ１７は、ノードＰＤの電位を基準電位にリセットするものである。リセットトランジスタ１７のドレイン端子にはノードＰＤが電気的に接続され、ソース端子にはリセット電源が接続され、このリセット電源によって基準電圧ＲＤ１が供給される。リセットトランジスタ１７のゲート端子ＲＳ１に印加されるリセットパルスがハイレベルになると、リセットトランジスタ１７がオンし、ノードＰＤの電位が降下して基準電位ＲＤ１にリセットされる。

図２は、図１に示した画素部１０を２次元状に多数配列した固体撮像素子１００の断面模式図である。なお、図２においては、図１に示した画素部１０と同じ構成については同じ名称と符号を付している。

固体撮像素子１００は、図２に示すように、回路基板１０１と、配線層１０２と、接続電極１０３と、画素電極１０４と、接続配線１０５と、接続部１０６と、光電変換層１０７と、対向電極１０８と、封止層１１０と、カラーフィルタ１１１と、遮光層１１３と、保護層１１４と、対向電極電圧供給部１１５と、読出回路１１６とを備えている。

回路基板１０１は、読出回路１１６が形成されるものであり、Ｓｉなどの半導体基板から構成されるものである。回路基板１０１上には配線層１０２が形成されており、この配線層１０２に形成された接続配線１０５によって読出回路１１６と画素電極１０４とが接続されている。また、上述した電源ラインＬ１と信号線Ｌ２も配線層１０２中に形成される。また、配線層１０２の表面には複数の画素電極１０４と１つ以上の接続電極１０３とが形成されている。

光電変換層１０７は、上述したように受光した光に応じて電荷を発生するものである。光電変換層１０７は、複数の画素電極１０４を覆うように設けられている。光電変換層１０７は、画素電極１０４の上では一定の膜厚となっているが、画素部以外（有効画素領域外）では膜厚が変化していても問題ない。

対向電極１０８は、画素電極１０４と対向する電極であり、光電変換層１０７を覆うように設けられている。対向電極１０８は、光電変換層１０７よりも外側に配置された接続電極１０３の上にまで形成されており、接続電極１０３と電気的に接続されている。

接続部１０６は、配線層１０２に埋設されており、接続電極１０３と対向電極電圧供給部１１５とを電気的に接続するためのプラグなどである。対向電極電圧供給部１１５は、回路基板１０１に形成され、接続部１０６および接続電極１０３を介して対向電極１０８に所定の電圧を印加するものである。なお、対向電圧供給部１１５は、回路基板１０１に形成された構成ではなく、直接外部の電源とつながった構成としても良い。

読出回路１１６は、図１に示した電荷蓄積部Ｃｐと、第１の増幅回路１２と、蓄積スイッチトランジスタ１３と、容量部１４と、第２の増幅回路１５と、選択トランジスタ１６と、リセットトランジスタ１７と、書き込みトランジスタ１８と、ノードＰＤと、フローティングディフュージョンノードＦＤとを備え、配線層１０２中の金属配線によって配線されたものである。読出回路１１６は、複数の画素電極１０４の各々に対応して回路基板１０１に設けられており、対応する画素電極１０４で捕集された電荷に応じた信号を読み出すものである。

封止層１１０は、対向電極１０８を覆うように設けられている。

カラーフィルタ１１１は、封止層１１０上の各画素電極１０４と対向する位置に形成されている。遮光層１１３は、封止層１１０上のカラーフィルタ１１１を設けた領域以外に形成されており、有効画素領域以外に形成された光電変換層１０７に光が入射するのを防止するものである。カラーフィルタ１１１としては、たとえばベイヤー配列のカラーフィルタを用いることができるが、これに限らず、補色型のカラーフィルタやその他の公知なカラーフィルタを用いることができる。

保護層１１４は、カラーフィルタ１１１および遮光層１１３上に形成されており、固体撮像素子全体を保護するものである。

図３は、図２に示した固体撮像素子１００の周辺回路を含む全体構成を示す図である。図３に示すように、本実施形態の固体撮像素子１００は、垂直ドライバ１２１と、制御部１２２と、信号処理回路１２３と、水平ドライバ１２４と、ＬＶＤＳ１２５と、シリアル変換部１２６と、パッド１２７とを備えている。図３に示す画素領域は、図２に示した固体撮像素子１００の画素部１０が配列された領域を表している。

制御部１２２は、タイミングジェネレータなどを備えたものであり、フレーム同期信号ＶＤや行同期信号ＨＤを出力するとともに、垂直ドライバ１２１や水平ドライバ１２４の動作を制御することによって画素部１０における信号電荷の読出しなどを制御するものである。

特に、本実施形態の制御部１２２は、リセットトランジスタ１７によってリセット動作を行った後、蓄積スイッチトランジスタ１３と書き込みトランジスタ１８とをオンすることによって第１の増幅回路１２を介して容量部１４にリセット電位を蓄積し、その後、電荷蓄積部Ｃｐに信号電荷を蓄積した後、蓄積スイッチトランジスタ１３をオンすることによって容量部１４に蓄積されたリセット電位を第２の増幅回路１５を介して読み出し、その後、書き込みトランジスタ１８をさらにオンすることによって電荷蓄積部Ｃｐに蓄積された信号電荷に応じた信号をノードＰＤから第１の増幅回路１２および第２の増幅回路１５を介して読み出すように制御するものである。なお、制御部１２２による上述した制御については、後で詳述する。

垂直ドライバ１２１は、制御部１２２から出力された制御信号に基づいて、読出回路１１６に対してリセットパルスおよび選択パルスを出力し、これにより読出回路１１６におけるリセット動作や信号電荷の読出動作を制御するものである。また、本実施形態における垂直ドライバ１２１は、読出回路１１６における蓄積スイッチトランジスタ１３をオン・オフするための蓄積パルスや、書き込みトランジスタ１８をオン・オフするための書き込みパルスも出力するものである。

信号処理回路１２３は、読出回路１１６の各列に対応して設けられるものである。信号処理回路１２３は、対応する列から出力された信号に対し、相関二重サンプリング（ＣＤＳ）処理を行ない、処理後の信号をデジタル信号に変換するＡＤＣ回路を備えたものである。信号処理回路１２３で処理後の信号は、列毎に設けられたメモリに記憶される。

水平ドライバ１２４は、信号処理回路１２３のメモリに記憶された画素部１０の１行分の信号を順次読出してＬＶＤＳ１２５に出力する制御を行なうものである。

ＬＶＤＳ１２５は、ＬＶＤＳ（ｌｏｗ ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ）に従ってデジタル信号を伝送する。シリアル変換部１２６は、入力されるパラレルのデジタル信号をシリアルに変換して出力するものである。パッド１２７は、外部との入出力に用いるインターフェースである。

次に、本実施形態の固体撮像素子１００の動作について説明する。

本実施形態の固体撮像素子１００においては、画素部１０の各行が列方向に順次走査され、各行について、リセット動作、リセット電位の蓄積、リセット電位の読出動作および電荷信号の読出動作がそれぞれ行われる。図４は、所定の一行の画素部１０における各動作のシーケンスを簡単に示したものである。なお、図４では説明のため読み出し期間が比較的長く示してあるが、実際には蓄積期間および排出期間に比べて読み出し期間は無視できるほど短い。

図４に示すように、まず、露光期間の始めの時刻ｔ１においてノードＰＤがリセットされ、そのリセット電位が第１の増幅回路１２および蓄積スイッチトランジスタ１３を介して容量部１４に蓄積される。

そして、その後の露光期間で電荷蓄積部Ｃｐに光電変換部１１において発生した信号電荷が画素電極１０４を介して蓄積される。

露光期間が終了すると、続いて読出期間に入る。読出期間では、始めに時刻ｔ２において容量部１４に蓄積されていたリセット電位が読み出され、そのリセット電位に応じたリセット信号がフローティングディフュージョンノードＦＤ、第２の増幅回路１５および選択トランジスタ１６を介して信号線Ｌ２に読み出され、そのリセット信号が信号処理回路１２３によって取得される。

次に、時刻ｔ３において、電荷蓄積部Ｃｐに蓄積された信号電荷に応じた信号電圧がノードＰＤから第１の増幅回路１２、フローティングディフュージョンノードＦＤ、第２の増幅回路１５および選択トランジスタ１６を介して信号線Ｌ２に読み出され、その蓄積信号が信号処理回路１２３によって取得される。

そして、信号処理回路１２３は、入力された蓄積信号からリセット信号を減算することによって画素信号を取得する。

このような一連の動作で画素信号を取得した後、次の露光期間の開始まで各画素部１０は排出期間となる。

以上が、所定の一行の画素部１０における各動作のシーケンスである。

次に、図４に示すシーケンスを実行する際の読出回路１１６の詳細な動作制御について、図５を参照しながら説明する。

まず、図５に示すように、リセットトランジスタ１７のゲート端子ＲＳ１に対してリセットパルスが供給され、これによりリセットトランジスタ１７がオンすることによってノードＰＤがリセットされる。

そして、リセットパルスがローレベルになった直後に、書き込みトランジスタ１８のゲート端子Ｗｒｉｔｅに対して書き込みパルスが供給されるとともに、蓄積スイッチトランジスタ１３のゲート端子Ｓｔに対して蓄積パルスが供給される。これにより書き込みトランジスタ１８がオンして第１の増幅回路１２が動作し、さらに蓄積スイッチトランジスタ１３がオンすることによってノードＰＤのリセット電位に応じたリセット信号が、第１の増幅回路１２および蓄積スイッチトランジスタ１３を介して容量部１４に蓄積される。

リセットトランジスタ１７がオフの露光期間中は、光電変換部１１において発生した信号電荷が画素電極１０４を介して電荷蓄積部Ｃｐへ蓄積され、ノードＰＤの電位が変化する。

所定の露光期間が経過した後の読出期間において読み出しを行う。読出期間中は、選択トランジスタ１６がオンすることによって第２の増幅回路１５が動作し、フローティングディフュージョンノードＦＤの電位に応じた信号が第２の増幅回路１５および選択トランジスタ１６を介して読み出されて信号線Ｌ２に出力される。

読出期間では、始めに書き込みトランジスタ１８をオフのまま、蓄積スイッチトランジスタ１３をオンすることで、フローティングディフュージョンノードＦＤの電位が容量部１４に蓄積されていたリセット電位になる。このリセット電位が、第２の増幅回路１５および選択トランジスタ１６を介して読み出されて信号線Ｌ２に出力される。そして、信号線Ｌ２に出力されたリセット信号は、信号処理回路１２３によって取得される。

次いで、蓄積スイッチトランジスタ１３および選択トランジスタ１６がオンした状態において、さらに書き込みトランジスタ１８のゲート端子Ｗｒｉｔｅに対して書き込みパルスが供給されて書き込みトランジスタ１８もオン状態となる。そして、これにより第１の増幅回路１２が動作することによってノードＰＤから電荷蓄積部Ｃｐに蓄積された信号電荷に応じた蓄積信号が、第１の増幅回路１２、フローティングディフュージョンノードＦＤ、第２の増幅回路１５および選択トランジスタ１６を介して読み出されて信号線Ｌ２に出力される。そして、信号線Ｌ２に出力された蓄積信号は、信号処理回路１２３によって取得される。

信号処理回路１２３は、このようにして得られた蓄積信号とリセット信号を減算することによって画素信号を取得する。

また、画素部１０では上記のようにして蓄積信号が読み出された後、さらにリセットトランジスタ１７のゲート端子ＲＳ１に対してリセットパルスが供給され、これによりリセットトランジスタ１７もオン状態となることによって、ノードＰＤ、フローティングディフュージョンノードＦＤおよび容量部１４がリセットされる。

このような一連の動作で露光・読み出しを完了した後、次の露光期間の開始まで各画素部１０は排出期間となる。

上述したような一連の動作が画素部１０の各行について順次行われ、第１フレームの画像信号が取得される。

そして、再び、上記と同様の一連の動作が行われることによって第２フレームの画像信号が取得され、その後、同じ処理が順次繰り返されて行われることによって各フレームの画像信号が順次取得される。

上記実施形態の固体撮像素子１００によれば、リセットトランジスタ１７によってノードＰＤのリセット動作を行った後、蓄積スイッチトランジスタ１３および書き込みトランジスタ１８をオンすることにより第１の増幅回路駆動用電流源１９によって第１の増幅回路１２を動作させることができるので、これにより上述した４Ｔｒ読出回路のような電荷転送を伴うことなく、容量部１４にリセット電位を蓄積することができる。

そして、読み出し時には、蓄積スイッチトランジスタ１３をオンすることによって容量部１４に蓄積されたリセット電位に応じたリセット信号を第２の増幅回路１５を介して読み出し、その後、書き込みトランジスタ１８をさらにオンすることによって露光期間中に電荷蓄積部Ｃｐに蓄積された信号電荷に応じた蓄積信号をノードＰＤから第２の増幅回路１５を介して読み出すことができるので、蓄積信号からリセット信号を減算することによってリセットｋＴＣノイズを適切に除去することができる。

また、容量部１４からのリセット信号の読出しやノードＰＤからの蓄積信号の読出しの際、上述した４Ｔｒ読出回路のような電荷転送動作を行わないので、不完全転送による転送ノイズの発生や残像などの問題も生じることはない。

蓄積スイッチトランジスタ１３のオン・オフに伴うスイッチングノイズについては、容量部１４の容量が電荷蓄積部Ｃｐの容量よりも大きいため、十分に小さく無視することが出来る。

なお、上記実施形態の固体撮像素子１００においては、対向電極１０８に正のバイアス電圧を印加し、画素電極１０４によって正孔を捕集するようにしたが、これに限らず、対向電極１０８に負のバイアス電圧を印加し、画素電極１０４によって電子を捕集するようにしてもよい。

また、上記実施形態の固体撮像素子１００においては、読出回路１１６の各トランジスタにｎＭＯＳを用いるようにしたが、ｐＭＯＳを用いるようにしてもよい。

上述した駆動タイミングでは排出期間中、リセットトランジスタはオフとしたが、オンとしても構わない。

画素電極で正孔を捕集する構成の場合、ノードＰＤの電位が上がりすぎるのを防ぐための保護回路を設けても良い。これにより、ノードＰＤの電位が上がりすぎることによる故障を抑えることが出来る。

また、上述した実施形態の固体撮像素子は、種々の撮像装置に用いることができる。撮像装置としては、たとえばデジタルカメラ、デジタルビデオカメラ、電子内視鏡、カメラ付携帯電話などがある。

１０ 画素部
１１ 光電変換部
１２ 第１の増幅回路
１３ 蓄積スイッチトランジスタ
１４ 容量部
１５ 第２の増幅回路
１６ 選択トランジスタ
１７ リセットトランジスタ
１８ トランジスタ
１９ 増幅回路駆動用電流源
２０ 増幅回路駆動用電流源
１００ 固体撮像素子
１０４ 画素電極
１０７ 光電変換層
１１６ 読出回路
１２２ 制御部
１２３ 信号処理回路
ＦＤ フローティングディフュージョンノード
Ｌ１ 電源ライン
Ｌ２ 信号線
Ｃｐ 電荷蓄積部
ＰＤ 第１の増幅回路の入力ノード

Claims (13)

1. 入射光の光量に応じた信号電荷を発生する光電変換層と、
   該光電変換層において発生した信号電荷を捕集する画素電極と、
   該画素電極に電気的に接続された第１の増幅回路、該第１の増幅回路の入力端子に設けられた電荷蓄積部、前記第１の増幅回路の出力端子に対して入力端子が電気的に接続された第２の増幅回路、該第２の増幅回路の入力端子に電気的に接続された第１のスイッチ素子、該第１のスイッチ素子に電気的に接続された容量部、前記第１の増幅回路と第１の増幅回路駆動用電流源との間に設けられた第２のスイッチ素子および前記画素電極に電気的に接続されたリセット回路を含む読出回路とを備えた画素部が２次元状に複数配列されていることを特徴とする固体撮像素子。
2. 前記電荷蓄積部の容量よりも前記容量部の容量の方が大きいことを特徴とする請求項１記載の固体撮像素子。
3. 前記第１の増幅回路が、前記第２のスイッチ素子がオンした場合のみ動作するものであることを特徴とする請求項１または２記載の固体撮像素子。
4. 前記第１の増幅回路および前記第２の増幅回路がソースフォロワ回路で構成されたものであることを特徴とする請求項１から３いずれか１項記載の固体撮像素子。
5. 前記第１の増幅回路駆動用電流源が、前記画素部の列毎に設けられたものであることを特徴とする請求項１から４いずれか１項記載の固体撮像素子。
6. 前記容量部が、ＭＯＳ（Metal Oxide Semiconductor）キャパシタ、ＭＩＭ（Metal-Insulator-Metal）キャパシタまたはＰＩＰ（Poly-Insulator-Poly）キャパシタで形成されたものであることを特徴とする請求項１から５いずれか１項記載の固体撮像素子。
7. 前記リセット回路によってリセット動作を行った後、前記第１のスイッチ素子および前記第２のスイッチ素子をオンすることによって前記容量部にリセット電位を蓄積し、その後、前記電荷蓄積部に前記信号電荷を蓄積した後、前記第１のスイッチ素子をオンすることによって前記容量部に蓄積されたリセット電位に応じたリセット信号を前記第２の増幅回路を介して読み出し、その後、前記第２のスイッチ素子をさらにオンすることによって前記電荷蓄積部に蓄積された信号電荷に応じた蓄積信号を前記第２の増幅回路を介して読み出すように制御する制御部を備えたことを特徴とする請求項１から６いずれか１項記載の固体撮像素子。
8. 前記制御部によって読み出された前記蓄積信号から前記リセット信号を減算することによって画素信号を取得する信号処理部を備えたことを特徴とする請求項７記載の固体撮像素子。
9. 前記第２の増幅回路の出力端子が電気的に接続される信号線に対して設けられた第２の増幅回路駆動用電流源の電流値よりも前記第１の増幅回路駆動用電流源の電流値の方が小さいことを特徴とする請求項１から８いずれか１項記載の固体撮像素子。
10. 前記信号電荷が正孔であり、
    前記読出回路が、ｎＭＯＳで構成されたものであることを特徴とする請求項１から９いずれか１項記載の固体撮像素子。
11. 前記光電変換層が、有機光電変換膜を含むものであることを特徴とする請求項１から１０いずれか１項記載の固体撮像素子。
12. 前記有機光電変換膜が、全ての前記画素部について共通なものであることを特徴とする請求項１１記載の固体撮像素子。
13. 請求項１から１２いずれか１項記載の固体撮像素子を備えたことを特徴とする撮像装置。

Images