JP2014071339A - 表示素子、及びその製造方法 - Google Patents
表示素子、及びその製造方法 Download PDFInfo
- Publication number
- JP2014071339A JP2014071339A JP2012218107A JP2012218107A JP2014071339A JP 2014071339 A JP2014071339 A JP 2014071339A JP 2012218107 A JP2012218107 A JP 2012218107A JP 2012218107 A JP2012218107 A JP 2012218107A JP 2014071339 A JP2014071339 A JP 2014071339A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- interlayer insulating
- film
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】本発明の一実施形態にかかる表示素子は、トランジスタ12の上に形成された層間絶縁膜13と、表示領域3において層間絶縁膜13のホールに埋め込まれた第1プラグ17aと、層間絶縁膜13の上に設けられた層間絶縁膜18と、第1プラグ17a上に設けられ、第1プラグ17aと接続された第2プラグと、表示領域3において第2プラグ23aの上に配置され、第1プラグ17a及び第2プラグ23aを介してトランジスタ12と接続された反射画素電極14と、周辺領域4において、層間絶縁膜18に設けられた埋め込み領域21に、シール材6に沿って層間絶縁膜18に設けられた埋め込み領域21に、スペーサ8よりも硬い材料によって形成された保護膜15と、保護膜15上に形成されたダミー画素電極14aと、を備えものである。
【選択図】図4
Description
本発明の一態様にかかる表示素子は、トランジスタを有する駆動基板と、前記駆動基板と対向配置された対向基板と、スペーサを含有し、表示領域を囲むように配置され、前記駆動基板と前記対向基板とを貼り合わせるシール材と、前記トランジスタの上に形成された第1層間絶縁膜と、前記表示領域において、前記第1層間絶縁膜のホールに形成された第1プラグと、前記第1層間絶縁膜の上に形成された第2層間絶縁膜と、前記表示領域において前記第2層間絶縁膜のホールに形成され、前記第1プラグ上に配置された第2プラグと、前記第2プラグの上に配置され、前記第1プラグ及び前記第2プラグを介して前記トランジスタと接続された画素電極と、前記表示領域より外側の周辺領域において、前記シール材に沿って前記第2層間絶縁膜に設けられた埋め込み領域に、前記スペーサよりも硬い材料によって形成された保護膜と、前記保護膜上に形成されたダミー画素電極と、を備えたものである。
(全体構成)
まず、液晶表示素子の全体構成について、説明する。図1は、液晶表示素子の構成を示す平面図であり、図2はその断面図である。なお、図1、及び図2では、液晶表示素子の厚さ方向をZ方向とし、矩形の液晶表示素子の端辺に沿った方向をX方向及びY方向としている。
次に、画素3aの断面構成について図3を用いて説明する。図3は、画素3aにおける駆動基板1の構成を示す断面図である。なお、図3は、駆動基板1の完成前の構成、具体的には、反射画素電極14を形成した後、最上層絶縁膜の形成前の構成を示している。シリコン基板である駆動基板1は、トランジスタ12を有している。トランジスタ12は、MOSトランジスタであり、ソース40、ドレイン41、及びゲート42を有している。ソース40、及びドレイン41は、例えば、不純物ドープによって形成されたN+領域となっている。ゲート42は、ソース40とドレイン41との間のチャネルと、ゲート絶縁膜45aを介して対向配置されている。隣接するトランジスタ12の間には、素子分離領域43が設けられている。素子分離領域43によって、隣接するトランジスタ12が分離される。
次に、周辺領域4の構成について、図4を用いて説明する。図4は、周辺回路が設けられた周辺領域4における駆動基板1の構成を示す断面図である。なお、図4は、駆動基板1の完成前の構成、具体的には、ダミー画素電極14aの形成後、最上層絶縁膜の形成前の構成を示している。周辺領域4において、駆動基板1は、トランジスタ12を有している。トランジスタ12は、画素3aにおけるトランジスタ12と同様のMOSトランジスタであり、ソース40、ドレイン41、及びゲート42を有している。画素3aと同様に、トランジスタ12の上には、第1配線層10、及び第2配線層11が設けられている。第2配線層11の上には、層間絶縁膜13が設けられている。第1層間絶縁膜13の上には、保護膜15が設けられている。
以下、本実施の形態にかかる液晶表示素子100の製造方法について、図5A〜図14Bを用いて説明する。図5A〜図14Bは、各工程における構成を示す工程断面図である。図5A、図7A、図8A、図9A、図10A、図11A、図12A、図13A、及び図14Aは本実施の特徴部分である周辺領域4での断面構成を示している。図5B、図6、図7B、図8B、図9B、図10B、図11B、図12B、図13B、及び図14Bは画素3aでの断面構成を示している。
以下、保護膜15aがない場合に、貼り合わせ工程で生じる問題点について、図16〜図18を用いて説明する。図16、及び図18は、シール材6が塗布された箇所の構成を示す製造工程断面図であり、図17は、シール材6に含まれるシール内スペーサ8を模式的に示す上面図である。シリコンウェハに設けられた1つの駆動基板1と、マザーガラス基板に設けられた1つの対向基板2とについての説明を行う。
そこで、本実施の形態では、シール材6の直下に、保護膜15aを設けている。これにより、周辺回路の破損を防ぐことができる。この理由について、図19〜図21について説明する。図19〜図21は、シール材塗布工程から貼り合わせ工程までのシール材6近傍の構成を示す工程断面図である。
次に、切断工程で生じる問題点について、図22〜図30を用いて説明する。図22は、貼り合わせ構造体における切断線を示す平面図である。図23は、貼り合わせ構造体の構成を示すXZ断面図であり、図24は、YZ断面図である。図25〜図30は、貼り合わせ構造体を切断して、各セルに分離するための工程断面図である。
そこで、本実施の形態では、切断線直下に保護膜15bを設けている。切断線直下に保護膜15bを配置した構成について説明する。図31は、保護膜15bを有する液晶表示素子100の構成を示す断面図である。図31に示すように、切断線L1に沿って形成された対向基板2の一側端面に対応する領域(以下、切断線L1の直下と呼ぶこともある)には、駆動基板1に保護膜15bが設けられている。すなわち、シール材6と端子47の間の周辺回路領域に保護膜15bが配置されている。
以下、保護膜15とシール材6の寸法例について説明する。以下に示す保護膜15などの寸法配置は一例であり、以下の値に限定されるものではない。図33は、駆動基板1と対向基板2とを貼り合わせた後に、保護膜15aとシール材6の幅を説明するための平面図である。貼り合わせ後のシール材6の幅を700μmとし、保護膜15aの幅を900μmとする。ディスペンサの吐出圧力と描画速度を予め調整することで、貼り合わせ後のシール材6の幅を制御することができる。貼り合わせ後においても、保護膜15aからはみ出すことなくシール材6を形成することが好ましい。こうすることで、保護膜15aからはみ出した部分において、シール材6に含まれるシール内スペーサ8が周辺回路にダメージを与えるのを防ぐことができる。
本実施の形態の製造方法では、シリコンウェハ101から切り出した駆動基板1と、マザーガラス基板102から切り出した対向基板2とを貼り合わせる単個貼り合わせを用いている。本実施の形態にかかる製造方法について、図37〜図40を用いて説明する。図37〜図40は各工程での構成を模式的に示す平面図である。
なお、上記の説明では、シール材6の直下を保護膜15aで保護し、切断線L1の直下を保護膜15bで保護したが、一方のみを保護するようにしてもよい。すなわち、保護膜15aと保護膜15bのいずれか一方のみを駆動基板1に形成してもよい。例えば、切断線L1直下の保護膜15bのみを形成した場合、切断工程での損傷を防ぐことができる。シール材6直下の保護膜15aのみを形成した場合、貼り合わせ工程での損傷を防ぐことができる。
2 対向基板
3 表示領域
3a 画素
4 周辺領域
6 シール材
7 液晶
8 シール内スペーサ
9 配向膜
10 第1配線層
11 第2配線層
12 トランジスタ
13 層間絶縁膜
14 反射画素電極
14a ダミー画素電極
15 保護膜
15a シール材直下の保護膜
15b 切断線直下の保護膜
16 第1Viaホール
17 タングステン膜
17a 第1プラグ
18 層間絶縁膜
19 レジストパターン
20 第2Viaホール
22 バリア膜
23 タングステン膜
23a 第2プラグ
24 コンタクトプラグ
25 最上層絶縁膜
41 ドレイン
42 ゲート
43 素子分離領域
44 保持容量
44a 保持容量電極
45 絶縁膜
46 コンタクトホール
47 端子
48 封止材
Claims (2)
- トランジスタを有する駆動基板と、
前記駆動基板と対向配置された対向基板と、
スペーサを含有し、表示領域を囲むように配置され、前記駆動基板と前記対向基板とを貼り合わせるシール材と、
を備えた表示素子の製造方法であって、
前記駆動基板上に、
前記表示領域において第1ホールを有する第1層間絶縁膜を、前記トランジスタの上に形成するステップと、
前記第1ホールに第1プラグを形成するステップと、
前記第1層間絶縁膜の上に第2層間絶縁膜を形成するステップと、
前記表示領域より外側の周辺領域において、埋め込み領域を前記第2層間絶縁膜に形成するとともに、前記表示領域において、前記第1プラグに到達する第2ホールを前記第2層間絶縁膜に形成するステップと、
前記スペーサよりも硬い材料を用いて前記埋め込み領域に保護膜を形成し、前記第2ホールに第2プラグを形成するステップと、
前記第1プラグ及び前記第2プラグを介して前記トランジスタと接続された画素電極を形成するとともに、前記保護膜の上にダミー画素電極を形成するステップと、
前記駆動基板と前記対向基板との間に前記保護膜に沿って前記シール材を配置した状態で、前記駆動基板と前記対向基板を貼り合わせるステップと、
を有する表示素子の製造方法。 - トランジスタを有する駆動基板と
前記駆動基板と対向配置された対向基板と、
スペーサを含有し、表示領域を囲むように形成され、前記駆動基板と前記対向基板とを貼り合わせるシール材と、
前記トランジスタの上に形成された第1層間絶縁膜と、
前記表示領域において、前記第1層間絶縁膜のホールに形成された第1プラグと、
前記第1層間絶縁膜の上に形成された第2層間絶縁膜と、
前記表示領域において前記第2層間絶縁膜のホールに形成され、前記第1プラグ上に配置された第2プラグと、
前記第2プラグの上に配置され、前記第1プラグ及び前記第2プラグを介して前記トランジスタと接続された画素電極と、
前記表示領域より外側の周辺領域において、前記シール材に沿って前記第2層間絶縁膜に設けられた埋め込み領域に、前記スペーサよりも硬い材料によって形成された保護膜と、
前記保護膜上に形成されたダミー画素電極と、を備えた表示素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012218107A JP5998809B2 (ja) | 2012-09-28 | 2012-09-28 | 表示素子、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012218107A JP5998809B2 (ja) | 2012-09-28 | 2012-09-28 | 表示素子、及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014071339A true JP2014071339A (ja) | 2014-04-21 |
JP5998809B2 JP5998809B2 (ja) | 2016-09-28 |
Family
ID=50746584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012218107A Active JP5998809B2 (ja) | 2012-09-28 | 2012-09-28 | 表示素子、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5998809B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1010578A (ja) * | 1996-06-25 | 1998-01-16 | Semiconductor Energy Lab Co Ltd | 液晶表示パネル |
JP2000310784A (ja) * | 1999-02-22 | 2000-11-07 | Matsushita Electric Ind Co Ltd | 液晶パネル、カラーフィルター及びそれらの製造方法 |
JP2001228485A (ja) * | 2000-02-14 | 2001-08-24 | Nec Corp | 液晶表示パネル及びその製造方法 |
JP2008064900A (ja) * | 2006-09-05 | 2008-03-21 | Victor Co Of Japan Ltd | 反射型の液晶表示装置 |
JP2011221435A (ja) * | 2010-04-14 | 2011-11-04 | Seiko Epson Corp | 液晶装置および電子機器 |
-
2012
- 2012-09-28 JP JP2012218107A patent/JP5998809B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1010578A (ja) * | 1996-06-25 | 1998-01-16 | Semiconductor Energy Lab Co Ltd | 液晶表示パネル |
JP2000310784A (ja) * | 1999-02-22 | 2000-11-07 | Matsushita Electric Ind Co Ltd | 液晶パネル、カラーフィルター及びそれらの製造方法 |
JP2001228485A (ja) * | 2000-02-14 | 2001-08-24 | Nec Corp | 液晶表示パネル及びその製造方法 |
JP2008064900A (ja) * | 2006-09-05 | 2008-03-21 | Victor Co Of Japan Ltd | 反射型の液晶表示装置 |
JP2011221435A (ja) * | 2010-04-14 | 2011-11-04 | Seiko Epson Corp | 液晶装置および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5998809B2 (ja) | 2016-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8102498B2 (en) | Liquid crystal display device | |
US7700389B2 (en) | Method of improving the flatness of a microdisplay surface and method of manufacturing liquid crystal on silicon (LCOS) display panel the same | |
US20090273749A1 (en) | Liquid crystal display device | |
US8436358B2 (en) | Image display device and manufacturing method thereof | |
EP3278360B1 (en) | Array substrates, methods for fabricating the same, and display device containing the same | |
US8310650B2 (en) | Method for manufacturing liquid crystal display device with scribing groove, heating sealant and aligning liquid crystal | |
JP5275517B2 (ja) | 基板及びその製造方法、表示装置 | |
US20160131944A1 (en) | Display device and manufacturing method thereof | |
WO2014034805A1 (ja) | 貼り合わせ基板、及び製造方法 | |
WO2014084126A1 (ja) | 表示素子、及びその製造方法 | |
JP2009229969A (ja) | 液晶パネル | |
JP2014002250A (ja) | 液晶表示装置及びその製造方法 | |
KR101832270B1 (ko) | 액정표시소자 및 그 제조방법 | |
US9881938B2 (en) | Substrate for display device and method for manufacturing display device | |
JP4039396B2 (ja) | 電気光学装置の製造方法及び複数の基板の分断方法 | |
JP5998809B2 (ja) | 表示素子、及びその製造方法 | |
JP5920149B2 (ja) | 表示素子の製造方法 | |
KR101988006B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
JP2009237279A (ja) | 液晶パネル及びその液晶パネルの製造方法 | |
US20120138653A1 (en) | Method for cutting liquid crystal panel | |
KR102551580B1 (ko) | 표시장치용 어레이 기판 및 이를 포함하는 표시장치 | |
JP5279574B2 (ja) | 液晶表示装置 | |
JP2017219700A (ja) | 大型基板、液晶装置、大型基板の製造方法、液晶装置の製造方法、及び電子機器 | |
JP2020112603A (ja) | マイクロディスプレイ基板の製造方法 | |
JP3918782B2 (ja) | 電気光学基板の製造方法、電気光学装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5998809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |