JP2014049729A - Electronic device - Google Patents

Electronic device Download PDF

Info

Publication number
JP2014049729A
JP2014049729A JP2012194217A JP2012194217A JP2014049729A JP 2014049729 A JP2014049729 A JP 2014049729A JP 2012194217 A JP2012194217 A JP 2012194217A JP 2012194217 A JP2012194217 A JP 2012194217A JP 2014049729 A JP2014049729 A JP 2014049729A
Authority
JP
Japan
Prior art keywords
capacitor
conductor
electronic device
heat sink
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012194217A
Other languages
Japanese (ja)
Other versions
JP5954058B2 (en
Inventor
Yuuki Inagaki
優輝 稲垣
Kazushi Asami
一志 浅海
Yasuhiro Kitamura
康宏 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012194217A priority Critical patent/JP5954058B2/en
Publication of JP2014049729A publication Critical patent/JP2014049729A/en
Application granted granted Critical
Publication of JP5954058B2 publication Critical patent/JP5954058B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device 1 in which high frequency noise reaching a heat sink 3 is eliminated by a penetration type capacitor 4 while heat generated by an IC 2 is radiated even when the small size IC2 is used.SOLUTION: In an electronic device 1, a penetration type capacitor 4 is disposed between an IC 2 and a heat sink 3. The penetration type capacitor 4 transmits heat generated by the IC 2 to the heat sink 3. Thus, the heat generated by the IC2 is radiated from the heat sink 3. Additionally, even if high frequency noise reaches the heat sink 3, the high frequency noise reaching the heat sink is eliminated by the penetration type capacitor 4.

Description

本発明は、電子装置に関するものである。   The present invention relates to an electronic device.

従来、電子装置において、ＩＣとヒートシンクとを備え、ＩＣから発生する熱をヒートシンクにより放熱するものがある。しかし、高周波ノイズがヒートシンクに進入すると、高周波ノイズはヒートシンクからそのままＩＣに進入してしまうため、ＩＣが高周波ノイズの悪影響を受ける恐れがある。   2. Description of the Related Art Conventionally, some electronic devices include an IC and a heat sink, and heat generated from the IC is radiated by the heat sink. However, when high-frequency noise enters the heat sink, the high-frequency noise enters the IC as it is from the heat sink, so that the IC may be adversely affected by the high-frequency noise.

これに対して、特許文献１の電子装置では、ＩＣチップを搭載するＩＣパッケージと、ＩＣチップの上側に配置されるヒートシンクと、ＩＣパッケージの上面のうちＩＣチップの側方に配置されるチップコンデンサとを備え、このチップコンデンサがヒートシンクに進入した高周波ノイズを除去する。このため、ＩＣチップが高周波ノイズの悪影響を受け難くすることができる。   On the other hand, in the electronic device disclosed in Patent Document 1, an IC package on which an IC chip is mounted, a heat sink disposed on the upper side of the IC chip, and a chip capacitor disposed on the side of the IC chip on the upper surface of the IC package. The chip capacitor removes high-frequency noise that has entered the heat sink. For this reason, the IC chip can be made less susceptible to the adverse effects of high frequency noise.

特開２００７−３３５４９６号公報JP 2007-335496 A

上述の特許文献１の電子装置では、ＩＣパッケージの上面を配置されるチップコンデンサを用いてヒートシンクに進入した高周波ノイズを除去することができるものの、ＩＣパッケージにおいて、チップコンデンサを搭載するためのエリアを必要としていた。   In the electronic device disclosed in Patent Document 1, high-frequency noise that has entered the heat sink can be removed using a chip capacitor disposed on the upper surface of the IC package. However, in the IC package, an area for mounting the chip capacitor is provided. I needed it.

したがって、上述の特許文献１の発明を実施するには、チップコンデンサを搭載可能であるエリアを有する非常に大きなサイズのＩＣに限られていた。すなわち、ヒートシンクがＩＣに接する状態でチップコンデンサを搭載するエリアを確保できない小さなサイズのＩＣを上述の特許文献１の発明に適用することができなかった。   Therefore, in order to implement the above-described invention of Patent Document 1, it has been limited to a very large size IC having an area where a chip capacitor can be mounted. That is, an IC of a small size that cannot secure an area for mounting a chip capacitor in a state where the heat sink is in contact with the IC cannot be applied to the above-described Patent Document 1.

本発明は上記点に鑑みて、小さなサイズのＩＣを用いた場合でも、ＩＣから発生した熱をヒートシンクから放熱させつつ、コンデンサによってヒートシンクに進入した高周波ノイズを除去することを可能にした電子装置を提供することを目的とする。   In view of the above points, the present invention provides an electronic device capable of removing high-frequency noise that has entered a heat sink by a capacitor while dissipating heat generated from the IC from the heat sink even when using a small-sized IC. The purpose is to provide.

上記目的を達成するため、請求項１に記載の発明では、ＩＣ（２）と、ヒートシンク（３）と、前記ＩＣおよび前記ヒートシンクの間に配置されて前記ＩＣから発生する熱を前記ヒートシンクに伝える貫通型コンデンサ（４）と、を備え、
前記貫通型コンデンサは、
第１の主面（１１）と第２の主面（１２）とが表裏の関係にある半導体基板（１０）を備え、
前記半導体基板には前記第１、第２の主面の間を貫通する貫通穴（３０）が設けられており、
前記貫通穴には、当該穴の内面側に位置し当該内面を被覆する筒状の第１の導電体（４０）と、前記第１の導電体の中空部に位置し前記第１の導電体の内面を被覆する筒状の絶縁体（５０）と、前記絶縁体の中空部に位置し前記絶縁体の内面を被覆する第２の導電体（６０）とが充填されて、前記両導電体間に前記絶縁体が介在してなるキャパシタ構造体（２０）が形成されており、
前記キャパシタ構造体は、前記貫通穴の内部から前記半導体基板の前記第１、第２の主面の少なくとも一方の主面にまで連続して形成され、当該少なくとも一方の主面においては、前記キャパシタ構造体は、当該主面側から前記第１の導電体、前記絶縁体、前記第２の導電体が順次積層された構成になっていることを特徴とする。 In order to achieve the above object, according to the present invention, the IC (2), the heat sink (3), and the heat generated from the IC disposed between the IC and the heat sink are transmitted to the heat sink. A feedthrough capacitor (4),
The feedthrough capacitor is
A first main surface (11) and a second main surface (12) comprising a semiconductor substrate (10) in a front-back relationship;
The semiconductor substrate is provided with a through hole (30) penetrating between the first and second main surfaces,
The through hole has a cylindrical first conductor (40) that is located on the inner surface side of the hole and covers the inner surface, and the first conductor that is located in a hollow portion of the first conductor. A cylindrical insulator (50) that covers the inner surface of the insulator and a second conductor (60) that is located in the hollow portion of the insulator and covers the inner surface of the insulator, A capacitor structure (20) having the insulator interposed therebetween is formed,
The capacitor structure is continuously formed from the inside of the through hole to at least one main surface of the first and second main surfaces of the semiconductor substrate, and the capacitor structure is formed on the at least one main surface. The structure has a structure in which the first conductor, the insulator, and the second conductor are sequentially stacked from the main surface side.

請求項１に記載の発明によれば、貫通型コンデンサは、ＩＣおよびヒートシンクの間に配置されている。このため、ヒートシンクに高周波ノイズが到来しても、貫通型コンデンサにより除去することが可能になる。これに加えて、貫通型コンデンサは、ＩＣから発生する熱をヒートシンクに伝える。このため、ＩＣから発生する熱をヒートシンクから放熱することができる。   According to the first aspect of the present invention, the feedthrough capacitor is disposed between the IC and the heat sink. For this reason, even if high-frequency noise arrives at the heat sink, it can be removed by the feedthrough capacitor. In addition, the feedthrough capacitor transfers heat generated from the IC to the heat sink. For this reason, the heat generated from the IC can be dissipated from the heat sink.

ここで、ヒートシンクがＩＣに接触した状態でＩＣに貫通型コンデンサが搭載される場合には、ＩＣとしてそのサイズが非常に大きなものが必要になる。   Here, when the feedthrough capacitor is mounted on the IC in a state where the heat sink is in contact with the IC, an IC having a very large size is required.

これに対して、請求項１に記載の発明では、貫通型コンデンサは、ＩＣおよびヒートシンクの間に配置されている。このため、ＩＣにおいて、貫通型コンデンサおよびヒートシンクが占有する面積を小さくすることができる。よって、小さなサイズのＩＣを請求項１に記載の発明に適用することが可能になる。   On the other hand, in the invention according to the first aspect, the feedthrough capacitor is disposed between the IC and the heat sink. For this reason, in the IC, the area occupied by the feedthrough capacitor and the heat sink can be reduced. Therefore, an IC with a small size can be applied to the invention described in claim 1.

以上により、小さなサイズのＩＣを用いた場合でも、ＩＣから発生した熱をヒートシンクから放熱させつつ、ヒートシンクに進入した高周波ノイズを除去することが可能になる。   As described above, even when a small-sized IC is used, it is possible to remove high-frequency noise that has entered the heat sink while dissipating the heat generated from the IC from the heat sink.

請求項３に記載の発明では、ＩＣ（２）と、前記ＩＣに接合されて、かつ前記ＩＣから発生する熱を放熱するヒートシンクとして機能する貫通型コンデンサ（４）と、を備え、
前記貫通型コンデンサは、
第１の主面（１１）と第２の主面（１２）とが表裏の関係にある半導体基板（１０）を備え、
前記半導体基板には前記第１、第２の主面の間を貫通する貫通穴（３０）が設けられており、
前記貫通穴には、当該穴の内面側に位置し当該内面を被覆する筒状の第１の導電体（４０）と、前記第１の導電体の中空部に位置し前記第１の導電体の内面を被覆する筒状の絶縁体（５０）と、前記絶縁体の中空部に位置し前記絶縁体の内面を被覆する第２の導電体（６０）とが充填されて、前記両導電体間に前記絶縁体が介在してなるキャパシタ構造体（２０）が形成されており、
前記キャパシタ構造体は、前記貫通穴の内部から前記半導体基板の前記第１、第２の主面の少なくとも一方の主面にまで連続して形成され、当該少なくとも一方の主面においては、前記キャパシタ構造体は、当該主面側から前記第１の導電体、前記絶縁体、前記第２の導電体が順次積層された構成になっていることを特徴とする。 The invention according to claim 3 includes an IC (2) and a feedthrough capacitor (4) that is joined to the IC and functions as a heat sink that dissipates heat generated from the IC.
The feedthrough capacitor is
A first main surface (11) and a second main surface (12) comprising a semiconductor substrate (10) in a front-back relationship;
The semiconductor substrate is provided with a through hole (30) penetrating between the first and second main surfaces,
The through hole has a cylindrical first conductor (40) that is located on the inner surface side of the hole and covers the inner surface, and the first conductor that is located in a hollow portion of the first conductor. A cylindrical insulator (50) that covers the inner surface of the insulator and a second conductor (60) that is located in the hollow portion of the insulator and covers the inner surface of the insulator, A capacitor structure (20) having the insulator interposed therebetween is formed,
The capacitor structure is continuously formed from the inside of the through hole to at least one main surface of the first and second main surfaces of the semiconductor substrate, and the capacitor structure is formed on the at least one main surface. The structure has a structure in which the first conductor, the insulator, and the second conductor are sequentially stacked from the main surface side.

請求項３に記載の発明によれば、ヒートシンクとして機能する貫通型コンデンサにＩＣが接合されている。このため、ヒートシンクとしての貫通型コンデンサに高周波ノイズが到来しても、貫通型コンデンサにより高周波ノイズを除去することが可能になる。これに加えて、貫通型コンデンサは、ＩＣから発生する熱をヒートシンクとして放熱することができる。   According to the third aspect of the present invention, the IC is joined to the feedthrough capacitor that functions as a heat sink. For this reason, even if high frequency noise arrives at the feedthrough capacitor as a heat sink, it is possible to remove the high frequency noise by the feedthrough capacitor. In addition, the feedthrough capacitor can dissipate heat generated from the IC as a heat sink.

ここで、請求項３に記載の発明では、貫通型コンデンサにＩＣが接合されている。このため、請求項１に記載の発明と同様に、ＩＣにおいて、貫通型コンデンサおよびヒートシンクが占有する面積を小さくすることができる。よって、小さなサイズのＩＣを請求項３に記載の発明に適用することが可能になる。したがって、小さなサイズのＩＣを用いた場合でも、ＩＣから発生した熱をヒートシンクから放熱させつつ、貫通型コンデンサに進入した高周波ノイズを除去することが可能になる。   In the third aspect of the present invention, the IC is joined to the feedthrough capacitor. Therefore, similarly to the first aspect of the invention, the area occupied by the feedthrough capacitor and the heat sink can be reduced in the IC. Therefore, an IC with a small size can be applied to the invention described in claim 3. Therefore, even when a small-sized IC is used, it is possible to remove high-frequency noise that has entered the feedthrough capacitor while dissipating heat generated from the IC from the heat sink.

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.

本発明の第１実施形態における電子装置の断面構成を示す図である。It is a figure which shows the cross-sectional structure of the electronic device in 1st Embodiment of this invention. 図１の貫通コンデンサを示す図である。It is a figure which shows the feedthrough capacitor of FIG. 本発明の第２実施形態における電子装置の断面構成を示す図である。It is a figure which shows the cross-sectional structure of the electronic device in 2nd Embodiment of this invention. 本発明の第３実施形態における電子装置の断面構成を示す図である。It is a figure which shows the cross-sectional structure of the electronic device in 3rd Embodiment of this invention. 本発明の第４実施形態における電子装置の断面構成を示す図である。It is a figure which shows the cross-sectional structure of the electronic device in 4th Embodiment of this invention.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１、図２に本発明の電子装置１の第１実施形態を示す。電子装置１は、図１に示すように、ＩＣ２、ヒートシンク３、および貫通型コンデンサ４を備える。 (First embodiment)
1 and 2 show a first embodiment of an electronic apparatus 1 according to the present invention. As shown in FIG. 1, the electronic device 1 includes an IC 2, a heat sink 3, and a feedthrough capacitor 4.

ＩＣ２は、薄板状に形成されて、半導体基板２ｂに対して表面２ｄ側に電子回路層２ｅを実装されてなる半導体集積回路である。電子回路層２ｅは、電子回路を構成するものである。ヒートシンク３は、ＩＣ２から発生する熱を放熱するものである。貫通型コンデンサ４は、ＩＣ２から発生する熱をヒートシンク３に伝えるとともに、ヒートシンク３から伝わる高周波ノイズを除去する。貫通型コンデンサ４は、特開２０１２−８９７４３号公報の電子装置と実質的に同様であるため、以下、貫通型コンデンサ４の構造の概略について図２を用いて説明する。   The IC 2 is a semiconductor integrated circuit that is formed in a thin plate shape and has an electronic circuit layer 2e mounted on the surface 2d side with respect to the semiconductor substrate 2b. The electronic circuit layer 2e constitutes an electronic circuit. The heat sink 3 radiates heat generated from the IC 2. The feedthrough capacitor 4 transmits heat generated from the IC 2 to the heat sink 3 and removes high-frequency noise transmitted from the heat sink 3. Since the feedthrough capacitor 4 is substantially the same as the electronic device disclosed in Japanese Patent Application Laid-Open No. 2012-89743, an outline of the structure of the feedthrough capacitor 4 will be described below with reference to FIG.

貫通型コンデンサ４は、図２に示すように、半導体基板１０を備える。半導体基板１０は、シリコン半導体などからなる板状を成すもので、第１の主面を表面１１、これとは反対側の第２の主面を裏面１２とするものである。半導体基板１０には、表裏両主面１１、１２間を貫通し、表裏両主面１１、１２に開口する貫通穴３０が複数個設けられている。この貫通穴３０は、１個でもかまわないが、ここでは図１に示されるように、複数個の貫通穴３０が設けられている。ここでは、貫通穴３０は開口形状が円である円形穴であるが、貫通穴３０としては、その他、開口形状が角形の穴などであってもかまわない。   The feedthrough capacitor 4 includes a semiconductor substrate 10 as shown in FIG. The semiconductor substrate 10 has a plate shape made of a silicon semiconductor or the like, and has a first main surface as a front surface 11 and a second main surface opposite to the front surface 11 as a back surface 12. The semiconductor substrate 10 is provided with a plurality of through holes 30 that penetrate between the front and back main surfaces 11 and 12 and open to the front and back main surfaces 11 and 12. The number of the through holes 30 may be one, but here, as shown in FIG. 1, a plurality of through holes 30 are provided. Here, the through hole 30 is a circular hole whose opening shape is a circle, but the through hole 30 may be a hole whose opening shape is a square or the like.

また、各々の貫通穴３０においては、貫通穴３０の内面側に位置し当該内面を被覆する筒状の第１の導電体４０と、第１の導電体４０の中空部に位置し第１の導電体４０の内面を被覆する筒状の絶縁体５０と、絶縁体５０の中空部に位置し絶縁体５０の内面を被覆する第２の導電体６０とが貫通穴３０毎に充填されている。   Moreover, in each through-hole 30, it is located in the inner surface side of the through-hole 30, the cylindrical 1st conductor 40 which coat | covers the said inner surface, and it is located in the hollow part of the 1st conductor 40, and is 1st. A cylindrical insulator 50 that covers the inner surface of the conductor 40 and a second conductor 60 that is located in the hollow portion of the insulator 50 and covers the inner surface of the insulator 50 are filled for each through hole 30. .

なお、本実施形態では、第１の導電体４０および第２の導電体６０として、アルミニウムや銅などの金属材料が用いられる。   In the present embodiment, a metal material such as aluminum or copper is used as the first conductor 40 and the second conductor 60.

貫通穴３０の内部にて、第２の導電体６０は絶縁体５０の中空部の全体に充填されている。つまり、貫通穴３０内にて、第１の導電体４０および絶縁体５０により２重円筒が形成され、その中空部を中実円柱状の第２の導電体６０が埋めている状態となっている。   Inside the through hole 30, the second conductor 60 is filled in the entire hollow portion of the insulator 50. That is, a double cylinder is formed in the through hole 30 by the first conductor 40 and the insulator 50, and the hollow conductor is filled with the second conductor 60 having a solid columnar shape. Yes.

絶縁体５０は、両導電体４０、６０間に介在し、これら両導電体４０、６０間を電気的に絶縁している。それにより、両導電体４０、６０間に絶縁体５０が介在してなるキャパシタ構造体２０が形成されている。キャパシタ構造体２０は、貫通穴３０の深さ方向の全体に亘って形成されている。   The insulator 50 is interposed between the two conductors 40 and 60 and electrically insulates between the two conductors 40 and 60. Thereby, the capacitor structure 20 is formed in which the insulator 50 is interposed between the two conductors 40 and 60. The capacitor structure 20 is formed over the entire depth direction of the through hole 30.

キャパシタ構造体２０は、貫通穴３０の内部から半導体基板１０の表面１１にまで連続して形成されている。表面１１においては、キャパシタ構造体２０は、表面１１側から第１の導電体４０、絶縁体５０、第２の導電体６０が順次積層された構成とされている。   The capacitor structure 20 is continuously formed from the inside of the through hole 30 to the surface 11 of the semiconductor substrate 10. On the surface 11, the capacitor structure 20 has a configuration in which a first conductor 40, an insulator 50, and a second conductor 60 are sequentially stacked from the surface 11 side.

このように構成されるキャパシタ構造体２０は、貫通穴３０から半導体基板１０の表面１１まではみ出して拡がったものとされている。つまり、キャパシタ構造体２０の静電容量（キャパシタンス）は、キャパシタ構造体２０のうち貫通穴３０に位置する部位の静電容量と表面１１に位置する部位の静電容量との合計とされている。   The capacitor structure 20 configured as described above is extended from the through hole 30 to the surface 11 of the semiconductor substrate 10. That is, the capacitance (capacitance) of the capacitor structure 20 is the sum of the capacitance of the part located in the through hole 30 and the capacitance of the part located in the surface 11 of the capacitor structure 20. .

また、上述したように、半導体基板１０には、複数個の貫通穴３０が設けられており、各々の貫通穴３０についてキャパシタ構造体２０が貫通穴３０の内部から半導体基板１０の表面１１にまで連続して形成されている。このため、各々のキャパシタ構造体２０では、各々の第１の導電体４０が接続され、各々の第２の導電体６０が接続されている。各々のキャパシタ構造体２０では、各々の絶縁体５０が接続されている。このことにより、各々のキャパシタ構造体２０が電気的に接続されていることになる。   Further, as described above, the semiconductor substrate 10 is provided with a plurality of through holes 30, and the capacitor structure 20 extends from the inside of the through hole 30 to the surface 11 of the semiconductor substrate 10 for each through hole 30. It is formed continuously. For this reason, in each capacitor structure 20, each 1st conductor 40 is connected and each 2nd conductor 60 is connected. In each capacitor structure 20, each insulator 50 is connected. As a result, each capacitor structure 20 is electrically connected.

このように構成される貫通型コンデンサ４のうち表面１１側とＩＣ２の裏面２ａとの間が熱伝導性接着剤によって接着されている（図１参照）。このため、貫通型コンデンサ４とＩＣ２との間には、接着剤層５ａが形成されることになる。当該熱伝導性接着剤は、電気絶縁材料からなるもので、優れた熱伝導性を有する。これにより、貫通型コンデンサ４とＩＣ２との間で優れた熱伝導性を保ちつつ、貫通型コンデンサ４とＩＣ２との間の電気絶縁を図ることができる。   In the feedthrough capacitor 4 configured as described above, the surface 11 side and the back surface 2a of the IC 2 are bonded by a heat conductive adhesive (see FIG. 1). For this reason, an adhesive layer 5a is formed between the feedthrough capacitor 4 and the IC2. The heat conductive adhesive is made of an electrically insulating material and has excellent heat conductivity. Thereby, electrical insulation between the feedthrough capacitor 4 and the IC 2 can be achieved while maintaining excellent thermal conductivity between the feedthrough capacitor 4 and the IC 2.

一方、貫通型コンデンサ４のうち裏面１２側とヒートシンク３との間が熱伝導性接着剤によって接着されている。このため、貫通型コンデンサ４とヒートシンク３との間には、接着剤層５ｂが形成されることになる。当該熱伝導性接着剤は、上述の如く、電気絶縁材料からなるもので、優れた熱伝導性を有する。これにより、貫通型コンデンサ４とヒートシンク３との間で優れた熱伝導性を保ちつつ、貫通型コンデンサ４とヒートシンク３との間の電気絶縁を図ることができる。   On the other hand, the back surface 12 side of the feedthrough capacitor 4 and the heat sink 3 are bonded by a heat conductive adhesive. For this reason, the adhesive layer 5 b is formed between the feedthrough capacitor 4 and the heat sink 3. As described above, the heat conductive adhesive is made of an electrically insulating material and has excellent heat conductivity. As a result, it is possible to achieve electrical insulation between the feedthrough capacitor 4 and the heat sink 3 while maintaining excellent thermal conductivity between the feedthrough capacitor 4 and the heat sink 3.

本実施形態では、接着剤層５ａが介在するＩＣ２および貫通型コンデンサ４の間にはコンデンサが形成される。このように形成されるコンデンサを以下、便宜的に寄生コンデンサという。   In the present embodiment, a capacitor is formed between the IC 2 and the feedthrough capacitor 4 in which the adhesive layer 5a is interposed. The capacitor thus formed is hereinafter referred to as a parasitic capacitor for convenience.

ここで、接着剤層５ａの誘電率よりも、各々のキャパシタ構造体２０の全体の誘電率の方が大きくなっている。各々のキャパシタ構造体２０の全体の誘電率とは、各々のキャパシタ構造体２０の絶縁体５０を合計した誘電体の誘電率のことである。このため、寄生コンデンサの静電容量よりも、各々のキャパシタ構造体２０の静電容量の合計が大きくなっている。これに伴い、寄生コンデンサのインピーダンスよりも、各々のキャパシタ構造体２０の全体のインピーダンスの方が小さくなっている。各々のキャパシタ構造体２０の全体のインピーダンスとは、各々のキャパシタ構造体２０のインピーダンスを合成したものである。   Here, the dielectric constant of each capacitor structure 20 is larger than the dielectric constant of the adhesive layer 5a. The total dielectric constant of each capacitor structure 20 is the dielectric constant of the dielectric obtained by adding up the insulators 50 of each capacitor structure 20. For this reason, the total capacitance of each capacitor structure 20 is larger than the capacitance of the parasitic capacitor. Accordingly, the overall impedance of each capacitor structure 20 is smaller than the impedance of the parasitic capacitor. The total impedance of each capacitor structure 20 is a combination of the impedances of the capacitor structures 20.

本実施形態では、第１の導電体４０がグランドに接続されている。具体的には、第１の導電体４０のうち表面１１側にはパッド７０が設けられ、パッド７０がワイヤ（電線）Ｙ１によってグランドに接続されている。なお、ＩＣ２の電子回路層には、パッド７１が設けられ、パッド７１がワイヤＹ２によって他の電子回路に接続されている。   In the present embodiment, the first conductor 40 is connected to the ground. Specifically, a pad 70 is provided on the surface 11 side of the first conductor 40, and the pad 70 is connected to the ground by a wire (electric wire) Y1. Note that a pad 71 is provided on the electronic circuit layer of IC2, and the pad 71 is connected to another electronic circuit by a wire Y2.

次に、本実施形態の電子装置１の作動について説明する。   Next, the operation of the electronic device 1 of this embodiment will be described.

まず、ＩＣ２の動作に伴って熱を発生する。この熱は、図１中の矢印Ａの如く、貫通型コンデンサ４の第２の導電体６０を通してヒートシンク３に伝達される。この伝達される熱はヒートシンク３から放熱される。   First, heat is generated with the operation of the IC 2. This heat is transmitted to the heat sink 3 through the second conductor 60 of the feedthrough capacitor 4 as indicated by an arrow A in FIG. This transmitted heat is dissipated from the heat sink 3.

また、各々のキャパシタ構造体２０の全体のインピーダンスの方が、上述の如く、寄生コンデンサのインピーダンスよりも、小さくなっている。このため、矢印Ｂの如く、外部から高周波ノイズがヒートシンク３に到来しても、この高周波ノイズは、キャパシタ構造体２０の第２の導電体６０に伝搬して、この伝搬した高周波ノイズは、矢印Ｃの如く、第２の導電体６０から絶縁体５０、および第１の導電体４０を通してグランドに伝搬する。このことにより、ヒートシンク３に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ４によって除去することができる。   Further, as described above, the overall impedance of each capacitor structure 20 is smaller than the impedance of the parasitic capacitor. For this reason, even if high-frequency noise arrives at the heat sink 3 from the outside as indicated by the arrow B, this high-frequency noise propagates to the second conductor 60 of the capacitor structure 20, and this propagated high-frequency noise is As in C, it propagates from the second conductor 60 to the ground through the insulator 50 and the first conductor 40. As a result, even if high frequency noise arrives at the heat sink 3, the high frequency noise that has arrived can be removed by the feedthrough capacitor 4.

以上説明した本実施形態によれば、電子装置１では、ＩＣ２およびヒートシンク３の間には、貫通型コンデンサ４が配置されている。貫通型コンデンサ４は、ＩＣ２から発生した熱をヒートシンク３に伝えることができる。このため、ＩＣ２から発生した熱をヒートシンク３から放熱することができる。これに加えて、ヒートシンク３に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ４によって除去することができる。   According to the embodiment described above, in the electronic device 1, the feedthrough capacitor 4 is arranged between the IC 2 and the heat sink 3. The feedthrough capacitor 4 can transfer heat generated from the IC 2 to the heat sink 3. For this reason, the heat generated from the IC 2 can be radiated from the heat sink 3. In addition, even if high frequency noise arrives at the heat sink 3, the incoming high frequency noise can be removed by the feedthrough capacitor 4.

ここで、ヒートシンク３がＩＣ２に接触した状態でＩＣ２に貫通型コンデンサ４が搭載される場合には、ＩＣ２としてそのサイズが非常に大きなものが必要になる。   Here, when the feedthrough capacitor 4 is mounted on the IC 2 in a state where the heat sink 3 is in contact with the IC 2, a very large IC 2 is required.

これに対して、本実施形態では、貫通型コンデンサ４は、ＩＣ２およびヒートシンク３の間に配置されている。このため、ＩＣ２において、貫通型コンデンサ４およびヒートシンク３が占有する面積を小さくすることができる。よって、例えば、小さなサイズのＩＣを本発明に適用することが可能になる。   On the other hand, in this embodiment, the feedthrough capacitor 4 is disposed between the IC 2 and the heat sink 3. For this reason, in the IC 2, the area occupied by the feedthrough capacitor 4 and the heat sink 3 can be reduced. Therefore, for example, a small-sized IC can be applied to the present invention.

以上により、モールドＩＣなどの小さなサイズのＩＣ２を用いた場合でも、ＩＣ２から発生した熱をヒートシンク３から放熱させつつ、貫通型コンデンサ４によってヒートシンク３に到来した高周波ノイズを除去することが可能になる。   As described above, even when a small-sized IC 2 such as a mold IC is used, it is possible to remove high-frequency noise that has arrived at the heat sink 3 by the feedthrough capacitor 4 while dissipating the heat generated from the IC 2 from the heat sink 3. .

（第２実施形態）
上記第１実施形態では、貫通型コンデンサ４とＩＣ２との間を接着剤により接着し、かつ貫通型コンデンサ４とヒートシンク３との間を接着剤により接着した例について説明したが、これに代えて、本実施形態では、貫通型コンデンサ４とＩＣ２との間が直接接合され、貫通型コンデンサ４とヒートシンク３との間が直接接合されている。 (Second Embodiment)
In the first embodiment, the example in which the feedthrough capacitor 4 and the IC 2 are bonded by an adhesive and the feedthrough capacitor 4 and the heat sink 3 are bonded by an adhesive has been described. In this embodiment, the feedthrough capacitor 4 and the IC 2 are directly joined, and the feedthrough capacitor 4 and the heat sink 3 are joined directly.

図３に本発明の本実施形態における電子装置１の断面構成を示す。   FIG. 3 shows a cross-sectional configuration of the electronic device 1 in this embodiment of the present invention.

本実施形態では、上記第１実施形態と同様、ＩＣ２およびヒートシンク３の間には、貫通型コンデンサ４が配置されている。   In the present embodiment, as in the first embodiment, a feedthrough capacitor 4 is disposed between the IC 2 and the heat sink 3.

ここで、貫通型コンデンサ４とＩＣ２との間が熱圧着により直接接合され、貫通型コンデンサ４とヒートシンク３との間が熱圧着により直接接合されている。   Here, the feedthrough capacitor 4 and the IC 2 are directly joined by thermocompression bonding, and the feedthrough capacitor 4 and the heat sink 3 are joined directly by thermocompression bonding.

ＩＣ２は、半導体基板２ｂと、半導体基板２ｂに対して板厚方向の裏面２ａ側に配置されて酸化膜などから形成される電気絶縁層２ｃと、半導体基板２ｂに対して板厚方向の表面２ｄ側に配置されて電子回路を構成する電子回路層２ｅとを備える。このため、ＩＣ２を構成する電子回路層２ｄと貫通型コンデンサ４との間に電気絶縁を図ることができる。   The IC 2 includes a semiconductor substrate 2b, an electrical insulating layer 2c formed from an oxide film and disposed on the back surface 2a side in the thickness direction with respect to the semiconductor substrate 2b, and a surface 2d in the thickness direction with respect to the semiconductor substrate 2b. And an electronic circuit layer 2e which is disposed on the side and forms an electronic circuit. For this reason, electrical insulation can be achieved between the electronic circuit layer 2 d constituting the IC 2 and the feedthrough capacitor 4.

電気絶縁層２ｂが介在する電子回路層２ｄと貫通型コンデンサ４の間には、コンデンサが形成される。このように形成されるコンデンサを以下、便宜的に寄生コンデンサという。   A capacitor is formed between the electronic circuit layer 2d with the electrical insulating layer 2b interposed therebetween and the feedthrough capacitor 4. The capacitor thus formed is hereinafter referred to as a parasitic capacitor for convenience.

ここで、電気絶縁層２ｃの誘電率よりも、各々のキャパシタ構造体２０の全体の誘電率の方が大きくなっている。このため、寄生コンデンサの静電容量よりも、各々のキャパシタ構造体２０の静電容量の合計が大きくなっている。これに伴い、寄生コンデンサのインピーダンスよりも、各々のキャパシタ構造体２０の全体のインピーダンスの方が小さくなっている。このことにより、ヒートシンク３に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ４の第２の導電体６０から絶縁体５０、および第１の導電体４０を通してグランドに伝搬させることができる。このことにより、ヒートシンク３に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ４によって除去することができる。   Here, the overall dielectric constant of each capacitor structure 20 is larger than the dielectric constant of the electrical insulating layer 2c. For this reason, the total capacitance of each capacitor structure 20 is larger than the capacitance of the parasitic capacitor. Accordingly, the overall impedance of each capacitor structure 20 is smaller than the impedance of the parasitic capacitor. As a result, even if high-frequency noise arrives at the heat sink 3, this incoming high-frequency noise is propagated from the second conductor 60 of the feedthrough capacitor 4 to the ground through the insulator 50 and the first conductor 40. Can do. As a result, even if high frequency noise arrives at the heat sink 3, the high frequency noise that has arrived can be removed by the feedthrough capacitor 4.

以上説明した本実施形態によれば、上記第１実施形態と同様、ＩＣ２およびヒートシンク３の間には、貫通型コンデンサ４が配置されている。貫通型コンデンサ４は、ＩＣ２から発生した熱を通してヒートシンク３に伝えることができる。このため、ＩＣ２から発生した熱をヒートシンク３から放熱することができる。そして、貫通型コンデンサ４とＩＣ２との間が熱圧着により直接接合されているものの、電気絶縁層２ｂが介在する電子回路層２ｄと貫通型コンデンサ４の間に形成される寄生コンデンサのインピーダンスよりも、各々のキャパシタ構造体２０の全体のインピーダンスの方が小さくなっている。このことにより、ヒートシンク３に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ４によって除去することができる。よって、上記第１実施形態と同様の効果を得ることができる。   According to the present embodiment described above, the feedthrough capacitor 4 is disposed between the IC 2 and the heat sink 3 as in the first embodiment. The feedthrough capacitor 4 can transmit heat generated from the IC 2 to the heat sink 3. For this reason, the heat generated from the IC 2 can be radiated from the heat sink 3. Although the feedthrough capacitor 4 and the IC 2 are directly joined by thermocompression bonding, the impedance of the parasitic capacitor formed between the electronic circuit layer 2d and the feedthrough capacitor 4 with the electrical insulating layer 2b interposed therebetween. The overall impedance of each capacitor structure 20 is smaller. As a result, even if high frequency noise arrives at the heat sink 3, the high frequency noise that has arrived can be removed by the feedthrough capacitor 4. Therefore, the same effect as the first embodiment can be obtained.

（第３実施形態）
上記第２実施形態では、電子装置１を貫通型コンデンサ４、ＩＣ２、およびヒートシンク３とから構成した例について説明したが、これに代えて、本実施形態では、図３のヒートシンク３を削除し、電子装置１を貫通型コンデンサ４、およびＩＣ２から構成した例について説明する。 (Third embodiment)
In the second embodiment, the example in which the electronic device 1 includes the feedthrough capacitor 4, the IC 2, and the heat sink 3 has been described. Instead, in the present embodiment, the heat sink 3 in FIG. An example in which the electronic device 1 is constituted by the feedthrough capacitor 4 and the IC 2 will be described.

図４に本発明の本実施形態における電子装置１の断面構成を示す。図４において、図１と同一符号のものは同一物を示し、その説明を省略する。   FIG. 4 shows a cross-sectional configuration of the electronic device 1 according to this embodiment of the present invention. In FIG. 4, the same reference numerals as those in FIG.

本実施形態では、ＩＣ２が発生した熱が貫通型コンデンサ４に伝わると、貫通型コンデンサ４がＩＣ２から伝わる熱を放熱するヒートシンクとして機能する。   In the present embodiment, when the heat generated by the IC 2 is transmitted to the feedthrough capacitor 4, the feedthrough capacitor 4 functions as a heat sink that dissipates the heat transferred from the IC 2.

これに加えて、高周波ノイズがキャパシタ構造体２０の第２の導電体６０に伝搬しても、この伝搬した高周波ノイズは、第２の導電体６０から絶縁体５０、および第１の導電体４０を通してグランドに伝搬する。このことにより、ヒートシンク３に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ４によって除去することができる。   In addition, even if high-frequency noise propagates to the second conductor 60 of the capacitor structure 20, the propagated high-frequency noise is transmitted from the second conductor 60 to the insulator 50 and the first conductor 40. Propagate through to ground. As a result, even if high frequency noise arrives at the heat sink 3, the high frequency noise that has arrived can be removed by the feedthrough capacitor 4.

以上説明した本実施形態によれば、上記第２実施形態の電子装置１からヒートシンク３を削除しても、貫通型コンデンサ４がＩＣ２から伝わる熱を放熱するヒートシンクとして機能するとともに、外部から到来した高周波ノイズを貫通型コンデンサ４によって除去することができる。このため、上記第２実施形態と同様の効果を得ることができる。   According to the present embodiment described above, even if the heat sink 3 is deleted from the electronic device 1 of the second embodiment, the feedthrough capacitor 4 functions as a heat sink that dissipates the heat transmitted from the IC 2 and arrives from the outside. High frequency noise can be removed by the feedthrough capacitor 4. For this reason, the effect similar to the said 2nd Embodiment can be acquired.

本実施形態では、上記第１、２の実施形態で用いられるヒートシンク３が用いられていない。このため、貫通型コンデンサ４とヒートシンク３との間を接着（或いは接合）する工程が不要になる。このため、製造コストの低減化することができる。   In this embodiment, the heat sink 3 used in the first and second embodiments is not used. This eliminates the need for bonding (or bonding) between the feedthrough capacitor 4 and the heat sink 3. For this reason, manufacturing cost can be reduced.

（第４実施形態）
上記第１実施形態では、貫通型コンデンサ４においてヒートシンク３に到来した高周波ノイズを除去するためのキャパシタ構造体２０を設けた例について説明したが、これに加えて、本実施形態では、貫通型コンデンサ４がＩＣ２の電子回路層２ｅとともに電子回路を構成するキャパシタ構造体を構成する例について説明する。 (Fourth embodiment)
In the first embodiment, the example in which the capacitor structure 20 for removing the high frequency noise that has arrived at the heat sink 3 in the feedthrough capacitor 4 has been described. In addition, in this embodiment, the feedthrough capacitor An example will be described in which 4 constitutes a capacitor structure constituting an electronic circuit together with the electronic circuit layer 2e of IC2.

図５に、本発明の本実施形態における電子装置１の断面構成を示す。図５において、図１と同一符号のものは同一物を示し、その説明を省略する。   FIG. 5 shows a cross-sectional configuration of the electronic device 1 according to this embodiment of the present invention. In FIG. 5, the same reference numerals as those in FIG.

貫通型コンデンサ４が、複数のキャパシタ構造体２０以外に複数のキャパシタ構造体２０Ａ（図中２つのキャパシタ構造体２０Ａを示す）を備える。   The feedthrough capacitor 4 includes a plurality of capacitor structures 20 </ b> A (two capacitor structures 20 </ b> A are shown in the drawing) in addition to the plurality of capacitor structures 20.

複数のキャパシタ構造体２０Ａの第２の導電体６０は、ＩＣ２の電子回路層２ｅに接続されている。本実施形態では、電子回路層２ｅにはパッド７３が設けられ、キャパシタ構造体２０Ａの第２の導電体６０にはパッド７４、７５が設けられている。パッド７３、７４の間がワイヤＹ４によって接続されている。パッド７５はワイヤＹ５によって他の電子回路に接続されている。   The second conductors 60 of the plurality of capacitor structures 20A are connected to the electronic circuit layer 2e of the IC2. In the present embodiment, a pad 73 is provided on the electronic circuit layer 2e, and pads 74 and 75 are provided on the second conductor 60 of the capacitor structure 20A. The pads 73 and 74 are connected by a wire Y4. The pad 75 is connected to another electronic circuit by a wire Y5.

複数のキャパシタ構造体２０Ａは、ＩＣ２の電子回路層２ｅとともに電子回路を構成する。複数のキャパシタ構造体２０Ａは、それぞれ、キャパシタ構造体２０と同様に構成されている。複数のキャパシタ構造体２０Ａは、ＩＣ２とヒートシンク３との間からオフセットした位置に配置されている。   The plurality of capacitor structures 20A constitute an electronic circuit together with the electronic circuit layer 2e of IC2. Each of the plurality of capacitor structures 20 </ b> A is configured similarly to the capacitor structure 20. The plurality of capacitor structures 20 </ b> A are arranged at positions offset from between the IC 2 and the heat sink 3.

ここで、複数のキャパシタ構造体２０Ａを構成する第１の導電体４０と複数のキャパシタ構造体２０を構成する第１の導電体４０とが分離されている。複数のキャパシタ構造体２０Ａを構成する第２の導電体６０と、複数のキャパシタ構造体２０を構成する第２の導電体６０とが分離されている。このことにより、キャパシタ構造体２０Ａとキャパシタ構造体２０とが電気的に分離されていることになる。   Here, the first conductor 40 constituting the plurality of capacitor structures 20A and the first conductor 40 constituting the plurality of capacitor structures 20 are separated. The second conductor 60 constituting the plurality of capacitor structures 20A and the second conductor 60 constituting the plurality of capacitor structures 20 are separated. As a result, the capacitor structure 20A and the capacitor structure 20 are electrically separated.

また、複数のキャパシタ構造体２０Ａの第１の導電体４０は、グランドに接続されている。本実施形態のキャパシタ構造体２０Ａの第１の導電体４０にはパッド７２が配置されている。パッド７２はワイヤＹ３によってグランドに接続されている。ワイヤＹ３は、ワイヤＹ１と分離してグランドに接続されている。このことにより、キャパシタ構造体２０Ａの第１の導電体４０とキャパシタ構造体２０の第１の導電体４０とは分離してグランドに接続されていることになる。   Further, the first conductors 40 of the plurality of capacitor structures 20A are connected to the ground. A pad 72 is disposed on the first conductor 40 of the capacitor structure 20A of the present embodiment. The pad 72 is connected to the ground by a wire Y3. The wire Y3 is separated from the wire Y1 and connected to the ground. As a result, the first conductor 40 of the capacitor structure 20A and the first conductor 40 of the capacitor structure 20 are separated and connected to the ground.

以上説明した本実施形態によれば、貫通型コンデンサ４は、上記第１実施形態におけるキャパシタ構造体２０以外に、キャパシタ構造体２０Ａを備える。キャパシタ構造体２０Ａは、ＩＣ２の電子回路層２ｅとともに電子回路を構成する。このため、上記第１実施形態と同様の作用効果を得ることができるとともに、キャパシタ構造体２０およびキャパシタ構造体２０Ａを１チップ化したものを貫通型コンデンサ４として提供することができる。これにより、電子装置１の低コスト化を図ることができる。   According to the present embodiment described above, the feedthrough capacitor 4 includes the capacitor structure 20A in addition to the capacitor structure 20 in the first embodiment. The capacitor structure 20A constitutes an electronic circuit together with the electronic circuit layer 2e of the IC2. For this reason, the same effect as the first embodiment can be obtained, and the capacitor structure 20 and the capacitor structure 20A on one chip can be provided as the feedthrough capacitor 4. Thereby, cost reduction of the electronic device 1 can be achieved.

ここで、キャパシタ構造体２０Ａの第１の導電体４０とキャパシタ構造体２０の第１の導電体４０とが接続されてグランドに接続される場合には、ＩＣ２は、ヒートシンク３からキャパシタ構造体２０を通してグランドに流れる高周波ノイズの影響を受ける恐れがある。   Here, when the first conductor 40 of the capacitor structure 20A and the first conductor 40 of the capacitor structure 20 are connected to the ground, the IC 2 is connected to the capacitor structure 20 from the heat sink 3. There is a risk of being affected by high-frequency noise flowing through the ground.

これに対して、本実施形態では、キャパシタ構造体２０Ａの第１の導電体４０とキャパシタ構造体２０の第１の導電体４０とが分離してグランドに接続されていることになる。このため、ＩＣ２は、ヒートシンク３からキャパシタ構造体２０を通してグランドに流れる高周波ノイズの影響を受け難くなる。   On the other hand, in the present embodiment, the first conductor 40 of the capacitor structure 20A and the first conductor 40 of the capacitor structure 20 are separated and connected to the ground. For this reason, the IC 2 is less susceptible to high frequency noise flowing from the heat sink 3 through the capacitor structure 20 to the ground.

（他の実施形態）
上記第１〜４の実施形態では、キャパシタ構造体２０として、貫通穴３０から半導体基板１０の表面１１まではみ出して拡がるように形成したものを用いた例について説明したが、これに代えて、キャパシタ構造体２０は、貫通穴３０から半導体基板１０の裏面１２まではみ出して拡がるように形成したものを用いてもよい。或いは、キャパシタ構造体２０として、貫通穴３０から半導体基板１０の表面１１、裏面１２のそれぞれまではみ出して拡がるように形成したものを用いてもよい。 (Other embodiments)
In the first to fourth embodiments, the capacitor structure 20 has been described using an example in which the capacitor structure 20 is formed so as to protrude from the through hole 30 to the surface 11 of the semiconductor substrate 10. The structure 20 may be formed so as to extend from the through hole 30 to the back surface 12 of the semiconductor substrate 10. Alternatively, the capacitor structure 20 may be formed so as to protrude from the through hole 30 to each of the front surface 11 and the back surface 12 of the semiconductor substrate 10.

上記第１〜４の実施形態では、ＩＣ２を基板１０の表面１１側に配置した例について説明したが、ＩＣ２を基板１０の側部側に配置してもよい。   In the first to fourth embodiments, the example in which the IC 2 is disposed on the surface 11 side of the substrate 10 has been described. However, the IC 2 may be disposed on the side portion side of the substrate 10.

上記第３実施形態では、貫通型コンデンサ４およびＩＣ２の間を直接接合した例について説明したが、これに代えて、貫通型コンデンサ４およびＩＣ２の間を熱伝導性接着剤により接着してもよい。   In the third embodiment, the example in which the feedthrough capacitor 4 and the IC 2 are directly joined has been described. Alternatively, the feedthrough capacitor 4 and the IC 2 may be bonded with a heat conductive adhesive. .

上記第１〜４実施形態では、高周波ノイズを除去するために、キャパシタ構造体２０Ａの第１の導電体４０をグランドに接続した例について説明したが、これに代えて、高周波ノイズを除去するために、キャパシタ構造体２０Ａの第１の導電体４０を電源に接続してもよい。   In the first to fourth embodiments, the example in which the first conductor 40 of the capacitor structure 20A is connected to the ground in order to remove the high frequency noise has been described. However, instead of this, the high frequency noise is removed. In addition, the first conductor 40 of the capacitor structure 20A may be connected to a power source.

上記第４実施形態では、貫通型コンデンサ４およびＩＣ２の間を熱伝導性接着剤により接着した例について説明したが、これに代えて、貫通型コンデンサ４およびＩＣ２の間を直接接合してもよい。また、貫通型コンデンサ４とヒートシンク３との間を直接接合してもよい。   In the fourth embodiment, the example in which the through-type capacitor 4 and the IC 2 are bonded with the heat conductive adhesive has been described. Alternatively, the through-type capacitor 4 and the IC 2 may be directly joined. . Further, the feedthrough capacitor 4 and the heat sink 3 may be directly joined.

上記第４実施形態では、貫通型コンデンサ４、ＩＣ２およびヒートシンク３とから電子装置１を構成した例について説明したが、これに限らず、貫通型コンデンサ４およびＩＣ２から電子装置１を構成し、貫通型コンデンサ４によって熱を放熱するヒートシンクとして機能させてもよい。   In the fourth embodiment, the example in which the electronic device 1 is configured from the feedthrough capacitor 4, the IC 2, and the heat sink 3 has been described. However, the present invention is not limited thereto, and the electronic device 1 is configured from the feedthrough capacitor 4 and the IC 2. The mold capacitor 4 may function as a heat sink that dissipates heat.

上記第２実施形態では、貫通型コンデンサ４とＩＣ２との間を熱圧着により直接接合し、貫通型コンデンサ４とヒートシンク３との間を熱圧着により直接接合した例について説明したが、貫通型コンデンサ４とＩＣ２との間をバンプ接合し、かつ貫通型コンデンサ４とヒートシンク３との間をバンプ接合してもよい。すなわち、バンプを介して貫通型コンデンサ４とＩＣ２との間を接合し、かつバンプを介して貫通型コンデンサ４とヒートシンク３との間をバンプ接合してもよい。   In the second embodiment, the example in which the feedthrough capacitor 4 and the IC 2 are directly joined by thermocompression bonding and the feedthrough capacitor 4 and the heat sink 3 are joined directly by thermocompression bonding has been described. 4 and the IC 2 may be bump-bonded, and the feedthrough capacitor 4 and the heat sink 3 may be bump-bonded. That is, the through-type capacitor 4 and the IC 2 may be joined via bumps, and the through-type capacitor 4 and the heat sink 3 may be joined via bumps.

上記第４実施形態では、キャパシタ構造体２０Ａの第１の導電体４０をグランドに接続し、第２の導電体６０およびＩＣ２の間を接続した例について説明したが、これに代えて、キャパシタ構造体２０Ａの第２の導電体６０グランドに接続し、第１の導電体４０をおよびＩＣ２の間を接続してもよい。   In the fourth embodiment, the example in which the first conductor 40 of the capacitor structure 20A is connected to the ground and the second conductor 60 and the IC 2 are connected has been described. Instead, the capacitor structure The second conductor 60 of the body 20A may be connected to the ground, and the first conductor 40 and the IC 2 may be connected.

なお、上記第１〜４実施形態のうち組合せ可能な２つ実施例を適宜組み合わせて本発明として実施してもよい。   In addition, you may implement as this invention combining suitably the 2 Example which can be combined among the said 1st-4th embodiment.

１ 電子装置
２ ＩＣ
３ ヒートシンク
４ 貫通型コンデンサ
５ａ 接着剤層
５ｂ 接着剤層
１０ 半導体基板
１１ 表面
１２ 裏面
２０ キャパシタ構造体
２０Ａ キャパシタ構造体
３０ 貫通穴
４０ 第１の導電体
５０ 絶縁体
６０ 第２の導電体 1 Electronic device 2 IC
DESCRIPTION OF SYMBOLS 3 Heat sink 4 Through-type capacitor 5a Adhesive layer 5b Adhesive layer 10 Semiconductor substrate 11 Front surface 12 Back surface 20 Capacitor structure 20A Capacitor structure 30 Through hole 40 First conductor 50 Insulator 60 Second conductor

Claims (18)

ＩＣ（２）と、ヒートシンク（３）と、前記ＩＣおよび前記ヒートシンクの間に配置されて前記ＩＣから発生する熱を前記ヒートシンクに伝える貫通型コンデンサ（４）と、を備え、
前記貫通型コンデンサは、
第１の主面（１１）と第２の主面（１２）とが表裏の関係にある半導体基板（１０）を備え、
前記半導体基板には前記第１、第２の主面の間を貫通する貫通穴（３０）が設けられており、
前記貫通穴には、当該穴の内面側に位置し当該内面を被覆する筒状の第１の導電体（４０）と、前記第１の導電体の中空部に位置し前記第１の導電体の内面を被覆する筒状の絶縁体（５０）と、前記絶縁体の中空部に位置し前記絶縁体の内面を被覆する第２の導電体（６０）とが充填されて、前記両導電体間に前記絶縁体が介在してなるキャパシタ構造体（２０）が形成されており、
前記キャパシタ構造体は、前記貫通穴の内部から前記半導体基板の前記第１、第２の主面の少なくとも一方の主面にまで連続して形成され、当該少なくとも一方の主面においては、前記キャパシタ構造体は、当該主面側から前記第１の導電体、前記絶縁体、前記第２の導電体が順次積層された構成になっていることを特徴とする電子装置。 An IC (2), a heat sink (3), and a feedthrough capacitor (4) disposed between the IC and the heat sink to transmit heat generated from the IC to the heat sink,
The feedthrough capacitor is
A first main surface (11) and a second main surface (12) comprising a semiconductor substrate (10) in a front-back relationship;
The semiconductor substrate is provided with a through hole (30) penetrating between the first and second main surfaces,
The through hole has a cylindrical first conductor (40) that is located on the inner surface side of the hole and covers the inner surface, and the first conductor that is located in a hollow portion of the first conductor. A cylindrical insulator (50) that covers the inner surface of the insulator and a second conductor (60) that is located in the hollow portion of the insulator and covers the inner surface of the insulator, A capacitor structure (20) having the insulator interposed therebetween is formed,
The capacitor structure is continuously formed from the inside of the through hole to at least one main surface of the first and second main surfaces of the semiconductor substrate, and the capacitor structure is formed on the at least one main surface. The structure body has a configuration in which the first conductor, the insulator, and the second conductor are sequentially stacked from the main surface side. 前記第１、第２の主面のうち一方の主面がＩＣ側に配置され、前記第１、第２の主面のうち前記一方の主面以外の他方の主面がヒートシンク側に配置されていることを特徴とする請求項１に記載の電子装置。   One main surface of the first and second main surfaces is disposed on the IC side, and the other main surface of the first and second main surfaces other than the one main surface is disposed on the heat sink side. The electronic device according to claim 1, wherein: ＩＣ（２）と、前記ＩＣに接合されて、かつ前記ＩＣから発生する熱を放熱するヒートシンクとして機能する貫通型コンデンサ（４）と、を備え、
前記貫通型コンデンサは、
第１の主面（１１）と第２の主面（１２）とが表裏の関係にある半導体基板（１０）と、を備え、
前記半導体基板には前記第１、第２の主面の間を貫通する貫通穴（３０）が設けられており、
前記貫通穴には、当該穴の内面側に位置し当該内面を被覆する筒状の第１の導電体（４０）と、前記第１の導電体の中空部に位置し前記第１の導電体の内面を被覆する筒状の絶縁体（５０）と、前記絶縁体の中空部に位置し前記絶縁体の内面を被覆する第２の導電体（６０）とが充填されて、前記両導電体間に前記絶縁体が介在してなるキャパシタ構造体（２０）が形成されており、
前記キャパシタ構造体は、前記貫通穴の内部から前記半導体基板の前記第１、第２の主面の少なくとも一方の主面にまで連続して形成され、当該少なくとも一方の主面においては、前記キャパシタ構造体は、当該主面側から前記第１の導電体、前記絶縁体、前記第２の導電体が順次積層された構成になっていることを特徴とする電子装置。 IC (2), and a feedthrough capacitor (4) that is bonded to the IC and functions as a heat sink that dissipates heat generated from the IC,
The feedthrough capacitor is
A semiconductor substrate (10) in which the first main surface (11) and the second main surface (12) are in a front-back relationship;
The semiconductor substrate is provided with a through hole (30) penetrating between the first and second main surfaces,
The through hole has a cylindrical first conductor (40) that is located on the inner surface side of the hole and covers the inner surface, and the first conductor that is located in a hollow portion of the first conductor. A cylindrical insulator (50) that covers the inner surface of the insulator and a second conductor (60) that is located in the hollow portion of the insulator and covers the inner surface of the insulator, A capacitor structure (20) having the insulator interposed therebetween is formed,
The capacitor structure is continuously formed from the inside of the through hole to at least one main surface of the first and second main surfaces of the semiconductor substrate, and the capacitor structure is formed on the at least one main surface. The structure body has a configuration in which the first conductor, the insulator, and the second conductor are sequentially stacked from the main surface side. 前記第１、第２の主面のうち一方の主面がＩＣ側に配置されていることを特徴とする請求項３に記載の電子装置。   4. The electronic device according to claim 3, wherein one of the first and second main surfaces is disposed on the IC side. 前記第１の導電体がグランドに接続されていることを特徴とする請求項１ないし４のいずれか１つに記載の電子装置。   5. The electronic device according to claim 1, wherein the first conductor is connected to a ground. 前記ＩＣは、薄板状に形成されており、
前記ＩＣのうち板厚方向一方側に電子回路が形成され、前記ＩＣに対して前記電子回路と反対側に前記貫通型コンデンサが配置されていることを特徴とする請求項１ないし５のいずれか１つに記載の電子装置。 The IC is formed in a thin plate shape,
6. An electronic circuit is formed on one side of the IC in the plate thickness direction, and the feedthrough capacitor is arranged on the opposite side of the IC from the electronic circuit. The electronic device according to one. 前記ＩＣは、前記電子回路を構成する電子回路層（２ｅ）と、前記電子回路層に対して貫通型コンデンサ側に形成されている電気絶縁層（２ｃ）とを備えることを特徴とする請求項１ないし６のいずれか１つに記載の電子装置。   The IC includes an electronic circuit layer (2e) constituting the electronic circuit, and an electrical insulating layer (2c) formed on the feedthrough capacitor side with respect to the electronic circuit layer. The electronic device according to any one of 1 to 6. 前記電気絶縁層（２ｃ）が介在する前記電子回路層（２ｅ）および前記貫通型コンデンサの間に形成されるキャパシタの静電容量よりも、前記キャパシタ構造体の静電容量の方が大きくなっていることを特徴とする請求項７に記載の電子装置。   The capacitance of the capacitor structure is larger than the capacitance of the capacitor formed between the electronic circuit layer (2e) where the electrical insulating layer (2c) is interposed and the feedthrough capacitor. The electronic device according to claim 7, wherein 前記電気絶縁層（２ｃ）が介在する前記電子回路層（２ｅ）および前記貫通型コンデンサの間に形成されるキャパシタのインピーダンスよりも、前記キャパシタ構造体のインピーダンスの方が小さくなっていることを特徴とする請求項７または８に記載の電子装置。   The impedance of the capacitor structure is smaller than the impedance of the capacitor formed between the electronic circuit layer (2e) where the electrical insulating layer (2c) is interposed and the feedthrough capacitor. The electronic device according to claim 7 or 8. 前記電気絶縁層（２ｃ）の誘電率よりも、前記キャパシタ構造体を構成する前記絶縁体の誘電率の方が大きくなっていることを特徴とする請求項７ないし９のいずれか１つに記載の電子装置。   The dielectric constant of the insulator constituting the capacitor structure is larger than the dielectric constant of the electrical insulating layer (2c). Electronic devices. 前記ＩＣおよび前記貫通型コンデンサの間が接着剤により接合されていることを特徴とする請求項１ないし６のいずれか１つに記載の電子装置。   The electronic device according to claim 1, wherein the IC and the feedthrough capacitor are joined by an adhesive. 前記接着剤は、電気絶縁材料からなるものであることを特徴とする請求項１１に記載の電子装置。   The electronic device according to claim 11, wherein the adhesive is made of an electrically insulating material. 前記接着剤が介在する前記ＩＣおよび前記貫通型コンデンサの間に形成されるキャパシタの静電容量よりも、前記キャパシタ構造体の静電容量の方が大きくなっていることを特徴とする請求項１２に記載の電子装置。   13. The capacitance of the capacitor structure is larger than the capacitance of a capacitor formed between the IC and the feedthrough capacitor with the adhesive interposed therebetween. An electronic device according to 1. 前記接着剤が介在する前記ＩＣおよび前記貫通型コンデンサの間に形成されるキャパシタのインピーダンスよりも、前記キャパシタ構造体のインピーダンスの方が小さくなっていることを特徴とする請求項１２または１３に記載の電子装置。   The impedance of the capacitor structure is smaller than the impedance of the capacitor formed between the IC and the feedthrough capacitor with the adhesive interposed therebetween. Electronic devices. 前記接着剤の誘電率よりも、前記キャパシタ構造体を構成する前記絶縁体の誘電率の方が大きくなっていることを特徴とする請求項１２ないし１４のいずれか１つに記載の電子装置。   15. The electronic device according to claim 12, wherein a dielectric constant of the insulator constituting the capacitor structure is larger than a dielectric constant of the adhesive. 前記貫通型コンデンサは、前記キャパシタ構造体としての第１、第２のキャパシタ構造体が設けられており、
前記第１のキャパシタ構造体は、前記ＩＣおよび前記ヒートシンクの間に配置されており、
前記第２のキャパシタ構造体は、前記ＩＣとともに電子回路を構成することを特徴とする請求項１ないし５のいずれか１つに記載の電子装置。 The feedthrough capacitor is provided with first and second capacitor structures as the capacitor structure,
The first capacitor structure is disposed between the IC and the heat sink;
The electronic device according to claim 1, wherein the second capacitor structure forms an electronic circuit together with the IC. 前記第２のキャパシタ構造体を構成する第１、第２の導電体のうち一方の導電体が前記ＩＣに接続されることにより、前記第２のキャパシタ構造体および前記ＩＣが前記電子回路を構成するようになっており、
前記第２のキャパシタ構造体を構成する第１、第２の導電体のうち前記一方の導電体以外の他方の導電体と、前記第１のキャパシタ構造体の第１の導電体とがそれぞれ分離してグランドに接続されていることを特徴とする請求項１６に記載の電子装置。 One of the first and second conductors constituting the second capacitor structure is connected to the IC, so that the second capacitor structure and the IC constitute the electronic circuit. Is supposed to
Of the first and second conductors constituting the second capacitor structure, the other conductor other than the one conductor is separated from the first conductor of the first capacitor structure. The electronic device according to claim 16, wherein the electronic device is connected to a ground. 前記ＩＣおよび前記貫通型コンデンサの間は熱圧着により直接接合されていることを特徴とする請求項１ないし１０のいずれか１つに記載の電子装置。   11. The electronic device according to claim 1, wherein the IC and the feedthrough capacitor are directly joined by thermocompression bonding.
JP2012194217A 2012-09-04 2012-09-04 Electronic equipment Expired - Fee Related JP5954058B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012194217A JP5954058B2 (en) 2012-09-04 2012-09-04 Electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012194217A JP5954058B2 (en) 2012-09-04 2012-09-04 Electronic equipment

Publications (2)

Publication Number Publication Date
JP2014049729A true JP2014049729A (en) 2014-03-17
JP5954058B2 JP5954058B2 (en) 2016-07-20

Family

ID=50609063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012194217A Expired - Fee Related JP5954058B2 (en) 2012-09-04 2012-09-04 Electronic equipment

Country Status (1)

Country Link
JP (1) JP5954058B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225545A (en) * 2015-06-02 2016-12-28 日産自動車株式会社 Capacitor structure, capacitor module, and manufacturing method of capacitor structure
WO2019058922A1 (en) * 2017-09-19 2019-03-28 株式会社村田製作所 Capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851171A (en) * 1994-05-31 1996-02-20 Sumitomo Kinzoku Ceramics:Kk Semiconductor ceramic package
JPH08181245A (en) * 1994-12-26 1996-07-12 Sumitomo Metal Ind Ltd Heat-sink element with built-in capacitor
JP2004526321A (en) * 2001-02-22 2004-08-26 トル−シ・テクノロジーズ・インコーポレイテッド Semiconductor structure having a plurality of conductive layers formed in openings and method of manufacturing the same
JP2008218662A (en) * 2007-03-02 2008-09-18 Fujitsu Ltd Heat sink and electronic circuit device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851171A (en) * 1994-05-31 1996-02-20 Sumitomo Kinzoku Ceramics:Kk Semiconductor ceramic package
JPH08181245A (en) * 1994-12-26 1996-07-12 Sumitomo Metal Ind Ltd Heat-sink element with built-in capacitor
JP2004526321A (en) * 2001-02-22 2004-08-26 トル−シ・テクノロジーズ・インコーポレイテッド Semiconductor structure having a plurality of conductive layers formed in openings and method of manufacturing the same
JP2008218662A (en) * 2007-03-02 2008-09-18 Fujitsu Ltd Heat sink and electronic circuit device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016225545A (en) * 2015-06-02 2016-12-28 日産自動車株式会社 Capacitor structure, capacitor module, and manufacturing method of capacitor structure
WO2019058922A1 (en) * 2017-09-19 2019-03-28 株式会社村田製作所 Capacitor
CN110914973A (en) * 2017-09-19 2020-03-24 株式会社村田制作所 Capacitor with a capacitor element
JPWO2019058922A1 (en) * 2017-09-19 2020-03-26 株式会社村田製作所 Capacitor
US10903309B2 (en) 2017-09-19 2021-01-26 Murata Manufacturing Co., Ltd. Capacitor
CN110914973B (en) * 2017-09-19 2023-05-30 株式会社村田制作所 Capacitor with a capacitor body

Also Published As

Publication number Publication date
JP5954058B2 (en) 2016-07-20

Similar Documents

Publication Publication Date Title
US11049819B2 (en) Shielded package assemblies with integrated capacitor
JP5945326B2 (en) Semiconductor device with heat dissipation structure
WO2016080333A1 (en) Module
JP5672305B2 (en) Semiconductor device
KR101325373B1 (en) Package for housing semiconductor element and semiconductor device using the same
JP6286477B2 (en) Package carrier and manufacturing method thereof
US10952310B2 (en) High-frequency module
JP6648878B2 (en) Circuit board
EP2391192A1 (en) Multilayer circuit substrate
JP2021184487A (en) Mounting board and manufacturing method of mounting board
KR20160038304A (en) Circuit board
JP5954058B2 (en) Electronic equipment
JPWO2015190166A1 (en) Surface acoustic wave device
JP2006120996A (en) Circuit module
KR102194720B1 (en) Circuit Board including the heat dissipation structure
JP2008124072A (en) Semiconductor device
TWI284401B (en) Chip embedded packaging structure
JP2011146513A (en) Semiconductor device
JP6686467B2 (en) Electronic component heat dissipation structure
JP2011061132A (en) Interposer
JP2019153611A (en) module
JP2012227229A (en) Semiconductor device
JP6688487B2 (en) Circuit board, electronic device
JP7222481B2 (en) semiconductor equipment
JP2016122701A (en) Heat radiation structure of electronic component and communication module having the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160530

R151 Written notification of patent or utility model registration

Ref document number: 5954058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees