JP2014049729A - Electronic device - Google Patents
Electronic device Download PDFInfo
- Publication number
- JP2014049729A JP2014049729A JP2012194217A JP2012194217A JP2014049729A JP 2014049729 A JP2014049729 A JP 2014049729A JP 2012194217 A JP2012194217 A JP 2012194217A JP 2012194217 A JP2012194217 A JP 2012194217A JP 2014049729 A JP2014049729 A JP 2014049729A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- conductor
- electronic device
- heat sink
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 216
- 239000004020 conductor Substances 0.000 claims description 80
- 239000012212 insulator Substances 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 238000009751 slip forming Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000012777 electrically insulating material Substances 0.000 claims description 3
- 230000035515 penetration Effects 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 16
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、電子装置に関するものである。 The present invention relates to an electronic device.
従来、電子装置において、ICとヒートシンクとを備え、ICから発生する熱をヒートシンクにより放熱するものがある。しかし、高周波ノイズがヒートシンクに進入すると、高周波ノイズはヒートシンクからそのままICに進入してしまうため、ICが高周波ノイズの悪影響を受ける恐れがある。 2. Description of the Related Art Conventionally, some electronic devices include an IC and a heat sink, and heat generated from the IC is radiated by the heat sink. However, when high-frequency noise enters the heat sink, the high-frequency noise enters the IC as it is from the heat sink, so that the IC may be adversely affected by the high-frequency noise.
これに対して、特許文献1の電子装置では、ICチップを搭載するICパッケージと、ICチップの上側に配置されるヒートシンクと、ICパッケージの上面のうちICチップの側方に配置されるチップコンデンサとを備え、このチップコンデンサがヒートシンクに進入した高周波ノイズを除去する。このため、ICチップが高周波ノイズの悪影響を受け難くすることができる。
On the other hand, in the electronic device disclosed in
上述の特許文献1の電子装置では、ICパッケージの上面を配置されるチップコンデンサを用いてヒートシンクに進入した高周波ノイズを除去することができるものの、ICパッケージにおいて、チップコンデンサを搭載するためのエリアを必要としていた。
In the electronic device disclosed in
したがって、上述の特許文献1の発明を実施するには、チップコンデンサを搭載可能であるエリアを有する非常に大きなサイズのICに限られていた。すなわち、ヒートシンクがICに接する状態でチップコンデンサを搭載するエリアを確保できない小さなサイズのICを上述の特許文献1の発明に適用することができなかった。
Therefore, in order to implement the above-described invention of
本発明は上記点に鑑みて、小さなサイズのICを用いた場合でも、ICから発生した熱をヒートシンクから放熱させつつ、コンデンサによってヒートシンクに進入した高周波ノイズを除去することを可能にした電子装置を提供することを目的とする。 In view of the above points, the present invention provides an electronic device capable of removing high-frequency noise that has entered a heat sink by a capacitor while dissipating heat generated from the IC from the heat sink even when using a small-sized IC. The purpose is to provide.
上記目的を達成するため、請求項1に記載の発明では、IC(2)と、ヒートシンク(3)と、前記ICおよび前記ヒートシンクの間に配置されて前記ICから発生する熱を前記ヒートシンクに伝える貫通型コンデンサ(4)と、を備え、
前記貫通型コンデンサは、
第1の主面(11)と第2の主面(12)とが表裏の関係にある半導体基板(10)を備え、
前記半導体基板には前記第1、第2の主面の間を貫通する貫通穴(30)が設けられており、
前記貫通穴には、当該穴の内面側に位置し当該内面を被覆する筒状の第1の導電体(40)と、前記第1の導電体の中空部に位置し前記第1の導電体の内面を被覆する筒状の絶縁体(50)と、前記絶縁体の中空部に位置し前記絶縁体の内面を被覆する第2の導電体(60)とが充填されて、前記両導電体間に前記絶縁体が介在してなるキャパシタ構造体(20)が形成されており、
前記キャパシタ構造体は、前記貫通穴の内部から前記半導体基板の前記第1、第2の主面の少なくとも一方の主面にまで連続して形成され、当該少なくとも一方の主面においては、前記キャパシタ構造体は、当該主面側から前記第1の導電体、前記絶縁体、前記第2の導電体が順次積層された構成になっていることを特徴とする。
In order to achieve the above object, according to the present invention, the IC (2), the heat sink (3), and the heat generated from the IC disposed between the IC and the heat sink are transmitted to the heat sink. A feedthrough capacitor (4),
The feedthrough capacitor is
A first main surface (11) and a second main surface (12) comprising a semiconductor substrate (10) in a front-back relationship;
The semiconductor substrate is provided with a through hole (30) penetrating between the first and second main surfaces,
The through hole has a cylindrical first conductor (40) that is located on the inner surface side of the hole and covers the inner surface, and the first conductor that is located in a hollow portion of the first conductor. A cylindrical insulator (50) that covers the inner surface of the insulator and a second conductor (60) that is located in the hollow portion of the insulator and covers the inner surface of the insulator, A capacitor structure (20) having the insulator interposed therebetween is formed,
The capacitor structure is continuously formed from the inside of the through hole to at least one main surface of the first and second main surfaces of the semiconductor substrate, and the capacitor structure is formed on the at least one main surface. The structure has a structure in which the first conductor, the insulator, and the second conductor are sequentially stacked from the main surface side.
請求項1に記載の発明によれば、貫通型コンデンサは、ICおよびヒートシンクの間に配置されている。このため、ヒートシンクに高周波ノイズが到来しても、貫通型コンデンサにより除去することが可能になる。これに加えて、貫通型コンデンサは、ICから発生する熱をヒートシンクに伝える。このため、ICから発生する熱をヒートシンクから放熱することができる。 According to the first aspect of the present invention, the feedthrough capacitor is disposed between the IC and the heat sink. For this reason, even if high-frequency noise arrives at the heat sink, it can be removed by the feedthrough capacitor. In addition, the feedthrough capacitor transfers heat generated from the IC to the heat sink. For this reason, the heat generated from the IC can be dissipated from the heat sink.
ここで、ヒートシンクがICに接触した状態でICに貫通型コンデンサが搭載される場合には、ICとしてそのサイズが非常に大きなものが必要になる。 Here, when the feedthrough capacitor is mounted on the IC in a state where the heat sink is in contact with the IC, an IC having a very large size is required.
これに対して、請求項1に記載の発明では、貫通型コンデンサは、ICおよびヒートシンクの間に配置されている。このため、ICにおいて、貫通型コンデンサおよびヒートシンクが占有する面積を小さくすることができる。よって、小さなサイズのICを請求項1に記載の発明に適用することが可能になる。
On the other hand, in the invention according to the first aspect, the feedthrough capacitor is disposed between the IC and the heat sink. For this reason, in the IC, the area occupied by the feedthrough capacitor and the heat sink can be reduced. Therefore, an IC with a small size can be applied to the invention described in
以上により、小さなサイズのICを用いた場合でも、ICから発生した熱をヒートシンクから放熱させつつ、ヒートシンクに進入した高周波ノイズを除去することが可能になる。 As described above, even when a small-sized IC is used, it is possible to remove high-frequency noise that has entered the heat sink while dissipating the heat generated from the IC from the heat sink.
請求項3に記載の発明では、IC(2)と、前記ICに接合されて、かつ前記ICから発生する熱を放熱するヒートシンクとして機能する貫通型コンデンサ(4)と、を備え、
前記貫通型コンデンサは、
第1の主面(11)と第2の主面(12)とが表裏の関係にある半導体基板(10)を備え、
前記半導体基板には前記第1、第2の主面の間を貫通する貫通穴(30)が設けられており、
前記貫通穴には、当該穴の内面側に位置し当該内面を被覆する筒状の第1の導電体(40)と、前記第1の導電体の中空部に位置し前記第1の導電体の内面を被覆する筒状の絶縁体(50)と、前記絶縁体の中空部に位置し前記絶縁体の内面を被覆する第2の導電体(60)とが充填されて、前記両導電体間に前記絶縁体が介在してなるキャパシタ構造体(20)が形成されており、
前記キャパシタ構造体は、前記貫通穴の内部から前記半導体基板の前記第1、第2の主面の少なくとも一方の主面にまで連続して形成され、当該少なくとも一方の主面においては、前記キャパシタ構造体は、当該主面側から前記第1の導電体、前記絶縁体、前記第2の導電体が順次積層された構成になっていることを特徴とする。
The invention according to
The feedthrough capacitor is
A first main surface (11) and a second main surface (12) comprising a semiconductor substrate (10) in a front-back relationship;
The semiconductor substrate is provided with a through hole (30) penetrating between the first and second main surfaces,
The through hole has a cylindrical first conductor (40) that is located on the inner surface side of the hole and covers the inner surface, and the first conductor that is located in a hollow portion of the first conductor. A cylindrical insulator (50) that covers the inner surface of the insulator and a second conductor (60) that is located in the hollow portion of the insulator and covers the inner surface of the insulator, A capacitor structure (20) having the insulator interposed therebetween is formed,
The capacitor structure is continuously formed from the inside of the through hole to at least one main surface of the first and second main surfaces of the semiconductor substrate, and the capacitor structure is formed on the at least one main surface. The structure has a structure in which the first conductor, the insulator, and the second conductor are sequentially stacked from the main surface side.
請求項3に記載の発明によれば、ヒートシンクとして機能する貫通型コンデンサにICが接合されている。このため、ヒートシンクとしての貫通型コンデンサに高周波ノイズが到来しても、貫通型コンデンサにより高周波ノイズを除去することが可能になる。これに加えて、貫通型コンデンサは、ICから発生する熱をヒートシンクとして放熱することができる。 According to the third aspect of the present invention, the IC is joined to the feedthrough capacitor that functions as a heat sink. For this reason, even if high frequency noise arrives at the feedthrough capacitor as a heat sink, it is possible to remove the high frequency noise by the feedthrough capacitor. In addition, the feedthrough capacitor can dissipate heat generated from the IC as a heat sink.
ここで、請求項3に記載の発明では、貫通型コンデンサにICが接合されている。このため、請求項1に記載の発明と同様に、ICにおいて、貫通型コンデンサおよびヒートシンクが占有する面積を小さくすることができる。よって、小さなサイズのICを請求項3に記載の発明に適用することが可能になる。したがって、小さなサイズのICを用いた場合でも、ICから発生した熱をヒートシンクから放熱させつつ、貫通型コンデンサに進入した高周波ノイズを除去することが可能になる。
In the third aspect of the present invention, the IC is joined to the feedthrough capacitor. Therefore, similarly to the first aspect of the invention, the area occupied by the feedthrough capacitor and the heat sink can be reduced in the IC. Therefore, an IC with a small size can be applied to the invention described in
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each means described in this column and the claim shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1、図2に本発明の電子装置1の第1実施形態を示す。電子装置1は、図1に示すように、IC2、ヒートシンク3、および貫通型コンデンサ4を備える。
(First embodiment)
1 and 2 show a first embodiment of an
IC2は、薄板状に形成されて、半導体基板2bに対して表面2d側に電子回路層2eを実装されてなる半導体集積回路である。電子回路層2eは、電子回路を構成するものである。ヒートシンク3は、IC2から発生する熱を放熱するものである。貫通型コンデンサ4は、IC2から発生する熱をヒートシンク3に伝えるとともに、ヒートシンク3から伝わる高周波ノイズを除去する。貫通型コンデンサ4は、特開2012−89743号公報の電子装置と実質的に同様であるため、以下、貫通型コンデンサ4の構造の概略について図2を用いて説明する。
The
貫通型コンデンサ4は、図2に示すように、半導体基板10を備える。半導体基板10は、シリコン半導体などからなる板状を成すもので、第1の主面を表面11、これとは反対側の第2の主面を裏面12とするものである。半導体基板10には、表裏両主面11、12間を貫通し、表裏両主面11、12に開口する貫通穴30が複数個設けられている。この貫通穴30は、1個でもかまわないが、ここでは図1に示されるように、複数個の貫通穴30が設けられている。ここでは、貫通穴30は開口形状が円である円形穴であるが、貫通穴30としては、その他、開口形状が角形の穴などであってもかまわない。
The
また、各々の貫通穴30においては、貫通穴30の内面側に位置し当該内面を被覆する筒状の第1の導電体40と、第1の導電体40の中空部に位置し第1の導電体40の内面を被覆する筒状の絶縁体50と、絶縁体50の中空部に位置し絶縁体50の内面を被覆する第2の導電体60とが貫通穴30毎に充填されている。
Moreover, in each through-
なお、本実施形態では、第1の導電体40および第2の導電体60として、アルミニウムや銅などの金属材料が用いられる。
In the present embodiment, a metal material such as aluminum or copper is used as the
貫通穴30の内部にて、第2の導電体60は絶縁体50の中空部の全体に充填されている。つまり、貫通穴30内にて、第1の導電体40および絶縁体50により2重円筒が形成され、その中空部を中実円柱状の第2の導電体60が埋めている状態となっている。
Inside the through
絶縁体50は、両導電体40、60間に介在し、これら両導電体40、60間を電気的に絶縁している。それにより、両導電体40、60間に絶縁体50が介在してなるキャパシタ構造体20が形成されている。キャパシタ構造体20は、貫通穴30の深さ方向の全体に亘って形成されている。
The
キャパシタ構造体20は、貫通穴30の内部から半導体基板10の表面11にまで連続して形成されている。表面11においては、キャパシタ構造体20は、表面11側から第1の導電体40、絶縁体50、第2の導電体60が順次積層された構成とされている。
The
このように構成されるキャパシタ構造体20は、貫通穴30から半導体基板10の表面11まではみ出して拡がったものとされている。つまり、キャパシタ構造体20の静電容量(キャパシタンス)は、キャパシタ構造体20のうち貫通穴30に位置する部位の静電容量と表面11に位置する部位の静電容量との合計とされている。
The
また、上述したように、半導体基板10には、複数個の貫通穴30が設けられており、各々の貫通穴30についてキャパシタ構造体20が貫通穴30の内部から半導体基板10の表面11にまで連続して形成されている。このため、各々のキャパシタ構造体20では、各々の第1の導電体40が接続され、各々の第2の導電体60が接続されている。各々のキャパシタ構造体20では、各々の絶縁体50が接続されている。このことにより、各々のキャパシタ構造体20が電気的に接続されていることになる。
Further, as described above, the
このように構成される貫通型コンデンサ4のうち表面11側とIC2の裏面2aとの間が熱伝導性接着剤によって接着されている(図1参照)。このため、貫通型コンデンサ4とIC2との間には、接着剤層5aが形成されることになる。当該熱伝導性接着剤は、電気絶縁材料からなるもので、優れた熱伝導性を有する。これにより、貫通型コンデンサ4とIC2との間で優れた熱伝導性を保ちつつ、貫通型コンデンサ4とIC2との間の電気絶縁を図ることができる。
In the
一方、貫通型コンデンサ4のうち裏面12側とヒートシンク3との間が熱伝導性接着剤によって接着されている。このため、貫通型コンデンサ4とヒートシンク3との間には、接着剤層5bが形成されることになる。当該熱伝導性接着剤は、上述の如く、電気絶縁材料からなるもので、優れた熱伝導性を有する。これにより、貫通型コンデンサ4とヒートシンク3との間で優れた熱伝導性を保ちつつ、貫通型コンデンサ4とヒートシンク3との間の電気絶縁を図ることができる。
On the other hand, the
本実施形態では、接着剤層5aが介在するIC2および貫通型コンデンサ4の間にはコンデンサが形成される。このように形成されるコンデンサを以下、便宜的に寄生コンデンサという。
In the present embodiment, a capacitor is formed between the
ここで、接着剤層5aの誘電率よりも、各々のキャパシタ構造体20の全体の誘電率の方が大きくなっている。各々のキャパシタ構造体20の全体の誘電率とは、各々のキャパシタ構造体20の絶縁体50を合計した誘電体の誘電率のことである。このため、寄生コンデンサの静電容量よりも、各々のキャパシタ構造体20の静電容量の合計が大きくなっている。これに伴い、寄生コンデンサのインピーダンスよりも、各々のキャパシタ構造体20の全体のインピーダンスの方が小さくなっている。各々のキャパシタ構造体20の全体のインピーダンスとは、各々のキャパシタ構造体20のインピーダンスを合成したものである。
Here, the dielectric constant of each
本実施形態では、第1の導電体40がグランドに接続されている。具体的には、第1の導電体40のうち表面11側にはパッド70が設けられ、パッド70がワイヤ(電線)Y1によってグランドに接続されている。なお、IC2の電子回路層には、パッド71が設けられ、パッド71がワイヤY2によって他の電子回路に接続されている。
In the present embodiment, the
次に、本実施形態の電子装置1の作動について説明する。
Next, the operation of the
まず、IC2の動作に伴って熱を発生する。この熱は、図1中の矢印Aの如く、貫通型コンデンサ4の第2の導電体60を通してヒートシンク3に伝達される。この伝達される熱はヒートシンク3から放熱される。
First, heat is generated with the operation of the
また、各々のキャパシタ構造体20の全体のインピーダンスの方が、上述の如く、寄生コンデンサのインピーダンスよりも、小さくなっている。このため、矢印Bの如く、外部から高周波ノイズがヒートシンク3に到来しても、この高周波ノイズは、キャパシタ構造体20の第2の導電体60に伝搬して、この伝搬した高周波ノイズは、矢印Cの如く、第2の導電体60から絶縁体50、および第1の導電体40を通してグランドに伝搬する。このことにより、ヒートシンク3に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ4によって除去することができる。
Further, as described above, the overall impedance of each
以上説明した本実施形態によれば、電子装置1では、IC2およびヒートシンク3の間には、貫通型コンデンサ4が配置されている。貫通型コンデンサ4は、IC2から発生した熱をヒートシンク3に伝えることができる。このため、IC2から発生した熱をヒートシンク3から放熱することができる。これに加えて、ヒートシンク3に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ4によって除去することができる。
According to the embodiment described above, in the
ここで、ヒートシンク3がIC2に接触した状態でIC2に貫通型コンデンサ4が搭載される場合には、IC2としてそのサイズが非常に大きなものが必要になる。
Here, when the
これに対して、本実施形態では、貫通型コンデンサ4は、IC2およびヒートシンク3の間に配置されている。このため、IC2において、貫通型コンデンサ4およびヒートシンク3が占有する面積を小さくすることができる。よって、例えば、小さなサイズのICを本発明に適用することが可能になる。
On the other hand, in this embodiment, the
以上により、モールドICなどの小さなサイズのIC2を用いた場合でも、IC2から発生した熱をヒートシンク3から放熱させつつ、貫通型コンデンサ4によってヒートシンク3に到来した高周波ノイズを除去することが可能になる。
As described above, even when a small-
(第2実施形態)
上記第1実施形態では、貫通型コンデンサ4とIC2との間を接着剤により接着し、かつ貫通型コンデンサ4とヒートシンク3との間を接着剤により接着した例について説明したが、これに代えて、本実施形態では、貫通型コンデンサ4とIC2との間が直接接合され、貫通型コンデンサ4とヒートシンク3との間が直接接合されている。
(Second Embodiment)
In the first embodiment, the example in which the
図3に本発明の本実施形態における電子装置1の断面構成を示す。
FIG. 3 shows a cross-sectional configuration of the
本実施形態では、上記第1実施形態と同様、IC2およびヒートシンク3の間には、貫通型コンデンサ4が配置されている。
In the present embodiment, as in the first embodiment, a
ここで、貫通型コンデンサ4とIC2との間が熱圧着により直接接合され、貫通型コンデンサ4とヒートシンク3との間が熱圧着により直接接合されている。
Here, the
IC2は、半導体基板2bと、半導体基板2bに対して板厚方向の裏面2a側に配置されて酸化膜などから形成される電気絶縁層2cと、半導体基板2bに対して板厚方向の表面2d側に配置されて電子回路を構成する電子回路層2eとを備える。このため、IC2を構成する電子回路層2dと貫通型コンデンサ4との間に電気絶縁を図ることができる。
The
電気絶縁層2bが介在する電子回路層2dと貫通型コンデンサ4の間には、コンデンサが形成される。このように形成されるコンデンサを以下、便宜的に寄生コンデンサという。
A capacitor is formed between the
ここで、電気絶縁層2cの誘電率よりも、各々のキャパシタ構造体20の全体の誘電率の方が大きくなっている。このため、寄生コンデンサの静電容量よりも、各々のキャパシタ構造体20の静電容量の合計が大きくなっている。これに伴い、寄生コンデンサのインピーダンスよりも、各々のキャパシタ構造体20の全体のインピーダンスの方が小さくなっている。このことにより、ヒートシンク3に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ4の第2の導電体60から絶縁体50、および第1の導電体40を通してグランドに伝搬させることができる。このことにより、ヒートシンク3に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ4によって除去することができる。
Here, the overall dielectric constant of each
以上説明した本実施形態によれば、上記第1実施形態と同様、IC2およびヒートシンク3の間には、貫通型コンデンサ4が配置されている。貫通型コンデンサ4は、IC2から発生した熱を通してヒートシンク3に伝えることができる。このため、IC2から発生した熱をヒートシンク3から放熱することができる。そして、貫通型コンデンサ4とIC2との間が熱圧着により直接接合されているものの、電気絶縁層2bが介在する電子回路層2dと貫通型コンデンサ4の間に形成される寄生コンデンサのインピーダンスよりも、各々のキャパシタ構造体20の全体のインピーダンスの方が小さくなっている。このことにより、ヒートシンク3に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ4によって除去することができる。よって、上記第1実施形態と同様の効果を得ることができる。
According to the present embodiment described above, the
(第3実施形態)
上記第2実施形態では、電子装置1を貫通型コンデンサ4、IC2、およびヒートシンク3とから構成した例について説明したが、これに代えて、本実施形態では、図3のヒートシンク3を削除し、電子装置1を貫通型コンデンサ4、およびIC2から構成した例について説明する。
(Third embodiment)
In the second embodiment, the example in which the
図4に本発明の本実施形態における電子装置1の断面構成を示す。図4において、図1と同一符号のものは同一物を示し、その説明を省略する。
FIG. 4 shows a cross-sectional configuration of the
本実施形態では、IC2が発生した熱が貫通型コンデンサ4に伝わると、貫通型コンデンサ4がIC2から伝わる熱を放熱するヒートシンクとして機能する。
In the present embodiment, when the heat generated by the
これに加えて、高周波ノイズがキャパシタ構造体20の第2の導電体60に伝搬しても、この伝搬した高周波ノイズは、第2の導電体60から絶縁体50、および第1の導電体40を通してグランドに伝搬する。このことにより、ヒートシンク3に高周波ノイズが到来しても、この到来した高周波ノイズを貫通型コンデンサ4によって除去することができる。
In addition, even if high-frequency noise propagates to the
以上説明した本実施形態によれば、上記第2実施形態の電子装置1からヒートシンク3を削除しても、貫通型コンデンサ4がIC2から伝わる熱を放熱するヒートシンクとして機能するとともに、外部から到来した高周波ノイズを貫通型コンデンサ4によって除去することができる。このため、上記第2実施形態と同様の効果を得ることができる。
According to the present embodiment described above, even if the
本実施形態では、上記第1、2の実施形態で用いられるヒートシンク3が用いられていない。このため、貫通型コンデンサ4とヒートシンク3との間を接着(或いは接合)する工程が不要になる。このため、製造コストの低減化することができる。
In this embodiment, the
(第4実施形態)
上記第1実施形態では、貫通型コンデンサ4においてヒートシンク3に到来した高周波ノイズを除去するためのキャパシタ構造体20を設けた例について説明したが、これに加えて、本実施形態では、貫通型コンデンサ4がIC2の電子回路層2eとともに電子回路を構成するキャパシタ構造体を構成する例について説明する。
(Fourth embodiment)
In the first embodiment, the example in which the
図5に、本発明の本実施形態における電子装置1の断面構成を示す。図5において、図1と同一符号のものは同一物を示し、その説明を省略する。
FIG. 5 shows a cross-sectional configuration of the
貫通型コンデンサ4が、複数のキャパシタ構造体20以外に複数のキャパシタ構造体20A(図中2つのキャパシタ構造体20Aを示す)を備える。
The
複数のキャパシタ構造体20Aの第2の導電体60は、IC2の電子回路層2eに接続されている。本実施形態では、電子回路層2eにはパッド73が設けられ、キャパシタ構造体20Aの第2の導電体60にはパッド74、75が設けられている。パッド73、74の間がワイヤY4によって接続されている。パッド75はワイヤY5によって他の電子回路に接続されている。
The
複数のキャパシタ構造体20Aは、IC2の電子回路層2eとともに電子回路を構成する。複数のキャパシタ構造体20Aは、それぞれ、キャパシタ構造体20と同様に構成されている。複数のキャパシタ構造体20Aは、IC2とヒートシンク3との間からオフセットした位置に配置されている。
The plurality of
ここで、複数のキャパシタ構造体20Aを構成する第1の導電体40と複数のキャパシタ構造体20を構成する第1の導電体40とが分離されている。複数のキャパシタ構造体20Aを構成する第2の導電体60と、複数のキャパシタ構造体20を構成する第2の導電体60とが分離されている。このことにより、キャパシタ構造体20Aとキャパシタ構造体20とが電気的に分離されていることになる。
Here, the
また、複数のキャパシタ構造体20Aの第1の導電体40は、グランドに接続されている。本実施形態のキャパシタ構造体20Aの第1の導電体40にはパッド72が配置されている。パッド72はワイヤY3によってグランドに接続されている。ワイヤY3は、ワイヤY1と分離してグランドに接続されている。このことにより、キャパシタ構造体20Aの第1の導電体40とキャパシタ構造体20の第1の導電体40とは分離してグランドに接続されていることになる。
Further, the
以上説明した本実施形態によれば、貫通型コンデンサ4は、上記第1実施形態におけるキャパシタ構造体20以外に、キャパシタ構造体20Aを備える。キャパシタ構造体20Aは、IC2の電子回路層2eとともに電子回路を構成する。このため、上記第1実施形態と同様の作用効果を得ることができるとともに、キャパシタ構造体20およびキャパシタ構造体20Aを1チップ化したものを貫通型コンデンサ4として提供することができる。これにより、電子装置1の低コスト化を図ることができる。
According to the present embodiment described above, the
ここで、キャパシタ構造体20Aの第1の導電体40とキャパシタ構造体20の第1の導電体40とが接続されてグランドに接続される場合には、IC2は、ヒートシンク3からキャパシタ構造体20を通してグランドに流れる高周波ノイズの影響を受ける恐れがある。
Here, when the
これに対して、本実施形態では、キャパシタ構造体20Aの第1の導電体40とキャパシタ構造体20の第1の導電体40とが分離してグランドに接続されていることになる。このため、IC2は、ヒートシンク3からキャパシタ構造体20を通してグランドに流れる高周波ノイズの影響を受け難くなる。
On the other hand, in the present embodiment, the
(他の実施形態)
上記第1〜4の実施形態では、キャパシタ構造体20として、貫通穴30から半導体基板10の表面11まではみ出して拡がるように形成したものを用いた例について説明したが、これに代えて、キャパシタ構造体20は、貫通穴30から半導体基板10の裏面12まではみ出して拡がるように形成したものを用いてもよい。或いは、キャパシタ構造体20として、貫通穴30から半導体基板10の表面11、裏面12のそれぞれまではみ出して拡がるように形成したものを用いてもよい。
(Other embodiments)
In the first to fourth embodiments, the
上記第1〜4の実施形態では、IC2を基板10の表面11側に配置した例について説明したが、IC2を基板10の側部側に配置してもよい。
In the first to fourth embodiments, the example in which the
上記第3実施形態では、貫通型コンデンサ4およびIC2の間を直接接合した例について説明したが、これに代えて、貫通型コンデンサ4およびIC2の間を熱伝導性接着剤により接着してもよい。
In the third embodiment, the example in which the
上記第1〜4実施形態では、高周波ノイズを除去するために、キャパシタ構造体20Aの第1の導電体40をグランドに接続した例について説明したが、これに代えて、高周波ノイズを除去するために、キャパシタ構造体20Aの第1の導電体40を電源に接続してもよい。
In the first to fourth embodiments, the example in which the
上記第4実施形態では、貫通型コンデンサ4およびIC2の間を熱伝導性接着剤により接着した例について説明したが、これに代えて、貫通型コンデンサ4およびIC2の間を直接接合してもよい。また、貫通型コンデンサ4とヒートシンク3との間を直接接合してもよい。
In the fourth embodiment, the example in which the through-
上記第4実施形態では、貫通型コンデンサ4、IC2およびヒートシンク3とから電子装置1を構成した例について説明したが、これに限らず、貫通型コンデンサ4およびIC2から電子装置1を構成し、貫通型コンデンサ4によって熱を放熱するヒートシンクとして機能させてもよい。
In the fourth embodiment, the example in which the
上記第2実施形態では、貫通型コンデンサ4とIC2との間を熱圧着により直接接合し、貫通型コンデンサ4とヒートシンク3との間を熱圧着により直接接合した例について説明したが、貫通型コンデンサ4とIC2との間をバンプ接合し、かつ貫通型コンデンサ4とヒートシンク3との間をバンプ接合してもよい。すなわち、バンプを介して貫通型コンデンサ4とIC2との間を接合し、かつバンプを介して貫通型コンデンサ4とヒートシンク3との間をバンプ接合してもよい。
In the second embodiment, the example in which the
上記第4実施形態では、キャパシタ構造体20Aの第1の導電体40をグランドに接続し、第2の導電体60およびIC2の間を接続した例について説明したが、これに代えて、キャパシタ構造体20Aの第2の導電体60グランドに接続し、第1の導電体40をおよびIC2の間を接続してもよい。
In the fourth embodiment, the example in which the
なお、上記第1〜4実施形態のうち組合せ可能な2つ実施例を適宜組み合わせて本発明として実施してもよい。 In addition, you may implement as this invention combining suitably the 2 Example which can be combined among the said 1st-4th embodiment.
1 電子装置
2 IC
3 ヒートシンク
4 貫通型コンデンサ
5a 接着剤層
5b 接着剤層
10 半導体基板
11 表面
12 裏面
20 キャパシタ構造体
20A キャパシタ構造体
30 貫通穴
40 第1の導電体
50 絶縁体
60 第2の導電体
1
DESCRIPTION OF
Claims (18)
前記貫通型コンデンサは、
第1の主面(11)と第2の主面(12)とが表裏の関係にある半導体基板(10)を備え、
前記半導体基板には前記第1、第2の主面の間を貫通する貫通穴(30)が設けられており、
前記貫通穴には、当該穴の内面側に位置し当該内面を被覆する筒状の第1の導電体(40)と、前記第1の導電体の中空部に位置し前記第1の導電体の内面を被覆する筒状の絶縁体(50)と、前記絶縁体の中空部に位置し前記絶縁体の内面を被覆する第2の導電体(60)とが充填されて、前記両導電体間に前記絶縁体が介在してなるキャパシタ構造体(20)が形成されており、
前記キャパシタ構造体は、前記貫通穴の内部から前記半導体基板の前記第1、第2の主面の少なくとも一方の主面にまで連続して形成され、当該少なくとも一方の主面においては、前記キャパシタ構造体は、当該主面側から前記第1の導電体、前記絶縁体、前記第2の導電体が順次積層された構成になっていることを特徴とする電子装置。 An IC (2), a heat sink (3), and a feedthrough capacitor (4) disposed between the IC and the heat sink to transmit heat generated from the IC to the heat sink,
The feedthrough capacitor is
A first main surface (11) and a second main surface (12) comprising a semiconductor substrate (10) in a front-back relationship;
The semiconductor substrate is provided with a through hole (30) penetrating between the first and second main surfaces,
The through hole has a cylindrical first conductor (40) that is located on the inner surface side of the hole and covers the inner surface, and the first conductor that is located in a hollow portion of the first conductor. A cylindrical insulator (50) that covers the inner surface of the insulator and a second conductor (60) that is located in the hollow portion of the insulator and covers the inner surface of the insulator, A capacitor structure (20) having the insulator interposed therebetween is formed,
The capacitor structure is continuously formed from the inside of the through hole to at least one main surface of the first and second main surfaces of the semiconductor substrate, and the capacitor structure is formed on the at least one main surface. The structure body has a configuration in which the first conductor, the insulator, and the second conductor are sequentially stacked from the main surface side.
前記貫通型コンデンサは、
第1の主面(11)と第2の主面(12)とが表裏の関係にある半導体基板(10)と、を備え、
前記半導体基板には前記第1、第2の主面の間を貫通する貫通穴(30)が設けられており、
前記貫通穴には、当該穴の内面側に位置し当該内面を被覆する筒状の第1の導電体(40)と、前記第1の導電体の中空部に位置し前記第1の導電体の内面を被覆する筒状の絶縁体(50)と、前記絶縁体の中空部に位置し前記絶縁体の内面を被覆する第2の導電体(60)とが充填されて、前記両導電体間に前記絶縁体が介在してなるキャパシタ構造体(20)が形成されており、
前記キャパシタ構造体は、前記貫通穴の内部から前記半導体基板の前記第1、第2の主面の少なくとも一方の主面にまで連続して形成され、当該少なくとも一方の主面においては、前記キャパシタ構造体は、当該主面側から前記第1の導電体、前記絶縁体、前記第2の導電体が順次積層された構成になっていることを特徴とする電子装置。 IC (2), and a feedthrough capacitor (4) that is bonded to the IC and functions as a heat sink that dissipates heat generated from the IC,
The feedthrough capacitor is
A semiconductor substrate (10) in which the first main surface (11) and the second main surface (12) are in a front-back relationship;
The semiconductor substrate is provided with a through hole (30) penetrating between the first and second main surfaces,
The through hole has a cylindrical first conductor (40) that is located on the inner surface side of the hole and covers the inner surface, and the first conductor that is located in a hollow portion of the first conductor. A cylindrical insulator (50) that covers the inner surface of the insulator and a second conductor (60) that is located in the hollow portion of the insulator and covers the inner surface of the insulator, A capacitor structure (20) having the insulator interposed therebetween is formed,
The capacitor structure is continuously formed from the inside of the through hole to at least one main surface of the first and second main surfaces of the semiconductor substrate, and the capacitor structure is formed on the at least one main surface. The structure body has a configuration in which the first conductor, the insulator, and the second conductor are sequentially stacked from the main surface side.
前記ICのうち板厚方向一方側に電子回路が形成され、前記ICに対して前記電子回路と反対側に前記貫通型コンデンサが配置されていることを特徴とする請求項1ないし5のいずれか1つに記載の電子装置。 The IC is formed in a thin plate shape,
6. An electronic circuit is formed on one side of the IC in the plate thickness direction, and the feedthrough capacitor is arranged on the opposite side of the IC from the electronic circuit. The electronic device according to one.
前記第1のキャパシタ構造体は、前記ICおよび前記ヒートシンクの間に配置されており、
前記第2のキャパシタ構造体は、前記ICとともに電子回路を構成することを特徴とする請求項1ないし5のいずれか1つに記載の電子装置。 The feedthrough capacitor is provided with first and second capacitor structures as the capacitor structure,
The first capacitor structure is disposed between the IC and the heat sink;
The electronic device according to claim 1, wherein the second capacitor structure forms an electronic circuit together with the IC.
前記第2のキャパシタ構造体を構成する第1、第2の導電体のうち前記一方の導電体以外の他方の導電体と、前記第1のキャパシタ構造体の第1の導電体とがそれぞれ分離してグランドに接続されていることを特徴とする請求項16に記載の電子装置。 One of the first and second conductors constituting the second capacitor structure is connected to the IC, so that the second capacitor structure and the IC constitute the electronic circuit. Is supposed to
Of the first and second conductors constituting the second capacitor structure, the other conductor other than the one conductor is separated from the first conductor of the first capacitor structure. The electronic device according to claim 16, wherein the electronic device is connected to a ground.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012194217A JP5954058B2 (en) | 2012-09-04 | 2012-09-04 | Electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012194217A JP5954058B2 (en) | 2012-09-04 | 2012-09-04 | Electronic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014049729A true JP2014049729A (en) | 2014-03-17 |
JP5954058B2 JP5954058B2 (en) | 2016-07-20 |
Family
ID=50609063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012194217A Expired - Fee Related JP5954058B2 (en) | 2012-09-04 | 2012-09-04 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5954058B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016225545A (en) * | 2015-06-02 | 2016-12-28 | 日産自動車株式会社 | Capacitor structure, capacitor module, and manufacturing method of capacitor structure |
WO2019058922A1 (en) * | 2017-09-19 | 2019-03-28 | 株式会社村田製作所 | Capacitor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0851171A (en) * | 1994-05-31 | 1996-02-20 | Sumitomo Kinzoku Ceramics:Kk | Semiconductor ceramic package |
JPH08181245A (en) * | 1994-12-26 | 1996-07-12 | Sumitomo Metal Ind Ltd | Heat-sink element with built-in capacitor |
JP2004526321A (en) * | 2001-02-22 | 2004-08-26 | トル−シ・テクノロジーズ・インコーポレイテッド | Semiconductor structure having a plurality of conductive layers formed in openings and method of manufacturing the same |
JP2008218662A (en) * | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | Heat sink and electronic circuit device |
-
2012
- 2012-09-04 JP JP2012194217A patent/JP5954058B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0851171A (en) * | 1994-05-31 | 1996-02-20 | Sumitomo Kinzoku Ceramics:Kk | Semiconductor ceramic package |
JPH08181245A (en) * | 1994-12-26 | 1996-07-12 | Sumitomo Metal Ind Ltd | Heat-sink element with built-in capacitor |
JP2004526321A (en) * | 2001-02-22 | 2004-08-26 | トル−シ・テクノロジーズ・インコーポレイテッド | Semiconductor structure having a plurality of conductive layers formed in openings and method of manufacturing the same |
JP2008218662A (en) * | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | Heat sink and electronic circuit device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016225545A (en) * | 2015-06-02 | 2016-12-28 | 日産自動車株式会社 | Capacitor structure, capacitor module, and manufacturing method of capacitor structure |
WO2019058922A1 (en) * | 2017-09-19 | 2019-03-28 | 株式会社村田製作所 | Capacitor |
CN110914973A (en) * | 2017-09-19 | 2020-03-24 | 株式会社村田制作所 | Capacitor with a capacitor element |
JPWO2019058922A1 (en) * | 2017-09-19 | 2020-03-26 | 株式会社村田製作所 | Capacitor |
US10903309B2 (en) | 2017-09-19 | 2021-01-26 | Murata Manufacturing Co., Ltd. | Capacitor |
CN110914973B (en) * | 2017-09-19 | 2023-05-30 | 株式会社村田制作所 | Capacitor with a capacitor body |
Also Published As
Publication number | Publication date |
---|---|
JP5954058B2 (en) | 2016-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11049819B2 (en) | Shielded package assemblies with integrated capacitor | |
JP5945326B2 (en) | Semiconductor device with heat dissipation structure | |
WO2016080333A1 (en) | Module | |
JP5672305B2 (en) | Semiconductor device | |
KR101325373B1 (en) | Package for housing semiconductor element and semiconductor device using the same | |
JP6286477B2 (en) | Package carrier and manufacturing method thereof | |
US10952310B2 (en) | High-frequency module | |
JP6648878B2 (en) | Circuit board | |
EP2391192A1 (en) | Multilayer circuit substrate | |
JP2021184487A (en) | Mounting board and manufacturing method of mounting board | |
KR20160038304A (en) | Circuit board | |
JP5954058B2 (en) | Electronic equipment | |
JPWO2015190166A1 (en) | Surface acoustic wave device | |
JP2006120996A (en) | Circuit module | |
KR102194720B1 (en) | Circuit Board including the heat dissipation structure | |
JP2008124072A (en) | Semiconductor device | |
TWI284401B (en) | Chip embedded packaging structure | |
JP2011146513A (en) | Semiconductor device | |
JP6686467B2 (en) | Electronic component heat dissipation structure | |
JP2011061132A (en) | Interposer | |
JP2019153611A (en) | module | |
JP2012227229A (en) | Semiconductor device | |
JP6688487B2 (en) | Circuit board, electronic device | |
JP7222481B2 (en) | semiconductor equipment | |
JP2016122701A (en) | Heat radiation structure of electronic component and communication module having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160530 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5954058 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |