JP2014049671A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2014049671A
JP2014049671A JP2012193012A JP2012193012A JP2014049671A JP 2014049671 A JP2014049671 A JP 2014049671A JP 2012193012 A JP2012193012 A JP 2012193012A JP 2012193012 A JP2012193012 A JP 2012193012A JP 2014049671 A JP2014049671 A JP 2014049671A
Authority
JP
Japan
Prior art keywords
insulating film
receiving element
light receiving
transfer transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012193012A
Other languages
Japanese (ja)
Inventor
Yasuhiro Araki
康弘 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012193012A priority Critical patent/JP2014049671A/en
Publication of JP2014049671A publication Critical patent/JP2014049671A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To more surely increase an S/N ratio of a semiconductor device without deteriorating transfer characteristics of a transfer transistor.SOLUTION: A semiconductor device comprises a semiconductor substrate SUB with a principal surface, a light-receiving element PD, an amplification transistor AMI, a transfer transistor TMI, and an insulating film DGI on the light-receiving element. The insulating film DGI of the light-receiving PD is formed on a principal surface right above the light-receiving element PD. At least one of the insulating film AGI of the amplification transistor AMI and the insulating film DGI on the light-receiving element is thin compared to the insulating film TGI of the transfer transistor TMI.

Description

本発明は、半導体装置およびその製造方法に関し、特に、固体撮像素子を有する半導体装置およびその製造方法に関するものである。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a solid-state imaging element and a manufacturing method thereof.

近年、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサを搭載したデジタルカメラの需要が高まっている。一眼レフカメラ、コンパクトデジタルカメラおよび携帯電話のカメラ等には、高画素数化、高画質化、処理速度の高速化、連続撮影可能枚数の増加などの各種の性能向上が求められる。   In recent years, there has been an increasing demand for digital cameras equipped with CMOS (Complementary Metal Oxide Semiconductor) sensors. Single-lens reflex cameras, compact digital cameras, mobile phone cameras, and the like are required to have various performance improvements such as an increase in the number of pixels, an increase in image quality, an increase in processing speed, and an increase in the number of images that can be continuously shot.

上記各種の性能向上のなかでも高画質化に対する要請は多い。上記各種カメラの高画質化を実現するためには、いわゆるＳ／Ｎ比（感度／ノイズの比）を大きくする必要がある。高感度を実現するためには、主にシリコンからなる半導体基板内のＣＭＯＳセンサを構成するフォトダイオードに入射する光を減衰させないことが挙げられ、また低ノイズを実現するためには、主にフォトダイオードと増幅トランジスタとの１／ｆノイズを低減することが考えられる。   Among the various performance improvements described above, there are many requests for higher image quality. In order to achieve high image quality of the various cameras, it is necessary to increase the so-called S / N ratio (sensitivity / noise ratio). In order to achieve high sensitivity, it is necessary not to attenuate the light incident on the photodiode that constitutes the CMOS sensor in the semiconductor substrate mainly made of silicon, and in order to achieve low noise, It is conceivable to reduce 1 / f noise between the diode and the amplification transistor.

上記の高感度を実現するためには、たとえばフォトダイオードの上面に接するように形成されるシリコン酸化膜をより薄くすることが考えられる。このような技術は、たとえば特開２０１０−２０６１８０号公報（特許文献１）および特開２０１０−４５２９２号公報（特許文献２）に開示されている。また上記の各公報とは異なる観点に基づき、ノイズを減らすことにより感度を高める技術は、たとえば特開２００７−１５０３６１号公報（特許文献３）に開示されている。   In order to realize the above high sensitivity, for example, it is conceivable to make the silicon oxide film formed so as to be in contact with the upper surface of the photodiode thinner. Such a technique is disclosed in, for example, Japanese Unexamined Patent Application Publication No. 2010-206180 (Patent Document 1) and Japanese Unexamined Patent Application Publication No. 2010-45292 (Patent Document 2). A technique for increasing sensitivity by reducing noise based on a viewpoint different from each of the above publications is disclosed in, for example, Japanese Patent Application Laid-Open No. 2007-150361 (Patent Document 3).

特開２０１０−２０６１８０号公報JP 2010-206180 A 特開２０１０−４５２９２号公報JP 2010-45292 A 特開２００７−１５０３６１号公報JP 2007-150361 A

特許文献１，２においては、フォトダイオードの上面に接するように形成されるシリコン酸化膜が薄くされるが、これと連続するように形成された、フォトダイオードからの信号電荷を転送するための転送トランジスタのゲート絶縁膜は薄く形成されていない。これは、転送トランジスタのゲート電極に印加可能な電圧を低下させないための配慮である。   In Patent Documents 1 and 2, the silicon oxide film formed so as to be in contact with the upper surface of the photodiode is thinned, but the transfer for transferring the signal charge from the photodiode formed so as to be continuous therewith is performed. The gate insulating film of the transistor is not formed thin. This is a consideration for preventing the voltage that can be applied to the gate electrode of the transfer transistor from being lowered.

しかしながら、フォトダイオードから転送トランジスタに転送されたデータを増幅するためのいわゆる増幅トランジスタがＭＯＳ（Metal Oxide Semiconductor）トランジスタにより形成される場合、この増幅トランジスタのゲート絶縁膜の厚みを制御することによっても高感度を実現することが可能である。しかるに特許文献１，２においてはこのような技術について考慮されていない。   However, when a so-called amplification transistor for amplifying data transferred from the photodiode to the transfer transistor is formed by a MOS (Metal Oxide Semiconductor) transistor, it is also possible to control the thickness of the gate insulating film of the amplification transistor. Sensitivity can be realized. However, Patent Documents 1 and 2 do not consider such a technique.

また特許文献３においては、フォトダイオードの上面に接する浮遊拡散層と、転送トランジスタの浮遊拡散層との厚みがほぼ同じであり、そもそもフォトダイオードと転送トランジスタとの間で絶縁膜の厚みを変化させるという発想自体が開示されていない。   In Patent Document 3, the thickness of the floating diffusion layer in contact with the upper surface of the photodiode and the floating diffusion layer of the transfer transistor are substantially the same, and the thickness of the insulating film is changed between the photodiode and the transfer transistor in the first place. The idea itself is not disclosed.

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.

一実施の形態に係る半導体装置は、主表面を有する半導体基板と、受光素子と、増幅トランジスタと、転送トランジスタと、受光素子上の絶縁膜とを備える。受光素子上の絶縁膜は、半導体基板内に形成された、光電変換を行なうためのものである。増幅トランジスタは、主表面上に形成された増幅トランジスタのゲート電極と増幅トランジスタのゲート電極および主表面の間に形成された増幅トランジスタの絶縁膜とを含む、信号電荷を増幅するためのものである。転送トランジスタは、受光素子の一部をソース領域として含み、かつ主表面上に形成された転送トランジスタのゲート電極と転送トランジスタのゲート電極および主表面の間に形成された転送トランジスタの絶縁膜とを含む、受光素子において蓄積された信号電荷を増幅トランジスタに転送するためのものである。受光素子上の絶縁膜は、受光素子の真上の主表面上に形成されている。転送トランジスタの絶縁膜に比べて、増幅トランジスタの絶縁膜および受光素子上の絶縁膜の少なくともいずれかが薄い。   A semiconductor device according to an embodiment includes a semiconductor substrate having a main surface, a light receiving element, an amplification transistor, a transfer transistor, and an insulating film on the light receiving element. The insulating film on the light receiving element is formed in the semiconductor substrate and performs photoelectric conversion. The amplification transistor is for amplifying a signal charge including the gate electrode of the amplification transistor formed on the main surface and the insulating film of the amplification transistor formed between the gate electrode of the amplification transistor and the main surface. . The transfer transistor includes a part of the light receiving element as a source region, and includes a gate electrode of the transfer transistor formed on the main surface and a gate electrode of the transfer transistor and an insulating film of the transfer transistor formed between the main surface. The signal charges accumulated in the light receiving element are transferred to the amplification transistor. The insulating film on the light receiving element is formed on the main surface directly above the light receiving element. Compared to the insulating film of the transfer transistor, at least one of the insulating film of the amplification transistor and the insulating film on the light receiving element is thinner.

一実施の形態に係る半導体装置の製造方法は、まず主表面を有する半導体基板が準備される。上記半導体基板内に、光電変換を行なうための受光素子が形成される。上記主表面上の増幅トランジスタのゲート電極と増幅トランジスタのゲート電極および主表面の間に形成された増幅トランジスタの絶縁膜とを含む、信号電荷を増幅するための増幅トランジスタが形成される。上記受光素子の一部をソース領域として含み、かつ主表面上の転送トランジスタのゲート電極と転送トランジスタのゲート電極および主表面の間に形成された転送トランジスタの絶縁膜とを含む、受光素子において蓄積された信号電荷を増幅トランジスタに転送するための転送トランジスタが形成される。上記受光素子の真上の主表面上に受光素子上の絶縁膜が形成される。上記転送トランジスタの絶縁膜に比べて、増幅トランジスタの絶縁膜および受光素子上の絶縁膜の少なくともいずれかが薄くなるように形成される。   In a method for manufacturing a semiconductor device according to an embodiment, a semiconductor substrate having a main surface is first prepared. A light receiving element for performing photoelectric conversion is formed in the semiconductor substrate. An amplification transistor for amplifying signal charges is formed, including the gate electrode of the amplification transistor on the main surface and the gate electrode of the amplification transistor and the insulating film of the amplification transistor formed between the main surfaces. Accumulation in the light receiving element including a part of the light receiving element as a source region and including a gate electrode of the transfer transistor on the main surface and an insulating film of the transfer transistor formed between the gate electrode of the transfer transistor and the main surface A transfer transistor is formed to transfer the signal charge thus performed to the amplification transistor. An insulating film on the light receiving element is formed on the main surface directly above the light receiving element. Compared to the insulating film of the transfer transistor, at least one of the insulating film of the amplification transistor and the insulating film on the light receiving element is formed to be thinner.

一実施の形態によれば、転送トランジスタの転送特性を低下させることなく、より確実に半導体装置のＳ／Ｎ比を高めることができる。   According to one embodiment, the S / N ratio of the semiconductor device can be more reliably increased without degrading the transfer characteristics of the transfer transistor.

一実施の形態に係る半導体装置であってウェハの状態を示す概略平面図である。1 is a schematic plan view showing a state of a wafer, which is a semiconductor device according to an embodiment. 図１の点線で囲まれた領域ＩＩの概略図である。It is the schematic of the area | region II enclosed with the dotted line of FIG. 図２の画素部の構成を示す概略平面図である。FIG. 3 is a schematic plan view illustrating a configuration of a pixel unit in FIG. 2. 実施の形態１における画素部および周辺回路部の構成を示す概略断面図である。2 is a schematic cross-sectional view illustrating configurations of a pixel portion and a peripheral circuit portion in Embodiment 1. FIG. 実施の形態１における画素部に形成される絶縁膜の厚みの関係を説明するための概略断面図である。4 is a schematic cross-sectional view for illustrating the relationship between the thicknesses of insulating films formed in the pixel portion in Embodiment 1. FIG. 実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。FIG. 6 is a schematic cross sectional view showing a first step of the method for manufacturing the semiconductor device in the first embodiment. 実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。FIG. 6 is a schematic cross sectional view showing a second step of the method for manufacturing the semiconductor device in the first embodiment. 実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。FIG. 6 is a schematic cross sectional view showing a third step of the method for manufacturing the semiconductor device in the first embodiment. 実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。FIG. 10 is a schematic cross sectional view showing a fourth step of the method for manufacturing the semiconductor device in the first embodiment. 実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。FIG. 10 is a schematic cross sectional view showing a fifth step of the method for manufacturing the semiconductor device in the first embodiment. 実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。FIG. 10 is a schematic cross sectional view showing a sixth step of the method for manufacturing the semiconductor device in the first embodiment. 実施の形態１における半導体装置の製造方法の第７工程を示す概略断面図である。FIG. 10 is a schematic cross sectional view showing a seventh step of the method for manufacturing the semiconductor device in the first embodiment. 実施の形態１における半導体装置の製造方法の第８工程を示す概略断面図である。FIG. 10 is a schematic cross sectional view showing an eighth step of the method for manufacturing the semiconductor device in the first embodiment. 実施の形態２における画素部および周辺回路部の構成を示す概略断面図である。FIG. 6 is a schematic cross-sectional view illustrating a configuration of a pixel portion and a peripheral circuit portion in a second embodiment. 実施の形態２における画素部に形成される絶縁膜の厚みの関係を説明するための概略断面図である。FIG. 10 is a schematic cross-sectional view for explaining the relationship between the thicknesses of insulating films formed in pixel portions in the second embodiment. 実施の形態２における半導体装置の製造方法の第１工程を示す概略断面図である。FIG. 10 is a schematic cross sectional view showing a first step of the method for manufacturing a semiconductor device in the second embodiment. 実施の形態２における半導体装置の製造方法の第２工程を示す概略断面図である。FIG. 10 is a schematic cross sectional view showing a second step of the method for manufacturing the semiconductor device in the second embodiment. 実施の形態２における半導体装置の製造方法の第３工程を示す概略断面図である。FIG. 11 is a schematic cross sectional view showing a third step of the method for manufacturing the semiconductor device in the second embodiment. 実施の形態２における半導体装置の製造方法の第４工程を示す概略断面図である。FIG. 10 is a schematic cross sectional view showing a fourth step of the method for manufacturing the semiconductor device in the second embodiment. 実施の形態３における画素部および周辺回路部の構成を示す概略断面図である。FIG. 5 is a schematic cross-sectional view illustrating configurations of a pixel portion and a peripheral circuit portion in a third embodiment. 実施の形態３における画素部に形成される絶縁膜の厚みの関係を説明するための概略断面図である。10 is a schematic cross-sectional view for illustrating the relationship between the thicknesses of insulating films formed in pixel portions in Embodiment 3. FIG. 実施の形態４における画素部および周辺回路部の構成を示す概略断面図である。FIG. 6 is a schematic cross-sectional view illustrating configurations of a pixel portion and a peripheral circuit portion in a fourth embodiment. 実施の形態４における画素部に形成される絶縁膜の厚みの関係を説明するための概略断面図である。FIG. 10 is a schematic cross-sectional view for illustrating the relationship between the thicknesses of insulating films formed in pixel portions in Embodiment 4. 図２５および図２６を説明するための概略図である。It is the schematic for demonstrating FIG. 25 and FIG. 図２４中の直線Ｓ１およびＳ２上の不純物濃度のシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of the impurity concentration on the straight lines S1 and S2 in FIG. 図２５中の丸点線で囲まれた領域ＸＸＶＩの拡大図である。FIG. 26 is an enlarged view of a region XXVI surrounded by a round dotted line in FIG. 25. 実施の形態４における半導体装置の製造方法の第１工程を示す概略断面図である。FIG. 10 is a schematic cross sectional view showing a first step of the method for manufacturing a semiconductor device in the fourth embodiment. 実施の形態４における半導体装置の製造方法の第２工程を示す概略断面図である。FIG. 10 is a schematic cross sectional view showing a second step of the method for manufacturing the semiconductor device in the fourth embodiment. 実施の形態４における半導体装置の製造方法の第３工程を示す概略断面図である。FIG. 10 is a schematic cross sectional view showing a third step of the method for manufacturing the semiconductor device in the fourth embodiment. 実施の形態４の比較例を説明する概略断面図である。FIG. 10 is a schematic cross-sectional view illustrating a comparative example of the fourth embodiment. 実施の形態４の作用効果を説明する概略断面図である。FIG. 10 is a schematic cross-sectional view for explaining the effect of the fourth embodiment. 実施の形態５における画素部および周辺回路部の構成を示す概略断面図である。FIG. 10 is a schematic cross-sectional view illustrating configurations of a pixel portion and a peripheral circuit portion in a fifth embodiment. 実施の形態５における画素部に形成される絶縁膜の厚みの関係を説明するための概略断面図である。FIG. 10 is a schematic cross-sectional view for illustrating the relationship between the thicknesses of insulating films formed in pixel portions in the fifth embodiment. 実施の形態６における画素部および周辺回路部の構成を示す概略断面図である。FIG. 10 is a schematic cross-sectional view illustrating a configuration of a pixel portion and a peripheral circuit portion in a sixth embodiment. 実施の形態７の画素部の構成を示す概略平面図である。FIG. 10 is a schematic plan view illustrating a configuration of a pixel portion in a seventh embodiment. 図３５の画素部に形成される固体撮像素子の、フィルタの色別の配置の一例を示す概略平面図である。FIG. 36 is a schematic plan view showing an example of an arrangement of a solid-state imaging device formed in the pixel portion of FIG.

以下、一実施の形態について図に基づいて説明する。
（実施の形態１）
まず一実施の形態の半導体装置の半導体基板の主表面における各素子形成領域の配置について図１〜図３を用いて説明する。 Hereinafter, an embodiment will be described with reference to the drawings.
(Embodiment 1)
First, the arrangement of each element formation region on the main surface of the semiconductor substrate of the semiconductor device according to the embodiment will be described with reference to FIGS.

図１を参照して、半導体装置は、半導体基板ＳＵＢをベースとする半導体ウェハＳＣＷに形成されている。半導体ウェハＳＣＷには、複数のＣＭＯＳセンサ用のチップ領域ＩＭＣが形成されている。複数のチップ領域ＩＭＣの各々は矩形の平面形状を有し、行列状に配置されている。また複数のチップ領域ＩＭＣの間には、ダイシングライン領域ＤＬＲが形成されている。   Referring to FIG. 1, the semiconductor device is formed on a semiconductor wafer SCW based on a semiconductor substrate SUB. A plurality of chip regions IMC for CMOS sensors are formed on the semiconductor wafer SCW. Each of the plurality of chip regions IMC has a rectangular planar shape and is arranged in a matrix. A dicing line region DLR is formed between the plurality of chip regions IMC.

図２を参照して、各々のチップ領域ＩＭＣは画素部と周辺回路部とを有している。画素部はチップ領域ＩＭＣの中央部に形成され、周辺回路部は画素部の周囲を取り囲む領域に形成されている。   Referring to FIG. 2, each chip region IMC has a pixel portion and a peripheral circuit portion. The pixel portion is formed in the center portion of the chip region IMC, and the peripheral circuit portion is formed in a region surrounding the periphery of the pixel portion.

図３を参照して、画素部はフォトダイオードＰＤと、転送トランジスタＴＭＩと、増幅トランジスタＡＭＩと、選択トランジスタＳＭＩとを主に有しており、これらにより構成されるいわゆる固体撮像素子が複数、たとえば行列状に配置されている。なお図３においては複数のフォトダイオードＰＤが行列状に配置されているのに対し、増幅トランジスタＡＭＩおよび選択トランジスタＳＭＩは１つのみ示されているが、複数の増幅トランジスタＡＭＩおよび選択トランジスタＳＭＩが行列状に配置されていてもよい。転送トランジスタＴＭＩ、増幅トランジスタＡＭＩおよび選択トランジスタＳＭＩはいずれもソース領域およびドレイン領域を有するいわゆるＭＯＳトランジスタである。   Referring to FIG. 3, the pixel section mainly includes a photodiode PD, a transfer transistor TMI, an amplification transistor AMI, and a selection transistor SMI. Arranged in a matrix. In FIG. 3, a plurality of photodiodes PD are arranged in a matrix, whereas only one amplification transistor AMI and selection transistor SMI are shown. However, a plurality of amplification transistors AMI and selection transistors SMI are arranged in a matrix. It may be arranged in a shape. All of the transfer transistor TMI, the amplification transistor AMI, and the selection transistor SMI are so-called MOS transistors having a source region and a drain region.

フォトダイオードＰＤは、画素部が受けた光の信号を光電変換により信号電荷に変換するための受光素子である。増幅トランジスタＡＭＩは、フォトダイオードＰＤの光電変換による信号電荷を増幅するためのＭＯＳトランジスタである。転送トランジスタＴＭＩは、フォトダイオードＰＤにおいて変換され蓄積された信号電荷を増幅トランジスタＡＭＩに転送するためのＭＯＳトランジスタである。   The photodiode PD is a light receiving element for converting a light signal received by the pixel portion into a signal charge by photoelectric conversion. The amplification transistor AMI is a MOS transistor for amplifying a signal charge due to photoelectric conversion of the photodiode PD. The transfer transistor TMI is a MOS transistor for transferring the signal charge converted and accumulated in the photodiode PD to the amplification transistor AMI.

選択トランジスタＳＭＩは、行列状に配置された画素が接続される行選択線のうち任意の１行を選択し、当該１行の行選択線に接続される画素を選択するためのＭＯＳトランジスタである。   The selection transistor SMI is a MOS transistor for selecting an arbitrary row among row selection lines to which pixels arranged in a matrix are connected, and selecting a pixel connected to the row selection line of the one row. .

図４を参照して、ここでは図３に示す画素部のフォトダイオードＰＤ、転送トランジスタＴＭＩ、増幅トランジスタＡＭＩおよび図２に示す周辺回路部の周辺トランジスタＰＭＩが説明の便宜上横１列に並んで示されているが、実際にはこのようにこれらの各素子が１列に並んでいなくてもよい。   Referring to FIG. 4, here, the photodiode PD of the pixel portion, the transfer transistor TMI, the amplification transistor AMI shown in FIG. 3 and the peripheral transistor PMI of the peripheral circuit portion shown in FIG. However, actually, these elements do not have to be arranged in a line in this way.

図４を参照して、図２および図３に示す画素部のフォトダイオードＰＤは、半導体基板ＳＵＢ内に形成されており、転送トランジスタＴＭＩ、増幅トランジスタＡＭＩ、および周辺回路部の周辺トランジスタＰＭＩなどはいずれも、半導体基板ＳＵＢの主表面上に形成されている。図４においてはフォトダイオードＰＤが形成される領域をフォトダイオード部、転送トランジスタＴＭＩが形成される領域を転送Ｔｒ部、増幅トランジスタＡＭＩが形成される領域を増幅Ｔｒ部、周辺トランジスタＰＭＩが形成される領域を周辺Ｔｒ部と表記している。   Referring to FIG. 4, the photodiode PD of the pixel portion shown in FIGS. 2 and 3 is formed in the semiconductor substrate SUB. The transfer transistor TMI, the amplification transistor AMI, the peripheral transistor PMI in the peripheral circuit portion, and the like are as follows. Both are formed on the main surface of the semiconductor substrate SUB. In FIG. 4, the region where the photodiode PD is formed is the photodiode portion, the region where the transfer transistor TMI is formed is the transfer Tr portion, the region where the amplification transistor AMI is formed is the amplification Tr portion, and the peripheral transistor PMI is formed. The region is indicated as a peripheral Tr portion.

フォトダイオードＰＤは、表面ｐ型領域ＳＰＲ（第１の不純物領域）と、ｎ型領域ＮＲ（第２の不純物領域）とを有している。表面ｐ型領域ＳＰＲは半導体基板ＳＵＢの主表面に形成されたｐ型（第１導電型）の不純物領域であり、半導体基板ＳＵＢの主表面に沿うように広がっている。一方、ｎ型領域ＮＲは半導体基板ＳＵＢの主表面に形成されたｎ型（第２導電型）の不純物領域であり、表面ｐ型領域ＳＰＲの周囲を取り囲むことによりｎ型領域ＮＲと表面ｐ型領域ＳＰＲとがｐｎ接合を構成するように配置される。言い換えれば、表面ｐ型領域ＳＰＲはｎ型領域ＮＲ内の半導体基板ＳＵＢの主表面に形成されている。   The photodiode PD has a surface p-type region SPR (first impurity region) and an n-type region NR (second impurity region). The surface p-type region SPR is a p-type (first conductivity type) impurity region formed on the main surface of the semiconductor substrate SUB and extends along the main surface of the semiconductor substrate SUB. On the other hand, the n-type region NR is an n-type (second conductivity type) impurity region formed on the main surface of the semiconductor substrate SUB. The n-type region NR and the surface p-type are surrounded by surrounding the surface p-type region SPR. The region SPR is arranged to form a pn junction. In other words, the surface p-type region SPR is formed on the main surface of the semiconductor substrate SUB in the n-type region NR.

フォトダイオードＰＤのｎ型領域ＮＲは、転送トランジスタＴＭＩのソース領域として機能する。このことについて以下にくわしく説明する。   The n-type region NR of the photodiode PD functions as a source region of the transfer transistor TMI. This will be explained in detail below.

転送トランジスタＴＭＩは、転送トランジスタの絶縁膜ＴＧＩと、転送トランジスタのゲート電極ＴＧと、側壁絶縁膜ＳＷとを主に有しており、反射防止膜ＡＲＦ、半導体基板ＳＵＢ内のフォトダイオードＰＤ、および半導体基板ＳＵＢ内のｎ型領域ＮＲをさらに含む構成となっている。   The transfer transistor TMI mainly includes an insulating film TGI of the transfer transistor, a gate electrode TG of the transfer transistor, and a sidewall insulating film SW. The antireflection film ARF, the photodiode PD in the semiconductor substrate SUB, and the semiconductor The n-type region NR in the substrate SUB is further included.

すなわち図４における転送トランジスタＴＭＩは、そのソース領域としてフォトダイオードＰＤ（のｎ型領域ＮＲ）を含んでいる。フォトダイオードＰＤの一部であるｎ型領域ＮＲがソース領域としてゲート電極ＴＧの左側に形成されているのに対し、ゲート電極ＴＧの右側には、転送トランジスタＴＭＩのドレイン領域としてのｎ型領域ＮＲが形成されている。フォトダイオードＰＤの一部であるソース領域としてのｎ型領域ＮＲと、ドレイン領域としてのｎ型領域ＮＲとにより、転送トランジスタＴＭＩはｎ型ＭＯＳトランジスタとして機能する。このため転送トランジスタＴＭＩが形成される領域は厳密にはフォトダイオード部を含むと考えられるが、図４およびそれ以降の各図においては転送Ｔｒ部はフォトダイオード部を除く転送トランジスタＴＭＩの形成される領域として示されている。   That is, the transfer transistor TMI in FIG. 4 includes the photodiode PD (the n-type region NR) as the source region. An n-type region NR that is a part of the photodiode PD is formed as a source region on the left side of the gate electrode TG, whereas an n-type region NR as a drain region of the transfer transistor TMI is formed on the right side of the gate electrode TG. Is formed. The transfer transistor TMI functions as an n-type MOS transistor by the n-type region NR as the source region and the n-type region NR as the drain region which are part of the photodiode PD. Therefore, strictly speaking, the region where the transfer transistor TMI is formed is considered to include the photodiode portion. However, in FIG. 4 and the subsequent drawings, the transfer Tr portion is formed of the transfer transistor TMI excluding the photodiode portion. Shown as a region.

絶縁膜ＴＧＩは転送トランジスタＴＭＩのゲート絶縁膜として半導体基板ＳＵＢの主表面に形成され、ゲート電極ＴＧは、絶縁膜ＴＧＩの上面に接するように形成されている。すなわち半導体基板ＳＵＢの主表面上の転送Ｔｒ部には、絶縁膜ＴＧＩとゲート電極ＴＧとがこの順に積層されている。逆にいえば、半導体基板ＳＵＢの主表面上の転送Ｔｒ部には、ゲート電極ＴＧと、ゲート電極ＴＧと半導体基板ＳＵＢの主表面との間に形成された絶縁膜ＴＧＩとを含む転送トランジスタＴＭＩが形成されている。   The insulating film TGI is formed on the main surface of the semiconductor substrate SUB as a gate insulating film of the transfer transistor TMI, and the gate electrode TG is formed in contact with the upper surface of the insulating film TGI. That is, the insulating film TGI and the gate electrode TG are stacked in this order on the transfer Tr portion on the main surface of the semiconductor substrate SUB. Conversely, the transfer transistor TMI including the gate electrode TG and the insulating film TGI formed between the gate electrode TG and the main surface of the semiconductor substrate SUB is included in the transfer Tr portion on the main surface of the semiconductor substrate SUB. Is formed.

転送トランジスタＴＭＩの側壁絶縁膜ＳＷは、絶縁膜ＴＧＩとその真上のゲート電極ＴＧとの積層構造の側壁の一部を覆うように形成されている。ただし後述するように、上記積層構造の側壁の一部は反射防止膜ＡＲＦに覆われている。   The side wall insulating film SW of the transfer transistor TMI is formed so as to cover a part of the side wall of the stacked structure of the insulating film TGI and the gate electrode TG immediately above the insulating film TGI. However, as will be described later, a part of the side wall of the laminated structure is covered with an antireflection film ARF.

フォトダイオードＰＤの真上の、半導体基板ＳＵＢの主表面上には受光素子上の絶縁膜ＤＧＩが形成されている。半導体基板ＳＵＢの主表面に沿う方向に関して、絶縁膜ＤＧＩは絶縁膜ＴＧＩと互いにつながっている。   On the main surface of the semiconductor substrate SUB, just above the photodiode PD, an insulating film DGI on the light receiving element is formed. With respect to the direction along the main surface of the semiconductor substrate SUB, the insulating film DGI is connected to the insulating film TGI.

また絶縁膜ＤＧＩの上面、ゲート電極ＴＧの上面および絶縁膜ＴＧＩとゲート電極ＴＧとの積層構造の側壁の一部を覆うように反射防止膜ＡＲＦが形成されている。反射防止膜ＡＲＦは、後述するレンズＬＮＳからフォトダイオードＰＤに向けて図４の下方（図中の矢印の方向）に進行する光の反射を抑制するために形成される。   An antireflection film ARF is formed so as to cover the upper surface of the insulating film DGI, the upper surface of the gate electrode TG, and part of the side wall of the stacked structure of the insulating film TGI and the gate electrode TG. The antireflection film ARF is formed to suppress reflection of light traveling downward (in the direction of the arrow in FIG. 4) from the lens LNS described later toward the photodiode PD.

増幅トランジスタＡＭＩは、増幅トランジスタの絶縁膜ＡＧＩと、増幅トランジスタのゲート電極ＡＧと、側壁絶縁膜ＳＷとを主に有しており、半導体基板ＳＵＢ内の１対のｎ型領域ＮＲをさらに含む構成となっている。絶縁膜ＡＧＩは、上記の絶縁膜ＴＧＩと同様に、増幅トランジスタＡＭＩのゲート絶縁膜として半導体基板ＳＵＢの主表面に形成されており、ゲート電極ＡＧは、絶縁膜ＡＧＩの上面に接するように形成されている。   The amplification transistor AMI mainly includes an insulation film AGI of the amplification transistor, a gate electrode AG of the amplification transistor, and a sidewall insulation film SW, and further includes a pair of n-type regions NR in the semiconductor substrate SUB. It has become. The insulating film AGI is formed on the main surface of the semiconductor substrate SUB as the gate insulating film of the amplification transistor AMI similarly to the insulating film TGI, and the gate electrode AG is formed so as to be in contact with the upper surface of the insulating film AGI. ing.

すなわち半導体基板ＳＵＢの主表面上の増幅Ｔｒ部には、絶縁膜ＡＧＩとゲート電極ＡＧとがこの順に積層されている。逆にいえば、半導体基板ＳＵＢの主表面上の増幅Ｔｒ部には、ゲート電極ＡＧと、ゲート電極ＡＧと半導体基板ＳＵＢの主表面との間に形成された絶縁膜ＡＧＩとを含む増幅トランジスタＡＭＩが形成されている。なお１対のｎ型領域ＮＲのうち一方は増幅トランジスタＡＭＩのソース領域として、他方は増幅トランジスタＡＭＩのドレイン領域として、それぞれ機能する。   That is, the insulating film AGI and the gate electrode AG are stacked in this order on the amplification Tr portion on the main surface of the semiconductor substrate SUB. Conversely, the amplification Tr portion on the main surface of the semiconductor substrate SUB includes an amplification transistor AMI including a gate electrode AG and an insulating film AGI formed between the gate electrode AG and the main surface of the semiconductor substrate SUB. Is formed. One of the pair of n-type regions NR functions as a source region of the amplification transistor AMI, and the other functions as a drain region of the amplification transistor AMI.

同様に、周辺トランジスタＰＭＩは、周辺トランジスタの絶縁膜ＰＧＩと、周辺トランジスタのゲート電極ＰＧと、側壁絶縁膜ＳＷとを主に有しており、半導体基板ＳＵＢ内の１対のｎ型領域ＮＲをソース領域およびドレイン領域としてさらに含む構成となっている。絶縁膜ＰＧＩも、絶縁膜ＴＧＩなどと同様に、半導体基板ＳＵＢの主表面に形成されている。   Similarly, the peripheral transistor PMI mainly includes an insulating film PGI of the peripheral transistor, a gate electrode PG of the peripheral transistor, and a sidewall insulating film SW, and includes a pair of n-type regions NR in the semiconductor substrate SUB. The structure further includes a source region and a drain region. The insulating film PGI is also formed on the main surface of the semiconductor substrate SUB, like the insulating film TGI.

半導体基板ＳＵＢの主表面において、転送トランジスタＴＭＩ、増幅トランジスタＡＭＩおよび周辺トランジスタＰＭＩのそれぞれは、素子分離膜ＳＰＴにより互いに電気的に分離されている。   On the main surface of the semiconductor substrate SUB, the transfer transistor TMI, the amplification transistor AMI, and the peripheral transistor PMI are electrically isolated from each other by the element isolation film SPT.

以上の絶縁膜ＤＧＩ、絶縁膜ＴＧＩ、絶縁膜ＡＧＩおよび絶縁膜ＰＧＩは後述のように厚みの差はあるものの、基本的に同一の層として形成されている。またゲート電極ＴＧ、ゲート電極ＡＧおよびゲート電極ＰＧは、同一の層として形成されている。   The insulating film DGI, the insulating film TGI, the insulating film AGI, and the insulating film PGI are basically formed as the same layer although there is a difference in thickness as described later. The gate electrode TG, the gate electrode AG, and the gate electrode PG are formed as the same layer.

フォトダイオードＰＤ、転送トランジスタＴＭＩ、増幅トランジスタＡＭＩおよび周辺トランジスタＰＭＩを覆うように層間絶縁膜ＩＩ１が形成され、層間絶縁膜ＩＩ１を覆うように層間絶縁膜ＩＩ２が、層間絶縁膜ＩＩ２を覆うように層間絶縁膜ＩＩ３が、層間絶縁膜ＩＩ３を覆うように層間絶縁膜ＩＩ４が形成されている。図４においては上記のように層間絶縁膜が４層積層されているが、層間絶縁膜の積層される数は任意である。   An interlayer insulating film II1 is formed to cover the photodiode PD, the transfer transistor TMI, the amplification transistor AMI, and the peripheral transistor PMI, and an interlayer insulating film II2 to cover the interlayer insulating film II1 and an interlayer to cover the interlayer insulating film II2. An interlayer insulating film II4 is formed so that the insulating film II3 covers the interlayer insulating film II3. In FIG. 4, four interlayer insulating films are stacked as described above, but the number of stacked interlayer insulating films is arbitrary.

また層間絶縁膜ＩＩ１、層間絶縁膜ＩＩ２のそれぞれの上面の一部に接するように金属配線ＬＥが形成されており、層間絶縁膜ＩＩ２、ＩＩ３は金属配線ＬＥを覆うように形成されている。さらに、層間絶縁膜ＩＩ３の上面の一部に接するように遮光膜ＬＳＦが形成されており、層間絶縁膜ＩＩ４の上面にはカラーフィルタＦＬＴおよびレンズＬＮＳが形成されている。   Further, the metal wiring LE is formed so as to be in contact with part of the upper surfaces of the interlayer insulating film II1 and the interlayer insulating film II2, and the interlayer insulating films II2 and II3 are formed so as to cover the metal wiring LE. Further, a light shielding film LSF is formed so as to be in contact with a part of the upper surface of the interlayer insulating film II3, and a color filter FLT and a lens LNS are formed on the upper surface of the interlayer insulating film II4.

レンズＬＮＳはフォトダイオードＰＤに入射する光を取り込む機能を有する。カラーフィルタＦＬＴはフォトダイオードＰＤに入射する光を赤、緑または青のいずれかの波長の光に変換するためのフィルタである。すなわち画素部に配列される複数の固体撮像素子の間で、赤、緑または青のそれぞれのカラーフィルタＦＬＴが一定の個数割合で配列される。また遮光膜ＬＳＦは、レンズＬＮＳ以外の領域からフォトダイオードＰＤへの光の入射を抑制するために、レンズＬＮＳの真下（フォトダイオードＰＤの真上）以外の領域に形成されている。遮光膜ＬＳＦは、レンズＬＮＳの真下（フォトダイオードＰＤの真上）において開口部ＣＶを形成している。   The lens LNS has a function of capturing light incident on the photodiode PD. The color filter FLT is a filter for converting light incident on the photodiode PD into light having a wavelength of red, green, or blue. That is, each of the red, green, and blue color filters FLT is arranged at a fixed number ratio among a plurality of solid-state imaging devices arranged in the pixel portion. Further, the light shielding film LSF is formed in a region other than the region directly below the lens LNS (directly above the photodiode PD) in order to suppress the incidence of light from the region other than the lens LNS to the photodiode PD. The light shielding film LSF forms an opening CV just below the lens LNS (just above the photodiode PD).

図５は、図４の画素部における絶縁膜ＤＧＩ，ＴＧＩ，ＡＧＩの厚みの関係を説明するために絶縁膜ＤＧＩおよびゲート電極ＴＧ，ＡＧの部分を抽出した概略図である。図５を参照して、フォトダイオードＰＤの絶縁膜ＤＧＩの厚みＴ１は、転送トランジスタＴＭＩの絶縁膜ＴＧＩの厚みＴ２よりも薄くなっている。ただし増幅トランジスタＡＭＩの絶縁膜ＡＧＩの厚みＴ２は、転送トランジスタＴＭＩの絶縁膜ＴＧＩの厚みＴ２とほぼ等しくなっている。なお上記厚みＴ１は、厚みＴ２の半分以下の厚みであることが好ましい。   FIG. 5 is a schematic diagram in which portions of the insulating film DGI and the gate electrodes TG and AG are extracted in order to explain the relationship between the thicknesses of the insulating films DGI, TGI, and AGI in the pixel portion of FIG. Referring to FIG. 5, the thickness T1 of the insulating film DGI of the photodiode PD is thinner than the thickness T2 of the insulating film TGI of the transfer transistor TMI. However, the thickness T2 of the insulating film AGI of the amplification transistor AMI is substantially equal to the thickness T2 of the insulating film TGI of the transfer transistor TMI. The thickness T1 is preferably less than half the thickness T2.

なおここで絶縁膜ＤＧＩの厚みＴ１とは、フォトダイオードＰＤの主要部分、すなわちフォトダイオードＰＤの平面視における中央部分の真上の絶縁膜ＤＧＩの厚みの平均値をいうものとし、絶縁膜ＴＧＩ、絶縁膜ＡＧＩの厚みとは、それぞれゲート電極ＴＧ、ゲート電極ＡＧの真下の絶縁膜ＴＧＩ、絶縁膜ＡＧＩの厚みの平均値をいうものとする。たとえば転送Ｔｒ部のうちゲート電極ＴＧの真下より半導体基板ＳＵＢの主表面に沿う方向に関してやや離れた領域における絶縁膜の厚みは、ゲート電極ＴＧの真下の絶縁膜ＴＧＩの厚みＴ２に比べてやや薄くなっているが、この領域における絶縁膜の厚みは考慮しない。   Here, the thickness T1 of the insulating film DGI means the average value of the thickness of the insulating film DGI directly above the main portion of the photodiode PD, that is, the central portion in the plan view of the photodiode PD. The thickness of the insulating film AGI refers to an average value of the thicknesses of the gate electrode TG, the insulating film TGI immediately below the gate electrode AG, and the insulating film AGI. For example, the thickness of the insulating film in a region of the transfer Tr portion that is slightly separated in the direction along the main surface of the semiconductor substrate SUB from directly below the gate electrode TG is slightly smaller than the thickness T2 of the insulating film TGI directly below the gate electrode TG. However, the thickness of the insulating film in this region is not considered.

また上記の各絶縁膜は概ね半導体基板ＳＵＢの主表面に沿った上面形状を有しており、厚みのばらつきは上記厚みの平均値の５％以内であるとする。   Each of the insulating films has a top surface shape substantially along the main surface of the semiconductor substrate SUB, and the thickness variation is within 5% of the average thickness.

図５を再度参照して、一実施の形態においては、転送Ｔｒ部におけるゲート電極ＴＧの真下の絶縁膜ＴＧＩは、半導体基板ＳＵＢの主表面に関するフォトダイオード部側の端部においてその厚みがＴ２からフォトダイオード部における絶縁膜ＤＧＩの厚みＴ１へと薄くなっており、かつ絶縁膜ＴＧＩと絶縁膜ＤＧＩとは互いにつながっている。   Referring again to FIG. 5, in one embodiment, the insulating film TGI immediately below the gate electrode TG in the transfer Tr portion has a thickness from T2 at the end portion on the photodiode portion side with respect to the main surface of the semiconductor substrate SUB. The thickness of the insulating film DGI in the photodiode portion is reduced to T1, and the insulating film TGI and the insulating film DGI are connected to each other.

次に、図６〜図１３を参照しながら、一実施の形態の半導体装置の製造方法について説明する。なお図６〜図１３においては、図４と同様に、フォトダイオード部、転送Ｔｒ部、増幅Ｔｒ部および周辺Ｔｒ部が横１列に並んで示される。   Next, a method for manufacturing a semiconductor device according to an embodiment will be described with reference to FIGS. 6 to 13, as in FIG. 4, the photodiode portion, the transfer Tr portion, the amplification Tr portion, and the peripheral Tr portion are shown in a horizontal row.

図６を参照して、まずたとえばシリコンの単結晶からなる半導体基板ＳＵＢが準備される。次に一般公知の方法により、半導体基板ＳＵＢの主表面を転送Ｔｒ部（フォトダイオード部を含む）、増幅Ｔｒ部および周辺Ｔｒ部のそれぞれに分けるための素子分離膜ＳＰＴが形成される。   Referring to FIG. 6, first, a semiconductor substrate SUB made of, for example, a single crystal of silicon is prepared. Next, an element isolation film SPT for dividing the main surface of the semiconductor substrate SUB into a transfer Tr portion (including a photodiode portion), an amplification Tr portion, and a peripheral Tr portion is formed by a generally known method.

その後、通常の写真製版技術およびイオン注入技術により、必要に応じて半導体基板ＳＵＢ内には、図６に示されないウェル領域が形成される。たとえば半導体基板ＳＵＢがｎ型不純物を含み、ｎ型ＭＯＳトランジスタとしての転送トランジスタを形成する場合などにｐ型のウェル領域が形成される。   Thereafter, a well region (not shown in FIG. 6) is formed in the semiconductor substrate SUB as necessary by a normal photolithography technique and ion implantation technique. For example, when the semiconductor substrate SUB contains an n-type impurity and a transfer transistor as an n-type MOS transistor is formed, a p-type well region is formed.

さらに通常の写真製版技術およびイオン注入技術により、必要に応じて半導体基板ＳＵＢ内の主表面近傍には、図６に示されないチャネル領域が形成される。このチャネル領域は、たとえば転送トランジスタのゲート電極などが形成される領域の真下の領域に形成される、微量の不純物が注入された領域である。   Furthermore, a channel region not shown in FIG. 6 is formed in the vicinity of the main surface in the semiconductor substrate SUB as required by ordinary photolithography and ion implantation techniques. This channel region is, for example, a region formed in a region immediately below a region where the gate electrode of the transfer transistor and the like are formed and into which a small amount of impurities is implanted.

次に、たとえば通常の熱酸化法により、半導体基板ＳＵＢの主表面（素子分離膜ＳＰＴの上面を除く）にはシリコン酸化膜からなる第１の絶縁膜ＧＩ１が形成される。   Next, a first insulating film GI1 made of a silicon oxide film is formed on the main surface of the semiconductor substrate SUB (excluding the upper surface of the element isolation film SPT) by, for example, a normal thermal oxidation method.

図７を参照して、第１の絶縁膜ＧＩ１および素子分離膜ＳＰＴの上面に感光体としてのフォトレジストＰＨＲが塗布される。通常の写真製版技術およびエッチング技術により、転送Ｔｒ部、および増幅Ｔｒ部のフォトレジストＰＨＲが残存するように、第１の絶縁膜ＧＩ１がパターニングされる。その結果、転送Ｔｒ部、および増幅Ｔｒ部の半導体基板ＳＵＢの主表面上に第１の絶縁膜ＧＩ１のパターンが形成される。   Referring to FIG. 7, a photoresist PHR as a photoreceptor is applied to the upper surfaces of first insulating film GI1 and element isolation film SPT. The first insulating film GI1 is patterned by ordinary photolithography and etching techniques so that the photoresist PHR in the transfer Tr portion and the amplification Tr portion remains. As a result, the pattern of the first insulating film GI1 is formed on the main surface of the semiconductor substrate SUB in the transfer Tr portion and the amplification Tr portion.

図８を参照して、たとえば通常のＣＶＤ（Chemical Vapor Deposition）法により、第１の絶縁膜ＧＩ１を覆うように、フォトダイオード部と転送Ｔｒ部と増幅Ｔｒ部と周辺Ｔｒ部とのすべてに（素子分離膜ＳＰＴの上面を含む）シリコン酸化膜からなる第２の絶縁膜ＧＩ２が形成される。   Referring to FIG. 8, all of the photodiode portion, the transfer Tr portion, the amplification Tr portion, and the peripheral Tr portion are covered so as to cover the first insulating film GI1 by, for example, a normal CVD (Chemical Vapor Deposition) method. A second insulating film GI2 made of a silicon oxide film (including the upper surface of the element isolation film SPT) is formed.

図９を参照して、たとえば通常のＣＶＤ法により、第２の絶縁膜ＧＩ２および素子分離膜ＳＰＴを覆うように多結晶シリコンの薄膜が形成され、通常の写真製版技術およびエッチング技術により、ゲート電極ＴＧ、ゲート電極ＡＧおよびゲート電極ＰＧが形成される領域において当該多結晶シリコンの薄膜が残存するようにパターニングされる。その結果、多結晶シリコンからなるゲート電極ＴＧ、ゲート電極ＡＧおよびゲート電極ＰＧが形成される。この写真製版技術の後のエッチングの際、多結晶シリコンの薄膜が除去されることにより露出される第２の絶縁膜ＧＩ２も少しエッチングされて厚みがやや薄くなる。   Referring to FIG. 9, a polycrystalline silicon thin film is formed so as to cover second insulating film GI2 and element isolation film SPT by, for example, a normal CVD method, and a gate electrode is formed by a normal photolithography technique and etching technique. Patterning is performed so that the polycrystalline silicon thin film remains in the region where TG, gate electrode AG and gate electrode PG are formed. As a result, a gate electrode TG, a gate electrode AG, and a gate electrode PG made of polycrystalline silicon are formed. At the time of etching after this photoengraving technique, the second insulating film GI2 exposed by removing the polycrystalline silicon thin film is also slightly etched, and the thickness is slightly reduced.

ゲート電極ＴＧは転送Ｔｒ部の一部、特に第１の絶縁膜ＧＩ１と第２の絶縁膜ＧＩ２とが積層された領域の真上の一部に形成される。特にゲート電極ＴＧは、図９の左側の端部が、第１および第２の絶縁膜ＧＩ１，ＧＩ２の双方が形成される領域（転送Ｔｒ部）と第２の絶縁膜ＧＩ２のみが形成される領域（フォトダイオード部）との境界部とほぼ一致するように形成されることが好ましい。すなわちゲート電極ＴＧの左側の側壁が、上記境界部における絶縁膜ＧＩ１，ＧＩ２がなす段差の側壁とほぼ同一平面（いわゆるツライチ）となるように形成される。   The gate electrode TG is formed in a part of the transfer Tr portion, particularly in a part directly above a region where the first insulating film GI1 and the second insulating film GI2 are stacked. In particular, in the gate electrode TG, only the second insulating film GI2 and the region where both the first and second insulating films GI1 and GI2 are formed and the second insulating film GI2 are formed at the left end in FIG. It is preferably formed so as to substantially coincide with the boundary with the region (photodiode portion). That is, the left side wall of the gate electrode TG is formed to be substantially flush with the stepped side wall formed by the insulating films GI1 and GI2 at the boundary portion (so-called pitch).

以上により、フォトダイオード部のフォトダイオードＰＤの真上の、半導体基板ＳＵＢの主表面上には第２の絶縁膜ＧＩ２からなる絶縁膜ＤＧＩが、周辺Ｔｒ部には第２の絶縁膜ＧＩ２からなる絶縁膜ＰＧＩが形成される。また転送Ｔｒ部には第１および第２の絶縁膜ＧＩ１，ＧＩ２からなる絶縁膜ＴＧＩが、増幅Ｔｒ部には第１および第２の絶縁膜ＧＩ１，ＧＩ２からなる絶縁膜ＡＧＩが、それぞれ形成される。その結果、絶縁膜ＤＧＩは絶縁膜ＴＧＩより薄くなるように形成される。   As described above, the insulating film DGI made of the second insulating film GI2 is formed on the main surface of the semiconductor substrate SUB immediately above the photodiode PD in the photodiode portion, and the second insulating film GI2 is made in the peripheral Tr portion. An insulating film PGI is formed. An insulating film TGI made of the first and second insulating films GI1 and GI2 is formed in the transfer Tr section, and an insulating film AGI made of the first and second insulating films GI1 and GI2 is formed in the amplification Tr section, respectively. The As a result, the insulating film DGI is formed to be thinner than the insulating film TGI.

図１０を参照して、通常の写真製版技術およびイオン注入技術により、フォトダイオード部における半導体基板ＳＵＢ内には、ｎ型領域ＮＲおよび表面ｐ型領域ＳＰＲがこの順に形成され、これらによりフォトダイオードＰＤが形成される。また図示されないが、フォトダイオードＰＤのｎ型領域ＮＲが形成されるのと同時に、トランジスタＴＧＩ，ＡＧＩ，ＰＧＩのそれぞれが形成される領域においても、ソース領域およびドレイン領域が形成される領域にはｎ型領域ＮＲが形成される。転送トランジスタＴＭＩのドレイン領域が形成される領域にも同様にｎ型領域ＮＲが形成される。   Referring to FIG. 10, an n-type region NR and a surface p-type region SPR are formed in this order in the semiconductor substrate SUB in the photodiode portion by a normal photoengraving technique and ion implantation technique. Is formed. Although not shown, the n-type region NR of the photodiode PD is formed, and at the same time, in the region where the transistors TGI, AGI, and PGI are formed, the region where the source region and the drain region are formed is n. A mold region NR is formed. An n-type region NR is similarly formed in a region where the drain region of the transfer transistor TMI is formed.

図１１を参照して、たとえば通常のＣＶＤ法およびエッチバックにより、たとえばシリコン酸化膜とシリコン窒化膜とがこの順に積層された構成を有する側壁絶縁膜ＳＷおよび反射防止膜ＡＲＦが同時に形成される。   Referring to FIG. 11, sidewall insulating film SW and antireflection film ARF having a configuration in which, for example, a silicon oxide film and a silicon nitride film are laminated in this order are formed simultaneously by, for example, a normal CVD method and etch back.

以上により、半導体基板ＳＵＢの主表面上には、ゲート電極ＡＧと、ゲート電極ＡＧおよび主表面の間に形成された絶縁膜ＡＧＩとを含む増幅トランジスタＡＭＩが形成される。同様にゲート電極ＰＧと、ゲート電極ＰＧおよび主表面の間に形成された絶縁膜ＰＧＩとを含む周辺トランジスタＰＭＩが形成される。さらに、フォトダイオードＰＤの一部であるｎ型領域ＮＲをソース領域として含み、かつ半導体基板ＳＵＢの主表面上のゲート電極ＴＧと、ゲート電極ＴＧおよび主表面の間に形成された絶縁膜ＴＧＩとを含む転送トランジスタＴＭＩが形成される。   As described above, the amplification transistor AMI including the gate electrode AG and the insulating film AGI formed between the gate electrode AG and the main surface is formed on the main surface of the semiconductor substrate SUB. Similarly, peripheral transistor PMI including gate electrode PG and insulating film PGI formed between gate electrode PG and the main surface is formed. Furthermore, the gate electrode TG on the main surface of the semiconductor substrate SUB, which includes the n-type region NR that is a part of the photodiode PD as a source region, and the insulating film TGI formed between the gate electrode TG and the main surface, A transfer transistor TMI including is formed.

図１２を参照して、たとえばＣＶＤ法を用いて、シリコン酸化膜からなる層間絶縁膜ＩＩ１が形成される。その後、当該層間絶縁膜ＩＩ１がＣＭＰ（Chemical Mechanical Polishing）と呼ばれる化学機械的研磨法により上面が平坦となるように研磨される。さらに通常の写真製版技術およびエッチング技術により、ゲート電極ＴＧ、ゲート電極ＡＧおよびゲート電極ＰＧに達するように層間絶縁膜ＩＩ１にビアホールＶＡが形成される。層間絶縁膜ＩＩ１（シリコン酸化膜）とゲート電極ＴＧ，ＡＧ，ＰＧ（多結晶シリコン）とのエッチング選択比の差を利用して、ゲート電極ＴＧ，ＡＧ，ＰＧの上面に達したところでエッチングが終了することにより、ビアホールＶＡが形成される。   Referring to FIG. 12, interlayer insulating film II1 made of a silicon oxide film is formed using, for example, a CVD method. Thereafter, the interlayer insulating film II1 is polished so as to have a flat upper surface by a chemical mechanical polishing method called CMP (Chemical Mechanical Polishing). Further, via holes VA are formed in the interlayer insulating film II1 so as to reach the gate electrode TG, the gate electrode AG, and the gate electrode PG by a normal photolithography technique and etching technique. Using the difference in etching selectivity between the interlayer insulating film II1 (silicon oxide film) and the gate electrodes TG, AG, PG (polycrystalline silicon), the etching is finished when the upper surface of the gate electrodes TG, AG, PG is reached. As a result, a via hole VA is formed.

なおゲート電極ＴＧ上には反射防止膜ＡＲＦとしてのシリコン酸化膜およびシリコン窒化膜が形成されるが、ゲート電極ＴＧと上層とを導通するために、ゲート電極ＴＧ上のビアホールＶＡは反射防止膜ＡＲＦの一部を貫通するように形成される。   A silicon oxide film and a silicon nitride film are formed on the gate electrode TG as the antireflection film ARF. In order to make the gate electrode TG and the upper layer conductive, the via hole VA on the gate electrode TG is formed on the antireflection film ARF. It is formed so as to penetrate a part of.

次に、ビアホールＶＡの内部にたとえばタングステンよりなる導電膜が充填されることにより、ビアホールＶＡの内部にはコンタクトＣＴが形成される。この処理においてはたとえばＣＶＤ法が用いられ、層間絶縁膜ＩＩ１上にもタングステンの薄膜が形成される。層間絶縁膜ＩＩ１上のタングステンの薄膜はＣＭＰにより除去される。   Next, a contact CT is formed in the via hole VA by filling the via hole VA with a conductive film made of, for example, tungsten. In this process, for example, a CVD method is used, and a tungsten thin film is also formed on the interlayer insulating film II1. The tungsten thin film on the interlayer insulating film II1 is removed by CMP.

図１３を参照して、層間絶縁膜ＩＩ１上にはたとえばアルミニウムからなる薄膜が、たとえばスパッタリングにより形成される。そして通常の写真製版技術およびエッチング技術により、コンタクトＣＴの真上にはたとえばアルミニウムからなる金属配線ＬＥが形成される。   Referring to FIG. 13, a thin film made of, for example, aluminum is formed on interlayer insulating film II1 by, for example, sputtering. Then, a metal wiring LE made of, for example, aluminum is formed immediately above the contact CT by a normal photolithography technique and etching technique.

次に、層間絶縁膜ＩＩ１および金属配線ＬＥを覆うようにシリコン酸化膜からなる層間絶縁膜ＩＩ２が形成され、所望の領域（金属配線ＬＥ上）に、金属配線ＬＥ上に達するように図１２のビアＶＡと同様のビアが形成される。次に図１２の工程と同様にそのビアの内部にたとえばタングステンよりなる導電膜が充填されることによりコンタクトＣＴが形成される。   Next, an interlayer insulating film II2 made of a silicon oxide film is formed so as to cover the interlayer insulating film II1 and the metal wiring LE, and reaches a desired region (on the metal wiring LE) over the metal wiring LE in FIG. A via similar to the via VA is formed. Next, as in the process of FIG. 12, a contact CT is formed by filling the via with a conductive film made of, for example, tungsten.

さらに上記と同様の工程により、層間絶縁膜ＩＩ２のコンタクトＣＴの真上にはたとえばアルミニウムからなる金属配線ＬＥが形成され、層間絶縁膜ＩＩ２および金属配線ＬＥを覆うようにシリコン酸化膜からなる層間絶縁膜ＩＩ３が形成される。   Further, by the same process as described above, a metal wiring LE made of, for example, aluminum is formed immediately above the contact CT of the interlayer insulating film II2, and the interlayer insulation made of a silicon oxide film is formed so as to cover the interlayer insulating film II2 and the metal wiring LE. Membrane II3 is formed.

層間絶縁膜ＩＩ３上にはたとえばアルミニウムやタングステンなどの光に対する透過性の低い金属材料の薄膜が、たとえばスパッタリングにより形成される。そして通常の写真製版技術およびエッチング技術により、フォトダイオードＰＤの真上以外の領域に残存するように当該金属材料の薄膜がパターニングされ、遮光膜ＬＳＦが形成される。   On the interlayer insulating film II3, for example, a thin film of a metal material having a low light transmittance such as aluminum or tungsten is formed by sputtering, for example. Then, the thin film of the metal material is patterned so as to remain in a region other than directly above the photodiode PD by a normal photoengraving technique and etching technique, thereby forming a light shielding film LSF.

図４を参照して、その後、シリコン酸化膜からなる層間絶縁膜ＩＩ４が形成され、層間絶縁膜ＩＩ４上のフォトダイオードＰＤの真上にはカラーフィルタＦＬＴおよびレンズＬＮＳが形成される。以上の各工程により一実施の形態の固体撮像素子を有する半導体装置が形成される。   Referring to FIG. 4, thereafter, interlayer insulating film II4 made of a silicon oxide film is formed, and color filter FLT and lens LNS are formed immediately above photodiode PD on interlayer insulating film II4. Through the above steps, a semiconductor device having the solid-state imaging element of one embodiment is formed.

次に、一実施の形態の作用効果を説明する。
一実施の形態においては、絶縁膜ＤＧＩが第２の絶縁膜ＧＩ２により構成され、絶縁膜ＴＧＩが第１および第２の絶縁膜ＧＩ１，ＧＩ２により構成される。このため絶縁膜ＤＧＩが絶縁膜ＴＧＩよりも薄くなるように形成される。 Next, the function and effect of the embodiment will be described.
In one embodiment, the insulating film DGI is composed of the second insulating film GI2, and the insulating film TGI is composed of the first and second insulating films GI1, GI2. Therefore, the insulating film DGI is formed to be thinner than the insulating film TGI.

上記一実施の形態の比較例として、たとえばフォトダイオードＰＤに入射する光の感度を高めるために絶縁膜ＤＧＩの厚みを薄くすることにより、絶縁膜ＴＧＩの厚みも併せて薄くなる場合がある。これは絶縁膜ＤＧＩと絶縁膜ＴＧＩとは通常同一の層として同時に形成されるためである。   As a comparative example of the above-described embodiment, there is a case where the thickness of the insulating film TGI is also reduced by reducing the thickness of the insulating film DGI in order to increase the sensitivity of light incident on the photodiode PD, for example. This is because the insulating film DGI and the insulating film TGI are usually formed simultaneously as the same layer.

転送トランジスタＴＭＩのゲート絶縁膜としての絶縁膜ＴＧＩの厚みが薄くなれば、ゲート電極ＴＧに印加できる電圧が小さくなるため、転送トランジスタＴＭＩが信号電荷を増幅トランジスタＡＭＩに転送する機能が低下する可能性がある。   If the thickness of the insulating film TGI as the gate insulating film of the transfer transistor TMI is reduced, the voltage that can be applied to the gate electrode TG is reduced, so that the function of the transfer transistor TMI to transfer the signal charge to the amplification transistor AMI may be reduced. There is.

そこで一実施の形態のように、絶縁膜ＴＧＩの厚みは薄くせずに絶縁膜ＤＧＩのみを薄くすることにより、転送トランジスタＴＭＩが信号電荷を増幅トランジスタＡＭＩに転送する機能を低下させることなく、フォトダイオードＰＤが光を取り込む感度を高めることができる。その結果、当該固体撮像素子のＳ／Ｎ比を大きくすることができる。   Therefore, as in one embodiment, by reducing only the insulating film DGI without reducing the thickness of the insulating film TGI, the function of the transfer transistor TMI to transfer the signal charge to the amplification transistor AMI can be reduced without reducing the function. The sensitivity with which the diode PD captures light can be increased. As a result, the S / N ratio of the solid-state image sensor can be increased.

（実施の形態２）
本実施の形態は実施の形態１と比較して、絶縁膜の厚みの構成において異なっている。以下、図１４を参照しながら本実施の形態の半導体装置の構成について説明する。 (Embodiment 2)
This embodiment is different from the first embodiment in the structure of the thickness of the insulating film. Hereinafter, the configuration of the semiconductor device of the present embodiment will be described with reference to FIG.

図１４を参照して、本実施の形態は実施の形態１（図４）と基本的に同様の構成を備えている。また図１５は図５と同様に、図１４の画素部における絶縁膜ＤＧＩ，ＴＧＩ，ＡＧＩの厚みの関係を説明するために絶縁膜ＤＧＩなどおよびゲート電極ＴＧ，ＡＧの部分を抽出した概略図である。   Referring to FIG. 14, the present embodiment has a configuration basically similar to that of the first embodiment (FIG. 4). FIG. 15 is a schematic diagram in which the insulating film DGI and the gate electrodes TG and AG are extracted in order to explain the relationship between the thicknesses of the insulating films DGI, TGI, and AGI in the pixel portion of FIG. is there.

図１５を参照して、本実施の形態においては、増幅トランジスタＡＭＩの絶縁膜ＡＧＩの厚みＴ１は、転送トランジスタＴＭＩの絶縁膜ＴＧＩの厚みＴ２よりも薄くなっている。なお上記厚みＴ１は、厚みＴ２の半分以下の厚みであることが好ましい。   Referring to FIG. 15, in the present embodiment, the thickness T1 of the insulating film AGI of the amplification transistor AMI is smaller than the thickness T2 of the insulating film TGI of the transfer transistor TMI. The thickness T1 is preferably less than half the thickness T2.

フォトダイオードＰＤの絶縁膜ＤＧＩの厚みＴ２’は絶縁膜ＴＧＩの厚みＴ２よりも厳密にはやや薄いが、これは実施の形態１にて述べたようにゲート電極ＴＧをパターニングする際のエッチングにより絶縁膜ＤＧＩが同時に少しエッチングされることに基づく。しかし絶縁膜ＤＧＩの厚みＴ２’は絶縁膜ＡＧＩの厚みＴ１に比べて十分に厚く、以下本実施の形態においては絶縁膜ＤＧＩの厚みＴ２’は絶縁膜ＴＧＩの厚みＴ２に等しいものとする。   Although the thickness T2 ′ of the insulating film DGI of the photodiode PD is strictly slightly smaller than the thickness T2 of the insulating film TGI, this is insulated by etching when patterning the gate electrode TG as described in the first embodiment. It is based on the fact that the film DGI is slightly etched at the same time. However, the thickness T2 'of the insulating film DGI is sufficiently thicker than the thickness T1 of the insulating film AGI. Hereinafter, in the present embodiment, the thickness T2' of the insulating film DGI is equal to the thickness T2 of the insulating film TGI.

本実施の形態は実施の形態１に対して上記の点のみ異なっており、他の点においては実施の形態１と同様であるため、本実施の形態において実施の形態１と同一の構成要素に対しては同一の符号を付し、その説明を繰り返さない。   The present embodiment is different from the first embodiment only in the above points, and is the same as the first embodiment in other points. Therefore, in the present embodiment, the same components as those in the first embodiment are used. The same reference numerals are given to the components, and the description thereof is not repeated.

次に、図１６〜図１９を参照しながら、本実施の形態の半導体装置の製造方法について説明する。   Next, a method for manufacturing the semiconductor device of the present embodiment will be described with reference to FIGS.

図１６を参照して、図６と同様に半導体基板ＳＵＢが準備され、素子分離膜、ウェル領域およびチャネル領域が形成され、第１の絶縁膜ＧＩ１が形成される。第１の絶縁膜ＧＩ１および素子分離膜ＳＰＴの上面に感光体としてのフォトレジストＰＨＲが塗布される。   Referring to FIG. 16, semiconductor substrate SUB is prepared similarly to FIG. 6, element isolation film, well region and channel region are formed, and first insulating film GI1 is formed. Photoresist PHR as a photoreceptor is applied to the upper surfaces of the first insulating film GI1 and the element isolation film SPT.

通常の写真製版技術およびエッチング技術により、フォトダイオード部および転送Ｔｒ部のフォトレジストＰＨＲが残存するように、第１の絶縁膜ＧＩ１がパターニングされる。その結果、フォトダイオード部および転送Ｔｒ部の半導体基板ＳＵＢの主表面上には第１の絶縁膜ＧＩ１のパターンが形成される。   The first insulating film GI1 is patterned by ordinary photolithography and etching techniques so that the photoresist PHR in the photodiode portion and the transfer Tr portion remains. As a result, a pattern of the first insulating film GI1 is formed on the main surface of the semiconductor substrate SUB in the photodiode portion and the transfer Tr portion.

図１７を参照して、たとえば通常のＣＶＤ法により、第１の絶縁膜ＧＩ１を覆うように、フォトダイオード部と転送Ｔｒ部と増幅Ｔｒ部と周辺Ｔｒ部とのすべてに（素子分離膜ＳＰＴの上面を含む）シリコン酸化膜からなる第２の絶縁膜ＧＩ２が形成される。   Referring to FIG. 17, the photodiode portion, the transfer Tr portion, the amplifying Tr portion, and the peripheral Tr portion are all covered with the element isolation film SPT so as to cover the first insulating film GI1, for example, by a normal CVD method. A second insulating film GI2 made of a silicon oxide film (including the upper surface) is formed.

図１８を参照して、図９の工程と同様に多結晶シリコンの薄膜が形成され、それがパターニングされることにより、ゲート電極ＴＧ、ゲート電極ＡＧおよびゲート電極ＰＧが形成される。上記のように、図１５の厚みＴ２’と厚みＴ２との差は、この工程におけるエッチングの際、多結晶シリコンの薄膜が除去されることにより露出される第２の絶縁膜ＧＩ２も少しエッチングされることに起因する。   Referring to FIG. 18, a polycrystalline silicon thin film is formed in the same manner as in the process of FIG. 9, and is patterned to form gate electrode TG, gate electrode AG, and gate electrode PG. As described above, the difference between the thickness T2 ′ and the thickness T2 in FIG. 15 is that the second insulating film GI2 exposed by removing the polycrystalline silicon thin film is slightly etched during the etching in this step. Due to

以上により、フォトダイオード部のフォトダイオードＰＤの真上の、半導体基板ＳＵＢの主表面上には第１および第２の絶縁膜ＧＩ１，ＧＩ２からなる絶縁膜ＤＧＩが、転送Ｔｒ部には第１および第２の絶縁膜ＧＩ１，ＧＩ２からなる絶縁膜ＴＧＩが形成される。また増幅Ｔｒ部には第２の絶縁膜ＧＩ２からなる絶縁膜ＡＧＩが、周辺Ｔｒ部には第２の絶縁膜ＧＩ２からなる絶縁膜ＰＧＩが形成される。その結果、絶縁膜ＡＧＩは絶縁膜ＴＧＩよりも薄くなるように形成される。なおここでも半導体基板ＳＵＢの主表面に沿う方向に関して、絶縁膜ＤＧＩは絶縁膜ＴＧＩと互いにつながっている。   As described above, the insulating film DGI composed of the first and second insulating films GI1 and GI2 is formed on the main surface of the semiconductor substrate SUB immediately above the photodiode PD of the photodiode section, and the first and second insulating films DGI and GI2 are formed on the transfer Tr section. An insulating film TGI made of the second insulating films GI1 and GI2 is formed. In addition, an insulating film AGI made of the second insulating film GI2 is formed in the amplification Tr section, and an insulating film PGI made of the second insulating film GI2 is formed in the peripheral Tr section. As a result, the insulating film AGI is formed to be thinner than the insulating film TGI. Here again, the insulating film DGI is connected to the insulating film TGI in the direction along the main surface of the semiconductor substrate SUB.

図１９を参照して、以下、実施の形態１の図１０〜図１３に示す各工程がなされ、さらにその後実施の形態１と同様に層間絶縁膜ＩＩ４、カラーフィルタＦＬＴおよびレンズＬＮＳが形成される。以上の各工程により、図１４に示す本実施の形態の固体撮像素子を有する半導体装置が形成される。   Referring to FIG. 19, the steps shown in FIGS. 10 to 13 of the first embodiment are performed, and thereafter, interlayer insulating film II4, color filter FLT, and lens LNS are formed in the same manner as in the first embodiment. . Through the above steps, a semiconductor device having the solid-state imaging device of the present embodiment shown in FIG. 14 is formed.

次に、本実施の形態の作用効果を説明する。
本実施の形態においては、絶縁膜ＡＧＩが第２の絶縁膜ＧＩ２により構成され、絶縁膜ＴＧＩが第１および第２の絶縁膜ＧＩ１，ＧＩ２により構成される。このため絶縁膜ＡＧＩが絶縁膜ＴＧＩよりも薄くなるように形成される。 Next, the function and effect of this embodiment will be described.
In the present embodiment, the insulating film AGI is constituted by the second insulating film GI2, and the insulating film TGI is constituted by the first and second insulating films GI1, GI2. Therefore, the insulating film AGI is formed to be thinner than the insulating film TGI.

絶縁膜ＡＧＩを薄くすることにより、増幅トランジスタＡＭＩのいわゆる１／ｆノイズを減少することができ、その結果として当該固体撮像素子のＳ／Ｎ比を大きくすることができる。これは１／ｆノイズは一般的にＭＯＳトランジスタのゲート絶縁膜の界面準位で発生すると考えられているためであり、界面準位の影響を少なくする手段として、増幅トランジスタＡＭＩのゲート絶縁膜である絶縁膜ＡＧＩの厚みを薄くしてその体積を減少させることが考えられている。このようにすれば、１／ｆノイズを低減することができる。   By thinning the insulating film AGI, so-called 1 / f noise of the amplification transistor AMI can be reduced, and as a result, the S / N ratio of the solid-state imaging device can be increased. This is because 1 / f noise is generally considered to occur at the interface state of the gate insulating film of the MOS transistor. As a means for reducing the influence of the interface state, the gate insulating film of the amplification transistor AMI It is considered that the thickness of a certain insulating film AGI is reduced to reduce its volume. In this way, 1 / f noise can be reduced.

ただし絶縁膜ＡＧＩの厚みを薄くする際に、同時に転送トランジスタＴＭＩの絶縁膜ＴＧＩの厚みを薄くすれば、上記のように転送特性が劣化する可能性がある。そこで絶縁膜ＴＧＩを薄くせずに絶縁膜ＡＧＩを薄くする、すなわち絶縁膜ＡＧＩが絶縁膜ＴＧＩより薄くなるように形成することにより、転送トランジスタＴＭＩが信号電荷を増幅トランジスタＡＭＩに転送する機能を低下させることなく、１／ｆノイズを低減することができる。その結果、当該固体撮像素子のＳ／Ｎ比を大きくすることができる。   However, when the thickness of the insulating film AGI is reduced, if the thickness of the insulating film TGI of the transfer transistor TMI is simultaneously reduced, the transfer characteristics may be deteriorated as described above. Therefore, by reducing the thickness of the insulating film AGI without reducing the thickness of the insulating film TGI, that is, forming the insulating film AGI thinner than the insulating film TGI, the function of the transfer transistor TMI to transfer the signal charge to the amplification transistor AMI is lowered. 1 / f noise can be reduced without doing so. As a result, the S / N ratio of the solid-state image sensor can be increased.

以上の実施の形態１，２より、絶縁膜ＴＧＩに比べて、絶縁膜ＡＧＩおよび絶縁膜ＤＧＩの少なくともいずれかが薄くなれば、転送トランジスタＴＭＩの転送特性を確保しつつ固体撮像素子のＳ／Ｎ比を大きくすることができることがわかる。また絶縁膜ＡＧＩおよび絶縁膜ＤＧＩの少なくともいずれかの厚みを絶縁膜ＴＧＩの厚みの半分以下とすることにより、上記の効果をより高めることができる。   From the first and second embodiments described above, if at least one of the insulating film AGI and the insulating film DGI is thinner than the insulating film TGI, the S / N of the solid-state imaging device is ensured while ensuring the transfer characteristics of the transfer transistor TMI. It can be seen that the ratio can be increased. In addition, the above effect can be further enhanced by setting the thickness of at least one of the insulating film AGI and the insulating film DGI to half or less of the thickness of the insulating film TGI.

（実施の形態３）
図２０および図２１を参照して、本実施の形態は、実施の形態１の構成と実施の形態２の構成とを組み合わせたものである。すなわち、転送トランジスタＴＭＩの絶縁膜ＴＧＩの厚みＴ２に対して、絶縁膜ＤＧＩおよび絶縁膜ＡＧＩの双方の厚みＴ１が薄くなっている。 (Embodiment 3)
Referring to FIGS. 20 and 21, the present embodiment is a combination of the configuration of the first embodiment and the configuration of the second embodiment. That is, the thickness T1 of both the insulating film DGI and the insulating film AGI is thinner than the thickness T2 of the insulating film TGI of the transfer transistor TMI.

この場合、絶縁膜ＴＧＩに比べて薄い絶縁膜ＤＧＩによるフォトダイオードＰＤの光の感度の向上と、絶縁膜ＴＧＩに比べて薄い絶縁膜ＡＧＩによる１／ｆノイズの低減との双方の効果を、転送トランジスタＴＭＩの転送特性の劣化を伴わずに奏することができる。   In this case, the effects of both the improvement of the light sensitivity of the photodiode PD by the thin insulating film DGI compared to the insulating film TGI and the reduction of 1 / f noise by the thin insulating film AGI compared to the insulating film TGI are transferred. This can be achieved without deteriorating the transfer characteristics of the transistor TMI.

（実施の形態４）
本実施の形態は実施の形態１と比較して、絶縁膜の厚みの構成において異なっている。以下、図２２を参照しながら本実施の形態の半導体装置の構成について説明する。 (Embodiment 4)
This embodiment is different from the first embodiment in the structure of the thickness of the insulating film. Hereinafter, the configuration of the semiconductor device of the present embodiment will be described with reference to FIG.

図２２を参照して、本実施の形態は実施の形態１（図４）と基本的に同様の構成を備えている。また図２３は図５と同様に、絶縁膜ＤＧＩなどおよびゲート電極ＴＧ，ＡＧの部分を抽出した概略図である。   Referring to FIG. 22, the present embodiment has a configuration basically similar to that of the first embodiment (FIG. 4). FIG. 23 is a schematic diagram in which the insulating film DGI and the like and the portions of the gate electrodes TG and AG are extracted as in FIG.

図２３を参照して、本実施の形態においては、絶縁膜ＤＧＩの厚みＴ１は絶縁膜ＴＧＩの厚みＴ２よりも薄くなっている。ただしここでも絶縁膜ＤＧＩの厚みＴ１とは、フォトダイオードＰＤの主要部分、すなわちフォトダイオードＰＤの平面視における中央部分の真上の絶縁膜ＤＧＩの厚みをいうものとする。   Referring to FIG. 23, in the present embodiment, thickness T1 of insulating film DGI is thinner than thickness T2 of insulating film TGI. In this case, however, the thickness T1 of the insulating film DGI refers to the thickness of the insulating film DGI directly above the main portion of the photodiode PD, that is, the central portion in the plan view of the photodiode PD.

図２２および図２３を参照して、絶縁膜ＴＧＩと絶縁膜ＤＧＩとの間の、半導体基板ＳＵＢの主表面上に、中間厚みの絶縁膜ＭＧＩを備えている。中間厚みの絶縁膜ＭＧＩとは絶縁膜ＴＧＩの厚みＴ２よりも薄く、絶縁膜ＤＧＩの厚みＴ１よりも厚い、すなわち厚みＴ１と厚みＴ２との中間の厚みＴ３を有している絶縁膜を意味する。絶縁膜ＭＧＩは、フォトダイオード部のうち転送Ｔｒ部に近い側の領域（平面視におけるフォトダイオードＰＤの転送トランジスタＴＭＩに近い周辺部）に、フォトダイオード部の中央部分の絶縁膜ＤＧＩと、転送Ｔｒ部の絶縁膜ＴＧＩとの橋渡しをするように介在する領域である。   Referring to FIGS. 22 and 23, intermediate insulating film MGI is provided on the main surface of semiconductor substrate SUB between insulating film TGI and insulating film DGI. The intermediate thickness insulating film MGI means an insulating film that is thinner than the thickness T2 of the insulating film TGI and thicker than the thickness T1 of the insulating film DGI, that is, has an intermediate thickness T3 between the thickness T1 and the thickness T2. . The insulating film MGI is formed in the region near the transfer Tr portion in the photodiode portion (peripheral portion near the transfer transistor TMI of the photodiode PD in plan view), and the insulating film DGI in the center portion of the photodiode portion and the transfer Tr This is a region intervening so as to bridge the insulating film TGI of the portion.

絶縁膜ＭＧＩは絶縁膜ＴＧＩおよび絶縁膜ＤＧＩと互いにつながっている。言い換えれば絶縁膜ＤＧＩと絶縁膜ＴＧＩとは絶縁膜ＭＧＩを介在してつながっている。したがって絶縁膜ＭＧＩは、絶縁膜ＴＧＩおよび絶縁膜ＤＧＩと厚みが異なるものの、絶縁膜ＤＧＩ、および絶縁膜ＴＧＩの一部と同一の層として形成されている。   The insulating film MGI is connected to the insulating film TGI and the insulating film DGI. In other words, the insulating film DGI and the insulating film TGI are connected via the insulating film MGI. Therefore, although the insulating film MGI is different in thickness from the insulating film TGI and the insulating film DGI, the insulating film MGI is formed as the same layer as the insulating film DGI and a part of the insulating film TGI.

絶縁膜ＤＧＩの上面と絶縁膜ＭＧＩの上面とは、絶縁膜ＤＧＩと絶縁膜ＭＧＩとの間で段差（第１の段差）を構成しており、絶縁膜ＤＧＩと絶縁膜ＭＧＩとは階段状の断面形状を構成している。また絶縁膜ＭＧＩの上面と絶縁膜ＴＧＩの上面とは、絶縁膜ＭＧＩと絶縁膜ＴＧＩとの間で段差（第２の段差）を構成しており、絶縁膜ＭＧＩと絶縁膜ＴＧＩとは階段状の断面形状を構成している。したがって絶縁膜ＴＧＩと絶縁膜ＤＧＩとの間には絶縁膜ＭＧＩが介在するものの、絶縁膜ＴＧＩの上面と絶縁膜ＤＧＩの上面とは、段差を構成している。なおここでいう段差とは、各絶縁膜の厚みの誤差（ばらつき）に起因するラフネスではなく、半導体基板ＳＵＢの主表面に沿う厚み各絶縁膜の厚みが明らかに変化して、たとえば絶縁膜ＭＧＩの端部ＥＤ１のような側面を形成する程度の段差を意味するものとする。   The upper surface of the insulating film DGI and the upper surface of the insulating film MGI form a step (first step) between the insulating film DGI and the insulating film MGI, and the insulating film DGI and the insulating film MGI are stepped. The cross-sectional shape is configured. Further, the upper surface of the insulating film MGI and the upper surface of the insulating film TGI form a step (second step) between the insulating film MGI and the insulating film TGI, and the insulating film MGI and the insulating film TGI are stepped. The cross-sectional shape is configured. Therefore, although the insulating film MGI is interposed between the insulating film TGI and the insulating film DGI, the upper surface of the insulating film TGI and the upper surface of the insulating film DGI form a step. The step here is not the roughness caused by the error (variation) in the thickness of each insulating film, but the thickness of each insulating film along the main surface of the semiconductor substrate SUB is clearly changed. For example, the insulating film MGI It is assumed that the level difference is such that a side surface such as the end portion ED1 is formed.

本実施の形態においては、絶縁膜ＤＧＩの厚みＴ１は、絶縁膜ＴＧＩの厚みＴ２の半分以下であることが好ましい。また図２３においては、絶縁膜ＡＧＩの厚みは絶縁膜ＴＧＩの厚みＴ２と同じとなっている。   In the present embodiment, it is preferable that the thickness T1 of the insulating film DGI is not more than half the thickness T2 of the insulating film TGI. In FIG. 23, the thickness of the insulating film AGI is the same as the thickness T2 of the insulating film TGI.

フォトダイオード部の中央部分の絶縁膜ＤＧＩと、転送Ｔｒ部の絶縁膜ＴＧＩとの間には、両者の橋渡しをするように絶縁膜ＭＧＩが介在する。このため絶縁膜ＤＧＩの転送絶縁膜に近い側の端部ＥＤ１（矢印Ａで示す箇所）は、ゲート電極ＴＧの端部ＥＤ２（図２３の左側の側壁であり、矢印Ｂで示す箇所）と一致せず、端部ＥＤ１は端部ＥＤ２から半導体基板ＳＵＢの主表面に沿う方向に距離Ｗだけ離れている。この距離Ｗは絶縁膜ＭＧＩの幅を示しており、幅Ｗは絶縁膜のエッチングに用いるフォトレジストＰＨＲの重ね精度により決まる値である。たとえば、いわゆる０．２５μｍデザインルール世代では上記幅Ｗは１００ｎｍ程度となるため、この場合は上記幅Ｗは１００ｎｍ以上形成されることが好ましい。   An insulating film MGI is interposed between the insulating film DGI in the center portion of the photodiode portion and the insulating film TGI in the transfer Tr portion so as to bridge the two. Therefore, the end portion ED1 (location indicated by arrow A) of the insulating film DGI near the transfer insulating film coincides with the end portion ED2 of the gate electrode TG (the side wall on the left side in FIG. 23 and indicated by arrow B). Instead, the end ED1 is separated from the end ED2 by a distance W in a direction along the main surface of the semiconductor substrate SUB. This distance W indicates the width of the insulating film MGI, and the width W is a value determined by the overlay accuracy of the photoresist PHR used for etching the insulating film. For example, in the so-called 0.25 μm design rule generation, the width W is about 100 nm. In this case, the width W is preferably formed to be 100 nm or more.

以上のように、絶縁膜ＤＧＩ、絶縁膜ＭＧＩおよび絶縁膜ＴＧＩのそれぞれが半導体基板ＳＵＢの主表面に沿う厚みが異なっており互いに段差を構成するようにつながっている。すなわち絶縁膜ＤＧＩ、絶縁膜ＭＧＩおよび絶縁膜ＴＧＩは合計３段の階段状の段差を構成している。   As described above, the insulating film DGI, the insulating film MGI, and the insulating film TGI have different thicknesses along the main surface of the semiconductor substrate SUB, and are connected to form a step. That is, the insulating film DGI, the insulating film MGI, and the insulating film TGI constitute a total of three stepped steps.

本実施の形態においてはフォトダイオードＰＤを構成する表面ｐ型領域ＳＰＲおよびｎ型領域ＮＲの断面形状が、実施の形態１のフォトダイオードＰＤと異なっている。本実施の形態のフォトダイオードＰＤは、フォトダイオード部のほぼ全体、すなわちフォトダイオード部の中央部分の絶縁膜ＤＧＩの直下、およびフォトダイオード部の縁部の絶縁膜ＭＧＩの直下の双方を跨ぐように形成されている。   In the present embodiment, the cross-sectional shapes of the surface p-type region SPR and the n-type region NR constituting the photodiode PD are different from those of the photodiode PD of the first embodiment. The photodiode PD of the present embodiment extends over almost the entire photodiode portion, that is, directly below the insulating film DGI at the center portion of the photodiode portion and directly below the insulating film MGI at the edge portion of the photodiode portion. Is formed.

図２２〜図２４を参照して、絶縁膜ＭＧＩの直下の表面ｐ型領域ＳＰＲの、半導体基板ＳＵＢの厚み方向（図２２〜図２４の上下方向）におけるピーク濃度の位置は、絶縁膜ＤＧＩの直下の表面ｐ型領域ＳＰＲの、半導体基板ＳＵＢの厚み方向におけるピーク濃度の位置よりも、半導体基板ＳＵＢの主表面から浅い位置にある。すなわち図２４において絶縁膜ＭＧＩの直下を延びる直線Ｓ２上における表面ｐ型領域ＳＰＲの厚みは、絶縁膜ＤＧＩの直下を延びる直線Ｓ１上における表面ｐ型領域ＳＰＲの厚みに比べて薄い。同様に、図２４において絶縁膜ＭＧＩの直下を延びる直線Ｓ２上におけるｎ型領域ＮＲ（上方の表面ｐ型領域ＳＰＲを含む）の厚みは、絶縁膜ＤＧＩの直下を延びる直線Ｓ１上におけるｎ型領域ＮＲの厚みに比べて薄い。   22 to 24, the position of the peak concentration in the thickness direction of the semiconductor substrate SUB (vertical direction in FIGS. 22 to 24) of the surface p-type region SPR immediately below the insulating film MGI is the position of the insulating film DGI. The surface p-type region SPR immediately below is located shallower from the main surface of the semiconductor substrate SUB than the position of the peak concentration in the thickness direction of the semiconductor substrate SUB. That is, in FIG. 24, the thickness of the surface p-type region SPR on the straight line S2 extending directly below the insulating film MGI is smaller than the thickness of the surface p-type region SPR on the straight line S1 extending directly below the insulating film DGI. Similarly, in FIG. 24, the thickness of the n-type region NR (including the upper surface p-type region SPR) on the straight line S2 extending directly below the insulating film MGI is equal to the n-type region on the straight line S1 extending directly below the insulating film DGI. Thin compared to the thickness of NR.

図２５を参照して、グラフの横軸は半導体基板ＳＵＢの主表面からの、図２４の下方向へのシリコンの半導体基板ＳＵＢの深さ（Ｓｉ深さ）を示しており、グラフの縦軸はｎ型またはｐ型の不純物の濃度を示している。すなわち図２５の横軸の座標が０の位置は図２４の絶縁膜ＤＧＩ，ＭＧＩと表面ｐ型領域ＳＰＲとの境界を示し、図２５の横軸の座標値が大きくなるにつれて半導体基板ＳＵＢの主表面から深い位置に進むことを意味する。また図２５中の曲線「ｎ型（Ｓ１）」は直線Ｓ１上におけるｎ型不純物の濃度を、図２５中の曲線「Ｓ１」は直線Ｓ１上におけるｐ型不純物の濃度を、図２５中の曲線「Ｓ２」は直線Ｓ２上におけるｐ型不純物の濃度を、それぞれ示している。   Referring to FIG. 25, the horizontal axis of the graph indicates the depth (Si depth) of silicon semiconductor substrate SUB from the main surface of semiconductor substrate SUB in the downward direction of FIG. Indicates the concentration of n-type or p-type impurities. That is, the position where the coordinate of the horizontal axis of FIG. 25 is 0 indicates the boundary between the insulating films DGI and MGI of FIG. 24 and the surface p-type region SPR, and the main coordinate of the semiconductor substrate SUB increases as the coordinate value of the horizontal axis of FIG. It means to go deeper from the surface. Also, the curve “n-type (S1)” in FIG. 25 shows the concentration of n-type impurities on the straight line S1, the curve “S1” in FIG. 25 shows the concentration of p-type impurities on the straight line S1, and the curve in FIG. “S2” indicates the concentration of the p-type impurity on the straight line S2.

図２５および図２６を参照して、ｐ型不純物の濃度は、特に半導体基板ＳＵＢの表面近傍の比較的浅い領域において、絶縁膜ＤＧＩの真下（Ｓ１）と絶縁膜ＭＧＩの真下（Ｓ２）との間で差が顕れている。具体的には絶縁膜ＤＧＩの真下においては半導体基板ＳＵＢの表面よりもやや深い領域にｐ型不純物のピーク濃度が現れるのに対し、絶縁膜ＭＧＩの真下においては半導体基板ＳＵＢの表面においてｐ型不純物のピーク濃度が現れ、そこから深くなるにつれてｐ型不純物の濃度が単調に減少している。   Referring to FIG. 25 and FIG. 26, the concentration of the p-type impurity is, particularly in a relatively shallow region near the surface of the semiconductor substrate SUB, between directly below the insulating film DGI (S1) and directly below the insulating film MGI (S2). There is a difference between them. Specifically, the p-type impurity peak concentration appears in a region slightly deeper than the surface of the semiconductor substrate SUB just below the insulating film DGI, whereas the p-type impurity appears on the surface of the semiconductor substrate SUB just below the insulating film MGI. The concentration of p-type impurities monotonously decreases as the peak concentration increases.

一方、半導体基板ＳＵＢの主表面から十分に深い領域においては、絶縁膜ＤＧＩの真下（Ｓ１）と絶縁膜ＭＧＩの真下（Ｓ２）との間にｐ型不純物濃度の差はほとんど見られない。   On the other hand, in a region sufficiently deep from the main surface of the semiconductor substrate SUB, there is almost no difference in the p-type impurity concentration between immediately below the insulating film DGI (S1) and directly below the insulating film MGI (S2).

次に、図２７〜図２８を参照しながら、一実施の形態の半導体装置の製造方法について説明する。   Next, a method for manufacturing a semiconductor device according to an embodiment will be described with reference to FIGS.

図２７を参照して、図６と同様に半導体基板ＳＵＢが準備され、素子分離膜、ウェル領域およびチャネル領域が形成され、第１の絶縁膜ＧＩ１が形成される。   Referring to FIG. 27, semiconductor substrate SUB is prepared similarly to FIG. 6, element isolation film, well region and channel region are formed, and first insulating film GI1 is formed.

通常の写真製版技術およびエッチング技術により、転送Ｔｒ部、増幅Ｔｒ部、およびフォトダイオード部のうち主表面に沿う方向に関する転送Ｔｒ部側（図２７の右側）の一部の領域のフォトレジストＰＨＲが残存するように、第１の絶縁膜ＧＩ１がパターニングされる。その結果、転送Ｔｒ部、およびフォトダイオード部のうち主表面に沿う方向に関する転送Ｔｒ部側（図７の右側）の一部の領域の半導体基板ＳＵＢの主表面上に第１の絶縁膜ＧＩ１のパターンが形成される。   The photoresist PHR in a partial region on the transfer Tr portion side (the right side in FIG. 27) in the direction along the main surface among the transfer Tr portion, the amplification Tr portion, and the photodiode portion is obtained by a normal photolithography technique and etching technique. The first insulating film GI1 is patterned so as to remain. As a result, the first insulating film GI1 is formed on the main surface of the semiconductor substrate SUB in a partial region on the transfer Tr portion side (right side in FIG. 7) in the direction along the main surface of the transfer Tr portion and the photodiode portion. A pattern is formed.

次に、たとえば通常のＣＶＤ法により、第１の絶縁膜ＧＩ１を覆うように、フォトダイオード部と転送Ｔｒ部と増幅Ｔｒ部と周辺Ｔｒ部とのすべてに（素子分離膜ＳＰＴの上面を含む）シリコン酸化膜からなる第２の絶縁膜ＧＩ２が形成される。   Next, all of the photodiode portion, the transfer Tr portion, the amplification Tr portion, and the peripheral Tr portion (including the upper surface of the element isolation film SPT) are formed so as to cover the first insulating film GI1, for example, by a normal CVD method. A second insulating film GI2 made of a silicon oxide film is formed.

図２８を参照して、図９と同様に多結晶シリコンの薄膜が形成され、通常の写真製版技術およびエッチング技術により、多結晶シリコンからなるゲート電極ＴＧ、ゲート電極ＡＧおよびゲート電極ＰＧが形成される。   Referring to FIG. 28, a polycrystalline silicon thin film is formed as in FIG. 9, and gate electrode TG, gate electrode AG, and gate electrode PG made of polycrystalline silicon are formed by ordinary photoengraving technology and etching technology. The

ゲート電極ＴＧは転送Ｔｒ部の一部、特に第１の絶縁膜ＧＩ１と第２の絶縁膜ＧＩ２とが積層された領域の真上の一部に形成される。特にゲート電極ＴＧは、図２８の左側の端部が、第１および第２の絶縁膜ＧＩ１，ＧＩ２の双方が形成される領域と第２の絶縁膜ＧＩ２のみが形成される領域との境界部よりも、主表面に沿う方向に関する転送Ｔｒ部側（図２８の右側）に端部を有するように形成される。   The gate electrode TG is formed in a part of the transfer Tr portion, particularly in a part directly above a region where the first insulating film GI1 and the second insulating film GI2 are stacked. In particular, the gate electrode TG has a left end portion in FIG. 28 at the boundary between the region where both the first and second insulating films GI1 and GI2 are formed and the region where only the second insulating film GI2 is formed. Rather, it has an end portion on the transfer Tr portion side (right side in FIG. 28) in the direction along the main surface.

第１および第２の絶縁膜ＧＩ１，ＧＩ２の双方が形成される領域と第２の絶縁膜ＧＩ２のみが形成される領域との境界部は、図２７により、フォトダイオード部のうち比較的転送Ｔｒ部に近い箇所に形成され、当該境界部において絶縁膜ＧＩ２のみの領域と、絶縁膜ＧＩ１，ＧＩ２が積層された領域とが接合することにより絶縁膜の段差が形成されている。この段差が形成されている部分よりも図２８の右側に、ゲート電極ＴＧの左側の端部が形成される。   The boundary between the region where both the first and second insulating films GI1 and GI2 are formed and the region where only the second insulating film GI2 is formed is shown in FIG. The step of the insulating film is formed by joining the region only of the insulating film GI2 and the region where the insulating films GI1 and GI2 are laminated at the boundary portion. The left end portion of the gate electrode TG is formed on the right side of FIG. 28 from the portion where the step is formed.

上記の境界部（絶縁膜の段差が形成される箇所）と、ゲート電極ＴＧの左側の端部との間の領域においては、図９の工程と同様に、多結晶シリコンの薄膜のエッチングの際に、多結晶シリコンの薄膜が除去されることにより露出される第２の絶縁膜ＧＩ２も少しエッチングされて厚みがやや薄くなる。このため、ゲート電極ＴＧの直下の絶縁膜に比べて、上記境界部とゲート電極ＴＧの左側の端部との間の領域の絶縁膜は薄くなる。   In the region between the boundary (where the step of the insulating film is formed) and the left end of the gate electrode TG, the polycrystalline silicon thin film is etched as in the step of FIG. In addition, the second insulating film GI2 exposed by removing the polycrystalline silicon thin film is also slightly etched, so that the thickness is slightly reduced. Therefore, the insulating film in the region between the boundary portion and the left end portion of the gate electrode TG is thinner than the insulating film immediately below the gate electrode TG.

この結果、ゲート電極ＴＧの直下には第１および第２の絶縁膜ＧＩ１，ＧＩ２からなる絶縁膜ＴＧＩが形成され、上記境界部とゲート電極ＴＧの左側の端部との間の領域には第１および第２の絶縁膜ＧＩ１，ＧＩ２からなるが絶縁膜ＴＧＩより薄い絶縁膜ＭＧＩが形成される。またフォトダイオード部（絶縁膜ＭＧＩが形成される領域を除く）には、第２の絶縁膜ＧＩ２からなる絶縁膜ＤＧＩが形成される。したがって、絶縁膜ＤＧＩは絶縁膜ＭＧＩより薄く、絶縁膜ＭＧＩは絶縁膜ＴＧＩより薄くなるように形成され、これらの絶縁膜は合計３段の階段状の段差を構成するように、互いにつながっている。   As a result, the insulating film TGI composed of the first and second insulating films GI1 and GI2 is formed immediately below the gate electrode TG, and the region between the boundary portion and the left end portion of the gate electrode TG is the first region. An insulating film MGI made of the first and second insulating films GI1 and GI2 but thinner than the insulating film TGI is formed. In addition, an insulating film DGI made of the second insulating film GI2 is formed in the photodiode portion (excluding the region where the insulating film MGI is formed). Therefore, the insulating film DGI is thinner than the insulating film MGI, and the insulating film MGI is formed to be thinner than the insulating film TGI, and these insulating films are connected to each other so as to form a total of three stepped steps. .

図２９を参照して、図１０と同様に、通常の写真製版技術およびイオン注入技術により、フォトダイオード部における半導体基板ＳＵＢ内には、ｎ型領域ＮＲおよび表面ｐ型領域ＳＰＲがこの順に形成され、これらによりフォトダイオードＰＤが形成される。   Referring to FIG. 29, similarly to FIG. 10, an n-type region NR and a surface p-type region SPR are formed in this order in the semiconductor substrate SUB in the photodiode portion by a normal photolithography technique and ion implantation technique. As a result, the photodiode PD is formed.

ここで、フォトダイオード部には絶縁膜ＤＧＩと絶縁膜ＭＧＩとが形成されている。このため、イオン注入技術においては、絶縁膜ＭＧＩおよび絶縁膜ＤＧＩ越しにｐ型の不純物を半導体基板ＳＵＢ内に注入することにより表面ｐ型領域ＳＰＲが形成される。また絶縁膜ＭＧＩおよび絶縁膜ＤＧＩ越しにｎ型の不純物を半導体基板ＳＵＢ内に注入することにより、表面ｐ型領域ＳＰＲとｐｎ接合を構成するｎ型領域ＮＲが形成される。   Here, an insulating film DGI and an insulating film MGI are formed in the photodiode portion. Therefore, in the ion implantation technique, the surface p-type region SPR is formed by implanting p-type impurities into the semiconductor substrate SUB through the insulating film MGI and the insulating film DGI. Further, by implanting n-type impurities into the semiconductor substrate SUB through the insulating film MGI and the insulating film DGI, an n-type region NR that forms a pn junction with the surface p-type region SPR is formed.

その後、実施の形態１の図１１〜図１３に示す各工程がなされ、さらにその後実施の形態１と同様に層間絶縁膜ＩＩ４、カラーフィルタＦＬＴおよびレンズＬＮＳが形成される。以上の各工程により、図２２に示す本実施の形態の固体撮像素子を有する半導体装置が形成される。   Thereafter, the steps shown in FIGS. 11 to 13 of the first embodiment are performed, and thereafter, the interlayer insulating film II4, the color filter FLT, and the lens LNS are formed as in the first embodiment. Through the above steps, a semiconductor device having the solid-state imaging device of the present embodiment shown in FIG. 22 is formed.

次に、本実施の形態の作用効果を説明する。本実施の形態においては、実施の形態１の作用効果に加えて、以下の作用効果を有する。   Next, the function and effect of this embodiment will be described. In the present embodiment, in addition to the operational effects of the first embodiment, the following operational effects are provided.

図３０の比較例を参照して、転送トランジスタのソース領域としてのフォトダイオードＰＤを構成する表面ｐ型領域ＳＰＲは、本来、フォトダイオードＰＤの暗電流を抑制するために、厚く形成することが好ましいといわれる。しかしながら、表面ｐ型領域ＳＰＲを厚くすると、ドレイン領域としてのｎ型領域ＮＲと図の上下方向の位置が等しい領域のうち、ソース領域としてのｎ型領域ＮＲ（フォトダイオードＰＤの一部）が配置される領域が狭くなる。このことは、転送トランジスタをＯＮにした際にソース領域としてのｎ型領域ＮＲからドレイン領域としてのｎ型領域ＮＲへ電子ｅ-が流れる間口が狭くなることを意味する。 Referring to the comparative example of FIG. 30, it is preferable that the surface p-type region SPR constituting the photodiode PD as the source region of the transfer transistor is originally formed thick in order to suppress the dark current of the photodiode PD. It is said. However, when the surface p-type region SPR is thickened, an n-type region NR (a part of the photodiode PD) as a source region is arranged among regions where the n-type region NR as a drain region and the vertical position in the figure are equal. The area to be narrowed. This means that when the transfer transistor is turned on, the entrance of electrons e − from the n-type region NR as the source region to the n-type region NR as the drain region becomes narrower.

図３１を参照して、そこで本実施の形態のように、絶縁膜ＭＧＩの直下の表面ｐ型領域ＳＰＲの半導体基板ＳＵＢの厚み方向におけるピーク濃度の位置が、絶縁膜ＤＧＩの直下の表面ｐ型領域ＳＰＲの半導体基板ＳＵＢの厚み方向におけるピーク濃度の位置よりも、半導体基板ＳＵＢの主表面から浅い位置にあるようにすれば、上記間口を確保することができる。これは、たとえ絶縁膜ＤＧＩの直下の表面ｐ型領域ＳＰＲが厚くても、絶縁膜ＭＧＩの直下の表面ｐ型領域ＳＰＲが薄く形成されれば、絶縁膜ＭＧＩの真下のｎ型領域ＮＲはより上方に配置されるためである。   Referring to FIG. 31, as in the present embodiment, the position of the peak concentration in the thickness direction of the semiconductor substrate SUB of the surface p-type region SPR immediately below the insulating film MGI is the surface p-type immediately below the insulating film DGI. If the area SPR is located at a position shallower from the main surface of the semiconductor substrate SUB than the position of the peak concentration in the thickness direction of the semiconductor substrate SUB in the region SPR, the above-mentioned opening can be secured. This is because even if the surface p-type region SPR directly below the insulating film DGI is thick, if the surface p-type region SPR directly below the insulating film MGI is formed thin, the n-type region NR directly below the insulating film MGI is more This is because it is arranged above.

絶縁膜ＭＧＩの真下のｎ型領域ＮＲがより上方に配置されれば、ドレイン領域としてのｎ型領域ＮＲと図の上下方向の位置が等しい領域にソース領域としてのｎ型領域ＮＲが配置される領域が広くなり、ソース領域としてのｎ型領域ＮＲからドレイン領域としてのｎ型領域ＮＲへ電子ｅ-が流れる間口を広くすることができる。したがって、たとえば絶縁膜ＤＧＩの直下の表面ｐ型領域ＳＰＲを厚く形成することによりフォトダイオードＰＤの暗電流を抑制しつつ、絶縁膜ＭＧＩの直下の表面ｐ型領域ＳＰＲをより薄くして、転送トランジスタの転送特性を確保することができる。 If the n-type region NR directly below the insulating film MGI is arranged further upward, the n-type region NR as the source region is arranged in a region where the n-type region NR as the drain region and the vertical position in the figure are equal. The area becomes wider, and the frontage where electrons e − flow from the n-type region NR as the source region to the n-type region NR as the drain region can be widened. Therefore, for example, by forming the surface p-type region SPR immediately below the insulating film DGI thickly, while suppressing the dark current of the photodiode PD, the surface p-type region SPR directly below the insulating film MGI is made thinner, so that the transfer transistor Transfer characteristics can be ensured.

上記のようなフォトダイオードＰＤの不純物濃度の分布を形成するためには、上記のように絶縁膜ＤＧＩと絶縁膜ＭＧＩとが段差を構成することが好ましい。このようにすれば、絶縁膜ＤＧＩは絶縁膜ＭＧＩよりも薄いために、絶縁膜ＤＧＩ越しに注入される不純物はより半導体基板ＳＵＢ内のより深い領域にピーク濃度を有するように形成される。それに対し絶縁膜ＭＧＩ越しに注入される不純物は、絶縁膜ＭＧＩが厚いためにたとえば絶縁膜ＭＧＩの内部に留まるなどする割合が増えるため、半導体基板ＳＵＢ内をあまり深く進行することなく、比較的浅い領域に分布するため、表面ｐ型領域ＳＰＲなどを比較的薄く形成することができる。   In order to form the impurity concentration distribution of the photodiode PD as described above, it is preferable that the insulating film DGI and the insulating film MGI form a step as described above. In this case, since the insulating film DGI is thinner than the insulating film MGI, the impurity implanted through the insulating film DGI is formed to have a peak concentration in a deeper region in the semiconductor substrate SUB. On the other hand, the impurity implanted through the insulating film MGI is relatively shallow without proceeding too deeply in the semiconductor substrate SUB because the insulating film MGI is thick and therefore the ratio of staying inside the insulating film MGI increases. Since it is distributed in the region, the surface p-type region SPR and the like can be formed relatively thin.

（実施の形態５）
図３２および図３３を参照して、本実施の形態は、基本的に実施の形態４と同様の構成を備えているが、絶縁膜ＡＧＩが絶縁膜ＤＧＩと同じく、絶縁膜ＴＧＩの厚みＴ２に対して薄い厚みＴ１を有する構成となっている。このように絶縁膜ＡＧＩを薄く形成すれば、実施の形態４の作用効果に加え、実施の形態２と同様の効果をさらに奏することができる。 (Embodiment 5)
Referring to FIGS. 32 and 33, the present embodiment basically has the same configuration as that of the fourth embodiment, but the insulating film AGI has the same thickness as that of the insulating film DGI and has a thickness T2 of the insulating film TGI. On the other hand, it has the structure which has thin thickness T1. In this way, if the insulating film AGI is formed thin, in addition to the effects of the fourth embodiment, the same effects as those of the second embodiment can be further achieved.

（実施の形態６）
本実施の形態は実施の形態１と比較して、レンズの配置において異なっている。以下、図３４を参照しながら本実施の形態の半導体装置の構成について説明する。 (Embodiment 6)
This embodiment differs from the first embodiment in the lens arrangement. Hereinafter, the configuration of the semiconductor device of the present embodiment will be described with reference to FIG.

図３４を参照して、本実施の形態の半導体装置は、画素部の固体撮像素子を構成するカラーフィルタＦＬＴおよびレンズＬＮＳが、半導体基板ＳＵＢの、フォトダイオードＰＤなどが形成される側の主表面と反対側の主表面上に形成されている。すなわち図３４においては半導体基板ＳＵＢおよびその上部の層間絶縁膜ＩＩ１〜ＩＩ４などの積層構造が、実施の形態１〜５の当該積層構造と上下が反対になっており、光は層間絶縁膜ＩＩ４側からではなく半導体基板ＳＵＢ側から照射されるいわゆる裏面照射型の構成となっている。この点において、本実施の形態は、いわゆる表面照射型の構成となっている実施の形態１〜５の半導体装置の構成と異なっている。   Referring to FIG. 34, in the semiconductor device of the present embodiment, the color filter FLT and lens LNS constituting the solid-state imaging device of the pixel portion are the main surface of the semiconductor substrate SUB on the side where the photodiode PD and the like are formed. It is formed on the main surface on the opposite side. That is, in FIG. 34, the stacked structure of the semiconductor substrate SUB and the interlayer insulating films II1 to II4 and the like on the semiconductor substrate SUB is upside down from the stacked structure of the first to fifth embodiments. This is a so-called back-illuminated configuration in which irradiation is performed from the semiconductor substrate SUB side instead of from the substrate. In this respect, the present embodiment is different from the configurations of the semiconductor devices of the first to fifth embodiments having a so-called surface irradiation type configuration.

本実施の形態においては、たとえば実施の形態２と同様に、転送トランジスタＴＭＩの絶縁膜ＴＧＩの厚みよりも増幅トランジスタＡＭＩの絶縁膜ＡＧＩの厚みが薄くなっていることが好ましい。このようにすれば、実施の形態２と同様に、増幅トランジスタＡＭＩのいわゆる１／ｆノイズを減少することができ、その結果として当該固体撮像素子のＳ／Ｎ比を大きくすることができる。   In the present embodiment, for example, as in the second embodiment, it is preferable that the thickness of the insulating film AGI of the amplification transistor AMI is smaller than the thickness of the insulating film TGI of the transfer transistor TMI. In this way, as in the second embodiment, so-called 1 / f noise of the amplification transistor AMI can be reduced, and as a result, the S / N ratio of the solid-state imaging device can be increased.

また図示されないが、本実施の形態においても、たとえば実施の形態４と同様に、絶縁膜ＭＧＩを備え、絶縁膜が合計３段の階段状の段差を構成していてもよい。このようにすれば、実施の形態４と同様に、たとえば絶縁膜ＤＧＩの直下の表面ｐ型領域ＳＰＲを厚く形成することによりフォトダイオードＰＤの暗電流を抑制しつつ、絶縁膜ＭＧＩの直下の表面ｐ型領域ＳＰＲをより薄くして、転送トランジスタの転送特性を確保することができる。   Although not shown in the figure, also in the present embodiment, for example, as in the fourth embodiment, the insulating film MGI may be provided, and the insulating film may constitute a total of three stepped steps. In this way, as in the fourth embodiment, for example, the surface p-type region SPR immediately below the insulating film DGI is formed thick to suppress the dark current of the photodiode PD, and the surface immediately below the insulating film MGI. The p-type region SPR can be made thinner to ensure the transfer characteristics of the transfer transistor.

（実施の形態７）
一実施の形態の画素部に複数配置される固体撮像素子の各々は、上記のように赤（Ｒ）、緑（Ｇ）または青（Ｂ）のいずれかの色のカラーフィルタを有している。図３５を参照して、たとえば横２行×縦２列に固体撮像素子が配置される場合、たとえば左上の固体撮像素子は赤のカラーフィルタ、右上および左下の固体撮像素子は緑のカラーフィルタ、右下の固体撮像素子は青のカラーフィルタを有することが考えられる。図３６を参照して、図３５に示すカラーフィルタの配色が繰り返されるように多数の固体撮像素子が行列状に配置されてもよい。 (Embodiment 7)
Each of the solid-state imaging devices arranged in the pixel portion of the embodiment has a color filter of any one of red (R), green (G), and blue (B) as described above. . Referring to FIG. 35, for example, when solid-state image sensors are arranged in 2 horizontal rows and 2 vertical columns, for example, the upper left solid-state image sensor is a red color filter, the upper right and lower left solid-state image sensors are green color filters, It is conceivable that the lower right solid-state imaging device has a blue color filter. Referring to FIG. 36, a large number of solid-state imaging devices may be arranged in a matrix so that the color arrangement of the color filter shown in FIG. 35 is repeated.

なお、人間の目は緑色付近の波長を明るく感じやすい。このため一実施の形態の半導体装置を用いたＣＭＯＳセンサなどの高画質化を実現するためには、赤および青のカラーフィルタを有する固体撮像素子よりも緑のカラーフィルタを有する固体撮像素子の感度を高め、緑のカラーフィルタを有する固体撮像素子のＳ／Ｎ比を大きくすることが好ましい。   It is easy for human eyes to feel bright wavelengths near green. Therefore, in order to realize high image quality of a CMOS sensor or the like using the semiconductor device of one embodiment, the sensitivity of the solid-state image sensor having a green color filter rather than the solid-state image sensor having a red and blue color filter. It is preferable to increase the S / N ratio of a solid-state imaging device having a green color filter.

比較例として、赤、緑または青のカラーフィルタＦＬＴ（図４参照）の厚みを調整することにより、当該カラーフィルタＦＬＴを有する固体撮像素子の感度を調整する方法がある。しかし本実施の形態においては、上記のように絶縁膜ＤＧＩおよび絶縁膜ＡＧＩが薄く形成されることにより固体撮像素子の感度が向上する。このため本実施の形態においてはカラーフィルタＦＬＴの膜厚による各固体撮像素子の感度の調整が不要になる。   As a comparative example, there is a method of adjusting the sensitivity of a solid-state imaging device having the color filter FLT by adjusting the thickness of a red, green or blue color filter FLT (see FIG. 4). However, in the present embodiment, the sensitivity of the solid-state imaging device is improved by forming the insulating film DGI and the insulating film AGI thin as described above. For this reason, in this embodiment, it is not necessary to adjust the sensitivity of each solid-state imaging device by the film thickness of the color filter FLT.

たとえば緑のカラーフィルタＦＬＴを有する固体撮像素子のみに対して本実施の形態のように絶縁膜ＤＧＩおよび絶縁膜ＡＧＩが薄く形成されてもよいし、赤、緑および青のすべてのカラーフィルタＦＬＴを有する固体撮像素子に対して本実施の形態のように絶縁膜ＤＧＩおよび絶縁膜ＡＧＩが薄く形成されてもよい。さらに、絶縁膜ＤＧＩおよび絶縁膜ＡＧＩが薄く形成され、さらにカラーフィルタＦＬＴの厚みが調整されることにより、各固体撮像素子の感度をさらに肌理細やかに向上することができる。   For example, the insulating film DGI and the insulating film AGI may be formed thinly as in the present embodiment only for the solid-state imaging device having the green color filter FLT, or all the red, green, and blue color filters FLT may be used. The insulating film DGI and the insulating film AGI may be thinly formed as in the present embodiment with respect to the solid-state imaging device having the same. Furthermore, the insulating film DGI and the insulating film AGI are formed thin, and the thickness of the color filter FLT is adjusted, so that the sensitivity of each solid-state imaging device can be improved more delicately.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

ＡＧ 増幅トランジスタのゲート電極、ＡＧＩ 増幅トランジスタの絶縁膜、ＡＭＩ 増幅トランジスタ、ＡＲＦ 反射防止膜、ＣＴ コンタクト、ＤＧＩ 受光素子上の絶縁膜、ＤＬＲ ダイシングライン領域、ＧＩ１ 第１の絶縁膜、ＧＩ２ 第２の絶縁膜、ＩＩ１，ＩＩ２，ＩＩ３，ＩＩ４ 層間絶縁膜、ＩＭＣ チップ領域、ＬＥ 金属配線、ＬＳＦ 遮光膜、ＭＧＩ 中間厚みの絶縁膜、ＮＲ ｎ型領域、ＰＤ フォトダイオード、ＰＧ 周辺トランジスタのゲート電極、ＰＧＩ 周辺トランジスタの絶縁膜、ＰＨＲ フォトレジスト、ＰＭＩ 周辺トランジスタ、ＳＣＷ 半導体ウェハ、ＳＭＩ 選択トランジスタ、ＳＰＲ 表面ｐ型領域、ＳＰＴ 素子分離膜、ＳＵＢ 半導体基板、ＴＧ 転送トランジスタのゲート電極、ＴＧＩ 転送トランジスタの絶縁膜、ＴＭＩ 転送トランジスタ、ＶＡ ビアホール。   AG amplification transistor gate electrode, AGI amplification transistor insulating film, AMI amplification transistor, ARF antireflection film, CT contact, DGI light receiving element insulation film, DLR dicing line region, GI1 first insulation film, GI2 second Insulating film, II1, II2, II3, II4 Interlayer insulating film, IMC chip region, LE metal wiring, LSF light shielding film, MGI intermediate thickness insulating film, NR n-type region, PD photodiode, PG peripheral transistor gate electrode, PGI Peripheral transistor insulation film, PHR photoresist, PMI peripheral transistor, SCW semiconductor wafer, SMI selection transistor, SPR surface p-type region, SPT element isolation film, SUB semiconductor substrate, TG transfer transistor gate electrode, TGI transfer transistor Other insulating film, TMI transfer transistor, VA via holes.

Claims (12)

主表面を有する半導体基板と、
前記半導体基板内に形成された、光電変換を行なうための受光素子と、
前記主表面上に形成された増幅トランジスタのゲート電極と前記増幅トランジスタのゲート電極および前記主表面の間に形成された増幅トランジスタの絶縁膜とを含む、信号電荷を増幅するための増幅トランジスタと、
前記受光素子の一部をソース領域として含み、かつ前記主表面上に形成された転送トランジスタのゲート電極と前記転送トランジスタのゲート電極および前記主表面の間に形成された転送トランジスタの絶縁膜とを含む、前記受光素子において蓄積された前記信号電荷を前記増幅トランジスタに転送するための転送トランジスタと、
前記受光素子の真上の前記主表面上に形成された受光素子上の絶縁膜とを備え、
前記転送トランジスタの絶縁膜に比べて、前記増幅トランジスタの絶縁膜および前記受光素子上の絶縁膜の少なくともいずれかが薄い、半導体装置。 A semiconductor substrate having a main surface;
A light receiving element for performing photoelectric conversion formed in the semiconductor substrate;
An amplification transistor for amplifying a signal charge, comprising: an amplification transistor gate electrode formed on the main surface; and an amplification transistor insulating film formed between the amplification transistor gate electrode and the main surface;
A transfer transistor gate electrode formed on the main surface, including a part of the light receiving element as a source region, and a transfer transistor insulating film formed between the gate electrode of the transfer transistor and the main surface; A transfer transistor for transferring the signal charge accumulated in the light receiving element to the amplification transistor;
An insulating film on the light receiving element formed on the main surface directly above the light receiving element;
A semiconductor device in which at least one of the insulating film of the amplification transistor and the insulating film on the light receiving element is thinner than the insulating film of the transfer transistor. 前記増幅トランジスタの絶縁膜および前記受光素子上の絶縁膜の少なくともいずれかは、前記転送トランジスタの絶縁膜の厚みの半分以下の厚みである、請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein at least one of the insulating film of the amplification transistor and the insulating film on the light receiving element has a thickness equal to or less than half the thickness of the insulating film of the transfer transistor. 前記増幅トランジスタの絶縁膜は前記転送トランジスタの絶縁膜より薄い、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein an insulating film of the amplification transistor is thinner than an insulating film of the transfer transistor. 前記受光素子上の絶縁膜は前記転送トランジスタの絶縁膜より薄く、
前記転送トランジスタの絶縁膜の上面と前記受光素子上の絶縁膜の上面とは前記転送トランジスタの絶縁膜と前記受光素子上の絶縁膜との間で段差を構成している、請求項１に記載の半導体装置。 The insulating film on the light receiving element is thinner than the insulating film of the transfer transistor,
The upper surface of the insulating film of the transfer transistor and the upper surface of the insulating film on the light receiving element form a step between the insulating film of the transfer transistor and the insulating film on the light receiving element. Semiconductor device. 前記受光素子上の絶縁膜の前記転送トランジスタの絶縁膜に近い側の端部は、前記転送トランジスタのゲート電極の端部から前記主表面に沿う方向に離れている、請求項４に記載の半導体装置。   5. The semiconductor according to claim 4, wherein an end of the insulating film on the light receiving element that is closer to the insulating film of the transfer transistor is separated from an end of the gate electrode of the transfer transistor in a direction along the main surface. apparatus. 前記転送トランジスタの絶縁膜と前記受光素子上の絶縁膜との間の前記主表面上に、前記転送トランジスタの絶縁膜より薄く、かつ前記受光素子上の絶縁膜よりも厚い厚みを有する中間厚みの絶縁膜をさらに備え、
前記受光素子上の絶縁膜と前記転送トランジスタの絶縁膜とは前記中間厚みの絶縁膜を介在してつながっており、
前記受光素子上の絶縁膜の上面と前記中間厚みの絶縁膜の上面とは前記受光素子上の絶縁膜と前記中間厚みの絶縁膜との間で第１の段差を構成し、前記中間厚みの絶縁膜の上面と前記転送トランジスタの絶縁膜の上面とは前記中間厚みの絶縁膜と前記転送トランジスタの絶縁膜との間で第２の段差を構成する、請求項１に記載の半導体装置。 On the main surface between the insulating film of the transfer transistor and the insulating film on the light receiving element, an intermediate thickness that is thinner than the insulating film of the transfer transistor and thicker than the insulating film on the light receiving element. Further comprising an insulating film;
The insulating film on the light receiving element and the insulating film of the transfer transistor are connected through the intermediate thickness insulating film,
The upper surface of the insulating film on the light receiving element and the upper surface of the intermediate thickness insulating film form a first step between the insulating film on the light receiving element and the intermediate thickness insulating film, 2. The semiconductor device according to claim 1, wherein an upper surface of the insulating film and an upper surface of the insulating film of the transfer transistor form a second step between the insulating film having the intermediate thickness and the insulating film of the transfer transistor. 前記受光素子上の絶縁膜は、前記半導体基板の主表面に形成された第１導電型の第１の不純物領域と、前記第１の不純物領域とｐｎ接合を構成しかつ前記転送トランジスタの前記ソースとして機能する第２導電型の第２の不純物領域とを含み、
前記中間厚みの絶縁膜の直下の前記第１の不純物領域の前記半導体基板の厚み方向におけるピーク濃度の位置は、前記受光素子上の絶縁膜の直下の前記第１の不純物領域の前記半導体基板の厚み方向におけるピーク濃度の位置よりも前記主表面から浅い位置にある、請求項６に記載の半導体装置。 The insulating film on the light receiving element forms a first conductivity type first impurity region formed on the main surface of the semiconductor substrate, a pn junction with the first impurity region, and the source of the transfer transistor A second impurity region of the second conductivity type that functions as
The position of the peak concentration in the thickness direction of the semiconductor substrate of the first impurity region immediately below the intermediate thickness insulating film is the position of the semiconductor substrate of the first impurity region immediately below the insulating film on the light receiving element. The semiconductor device according to claim 6, wherein the semiconductor device is located at a position shallower from the main surface than the position of the peak concentration in the thickness direction. 主表面を有する半導体基板を準備する工程と、
前記半導体基板内に、光電変換を行なうための受光素子を形成する工程と、
前記主表面上の増幅トランジスタのゲート電極と前記増幅トランジスタのゲート電極および前記主表面の間に形成された増幅トランジスタの絶縁膜とを含む、信号電荷を増幅するための増幅トランジスタを形成する工程と、
前記受光素子の一部をソース領域として含み、かつ前記主表面上の転送トランジスタのゲート電極と前記転送トランジスタのゲート電極および前記主表面の間に形成された転送トランジスタの絶縁膜とを含む、前記受光素子において蓄積された前記信号電荷を前記増幅トランジスタに転送するための転送トランジスタを形成する工程と、
前記受光素子の真上の前記主表面上に受光素子上の絶縁膜を形成する工程とを備え、
前記転送トランジスタの絶縁膜に比べて、前記増幅トランジスタの絶縁膜および前記受光素子上の絶縁膜の少なくともいずれかが薄くなるように形成される、半導体装置の製造方法。 Preparing a semiconductor substrate having a main surface;
Forming a light receiving element for performing photoelectric conversion in the semiconductor substrate;
Forming an amplification transistor for amplifying a signal charge, comprising: a gate electrode of the amplification transistor on the main surface; and an insulating film of the amplification transistor formed between the gate electrode of the amplification transistor and the main surface; ,
Including a part of the light receiving element as a source region, and a gate electrode of a transfer transistor on the main surface, and a gate electrode of the transfer transistor and an insulating film of the transfer transistor formed between the main surface, Forming a transfer transistor for transferring the signal charge accumulated in the light receiving element to the amplification transistor;
Forming an insulating film on the light receiving element on the main surface directly above the light receiving element,
A method of manufacturing a semiconductor device, wherein at least one of an insulating film of the amplification transistor and an insulating film on the light receiving element is thinner than an insulating film of the transfer transistor. 前記受光素子上の絶縁膜および前記転送トランジスタの絶縁膜を形成する工程は、前記転送トランジスタが形成される領域の前記主表面上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜を覆うように、前記受光素子が形成される領域と前記転送トランジスタが形成される領域との双方の前記主表面上に第２の絶縁膜を形成する工程とを含み、
前記受光素子上の絶縁膜は、前記受光素子が形成される領域における前記第２の絶縁膜により形成され、前記転送トランジスタの絶縁膜は、前記転送トランジスタが形成される領域における前記第１および第２の絶縁膜により形成され、前記受光素子上の絶縁膜は前記転送トランジスタの絶縁膜より薄くなるように形成される、請求項８に記載の半導体装置の製造方法。 The step of forming an insulating film on the light receiving element and an insulating film of the transfer transistor includes a step of forming a first insulating film on the main surface of a region where the transfer transistor is formed, and the first insulation. Forming a second insulating film on the main surface of both the region where the light receiving element is formed and the region where the transfer transistor is formed so as to cover the film,
The insulating film on the light receiving element is formed by the second insulating film in a region where the light receiving element is formed, and the insulating film of the transfer transistor is the first and second insulating films in the region where the transfer transistor is formed. 9. The method of manufacturing a semiconductor device according to claim 8, wherein the insulating film is formed to be thinner than the insulating film of the transfer transistor. 前記受光素子上の絶縁膜および前記転送トランジスタの絶縁膜を形成する工程は、前記転送トランジスタが形成される領域、および前記受光素子が形成される領域の前記主表面に沿う方向に関する前記転送トランジスタが形成される領域側の一部の領域の前記主表面上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜を覆うように、前記受光素子が形成される領域と前記転送トランジスタが形成される領域との双方の前記主表面上に第２の絶縁膜を形成する工程とを含み、
前記転送トランジスタのゲート電極は、前記第１および第２の絶縁膜の双方が形成される領域と前記第２の絶縁膜のみが形成される領域との境界部よりも、前記主表面に沿う方向に関する前記転送トランジスタが形成される領域側に端部を有するように形成される、請求項８に記載の半導体装置の製造方法。 The step of forming an insulating film on the light receiving element and an insulating film of the transfer transistor includes the step of forming the transfer transistor and the transfer transistor in a direction along the main surface of the region where the light receiving element is formed. Forming a first insulating film on the main surface of a part of the region on the region side to be formed; a region where the light receiving element is formed so as to cover the first insulating film; and the transfer transistor Forming a second insulating film on both of the main surfaces with the region where is formed,
The gate electrode of the transfer transistor has a direction along the main surface rather than a boundary portion between a region where both the first and second insulating films are formed and a region where only the second insulating film is formed. The method of manufacturing a semiconductor device according to claim 8, wherein the transfer transistor is formed to have an end on a region side where the transfer transistor is formed. 前記受光素子を形成する工程には、前記転送トランジスタの絶縁膜と前記受光素子上の絶縁膜との間の前記主表面上に形成される前記転送トランジスタの絶縁膜より薄くかつ前記受光素子上の絶縁膜よりも厚い厚みを有する中間厚みの絶縁膜、および前記受光素子上の絶縁膜越しに第１導電型の不純物を前記半導体基板内に注入することにより、前記受光素子を構成する第１導電型の第１の不純物領域を形成する工程と、前記中間厚みの絶縁膜および前記受光素子上の絶縁膜越しに第２導電型の不純物を前記半導体基板内に注入することにより、前記第１の不純物領域とｐｎ接合を構成する第２導電型の第２の不純物領域を形成する工程とを含む、請求項１０に記載の半導体装置の製造方法。   The step of forming the light receiving element is thinner than the insulating film of the transfer transistor formed on the main surface between the insulating film of the transfer transistor and the insulating film on the light receiving element, and on the light receiving element. A first conductive type constituting the light receiving element is formed by injecting an impurity of a first conductivity type into the semiconductor substrate through an insulating film having an intermediate thickness greater than the insulating film and the insulating film on the light receiving element. Forming a first impurity region of the mold, and implanting a second conductivity type impurity into the semiconductor substrate through the intermediate thickness insulating film and the insulating film on the light receiving element. The method for manufacturing a semiconductor device according to claim 10, further comprising: forming a second impurity region of a second conductivity type that forms a pn junction with the impurity region. 前記受光素子上の絶縁膜、前記転送トランジスタの絶縁膜および前記増幅トランジスタの絶縁膜を形成する工程は、前記受光素子が形成される領域および前記転送トランジスタが形成される領域の前記主表面上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜を覆うように、前記受光素子が形成される領域と、前記転送トランジスタが形成される領域と、前記増幅トランジスタが形成される領域との前記主表面上のすべてに第２の絶縁膜を形成する工程とを含み、
前記受光素子上の絶縁膜は、前記受光素子が形成される領域における前記第１および第２の絶縁膜により形成され、前記転送トランジスタの絶縁膜は、前記転送トランジスタが形成される領域における前記第１および第２の絶縁膜により形成され、前記増幅トランジスタの絶縁膜は、前記増幅トランジスタが形成される領域における前記第２の絶縁膜により形成され、前記増幅トランジスタの絶縁膜は前記転送トランジスタの絶縁膜より薄くなるように形成される、請求項８に記載の半導体装置の製造方法。 The step of forming an insulating film on the light receiving element, an insulating film of the transfer transistor, and an insulating film of the amplification transistor is performed on the main surface of the region where the light receiving element is formed and the region where the transfer transistor is formed. A step of forming a first insulating film, a region where the light receiving element is formed, a region where the transfer transistor is formed, and a region where the amplification transistor is formed so as to cover the first insulating film And forming a second insulating film on all the main surfaces of
The insulating film on the light receiving element is formed by the first and second insulating films in the region where the light receiving element is formed, and the insulating film of the transfer transistor is the first film in the region where the transfer transistor is formed. The amplification transistor is formed of the second insulation film in a region where the amplification transistor is formed, and the amplification transistor is insulated from the transfer transistor. The method for manufacturing a semiconductor device according to claim 8, wherein the semiconductor device is formed to be thinner than the film.
JP2012193012A 2012-09-03 2012-09-03 Semiconductor device and method for manufacturing the same Pending JP2014049671A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012193012A JP2014049671A (en) 2012-09-03 2012-09-03 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012193012A JP2014049671A (en) 2012-09-03 2012-09-03 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2014049671A true JP2014049671A (en) 2014-03-17

Family

ID=50609018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012193012A Pending JP2014049671A (en) 2012-09-03 2012-09-03 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2014049671A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016027682A1 (en) * 2014-08-19 2016-02-25 ソニー株式会社 Solid-state image capturing element and electronic apparatus
JP2018117156A (en) * 2018-04-16 2018-07-26 キヤノン株式会社 Method for manufacturing solid-state image pickup device, solid-state image pickup device, and camera
US10475841B2 (en) 2014-06-02 2019-11-12 Canon Kabushiki Kaisha Method of manufacturing solid-state image sensor, solid-state image sensor, and camera

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475841B2 (en) 2014-06-02 2019-11-12 Canon Kabushiki Kaisha Method of manufacturing solid-state image sensor, solid-state image sensor, and camera
WO2016027682A1 (en) * 2014-08-19 2016-02-25 ソニー株式会社 Solid-state image capturing element and electronic apparatus
US10347673B2 (en) 2014-08-19 2019-07-09 Sony Semiconductor Solutions Corporation Solid state image sensor and electronic device
US11626432B2 (en) 2014-08-19 2023-04-11 Sony Semiconductor Solutions Corporation Solid state image sensor and electronic device
JP2018117156A (en) * 2018-04-16 2018-07-26 キヤノン株式会社 Method for manufacturing solid-state image pickup device, solid-state image pickup device, and camera

Similar Documents

Publication Publication Date Title
US11735620B2 (en) Solid-state imaging device having optical black region, method of manufacturing the same, and electronic apparatus
US10770502B2 (en) Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
KR102218563B1 (en) Multiple deep trench isolation (mdti) structure for cmos image sensor
US11756976B2 (en) Photoelectric conversion apparatus, camera, and moving body
USRE46123E1 (en) Solid-state image sensor and method of manufacturing the same
CN109616484B (en) Solid-state imaging device and electronic apparatus
TWI591810B (en) Cmos image sensor and formation method thereof
JP6215246B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
US9484376B2 (en) Semiconductor isolation structure and manufacturing method thereof
TWI525804B (en) Image sensor device and method of fabricating the same
JP2012169530A (en) Solid state image sensor, manufacturing method therefor, and electronic apparatus
KR20180016699A (en) Image sensor
US20200395397A1 (en) Image sensor and image-capturing device
JP2012164944A (en) Solid-state imaging device and method of manufacturing solid-state imaging device
KR20110079323A (en) Image sensor and method for manufacturing the same
CN102637707B (en) Method of producing semiconductor device and method of producing solid-state image pickup device
JP2014049671A (en) Semiconductor device and method for manufacturing the same
JP2014003333A (en) Solid-state image pickup device, imaging system using the same, and method for manufacturing solid-state image pickup device
US9466639B2 (en) Method of manufacturing solid-state imaging apparatus
JP2013016702A (en) Solid-state imaging device and camera module
WO2011101935A1 (en) Solid-state image pickup element and method for manufacturing same
KR20100045239A (en) Cmos image sensor having different refraction index insulation layer for prevention crosstalk and method for manufacturing the same
JP2018082098A (en) Solid-state imaging device, imaging system, and manufacturing method of solid-state imaging device
CN118073384A (en) Image sensor and method of forming the same
JP2013141019A (en) Semiconductor device manufacturing method