JP2012169530A - Solid state image sensor, manufacturing method therefor, and electronic apparatus - Google Patents
Solid state image sensor, manufacturing method therefor, and electronic apparatus Download PDFInfo
- Publication number
- JP2012169530A JP2012169530A JP2011030840A JP2011030840A JP2012169530A JP 2012169530 A JP2012169530 A JP 2012169530A JP 2011030840 A JP2011030840 A JP 2011030840A JP 2011030840 A JP2011030840 A JP 2011030840A JP 2012169530 A JP2012169530 A JP 2012169530A
- Authority
- JP
- Japan
- Prior art keywords
- light
- pixel
- semiconductor substrate
- trench
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本技術は、固体撮像装置、および、その製造方法、電子機器に関する。 The present technology relates to a solid-state imaging device, a manufacturing method thereof, and an electronic apparatus.
デジタルビデオカメラ、デジタルスチルカメラなどの電子機器は、固体撮像装置を含む。たとえば、固体撮像装置として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサ、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型イメージセンサを含む。 Electronic devices such as digital video cameras and digital still cameras include solid-state imaging devices. For example, the solid-state imaging device includes a complementary metal oxide semiconductor (CMOS) image sensor and a charge coupled device (CCD) image sensor.
固体撮像装置は、基板の画素領域に複数の画素が配列されている。各画素においては、光電変換部が設けられている。光電変換部は、たとえば、フォトダイオードであり、入射光を受光面で受光し光電変換することによって、信号電荷を生成する。 In the solid-state imaging device, a plurality of pixels are arranged in the pixel region of the substrate. In each pixel, a photoelectric conversion unit is provided. The photoelectric conversion unit is, for example, a photodiode, and generates signal charges by photoelectrically converting incident light received by a light receiving surface.
固体撮像装置のうち、ＣＣＤ型イメージセンサは、画素領域において、垂直方向に並ぶ複数の画素の列の間に、垂直転送部が設けられている。垂直転送部は、垂直転送チャネル領域にゲート絶縁膜を介して対面するように複数の転送電極が設けられており、電荷読出し部によって光電変換部から読み出された信号電荷を、垂直方向へ転送するように構成されている。 Among the solid-state imaging devices, the CCD image sensor includes a vertical transfer unit between a plurality of pixels arranged in the vertical direction in a pixel region. The vertical transfer unit is provided with a plurality of transfer electrodes in the vertical transfer channel region so as to face each other through a gate insulating film, and transfers the signal charge read from the photoelectric conversion unit by the charge reading unit in the vertical direction. Is configured to do.
これに対して、ＣＭＯＳ型イメージセンサは、光電変換部のほかに、画素トランジスタを含むように、画素が構成されている。画素トランジスタは、光電変換部で生成された信号電荷を読み出して、信号線へ電気信号として出力するように構成されている。 On the other hand, in the CMOS type image sensor, the pixel is configured to include a pixel transistor in addition to the photoelectric conversion unit. The pixel transistor is configured to read the signal charge generated by the photoelectric conversion unit and output it as an electric signal to the signal line.
固体撮像装置では、一般に、基板において、複数の配線が積層された多層配線層が設けられた表面側に設けられており、その表面側から入射する光を、光電変換部が受光面で受光する。 In a solid-state imaging device, generally, a substrate is provided on a surface side where a multilayer wiring layer in which a plurality of wirings are stacked is provided, and light incident from the surface side is received by a light receiving surface by a photoelectric conversion unit. .
「表面照射型」の場合には、マイクロレンズと受光面との間に、多層配線層が介在し集光面と受光面との間の距離が長い。このため、受光面に対して傾斜して光が入射したときには、その多層配線層に含まれる配線に、その光が遮られて、受光面に到達しない場合がある。よって、感度を向上させることが困難な場合がある。 In the case of the “front irradiation type”, a multilayer wiring layer is interposed between the microlens and the light receiving surface, and the distance between the light collecting surface and the light receiving surface is long. For this reason, when light is incident on the light receiving surface at an inclination, the light may be blocked by the wiring included in the multilayer wiring layer and may not reach the light receiving surface. Therefore, it may be difficult to improve sensitivity.
このため、基板において多層配線層が設けられた表面とは反対側の裏面側から入射する光を、光電変換部が受光する「裏面照射型」が提案されている。 For this reason, a “backside illumination type” has been proposed in which the photoelectric conversion unit receives light incident from the backside opposite to the surface on which the multilayer wiring layer is provided on the substrate.
固体撮像装置においては、一の画素に入射した入射光が、その一の画素のフォトダイオードに入射せずに、隣接する他の画素のフォトダイオードに入射する場合がある。このため、このような光学的な現象に起因して信号にノイズが含まれることになり、撮像画像の画像品質が低下する場合がある。たとえば、カラー画像を撮像する場合において、入射光が受光面に対して傾斜して入射したときには、その直下の受光面に入射せずに、本来、他の色の着色光を受光する他の受光面へ入射する場合がある。このため、いわゆる「混色」が発生して、撮像したカラー画像において色調のズレが生じ、画像品質が低下する場合がある。このような不具合の発生を抑制するために、複数の画素の間に遮光膜を設けている（たとえば、特許文献１，２参照）。
In a solid-state imaging device, incident light incident on one pixel may enter a photodiode of another adjacent pixel without entering the photodiode of the one pixel. For this reason, noise is included in the signal due to such an optical phenomenon, and the image quality of the captured image may deteriorate. For example, when a color image is picked up, when incident light is incident on the light receiving surface at an angle, it is not incident on the light receiving surface directly below it, and other light receiving devices that originally receive colored light of other colors. It may be incident on the surface. For this reason, so-called “mixed color” occurs, and a color shift may occur in the captured color image, resulting in a reduction in image quality. In order to suppress the occurrence of such a problem, a light shielding film is provided between a plurality of pixels (see, for example,
また、複数の画素が配列された画素領域の中心部分においては、外付けの光学系を介して入射する主光線の角度が、受光面に対して、ほぼ垂直であるのに対して、その画素領域の周辺部分においては、入射する主光線の角度が傾斜している。このため、撮像画像の中心部分が明るい画像になり、周辺部分が暗い画像になる場合がある。つまり、いわゆるシェーディング現象が発生して、画像品質が低下する場合がある。このような不具合を改善するために、「瞳補正」と称して、オンチップレンズ等の配置を補正することが、実施されている。具体的には、画素領域の周辺において配置されるオンチップレンズの位置が、受光面に対して、画素領域の中心側へシフトするように、オンチップレンズを設けることが実施されている。たとえば、画素領域にて並ぶ複数の光電変換部のピッチよりも、オンチップレンズのピッチが狭くなるように、各部を配置している（たとえば、特許文献３などを参照）。 Further, in the central portion of the pixel area where a plurality of pixels are arranged, the angle of the principal ray incident through the external optical system is substantially perpendicular to the light receiving surface. In the peripheral part of the region, the angle of the incident principal ray is inclined. For this reason, the center portion of the captured image may be a bright image and the peripheral portion may be a dark image. That is, a so-called shading phenomenon may occur, and image quality may deteriorate. In order to improve such a problem, correction of the arrangement of on-chip lenses or the like is performed as “pupil correction”. Specifically, the on-chip lens is provided so that the position of the on-chip lens arranged around the pixel region is shifted toward the center of the pixel region with respect to the light receiving surface. For example, each unit is arranged so that the pitch of the on-chip lens is narrower than the pitch of the plurality of photoelectric conversion units arranged in the pixel region (see, for example, Patent Document 3).
また、固体撮像装置では、光電変換部が設けられた半導体基板の界面準位に起因して暗電流が発生することを抑制して画像品質を向上させるために、光電変換部をＨＡＤ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）構造にすることが提案されている。ＨＡＤ構造では、ｎ型の電荷蓄積領域の受光面上に正電荷蓄積（ホール）蓄積領域を形成することで、暗電流の発生を抑制している。そして、この正電荷蓄積領域を光電変換部の界面部分に形成するために、「負の固定電荷を有する膜」をピニング層として設けて、暗電流の発生を抑制することが提案されている。たとえば、酸化ハフニウム膜（ＨｆＯ２膜）のような高誘電体膜を、「負の固定電荷を有する膜」として用いている（たとえば、特許文献４などを参照）。 Further, in a solid-state imaging device, in order to improve the image quality by suppressing the generation of dark current due to the interface state of the semiconductor substrate provided with the photoelectric conversion unit, the photoelectric conversion unit is configured to have a HAD (Hole Accumulation). (Diode) structure has been proposed. In the HAD structure, generation of dark current is suppressed by forming a positive charge accumulation (hole) accumulation region on the light receiving surface of the n-type charge accumulation region. In order to form the positive charge accumulation region at the interface portion of the photoelectric conversion unit, it has been proposed to provide a “film having a negative fixed charge” as a pinning layer to suppress generation of dark current. For example, a high dielectric film such as a hafnium oxide film (HfO 2 film) is used as a “film having a negative fixed charge” (see, for example, Patent Document 4).
また、暗電流の発生を抑制するために、「裏面照射型」の表面側に、制御ゲートを設け、その制御ゲートに負電圧を印加することが提案されている（たとえば、特許文献５などを参照）。その他、暗電流の発生を抑制するために、光を受光する受光面部分が開口した金属遮光膜に負電圧を印加することが提案されている（たとえば、特許文献６などを参照） In order to suppress the generation of dark current, it has been proposed to provide a control gate on the front side of the “backside illumination type” and apply a negative voltage to the control gate (for example, see Patent Document 5). reference). In addition, in order to suppress the generation of dark current, it has been proposed to apply a negative voltage to a metal light-shielding film having a light-receiving surface portion that receives light (see, for example, Patent Document 6).
このように、固体撮像装置においては、撮像画像の画像品質を向上させるために、種々の技術が提案されている。 Thus, in the solid-state imaging device, various techniques have been proposed in order to improve the image quality of the captured image.
固体撮像装置においては、さらに、撮像画像の画像品質などを向上させることが望まれている。 In the solid-state imaging device, it is further desired to improve the image quality of the captured image.
したがって、本技術は、撮像画像の画像品質などを向上可能な、固体撮像装置、および、その製造方法、電子機器を提供する。 Therefore, the present technology provides a solid-state imaging device, a manufacturing method thereof, and an electronic device that can improve the image quality of the captured image.
本技術の固体撮像装置および電子機器は、半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応して、複数が前記半導体基板の内部に設けられており、入射光を受光面で受光する光電変換部と、前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部とを有し、前記画素分離部は、前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第１遮光部と、前記半導体基板の前記入射面側の面上であって、前記第１遮光部の前記入射面側に設けられている第２遮光部とを少なくとも含み、前記第２遮光部は、前記画素領域の中心よりも周辺において、当該第２遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている。 The solid-state imaging device and the electronic apparatus according to an embodiment of the present technology include a plurality of pixels provided in the semiconductor substrate corresponding to each of a plurality of pixels arranged at intervals in a pixel region of the semiconductor substrate, and receiving incident light. And a pixel separation portion provided inside the semiconductor substrate so as to be interposed between the plurality of pixels in the pixel region, and the pixel separation portion includes the semiconductor substrate. A first light shielding portion provided in a trench formed on the incident surface side of the semiconductor substrate, and on the incident surface side surface of the semiconductor substrate, provided on the incident surface side of the first light shielding portion. A second light-shielding part, and the second light-shielding part is located at a periphery of the pixel region with respect to a center of the pixel separating part, with the center of the second light-shielding part being at the periphery of the pixel region. Shift more to the periphery of the region It is sea urchin formation.
本技術の固体撮像装置の製造方法は、入射光を受光面で受光する光電変換部を、半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応するように、前記半導体基板の内部に複数設ける光電変換部形成工程と、前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に画素分離部を設ける画素分離部形成工程とを有し、前記画素分離部形成工程では、前記半導体基板の前記画素分離部において前記入射面側に形成されたトレンチの内部に第１遮光部を設けると共に、前記半導体基板の前記入射面側の面上であって前記第１遮光部の前記入射面側に第２遮光部を少なくとも設け、前記第２遮光部の形成工程では、前記画素領域の中心よりも周辺において、前記第２遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように、前記第２遮光部を形成する。 According to the method for manufacturing a solid-state imaging device of the present technology, a photoelectric conversion unit that receives incident light on a light receiving surface corresponds to each of a plurality of pixels arranged at intervals in a pixel region of the semiconductor substrate. A step of forming a plurality of photoelectric conversion portions provided inside, and a step of forming a pixel separation portion in which a pixel separation portion is provided inside the semiconductor substrate so as to be interposed between the plurality of pixels in the pixel region. In the portion forming step, a first light shielding portion is provided inside a trench formed on the incident surface side in the pixel separating portion of the semiconductor substrate, and on the surface on the incident surface side of the semiconductor substrate, the first light shielding portion. At least a second light-shielding portion is provided on the incident surface side of one light-shielding portion, and in the step of forming the second light-shielding portion, the center of the second light-shielding portion is located in the periphery of the pixel region, the pixel separating portion. Heart of Against it, to shift more toward the periphery of the pixel region, forming the second light-shielding portion.
本技術においては、半導体基板の画素分離部に形成されたトレンチの内部に第１遮光部を設けると共に、その第１遮光部の入射面側に第２遮光部を設ける。ここでは、画素領域の中心よりも周辺において、第２遮光部の中心が、画素分離部の中心に対して、画素領域の周辺の側へ多くシフトするように、第２遮光部を形成する。つまり、すくなくとも第２遮光部について「瞳補正」を実施する。 In the present technology, a first light shielding portion is provided inside a trench formed in a pixel separation portion of a semiconductor substrate, and a second light shielding portion is provided on the incident surface side of the first light shielding portion. Here, the second light-shielding portion is formed so that the center of the second light-shielding portion shifts more toward the periphery of the pixel region with respect to the center of the pixel separation portion in the periphery than the center of the pixel region. That is, “pupil correction” is performed on at least the second light-shielding portion.
本技術によれば、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供することができる。 According to the present technology, it is possible to provide a solid-state imaging device, a manufacturing method thereof, and an electronic apparatus that can improve the image quality of the captured image.
実施形態について、図面を参照して説明する。 Embodiments will be described with reference to the drawings.
なお、説明は、下記の順序で行う。
１．実施形態１（画素分離部の遮光膜の上部を「瞳補正」する場合）
２．実施形態２（画素分離部の遮光膜の上部を「瞳補正」する場合）
３．実施形態３（画素分離部の遮光膜の上部を「瞳補正」する場合）
４．実施形態４（画素分離部に拡散層を設ける場合）
５．実施形態５（画素分離部の遮光膜の上部および下部を「瞳補正」する場合）
６．実施形態６（画素分離部の遮光膜の上部および下部を「瞳補正」する場合）
７．実施形態７（画素分離部の遮光膜の上部および下部を「瞳補正」する場合）
８．実施形態８（画素分離部の遮光膜を貫通させる場合）
９．実施形態９（画素分離部の遮光膜を貫通させる場合）
１０．その他
The description will be given in the following order.
1. Embodiment 1 (when “pupil correction” is performed on the upper part of the light-shielding film of the pixel separation unit)
2. Embodiment 2 (when pupil correction is performed on the upper part of the light shielding film of the pixel separation unit)
3. Embodiment 3 (in the case of “pupil correction” on the upper part of the light shielding film of the pixel separation portion)
4). Embodiment 4 (when a diffusion layer is provided in the pixel separation portion)
5. Embodiment 5 (in the case of “pupil correction” on the upper and lower portions of the light shielding film of the pixel separation portion)
6). Embodiment 6 (when pupil correction is performed on the upper and lower portions of the light shielding film of the pixel separation unit)
7). Embodiment 7 (when pupil correction is performed on the upper and lower portions of the light shielding film of the pixel separation unit)
8). Embodiment 8 (when penetrating the light shielding film of the pixel separation portion)
9. Embodiment 9 (when penetrating the light shielding film of the pixel separation portion)
10. Other
＜１．実施形態１＞
（Ａ）装置構成
（Ａ−１）カメラの要部構成
図１は、実施形態１において、カメラの構成を示す構成図である。
<1.
(A) Device Configuration (A-1) Main Configuration of Camera FIG. 1 is a configuration diagram showing the configuration of the camera in the first embodiment.
図１に示すように、カメラ４０は、固体撮像装置１と、光学系４２と、制御部４３と、信号処理部４４とを有する。
As shown in FIG. 1, the
カメラ４０において、固体撮像装置１は、光学系４２を介して被写体像として入射する入射光Ｈを撮像面ＰＳで受光し光電変換して信号電荷を生成する。ここでは、固体撮像装置１は、制御部４３から出力される制御信号に基づいて駆動し、生成した信号電荷を読み出して、電気信号を出力する。
In the
光学系４２は、結像レンズや絞りなどの光学部材を含み、入射光Ｈを、固体撮像装置１の撮像面ＰＳへ集光するように配置されている。
The
制御部４３は、各種の制御信号を固体撮像装置１と信号処理部４４とに出力し、固体撮像装置１と信号処理部４４とを制御して駆動させる。
The
信号処理部４４は、固体撮像装置１から出力された電気信号をローデータとして信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。
The
本実施形態では、図１に示すように、撮像面ＰＳの中心部分においては、光学系４２から出射される光線Ｈ１が、撮像面ＰＳに対して垂直な角度で、入射光Ｈとして入射する。一方で、撮像面ＰＳの周辺部分においては、主光線Ｈ２が、撮像面ＰＳに対して垂直な方向に対して傾斜した角度で、入射光Ｈとして入射する。ここでは、撮像面ＰＳの中心から周囲へ向かって入射光の主光線Ｈ２が傾斜する。これは、後述の光学系４２を構成する絞りによって形成される射出瞳距離が有限であることに起因する。
In the present embodiment, as shown in FIG. 1, the light beam H <b> 1 emitted from the
（Ａ−２）固体撮像装置の要部構成
固体撮像装置１の全体構成について説明する。
(A-2) Main Configuration of Solid-State Imaging Device The overall configuration of the solid-
図２は、実施形態１において、固体撮像装置の全体構成を示す図である。 FIG. 2 is a diagram illustrating an overall configuration of the solid-state imaging device in the first embodiment.
本実施形態の固体撮像装置１は、ＣＭＯＳ型イメージセンサであり、図２に示すように、半導体基板１０１を含む。半導体基板１０１においては、たとえば、単結晶シリコン基板が薄膜化されたものであり、画素領域ＰＡと、周辺領域ＳＡとが面に設けられている。
The solid-
画素領域ＰＡは、図２に示すように、矩形形状であり、複数の画素Ｐが水平方向ｘと垂直方向ｙとのそれぞれに等間隔で配置されている。つまり、画素Ｐがマトリクス状に並んでいる。 As illustrated in FIG. 2, the pixel area PA has a rectangular shape, and a plurality of pixels P are arranged at equal intervals in the horizontal direction x and the vertical direction y. That is, the pixels P are arranged in a matrix.
画素領域ＰＡにおいて、画素Ｐは、入射光を受光して信号電荷を生成するように構成されている。そして、その生成した信号電荷が、画素トランジスタ（図示なし）によって読み出されて電気信号として出力される。画素Ｐの詳細な構成については、後述する。 In the pixel area PA, the pixel P is configured to receive incident light and generate signal charges. The generated signal charge is read out by a pixel transistor (not shown) and output as an electric signal. A detailed configuration of the pixel P will be described later.
周辺領域ＳＡは、図２に示すように、画素領域ＰＡの周囲に位置している。そして、この周辺領域ＳＡにおいては、周辺回路が設けられている。 As shown in FIG. 2, the peripheral area SA is located around the pixel area PA. In the peripheral area SA, peripheral circuits are provided.
具体的には、図２に示すように、垂直駆動回路１３と、カラム回路１４と、水平駆動回路１５と、外部出力回路１７と、タイミングジェネレータ（ＴＧ）１８と、シャッター駆動回路１９とが、周辺回路として設けられている。
Specifically, as shown in FIG. 2, a
垂直駆動回路１３は、図２に示すように、周辺領域ＳＡにおいて、画素領域ＰＡの側部に設けられており、画素領域ＰＡの画素Ｐを行単位で選択して駆動させるように構成されている。
As shown in FIG. 2, the
カラム回路１４は、図２に示すように、周辺領域ＳＡにおいて、画素領域ＰＡの下端部に設けられており、列単位で画素Ｐから出力される信号について信号処理を実施する。ここでは、カラム回路１４は、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；相関二重サンプリング）回路（図示なし）を含み、固定パターンノイズを除去する信号処理を実施する。
As shown in FIG. 2, the
水平駆動回路１５は、図２に示すように、カラム回路１４に電気的に接続されている。水平駆動回路１５は、たとえば、シフトレジスタを含み、カラム回路１４において画素Ｐの列ごとに保持されている信号を、順次、外部出力回路１７へ出力させる。
The
外部出力回路１７は、図２に示すように、カラム回路１４に電気的に接続されており、カラム回路１４から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路１７は、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路１７ａとＡＤＣ回路１７ｂとを含む。外部出力回路１７においては、ＡＧＣ回路１７ａが信号にゲインをかけた後に、ＡＤＣ回路１７ｂがアナログ信号からデジタル信号へ変換して、外部へ出力する。
As shown in FIG. 2, the
タイミングジェネレータ１８は、図２に示すように、垂直駆動回路１３、カラム回路１４、水平駆動回路１５，外部出力回路１７，シャッター駆動回路１９のそれぞれに電気的に接続されている。タイミングジェネレータ１８は、各種のタイミング信号を生成し、垂直駆動回路１３、カラム回路１４、水平駆動回路１５，外部出力回路１７，シャッター駆動回路１９に出力することで、各部について駆動制御を行う。
As shown in FIG. 2, the
シャッター駆動回路１９は、画素Ｐを行単位で選択して、画素Ｐにおける露光時間を調整するように構成されている。
The
（Ａ−３）固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置の詳細内容について説明する。
(A-3) Detailed Configuration of Solid-State Imaging Device Detailed contents of the solid-state imaging device according to the present embodiment will be described.
図３〜図７は、実施形態１において、固体撮像装置の要部を示す図である。
3-7 is a figure which shows the principal part of a solid-state imaging device in
図３は、画素Ｐの断面図である。図３では、図２に示す画素領域ＰＡの中心部分に配置された一の画素であって、Ｘ１−Ｘ２部分を示している。 FIG. 3 is a cross-sectional view of the pixel P. FIG. 3 shows one pixel arranged in the central portion of the pixel area PA shown in FIG. 2 and an X1-X2 portion.
図４は、画素Ｐの上面図であり、図２に示す画素領域ＰＡの中心部分に配置された４つの画素Ｐを示している。図４では、説明の都合で、破線などの実線以外の線を用いて、各部材を示している部分がある。 FIG. 4 is a top view of the pixel P, and shows four pixels P arranged in the central portion of the pixel area PA shown in FIG. In FIG. 4, for convenience of explanation, there are portions where each member is shown using a line other than a solid line such as a broken line.
図５は、画素分離部３０１の断面図である。図６は、画素分離部３０１の上面図である。図５，図６において、（ａ）は、図２に示す画素領域ＰＡの中心部分に配置された画素Ｐの間の画素分離部３０１であって、Ｘ１Ｃ−Ｘ２Ｃ部分を示している。これに対して、（ｂ）は、図２に示す画素領域ＰＡの周辺部分に配置された画素Ｐの間の画素分離部３０１であって、Ｘ１Ｓ−Ｘ２Ｓ部分を示している。つまり、図５，図６では、水平方向ｘに並ぶ一対の画素Ｐの間に設けられた画素分離部３０１を示している。図示を省略しているが、垂直方向ｙに並ぶ一対の画素Ｐの間に設けられた画素分離部３０１についても、図５，図６と同様な形態で設けられている。
FIG. 5 is a cross-sectional view of the
また、図７は、画素Ｐの回路構成を示している。 FIG. 7 shows a circuit configuration of the pixel P.
図３に示すように、固体撮像装置１は、半導体基板１０１の内部にフォトダイオード２１が設けられている。ここでは、薄膜化された単結晶シリコンの半導体基板１０１に設けられている。
As shown in FIG. 3, the solid-
半導体基板１０１の裏面（図３では上面）には、カラーフィルタＣＦ、マイクロレンズＭＬなどの部材が設けられている。
On the back surface (upper surface in FIG. 3) of the
これに対して、半導体基板１０１の表面（図３では、下面）には、図３では図示していないが、図７に示す画素トランジスタＴｒが設けられている。そして、図３に示すように、その画素トランジスタＴｒを被覆するように配線層１１１が設けられており、配線層１１１において、半導体基板１０１の側に対して反対側の面には、支持基板ＳＳが設けられている。
On the other hand, although not shown in FIG. 3, the pixel transistor Tr shown in FIG. 7 is provided on the surface (the lower surface in FIG. 3) of the
つまり、本実施形態の固体撮像装置１は、「裏面照射型ＣＭＯＳイメージセンサ」であって、裏面（上面）側から入射する入射光Ｈを、フォトダイオード２１が受光し、カラー画像を撮像によって生成するように構成されている。
That is, the solid-
各部の詳細について順次説明する。 Details of each part will be sequentially described.
（ａ）フォトダイオード２１について
固体撮像装置１において、フォトダイオード２１は、図２に示した複数の画素Ｐに対応するように、複数が画素領域ＰＡに配置されている。つまり、撮像面（ｘｙ面）において、水平方向ｘと、この水平方向ｘに対して直交する垂直方向ｙとのそれぞれに並んで設けられている。
(A)
フォトダイオード２１は、入射光Ｈを受光面ＪＳで受光し光電変換することによって信号電荷を生成して蓄積するように、複数が半導体基板１０１の内部に間を隔てて設けられている。
A plurality of the
ここでは、図３に示すように、半導体基板１０１の裏面（図３では上面）側から入射する入射光Ｈをフォトダイオード２１が受光する。フォトダイオード２１の上方には、図３に示すように、平坦化膜ＨＴ，カラーフィルタＣＦ，マイクロレンズＭＬが設けられており、各部を順次介して入射した入射光Ｈを、受光面ＪＳで受光して光電変換が行われる。
Here, as shown in FIG. 3, the
図３に示すように、フォトダイオード２１は、半導体基板１０１内に設けられている。
As shown in FIG. 3, the
たとえば、フォトダイオード２１は、ｎ型半導体領域１０１ｎが、電荷（ここでは、電子）を蓄積する電荷蓄積領域として形成されている。フォトダイオード２１においては、ｎ型半導体領域１０１ｎは、半導体基板１０１のｐ型半導体領域１０１ｐａ，１０１ｐｃの内部に設けられている。ここでは、ｎ型半導体領域１０１ｎにおいて、半導体基板１０１の裏面（上面）側には、ｐ型半導体領域１０１ｐｃが設けられている。そして、ｎ型半導体領域１０１ｎにおいて、半導体基板１０１の表面（下面）側には、裏面（上面）側よりも不純物濃度が高いｐ型半導体領域１０１ｐｃが設けられている。つまり、フォトダイオード２１は、ＨＡＤ構造であり、ｎ型半導体領域１０１ｎの上面側と下面側との各界面において、暗電流が発生することを抑制するように、ｐ型半導体領域１０１ｐａ，１０１ｐｃが形成されている。
For example, in the
図３に示すように、複数の画素Ｐの間を電気的に分離する画素分離部３０１が設けられており、フォトダイオード２１は、この画素分離部３０１で区画された画素Ｐの領域内に設けられている。たとえば、図４に示すように、画素分離部３０１が複数の画素Ｐの間に介在するように格子状に形成されており、フォトダイオード２１は、この画素分離部３０１で区画された画素Ｐの領域内に形成されている。
As shown in FIG. 3, a
そして、図７に示すように、各フォトダイオード２１は、アノードが接地されており、蓄積した信号電荷（ここでは、電子）が、画素トランジスタＴｒによって読み出され、電気信号として垂直信号線２７へ出力されるように構成されている。
As shown in FIG. 7, the anode of each
（ｂ）カラーフィルタＣＦについて
固体撮像装置１において、カラーフィルタＣＦは、図３に示すように、半導体基板１０１の裏面（図３では上面）の側に設けられている。
(B) Color Filter CF In the solid-
ここでは、図３に示すように、半導体基板１０１の裏面（上面）を被覆するように、平坦化膜ＨＴが光透過材料で形成されており、その平坦化膜ＨＴを介して、半導体基板１０１の裏面（上面）に、カラーフィルタＣＦが形成されている。
Here, as shown in FIG. 3, the planarization film HT is formed of a light transmitting material so as to cover the back surface (upper surface) of the
カラーフィルタＣＦは、図４に示すように、赤色フィルタ層ＣＦＲと、緑色フィルタ層ＣＦＧと、青色フィルタ層ＣＦＢとを含む。赤色フィルタ層ＣＦＲと、緑色フィルタ層ＣＦＧと、青色フィルタ層ＣＦＢとのそれぞれは、隣接して配置されており、いずれかが、複数の画素Ｐのそれぞれに対応して設けられている。 As shown in FIG. 4, the color filter CF includes a red filter layer CFR, a green filter layer CFG, and a blue filter layer CFB. Each of the red filter layer CFR, the green filter layer CFG, and the blue filter layer CFB is disposed adjacent to each other, and one of them is provided corresponding to each of the plurality of pixels P.
ここでは、図４に示すように、赤色フィルタ層ＣＦＲと、緑色フィルタ層ＣＦＧと、青色フィルタ層ＣＦＢとのそれぞれが、ベイヤー配列で並ぶように配置されている。すなわち、複数の緑色フィルタ層ＣＦＧが市松状になるように、対角方向へ並んで配置されている。そして、赤色フィルタ層ＣＦＲと青色フィルタ層ＣＦＢとが、複数の緑色フィルタ層ＣＦＧにおいて、対角方向に並ぶように配置されている。 Here, as shown in FIG. 4, the red filter layer CFR, the green filter layer CFG, and the blue filter layer CFB are arranged so as to be arranged in a Bayer array. That is, the plurality of green filter layers CFG are arranged in a diagonal direction so as to have a checkered pattern. Then, the red filter layer CFR and the blue filter layer CFB are arranged in a diagonal direction in the plurality of green filter layers CFG.
カラーフィルタＣＦにおいて、赤色フィルタ層ＣＦＲは、赤色に対応する波長帯域（たとえば、６２５〜７４０ｎｍ）で光透過率が高い。つまり、赤色フィルタ層ＣＦＲは、入射光Ｈが赤色光として受光面ＪＳへ透過するように形成されている。 In the color filter CF, the red filter layer CFR has a high light transmittance in a wavelength band corresponding to red (for example, 625 to 740 nm). That is, the red filter layer CFR is formed such that the incident light H is transmitted as red light to the light receiving surface JS.
また、カラーフィルタＣＦにおいて、緑色フィルタ層ＣＦＧは、緑色に対応する波長帯域（たとえば、５００〜５６５ｎｍ）で光透過率が高い。つまり、緑色フィルタ層ＣＦＧは、赤色フィルタ層ＣＦＲよりも短い波長範囲の光について光透過率が高く、入射光Ｈが緑色光として受光面ＪＳへ透過するように形成されている。 In the color filter CF, the green filter layer CFG has a high light transmittance in a wavelength band (for example, 500 to 565 nm) corresponding to green. That is, the green filter layer CFG has a high light transmittance for light in a shorter wavelength range than the red filter layer CFR, and is formed so that the incident light H is transmitted to the light receiving surface JS as green light.
また、カラーフィルタＣＦにおいて、青色フィルタ層ＣＦＢは、青色に対応する波長帯域（たとえば、４５０〜４８５ｎｍ）で光透過率が高い。つまり、青色フィルタ層ＣＦＢは、緑色フィルタ層ＣＦＧよりも短い波長範囲の光について光透過率が高く、入射光が青色光として受光面ＪＳへ透過するように形成されている。 In the color filter CF, the blue filter layer CFB has a high light transmittance in a wavelength band corresponding to blue (for example, 450 to 485 nm). That is, the blue filter layer CFB is formed such that the light transmittance is higher for light in a shorter wavelength range than the green filter layer CFG, and the incident light is transmitted to the light receiving surface JS as blue light.
このように、カラーフィルタＣＦは、互いに異なる波長範囲の光について透過率が高い複数種のフィルタ層ＣＦＲ，ＣＦＧ，ＣＦＢが、複数の画素Ｐのそれぞれに対応し、互いに隣接して配置されている。 As described above, in the color filter CF, a plurality of types of filter layers CFR, CFG, and CFB having high transmittance with respect to light in different wavelength ranges correspond to each of the plurality of pixels P and are arranged adjacent to each other. .
（ｃ）マイクロレンズＭＬについて
固体撮像装置１において、マイクロレンズＭＬは、図３に示すように、半導体基板１０１の裏面（図３では上面）の側において、カラーフィルタＣＦの上面に設けられている。
(C) Microlens ML In the solid-
マイクロレンズＭＬは、各画素Ｐに対応するように複数が配置されている。マイクロレンズＭＬは、半導体基板１０１の裏面側において凸状に突き出した凸レンズであり、各画素Ｐのフォトダイオード２１へ入射光Ｈを集光するように構成されている。たとえば、マイクロレンズＭＬは、樹脂などの有機材料を用いて形成されている。
A plurality of microlenses ML are arranged so as to correspond to the respective pixels P. The microlens ML is a convex lens protruding in a convex shape on the back surface side of the
（ｄ）画素分離部３０１について
固体撮像装置１において、画素分離部３０１は、図３，図４に示すように、複数の画素Ｐの間を区画するように形成されている。そして、画素分離部３０１は、複数の画素Ｐのそれぞれの間を電気的に分離している。つまり、半導体基板３０１の内部において、各画素Ｐのフォトダイオード２１の間を電気的に分離している。
(D)
図３に示すように、画素分離部３０１においては、フォトダイオード２１の電荷蓄積領域を構成するｎ型半導体領域１０１ｎの間に、ｐ型半導体領域１０１ｐａ，１０１ｐｃが設けられている。
As shown in FIG. 3, in the
そして、図３に示すように、画素分離部３０１においては、半導体基板１０１において入射光Ｈが入射する裏面（上面）の側であって、フォトダイオード２１の側部に位置する部分に、トレンチＴＲが設けられている。
As shown in FIG. 3, in the
そして、図３に示すように、画素分離部３０１は、絶縁層３１１と、遮光層３１３とを含み、これらの各部が、上記のトレンチＴＲの内部に設けられている。
As shown in FIG. 3, the
図４に示すように、画素分離部３０１は、平面形状が格子状であって、複数の画素Ｐの間に介在している。そして、この画素分離部３０１に、平面形状が格子状になるように、トレンチＴＲが形成されている。そして、この格子状の画素分離部３０１で区画された矩形の領域内に、フォトダイオード２１が形成されている。
As shown in FIG. 4, the
具体的には、図４に示すように、画素分離部３０１は、水平方向ｘに並ぶ一対の画素Ｐの間において、その水平方向ｘに直交する垂直方向ｙへ直線状に延在するように設けられている。これと共に、画素分離部３０１は、垂直方向ｙに並ぶ一対の画素Ｐの間において、水平方向ｘへ直線状に延在するように設けられている。
Specifically, as shown in FIG. 4, the
そして、図４に示すように、トレンチＴＲは、画素分離部３０１と同様に、水平方向ｘに並ぶ一対の画素Ｐの間において、垂直方向ｙへ延在すると共に、垂直方向ｙに並ぶ一対の画素Ｐの間において、水平方向ｘへ延在するように設けられている。絶縁層３１１と、遮光層３１３についても、画素分離部３０１、トレンチＴＲと同様に、各画素Ｐの間において、垂直方向ｙおよび水平方向ｘへ延在するように設けられている。
Then, as shown in FIG. 4, the trench TR extends in the vertical direction y between the pair of pixels P arranged in the horizontal direction x and is aligned in the vertical direction y, like the
図５，図６に示すように、画素分離部３０１は、画素領域ＰＡ（図２参照）の中心に位置する部分（（ａ）の場合）と、画素領域ＰＡの周辺に位置する部分（（ｂ）の場合）とにおいて、一部が異なる態様で形成されている。
As shown in FIGS. 5 and 6, the
図５，図６に示すように、画素分離部３０１において、トレンチＴＲは、画素領域ＰＡ（図２参照）の中心部分（（ａ）の場合）と、画素領域ＰＡの周辺部分（（ｂ）の場合）とにおいて、同様に形成されている。
As shown in FIGS. 5 and 6, in the
具体的には、図５に示すように、トレンチＴＲは、水平方向ｘと深さ方向ｚとに沿った面（ｘｚ面）の断面が、テーパー状であって、半導体基板１０１の裏面（上面）側の幅ＴＨ２が、表面（下面）側の幅ＴＨ１よりも広くなるように形成されている。また、トレンチＴＲは、図５に示すように、この断面が、深さ方向ｚに沿った軸に対して対称になるように形成されている。 Specifically, as shown in FIG. 5, the trench TR has a tapered cross section of the surface (xz surface) along the horizontal direction x and the depth direction z, and the back surface (upper surface) of the semiconductor substrate 101. ) Side width TH2 is formed to be wider than the front surface (lower surface) side width TH1. Further, as shown in FIG. 5, the trench TR is formed so that the cross section is symmetric with respect to the axis along the depth direction z.
そして、図６に示すように、トレンチＴＲは、垂直方向ｙへ側面が延在するように形成されている。 And as shown in FIG. 6, trench TR is formed so that a side surface may be extended to the perpendicular direction y.
本実施形態では、図５，図６の（ａ）で示すように、画素領域ＰＡ（図２参照）の中心部分では、トレンチＴＲは、一対の画素Ｐの間において、水平方向ｘにおける中心軸が、画素分離部３０１の水平方向ｘにおける中心軸３０１ＣＸに一致している。（ｂ）に示すように、画素領域ＰＡ（図２参照）の周辺部分についても、トレンチＴＲは、一対の画素Ｐの間において、水平方向ｘにおける中心軸が、画素分離部３０１の水平方向ｘにおける中心軸３０１ＣＸに一致するように形成されている。
In the present embodiment, as shown in FIGS. 5 and 6A, in the central portion of the pixel area PA (see FIG. 2), the trench TR is a central axis in the horizontal direction x between the pair of pixels P. Is coincident with the central axis 301CX in the horizontal direction x of the
そして、図５，図６に示すように、半導体基板１０１の裏面（上面）側に形成されたトレンチＴＲの内面を被覆するように、絶縁層３１１が設けられている。絶縁層３１１は、画素領域ＰＡ（図２参照）の中心部分（（ａ）の場合）と、画素領域ＰＡの周辺部分（（ｂ）の場合）とにおいて、同様に形成されている。
As shown in FIGS. 5 and 6, an insulating
そして、図５，図６に示すように、絶縁層３１１で内面が被覆されたトレンチＴＲの内部を埋め込むように、遮光層３１３が設けられている。遮光層３１３は、画素領域ＰＡ（図２参照）の中心部分（（ａ）の場合）と、画素領域ＰＡの周辺部分（（ｂ）の場合）とにおいて、一部が異なる態様で形成されている。
As shown in FIGS. 5 and 6, a
図５，図６では、水平方向ｘに並ぶ一対の画素Ｐの間に設けられた画素分離部３０１について示したが、垂直方向ｙに並ぶ一対の画素Ｐの間に設けられた画素分離部３０１についても、これと同様に形成されている。
5 and 6 show the
画素分離部３０１を構成する各部の詳細について説明する。
Details of each part constituting the
（ｄ−１）絶縁層３１１
絶縁層３１１は、図３に示すように、画素分離部３０１に設けられている。
(D-1) Insulating
As shown in FIG. 3, the insulating
ここでは、絶縁層３１１は、トレンチＴＲの内側であって、側面および底面を被覆するように形成されている。
Here, insulating
これと共に、絶縁層３１１は、図３に示すように、画素分離部３０１の他に、半導体基板１０１の裏面（上面）において、入射光Ｈが入射する受光面ＪＳを被覆するように形成されている。
At the same time, as shown in FIG. 3, the insulating
本実施形態においては、絶縁層３１１は、図３に示すように、第１絶縁膜３１１Ａと第２絶縁膜３１１Ｂとを含む。
In the present embodiment, the insulating
第１絶縁膜３１１Ａは、図３に示すように、画素分離部３０１においては、トレンチＴＲの内側であって、側面および底面を被覆するように形成されている。また、第１絶縁膜３１１Ａは、図３に示すように、半導体基板１０１の裏面（上面）において、入射光Ｈが入射する受光面ＪＳを被覆するように形成されている。
As shown in FIG. 3, the first insulating
第２絶縁膜３１１Ｂは、図３に示すように、画素分離部３０１では、トレンチＴＲの内側において、第１絶縁膜３１１Ａを介して、トレンチＴＲの側面および底面を被覆するように形成されている。また、第２絶縁膜３１１Ｂは、図３に示すように、半導体基板１０１の裏面（上面）において、第１絶縁膜３１１Ａを介在して、受光面ＪＳを被覆するように形成されている。
As shown in FIG. 3, the second
図５，図６に示すように、第１絶縁膜３１１Ａおよび第２絶縁膜３１１Ｂは、画素領域ＰＡ（図２参照）の中心部分（（ａ）の場合）と、画素領域ＰＡの周辺部分（（ｂ）の場合）とにおいて、同様に形成されている。
As shown in FIGS. 5 and 6, the first insulating
第１絶縁膜３１１Ａと第２絶縁膜３１１Ｂとのそれぞれは、ＳｉＯ２，ＳｉＮ，Ｌｏｗ−ｋ材料（ＳｉＯＣ，ＳｉＬＫ）などの絶縁材料を用いて形成されている。
Each of the first insulating
ここでは、第１絶縁膜３１１Ａは、屈折率が、第２絶縁膜３１１Ｂと、半導体基板１０１との間の材料を用いて形成されることが好適である。つまり、トレンチＴＲ内において、順次、屈折率が低くなるように、第１絶縁膜３１１Ａと第２絶縁膜３１１Ｂとを積層することが好適である。このようにすることで、半導体基板１０１の側からトレンチＴＲへ進行する光が、その界面で反射されることを好適に防止できる。
Here, the first insulating
なお、絶縁層３１１については、第１絶縁膜３１１Ａと第２絶縁膜３１１Ｂとの２つの膜で構成する場合について説明したが、これに限定されない。絶縁膜３１１を３以上の複数の膜で構成しても良い。この他に、絶縁層３１１を単一の材料で構成していも良い。
Note that although the insulating
（ｄ−２）遮光層３１３
遮光層３１３は、図３，図４に示すように、画素分離部３０１に設けられている。
(D-2)
As shown in FIGS. 3 and 4, the
本実施形態においては、遮光層３１３は、図３，図４に示すように、第１遮光部３１３Ａと、第２遮光部３１３Ｂとを含み、第１遮光部３１３Ａと、第２遮光部３１３Ｂとが一体になるように設けられている。
In the present embodiment, the
遮光層３１３のうち、第１遮光部３１３Ａは、図３に示すように、絶縁層３１１を介して、トレンチＴＲの内部を埋め込むように形成されている。第１遮光部３１３Ａは、半導体基板１０１の裏面（上面）において、トレンチＴＲが設けられた部分の範囲内に設けられている。
In the
ここでは、第１遮光部３１３Ａは、図３に示すように、水平方向ｘと深さ方向ｚとに沿った面（ｘｚ面）の断面が、テーパー状になるように形成されている。つまり、図５（ａ）に示すように、半導体基板１０１の裏面（上面）側の幅ＨＡ２が、表面（下面）側の幅ＨＡ１よりも広くなるように、第１遮光部３１３Ａが形成されている。また、第１遮光部３１３Ａは、この断面が、深さ方向ｚに沿った軸に対して対称になるように形成されている。
Here, as shown in FIG. 3, the first light-shielding
図５，図６に示すように、第１遮光部３１３Ａは、画素領域ＰＡ（図２参照）の中心部分（（ａ）の場合）と、画素領域ＰＡの周辺部分（（ｂ）の場合）とにおいて、同様に形成されている。
As shown in FIGS. 5 and 6, the first
具体的には、図５，図６の（ａ）に示すように、画素領域ＰＡの中心部分では、第１遮光部３１３Ａは、水平方向ｘに並ぶ一対の画素Ｐの間において、水平方向ｘにおける中心軸が、画素分離部３０１の水平方向ｘにおける中心軸３０１ＣＸに一致している。
Specifically, as shown in FIGS. 5 and 6A, in the central portion of the pixel area PA, the first light-shielding
また、図５，図６の（ｂ）に示すように、画素領域ＰＡの周辺部分についても、第１遮光部３１３Ａは、水平方向ｘにおける中心軸が、画素分離部３０１の水平方向ｘにおける中心軸３０１ＣＸに一致するように形成されている。
As shown in FIGS. 5 and 6B, the first light-shielding
遮光層３１３のうち、第２遮光部３１３Ｂは、図３に示すように、絶縁層３１１を介して、半導体基板１０１の裏面（上面）の上方に形成されている。第２遮光部３１３Ｂは、下面が第１遮光部３１３Ａの上面と連結されている。また、第２遮光部３１３Ｂは、絶縁層３１１で被覆された半導体基板１０１の裏面（上面）の上方に、凸状に突出するように設けられている。第２遮光部３１３Ｂは、半導体基板１０１の裏面（上面）において、トレンチＴＲが設けられた部分の範囲内に設けられている。
In the
ここでは、第２遮光部３１３Ｂは、図３に示すように、水平方向ｘに隣接して並ぶ一対の画素Ｐの間においては、水平方向ｘと深さ方向ｚとに沿った面（ｘｚ面）の断面が、矩形状になるように形成されている。そして、第２遮光部３１３Ｂは、図５（ａ）に示すように、水平方向ｘにおける幅ＨＢが、第１遮光部３１３Ａの幅ＨＢ１，ＨＢ２よりも広くなるように形成されている。また、第２遮光部３１３Ｂは、この断面が、深さ方向ｚに沿った軸に対して対称になるように形成されている。
Here, as shown in FIG. 3, the second light-shielding
図５，図６に示すように、第２遮光部３１３Ｂは、画素領域ＰＡ（図２参照）の中心部分（（ａ）の場合）と、画素領域ＰＡの周辺部分（（ｂ）の場合）とにおいて、互いに異なった位置に形成されている。
As shown in FIGS. 5 and 6, the second
具体的には、図５，図６の（ａ）で示すように、画素領域ＰＡ（図２参照）の中心部分では、第２遮光部３１３Ｂは、断面（ｘｚ面）の水平方向ｘにおける中心軸が、画素分離部３０１の水平方向ｘにおける中心軸３０１ＣＸに一致するように形成されている。
Specifically, as shown in FIGS. 5 and 6A, in the central portion of the pixel area PA (see FIG. 2), the second light-shielding
一方で、図５，図６の（ｂ）に示すように、画素領域ＰＡ（図２参照）の周辺部分では、第２遮光部３１３Ｂは、この断面（ｘｚ面）の水平方向ｘにおける中心軸３１３ＢＣＸが、画素分離部３０１の水平方向ｘにおける中心軸３０１ＣＸに一致していない。ここでは、第２遮光部３１３Ｂの中心軸３１３ＢＣＸが、画素分離部３０１の中心軸３０１ＣＸよりも、画素領域ＰＡの周辺側（図２参照。図５では右側）へシフトするように、第２遮光部３１３Ｂが形成されている。すなわち、第２遮光部３１３Ｂの中心軸３１３ＢＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間が、水平方向ｘにおいて所定のシフト量Ｄｘで離れるように、第２遮光部３１３Ｂが形成されている。
On the other hand, as shown in FIGS. 5 and 6B, in the peripheral portion of the pixel area PA (see FIG. 2), the second light-shielding
このように、遮光層３１３のうち、第１遮光部３１３Ａについては、いわゆる「瞳補正」が実施されておらず、第２遮光部３１３Ｂについては、「瞳補正」が実施されている。つまり、第１遮光部３１３Ａのシフト量がゼロであるので、第１遮光部３１３Ａのシフト量よりも、第２遮光部３１３Ｂのシフト量Ｄｘが大きくなるように、第２遮光部３１３Ｂが形成されている。
Thus, in the
本実施形態では、画素領域ＰＡを中心部と、その周辺部とに区画し、画素領域ＰＡを中心部については、図５，図６の（ａ）のように、第２遮光部３１３Ｂを設け、周辺部については、図５，図６の（ｂ）のように、第２遮光部３１３Ｂを設けている。具体的には、画素領域ＰＡの中心部では、図５（ａ）に示すように、水平方向ｘに等間隔で並ぶ第２遮光部３１３ＢのピッチＰＢｃが、水平方向ｘに等間隔で並ぶ画素分離部３０１のピッチＰＧと同じになるように形成されている。つまり、図６（ａ）に示すように、第２遮光部３１３Ｂのうち垂直方向ｙへ延在する部分が水平方向ｘに並んだピッチＰＢｃと、画素分離部３０１のうち垂直方向ｙへ延在する部分が水平方向ｘに並んだピッチＰＧとが、互いに同じである。これに対して、画素領域ＰＡを周辺部では、図５（ｂ）に示すように、水平方向ｘに等間隔で並ぶ第２遮光部３１３ＢのピッチＰＢｓが、水平方向ｘに等間隔で並ぶ画素分離部３０１のピッチＰＧよりも広くなるように形成されている。つまり、図６（ｂ）に示すように、第２遮光部３１３Ｂのうち垂直方向ｙへ延在する部分が水平方向ｘに並んだピッチＰＢｃは、画素分離部３０１のうち垂直方向ｙへ延在する部分が水平方向ｘに並んだピッチＰＧよりも広い。図示を省略しているが、垂直方向ｙにおいても、これと同様に、第２遮光部３１３Ｂを設けている。
In the present embodiment, the pixel area PA is divided into a central part and a peripheral part thereof, and the second light-shielding
この他に、第２遮光部３１３Ｂについて、画素領域ＰＡの中心から周辺へ向かうに伴って、第２遮光部３１３Ｂの中心軸３１３ＢＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間のシフト量Ｄｘが大きくなるように形成してもよい。具体的には、水平方向ｘに並ぶ複数の画素Ｐの間の各画素分離部３０１に設けられる第２遮光部３１３Ｂのそれぞれについて、その水平方向ｘにおけるピッチが、その画素分離部３０１のピッチよりも広くなるように形成する。また、垂直方向ｙに並ぶ複数の画素Ｐの間の各画素分離部３０１に設けられる第２遮光部３１３Ｂのそれぞれについて、その垂直方向ｙにおけるピッチが、その画素分離部３０１のピッチよりも広くなるように形成する。すなわち、画素領域ＰＡにおいて一対の画素Ｐの間のそれぞれに設けた画素分離部３０１と第２遮光部３１３とについて、その画素分離部３０１よりも第２遮光部３１３の方が広いピッチで等間隔に並ぶように形成する。
In addition, the shift amount Dx between the central axis 313BCX of the second light-shielding
上記の遮光層３１３は、光を反射することで遮光する遮光材料を用いて形成されている。たとえば、Ｔｉ，ＴｉＮ，Ｗ，Ａｌなどの金属材料を用いて、遮光層３１３が形成されている。
The
本実施形態では、第１遮光部３１３Ａと第２遮光部３１３Ｂとが同一材料であって、両者が一体になるように形成したが、これに限定されない。第１遮光部３１３Ａと第２遮光部３１３Ｂとを互いに異なる材料で形成しても良い。つまり、遮光層３１３は、積層構造であってもよい。
In the present embodiment, the first light-shielding
（ｅ）画素トランジスタＴｒについて
固体撮像装置１において、画素トランジスタＴｒは、図２に示した複数の画素Ｐに対応するように複数が設けられている。
(E) Pixel Transistor Tr In the solid-
画素トランジスタＴｒは、図７に示すように、転送トランジスタ２２と増幅トランジスタ２３と選択トランジスタ２４とリセットトランジスタ２５とを含み、フォトダイオード２１から信号電荷を読み出して電気信号として出力するように構成されている。
As shown in FIG. 7, the pixel transistor Tr includes a transfer transistor 22, an amplification transistor 23, a selection transistor 24, and a reset transistor 25, and is configured to read a signal charge from the
画素トランジスタＴｒを構成する各トランジスタ２２〜２５は、図３では図示していないが、半導体基板１０１において配線層１１１が設けられる表面に設けられている。たとえば、各トランジスタ２２〜２５は、ＮチャネルのＭＯＳトランジスタであって、各ゲートが、たとえば、ポリシリコンを用いて形成されている。そして、各トランジスタ２２〜２５は、配線層１１１で被覆されている。
Although not shown in FIG. 3, the transistors 22 to 25 constituting the pixel transistor Tr are provided on the surface of the
画素トランジスタＴｒにおいて、転送トランジスタ２２は、図７に示すように、フォトダイオード２１で生成された信号電荷を、フローティング・ディフュージョンＦＤに転送するように構成されている。具体的には、転送トランジスタ２２は、図７に示すように、フォトダイオード２１のカソードと、フローティング・ディフュージョンＦＤとの間に設けられている。そして、転送トランジスタ２２は、ゲートに転送線２６が電気的に接続されている。転送トランジスタ２２では、転送線２６からゲートに送信される転送信号ＴＧに基づいて、フォトダイオード２１において蓄積された信号電荷を、フローティング・ディフュージョンＦＤに転送する。
In the pixel transistor Tr, the transfer transistor 22 is configured to transfer the signal charge generated by the
画素トランジスタＴｒにおいて、増幅トランジスタ２３は、図７に示すように、フローティング・ディフュージョンＦＤにおいて、電荷から電圧へ変換された電気信号を増幅して出力するように構成されている。具体的には、増幅トランジスタ２３は、図７に示すように、ゲートが、フローティング・ディフュージョンＦＤに電気的に接続されている。また、増幅トランジスタ２３は、ドレインが電源供給線Ｖｄｄに電気的に接続され、ソースが選択トランジスタ２４に電気的に接続されている。増幅トランジスタ２３は、選択トランジスタ２４がオン状態になるように選択されたときには、定電流源Ｉから定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタ２３では、選択トランジスタ２４に選択信号が供給されることによって、フローティング・ディフュージョンＦＤにおいて、電荷から電圧へ変換された電気信号が増幅される。 In the pixel transistor Tr, as shown in FIG. 7, the amplification transistor 23 is configured to amplify and output an electric signal converted from a charge to a voltage in the floating diffusion FD. Specifically, as shown in FIG. 7, the amplification transistor 23 has a gate electrically connected to the floating diffusion FD. Further, the amplification transistor 23 has a drain electrically connected to the power supply line Vdd and a source electrically connected to the selection transistor 24. The amplification transistor 23 is supplied with a constant current from the constant current source I and operates as a source follower when the selection transistor 24 is selected to be turned on. For this reason, in the amplification transistor 23, the selection signal is supplied to the selection transistor 24, whereby the electric signal converted from the electric charge to the voltage is amplified in the floating diffusion FD.
画素トランジスタＴｒにおいて、選択トランジスタ２４は、図７に示すように、選択信号に基づいて、増幅トランジスタ２３によって出力された電気信号を、垂直信号線２７へ出力するように構成されている。具体的には、選択トランジスタ２４は、図７に示すように、選択信号が供給されるアドレス線２８にゲートが接続されている。そして、選択トランジスタ２４は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタ２３によって増幅された出力信号を、垂直信号線２７に出力する。
In the pixel transistor Tr, the selection transistor 24 is configured to output the electrical signal output from the amplification transistor 23 to the vertical signal line 27 based on the selection signal, as shown in FIG. Specifically, as shown in FIG. 7, the gate of the selection transistor 24 is connected to an
画素トランジスタＴｒにおいて、リセットトランジスタ２５は、図７に示すように、リセットトランジスタ２５は、増幅トランジスタ２３のゲート電位をリセットするように構成されている。具体的には、リセットトランジスタ２５は、図７に示すように、リセット信号が供給されるリセット線２９にゲートが電気的に接続されている。また、リセットトランジスタ２５は、ドレインが電源供給線Ｖｄｄに電気的に接続され、ソースがフローティング・ディフュージョンＦＤに電気的に接続されている。そして、リセットトランジスタ２５は、リセット線２９から送信されたリセット信号に基づいて、フローティング・ディフュージョンＦＤを介して、増幅トランジスタ２３のゲート電位を、電源電圧にリセットする。
In the pixel transistor Tr, the reset transistor 25 is configured to reset the gate potential of the amplification transistor 23 as shown in FIG. Specifically, as shown in FIG. 7, the gate of the reset transistor 25 is electrically connected to a
図８は、実施形態１において、撮像を実施する際に、画素Ｐの画素トランジスタＴｒへ送信する制御信号を示すタイミングチャートである。 FIG. 8 is a timing chart illustrating a control signal transmitted to the pixel transistor Tr of the pixel P when imaging is performed in the first embodiment.
図８において、（ａ）は、選択トランジスタ２４のゲートへ入力する選択信号ＳＥＬを示している。そして、（ｂ）は、リセットトランジスタ２５のゲートへ入力するリセット信号ＲＳＴを示している。そして、（ｃ）は、転送トランジスタ２２のゲートへ入力する転送信号ＴＧを示している。（図７参照）。 8A shows a selection signal SEL input to the gate of the selection transistor 24. FIG. And (b) has shown the reset signal RST input into the gate of the reset transistor 25. FIG. (C) shows a transfer signal TG input to the gate of the transfer transistor 22. (See FIG. 7).
図８に示すように、撮像を実施する際には、第１の時点ｔ１において、選択信号ＳＥＬをハイレベルとして、選択トランジスタ２４をオン状態にする。そして、第２の時点ｔ２において、リセット信号ＲＳＴをハイレベルとして、リセットトランジスタ２５をオン状態にする。これにより、増幅トランジスタ２３のゲート電位をリセットする（図７参照）。 As shown in FIG. 8, when imaging is performed, the selection signal SEL is set to the high level and the selection transistor 24 is turned on at the first time point t1. Then, at the second time point t2, the reset signal RST is set to the high level, and the reset transistor 25 is turned on. As a result, the gate potential of the amplification transistor 23 is reset (see FIG. 7).
そして、図８に示すように、第３の時点ｔ３においては、リセット信号ＲＳＴをローレベルにして、リセットトランジスタ２５をオフ状態にする。そして、この後、リセットレベルに対応した電圧を、出力信号として、カラム回路１４へ読み出す（図２，図７参照）。
Then, as shown in FIG. 8, at the third time point t3, the reset signal RST is set to the low level, and the reset transistor 25 is turned off. Thereafter, a voltage corresponding to the reset level is read out to the
そして、図８に示すように、第４の時点ｔ４においては、転送信号ＴＧをハイレベルにして、転送トランジスタ２２をオン状態にする。これにより、フォトダイオード２１で蓄積された信号電荷をフローティングディフュージョンＦＤへ転送する（図７参照）。
Then, as shown in FIG. 8, at the fourth time point t4, the transfer signal TG is set to the high level, and the transfer transistor 22 is turned on. Thereby, the signal charge accumulated in the
そして、図８に示すように、第５の時点ｔ５においては、転送信号ＴＧをローレベルにして、転送トランジスタ２２をオフ状態にする。この後、その蓄積された信号電荷の量に応じた信号レベルの電圧を、出力信号として、カラム回路４へ読み出す（図２，図７参照）。 Then, as shown in FIG. 8, at the fifth time point t5, the transfer signal TG is set to the low level, and the transfer transistor 22 is turned off. Thereafter, a voltage having a signal level corresponding to the amount of the accumulated signal charge is read out to the column circuit 4 as an output signal (see FIGS. 2 and 7).
カラム回路１４においては、先に読み出したリセットレベルの信号と、後に読み出した信号レベルの信号とを差分処理して信号を蓄積する（図２，図７参照）。
In the
これにより、画素Ｐごとに設けられた各トランジスタのＶｔｈのバラツキ等によって発生する固定的なパターンノイズが、キャンセルされる。 As a result, fixed pattern noise generated due to variations in Vth of each transistor provided for each pixel P is cancelled.
上記のように画素Ｐを駆動する動作は、各トランジスタ２２，２４，２５の各ゲートが、水平方向ｘに並ぶ複数の画素Ｐからなる行単位で接続されていることから、その行単位に並ぶ複数の画素Ｐについて同時に行われる。 In the operation of driving the pixels P as described above, the gates of the transistors 22, 24, and 25 are connected in units of rows including a plurality of pixels P arranged in the horizontal direction x. A plurality of pixels P are simultaneously performed.
具体的には、上述した垂直駆動回路１３によって供給される選択信号によって、水平ライン（画素行）単位で垂直な方向に順次選択される。そして、タイミングジェネレータ１８から出力される各種タイミング信号によって各画素Ｐのトランジスタが制御される。これにより、各画素における信号が垂直信号線２７を通して画素Ｐの列毎にカラム回路１４に読み出される（図２，図７参照）。
Specifically, the selection is sequentially performed in the vertical direction in units of horizontal lines (pixel rows) by the selection signal supplied by the
そして、カラム回路１４で蓄積された信号が、水平駆動回路１５によって選択されて、外部出力回路１７へ順次出力される（図２，図７参照）。
The signals accumulated in the
そして、この撮像で得た信号を信号処理部４４がローデータとして信号処理を実施して、デジタル画像を生成する（図１参照）。
Then, the
（ｆ）配線層１１１について
固体撮像装置１において、配線層１１１は、図３に示すように、半導体基板１０１のうち、カラーフィルタＣＦ、マイクロレンズＭＬなどの各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられている。
(F) Wiring layer 111 In the solid-
配線層１１１は、配線１１１ｈと絶縁層１１１ｚとを含み、絶縁層１１１ｚ内において、配線１１１ｈが各素子に電気的に接続するように形成されている。配線層１１１は、いわゆる多層配線層であり、絶縁層１１１ｚを構成する層間絶縁膜と配線１１１ｈとが交互に複数回、積層されて形成されている。ここでは、配線１１１ｈは、図７で示した、転送線２６，アドレス線２８，垂直信号線２７，リセット線２９などの各配線として機能するように、複数が絶縁層１１１ｚを介して積層して形成されている。
The wiring layer 111 includes a
そして、配線層１１１において、半導体基板１０１が位置する側に対して反対側の面には、支持基板ＳＳが設けられている。たとえば、厚みが数百μｍのシリコン半導体からなる基板が、支持基板ＳＳとして設けられている。
In the wiring layer 111, a support substrate SS is provided on the surface opposite to the side where the
（Ｂ）製造方法
上記の固体撮像装置１を製造する製造方法の要部について説明する。
(B) Manufacturing Method The main part of the manufacturing method for manufacturing the solid-
図９〜図１３は、実施形態１において、固体撮像装置の製造方法を示す図である。 9 to 13 are diagrams illustrating a method for manufacturing the solid-state imaging device in the first embodiment.
各図は、図３と同様に、断面を示している。 Each figure shows a cross section, similar to FIG.
本実施形態では、各図に示す工程（ａ）〜（ｅ）を順次経て、図３等に示した固体撮像装置１について製造をする。
In the present embodiment, the solid-
各工程の詳細について、順次、示す。 The details of each process will be shown sequentially.
（ａ）フォトダイオード２１等の形成
まず、図９に示すように、フォトダイオード２１等の形成を実施する。
(A) Formation of
ここでは、単結晶シリコン半導体からなる半導体基板１０１の表面から不純物をイオン注入することで、フォトダイオード２１等の各部を形成する。たとえば、半導体基板１０１の全面に、ｐ型半導体領域１０１ｐａを形成後、これよりも不純物濃度が高いｐ型半導体領域１０１ｐｃを形成する。そして、半導体基板１０１においてフォトダイオード２１を形成する部分に、ｎ型半導体領域１０１ｎを形成する。
Here, each part such as the
たとえば、下記の不純物濃度になるように、各部を形成する。
・ｐ型半導体領域１０１ｐａの不純物濃度：５．０ｘ１０１６〜５．０ｘ１０１７ｃｍ−３
・ｐ型半導体領域１０１ｐｃの不純物濃度：５．０ｘ１０１７〜５．０ｘ１０１８ｃｍ−３
・ｎ型半導体領域１０１ｎの不純物濃度：５．０ｘ１０１５〜５．０ｘ１０１６ｃｍ−３
For example, each part is formed so as to have the following impurity concentration.
Impurity concentration of the p-type semiconductor region 101pa: 5.0 × 10 16 to 5.0 × 10 17 cm −3
Impurity concentration of the p-
Impurity concentration of the n-
そして、その半導体基板１０１の表面に、画素トランジスタＴｒ（図７では図示なし）を形成後、その画素トランジスタＴｒを被覆するように、配線層１１１を形成する。そして、配線層１１１の表面に支持基板ＳＳを貼り合わせる。
Then, after forming a pixel transistor Tr (not shown in FIG. 7) on the surface of the
この後、半導体基板１０１を、薄膜化する。たとえば、下記の条件になるように、薄膜化を実施することが好適である。
・薄膜化後の半導体基板１０１の厚み：２〜１０μｍ
・方法：化学機械研磨（ＣＭＰ）法（その他、ドライエッチング、ウットエッチングでも可。または、ＣＭＰとドライエッチング、ウエットエッチングの組み合わせでも良い。）
Thereafter, the
-Thickness of the
Method: Chemical mechanical polishing (CMP) method (Others may be dry etching or wet etching, or a combination of CMP, dry etching, and wet etching may be used.)
なお、ＳＯＩ基板（図示無し）の半導体層にフォトダイオード２１，画素トランジスタＴｒ等の部材を形成し、上記と同様に、配線層１１１，支持基板ＳＳを設けた後に、薄膜化処理を実施しても良い。
Members such as the
（ｂ）トレンチＴＲの形成
つぎに、図１０に示すように、トレンチＴＲを形成する。
(B) Formation of Trench TR Next, the trench TR is formed as shown in FIG.
ここでは、半導体基板１０１において、複数の画素Ｐの間に位置する画素分離部３０１に、トレンチＴＲを形成する。
Here, in the
たとえば、半導体基板１０１の裏面（上面）に、トレンチＴＲを形成する部分が開口したマスク（図示無し）を形成後、そのマスクを用いて、半導体基板１０１について加工することで、トレンチＴＲを形成する。たとえば、半導体基板１０１についてドライエッチング処理を実施して、トレンチＴＲを形成する。そして、そのマスクについて除去する。
For example, after forming a mask (not shown) having an opening for forming the trench TR on the back surface (upper surface) of the
本実施形態では、たとえば、下記の条件になるように、トレンチＴＲを形成することが好適である。
・下面側の幅ＴＨ１：１００ｎｍ〜４００ｎｍ
（幅ＴＨ１が１００ｎｍ以下では、絶縁膜３１１を埋め込む際、絶縁膜３１１自身が有する自己応力によって欠陥発生確率が多くなる場合がある。また、幅ＴＨ１が広すぎると、フォトダイオード２１の形成領域の面積が減少してしまい、飽和電子量が減少する。）
・上面側の幅ＴＨ２：２００ｎｍ〜５００ｎｍ
（幅ＴＨ２は、リソグラフィー解像で決まる。幅ＹＨ２は、例えばＫｒＦを光源指定使用する露光機での値である。
・深さＤＴ：１００ｎｍ〜６００ｎｍ
（混色が発生しやすい領域は、受光面ＪＳからの深さＤＴが１００ｎｍ〜５００ｎｍの位置に分布しており、その部分をトレンチＴＲで分断することで混色を抑制できる。）
In the present embodiment, for example, it is preferable to form the trench TR so as to satisfy the following conditions.
・ Lower side width TH1: 100 nm to 400 nm
(When the width TH1 is 100 nm or less, there may be a case where the probability of defect generation increases due to the self-stress of the insulating
・ Width TH2 on the upper surface side: 200 nm to 500 nm
(The width TH2 is determined by lithography resolution. The width YH2 is a value in an exposure machine that uses, for example, KrF as a light source.
Depth DT: 100 nm to 600 nm
(A region where color mixing is likely to occur is distributed at a position where the depth DT from the light receiving surface JS is 100 nm to 500 nm, and color separation can be suppressed by dividing the portion by the trench TR.)
（ｃ）第１絶縁膜３１１Ａの形成
つぎに、図１１に示すように、第１絶縁膜３１１Ａを形成する。
(C) Formation of
ここでは、図１１に示すように、第１絶縁膜３１１Ａについて、画素分離部３０１においてトレンチＴＲの内側であって、側面および底面を被覆するように形成する。これと共に、第１絶縁膜３１１Ａについて、半導体基板１０１の裏面（上面）を被覆するように形成する。
Here, as shown in FIG. 11, the first insulating
たとえば、第１絶縁膜３１１Ａについては、下記の条件で形成することが好適である。
・材料：ＨｆＯ２（屈折率ｎ＝２．１），ＴａＯ（屈折率ｎ＝２．２）、ＺｒＯ２（屈折率ん＝２．３）、Ａｌ２Ｏ３（屈折率ｎ＝２．１）
・厚み：４０ｎｍから６０ｎｍ
・形成方法：アトミックレイヤーデポジッション（ＡＬＤ）法、スパッタ法、金属有機気相ＣＶＤ法（ＭＯＣＶＤ法）
For example, the first insulating
Materials: HfO 2 (refractive index n = 2.1), TaO (refractive index n = 2.2), ZrO 2 (refractive index n = 2.3), Al 2 O 3 (refractive index n = 2.1) )
・ Thickness: 40nm to 60nm
Formation method: Atomic layer deposition (ALD) method, sputtering method, metal organic vapor phase CVD method (MOCVD method)
（ｄ）第２絶縁膜３１１Ｂの形成
つぎに、図１２に示すように、第２絶縁膜３１１Ｂを形成する。
(D) Formation of
ここでは、図１２に示すように、第２絶縁膜３１１Ｂについて、トレンチＴＲの内側において、第１絶縁膜３１１Ａを介して、トレンチＴＲの側面および底面を被覆するように形成する。これと共に、第２絶縁膜３１１Ｂについて、第１絶縁膜３１１Ａを介在して半導体基板１０１の裏面（上面）を被覆するように形成する。
Here, as shown in FIG. 12, the second
第２絶縁膜３１１Ｂについては、たとえば、下記の条件で形成することが好適である。
・材料：ＳｉＯ２（屈折率ｎ＝１．５），ＳｉＯＣ（屈折率ｎ＝１．１）
・厚み：５０ｎｍ〜５００ｎｍ
・形成方法：スパッタ法、ＣＶＤ法
For example, the second
Material: SiO 2 (refractive index n = 1.5), SiOC (refractive index n = 1.1)
・ Thickness: 50 nm to 500 nm
・ Formation method: Sputtering method, CVD method
（ｅ）遮光層３１３の形成
つぎに、図１３に示すように、遮光層３１３を形成する。
(E) Formation of
ここでは、図１３に示すように、遮光層３１３を画素分離部３０１に設ける。
Here, as illustrated in FIG. 13, the
本実施形態においては、第１遮光部３１３Ａと第２遮光部３１３Ｂとの両者が一体になるように、遮光層３１３を設ける。
In the present embodiment, the
具体的には、第１遮光部３１３Ａが絶縁層３１１を介してトレンチＴＲの内部を埋め込まれると共に、第２遮光部３１３Ｂが絶縁層３１１を介して半導体基板１０１の裏面（上面）を被覆するように、遮光層３１３を形成する。
Specifically, the first
遮光層３１３の形成については、まず、光を遮光する遮光材料を、絶縁層３１１を介してトレンチＴＲの内部に埋め込むことで、第１遮光部３１３Ａを形成する。そして、これと共に、光を遮光する遮光材料を、半導体基板１０１の裏面（上面）を被覆するように成膜する。そして、その半導体基板１０１の裏面（上面）を被覆する部分をパターン加工することで、第２遮光部３１３Ｂを形成する。
Regarding the formation of the
たとえば、下記の条件で、遮光層３１３を形成する。
・材料：Ｔｉ，Ｔｉ，Ｗ，Ａｌなどの金属材料
・第１遮光部３１３Ａの下面側の幅ＨＡ１：０ｎｍ〜５０ｎｍ
（幅としての制限はなく、トレンチＴＲの形状と絶縁膜３１１の膜厚により決定される。）
・第１遮光部３１３Ａの上面側の幅ＨＡ２：５０〜２００ｎｍ
（幅としての制限はなく、トレンチＴＲの形状と絶縁膜３１１の膜厚により決定される。）
・第１遮光部３１３Ａの深さＤＡ：１００ｎｍ〜３００ｎｍ
（半導体基板１０１の上面から第１遮光部３１３Ａが配線層１１１の側に、５０ｎｍ以上入り込んでいることで、光学的特性の改善が顕著に現れる。）
・第２遮光部３１３Ｂの幅ＨＢ：２００ｎｍ〜３００ｎｍ
・第２遮光部３１３Ｂ厚みＴＢ：１００ｎｍ〜５００ｎｍ
（遮光層３１３に使用する金属材料と成膜方法により最適化される。指標としては、６００ｎｍ〜８００ｎｍの光減衰率がー８０ｄＢになるように、この厚みが設定される。）
For example, the
-Material: Metal material such as Ti, Ti, W, Al, etc.-Width HA1: 0 nm to 50 nm on the lower surface side of the first
(There is no limitation on the width, and the width is determined by the shape of the trench TR and the film thickness of the insulating
-Width HA2 on the upper surface side of the first
(There is no limitation on the width, and the width is determined by the shape of the trench TR and the film thickness of the insulating
-Depth DA of the first
(When the first light-shielding
-Width HB of second
Second
(Optimized by the metal material used for the light-
また、図５，図６に示したように、第２遮光部３１３Ｂについては、画素領域ＰＡ（図２参照）の中心部分（（ａ）の場合）と、画素領域ＰＡの周辺部分（（ｂ）の場合）とにおいて、互いに異なった位置になるように形成する。
As shown in FIGS. 5 and 6, for the second light-shielding
ここでは、画素領域ＰＡの周辺部分においては、第２遮光部３１３Ｂの中心軸３１３ＢＣＸが、画素分離部３０１の中心軸３０１ＣＸよりも、画素領域ＰＡの周辺側（図２参照。図５（ｂ）では右側）へシフトするように、第２遮光部３１３Ｂを形成する。すなわち、第２遮光部３１３Ｂの中心軸３１３ＢＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間が、水平方向ｘにおいて所定のシフト量Ｄｘで離れるように、第２遮光部３１３Ｂを形成する。
Here, in the peripheral portion of the pixel area PA, the central axis 313BCX of the second
このように、第２遮光部３１３Ｂについては、いわゆる「瞳補正」を実施して形成する。
As described above, the second light-shielding
たとえば、シフト量Ｄｘは、画素Ｐのサイズ及びマイクロレンズＭＬと受光面ＪＳとの距離で決定される。シフト量Ｄｘの算出は、たとえば、光線追跡方法やＦＤＴＤ法を用いて実施される。 For example, the shift amount Dx is determined by the size of the pixel P and the distance between the microlens ML and the light receiving surface JS. The shift amount Dx is calculated using, for example, a ray tracing method or an FDTD method.
（ｆ）カラーフィルタＣＦ，マイクロレンズＭＬの形成
つぎに、図３に示したように、カラーフィルタＣＦ，マイクロレンズＭＬの各部材を形成する。
(F) Formation of Color Filter CF and Micro Lens ML Next, as shown in FIG. 3, each member of the color filter CF and the micro lens ML is formed.
ここでは、遮光層３１３が設けられた半導体基板１０１の裏面（上面）に、平坦化膜ＨＴを形成する。
Here, the planarization film HT is formed on the back surface (upper surface) of the
この後、カラーフィルタＣＦを形成する。 Thereafter, the color filter CF is formed.
たとえば、顔料や染料などの色素と感光性樹脂とを含む塗布液を、スピンコート法などのコーティング方法によって塗布して塗膜を形成後、リソグラフィ技術によって、その塗膜をパターン加工する。このようにして、各フィルタ層ＣＦＲ，ＣＦＧ，ＣＦＢを形成することで、カラーフィルタＣＦを設ける。 For example, a coating liquid containing a pigment such as a pigment or a dye and a photosensitive resin is applied by a coating method such as a spin coating method to form a coating film, and then the coating film is patterned by a lithography technique. In this way, the color filter CF is provided by forming the filter layers CFR, CFG, and CFB.
この後、カラーフィルタＣＦの上面に、マイクロレンズＭＬを設ける。 Thereafter, the microlens ML is provided on the upper surface of the color filter CF.
たとえば、感光性樹脂膜をフォトリソグラフィ技術でパターン加工した後に、リフロー処理でレンズ形状に変形させることで、マイクロレンズＭＬを形成する。この他に、レンズ材膜上にレンズ形状のレジストパターンを形成後、そのレジストパターンをマスクとしてエッチバック処理を実施することで、マイクロレンズＭＬを形成しても良い。 For example, the microlens ML is formed by patterning the photosensitive resin film with a photolithography technique and then deforming it into a lens shape by a reflow process. Alternatively, the microlens ML may be formed by forming a lens-shaped resist pattern on the lens material film and then performing an etch back process using the resist pattern as a mask.
このように各工程を順次実施することで、「裏面照射型」のＣＭＯＳ型イメージセンサを完成させる。 By sequentially performing each step in this manner, a “backside illumination type” CMOS image sensor is completed.
（Ｃ）まとめ
以上のように、本実施形態では、画素分離部３０１が、画素領域ＰＡにおいて複数の画素Ｐの間に介在するように半導体基板１０１の内部に設けられている。画素分離部３０１においては、半導体基板１０１の裏面（上面）側に形成されたトレンチＴＲの内部に第１遮光部３１３Ａが設けられている。これと共に、半導体基板１０１の裏面（上面）上には、第２遮光部３１３Ｂが、設けられている。ここでは、第２遮光部３１３Ｂは、画素領域ＰＡの中心よりも周辺において、その第２遮光部３１３Ｂの中心が、画素分離部３０１の中心に対して、画素領域ＰＡの周辺の側へ多くシフトするように形成されている。
(C) Summary As described above, in the present embodiment, the
つまり、本実施形態では、第２遮光部３１３Ｂについて、「瞳補正」が実施されている。
That is, in the present embodiment, “pupil correction” is performed for the second light-shielding
図１４は、実施形態１において、固体撮像装置に入射光が入射する様子を示す断面図である。 FIG. 14 is a cross-sectional view illustrating a state in which incident light is incident on the solid-state imaging device in the first embodiment.
図１４では、図５（ｂ）と同様に、画素領域ＰＡの周辺部分（図１，図２参照）を示している。図１４において、（ａ）は、本実施形態と異なり、第２遮光部３１３Ｂについては、「瞳補正」を実施しなかった場合を示している。これに対して、（ｂ）は、本実施形態の場合であり、「瞳補正」を実施した場合を示している。
FIG. 14 shows a peripheral portion (see FIGS. 1 and 2) of the pixel area PA, as in FIG. 5B. 14A shows a case where “pupil correction” is not performed for the second light-shielding
図１４に示すように、画素領域ＰＡの周辺部分（図１，図２参照）においては、半導体基板１０１の裏面に対して垂直に光線が入射せず、傾斜した光線Ｈ２が入射する。ここでは、光線Ｈ２は、半導体基板１０１の裏面へ向かう際に、画素領域ＰＡの中心から周辺へ進行するように傾斜する。
As shown in FIG. 14, in the peripheral portion of the pixel area PA (see FIGS. 1 and 2), the light beam does not enter perpendicularly to the back surface of the
傾斜して入射する光線Ｈ２のうち、光ベクトルＬ１は、図１４（ａ），（ｂ）に示すように、絶縁層３１１に入射後、遮光層３１３の第１遮光部３１３Ａで反射される。そして、その反射された光ベクトルＬ１が、フォトダイオード２１に入射し、光電変換される。
Of the light beam H2 incident at an angle, the light vector L1 is incident on the insulating
また、傾斜して入射する光線Ｈ２のうち、光ベクトルＬ２，Ｌ３は、図１４（ａ），（ｂ）に示すように、遮光層３１３の第２遮光部３１３Ｂで遮光される。このうち、光ベクトルＬ２は、遮光層３１３の第２遮光部３１３Ｂの側面で反射される。
In addition, the light vectors L2 and L3 of the incident light ray H2 that is inclined are shielded by the second
このとき、図１４（ａ）に示すように、第２遮光部３１３Ｂについて、「瞳補正」を実施しなかった場合には、その反射した部分から、半導体基板１０１の裏面までの距離が長いので、光電変換される前に減衰する。
At this time, as shown in FIG. 14A, in the case where the “pupil correction” is not performed for the second light-shielding
これに対して、図１４（ｂ）に示すように、第２遮光部３１３Ｂについて、「瞳補正」を実施した場合には、その反射した部分から、半導体基板１０１の裏面までの距離が短いので減衰されずに、フォトダイオード２１へ入射し、光電変換される。このように、「瞳補正」を実施した場合には、効率的に光をフォトダイオード２１へ到達可能である。よって、撮像画像の画像品質を向上可能である。
On the other hand, as shown in FIG. 14B, when “pupil correction” is performed on the second
また、傾斜して入射する光線Ｈ２のうち、光ベクトルＬ４は、図１４（ａ）に示すように、第２遮光部３１３Ｂについて、「瞳補正」を実施しなかった場合、第２遮光部３１３Ｂで遮光されず、隣接する画素Ｐのフォトダイオード２１へ入射する。このため、「混色」などが生じ、撮像画像の画像品質が低下する場合がある。
Further, among the light rays H2 that are incident at an inclination, the light vector L4 is, as shown in FIG. 14A, the second light-shielding
しかしながら、図１４（ｂ）に示すように、第２遮光部３１３Ｂについて、「瞳補正」を実施した場合、光ベクトルＬ４は、第２遮光部３１３Ｂで遮光され、隣接する画素Ｐのフォトダイオード２１へ入射しない。このため、本実施形態では、「混色」などの発生を抑制し、撮像画像の画像品質を向上可能である。
However, as illustrated in FIG. 14B, when “pupil correction” is performed on the second
したがって、本実施形態においては、撮像画像の画像品質を向上できる。 Therefore, in this embodiment, the image quality of the captured image can be improved.
また、本実施形態では、絶縁層３１１を構成する第１絶縁膜３１１Ａが、トレンチＴＲの内側の面を被覆するように設けられている。また、第１絶縁膜３１１Ａを介在してトレンチＴＲの内側の面を被覆するように、第２絶縁膜３１１Ｂが設けられている。第１絶縁膜３１１Ａは、屈折率が半導体基板１０１と第２絶縁膜３１１Ｂとの間の材料を用いて形成されている。このため、半導体基板１０１とトレンチＴＲとの界面においては、屈折率の差が小さいので、その界面において光が反射することを抑制できる。
よって、穂実施形態では、表面反射率抑制の効果を更に好適に奏することができる。
In the present embodiment, the first insulating
Therefore, in the ear embodiment, the effect of suppressing the surface reflectance can be more suitably achieved.
＜２．実施形態２＞
（Ａ）装置構成など
図１５は、実施形態２において、固体撮像装置の要部を示す図である。
<2. Second Embodiment>
(A) Device Configuration, etc. FIG. 15 is a diagram illustrating a main part of the solid-state imaging device in the second embodiment.
図１５は、図５および図６の（ｂ）と同様に、図２に示す画素領域ＰＡの周辺部分に配置された画素Ｐの間の画素分離部３０１であって、Ｘ１Ｓ−Ｘ２Ｓ部分を示している。図１５において、（ａ）は、画素分離部３０１の断面図であり、（ｂ）は、画素分離部３０１の上面図である。
FIG. 15 is a
図１５に示すように、本実施形態では、図５および図６の（ｂ）と対比して判るように、画素領域ＰＡの周辺部分において、遮光層３１３の第２遮光部３１３Ｂの位置が、実施形態１と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、適宜、記載を省略する。
As shown in FIG. 15, in this embodiment, as can be seen in comparison with FIG. 5B and FIG. 6B, the position of the second
図１５に示すように、遮光層３１３のうち、第１遮光部３１３Ａについては、実施形態１の場合と同様に、絶縁層３１１を介して、トレンチＴＲの内部を埋め込むように形成されている。
As shown in FIG. 15, in the
遮光層３１３のうち、第２遮光部３１３Ｂは、図１５に示すように、絶縁層３１１を介して、半導体基板１０１の裏面（上面）の上方に形成されている。
In the
また、画素領域ＰＡ（図２参照）の周辺部分では、第２遮光部３１３Ｂの中心軸３１３ＢＣＸが、画素分離部３０１の中心軸３０１ＣＸよりも、画素領域ＰＡの周辺側（図２参照。図５では右側）へシフトするように、第２遮光部３１３Ｂが形成されている。つまり、第２遮光部３１３Ｂについては、いわゆる「瞳補正」が実施されている。
In addition, in the peripheral portion of the pixel area PA (see FIG. 2), the central axis 313BCX of the second
しかし、本実施形態では、図１５に示すように、第２遮光部３１３Ｂの中心軸３１３ＢＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間のシフト量Ｄｘが、実施形態１の場合よりも大きくなるように、第２遮光部３１３Ｂが形成されている。
However, in the present embodiment, as shown in FIG. 15, the shift amount Dx between the central axis 313BCX of the second
具体的には、実施形態１の場合には、半導体基板１０１の裏面（上面）において、トレンチＴＲの上面が位置する部分の範囲内に、第２遮光部３１３Ｂが位置するように形成されている（図５，図６の（ｂ）などを参照）。
Specifically, in the case of the first embodiment, the second light-shielding
一方で、本実施形態では、図１５（ａ），（ｂ）に示すように、第２遮光部３１３Ｂは、半導体基板１０１の裏面（上面）において、トレンチＴＲの上面が位置する部分の範囲と、その範囲以外の部分に位置するように形成されている。すなわち、半導体基板１０１の裏面（上面）において、トレンチＴＲの上面が位置する部分の範囲から所定のシフト量Ｇｘがシフトするように、第２遮光部３１３Ｂが形成されている。
On the other hand, in the present embodiment, as shown in FIGS. 15A and 15B, the second
これにより、本実施形態では、遮光層３１３は、第１遮光部３１３Ａの上面が、第２遮光部３１３Ｂで被覆されず、露出して光が入射する部分を含むように形成されている。
Accordingly, in the present embodiment, the
（Ｂ）まとめ
以上のように、本実施形態では、第２遮光部３１３Ｂは、画素領域ＰＡの中心よりも周辺において、その第２遮光部３１３Ｂの中心が、画素分離部３０１の中心に対して、画素領域ＰＡの周辺の側へ多くシフトするように形成されている。
(B) Summary As described above, in the present embodiment, the second light-shielding
つまり、本実施形態では、第２遮光部３１３Ｂについて、「瞳補正」が実施されている。
That is, in the present embodiment, “pupil correction” is performed for the second light-shielding
したがって、本実施形態においては、実施形態１の場合と同様に、撮像画像の画像品質を向上できる。 Therefore, in the present embodiment, the image quality of the captured image can be improved as in the case of the first embodiment.
特に、本実施形態においては、第２遮光部３１３Ｂの中心軸３１３ＢＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間のシフト量Ｄｘが、実施形態１の場合よりも大きくなるように、第２遮光部３１３Ｂが形成されている（図１５参照）。
In particular, in the present embodiment, the second amount is set so that the shift amount Dx between the central axis 313BCX of the second
このため、本実施形態では、実施形態１の場合よりも、さらに効率的に光をフォトダイオード２１へ到達可能である。また、「混色」などの発生をさらに効果的に抑制できる。
For this reason, in this embodiment, light can reach the
図１６は、実施形態２において、固体撮像装置に入射光が入射する様子を示す断面図である。 FIG. 16 is a cross-sectional view illustrating a state in which incident light is incident on the solid-state imaging device in the second embodiment.
図１６では、図１５（ａ）と同様に、画素領域ＰＡの周辺部分（図１，図２参照）を示している。 FIG. 16 shows a peripheral portion of the pixel area PA (see FIGS. 1 and 2), as in FIG.
図１６に示すように、画素領域ＰＡの周辺部分（図１，図２参照）においては、半導体基板１０１の裏面に対して垂直に光線が入射せず、傾斜した光線Ｈ２が入射する。ここでは、光線Ｈ２は、半導体基板１０１の裏面へ向かう際に、画素領域ＰＡの中心から周辺へ進行するように傾斜する。
As shown in FIG. 16, in the peripheral portion of the pixel area PA (see FIGS. 1 and 2), the light beam does not enter perpendicularly to the back surface of the
この傾斜して入射する光線Ｈ２のうち、光ベクトルＬ１は、図１６に示すように、絶縁層３１１に入射後、遮光層３１３の第１遮光部３１３Ａで反射される。そして、その反射された光ベクトルＬ１が、フォトダイオード２１に入射し、光電変換される。
Of the incident light beam H2 inclined, the light vector L1 is incident on the insulating
傾斜して入射する光線Ｈ２のうち、光ベクトルＬ２，Ｌ３は、図１６に示すように、遮光層３１３の第２遮光部３１３Ｂで遮光される。このうち、光ベクトルＬ３は、遮光層３１３の第２遮光部３１３Ｂの側面で反射される。そして、フォトダイオード２１へ入射し、光電変換される。このため、本実施形態では、効率的に光をフォトダイオード２１へ到達可能である。よって、撮像画像の画像品質を向上可能である。
Of the light beam H2 incident at an angle, the light vectors L2 and L3 are shielded by the second
傾斜して入射する光線Ｈ２のうち、光ベクトルＬ４は、図１６に示すように、第２遮光部３１３Ｂで遮光され、隣接する画素Ｐのフォトダイオード２１へ入射しない。本実施形態では、実施形態１の場合よりも、第２遮光部３１３Ｂが画素領域ＰＡの周辺側へシフトするように「瞳補正」がされている。このため、本実施形態では、さらに効果的に、「混色」などの発生を抑制し、撮像画像の画像品質を向上可能である。
Of the light beam H2 incident at an angle, the light vector L4 is shielded by the second
＜３．実施形態３＞
（Ａ）装置構成など
図１７は、実施形態３において、固体撮像装置の要部を示す図である。
<3.
(A) Device Configuration, etc. FIG. 17 is a diagram illustrating a main part of the solid-state imaging device in the third embodiment.
図１７は、図１５と同様に、図２に示す画素領域ＰＡの周辺部分に配置された画素Ｐの間の画素分離部３０１であって、Ｘ１Ｓ−Ｘ２Ｓ部分を示している。図１７において、（ａ）は、画素分離部３０１の断面図であり、（ｂ）は、画素分離部３０１の上面図である。
FIG. 17 shows the X1S-X2S portion, which is the
図１７に示すように、本実施形態においては、図１５と対比して判るように、遮光層３１３の第２遮光部３１３Ｂの幅ＨＢＳが、実施形態２と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態２と同様である。このため、重複する部分については、適宜、記載を省略する。
As shown in FIG. 17, in this embodiment, the width HBS of the second
遮光層３１３のうち、第２遮光部３１３Ｂは、図１７に示すように、実施形態２の場合と同様に、絶縁層３１１を介して、半導体基板１０１の裏面（上面）の上方に形成されている。
In the
また、画素領域ＰＡ（図２参照）の周辺部分では、第２遮光部３１３Ｂの中心軸３１３ＢＣＸが、画素分離部３０１の中心軸３０１ＣＸよりも、画素領域ＰＡの周辺側（図２参照。図１７では右側）へシフトするように、第２遮光部３１３Ｂが形成されている。つまり、第２遮光部３１３Ｂについては、いわゆる「瞳補正」が実施されている。
Further, in the peripheral portion of the pixel area PA (see FIG. 2), the central axis 313BCX of the second
さらに、本実施形態では、第２遮光部３１３Ｂの中心軸３１３ＢＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間のシフト量Ｄｘが、実施形態２と同様に、実施形態１の場合よりも大きくなるように、第２遮光部３１３Ｂが形成されている。
Further, in the present embodiment, the shift amount Dx between the central axis 313BCX of the second
しかし、本実施形態では、第２遮光部３１３Ｂは、実施形態２の場合と異なり、半導体基板１０１の裏面（上面）において、トレンチＴＲの上面が位置する部分の範囲内に位置するように形成されている。
However, in the present embodiment, unlike the second embodiment, the second
また、第２遮光部３１３Ｂは、図１７に示すように、画素領域ＰＡの周辺部分では、幅ＨＢＳが、中心部分よりも狭くなるように形成されている。第２遮光部３１３Ｂは、画素領域ＰＡの中心部分では、実施形態１の場合と同様な幅ＨＢで形成されている（図５（ａ）参照）。
Further, as shown in FIG. 17, the second light-shielding
これにより、本実施形態の遮光層３１３においては、実施形態２と同様に、第１遮光部３１３Ａの上面が、第２遮光部３１３Ｂで被覆されず、露出する部分を含むように形成されている。
Thereby, in the
（Ｂ）まとめ
以上のように、本実施形態では、第２遮光部３１３Ｂは、画素領域ＰＡの中心よりも周辺において、その第２遮光部３１３Ｂの中心が、画素分離部３０１の中心に対して、画素領域ＰＡの周辺の側へ多くシフトするように形成されている。
(B) Summary As described above, in the present embodiment, the second light-shielding
つまり、本実施形態では、第２遮光部３１３Ｂについて、「瞳補正」が実施されている。
That is, in the present embodiment, “pupil correction” is performed for the second light-shielding
したがって、本実施形態においては、実施形態２の場合と同様に、撮像画像の画像品質を向上できる。 Therefore, in the present embodiment, the image quality of the captured image can be improved as in the case of the second embodiment.
実施形態２の場合には、図１５（ａ）に示したように、画素領域ＰＡの周辺部分では、トレンチＴＲの上面が位置する部分の範囲以外の部分にも、第２遮光部３１３Ｂが位置している。このため、実施形態２では、実効的な遮光幅ＥＨは、第２遮光部３１３Ｂの幅ＨＢと第１遮光部３１３Ａの上面が露出した部分の幅とを加算した値になる。
In the case of the second embodiment, as shown in FIG. 15A, in the peripheral portion of the pixel area PA, the second light-shielding
これに対して、本実施形態では、図１７に示すように、第２遮光部３１３Ｂは、画素領域ＰＡの周辺部分では、半導体基板１０１の裏面（上面）において、トレンチＴＲの上面が位置する部分の範囲内に位置するように形成されている。そして、第２遮光部３１３Ｂは、画素領域ＰＡの周辺部分では、幅ＨＢＳが、中心部分よりも狭くなるように形成されている。このため、本実施形態では、実効的な遮光幅ＥＨは、第２遮光部３１３Ｂの幅ＨＢＳと第１遮光部３１３Ａの上面が露出した部分の幅とを加算した値になる。
On the other hand, in the present embodiment, as shown in FIG. 17, the second
このように、画素領域ＰＡの周辺部分では、本実施形態における第２遮光部３１３Ｂの幅ＨＢＳは、実施形態２の場合の幅ＨＢよりも狭い。このため、実効的な遮光幅ＥＨは、本実施形態の場合（図１７（ａ）参照）が、実施形態２の場合（図１５（ａ）参照）よりも狭い。
Thus, in the peripheral portion of the pixel area PA, the width HBS of the second
実施形態２の場合のように実効的な遮光幅ＥＨが広い場合には、感度の低下が生ずる。そして、この感度の低下が画素領域ＰＡ内で連続的に発生するので、「シェーディング」が撮像画像に生じ、画像品質の低下が生ずる場合がある。しかしながら、本実施形態においては、上記したように、実効的な遮光幅ＥＨは、実施形態２の場合よりも狭いので、「シェーディング」の発生を抑制し、画像品質を向上できる。 When the effective light shielding width EH is wide as in the second embodiment, the sensitivity is lowered. Since this decrease in sensitivity continuously occurs in the pixel area PA, “shading” occurs in the captured image, and image quality may decrease. However, in the present embodiment, as described above, since the effective light shielding width EH is narrower than that in the second embodiment, the occurrence of “shading” can be suppressed and the image quality can be improved.
図１８は、実施形態３において、固体撮像装置に入射光が入射する様子を示す断面図である。 FIG. 18 is a cross-sectional view illustrating a state in which incident light is incident on a solid-state imaging device in the third embodiment.
図１８では、図１７（ａ）と同様に、画素領域ＰＡの周辺部分（図１，図２参照）を示している。 FIG. 18 shows a peripheral portion (see FIGS. 1 and 2) of the pixel area PA, as in FIG.
図１８に示すように、画素領域ＰＡの周辺部分（図１，図２参照）において、第２遮光部３１３Ｂの幅ＨＢＳが狭い場合には、まわり込みによる光Ｌ５が、他の画素へ進行する場合がある。
第２遮光部３１３Ｂで反射した光が、屈折率が低い第２絶縁膜３１１Ｂの中に進入すると、回りこみが発生する。そうすると、第１遮光部３１３Ａと、その第１遮光部３１１Ａに囲まれた第２遮光部３１１Ｂは、光導波路として機能するため、その回りこんだ光Ｌ５が、他の画素Ｐへまわり込む場合がある。
As shown in FIG. 18, when the width HBS of the second light-shielding
When the light reflected by the second
このため、この光Ｌ５に起因して、「混色」の発生が増加することが考えられる。 For this reason, it is considered that the occurrence of “color mixing” increases due to the light L5.
しかしながら、本実施形態では、トレンチＴＲ内に第１遮光部３１３Ａが設けられているので、この光Ｌ５を第１遮光部３１３Ａが遮光し、他の画素Ｐへ入射しない。よって、本実施形態では、「混色」の発生を効果的に抑制可能である。
However, in the present embodiment, since the first
＜４．実施形態４＞
（Ａ）装置構成など
図１９，図２０は、実施形態４において、固体撮像装置の要部を示す図である。
<4. Embodiment 4>
(A) Device Configuration, etc. FIGS. 19 and 20 are diagrams showing the main part of the solid-state imaging device in the fourth embodiment.
図１９は、図５と同様に、画素分離部３０１の断面図である。図２０は、図６と同様に、画素分離部３０１の上面図である。図１９，図２０において、（ａ）は、図２に示す画素領域ＰＡの中心部分に配置された画素Ｐの間の画素分離部３０１であって、Ｘ１Ｃ−Ｘ２Ｃ部分を示している。これに対して、（ｂ）は、図２に示す画素領域ＰＡの周辺部分に配置された画素Ｐの間の画素分離部３０１であって、Ｘ１Ｓ−Ｘ２Ｓ部分を示している。
FIG. 19 is a cross-sectional view of the
図１９，図２０に示すように、本実施形態においては、図５，図６と対比して判るように、画素分離拡散層１０１ｐｂが更に設けられている。この点、および、これに関連する点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、適宜、記載を省略する。 As shown in FIGS. 19 and 20, in this embodiment, a pixel isolation diffusion layer 101pb is further provided as can be seen in comparison with FIGS. Except for this point and points related thereto, the present embodiment is the same as the first embodiment. For this reason, the description of overlapping parts is omitted as appropriate.
図１９，図２０に示すように、画素分離拡散層１０１ｐｂは、画素分離部３０１に設けられている。
As illustrated in FIGS. 19 and 20, the pixel
画素分離拡散層１０１ｐｂは、フォトダイオード２１において信号電荷を蓄積するｎ型半導体領域１０１ｎとは異なる導電型の不純物が拡散されて形成されている。具体的には、画素分離拡散層１０１ｐｂは、半導体基板１０１にｐ型不純物がイオン注入されることで形成されており、複数の画素Ｐのそれぞれに設けられたフォトダイオード２１（図３参照）の間を電気的に分離している。
The pixel isolation diffusion layer 101pb is formed by diffusing impurities of a conductivity type different from that of the n-
たとえば、画素分離拡散層１０１ｐｂは、下記の条件で形成されている。
・不純物濃度：５ｘ１０１６〜５ｘ１０１８ｃｍ−３
For example, the pixel isolation diffusion layer 101pb is formed under the following conditions.
Impurity concentration: 5 × 10 16 to 5 × 10 18 cm −3
画素分離拡散層１０１ｐｂは、図１９，図２０に示すように、画素領域ＰＡ（図２参照）の中心部分および周辺部分において、水平方向ｘにおける中心軸が、画素分離部３０１の水平方向ｘにおける中心軸３０１ＣＸに一致するように形成されている。図示を省略しているが、垂直方向ｙにおいても、画素分離拡散層１０１ｐｂは、垂直方向ｙにおける中心軸が、画素分離部３０１の垂直方向ｙにおける中心軸に一致するように形成されている。
As shown in FIGS. 19 and 20, the pixel separation diffusion layer 101pb has a central axis in the horizontal direction x in the horizontal direction x of the
そして、この画素分離拡散層１０１ｐｂが設けられた半導体基板１０１に、実施形態１と同様に、トレンチＴＲが設けられ、絶縁層３１１と遮光層３１３とが、そのトレンチＴＲの内部に設けられている。
Then, as in the first embodiment, the trench TR is provided in the
つまり、図１９，図２０に示すように、第２遮光部３１３Ｂは、画素領域ＰＡ（図２参照）の中心部分（（ａ）の場合）と、画素領域ＰＡの周辺部分（（ｂ）の場合）とにおいて、互いに異なった位置に形成されている。
That is, as shown in FIGS. 19 and 20, the second light-shielding
（Ｂ）まとめ
以上のように、本実施形態では、第２遮光部３１３Ｂは、画素領域ＰＡの中心よりも周辺において、その第２遮光部３１３Ｂの中心が、画素分離部３０１の中心に対して、画素領域ＰＡの周辺の側へ多くシフトするように形成されている。
(B) Summary As described above, in the present embodiment, the second light-shielding
つまり、本実施形態では、第２遮光部３１３Ｂについて、「瞳補正」が実施されている。
That is, in the present embodiment, “pupil correction” is performed for the second light-shielding
また、画素分離拡散層１０１ｐｂを設けているので、複数の画素Ｐの間における分離を好適に発現させることができる。 Further, since the pixel separation diffusion layer 101pb is provided, the separation between the plurality of pixels P can be suitably expressed.
したがって、本実施形態においては、実施形態１の場合と同様に、撮像画像の画像品質を向上できる。 Therefore, in the present embodiment, the image quality of the captured image can be improved as in the case of the first embodiment.
本実施形態では、半導体基板１０１に、実施形態１と同様に、トレンチＴＲを設け、そのトレンチＴＲの内部に絶縁層３１１と遮光層３１３とを設ける場合について示したが、これに限定されない。実施形態２，実施形態３と同様に、遮光層３１３などを形成しても良い。
In the present embodiment, the case where the trench TR is provided in the
＜５．実施形態５＞
（Ａ）装置構成など
図２１は、実施形態５において、固体撮像装置の要部を示す図である。
<5. Embodiment 5>
(A) Device Configuration, etc. FIG. 21 is a diagram illustrating a main part of a solid-state imaging device in the fifth embodiment.
図２１は、図１９および図２０の（ｂ）と同様に、図２に示す画素領域ＰＡの周辺部分に配置された画素Ｐの間の画素分離部３０１であって、Ｘ１Ｓ−Ｘ２Ｓ部分を示している。図２１において、（ａ）は、画素分離部３０１の断面図であり、（ｂ）は、画素分離部３０１の上面図である。
FIG. 21 is a
図２１に示すように、本実施形態では、図１９および図２０の（ｂ）と対比して判るように、画素領域ＰＡの周辺部分においては、トレンチＴＲ，絶縁層３１１，遮光層３１３の第１遮光部３１３Ａの位置が、実施形態４と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態４と同様である。このため、重複する部分については、適宜、記載を省略する。
As shown in FIG. 21, in this embodiment, as can be seen in comparison with FIG. 19B and FIG. 20B, in the peripheral portion of the pixel area PA, the trench TR, the insulating
図２１に示すように、画素分離部３０１は、実施形態４と同様に、画素分離拡散層１０１ｐｂが設けられている。
As shown in FIG. 21, the
そして、画素分離部３０１においては、図２１に示すように、半導体基板１０１の裏面（上面）側に、トレンチＴＲが設けられている。また、画素分離部３０１においては、絶縁層３１１と遮光層３１３とのそれぞれが、トレンチＴＲの内部に設けられている。
In the
具体的には、トレンチＴＲは、図２１に示すように、実施形態４の場合と異なり、画素領域ＰＡ（図２参照）の周辺部分では、水平方向ｘにおける中心軸３１３ＡＣＸが、画素分離部３０１の水平方向ｘにおける中心軸３０１ＣＸに一致しない。
Specifically, as shown in FIG. 21, the trench TR differs from the case of the fourth embodiment in that the central axis 313ACX in the horizontal direction x is the
ここでは、図２１に示すように、トレンチＴＲの中心軸３１３ＡＣＸが、画素分離部３０１の中心軸３０１ＣＸよりも、画素領域ＰＡの周辺側（図２参照。図２１では右側）へシフトするように、トレンチＴＲが形成されている。すなわち、トレンチＴＲの中心軸３１３ＡＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間が、水平方向ｘにおいて所定のシフト量Ｄｘで離れるように、トレンチＴＲが形成されている。
Here, as shown in FIG. 21, the central axis 313ACX of the trench TR is shifted to the peripheral side of the pixel area PA (see FIG. 2, right side in FIG. 21) with respect to the central axis 301CX of the
本実施形態では、トレンチＴＲは、画素分離拡散層１０１ｐｂが形成された部分に形成されている。 In the present embodiment, the trench TR is formed in a portion where the pixel isolation diffusion layer 101pb is formed.
そして、図２１に示すように、そのトレンチＴＲの内面を被覆するように、絶縁層３１１が、実施形態４と同様に設けられている。
And as shown in FIG. 21, the insulating
ここでは、図２１に示すように、画素領域ＰＡの周辺部では、トレンチＴＲがシフトしているので、絶縁層３１１についても、これと同様に、シフトした位置に設けられている。つまり、トレンチＴＲ内の絶縁層３１１の中心軸３１３ＡＣＸが、画素分離部３０１の中心軸３０１ＣＸよりも、画素領域ＰＡの周辺側（図２参照。図２１では右側）へシフトするように、絶縁層３１１が形成されている。
Here, as shown in FIG. 21, since the trench TR is shifted in the peripheral portion of the pixel area PA, the insulating
そして、図２１に示すように、絶縁膜３１１で内面が被覆されたトレンチＴＲの内部を埋め込むように、遮光層３１３が設けられている。
As shown in FIG. 21, a
ここでは、遮光層３１３の第１遮光部３１３Ａは、実施形態４の場合と異なり、画素領域ＰＡ（図２参照）の中心部分（図１９（ａ）参照）と、画素領域ＰＡの周辺部分（図２１（ａ）の場合）とにおいて、異なった位置に形成されている。
Here, unlike the case of the fourth embodiment, the first
具体的には、図２１で示すように、画素領域ＰＡ（図２参照）の周辺部分では、第１遮光部３１３Ａは、水平方向ｘにおける中心軸３１３ＡＣＸが、画素分離部３０１の水平方向ｘにおける中心軸３０１ＣＸに一致していない。第１遮光部３１３Ａの中心軸３１３ＡＣＸが、画素分離部３０１の中心軸３０１ＣＸよりも、画素領域ＰＡの周辺側（図２参照。図２１では右側）へシフトするように、第１遮光部３１３Ａが形成されている。すなわち、第１遮光部３１３Ａの中心軸３１３ＡＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間が、水平方向ｘにおいて所定のシフト量Ｄｘで離れるように、第１遮光部３１３Ａが形成されている。
Specifically, as shown in FIG. 21, in the peripheral portion of the pixel area PA (see FIG. 2), the first light-shielding
また、遮光層３１３の第２遮光部３１３Ｂは、実施形態４の場合と同様に、画素領域ＰＡ（図２参照）の中心部分（図１９（ａ）参照）と、画素領域ＰＡの周辺部分（図２１（ａ）の場合）とにおいて、異なった位置に形成されている。ここでは、第２遮光部３１３Ｂの中心軸３１３ＢＣＸが、画素分離部３０１の中心軸３０１ＣＸよりも、画素領域ＰＡの周辺側（図２参照。図２１では右側）へシフトするように、第１遮光部３１３Ａが形成されている。すなわち、第２遮光部３１３Ｂの中心軸３１３ＢＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間が、水平方向ｘにおいて所定のシフト量Ｄｘで離れるように、第２遮光部３１３Ｂが形成されている。
Further, as in the case of the fourth embodiment, the second light-shielding
このように、本実施形態では、トレンチＴＲ、絶縁層３１１、および、遮光層３１３を構成する第１遮光部３１３Ａと第２遮光部３１３Ｂとの両者について、いわゆる「瞳補正」が実施されている。ここでは、各画素分離部３０１において、第１遮光部３１３Ａの中心軸３１３ＡＣＸと第２遮光部３１３Ｂの中心軸３１３ＢＣＸとが互いに一致するように、遮光層３１３が形成されている。
As described above, in this embodiment, so-called “pupil correction” is performed for both the trench TR, the insulating
本実施形態では、画素領域ＰＡを中心部と、その周辺部とに区画し、画素領域ＰＡを中心部では、図１９および図２０の（ａ）のように、遮光層３１３などの各部を設けている。これに対して、画素領域ＰＡの周辺部では、図２１の（ａ），（ｂ）のように、遮光層３１３などの各部を設けている。
In the present embodiment, the pixel area PA is divided into a central part and its peripheral part, and each part such as the
この他に、遮光層３１３などの各部については、画素領域ＰＡの中心から周辺へ向かうに伴って、各部の中心軸３１３ＡＣＸ，３１３ＢＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間のシフト量Ｄｘが大きくなるように形成してもよい。
In addition, for each part such as the
具体的には、水平方向ｘに並ぶ複数の画素Ｐの間の各画素分離部３０１に設けられるトレンチＴＲ、第１遮光部３１３Ａ、第２遮光部３１３Ｂについて、その水平方向ｘにおけるピッチが、その画素分離部３０１のピッチよりも広くなるように形成する。また、垂直方向ｙに並ぶ複数の画素Ｐの間の各画素分離部３０１に設けられるトレンチＴＲ、第１遮光部３１３Ａ、第２遮光部３１３Ｂについて、その垂直方向ｙにおけるピッチが、その画素分離部３０１のピッチよりも広くなるように形成する。
Specifically, the pitch in the horizontal direction x of the trench TR, the first
すなわち、画素領域ＰＡにおいて一対の画素Ｐの間のそれぞれに設けた画素分離部３０１とトレンチＴＲとについて、画素分離部３０１よりもトレンチＴＲの方が広いピッチで画素領域ＰＡに並ぶように形成する。また、画素領域ＰＡにおいて一対の画素Ｐの間のそれぞれに設けた画素分離部３０１と第１遮光部３１３Ａとについて、画素分離部３０１よりも第１遮光部３１３Ａの方が広いピッチで画素領域ＰＡに並ぶように形成する。また、画素領域ＰＡにおいて一対の画素Ｐの間のそれぞれに設けた画素分離部３０１と、第２遮光部３１３Ｂとについて、画素分離部３０１よりも第２遮光部３１３Ｂの方が広いピッチで画素領域ＰＡに並ぶように形成する。さらに、トレンチＴＲと第１遮光部３１３Ａと第２遮光部３１３Ｂとについては、画素領域ＰＡにおいて互いに同じピッチで並ぶように形成する。
That is, the
（Ｂ）まとめ
以上のように、本実施形態では、第２遮光部３１３Ｂは、画素領域ＰＡの中心よりも周辺において、その第２遮光部３１３Ｂの中心が、画素分離部３０１の中心に対して、画素領域ＰＡの周辺の側へ多くシフトするように形成されている。
(B) Summary As described above, in the present embodiment, the second light-shielding
したがって、本実施形態においては、実施形態４の場合と同様に、撮像画像の画像品質を向上できる。 Therefore, in the present embodiment, the image quality of the captured image can be improved as in the case of the fourth embodiment.
この他に、本実施形態では、トレンチＴＲ、絶縁層３１１、および、遮光層３１３を構成する第１遮光部３１３Ａについても、いわゆる「瞳補正」が実施されている。
In addition to this, in the present embodiment, so-called “pupil correction” is performed also on the trench TR, the insulating
実施形態３のように、画素領域ＰＡの周辺部において、第２遮光部３１３Ｂの幅を狭くする場合には（図１７参照）、第２遮光部３１３Ｂの加工が容易でない場合がある。しかし、本実施形態では、画素領域ＰＡの全体において、トレンチＴＲ、絶縁層３１１、および、遮光層３１３の構造が同一であり、第２遮光部３１３Ｂの幅が狭くないので、好適に加工を実施できる。
As in the third embodiment, when the width of the second
また、本実施形態では、画素分離拡散層１０１ｐｂが形成された部分にトレンチＴＲを形成している。このため、感度や飽和電子数を変えずに、「瞳補正」を実施できる。 In the present embodiment, the trench TR is formed in the portion where the pixel isolation diffusion layer 101pb is formed. Therefore, “pupil correction” can be performed without changing the sensitivity and the number of saturated electrons.
＜６．実施形態６＞
（Ａ）装置構成など
図２２は、実施形態６において、固体撮像装置の要部を示す図である。
<6. Embodiment 6>
(A) Device Configuration, etc. FIG. 22 is a diagram illustrating a main part of the solid-state imaging device in the sixth embodiment.
図２２は、図２１と同様に、図２に示す画素領域ＰＡの周辺部分に配置された画素Ｐの間の画素分離部３０１であって、Ｘ１Ｓ−Ｘ２Ｓ部分を示している。図２２において、（ａ）は、画素分離部３０１の断面図であり、（ｂ）は、画素分離部３０１の上面図である。
FIG. 22 shows the X1S-X2S portion, which is the
図２２に示すように、本実施形態では、図２１と対比して判るように、画素領域ＰＡの周辺部分においては、遮光層３１３の第２遮光部３１３Ｂの位置が、実施形態５と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態５と同様である。このため、重複する部分については、適宜、記載を省略する。
As shown in FIG. 22, in this embodiment, the position of the second
図２２に示すように、遮光層３１３のうち、第１遮光部３１３Ａについては、実施形態５の場合（図２１参照）と同様に、絶縁層３１１を介して、トレンチＴＲの内部を埋め込むように形成されている。
As shown in FIG. 22, in the
具体的には、画素領域ＰＡ（図２参照）の周辺部分では、第１遮光部３１３Ａの中心軸３１３ＡＣＸが、画素分離部３０１の中心軸３０１ＣＸよりも、画素領域ＰＡの周辺側（図２参照。図２１では右側）へシフトするように、第１遮光部３１３Ａが形成されている。すなわち、第１遮光部３１３Ａの中心軸３１３ＡＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間が、水平方向ｘにおいて所定のシフト量Ｄｘで離れるように、第１遮光部３１３Ａが形成されている。
Specifically, in the peripheral portion of the pixel area PA (see FIG. 2), the central axis 313ACX of the first
また、第２遮光部３１３Ｂは、図２２に示すように、絶縁層３１１を介して、半導体基板１０１の裏面（上面）の上方に形成されている。
Further, as shown in FIG. 22, the second
具体的には、画素領域ＰＡ（図２参照）の周辺部分では、第２遮光部３１３Ｂの中心軸３１３ＢＣＸが、画素分離部３０１の中心軸３０１ＣＸよりも、画素領域ＰＡの周辺側（図２参照。図２１では右側）へシフトするように、第２遮光部３１３Ｂが形成されている。すなわち、第２遮光部３１３Ｂの中心軸３１３ＢＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間が、水平方向ｘにおいて所定のシフト量Ｄｘｂで離れるように、第２遮光部３１３Ｂが形成されている。
Specifically, in the peripheral portion of the pixel area PA (see FIG. 2), the central axis 313BCX of the second
本実施形態では、図２２に示すように、シフト量Ｄｘｂが、実施形態５の場合（図２１参照）よりも大きくなるように、第２遮光部３１３Ｂが形成されている。つまり、図２２に示すように、第１遮光部３１３Ａのシフト量Ｄｘよりも、第２遮光部３１３Ｂのシフト量Ｄｘｂが大きくなるように、第２遮光部３１３Ｂが形成されている。
In the present embodiment, as shown in FIG. 22, the second
（Ｂ）まとめ
以上のように、本実施形態では、トレンチＴＲ、絶縁層３１１、および、遮光層３１３を構成する第１遮光部３１３Ａと第２遮光部３１３Ｂについて、いわゆる「瞳補正」が実施されている。
(B) Summary As described above, in the present embodiment, so-called “pupil correction” is performed on the trench TR, the insulating
したがって、本実施形態においては、実施形態５の場合と同様に、撮像画像の画像品質を向上できる。 Therefore, in the present embodiment, the image quality of the captured image can be improved as in the case of the fifth embodiment.
特に、本実施形態においては、第２遮光部３１３Ｂの中心軸３１３ＢＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間のシフト量Ｄｘが、実施形態５の場合よりも大きくなるように、第２遮光部３１３Ｂが形成されている（図２２参照）。つまり、実施形態５の遮光層３１３を、実施形態２の遮光層３１３で置換した構成である。
In particular, in the present embodiment, the second amount is set so that the shift amount Dx between the central axis 313BCX of the second
このため、本実施形態では、実施形態２で説明したように、実施形態５の場合よりも、さらに効率的に光をフォトダイオード２１へ到達可能である。また、「混色」などの発生をさらに効果的に抑制できる。
For this reason, in this embodiment, as described in the second embodiment, light can reach the
本実施形態では、実施形態５の遮光層３１３を、実施形態２の遮光層３１３で置換した構成であるが、これに限定されない。実施形態５の遮光層３１３を、実施形態３の遮光層３１３で置換した構成でも良い。
In the present embodiment, the
＜７．実施形態７＞
（Ａ）装置構成など
図２３は、実施形態７において、固体撮像装置の要部を示す図である。
<7. Embodiment 7>
(A) Device Configuration and the like FIG. 23 is a diagram illustrating a main part of the solid-state imaging device in the seventh embodiment.
図２３は、図２１と同様に、図２に示す画素領域ＰＡの周辺部分に配置された画素Ｐの間の画素分離部３０１であって、Ｘ１Ｓ−Ｘ２Ｓ部分を示している。図２３は、画素分離部３０１の断面を示している。
FIG. 23 shows the X1S-X2S portion, which is the
図２３に示すように、本実施形態では、図２１と対比して判るように、画素領域ＰＡの周辺部分においては、トレンチＴＲ，絶縁層３１１，遮光層３１３の各位置が、実施形態５と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態５と同様である。このため、重複する部分については、適宜、記載を省略する。
As shown in FIG. 23, in this embodiment, as can be seen in comparison with FIG. 21, in the peripheral portion of the pixel area PA, the positions of the trench TR, the insulating
図２３に示すように、画素分離部３０１においては、実施形態５と同様に、画素分離拡散層１０１ｐｂが設けられている。
As shown in FIG. 23, the
そして、画素分離部３０１においては、図２３に示すように、トレンチＴＲの中心軸３１３ＡＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間が、水平方向ｘにおいて所定のシフト量Ｄｘで離れるように、トレンチＴＲが形成されている。また、トレンチＴＲ内の絶縁層３１１の中心軸３１３ＡＣＸが、画素分離部３０１の中心軸３０１ＣＸよりも、画素領域ＰＡの周辺側（図２参照。図２１では右側）へシフトするように、絶縁層３１１が形成されている。そして、第１遮光部３１３Ａおよび第２遮光部３１３Ｂの中心軸３１３ＡＣＸ，３１３ＢＣＸと、画素分離部３０１の中心軸３０１ＣＸとの間が、水平方向ｘにおいて所定のシフト量Ｄｘで離れるように形成されている。
In the
このように、本実施形態では、トレンチＴＲ、絶縁層３１１、および、遮光層３１３を構成する第１遮光部３１３Ａと第２遮光部３１３Ｂとのそれぞれについて、「瞳補正」が同様に実施されている。
As described above, in the present embodiment, the “pupil correction” is similarly performed for each of the first
しかしながら、本実施形態では、図２３に示すように、実施形態５の場合よりも、シフト量Ｄｘが大きくなるように、各部が形成されている。 However, in this embodiment, as shown in FIG. 23, each part is formed so that the shift amount Dx is larger than in the case of the fifth embodiment.
ここでは、図２３に示すように、トレンチＴＲは、半導体基板１０１の裏面（上面）において、画素分離拡散層１０１ｐｂが形成された部分と、その部分以外の部分に位置するように形成されている。
Here, as shown in FIG. 23, the trench TR is formed on the back surface (upper surface) of the
また、本実施形態では、半導体基板１０１においてｎ型半導体領域１０１ｎの裏面側に設けられたｐ型半導体領域１０１ｐａの内部に位置するように、トレンチＴＲが形成されている。たとえば、ｐ型半導体領域１０１ｐａは、半導体基板１０１の裏面からの深さが、３００〜５００ｎｍになるように形成されており、トレンチＴＲは、この深さよりも浅い深さで形成されている。
In the present embodiment, the trench TR is formed so as to be located inside the p-type semiconductor region 101pa provided on the back surface side of the n-
（Ｂ）まとめ
以上のように、本実施形態では、トレンチＴＲ、絶縁層３１１、および、遮光層３１３を構成する第１遮光部３１３Ａと第２遮光部３１３Ｂについて、いわゆる「瞳補正」が実施されている。
(B) Summary As described above, in the present embodiment, so-called “pupil correction” is performed on the trench TR, the insulating
したがって、本実施形態においては、実施形態５の場合と同様に、撮像画像の画像品質を向上できる。 Therefore, in the present embodiment, the image quality of the captured image can be improved as in the case of the fifth embodiment.
フォトダイオード２１の空乏層は、ｐ型半導体領域１０１ｐａ内の深くまでは広がらない。このため、ｐ型半導体領域１０１ｐａが存在する範囲は、光電変換や飽和電子数が変化しない。このため、本実施形態では、画素分離拡散層１０１ｐｂが形成された部分以外の部分にも、トレンチＴＲが形成されているが、感度や、飽和電子数が変化しない。
The depletion layer of the
＜８．実施形態８＞
（Ａ）装置構成など
図２４は、実施形態８において、固体撮像装置の要部を示す図である。
<8. Embodiment 8>
(A) Device Configuration, etc. FIG. 24 is a diagram illustrating a main part of the solid-state imaging device in the eighth embodiment.
図２４は、図２１と同様に、図２に示す画素領域ＰＡの周辺部分に配置された画素Ｐの間の画素分離部３０１であって、Ｘ１Ｓ−Ｘ２Ｓ部分を示している。図２４は、画素分離部３０１の断面を示している。
FIG. 24 shows the X1S-X2S portion, which is the
図２４に示すように、本実施形態では、図２１と対比して判るように、画素領域ＰＡの周辺部分においては、トレンチＴＲが、実施形態５の場合と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態５と同様である。このため、重複する部分については、適宜、記載を省略する。 As shown in FIG. 24, in the present embodiment, as seen in comparison with FIG. 21, the trench TR is different from that in the fifth embodiment in the peripheral portion of the pixel area PA. Except for this point and points related thereto, the present embodiment is the same as the fifth embodiment. For this reason, the description of overlapping parts is omitted as appropriate.
トレンチＴＲは、図２４に示すように、半導体基板１０１の裏面（上面）から表面（下面）の間を貫通するように形成されている。
As shown in FIG. 24, trench TR is formed so as to penetrate between the back surface (upper surface) and front surface (lower surface) of
絶縁層３１１は、図２４に示すように、トレンチＴＲの内側であって、側面を被覆するように形成されている。
As shown in FIG. 24, the insulating
遮光層３１３のうち、第１遮光部３１３Ａは、図２４に示すように、絶縁層３１１を介して、トレンチＴＲの内部を埋め込むように形成されている。ここでは、第１遮光部３１３Ａは、半導体基板１０１の裏面（上面）から表面（下面）の間を貫通するように形成されている。
Of the
そして、第２遮光部３１３Ｂは、絶縁層３１１を介して、半導体基板１０１の裏面（上面）の上方に形成されている。
The second
（Ｂ）まとめ
以上のように、本実施形態では、トレンチＴＲ、絶縁層３１１、および、遮光層３１３を構成する第１遮光部３１３Ａと第２遮光部３１３Ｂについて、いわゆる「瞳補正」が実施されている。
(B) Summary As described above, in the present embodiment, so-called “pupil correction” is performed on the trench TR, the insulating
したがって、本実施形態においては、実施形態５の場合と同様に、撮像画像の画像品質を向上できる。 Therefore, in the present embodiment, the image quality of the captured image can be improved as in the case of the fifth embodiment.
特に、本実施形態では、トレンチＴＲが半導体基板１０１の裏面（上面）から表面（下面）の間を貫通するように形成されている。そして、そのトレンチＴＲの内側に、絶縁層３１１と、遮光層３１３とが形成されている。遮光層３１３の第１遮光部３１３Ａは、トレンチＴＲと同様に、半導体基板１０１の裏面（上面）から表面（下面）の間を貫通するように形成されている。
In particular, in this embodiment, the trench TR is formed so as to penetrate between the back surface (upper surface) and the front surface (lower surface) of the
このため、本実施形態では、半導体基板１０１の深さ方向ｚの全体に渡って、画素Ｐの間を遮光可能である。よって、「混色」の発生などをさらに好適に防止できる。
For this reason, in this embodiment, it is possible to shield light between the pixels P over the entire depth direction z of the
本実施形態では、実施形態５の場合において、トレンチＴＲが貫通した構成を示したが、これに限定されない。他の実施形態の場合に、トレンチＴＲを貫通させても良い。 In the present embodiment, the configuration in which the trench TR penetrates in the case of the fifth embodiment is shown, but the present invention is not limited to this. In other embodiments, the trench TR may be penetrated.
＜９．実施形態９＞
（Ａ）装置構成など
図２５は、実施形態９において、固体撮像装置の要部を示す図である。
<9. Ninth Embodiment>
(A) Device Configuration, etc. FIG. 25 is a diagram illustrating a main part of the solid-state imaging device in the ninth embodiment.
図２５は、図２４と同様に、図２に示す画素領域ＰＡの周辺部分に配置された画素Ｐの間の画素分離部３０１であって、Ｘ１Ｓ−Ｘ２Ｓ部分を示している。図２５は、画素分離部３０１の断面を示している。
FIG. 25 shows the X1S-X2S portion, which is the
図２５に示すように、本実施形態では、図２４と対比して判るように、画素領域ＰＡの周辺部分においては、遮光層３１３の第１遮光部３１３Ａが、実施形態８の場合と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態８と同様である。このため、重複する部分については、適宜、記載を省略する。
As shown in FIG. 25, in this embodiment, as can be seen in comparison with FIG. 24, the first
遮光層３１３の第１遮光部３１３Ａは、図２５に示すように、半導体基板１０１の裏面（上面）から表面（下面）の間を貫通している。
As shown in FIG. 25, the first
これと共に、遮光層３１３の第１遮光部３１３Ａは、配線層１１１を構成する配線１１１ｈに接続するように設けられている。ここでは、配線層１１１において積層するように設けられた複数の配線１１１ｈのうち、半導体基板１０１に最も近い部分に設けられた配線１１１ｈに、第１遮光部３１３Ａが接続している。第１遮光部３１３Ａは、上記したように、金属材料であって、導電性を有するので、配線１１１ｈに電気的に接続されている。
At the same time, the first
遮光層３１３の第１遮光部３１３Ａについては、配線１１１ｈを介して、電圧を印加しても良い。本実施形態においては、撮像動作の実施時に、たとえば、−１．０〜３．０Ｖの負電圧を第１遮光部３１３Ａに印加することが好適である。これにより、正孔が界面付近に蓄積されるので、暗電流の発生を好適に防止できる（特開２００７−２５８６８４号公報参照）。
A voltage may be applied to the first
（Ｂ）まとめ
以上のように、本実施形態では、トレンチＴＲ、絶縁層３１１、および、遮光層３１３を構成する第１遮光部３１３Ａと第２遮光部３１３Ｂについて、いわゆる「瞳補正」が実施されている。
(B) Summary As described above, in the present embodiment, so-called “pupil correction” is performed on the trench TR, the insulating
したがって、本実施形態においては、実施形態５の場合と同様に、撮像画像の画像品質を向上できる。 Therefore, in the present embodiment, the image quality of the captured image can be improved as in the case of the fifth embodiment.
また、本実施形態では、第１遮光部３１３Ａは、半導体基板１０１において、裏面（上面）の側の面と、表面（下面）側の面との間を貫通し、配線層１１１において絶縁層１１１ｚ中に設けられた配線１１１ｈに接続されている。そして、その配線１１１ｈを介して、第１遮光部３１３Ａに電圧を印加することで、暗電流の発生を抑制している。よって、さらに、撮像画像の画像品質を向上できる。
In the present embodiment, the first
＜１０．その他＞
本技術の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
<10. Other>
The implementation of the present technology is not limited to the above-described embodiments, and various modifications can be employed.
上記の実施形態においては、カメラに本技術を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本技術を適用しても良い。 In the above embodiment, the case where the present technology is applied to the camera has been described, but the present invention is not limited to this. The present technology may be applied to other electronic devices including a solid-state imaging device such as a scanner or a copy machine.
上記の実施形態では、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとの４種を、画素トランジスタとして設ける場合について説明したが、これに限定されない。たとえば、転送トランジスタと増幅トランジスタとリセットトランジスタとの３種を、画素トランジスタとして設ける場合に適用しても良い。 In the above embodiment, the case where four types of transfer transistors, amplification transistors, selection transistors, and reset transistors are provided as pixel transistors has been described. However, the present invention is not limited to this. For example, the present invention may be applied to a case where three types of transfer transistors, amplification transistors, and reset transistors are provided as pixel transistors.
上記の実施形態では、１つのフォトダイオードに対して、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとのそれぞれを１つずつ設ける場合について説明したが、これに限定されない。たとえば、複数のフォトダイオードに対して、増幅トランジスタと選択トランジスタとリセットトランジスタのそれぞれを１つずつ設ける場合に適用しても良い。 In the above embodiment, the case where one transfer transistor, one amplification transistor, one selection transistor, and one reset transistor are provided for one photodiode has been described, but the present invention is not limited to this. For example, the present invention may be applied to a case where one amplification transistor, one selection transistor, and one reset transistor are provided for a plurality of photodiodes.
また、ＣＭＯＳ型イメージセンサの他に、ＣＣＤ型イメージセンサに本技術を適用しても良い。 In addition to the CMOS image sensor, the present technology may be applied to a CCD image sensor.
また、上記の固体撮像装置の製造において、画素分離部３０１の形成する部分にトレンチＴＲを形成する際には、他の部分についても、同時に、トレンチを形成しても良い。たとえば、配線層１１１において配線１１１ｈと同様に形成されたパッド電極（図示無し）について表面を露出させる際に、その表面の上方に、上記と同一工程でトレンチを形成しても良い。このようにすることで、さらに、製造効率を向上させることができる。
Further, in the manufacture of the solid-state imaging device described above, when the trench TR is formed in the portion formed by the
また、上記の実施形態の絶縁層３１１については、いわゆるＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）プロセスによって形成しても良い。つまり、半導体基板１０１の面を局所的に酸化することで、絶縁層３１１を形成しても良い。
Further, the insulating
その他、上記の各実施形態を、適宜、組み合わせても良い。 In addition, the above embodiments may be appropriately combined.
つまり、本技術は、下記のような構成も取ることができる。 That is, this technique can also take the following structures.
（１）半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応して、複数が前記半導体基板の内部に設けられており、入射光を受光面で受光する光電変換部と、
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部と
を有し、
前記画素分離部は、
前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第１遮光部と、
前記半導体基板の前記入射面側の面上であって、前記第１遮光部の前記入射面側に設けられている第２遮光部と
を少なくとも含み、
前記第２遮光部は、前記画素領域の中心よりも周辺において、当該第２遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
固体撮像装置。
(1) corresponding to each of a plurality of pixels lined up in a pixel region of the semiconductor substrate, a plurality are provided inside the semiconductor substrate, and a photoelectric conversion unit that receives incident light on a light receiving surface;
A pixel separation portion provided inside the semiconductor substrate so as to be interposed between the plurality of pixels in the pixel region;
The pixel separation unit includes:
A first light shielding portion provided inside a trench formed on the incident surface side of the semiconductor substrate;
At least a second light-shielding portion provided on the light-incident surface side of the first light-shielding portion on the surface of the semiconductor substrate on the light-incident surface side,
The second light-shielding part is formed so that the center of the second light-shielding part is shifted more toward the periphery of the pixel area than the center of the pixel separation part in the periphery of the center of the pixel area. Being
Solid-state imaging device.
（２）
前記画素分離部は、
前記トレンチの内部の面を被覆する絶縁層
を更に含み、
前記第１遮光部は、前記絶縁層を介して前記トレンチの内部を埋め込むように形成されている、
上記（１）に記載の固体撮像装置。
(2)
The pixel separation unit includes:
An insulating layer covering the inner surface of the trench;
The first light shielding portion is formed so as to bury the inside of the trench through the insulating layer.
The solid-state imaging device according to (1) above.
（３）
前記絶縁層は、
前記トレンチの内側の面を被覆する第１絶縁膜と、
前記第１絶縁膜を介在して前記トレンチの内側の面を被覆する第２絶縁膜と
を含み、
前記第１絶縁膜は、屈折率が前記半導体基板と前記第２絶縁膜との間の材料を用いて形成されている、
上記（２）に記載の固体撮像装置。
（４）
前記トレンチは、前記半導体基板において前記入射面側の幅が、前記入射面と反対側の面の側の幅よりも広くなるように形成されている、
上記（１）〜（３）のいずれかに記載の固体撮像装置。
(3)
The insulating layer is
A first insulating film covering an inner surface of the trench;
A second insulating film covering the inner surface of the trench with the first insulating film interposed therebetween,
The first insulating film is formed using a material having a refractive index between the semiconductor substrate and the second insulating film.
The solid-state imaging device according to (2) above.
(4)
The trench is formed so that the width on the incident surface side in the semiconductor substrate is wider than the width on the surface opposite to the incident surface.
The solid-state imaging device according to any one of (1) to (3) above.
（５）
前記第２遮光部は、前記半導体基板の前記入射面側の面において、前記トレンチが位置する部分の範囲内に位置するように形成されている、
上記（１）〜（４）のいずれかに記載の固体撮像装置。
(5)
The second light shielding portion is formed so as to be located within a range of a portion where the trench is located on a surface on the incident surface side of the semiconductor substrate.
The solid-state imaging device according to any one of (1) to (4) above.
（６）
前記第２遮光部は、前記画素領域の周辺部分における幅が、前記画素領域の中心部分における幅よりも狭くなるように形成されている、
上記（５）に記載の固体撮像装置。
(6)
The second light-shielding portion is formed so that a width in a peripheral portion of the pixel region is narrower than a width in a central portion of the pixel region.
The solid-state imaging device according to (5) above.
（７）
前記画素分離部は、
前記光電変換部において信号電荷を蓄積する半導体領域とは異なる導電型の不純物が拡散された画素分離拡散層
を有する、
上記（１）〜（６）のいずれかに記載の固体撮像装置。
(7)
The pixel separation unit includes:
A pixel isolation diffusion layer in which impurities of a conductivity type different from the semiconductor region for accumulating signal charges in the photoelectric conversion unit are diffused;
The solid-state imaging device according to any one of (1) to (6) above.
（８）
前記トレンチは、前記画素領域の中心よりも周辺において、当該トレンチの中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
上記（１）〜（７）のいずれかに記載の固体撮像装置。
(8)
The trench is formed so that the center of the trench is shifted more to the periphery side of the pixel region than the center of the pixel region in the periphery of the center of the pixel region.
The solid-state imaging device according to any one of (1) to (7) above.
（９）
前記第１遮光部は、前記画素領域の中心よりも周辺において、当該第１遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
請求項（８）に記載の固体撮像装置。
(9)
The first light-shielding part is formed so that the center of the first light-shielding part is shifted more toward the periphery of the pixel area with respect to the center of the pixel separating part in the periphery than the center of the pixel area. Being
The solid-state imaging device according to claim 8.
（１０）
前記第１遮光部と前記第２遮光部とのそれぞれは、当該第１遮光部の中心軸と当該第２遮光部の中心軸とが互いに一致するように形成されている、
上記（９）に記載の固体撮像装置。
(10)
Each of the first light-shielding part and the second light-shielding part is formed so that the central axis of the first light-shielding part and the central axis of the second light-shielding part are coincident with each other.
The solid-state imaging device according to (9) above.
（１１）
前記画素分離部は、
前記光電変換部において信号電荷を蓄積する半導体領域とは異なる導電型の不純物が拡散された画素分離拡散層
を有し、
前記トレンチは、前記半導体基板において前記画素分離拡散層が形成された部分に形成されている、
上記（８）に記載の固体撮像装置。
(11)
The pixel separation unit includes:
A pixel isolation diffusion layer in which impurities of a conductivity type different from the semiconductor region for accumulating signal charges in the photoelectric conversion unit are diffused;
The trench is formed in a portion where the pixel isolation diffusion layer is formed in the semiconductor substrate.
The solid-state imaging device according to (8) above.
（１２）
前記トレンチは、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通するように形成されている、
上記（１）〜（１２）のいずれかに記載の固体撮像装置。
(12)
In the semiconductor substrate, the trench is formed so as to penetrate between a surface on the incident surface side and a surface opposite to the incident surface.
The solid-state imaging device according to any one of (1) to (12) above.
（１３）
前記第１遮光部は、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通するように形成されている、
上記（１２）に記載の固体撮像装置。
(13)
The first light shielding portion is formed so as to penetrate between a surface on the incident surface side and a surface opposite to the incident surface in the semiconductor substrate.
The solid-state imaging device according to (12) above.
（１４）
前記半導体基板において前記入射面とは反対側の面に設けられており、前記光電変換部で生成された信号電荷を電気信号として出力する画素トランジスタと、
前記半導体基板において前記入射面とは反対側の面にて、前記画素トランジスタを被覆するように設けられている配線層と
を有する、
上記（１）〜（１３）のいずれかに記載の固体撮像装置。
（１５）
前記第１遮光部は、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通し、前記配線層において絶縁層中に設けられた配線に接続されている、
上記（１４）に記載の固体撮像装置。
(14)
A pixel transistor that is provided on a surface opposite to the incident surface in the semiconductor substrate, and that outputs a signal charge generated by the photoelectric conversion unit as an electric signal;
A wiring layer provided to cover the pixel transistor on a surface opposite to the incident surface in the semiconductor substrate;
The solid-state imaging device according to any one of (1) to (13).
(15)
The first light-shielding portion penetrates between the surface on the incident surface side and the surface opposite to the incident surface in the semiconductor substrate, and the wiring provided in the insulating layer in the wiring layer It is connected,
The solid-state imaging device according to (14) above.
（１６）
前記入射光が前記受光面へ透過するカラーフィルタ
を含み、
前記カラーフィルタは、
互いに異なる波長範囲の光について透過率が高い複数種のフィルタ層が、前記複数の画素のそれぞれに対応して互いに隣接して配置されている、
上記（１）〜（１５）のいずれかに記載の固体撮像装置。
(16)
A color filter that transmits the incident light to the light receiving surface;
The color filter is
A plurality of types of filter layers having high transmittance for light in different wavelength ranges are disposed adjacent to each other in correspondence with each of the plurality of pixels.
The solid-state imaging device according to any one of (1) to (15) above.
（１７）
入射光を受光面で受光する光電変換部を、半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応するように、前記半導体基板の内部に複数設ける光電変換部形成工程と、
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に画素分離部を設ける画素分離部形成工程と
を有し、
前記画素分離部形成工程では、
前記半導体基板の前記画素分離部において前記入射面側に形成されたトレンチの内部に第１遮光部を設けると共に、前記半導体基板の前記入射面側の面上であって前記第１遮光部の前記入射面側に第２遮光部を少なくとも設け、
前記第２遮光部の形成工程では、前記画素領域の中心よりも周辺において、前記第２遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように、前記第２遮光部を形成する、
固体撮像装置の製造方法。
(17)
A photoelectric conversion unit forming step of providing a plurality of photoelectric conversion units that receive incident light on a light receiving surface in the semiconductor substrate so as to correspond to each of a plurality of pixels arranged at intervals in a pixel region of the semiconductor substrate;
A pixel separation portion forming step of providing a pixel separation portion inside the semiconductor substrate so as to be interposed between the plurality of pixels in the pixel region,
In the pixel separation portion forming step,
A first light-shielding portion is provided inside a trench formed on the incident surface side in the pixel separation portion of the semiconductor substrate, and the first light-shielding portion is on the surface of the semiconductor substrate on the incident surface side. Providing at least a second light-shielding portion on the incident surface side;
In the step of forming the second light-shielding portion, the center of the second light-shielding portion is shifted more toward the periphery of the pixel region than the center of the pixel separation portion in the periphery of the pixel region. Forming the second light shielding part,
Manufacturing method of solid-state imaging device.
（１８）
半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応して、複数が前記半導体基板の内部に設けられており、入射光を受光面で受光する光電変換部と、
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部と
を有し、
前記画素分離部は、
前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第１遮光部と、
前記半導体基板の前記入射面側の面上であって、前記第１遮光部の前記入射面側に設けられている第２遮光部と
を少なくとも含み、
前記第２遮光部は、前記画素領域の中心よりも周辺において、当該第２遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
電子機器。
(18)
In correspondence with each of a plurality of pixels arranged at intervals in the pixel region of the semiconductor substrate, a plurality are provided inside the semiconductor substrate, and a photoelectric conversion unit that receives incident light at a light receiving surface;
A pixel separation portion provided inside the semiconductor substrate so as to be interposed between the plurality of pixels in the pixel region;
The pixel separation unit includes:
A first light shielding portion provided inside a trench formed on the incident surface side of the semiconductor substrate;
At least a second light-shielding portion provided on the light-incident surface side of the first light-shielding portion on the surface of the semiconductor substrate on the light-incident surface side,
The second light-shielding part is formed so that the center of the second light-shielding part is shifted more toward the periphery of the pixel area than the center of the pixel separation part in the periphery of the center of the pixel area. Being
Electronics.
なお、上記の実施形態において、フォトダイオード２１は、光電変換部の一例である。また、上記の実施形態において、カメラ４０は、電子機器の一例である。
In the above embodiment, the
１：固体撮像装置、１３：垂直駆動回路、１４：カラム回路、１５：水平駆動回路、１７：外部出力回路、１７ａ：ＡＧＣ回路、１７ｂ：ＡＤＣ回路、１８：タイミングジェネレータ、１９：シャッター駆動回路、２１：フォトダイオード、２２：転送トランジスタ、２３：増幅トランジスタ、２４：選択トランジスタ、２５：リセットトランジスタ、２６：転送線、２７：垂直信号線、２８：アドレス線、２９：リセット線、４０：カメラ、４２：光学系、４３：制御部、４４：信号処理部、１０１：半導体基板、１０１ｎ：ｎ型半導体領域、１０１ｐａ：ｐ型半導体領域、１０１ｐｃ：ｐ型半導体領域、１１１：配線層、１１１ｈ：配線、１１１ｚ：絶縁層、３０１：画素分離部、３１１：絶縁層、３１１Ａ：第１絶縁膜、３１１Ｂ：第２絶縁膜、３１３：遮光層、３１１Ａ：第１遮光部、３１１Ｂ：第２遮光部、ＣＦ：カラーフィルタ、ＣＦＢ：青色フィルタ層、ＣＦＧ：緑色フィルタ層、ＣＦＲ：赤色フィルタ層、ＦＤ：フローティング・ディフュージョン、Ｈ：入射光、ＨＭ：ハードマスク、ＨＴ：平坦化膜、Ｉ：定電流源、ＪＳ：受光面、ＭＬ：マイクロレンズ、Ｐ：画素、ＰＡ：画素領域、ＰＳ：撮像面、ＳＡ：周辺領域、ＳＳ：支持基板、ＳＺ、絶縁膜、ＴＲ：トレンチ、Ｔｒ：画素トランジスタ 1: solid-state imaging device, 13: vertical drive circuit, 14: column circuit, 15: horizontal drive circuit, 17: external output circuit, 17a: AGC circuit, 17b: ADC circuit, 18: timing generator, 19: shutter drive circuit, 21: photodiode, 22: transfer transistor, 23: amplification transistor, 24: selection transistor, 25: reset transistor, 26: transfer line, 27: vertical signal line, 28: address line, 29: reset line, 40: camera, 42: optical system, 43: control unit, 44: signal processing unit, 101: semiconductor substrate, 101n: n-type semiconductor region, 101pa: p-type semiconductor region, 101pc: p-type semiconductor region, 111: wiring layer, 111h: wiring 111z: insulating layer, 301: pixel separating portion, 311: insulating layer, 311A: first insulating film, 311B: first Insulating film, 313: light shielding layer, 311A: first light shielding portion, 311B: second light shielding portion, CF: color filter, CFB: blue filter layer, CFG: green filter layer, CFR: red filter layer, FD: floating diffusion , H: incident light, HM: hard mask, HT: flattening film, I: constant current source, JS: light receiving surface, ML: microlens, P: pixel, PA: pixel area, PS: imaging surface, SA: peripheral Region, SS: support substrate, SZ, insulating film, TR: trench, Tr: pixel transistor
Claims (18)
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部と
を有し、
前記画素分離部は、
前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第１遮光部と、
前記半導体基板の前記入射面側の面上であって、前記第１遮光部の前記入射面側に設けられている第２遮光部と
を少なくとも含み、
前記第２遮光部は、前記画素領域の中心よりも周辺において、当該第２遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
固体撮像装置。 In correspondence with each of a plurality of pixels arranged at intervals in the pixel region of the semiconductor substrate, a plurality are provided inside the semiconductor substrate, and a photoelectric conversion unit that receives incident light at a light receiving surface;
A pixel separation portion provided inside the semiconductor substrate so as to be interposed between the plurality of pixels in the pixel region;
The pixel separation unit includes:
A first light shielding portion provided inside a trench formed on the incident surface side of the semiconductor substrate;
At least a second light-shielding portion provided on the light-incident surface side of the first light-shielding portion on the surface of the semiconductor substrate on the light-incident surface side,
The second light-shielding part is formed so that the center of the second light-shielding part is shifted more toward the periphery of the pixel area than the center of the pixel separation part in the periphery of the center of the pixel area. Being
Solid-state imaging device.
前記トレンチの内部の面を被覆する絶縁層
を更に含み、
前記第１遮光部は、前記絶縁層を介して前記トレンチの内部を埋め込むように形成されている、
請求項１に記載の固体撮像装置。 The pixel separation unit includes:
An insulating layer covering the inner surface of the trench;
The first light shielding portion is formed so as to bury the inside of the trench through the insulating layer.
The solid-state imaging device according to claim 1.
前記トレンチの内側の面を被覆する第１絶縁膜と、
前記第１絶縁膜を介在して前記トレンチの内側の面を被覆する第２絶縁膜と
を含み、
前記第１絶縁膜は、屈折率が前記半導体基板と前記第２絶縁膜との間の材料を用いて形成されている、
請求項２に記載の固体撮像装置。 The insulating layer is
A first insulating film covering an inner surface of the trench;
A second insulating film covering the inner surface of the trench with the first insulating film interposed therebetween,
The first insulating film is formed using a material having a refractive index between the semiconductor substrate and the second insulating film.
The solid-state imaging device according to claim 2.
請求項１に記載の固体撮像装置。 The trench is formed so that the width on the incident surface side in the semiconductor substrate is wider than the width on the surface opposite to the incident surface.
The solid-state imaging device according to claim 1.
請求項１に記載の固体撮像装置。 The second light shielding portion is formed so as to be located within a range of a portion where the trench is located on a surface on the incident surface side of the semiconductor substrate.
The solid-state imaging device according to claim 1.
請求項５に記載の固体撮像装置。 The second light-shielding portion is formed so that a width in a peripheral portion of the pixel region is narrower than a width in a central portion of the pixel region.
The solid-state imaging device according to claim 5.
前記光電変換部において信号電荷を蓄積する半導体領域とは異なる導電型の不純物が拡散された画素分離拡散層
を有する、
請求項１に記載の固体撮像装置。 The pixel separation unit includes:
A pixel isolation diffusion layer in which impurities of a conductivity type different from the semiconductor region for accumulating signal charges in the photoelectric conversion unit are diffused;
The solid-state imaging device according to claim 1.
請求項１に記載の固体撮像装置。 The trench is formed so that the center of the trench is shifted more to the periphery side of the pixel region than the center of the pixel region in the periphery of the center of the pixel region.
The solid-state imaging device according to claim 1.
請求項８に記載の固体撮像装置。 The first light-shielding part is formed so that the center of the first light-shielding part is shifted more toward the periphery of the pixel area with respect to the center of the pixel separating part in the periphery than the center of the pixel area. Being
The solid-state imaging device according to claim 8.
請求項９に記載の固体撮像装置。 Each of the first light-shielding part and the second light-shielding part is formed so that the central axis of the first light-shielding part and the central axis of the second light-shielding part are coincident with each other.
The solid-state imaging device according to claim 9.
前記光電変換部において信号電荷を蓄積する半導体領域とは異なる導電型の不純物が拡散された画素分離拡散層
を有し、
前記トレンチは、前記半導体基板において前記画素分離拡散層が形成された部分に形成されている、
請求項８に記載の固体撮像装置。 The pixel separation unit includes:
A pixel isolation diffusion layer in which impurities of a conductivity type different from the semiconductor region for accumulating signal charges in the photoelectric conversion unit are diffused;
The trench is formed in a portion where the pixel isolation diffusion layer is formed in the semiconductor substrate.
The solid-state imaging device according to claim 8.
請求項１に記載の固体撮像装置。 In the semiconductor substrate, the trench is formed so as to penetrate between a surface on the incident surface side and a surface opposite to the incident surface.
The solid-state imaging device according to claim 1.
請求項１２に記載の固体撮像装置。 The first light shielding portion is formed so as to penetrate between a surface on the incident surface side and a surface opposite to the incident surface in the semiconductor substrate.
The solid-state imaging device according to claim 12.
前記半導体基板において前記入射面とは反対側の面にて、前記画素トランジスタを被覆するように設けられている配線層と
を有する、
請求項１に記載の固体撮像装置。 A pixel transistor that is provided on a surface opposite to the incident surface in the semiconductor substrate, and that outputs a signal charge generated by the photoelectric conversion unit as an electric signal;
A wiring layer provided to cover the pixel transistor on a surface opposite to the incident surface in the semiconductor substrate;
The solid-state imaging device according to claim 1.
請求項１４に記載の固体撮像装置。 The first light-shielding portion penetrates between the surface on the incident surface side and the surface opposite to the incident surface in the semiconductor substrate, and the wiring provided in the insulating layer in the wiring layer It is connected,
The solid-state imaging device according to claim 14.
を含み、
前記カラーフィルタは、
互いに異なる波長範囲の光について透過率が高い複数種のフィルタ層が、前記複数の画素のそれぞれに対応して互いに隣接して配置されている、
請求項１に記載の固体撮像装置。 A color filter that transmits the incident light to the light receiving surface;
The color filter is
A plurality of types of filter layers having high transmittance for light in different wavelength ranges are disposed adjacent to each other in correspondence with each of the plurality of pixels.
The solid-state imaging device according to claim 1.
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に画素分離部を設ける画素分離部形成工程と
を有し、
前記画素分離部形成工程では、
前記半導体基板の前記画素分離部において前記入射面側に形成されたトレンチの内部に第１遮光部を設けると共に、前記半導体基板の前記入射面側の面上であって前記第１遮光部の前記入射面側に第２遮光部を少なくとも設け、
前記第２遮光部の形成工程では、前記画素領域の中心よりも周辺において、前記第２遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように、前記第２遮光部を形成する、
固体撮像装置の製造方法。 A photoelectric conversion unit forming step of providing a plurality of photoelectric conversion units that receive incident light on a light receiving surface in the semiconductor substrate so as to correspond to each of a plurality of pixels arranged at intervals in a pixel region of the semiconductor substrate;
A pixel separation portion forming step of providing a pixel separation portion inside the semiconductor substrate so as to be interposed between the plurality of pixels in the pixel region,
In the pixel separation portion forming step,
A first light-shielding portion is provided inside a trench formed on the incident surface side in the pixel separation portion of the semiconductor substrate, and the first light-shielding portion is on the surface of the semiconductor substrate on the incident surface side. Providing at least a second light-shielding portion on the incident surface side;
In the step of forming the second light-shielding portion, the center of the second light-shielding portion is shifted more toward the periphery of the pixel region than the center of the pixel separation portion in the periphery of the pixel region. Forming the second light shielding part,
Manufacturing method of solid-state imaging device.
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部と
を有し、
前記画素分離部は、
前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第１遮光部と、
前記半導体基板の前記入射面側の面上であって、前記第１遮光部の前記入射面側に設けられている第２遮光部と
を少なくとも含み、
前記第２遮光部は、前記画素領域の中心よりも周辺において、当該第２遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
電子機器。 In correspondence with each of a plurality of pixels arranged at intervals in the pixel region of the semiconductor substrate, a plurality are provided inside the semiconductor substrate, and a photoelectric conversion unit that receives incident light at a light receiving surface;
A pixel separation portion provided inside the semiconductor substrate so as to be interposed between the plurality of pixels in the pixel region;
The pixel separation unit includes:
A first light shielding portion provided inside a trench formed on the incident surface side of the semiconductor substrate;
At least a second light-shielding portion provided on the light-incident surface side of the first light-shielding portion on the surface of the semiconductor substrate on the light-incident surface side,
The second light-shielding part is formed so that the center of the second light-shielding part is shifted more toward the periphery of the pixel area than the center of the pixel separation part in the periphery of the center of the pixel area. Being
Electronics.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011030840A JP2012169530A (en) | 2011-02-16 | 2011-02-16 | Solid state image sensor, manufacturing method therefor, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011030840A JP2012169530A (en) | 2011-02-16 | 2011-02-16 | Solid state image sensor, manufacturing method therefor, and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012169530A true JP2012169530A (en) | 2012-09-06 |
Family
ID=46973386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011030840A Pending JP2012169530A (en) | 2011-02-16 | 2011-02-16 | Solid state image sensor, manufacturing method therefor, and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012169530A (en) |
Cited By (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444098A (en) * | 1987-08-12 | 1989-02-16 | Fujikura Ltd | Superconducting electromagnetic shielding material |
| JP2013175494A (en) * | 2011-03-02 | 2013-09-05 | Sony Corp | Solid state imaging device, method of fabricating solid state imaging device, and electronic instrument |
| JP2014120610A (en) * | 2012-12-17 | 2014-06-30 | Olympus Corp | Solid-state image sensor |
| KR101461804B1 (en) | 2012-10-23 | 2014-11-13 | 가부시끼가이샤 도시바 | Manufacturing method of solid state image pick-up device and solid state image pick-up device |
| JP2014229810A (en) * | 2013-05-24 | 2014-12-08 | ソニー株式会社 | Solid-state imaging device, and electronic apparatus |
| WO2015001987A1 (en) * | 2013-07-03 | 2015-01-08 | ソニー株式会社 | Solid-state imaging device, method for manufacturing same, and electronic apparatus |
| KR101543099B1 (en) | 2013-07-31 | 2015-08-07 | 가부시끼가이샤 도시바 | Solid state imaging device, and method of manufacturing solid state imaging device |
| JP2015162679A (en) * | 2014-02-27 | 2015-09-07 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | Image sensor having trench including negative charge material and method of fabricating the same |
| JP2016092178A (en) * | 2014-11-04 | 2016-05-23 | 株式会社リコー | Solid state imaging device |
| JP2017055127A (en) * | 2016-10-28 | 2017-03-16 | ソニー株式会社 | Solid state image sensor, and electronic apparatus |
| JP2017076684A (en) * | 2015-10-14 | 2017-04-20 | ソニーセミコンダクタソリューションズ株式会社 | Imaging element and imaging device |
| WO2017159361A1 (en) * | 2016-03-15 | 2017-09-21 | ソニー株式会社 | Solid-state imaging element and electronic device |
| KR20180004061A (en) * | 2013-09-27 | 2018-01-10 | 소니 주식회사 | Image pickup element, method of manufacturing image pickup element, and electronic apparatus |
| JP2018088532A (en) * | 2017-12-28 | 2018-06-07 | ソニー株式会社 | Solid-state imaging element and electronic device |
| JP2018093234A (en) * | 2013-07-03 | 2018-06-14 | ソニー株式会社 | Solid state image sensor and manufacturing method thereof |
| JP2018129525A (en) * | 2018-03-28 | 2018-08-16 | ソニー株式会社 | Solid state image sensor, and electronic apparatus |
| JP2018201054A (en) * | 2013-11-06 | 2018-12-20 | ソニー株式会社 | Semiconductor device, solid state imaging element, and electronic apparatus |
| US10224359B2 (en) | 2012-03-22 | 2019-03-05 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
| US10229951B2 (en) | 2010-04-21 | 2019-03-12 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US10269861B2 (en) | 2011-06-09 | 2019-04-23 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US10347682B2 (en) | 2013-06-29 | 2019-07-09 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| JP2019122045A (en) * | 2018-01-09 | 2019-07-22 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | Image sensors |
| US10361083B2 (en) | 2004-09-24 | 2019-07-23 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US10374109B2 (en) | 2001-05-25 | 2019-08-06 | President And Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| JP2019134186A (en) * | 2018-03-28 | 2019-08-08 | ソニー株式会社 | Solid state image sensor |
| US10411053B2 (en) | 2014-06-11 | 2019-09-10 | Sony Corporation | Solid state imaging element and electronic device to obtain high sensitivity of light on a long wavelength side |
| JP2019530215A (en) * | 2016-09-23 | 2019-10-17 | アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． | Laminated back-illuminated SPAD array |
| US10505054B2 (en) | 2010-06-18 | 2019-12-10 | Sionyx, Llc | High speed photosensitive devices and associated methods |
| WO2020017338A1 (en) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | Light receiving element and range finding module |
| WO2020017343A1 (en) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | Light-receiving element and distance measurement module |
| WO2020017344A1 (en) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | Light receiving element and range finding module |
| US10656251B1 (en) | 2017-01-25 | 2020-05-19 | Apple Inc. | Signal acquisition in a SPAD detector |
| US10801886B2 (en) | 2017-01-25 | 2020-10-13 | Apple Inc. | SPAD detector having modulated sensitivity |
| JP2020181947A (en) * | 2019-04-26 | 2020-11-05 | キヤノン株式会社 | Photoelectric conversion device, imaging system, and mobile body |
| JP2021005655A (en) * | 2019-06-26 | 2021-01-14 | キヤノン株式会社 | Photoelectric conversion device and apparatus |
| CN112349737A (en) * | 2020-10-27 | 2021-02-09 | 武汉新芯集成电路制造有限公司 | Semiconductor device, forming method thereof and image sensor |
| US10962628B1 (en) | 2017-01-26 | 2021-03-30 | Apple Inc. | Spatial temporal weighting in a SPAD detector |
| JP2021086881A (en) * | 2019-11-26 | 2021-06-03 | キヤノン株式会社 | Photoelectric conversion device, manufacturing method for photoelectric conversion device, and apparatus |
| WO2021131844A1 (en) * | 2019-12-25 | 2021-07-01 | ソニーセミコンダクタソリューションズ株式会社 | Light-receiving element and light-receiving device |
| US11233966B1 (en) | 2018-11-29 | 2022-01-25 | Apple Inc. | Breakdown voltage monitoring for avalanche diodes |
| US11476372B1 (en) | 2020-05-13 | 2022-10-18 | Apple Inc. | SPAD-based photon detectors with multi-phase sampling TDCs |
| WO2022224501A1 (en) * | 2021-04-20 | 2022-10-27 | ソニーセミコンダクタソリューションズ株式会社 | Light detection apparatus and electronic device |
| WO2023074157A1 (en) * | 2021-10-27 | 2023-05-04 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device |
| WO2024014145A1 (en) * | 2022-07-12 | 2024-01-18 | ソニーセミコンダクタソリューションズ株式会社 | Light detection device and electronic apparatus |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115581A (en) * | 2001-10-03 | 2003-04-18 | Sony Corp | Solid state image sensor and its manufacturing method |
| JP2006304364A (en) * | 2006-07-26 | 2006-11-02 | Matsushita Electric Ind Co Ltd | Solid-state imaging apparatus |
| JP2009088030A (en) * | 2007-09-27 | 2009-04-23 | Fujifilm Corp | Backside irradiation-type imaging device |
| JP2009164385A (en) * | 2008-01-08 | 2009-07-23 | Fujifilm Corp | Imaging device of rear face irradiation type |
| JP2011003860A (en) * | 2009-06-22 | 2011-01-06 | Sony Corp | Solid-state imaging device and manufacturing method thereof, and electronic apparatus |
-
2011
- 2011-02-16 JP JP2011030840A patent/JP2012169530A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115581A (en) * | 2001-10-03 | 2003-04-18 | Sony Corp | Solid state image sensor and its manufacturing method |
| JP2006304364A (en) * | 2006-07-26 | 2006-11-02 | Matsushita Electric Ind Co Ltd | Solid-state imaging apparatus |
| JP2009088030A (en) * | 2007-09-27 | 2009-04-23 | Fujifilm Corp | Backside irradiation-type imaging device |
| JP2009164385A (en) * | 2008-01-08 | 2009-07-23 | Fujifilm Corp | Imaging device of rear face irradiation type |
| JP2011003860A (en) * | 2009-06-22 | 2011-01-06 | Sony Corp | Solid-state imaging device and manufacturing method thereof, and electronic apparatus |
Cited By (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444098A (en) * | 1987-08-12 | 1989-02-16 | Fujikura Ltd | Superconducting electromagnetic shielding material |
| US10374109B2 (en) | 2001-05-25 | 2019-08-06 | President And Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US10741399B2 (en) | 2004-09-24 | 2020-08-11 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US10361083B2 (en) | 2004-09-24 | 2019-07-23 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US10229951B2 (en) | 2010-04-21 | 2019-03-12 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US10505054B2 (en) | 2010-06-18 | 2019-12-10 | Sionyx, Llc | High speed photosensitive devices and associated methods |
| JP2013175494A (en) * | 2011-03-02 | 2013-09-05 | Sony Corp | Solid state imaging device, method of fabricating solid state imaging device, and electronic instrument |
| US10269861B2 (en) | 2011-06-09 | 2019-04-23 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US10224359B2 (en) | 2012-03-22 | 2019-03-05 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
| KR101461804B1 (en) | 2012-10-23 | 2014-11-13 | 가부시끼가이샤 도시바 | Manufacturing method of solid state image pick-up device and solid state image pick-up device |
| JP2014120610A (en) * | 2012-12-17 | 2014-06-30 | Olympus Corp | Solid-state image sensor |
| US10319769B2 (en) | 2013-05-24 | 2019-06-11 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| US20160211304A1 (en) * | 2013-05-24 | 2016-07-21 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| US11894406B2 (en) | 2013-05-24 | 2024-02-06 | Sony Group Corporation | Solid-state imaging device and electronic apparatus |
| CN106847843A (en) * | 2013-05-24 | 2017-06-13 | 索尼公司 | Imaging device and electronic equipment |
| JP2014229810A (en) * | 2013-05-24 | 2014-12-08 | ソニー株式会社 | Solid-state imaging device, and electronic apparatus |
| US10615207B2 (en) | 2013-05-24 | 2020-04-07 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| US9570501B2 (en) | 2013-05-24 | 2017-02-14 | Sony Corporation | Sold-state imaging device and electronic apparatus |
| US9893106B2 (en) | 2013-05-24 | 2018-02-13 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| US11569286B2 (en) | 2013-05-24 | 2023-01-31 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| US11069737B2 (en) | 2013-06-29 | 2021-07-20 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| US10347682B2 (en) | 2013-06-29 | 2019-07-09 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| US11570387B2 (en) | 2013-07-03 | 2023-01-31 | Sony Group Corporation | Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus |
| WO2015001987A1 (en) * | 2013-07-03 | 2015-01-08 | ソニー株式会社 | Solid-state imaging device, method for manufacturing same, and electronic apparatus |
| US10855893B2 (en) | 2013-07-03 | 2020-12-01 | Sony Corporation | Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus |
| US10044918B2 (en) | 2013-07-03 | 2018-08-07 | Sony Corporation | Solid-state imaging device having an anti-reflection feature and method for manufacturing the same |
| KR102179733B1 (en) * | 2013-07-03 | 2020-11-17 | 소니 주식회사 | Solid-state imaging device, method for manufacturing same, and electronic apparatus |
| KR102425588B1 (en) * | 2013-07-03 | 2022-07-28 | 소니그룹주식회사 | Solid-state imaging device, method for manufacturing same, and electronic apparatus |
| US10771664B2 (en) | 2013-07-03 | 2020-09-08 | Sony Corporation | Solid-state imaging device with uneven structures and the method for manufacturing the same, and electronic apparatus |
| US10326920B2 (en) | 2013-07-03 | 2019-06-18 | Sony Corporation | Solid-state imaging device and method for manufacturing the same, and electronic apparatus |
| JP2018093234A (en) * | 2013-07-03 | 2018-06-14 | ソニー株式会社 | Solid state image sensor and manufacturing method thereof |
| JP7290185B2 (en) | 2013-07-03 | 2023-06-13 | ソニーグループ株式会社 | Photodetector and manufacturing method thereof |
| KR20200074257A (en) * | 2013-07-03 | 2020-06-24 | 소니 주식회사 | Solid-state imaging device, method for manufacturing same, and electronic apparatus |
| KR20200006185A (en) * | 2013-07-03 | 2020-01-17 | 소니 주식회사 | Solid-state imaging device, method for manufacturing same, and electronic apparatus |
| US11076078B2 (en) | 2013-07-03 | 2021-07-27 | Sony Corporation | Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus |
| JP2022075774A (en) * | 2013-07-03 | 2022-05-18 | ソニーグループ株式会社 | Photodetection device and manufacturing method for the same |
| US10412287B2 (en) | 2013-07-03 | 2019-09-10 | Sony Corporation | Solid-state imaging device and method for manufacturing electronic apparatus |
| US9819846B2 (en) | 2013-07-03 | 2017-11-14 | Sony Corporation | Solid-state imaging device having a moth-eye structure and light blocking portions, method for manufacturing the same, and electronic apparatus |
| JP2015029054A (en) * | 2013-07-03 | 2015-02-12 | ソニー株式会社 | Solid state image pickup device, manufacturing method thereof and electronic apparatus |
| KR101543099B1 (en) | 2013-07-31 | 2015-08-07 | 가부시끼가이샤 도시바 | Solid state imaging device, and method of manufacturing solid state imaging device |
| US9165962B2 (en) | 2013-07-31 | 2015-10-20 | Kabushiki Kaisha Toshiba | Solid state imaging device |
| US11862652B2 (en) | 2013-09-27 | 2024-01-02 | Sony Group Corporation | Image pickup element, method of manufacturing image pickup element, and electronic apparatus |
| US11557623B2 (en) | 2013-09-27 | 2023-01-17 | Sony Corporation | Image pickup element, method of manufacturing image pickup element, and electronic apparatus |
| KR102183352B1 (en) | 2013-09-27 | 2020-11-26 | 소니 주식회사 | Image pickup element, method of manufacturing image pickup element, and electronic apparatus |
| KR20180004061A (en) * | 2013-09-27 | 2018-01-10 | 소니 주식회사 | Image pickup element, method of manufacturing image pickup element, and electronic apparatus |
| US10950644B2 (en) | 2013-09-27 | 2021-03-16 | Sony Corporation | Image pickup element, method of manufacturing image pickup element, and electronic apparatus |
| JP2018201054A (en) * | 2013-11-06 | 2018-12-20 | ソニー株式会社 | Semiconductor device, solid state imaging element, and electronic apparatus |
| JP2015162679A (en) * | 2014-02-27 | 2015-09-07 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | Image sensor having trench including negative charge material and method of fabricating the same |
| US10411053B2 (en) | 2014-06-11 | 2019-09-10 | Sony Corporation | Solid state imaging element and electronic device to obtain high sensitivity of light on a long wavelength side |
| US11329080B2 (en) | 2014-06-11 | 2022-05-10 | Sony Corporation | Solid state imaging element and electronic device |
| US11081508B2 (en) | 2014-06-11 | 2021-08-03 | Sony Corporation | Solid state imaging element and electronic device |
| JP2016092178A (en) * | 2014-11-04 | 2016-05-23 | 株式会社リコー | Solid state imaging device |
| US10861893B2 (en) | 2015-10-14 | 2020-12-08 | Sony Semiconductor Solutions Corporation | Imaging element and imaging apparatus |
| JP2017076684A (en) * | 2015-10-14 | 2017-04-20 | ソニーセミコンダクタソリューションズ株式会社 | Imaging element and imaging device |
| WO2017159361A1 (en) * | 2016-03-15 | 2017-09-21 | ソニー株式会社 | Solid-state imaging element and electronic device |
| US10692910B2 (en) | 2016-03-15 | 2020-06-23 | Sony Corporation | Solid-state imaging element and electronic device |
| US10658419B2 (en) | 2016-09-23 | 2020-05-19 | Apple Inc. | Stacked backside illuminated SPAD array |
| US11271031B2 (en) | 2016-09-23 | 2022-03-08 | Apple Inc. | Back-illuminated single-photon avalanche diode |
| JP2019530215A (en) * | 2016-09-23 | 2019-10-17 | アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． | Laminated back-illuminated SPAD array |
| CN109716525B (en) * | 2016-09-23 | 2020-06-09 | 苹果公司 | Stacked back side illumination SPAD array |
| JP2017055127A (en) * | 2016-10-28 | 2017-03-16 | ソニー株式会社 | Solid state image sensor, and electronic apparatus |
| US10801886B2 (en) | 2017-01-25 | 2020-10-13 | Apple Inc. | SPAD detector having modulated sensitivity |
| US10928492B2 (en) | 2017-01-25 | 2021-02-23 | Apple Inc. | Management of histogram memory for a single-photon avalanche diode detector |
| US10656251B1 (en) | 2017-01-25 | 2020-05-19 | Apple Inc. | Signal acquisition in a SPAD detector |
| US10962628B1 (en) | 2017-01-26 | 2021-03-30 | Apple Inc. | Spatial temporal weighting in a SPAD detector |
| JP2018088532A (en) * | 2017-12-28 | 2018-06-07 | ソニー株式会社 | Solid-state imaging element and electronic device |
| US11631710B2 (en) | 2018-01-09 | 2023-04-18 | Samsung Electronics Co., Ltd. | Image sensors |
| JP7290418B2 (en) | 2018-01-09 | 2023-06-13 | 三星電子株式会社 | image sensor |
| JP2019122045A (en) * | 2018-01-09 | 2019-07-22 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | Image sensors |
| JP2019134186A (en) * | 2018-03-28 | 2019-08-08 | ソニー株式会社 | Solid state image sensor |
| JP2018129525A (en) * | 2018-03-28 | 2018-08-16 | ソニー株式会社 | Solid state image sensor, and electronic apparatus |
| US11378659B2 (en) | 2018-07-18 | 2022-07-05 | Sony Semiconductor Solutions Corporation | Light reception device and distance measurement module |
| JPWO2020017344A1 (en) * | 2018-07-18 | 2021-08-19 | ソニーセミコンダクタソリューションズ株式会社 | Light receiving element and ranging module |
| WO2020017343A1 (en) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | Light-receiving element and distance measurement module |
| US11362126B2 (en) | 2018-07-18 | 2022-06-14 | Sony Semiconductor Solutions Corporation | Light reception device and distance measurement module |
| JP7279014B2 (en) | 2018-07-18 | 2023-05-22 | ソニーセミコンダクタソリューションズ株式会社 | Light receiving element and ranging module |
| WO2020017338A1 (en) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | Light receiving element and range finding module |
| WO2020017344A1 (en) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | Light receiving element and range finding module |
| JP7395462B2 (en) | 2018-07-18 | 2023-12-11 | ソニーセミコンダクタソリューションズ株式会社 | Photodetector and ranging module |
| JPWO2020017343A1 (en) * | 2018-07-18 | 2021-08-19 | ソニーセミコンダクタソリューションズ株式会社 | Light receiving element and ranging module |
| US11233966B1 (en) | 2018-11-29 | 2022-01-25 | Apple Inc. | Breakdown voltage monitoring for avalanche diodes |
| JP2021100136A (en) * | 2019-04-26 | 2021-07-01 | ソニーグループ株式会社 | Solid-state imaging device and electronic device |
| JP7180706B2 (en) | 2019-04-26 | 2022-11-30 | ソニーグループ株式会社 | Solid-state imaging device and electronic equipment |
| JP7346072B2 (en) | 2019-04-26 | 2023-09-19 | キヤノン株式会社 | Photoelectric conversion device, imaging system, and mobile object |
| JP2020181947A (en) * | 2019-04-26 | 2020-11-05 | キヤノン株式会社 | Photoelectric conversion device, imaging system, and mobile body |
| JP2021005655A (en) * | 2019-06-26 | 2021-01-14 | キヤノン株式会社 | Photoelectric conversion device and apparatus |
| JP2021086881A (en) * | 2019-11-26 | 2021-06-03 | キヤノン株式会社 | Photoelectric conversion device, manufacturing method for photoelectric conversion device, and apparatus |
| WO2021131844A1 (en) * | 2019-12-25 | 2021-07-01 | ソニーセミコンダクタソリューションズ株式会社 | Light-receiving element and light-receiving device |
| US11476372B1 (en) | 2020-05-13 | 2022-10-18 | Apple Inc. | SPAD-based photon detectors with multi-phase sampling TDCs |
| CN112349737A (en) * | 2020-10-27 | 2021-02-09 | 武汉新芯集成电路制造有限公司 | Semiconductor device, forming method thereof and image sensor |
| CN112349737B (en) * | 2020-10-27 | 2024-03-22 | 武汉新芯集成电路制造有限公司 | Semiconductor device, forming method thereof and image sensor |
| WO2022224501A1 (en) * | 2021-04-20 | 2022-10-27 | ソニーセミコンダクタソリューションズ株式会社 | Light detection apparatus and electronic device |
| WO2023074157A1 (en) * | 2021-10-27 | 2023-05-04 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device |
| WO2024014145A1 (en) * | 2022-07-12 | 2024-01-18 | ソニーセミコンダクタソリューションズ株式会社 | Light detection device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012169530A (en) | Solid state image sensor, manufacturing method therefor, and electronic apparatus | |
| KR101893325B1 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
| KR101861964B1 (en) | Solid-state imaging device, method of manufacturing the same, and electronic equipment | |
| JP5708025B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
| JP5810551B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
| JP5644177B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
| JP4751865B2 (en) | Back-illuminated solid-state imaging device and manufacturing method thereof | |
| WO2011142065A1 (en) | Solid-state image pickup device and method for manufacturing same | |
| JP2015065270A (en) | Solid state image pickup device and manufacturing method of the same, and electronic apparatus | |
| JP5547260B2 (en) | Solid-state imaging device | |
| JP2009206356A (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2014022649A (en) | Solid-state image sensor, imaging device, and electronic apparatus | |
| JP6663887B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic device | |
| JP2012099743A (en) | Solid-state imaging device and manufacturing method therefor | |
| JP4893244B2 (en) | Solid-state image sensor | |
| JP2013016702A (en) | Solid-state imaging device and camera module | |
| JP6176313B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
| JP6048483B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
| JP7008054B2 (en) | Photoelectric converters and equipment | |
| KR20100045239A (en) | Cmos image sensor having different refraction index insulation layer for prevention crosstalk and method for manufacturing the same | |
| JP2008028101A (en) | Solid-state imaging element and its manufacturing method | |
| JP2011238636A (en) | Solid-state imaging device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150317 |