JP2014049575A - 撮像素子、撮像装置、製造装置および方法 - Google Patents

撮像素子、撮像装置、製造装置および方法 Download PDF

Info

Publication number
JP2014049575A
JP2014049575A JP2012190661A JP2012190661A JP2014049575A JP 2014049575 A JP2014049575 A JP 2014049575A JP 2012190661 A JP2012190661 A JP 2012190661A JP 2012190661 A JP2012190661 A JP 2012190661A JP 2014049575 A JP2014049575 A JP 2014049575A
Authority
JP
Japan
Prior art keywords
light
width
waveguide
pixel
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012190661A
Other languages
English (en)
Inventor
Yoshiaki Masuda
佳明 桝田
Kenji Matsunuma
健司 松沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012190661A priority Critical patent/JP2014049575A/ja
Priority to CN201310350629.4A priority patent/CN103681710B/zh
Priority to US13/972,019 priority patent/US10373994B2/en
Publication of JP2014049575A publication Critical patent/JP2014049575A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

【課題】ノイズ成分の発生を抑制することができるようにする。
【解決手段】本技術の撮像素子は、複数画素のそれぞれにおいて、入射光を受光する受光部と、前記入射光を光入射面から前記受光部へ導く導波路と、前記光入射面と前記受光部の間において前記入射光を遮る遮光部とを備え、前記遮光部は、前記導波路の光出力面近傍に開口部を有し、前記受光部は、前記導波路および前記開口部を介して入射される前記入射光を受光し、前記導波路のコアの幅、および前記開口部の幅は、前記入射光の波長が長い画素程、広く形成される。本技術は、例えば、撮像素子、撮像装置、製造装置および方法に適用することができる。
【選択図】図３

Description

本技術は、撮像素子、撮像装置、製造装置および方法に関し、特に、ノイズ成分の発生を抑制することができるようにした撮像素子、撮像装置、製造装置および方法に関する。
従来、入射光を光電変換する撮像素子において、オンチップレンズやインナーレンズによって入射光を集光し、導波路内に閉じ込めてセンサ（受光部）へ導く技術が用いられてきた。このような導波路構造を備えた撮像素子においても、画素微細化に伴い集光特性の悪化が問題になっている。
例えば、微細化による可視光の回折限界のため、レンズから導波路に導くこと、導波路内に閉じ込めること、導波路コア部と遮光材開口部からの回折光を制御すること等が困難となっていた。より具体的には、隣接画素からの斜め入射によるノイズ（スミアや混色）の発生や、導波路コア部と遮光材開口部からの回折によるノイズの発生が、微細化により増大し易くなっていた。
そこで、色毎に遮光材開口部の開口幅を変える構造が考えられた（例えば、特許文献１参照）。また、色毎に導波路コア幅を変える構造があった（例えば、特許文献２参照）。
特開２０１０−９３０８１号公報 特開２０１１−２３４５５号公報
しかしながら、特許文献１記載の遮光材開口幅を変える構造では、実際の画素微細化技術に対してはノイズ成分の抑制量は極わずかであり、実質的に、ノイズ成分の発生を抑制することは困難であった。また、特許文献２記載の導波路コア幅を変える構造は感度改善が目的であり、ノイズ成分の発生を抑制することができなかった。
本技術は、このような状況に鑑みて提案されたものであり、ノイズ成分の発生を抑制することを目的とする。
本技術の一側面は、複数画素のそれぞれにおいて、入射光を受光する受光部と、前記入射光を光入射面から前記受光部へ導く導波路と、前記光入射面と前記受光部の間において前記入射光を遮る遮光部とを備え、前記遮光部は、前記導波路の光出力面近傍に開口部を有し、前記受光部は、前記導波路および前記開口部を介して入射される前記入射光を受光し、前記導波路のコアの幅、および前記開口部の幅は、前記入射光の波長が長い画素程、広く形成される撮像素子である。
前記コアの幅および前記開口部の幅は、前記開口部を通過し、前記受光部の外に入射する斜め入射光を前記遮光部により遮光し、かつ、前記開口部両端における回折光の光量が小さくなるような広さに形成されるようにすることができる。
前記導波路の光出力面における前記コアの幅が、前記入射光の波長が長い画素程、広く形成されるようにすることができる。
前記導波路の光入射面における前記コアの幅は、前記導波路の光出力面における前記コアの幅とは異なる広さに形成されるようにすることができる。
前記導波路の光入射面における前記コアの幅は、前記入射光の波長が長い画素程、広く形成されるようにすることができる。
前記導波路の光入射面における前記コアの幅は、前記入射光の波長が短い画素程、広く形成されるようにすることができる。
前記導波路の光入射面における前記コアの幅は、前記入射光の波長に関わらず所定の広さに形成されるようにすることができる。
前記コアの中心は、前記開口部の中心を基準とする、前記入射光の波長域毎に定められた位置に形成されるようにすることができる。
前記コアの中心および前記開口部の中心は、画素の中心を基準とする、前記入射光の波長域毎に定められた位置に形成されるようにすることができる。
前記導波路は、屈折率が大きな前記コアと、前記コア周囲に形成される、前記コアより屈折率が小さなクラッドよりなるようにすることができる。
前記クラッドは複数層よりなり、前記導波路の内側の層ほど屈折率が小さいようにすることができる。
前記開口部と前記受光部との間に反射防止膜を備えるようにすることができる。
前記反射防止膜は、前記コアの幅に応じた広さに形成されるようにすることができる。
前記コアの中心および前記開口部の中心の、前記受光部の中心を基準とする位置は、光電変換領域における当該画素の位置に応じて瞳補正されるようにすることができる。
前記入射光を集光する集光レンズと、前記集光レンズを透過した前記入射光より所定の波長域成分を抽出するフィルタとをさらに備え、前記集光レンズおよび前記フィルタを透過した、前記波長域成分の入射光が前記導波路に入射されるようにすることができる。
本技術の他の側面は、複数画素のそれぞれにおいて、入射光を受光する受光部と、前記入射光を光入射面から前記受光部へ導く導波路と、前記光入射面と前記受光部の間において前記入射光を遮る遮光部とを備え、前記遮光部は、前記導波路の光出力面近傍に開口部を有し、前記受光部は、前記導波路および前記開口部を介して入射される前記入射光を受光し、前記導波路のコアの幅、および前記開口部の幅は、前記入射光の波長が長い画素程、広く形成される撮像素子と、前記撮像素子において光電変換された被写体の画像を画像処理する画像処理部とを備える撮像装置である。
本技術のさらに他の側面は、撮像素子を製造する製造装置であって、遮光材とクラッドが積層される前記撮像素子に対して、入射光の波長が長い画素程、前記遮光材および前記クラッドをエッチングするように、レジストをパターニングするパターニング部と、前記パターニング部によりパターニングされた前記レジストに基づいて前記遮光材および前記クラッドをエッチングするエッチング部と、前記エッチング部によりエッチングされた前記撮像素子表面にクラッドを成膜するクラッド成膜部と、前記エッチング部によりエッチングされた部分に、導波路のコアとなる高屈折率材料を埋め込む埋め込み部とを備える製造装置である。
本技術のさらに他の側面は、また、撮像素子を製造する製造装置の製造方法であって、前記製造装置が、遮光材とクラッドが積層される前記撮像素子に対して、入射光の波長が長い画素程、前記遮光材および前記クラッドをエッチングするように、レジストをパターニングし、前記レジストに基づいて前記遮光材および前記クラッドをエッチングし、エッチングされた前記撮像素子表面にクラッドを成膜し、エッチングされた部分に導波路のコアとなる高屈折率材料を埋め込む製造方法である。
前記クラッドを成膜する前に前記遮光材を加工し、前記入射光の波長が長い画素程、前記遮光材の薄い部分の幅が広くなるようにすることができる。
凹凸材料を成膜し、前記入射光の波長が長い画素程、前記凹凸材料の薄い部分の幅が広くなるように加工し、加工された前記凹凸材表面に、前記遮光材および前記クラッドを成膜するようにすることができる。
本技術の一側面においては、複数画素のそれぞれにおいて、入射光を受光する受光部と、入射光を光入射面から受光部へ導く導波路と、光入射面と受光部の間において入射光を遮る遮光部とが備えられ、遮光部において、導波路の光出力面近傍に開口部が設けられ、受光部において、導波路および開口部を介して入射される入射光が受光され、導波路のコアの幅、および開口部の幅が、入射光の波長が長い画素程、広く形成される。
本技術の他の側面においては、複数画素のそれぞれにおいて、入射光を受光する受光部と、入射光を光入射面から受光部へ導く導波路と、光入射面と受光部の間において入射光を遮る遮光部とが備えられ、遮光部においては、導波路の光出力面近傍に開口部が設けられ、受光部においては、導波路および開口部を介して入射される入射光が受光され、導波路のコアの幅、および開口部の幅が、入射光の波長が長い画素程、広く形成される撮像素子と、撮像素子において光電変換された被写体の画像を画像処理する画像処理部とが備えられる。
本技術のさらに他の側面においては、遮光材とクラッドが積層される撮像素子に対して、入射光の波長が長い画素程、遮光材およびクラッドをエッチングするように、レジストがパターニングされ、パターニングされたレジストに基づいて遮光材およびクラッドがエッチングされ、エッチングされた撮像素子表面にクラッドが成膜され、エッチングされた部分に、導波路のコアとなる高屈折率材料が埋め込まれる。
本技術によれば、画像を処理することが出来る。特に、ノイズ成分の増大を抑制することができる。
CCDイメージセンサの要部の概略平面図である。 CCDイメージセンサの断面の例を示す図である。 CCDイメージセンサの断面の例を示す図である。 ノイズの発生について説明する図である。 感度について説明する図である。 色ムラについて説明する図である。 コア幅の例を示す図である。 感度について説明する図である。 コア幅の例を示す図である。 集光の様子について説明する図である。 導波路コアの位置の例を示す図である。 導波路コアと開口部の位置の例を示す図である。 回折の様子の例を説明する図である。 製造装置の主な構成例を示すブロック図である。 製造処理の流れの例を説明するフローチャートである。 製造の様子の例を説明する図である。 クラッドの屈折率の例について説明する図である。 反射防止膜の広さの例について説明する図である。 瞳補正の例を説明する図である。 CMOSイメージセンサの断面の例を示す図である。 製造装置の主な構成例を示すブロック図である。 製造処理の流れの例を説明するフローチャートである。 製造の様子の例を説明する図である。 CMOSイメージセンサの断面の例を示す図である。 製造装置の主な構成例を示すブロック図である。 製造処理の流れの例を説明するフローチャートである。 製造の様子の例を説明する図である。 グローバルシャッタ型のCMOSイメージセンサの断面の例を示す図である。 製造装置の主な構成例を示すブロック図である。 製造処理の流れの例を説明するフローチャートである。 製造の様子の例を説明する図である。 製造の様子の例を説明する図である。 撮像装置の主な構成例を示すブロック図である。
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（CCDイメージセンサ）
２．第２の実施の形態（裏面照射型CMOSイメージセンサ）
３．第３の実施の形態（裏面照射型CMOSイメージセンサ）
４．第４の実施の形態（グローバルシャッタ型のCMOSイメージセンサ）
５．第５の実施の形態（撮像装置）
＜１．第１の実施の形態＞
［CCDイメージセンサ］
図１は、本技術を適用した撮像素子の一実施の形態としてのCCD（Charge Coupled Device）イメージセンサの撮像領域の要部の構成例を示す平面図である。
図１に示されるCCDイメージセンサ１００は、長方形の受光部１０２が２次元配列され、各受光部１０２の列に対応してCCD構造の垂直転送レジスタ部１０３が配置された撮像領域を有する。受光部１０２は、その縦横の開口幅がｗ４＞ｗ３である長方形に形成される。受光部１０２は、光電変換素子となるフォトダイオード（PD（Photo Diode））で構成され、垂直方向を長辺とし水平方向を短辺として形成される。垂直転送レジスタ部１０３は、受光部１０２から読み出された信号電荷を垂直方向に順次転送するように構成される。垂直転送レジスタ部１０３は、埋め込み転送チャネル領域（以下、転送チャネル領域という）１０４と、その上にゲート絶縁膜を介して転送方向に配列された複数の転送電極１０６、転送電極１０７、および転送電極１０８とを有する。これらの転送電極１０６乃至転送電極１０８は、１層目のポリシリコン膜で形成される。本例では１つの受光部１０２に対して３つの転送電極１０６乃至転送電極１０８が対応するように形成される。
これらの転送電極のうち、転送電極１０６および転送電極１０８は、それぞれ各垂直転送レジスタ部１０３に対応する電極同士が接続されるように、垂直方向に隣り合う受光部１０２の間を通して水平方向に連続して形成される。一方、転送電極１０６および転送電極１０８に挟まれた読み出し電極を兼ねる転送電極１０７は、垂直転送レジスタ部１０３において、島状に独立して形成されるため、２層目のポリシリコン膜による接続配線１０９に接続される。接続配線１０９は、垂直方向に隣り合う受光部１０２の間に帯状に伸びる転送電極１０６および転送電極１０８上に絶縁膜を介して配置された帯状部１０９Ｂと、これと一体に各島状の転送電極１０７上に延長する延長部１０９Ａとを有する。接続配線１０９の延長部１０９Ａが、各垂直転送レジスタ部１０３における転送電極１０７のコンタクト部１１０に接続される。
図２は、図１のＡ−Ａ線上の断面の例を示す図である。断面構造では、図２に示されるように、第１導電型、例えばｎ型のシリコン半導体基板１１１に第２導電型であるｐ型の第１半導体ウェル領域１１２が形成され、このｐ型第１半導体ウェル領域１１２に受光部１０２を構成するフォトダイオード（PD）が形成される。フォトダイオード（PD）は、ｎ型半導体領域１１３と表面の暗電流を抑制するｐ＋半導体領域１１４を有する。ｐ型第１半導体ウェル領域１１２には、さらにｎ型の転送チャネル領域１０４、ｐ＋チャネルストップ領域１１５が形成され、ｎ型転送チャネル領域１０４の直下にｐ型の第２半導体ウェル領域１１６が形成される。
ｎ型転送チャネル領域１０４上には、ゲート絶縁膜１０５を介して１層目のポリシリコン膜による転送電極１０７（A-Aの位置によっては、転送電極１０６若しくは転送電極１０８）が形成され、さらに絶縁膜１１７を介して２層目のポリシリコン膜による接続配線１０９が形成される。接続配線１０９の延長部１０９Ａは、絶縁膜１１７のコンタクトホールを介して島状の転送電極１０７のコンタクト部１１０に接続される。転送電極１０６乃至転送電極１０８は、それぞれｐ＋チャネルストップ領域１１５、ｎ型転送チャネル領域１０４、およびｎ型転送チャネル領域１０４から受光部１０２の端縁までの領域に跨って形成される。すなわち、転送電極１０７は、ｎ型転送チャネル領域１０４から受光部１０２の端縁までの読み出し領域１２０まで延長される。また、受光部１０２を除いて、受光部１０２周囲の転送電極１０６乃至転送電極１０８、接続配線１０９を被覆するように、遮光膜１１８が形成される。受光部１０２の表面には、例えば、酸化シリコン（ＳｉＯ２）膜１２１、窒化シリコン（ＳｉＮ）膜１２２による積層絶縁膜１２４が形成され、シリコン基板界面の反射防止層として機能し、感度の減退を防止する。
各受光部１０２の上方には、入射光を受光部１０２へ有効に集光させるための、後述する本技術に係る導波路１２８が形成される。導波路１２８は、低屈折率の材料からなるクラッドと高屈折率の材料からなるコアよりなる。さらに、パシベーション膜１２９および平坦化膜１３０を介してオンチップカラーフルタ１３１が形成され、その上にオンチップマイクロレンズ１３２が形成される。パシベーション膜１２９は、例えば、窒化シリコン（ＳｉＮやＳｉＯＮ）で形成される。また、平坦化膜１３０は、アクリル樹脂などの有機塗布膜で形成される。
導波路１２８は、受光部１０２を囲む転送電極１０６乃至転送電極１０８、接続配線１０９および遮光膜１１８などによる積層構造の面に倣って形成されたクラッド１２６と、クラッド１２６に取り囲まれた凹部に埋め込まれたコア１２７とから構成される。クラッド１２６は屈折率の低い材料、例えばシリコン酸化膜で形成され、コア１２７は屈折率の高い材料、例えばシリコン窒化膜、シリコン酸窒化膜などで形成される。埋め込まれるコア１２７の屈折率ｎ１は、例えば、ｎ＝１．６０乃至２．２０程度である。また、クラッド１２６の屈折率ｎ２は、例えば、ｎ２＝ １．００乃至１．５９程度である。クラッド１２６としては、受光部１０２上の絶縁膜１２４上に所要の膜厚だけ残るように形成することが好ましい。上記のクラッド１２６の膜厚を形成せず（受光部１０２上のクラッド１２６をエッチング等により全て除去し）、コア１２７と、絶縁膜１２４が接触するような構造にすると、絶縁膜１２４のシリコン（Si）界面の反射防止効果が得られなくなり、感度特性を損ねる恐れがある。絶縁膜１２４上に、上記のクラッド１２６が形成されることにより、絶縁膜１２４の反射防止効果が維持される。
［微細化の影響］
近年、導波路構造を備えた撮像素子においても、画素微細化による可視光の回折限界のため、レンズから導波路に導くこと、導波路内に閉じ込めること、導波路コア部と遮光材開口部からの回折光を制御すること等が困難となっていた。より具体的には、隣接画素からの斜め入射や、導波路コア部と遮光材開口部からの回折によるスミアや混色の発生を抑制することが困難になっていた。
そこで、特許文献１に記載のように、色毎に遮光材開口部の開口幅を変える構造が考えられたが、このような構造では、実際の画素微細化技術に対してはノイズ成分の抑制量は極わずかであり、実質的に、スミアや混色等のノイズ成分の発生を抑制することは困難であった。
なお、特許文献２に記載のように、色毎に導波路コア幅を変える構造はあったが、この技術は、感度改善が目的であり、ノイズ成分の発生を抑制することができなかった。
［導波路コア幅および遮光膜開口部幅の制御］
そこで、図３に示されるように、導波路のコアの幅と遮光膜の開口部の幅を、その画素の入射光の波長に応じて制御するようにする。つまり、入射光の波長が長い画素程、導波路のコアの幅と遮光膜の開口部の幅を広くするようにする。
図３は、図１のCCDイメージセンサ１００の、入射光の波長域が異なる画素の断面の例を示す図である。図３Ａ乃至図３Ｃに示される断面図は、図２と同様に、図１のＡ−Ａ線上の断面の例を示している。ただし、説明の便宜上、不要な構成等を適宜簡略化している。
CCDイメージセンサ１００のオンチップカラーフルタ１３１は、互いに異なる波長域を透過する複数のフィルタのいずれかが、画素毎に、所定の配列順に配置されるフィルタである。各画素のフィルタが透過する波長域、フィルタの種類（波長域）の数、各フィルタの厚さ、および配列順などは任意である。以下においては、一例として、オンチップカラーフルタ１３１が、画素毎に赤（R）、緑（G）、若しくは青（B）のカラーフィルタがベイヤ配列に配置されるフィルタであるものとする。
図３Ａは、青色（Ｂ）フィルタが配置される画素であるＢ画素の断面の構成例を示す。クラッド１５１は、図２の絶縁膜１１７およびクラッド１２６に対応する。クラッド１５２は、クラッド１２６の上層（表面側層）に対応する。クラッド１２６に対応するクラッド１５１およびクラッド１５２は、後述するように、互いに異なる工程において製造される。
導波路コア１５３は、導波路１２８のコア１２７に対応する。また、反射防止膜１５４は、積層絶縁膜１２４に対応する。
図３Ｂは、緑色（Ｇ）フィルタが配置される画素であるＧ画素の断面の構成例を示す。図３Ｃは、赤色（Ｒ）フィルタが配置される画素であるＲ画素の断面の構成例を示す。
図３Ａ乃至図３Ｃに示されるように、導波路コア１５３の幅（両矢印１６１の長さ）と、反射防止膜１５４近傍に形成される遮光膜１１８の開口部の幅（両矢印１６２の長さ）とが、入射光の波長（つまりカラーフィルタの色）に応じて、画素毎に異なるように形成される。より具体的には、導波路コア１５３の幅および遮光膜１１８の開口部の幅は、入射光の波長が長い画素程、広く形成される。したがって、図３Ａに示されるように、導波路コア１５３の幅および遮光膜１１８の開口部の幅は、入射光の波長域が最も短いＢ画素がもっとも狭く形成される。また、図３Ｃに示されるように、導波路コア１５３の幅および遮光膜１１８の開口部の幅は、入射光の波長域が最も長いＲ画素がもっとも広く形成される。図３Ｂに示されるように、Ｇ画素の導波路コア１５３の幅および遮光膜１１８の開口部の幅は、Ｂ画素とＲ画素の間の広さに形成される。
例えば、図４Ａに示されるように、導波路コア１５３の幅および遮光膜１１８の開口部の幅が広いと、導波路に斜めに入射する斜め入射光１６３が遮光膜１１８の裏のｎ型転送チャネル領域１０４（電荷転送路）に進入し易く、この斜め入射光１６３によるノイズ成分の発生が増大してしまう恐れがある。
そこで、例えば、図４Ｂに示されるように、図４Ａの状態から導波路コア１５３の幅のみ狭くしても、斜め入射光１６３は、クラッド１５２を透過してｎ型転送チャネル領域１０４（電荷転送路）に進入するため、図４Ａの場合と比較して極僅かしかノイズ量を低減させることができない。
また、図４Ｃに示されるように、図４Ａの状態から遮光膜１１８の開口部の幅を狭くすると、斜め入射光１６３のｎ型転送チャネル領域１０４（電荷転送路）への進入は、延長した遮光膜１１８により抑制することができる。しかしながら、導波路コア１５３の端（光出力面）からの回折光１６４が遮光膜１１８の端に当たるため、その遮光膜１１８の端の回折光１６５によるノイズ成分の発生が増大してしまう恐れがある。
以上のように、導波路コア１５３の幅と遮光膜１１８の開口部の幅との内、いずれか一方を狭くしても、その低減効果は例えば0.1dB程度であり、実質的に、ノイズ成分の発生を抑制することは困難であった。
そこで、図４Ｄに示されるように、導波路コア１５３の幅および遮光膜１１８の開口部の幅の両方を、前記入射光の波長に応じて、画素毎に制御するようにする。つまり、図３を参照して上述したように、導波路コア１５３の幅および遮光膜１１８の開口部の幅を、入射光の波長が短い画素程狭くする。より具体的には、導波路コア１５３および遮光膜１１８の開口部の幅を、その開口部を通過してその画素の受光部の外（例えば、電荷転送路、メモリ部、近傍画素の受光部等のような、ノイズとなる領域）に入射する斜め入射光が遮光膜１１８により遮光され、かつ、開口部両端における回折光の光量が小さくなるような広さにする。
このようにすることにより、図４Ｄに示されるように、遮光膜１１８により斜め入射光１６３のｎ型転送チャネル領域１０４への進入を大幅に抑制することができる。それとともに、導波路コア１５３の端（光出力面）からの回折光１６４が遮光膜１１８の端に当たるのを抑制することができる。つまり、遮光膜１１８の端からの回折光１６５のｎ型転送チャネル領域１０４への進入を大幅に抑制することができる。このような相乗効果により、例えば0.8dB程度と言った大幅なノイズ成分低減効果を得ることができる。
また、例えば、図５Ａに示されるように、導波路コア１５３の幅および遮光膜１１８の開口部の幅が広いと、受光部１０２に到達する光量が多く、受光部１０２の感度を高くすることができる。
例えば、図５Ｂに示されるように、導波路コア１５３の幅のみを狭くすると、集光度が向上するのみであり、導波路に入射し、受光部１０２に到達する光量は、図５Ａに示される場合と略同様であるので、受光部１０２の感度も、図５Ａの場合と略同様である。
これに対して、例えば図５Ｃに示されるように、遮光膜１１８の開口部の幅のみを狭くすると、遮光膜１１８により遮られる光量が多くなる（受光部１０２に到達する光量が低減する）ので、その分、受光部１０２の感度が低減する恐れがあった。
これに対して、上述したように、導波路コア１５３の幅および遮光膜１１８の開口部の幅の両方を、導波路コア１５３の幅および遮光膜１１８の開口部の幅を、入射光の波長が短い画素程狭くするようにすると、図５Ｄに示されるように、導波路により入射光が集光されるので、受光部１０２の感度低減を抑制することができる。
さらに、受光部１０２の感度は画角依存を有する。例えば、Ｂ画素の感度は、有効画素領域内の画素位置によって図６Ａに示されるグラフのように変化する。
例えば、Ｂ画素、Ｇ画素、およびＲ画素において、導波路コア１５３の幅および遮光膜１１８の開口部の幅を従来のように共通とし、Ｂ画素において導波路コア１５３の幅および遮光膜１１８の開口部の幅が十分に広いものとする。この場合の画角依存が、図６Ａの四角のプロットで示されるグラフのようであるとする。
これに対して、図３の例のように導波路コア１５３の幅および遮光膜１１８の開口部の幅を狭くすると、画角依存は、図６Ａの三角のプロットで示されるグラフのようになる。
つまり、導波路コア１５３の幅および遮光膜１１８の開口部の幅を狭くすることにより、有効画素領域端の画素は、中央の画素に比べて、感度がより大きく低減する。上述したように、図３の例の場合、導波路コア１５３の幅および遮光膜１１８の開口部の幅は、Ｂ画素の方が、Ｇ画素やＲ画素に比べて狭く形成される。したがって、この有効画素領域端の感度低減は、Ｇ画素やＲ画素よりも大きい。
Ｇ画素の画角依存は、例えば図６Ｂに示されるグラフのようになる。図６Ｂに示されるように、Ｇ画素の場合、導波路コア１５３の幅および遮光膜１１８の開口部の幅を従来のように共通とするときも、図３の例のように導波路コア１５３の幅および遮光膜１１８の開口部の幅を狭くするときも、画角依存は略同じである。
したがって、この画角依存のＢ画素とＧ画素の比は、図６Ｃに示されるグラフのように、図３の例のように導波路コア１５３の幅および遮光膜１１８の開口部の幅を狭くするときの方が、導波路コア１５３の幅および遮光膜１１８の開口部の幅を従来のように共通とするときよりも小さくなる。
以上のように、図３の例のように導波路コア１５３の幅および遮光膜１１８の開口部の幅を狭くすることにより、Ｂ画素の画角依存をＧ画素の画角依存に近づけることができる。もちろん、同様の理由により、Ｇ画素（Ｂ画素）とＲ画素の画角依存も近づく。つまり、入射光の波長域の違いによる画角依存の違いを低減させることができる。すなわち、色ムラの発生を抑制することができる。
なお、図３の例において、Ｇ画素の導波路コア１５３の幅および遮光膜１１８の開口部の幅は、Ｂ画素の導波路コア１５３の幅および遮光膜１１８の開口部の幅以上、Ｒ画素の導波路コア１５３の幅および遮光膜１１８の開口部の幅以下であればよい。例えば、Ｇ画素の導波路コア１５３の幅および遮光膜１１８の開口部の幅を、Ｂ画素の導波路コア１５３の幅および遮光膜１１８の開口部の幅と、Ｒ画素の導波路コア１５３の幅および遮光膜１１８の開口部の幅との中間としてもよい。
また、Ｇ画素の導波路コア１５３の幅および遮光膜１１８の開口部の幅を、Ｒ画素の導波路コア１５３の幅および遮光膜１１８の開口部の幅と同一としてもよい。つまり、導波路コア１５３の幅および遮光膜１１８の開口部の幅を、Ｂ画素のみ狭くし、Ｇ画素とＲ画素では共通（つまりＢ画素より広い）としてもよい。
また、Ｇ画素の導波路コア１５３の幅および遮光膜１１８の開口部の幅を、Ｂ画素の導波路コア１５３の幅および遮光膜１１８の開口部の幅と同一としてもよい。つまり、導波路コア１５３の幅および遮光膜１１８の開口部の幅を、Ｒ画素のみ広くし、Ｇ画素とＢ画素では共通（つまりＲ画素より狭い）としてもよい。
［導波路コア幅の光出力側の制御］
なお、以上においては、導波路コア１５３の幅は、導波路の光入力面（図３中上側）から光出力面（図３中下側）まで一定であるかのような説明をしたが、一定でなくても良い。つまり、導波路の光入力面から光出力面までの間で、導波路コア１５３の幅が変化するようにしてもよい。例えば、導波路の光入力面における導波路コア１５３の幅が、導波路の光出力面における導波路コア１５３の幅とは異なるようにしてもよい。
その場合、少なくとも導波路の光出力面において、図３を参照して説明したように、導波路コア１５３の幅を、その画素の入射光の波長に応じて制御するようにすればよい。つまり、少なくとも導波路の光出力面において、導波路のコアの幅と遮光膜の開口部の幅を、入射光の波長が長い画素程広くするようにすればよい。
このようにすることにより、図３の例の場合と同様に、ノイズ成分の増大を抑制することができる。
［導波路コア幅の光入力側の制御］
また、その場合、導波路の光出力面より光入力側における導波路コア１５３の幅は、光出力面における導波路コア１５３の幅とは独立に制御することができるようにしてもよい。上述したように、導波路の光入射面から光出力面までの導波路コア１５３の幅は、一定でなくても良く、その位置（深さ）によって、連続的にも非連続的にも変化させることができる。そのため、導波路の光入射面から光出力面までの間のどの位置で、導波路コア１５３の幅が、光出力面における幅と異なるようにすることもできるが、少なくとも、導波路の光入力面における導波路コア１５３の幅は、光出力面における導波路コア１５３の幅とは独立に制御することができるようにしてもよい。
なお、以下においては、説明の便宜上、導波路コア１５３の幅は、２か所で比較されるものとする。また、その比較する２か所の内、導波路の光入射面側を「導波路上部」と称し、導波路の光出力面側を「導波路下部」と称する。つまり、導波路上部は、導波路の光入射面とすることができる。また、導波路下部は、導波路の光出力面とすることができる。
つまり、このような場合において、導波路上部における導波路コア幅は、導波路下部における導波路コア幅とは独立に設定することができる。例えば、導波路上部における導波路コア幅が、導波路下部における導波路コア幅と異なるようにすることができる。
図７にその例を示す。図７Ａは、図３Ａと同様に、Ｂ画素の断面の例を示す。図７Ｂは、図３Ｂと同様に、Ｇ画素の断面の例を示す。図７Ｃは、図３Ｃと同様に、Ｒ画素の断面の例を示す。
図７Ａ乃至図７Ｃに示されるように、導波路下部における導波路コア１５３の幅（両矢印１６１Ａの長さ）の制御は、図３Ａ乃至図３Ｃの場合と同様である。つまり、導波路下部における導波路コア１５３の幅は、Ｂ画素では狭く設定され、Ｒ画素では広く設定される。Ｇ画素では、導波路下部における導波路コア１５３の幅は、Ｂ画素の場合とＲ画素の場合の中間に設定するようにしてもよいし、Ｂ画素若しくはＲ画素の場合と同じ幅に設定するようにしてもよい。
なお、各画素において、遮光膜１１８の開口部の幅（両矢印１６２の長さ）は、図３の場合と同様に、この導波路下部における導波路コア１５３の幅（両矢印１６１Ａの長さ）に対応する。
これに対して、導波路上部における導波路コア１５３の幅（両矢印１６１Ｂの長さ）は、図７Ａ乃至図７Ｃに示されるように、これらの、導波路上部における導波路コア１５３の幅（両矢印１６１Ａの長さ）や、遮光膜１１８の開口部の幅（両矢印１６２の長さ）とは独立に設定される。
図７の例の場合、図７Ａや図７Ｂに示されるように、Ｂ画素とＧ画素においては、導波路上部における導波路コア１５３の幅は、導波路下部における導波路コア１５３の幅よりも広く設定されるが、図７Ｃに示されるように、Ｒ画素においては、導波路上部における導波路コア１５３の幅は、導波路下部における導波路コア１５３の幅と同一に設定されている。
導波路上部では、受光部１０２の感度の低減を抑制するために、入射光を導波路下部へ効率良く導くように、入射光の波長域（色）に応じて画素毎に導波路コア１５３の幅を制御するのが望ましい。特にセルが微細になる程有効である。
しかしながら、導波路においては、導波路コア１５３からクラッド１５２への入射光の浸み出し（＝ケラレ）が発生する。この浸み出した光（エヴァネッセント光）の浸み出し量は波長に正比例するため、導波路上部のクラッド幅は、入射光の波長が長い画素ほど広くするのが望ましい（Ｂ画素＜Ｇ画素＜Ｒ画素）。換言するに、導波路コア１５３の幅は、入射光の波長が短いほど広くするのが望ましい（Ｂ画素＞Ｇ画素＞Ｒ画素）。
また、導波路においては、図８に示されるように、回折限界（エアリーディスク）のため、焦点は点でなく幅を持つ。幅は波長に比例するため、導波路上部でのケラレ抑制のために、導波路コア幅は、入射光の波長が長い画素ほど広くするのが望ましい（Ｂ画素＜Ｇ画素＜Ｒ画素）。
つまり、回折限界とエヴァネッセント光は、導波路コア幅設計においてトレードオフの関係を有する。
これに対して、導波路下部では、上述したように、感度・ノイズ改善のために、導波路コア１５３の幅は、入射光の波長が長い画素程、広くするのが望ましい（Ｂ画素は導波路コア幅狭く、Ｒ画素は導波路コア幅を広げたい）。
そのため、上述したように、導波路コア幅は、導波路上部と導波路下部とにおいて互いに独立に設定することができるようにすることにより、ノイズの発生や感度の低減をより抑制できるようにすることができる。
なお、図７においては、導波路上部における導波路コア１５３の幅を、Ｂ画素≦Ｇ画素≦Ｒ画素として説明したが、これに限らず、Ｂ画素≧Ｇ画素≧Ｒ画素としてもよい。つまり、Ｂ画素の方がＲ画素よりも、導波路上部における導波路コア１５３の幅が広くするようにしてもよい。
また、図７においては、導波路コア１５３の幅が、導波路上部と導波路下部の２段階で不連続に設定されるように説明したが、導波路コア１５３の幅は、３段階以上で変化するようにしてもよいし、連続的に変化するようにしてもよい。導波路の光入射面から光出力面にかけて、導波路コア１５３を段々形状（より連続的な変化）とすることで、干渉性を緩和することができるため、分光リップルのバラつきを抑制することができる。
なお、図９Ａ乃至図９Ｃに示されるように、導波路上部における導波路コア１５３の幅が、入射光の波長域に依らず一定であるようにしてもよい。つまり、図９Ａに示されるＢ画素の場合も、図９Ｂに示されるＧ画素の場合も、図９Ｃに示されるＲ画素の場合も、導波路下部における導波路コア１５３の幅（両矢印１６１Ａの長さ）と、遮光膜１１８の開口部の幅（両矢印１６２の長さ）は、互いに異なるものの、導波路上部における導波路コア１５３の幅（両矢印１６１Ｂの長さ）は互いに同一である（一律に十分に広く設定されている）。
導波路上部においては、ケラレ抑制のために（色を問わず）導波路コア１５３の幅がより広いほど望ましい。また、導波路上部においては、導波路コア埋め込み性を安定させるために、導波路コア１５３の幅がより広いほど望ましい。また、導波路下部においては、導波路コア１５３の幅は、感度低減やノイズ発生の抑制のために、入射光の波長域に応じて制御するのが望ましい。
そこで、上述したように、導波路上部における導波路コア１５３の幅は、入射光の波長域に関わらず所定の広さに形成されるようにし、導波路下部における導波路コア１５３の幅は、入射光の波長域に応じて制御されるようにすることにより、感度低減やノイズ発生をより抑制することができる。
また、この場合も、導波路の光入射面から光出力面にかけて、導波路コア１５３を段々形状（より連続的な変化）とすることで、図１０に示されるように、入射光を徐々に集光することができ、干渉性を緩和することができるため、分光リップルのバラつきを抑制することができる。
［遮光膜開口部の幅の具体例］
あくまでも一例であるが、遮光膜１１８の開口部の幅は、［入射光の波長／クラッドの屈折率］以上とすることが望ましい。例えば、以下のようにしてもよい。
Ｂ画素：４００／クラッド屈折率nm以上
Ｇ画素：５００／クラッド屈折率nm以上
Ｒ画素：６００／クラッド屈折率nm以上
［導波路下部における導波路コアの幅の具体例］
同様に、あくまでも一例であるが、導波路下部における導波路コア１５３の幅は、［入射光の波長／導波路コア１５３の屈折率／２］以上とすることが望ましい。例えば、以下のようにしてもよい。
Ｂ画素：２００／コア屈折率nm以上
Ｇ画素：２５０／コア屈折率nm以上
Ｒ画素：３００／コア屈折率nm以上
［導波路および開口部の中心位置］
図１１に示されるように、導波路コア１５３の中心軸は、遮光膜１１８の開口部の中心軸を基準とする、入射光の波長域毎に定められた位置に形成されるようにしてもよい。
図１１Ａ乃至図１１Ｃは、図３Ａ乃至図３Ｃと同様に、それぞれ、Ｂ画素の断面の例、Ｇ画素の断面の例、Ｒ画素の断面の例を示す。
図１１Ａに示されるように、導波路コア１５３の中心（軸）、すなわち、一点鎖線１７１により示される両矢印１６１の中心の位置と、遮光膜１１８の開口部の中心（軸）、すなわち、二点鎖線１７２により示される両矢印１６２の中心の位置とが互いに異なるようにしてもよい。また、その一点鎖線１７１と二点鎖線１７２の位置関係は、入射光の波長域毎に定められるようにしてもよい。
例えば、図１１Ｂに示されるように、Ｒ画素においては、一点鎖線１７１と二点鎖線１７２の位置関係が、図１１Ａに示されるＢ画素の場合と異なるようにしてもよい。もちろん、図１１Ｃに示されるように、さらにＧ画素においても、一点鎖線１７１と二点鎖線１７２の位置関係が、Ｂ画素やＲ画素の場合と異なるようにしてもよい。例えば、入射光の波長が長いほど、導波路コア１５３の中心軸と遮光膜１１８の開口部の中心軸とが離れるようにしてもよい。
なお、この一点鎖線１７１と二点鎖線１７２の位置関係は、Ｂ画素の場合のみ異なるようにしてもよいし、Ｇ画素の場合のみ異なるようにしても良いし、Ｒ画素の場合のみ異なるようにしても良い。
さらに、図１１Ｃに示されるように、一点鎖線１７１と二点鎖線１７２の位置関係には、互いに同一の位置である場合も含む。つまり、点線１７３に示されるように、導波路コア１５３の中心軸と遮光膜１１８の開口部の中心軸とが互いに同一（共通）であってもよい。
また、図１２に示されるように、導波路コア１５３の中心軸と遮光膜１１８の開口部の中心軸が、当該画素の中心を基準とする、入射光の波長域毎に定められた位置に形成されるようにしてもよい。図１２Ａは、図３Ａと同様に、Ｂ画素の断面の例を示す。図１２Ｂは、図３Ｃと同様に、Ｒ画素の断面の例を示す。
ここでは、説明の便宜上、図１１Ｃの場合と同様に、導波路コア１５３の中心軸と遮光膜１１８の開口部の中心軸とが互いに同一（共通）であるものとする（点線１７３）。もちろん、図１１Ａや図１１Ｂの例のように、導波路コア１５３の中心軸と遮光膜１１８の開口部の中心軸とが互いに異なる位置にある（所定の位置関係にある）ようにしてもよい。
また、画素の中心の位置の定義は任意である。例えば、図１２の例のように、画素左右の転送電極１０７の中心間（両矢印１７４）の中心（点線１７５）を画素の中心としてもよい。
図１２Ａに示されるように、導波路コア１５３の中心軸（点線１７３）の位置と画素の中心（点線１７５）との位置が互いに一致しなくても良い。また、その点線１７３と点線１７５の位置関係が、入射光の波長域毎に定められるようにしてもよい。
例えば、図１２Ｂに示されるように、Ｒ画素においては、点線１７３と点線１７５の位置関係が、図１２Ａに示されるＢ画素の場合と異なるようにしてもよい。例えば、入射光の波長が長い画素ほど、点線１７３と点線１７５との距離が長くなるようにしても良い。
また、各波長域の画素のうち、一部の波長域の画素のみが、点線１７３と点線１７５の位置関係が異なるようにしてもよい。例えば、Ｂ画素の場合のみ、点線１７３と点線１７５の位置関係が、Ｒ画素やＧ画素の場合と異なるようにしてもよい。同様に、Ｒ画素のみ、若しくは、Ｇ画素のみ、点線１７３と点線１７５の位置関係が他と異なるようにしてもよい。
図１３に示されるように、転送電極１０７の図中下側には、ｎ型転送チャネル領域１０４が形成されるが、このｎ型転送チャネル領域１０４の中心軸が、転送電極１０７の中心軸と一致するとは限らない。例えば、図１３に示されるように、ｎ型転送チャネル領域１０４の中心軸が、転送電極１０７の中心軸とずれる場合も考えられる。
このような場合、導波路コア１５３の光出力面の端から左右のｎ型転送チャネル領域１０４までの距離が互いに異なることになる。そのため、導波路コア１５３の光出力面の端からの回折光が、近い方のｎ型転送チャネル領域１０４により侵入し易くなる恐れがある。
そのため、図１１や図１２を参照して説明したように、導波路コア１５３の中心軸や遮光膜１１８の開口部の中心軸を、このｎ型転送チャネル領域１０４の配置の偏りに応じて画素の中心からずらすことにより、ｎ型転送チャネル領域１０４が、導波路コア１５３の光出力面の端に近づくことを抑制し、ノイズの発生をより抑制することができる。
また、図１３Ａおよび図１３Ｂに示されるように、導波路コア１５３の光出力面の端における回折光（矢印１７６および矢印１７７）の回折角は、入射光の波長が長い程、大きい。つまり、波長が長い入射光ほど、ｎ型転送チャネル領域１０４に侵入し易い。そこで、図１３Ｃおよび図１３Ｄに示されるように、入射光の波長が長い程、導波路コア１５３の中心軸や遮光膜１１８の開口部の中心軸を画素の中心からより大きくずらすようにしてもよい。例えば、図１３Ｃに示されるＢ画素の場合、矢印１７８に示されるように、導波路コア１５３の中心軸や遮光膜１１８の開口部の中心軸を画素の中心から少しだけずらすようにし、図１３Ｄに示されるＲ画素の場合、矢印１７９に示されるように、導波路コア１５３の中心軸や遮光膜１１８の開口部の中心軸を画素の中心から大きくずらすようにしてもよい。このようにすることにより、ノイズの発生をより抑制することができる。
なお、例えば、製造時において、ウエハを傾けてクラッド１５１やクラッド１５２を成膜することにより、左右のクラッド側壁膜厚を不均等にするように制御することができる。すなわち、上述したような導波路コア１５３の中心軸や遮光膜１１８の開口部の中心軸の位置は、容易に制御することができる。
［製造］
図１４は、本技術を適用した製造装置の一実施の形態としての製造装置の主な構成例を示すブロック図である。図１４に示される製造装置２００は、CCDイメージセンサ１００を製造する製造装置であり、制御部２０１および製造部２０２を有する。
制御部２０１は、例えば、CPU（Central Processing Unit）、ROM（Read Only Memory）、およびRAM（Random Access Memory）等を有し、製造部２０２の各部を制御し、CCDイメージセンサ１００の製造に関する制御処理を行う。例えば、制御部２０１のCPUは、ROMに記憶されているプログラムに従って各種の処理を実行する。また、そのCPUは、記憶部２１３からRAMにロードされたプログラムに従って各種の処理を実行する。RAMにはまた、CPUが各種の処理を実行するにあたって必要なデータなども適宜記憶される。
製造部２０２は、制御部２０１に制御されて、CCDイメージセンサ１００の製造に関する処理を行う。製造部２０２は、例えば、画素形成部２３１、遮光材料成膜部２３２、クラッド材料成膜部２３３、レジスト処理部２３４、ドライエッチング部２３５、クラッド材料成膜部２３６、およびコア材料埋め込み部２３７を有する。これらの画素形成部２３１乃至コア材料埋め込み部２３７は、制御部２０１に制御され、後述するように、撮像素子を製造する各工程の処理を行う。
なお、ここでは、説明の便宜上、本技術に関する工程のみ説明する。実際には、CCDイメージセンサ１００を製造するためには、これらの処理部による工程以外の工程も必要であり、製造部２０２は、そのための処理部も有するが、それらの工程は、一般的なCCDイメージセンサの製造の場合と同様であるので、ここではそれらの工程についての詳細な説明を省略する。
製造装置２００は、入力部２１１、出力部２１２、記憶部２１３、通信部２１４、およびドライブ２１５を有する。
入力部２１１は、キーボード、マウス、タッチパネル、および外部入力端子などよりなり、ユーザ指示や外部からの情報の入力を受け付け、制御部２０１に供給する。出力部２１２は、CRT（Cathode Ray Tube）ディスプレイやLCD（Liquid Crystal Display）等のディスプレイ、スピーカ、並びに外部出力端子などよりなり、制御部２０１から供給される各種情報を画像、音声、若しくは、アナログ信号やデジタルデータとして出力する。
記憶部２１３は、フラッシュメモリ等SSD（Solid State Drive）やハードディスクなどよりなり、制御部２０１から供給される情報を記憶したり、制御部２０１からの要求に従って、記憶している情報を読み出して供給したりする。
通信部２１４は、例えば、有線LAN（Local Area Network）や無線LANのインタフェースやモデムなどよりなり、インターネットを含むネットワークを介して、外部の装置との通信処理を行う。例えば、通信部２１４は、制御部２０１から供給される情報を通信相手に送信したり、通信相手から受信した情報を制御部２０１に供給したりする。
ドライブ２１５は、必要に応じて制御部２０１に接続される。そして、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア２２１がそのドライブ２１５に適宜装着される。そして、そのドライブ２１５を介してリムーバブルメディア２２１から読み出されたコンピュータプログラムが、必要に応じて記憶部２１３にインストールされる。
図１５のフローチャートを参照して、製造処理の流れの例を説明する。なお、適宜、図１６を参照して説明する。図１６は、製造処理の各工程の様子を説明する図である。
製造処理が開始されると、ステップＳ２０１において、画素形成部２３１は、制御部２０１に制御されて、外部より供給された半導体基板にフォトダイオード、転送電極１０７、接続配線１０９、クラッド１５１等を形成する。
ステップＳ２０２において、遮光材料成膜部２３２は、制御部２０１に制御されて、フォトダイオード等が形成された半導体基板に遮光材料（遮光膜１１８）を成膜する（図１６Ａ）。遮光材料は、任意であるが、例えば、タングステン（Ｗ）やアルミニウム（Al）等の金属、カーボンブラックやチタンブラック等の有機材料等が挙げられる。
ステップＳ２０３において、クラッド材料成膜部２３３は、制御部２０１に制御されて、クラッド材料（クラッド１５１）を成膜する（図１６Ｂ）。クラッド材料には、導波路コア１５３の材料よりも低屈折率の材料が用いられる。例えば、酸化シリコン（SiO）や酸窒化シリコン（SiON）等、が挙げられる。
ステップＳ２０４において、レジスト処理部２３４は、レジスト２４１を塗布し、そのレジスト２４１にパターンを形成する（図１６Ｃ）。つまり、レジスト処理部２３４は、導波路を形成する部分（両矢印２４２の部分）のみレジスト２４１が除去されたパターンを形成する。レジスト処理部２３４は、この部分の幅（両矢印２４２の長さ）を、入射光の波長の長さに応じて設定することにより、図３を参照して説明したように、導波路コア１５３の幅や遮光膜１１８の開口部の幅を制御する。
つまり、例えば、Ｂ画素の場合、導波路コア１５３の幅や遮光膜１１８の開口部の幅が狭くなるように、レジスト２４１の間隔を狭くし、Ｒ画素の場合、導波路コア１５３の幅や遮光膜１１８の開口部の幅が広くなるように、レジスト２４１の間隔を広くする。
ステップＳ２０５において、ドライエッチング部２３５は、ドライエッチングを行い、ステップＳ２０２およびステップＳ２０３の処理により成膜されたクラッド１５１と遮光材（遮光膜１１８）を加工する（図１６Ｄ）。より具体的には、クラッド１５１と遮光材（遮光膜１１８）の両矢印２４２の部分が除去される。つまり、ステップＳ２０４における制御に応じた幅で、クラッド１５１と遮光材（遮光膜１１８）が削られる。なお、ドライエッチングの際、等方性エッチすることでプラズマダメージを軽減させることができる。
レジストを除去した後、ステップＳ２０６において、クラッド材料成膜部２３６は、クラッド材料（クラッド１５２）を成膜する（図１６Ｅ）。
ステップＳ２０７において、コア材料埋め込み部２３７は、以上のように形成された凹部にコア材料を埋め込み、導波路コア１５３を形成する（図１６Ｆ）。これにより、導波路コア１５３とクラッド（クラッド１５１およびクラッド１５２）よりなる導波路が形成される。なお、コア材料は、クラッド１５１の材料よりも高屈折率の材料であれば任意である。例えば、窒化シリコン（SiN）や酸窒化シリコン（SiON）等が挙げられる。
ステップＳ２０７の処理が終了すると、製造処理が終了する。実際には、この後、例えば、配線層、カラーフィルタ、集光レンズ等が形成される。
以上のように、製造装置２００は、CCDイメージセンサ１００を製造することができる。つまり、製造装置２００は、導波路コア１５３の幅と遮光膜１１８の開口部の幅との両方を、ステップＳ２０４およびステップＳ２０５のセルフアライン加工により、同時に制御することができる。また、この同時制御により、ノイズばらつきを抑制することができ、歩留まりを向上させることができる。
［クラッドの屈折率］
なお、クラッドの屈折率は、全ての部分において一律でなくてもよい。例えば、クラッドの内部よりも周辺部の方が屈折率が低くなるようにしてもよい。例えば、導波路コア１５３周辺のクラッドにおいて、導波路コア１５３から離れるほど、屈折率が大きくなるようにしてもよい。
例えば、クラッドを多層構造とし、層毎に屈折率が異なるようにしても良い。例えば、導波路コア１５３周辺のクラッドにおいて、導波路コア１５３に近い層ほど、屈折率が小さくなるようにしてもよい。
上述したように、導波路コア１５３周辺のクラッドは、クラッド１５１とクラッド１５２の２回に分けて成膜される。このクラッド１５１の屈折率とクラッド１５２の屈折率が互いに異なるようにしてもよい。この場合、成膜する工程が異なるので、例えば成膜するクラッド材料を変更するだけで容易に屈折率を変更することができる。
例えば、導波路コア１５３の屈折率をncとし、クラッド１５２の屈折率をn1とし、クラッド１５１の屈折率をn2とするとき、これらの屈折率を、nc>n2>n1としてもよい。
図１７は、クラッド１５２の膜厚と、垂直入射反射率との関係を示すグラフである。図１７のグラフは、波長５５０nmの光について、クラッド１５２の膜厚と垂直入射反射率との関係を示したものである。なお、導波路コア１５３の屈折率ncを2.00とし、クラッド１５２の屈折率n1を1.45とし、クラッド１５１の屈折率n2を1.45若しくは1.50とする。
図１７のグラフにおいて、クラッド１５１の屈折率n2とクラッド１５２の屈折率n1とが互いに等しい場合（n2=1.45）、丸（○）でプロットされた曲線に示されるように、クラッド１５２の膜厚に関わらず、垂直入射反射率は略一定である。
これに対して、クラッド１５１の屈折率n2とクラッド１５２の屈折率n1とが互いに異なる場合（n2＝1.50）、垂直入射反射率は図１７に示される、四角（◇）でプロットされた曲線のようになる。つまり、グレーで示される膜厚の部分において、導波路特性が向上する。
実際にはオンチップレンズ等の集光状態によって、入射角度が垂直では無い為、導波路特性が向上するクラッド１５２の膜厚は、図１７の例よりも薄い方にシフトする。
以上のように、屈折率を、nc>n2>n1とすることにより、n1>n2=n3とするよりも、導波路特性を向上させることができる。
［反射防止膜］
なお、反射防止膜１５４の幅を、導波路コア１５３の幅（若しくは遮光膜１１８の開口部の幅）に応じた広さにするようにしてもよい。つまり、例えば、図１８Ａ乃至図１８Ｃに示されるように、反射防止膜１５４の幅（両矢印２４３の長さ）が、入射光の波長に応じた広さ（例えば、Ｂ画素≦Ｇ画素≦Ｒ画素）としてもよい。
反射防止膜１５４は、例えば、窒化シリコン（SiN）や酸窒化シリコン（SiON）よりなる。反射防止膜１５４は、感度向上のためにはより広く、ノイズ発生の抑制のためにはより狭くすることが望ましい。このようなトレードオフな関係に基づき、反射防止膜１５４は、遮光材開口端から例えば50nm乃至100nmの距離に形成されるようにするか、若しくは導波路コア１５３の幅と同程度の幅とするのが望ましい、
［瞳補正］
また、画素の光電変換領域における当該画素の位置に応じて瞳補正が行われるようにしてもよい。すなわち、図１９Ａ乃至図１９Ｃに示されるように、画素の光電変換領域（有効画素領域）における当該画素の位置に応じて、導波路コア１５３の光出力面の中心（若しくは、遮光膜１１８の開口部の中心）を示す点線１７３の位置が制御されるようにしてもよい。
図１９Ａは、有効画素領域の左端寄りの画素（画角左）の断面の例を示し、図１９Ｂは、有効画素領域中央付近の画素（画角中央）の断面の例を示し、図１９Ｃは、有効画素領域の右端寄りの画素（画角右）の断面の例を示す。
図１９Ａの例（画角左）において、導波路コア１５３の光出力面の中央および遮光膜１１８の開口部の中央を示す点線１７３は、画素の中心より図中右に寄っている。また、図１９Ｂの例（画角中央）において、導波路コア１５３の光出力面の中央および遮光膜１１８の開口部の中央を示す点線１７３は、画素の中心近傍に位置する。さらに、図１９Ｃの例（画角右）において、導波路コア１５３の光出力面の中央および遮光膜１１８の開口部の中央を示す点線１７３は、画素の中心より図中左に寄っている。
このように、導波路コア１５３や遮光膜１１８の開口部に対して瞳補正を行うことにより、シェーディング特性を向上させることができる。また、上述したように、遮光材開口と導波路は、セルフアライン形成するため、瞳補正量は同一となる。
＜２．第２の実施の形態＞
［裏面照射型CMOSイメージセンサ］
なお、以上においては、CCDイメージセンサを用いて説明したが、本技術は、例えば、裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサにも適用することができる。
図２０は、本技術を適用したCMOSイメージセンサ３００の、入射光の波長域が異なる画素の断面の例を示す図である。図２０Ａ乃至図２０Ｃは、それぞれ、CCDイメージセンサ１００の場合の図３Ａ乃至図３Ｃに対応する。なお、受光部等の構成については、従来と同様であるので、説明を省略する。
図２０Ａは、Ｂ画素の構成例を示している。CCDイメージセンサ１００の場合、画素間において、転送電極１０７、接続配線１０９、絶縁膜１１７、遮光膜１１８、およびクラッド１２６等が形成されるが、CMOSイメージセンサ３００の場合、画素間には、図２０Ａに示されるように、遮光性の材料により形成される遮光壁３０１が形成される。この遮光壁３０１にはクラッド３０２が積層される。また、画素中央の導波路には、導波路コア３０３が埋め込まれ、この導波路コア３０３と、その周囲のクラッド３０２により導波路が形成される。これらの上には、平坦化膜３０４が積層され、さらにその上に、カラーフィルタ３０５（Ｂ画素なので青色のカラーフィルタBCF）や集光レンズ３０６が形成される。
図２０Ｂは、Ｇ画素の構成例を示し、図２０Ｃは、Ｒ画素の構成例を示す。つまり、Ｂ画素、Ｇ画素、およびＲ画素のいずれも、基本的に同様の構成を有する。
ただし、Ｂ画素、Ｇ画素、およびＲ画素のそれぞれにおいて、導波路コア３０３の幅および遮光壁３０１間の開口部（すなわち、遮光膜の開口部）の幅は、CCDイメージセンサの場合と同様に、互いに異なる。
つまり、CMOSイメージセンサ３００も、導波路のコアの幅と遮光膜の開口部の幅が、その画素の入射光の波長に応じて制御されている。つまり、入射光の波長が長い画素程、導波路のコアの幅と遮光膜の開口部の幅を広くするようになされている。
より具体的には、図２０Ａに示されるように、導波路コア３０３の幅および遮光壁３０１間の開口部の幅は、入射光の波長域が最も短いＢ画素がもっとも狭く形成される。また、図２０Ｃに示されるように、導波路コア３０３の幅および遮光壁３０１間の開口部の幅は、入射光の波長域が最も長いＲ画素がもっとも広く形成される。図２０Ｂに示されるように、Ｇ画素の導波路コア３０３の幅および遮光壁３０１間の開口部の幅は、Ｂ画素とＲ画素の間の広さに形成される。
以上のようにすることにより、CMOSイメージセンサ３００は、CCDイメージセンサ１００の場合と同様に、受光部の感度低減やノイズの発生を抑制することができ、さらに、色ムラの発生を抑制することができる。
［導波路コア幅の光出力側の制御］
もちろん、CMOSイメージセンサ３００の場合も、CCDイメージセンサ１００の場合と同様に、導波路コア３０３の幅が、導波路の光入力面から光出力面までの間で、変化するようにしてもよい。例えば、導波路の光入力面における導波路コア３０３の幅が、導波路の光出力面における導波路コア３０３の幅とは異なるようにしてもよい。
その場合、少なくとも導波路の光出力面において、図２０を参照して説明したように、導波路コア３０３の幅を、その画素の入射光の波長に応じて制御するようにすればよい。つまり、少なくとも導波路の光出力面において、導波路コア３０３の幅と遮光壁３０１間の開口部の幅が、入射光の波長が長い画素程広くなるようにすればよい。
このようにすることにより、CMOSイメージセンサ３００は、CCDイメージセンサ１００の場合と同様に、ノイズ成分の増大を抑制することができる。
［導波路コア幅の光入力側の制御］
導波路上部における導波路コア３０３の幅は、導波路下部における導波路コア３０３の幅とは独立に設定することができる。例えば、導波路上部における導波路コア３０３の幅が、導波路下部における導波路コア３０３の幅と異なるようにすることができる。
なお、各画素において、遮光壁３０１間の開口部の幅は、図２０の場合と同様に、この導波路下部における導波路コア３０３の幅に対応する。
これに対して、導波路上部における導波路コア３０３の幅は、導波路下部における導波路コア３０３の幅や、遮光壁３０１間の開口部の幅とは独立に設定される。
このようにすることにより、ノイズの発生や感度の低減をより抑制できるようにすることができる。
なお、導波路上部における導波路コア３０３の幅は、Ｂ画素≦Ｇ画素≦Ｒ画素としてもよいし、Ｂ画素≧Ｇ画素≧Ｒ画素としてもよいし、Ｂ画素＝Ｇ画素＝Ｒ画素としてもよい。
また、各画素の導波路コア３０３の幅は、３段階以上で変化するようにしてもよいし、連続的に変化するようにしてもよい。導波路の光入射面から光出力面にかけて、導波路コア３０３を段々形状（より連続的な変化）とすることで、干渉性を緩和することができるため、分光リップルのバラつきを抑制することができる。
さらに、CMOSイメージセンサ３００においても、CCDイメージセンサ１００の場合と同様に、導波路コア３０３の中心軸が、遮光壁３０１間の開口部の中心軸を基準とする、入射光の波長域毎に定められた位置に形成されるようにしてもよい。
また、CMOSイメージセンサ３００においても、CCDイメージセンサ１００の場合と同様に、導波路コア３０３の中心軸と遮光壁３０１間の開口部の中心軸が、当該画素の中心を基準とする、入射光の波長域毎に定められた位置に形成されるようにしてもよい。
［クラッドの屈折率］
なお、CMOSイメージセンサ３００においても、CCDイメージセンサ１００の場合と同様に、クラッド３０２の屈折率は、全ての部分において一律でなくてもよい。例えば、クラッド３０２の内部よりも周辺部の方が屈折率が低くなるようにしてもよい。例えば、導波路コア３０３周辺のクラッド３０２において、導波路コア３０３から離れるほど、屈折率が大きくなるようにしてもよい。
例えば、クラッド３０２を多層構造とし、層毎に屈折率が異なるようにしても良い。例えば、導波路コア３０３周辺のクラッドにおいて、導波路コア３０３に近い層ほど、屈折率が小さくなるようにしてもよい。
［反射防止膜］
また、CMOSイメージセンサ３００においても、CCDイメージセンサ１００の場合と同様に、遮光壁３０１間の開口部近傍に、反射防止膜１５４と同様の反射防止膜を設けるようにしてもよい。さらに、この反射防止膜の幅を、導波路コア３０３の幅（若しくは遮光壁３０１間の開口部の幅）に応じた広さにするようにしてもよい。
［瞳補正］
また、CMOSイメージセンサ３００においても、CCDイメージセンサ１００の場合と同様に、画素の光電変換領域における当該画素の位置に応じて瞳補正が行われるようにしてもよい。このように、導波路コア１５３や遮光膜１１８の開口部に対して瞳補正を行うことにより、シェーディング特性を向上させることができる。
［製造］
図２１は、本技術を適用した製造装置の一実施の形態としての製造装置の主な構成例を示すブロック図である。図２１に示される製造装置４００は、CMOSイメージセンサ３００を製造する製造装置であり、制御部４０１および製造部４０２を有する。
また、製造装置４００は、入力部４１１、出力部４１２、記憶部４１３、通信部４１４、およびドライブ４１５を有する。
制御部４０１、入力部４１１、出力部４１２、記憶部４１３、通信部４１４、およびドライブ４１５は、それぞれ、製造装置２００における制御部２０１、入力部２１１、出力部２１２、記憶部２１３、通信部２１４、およびドライブ２１５と同様の処理部である。なお、ドライブ４１５には、必要に応じて、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどの、リムーバブルメディア２２１と同様のリムーバブルメディア４２１が適宜装着される。
製造部４０２は、制御部４０１に制御されて、CMOSイメージセンサ３００の製造に関する処理を行う。製造部４０２は、例えば、遮光材料成膜部４３１、レジスト処理部４３２、ドライエッチング部４３３、クラッド材料成膜部４３４、レジスト処理部４３５、ドライエッチング部４３６、クラッド材料成膜部４３７、およびコア材料埋め込み部４３８を有する。これらの遮光材料成膜部４３１乃至コア材料埋め込み部４３８は、制御部４０１に制御され、後述するように、CMOSイメージセンサ３００を製造する各工程の処理を行う。
なお、ここでは、説明の便宜上、本技術に関する工程のみ説明する。実際には、CMOSイメージセンサ３００を製造するためには、これらの処理部による工程以外の工程も必要であり、製造部４０２は、そのための処理部も有するが、それらの工程は、一般的なCMOSイメージセンサの製造の場合と同様であるので、ここではそれらの工程についての詳細な説明を省略する。
図２２のフローチャートを参照して、製造処理の流れの例を説明する。なお、適宜、図２３を参照して説明する。図２３は、製造処理の各工程の様子を説明する図である。
製造処理が開始されると、ステップＳ４０１において、遮光材料成膜部４３１は、制御部４０１に制御されて、フォトダイオード等が形成された図示せぬ半導体基板に遮光材料を成膜する（図２３Ａ）。遮光材料は、任意であるが、例えば、タングステン（Ｗ）やアルミニウム（Al）等の金属、カーボンブラックやチタンブラック等の有機材料等が挙げられる。
ステップＳ４０２において、レジスト処理部４３２は、制御部４０１に制御されて、その遮光材料の上にレジスト４５１を塗布し、そのレジスト４５１にパターンを形成する（図２３Ｂ）。つまり、レジスト処理部４３２は、導波路を形成する部分のみレジスト４５１が除去されたパターンを形成する。このとき、レジスト処理部４３２は、各レジスト４５１の幅を、一定としても良いが、入射光の波長の長さに応じて（例えば、入射光の波長がより長い画素程、レジスト４５１の幅が狭くなるように）設定するようにしてもよい。このようにすることにより、図２０に示されるように、遮光壁３０１の幅、すなわち遮光壁３０１間の開口部の幅を画素毎に制御することができる。
ステップＳ４０３において、ドライエッチング部４３３は、ドライエッチング（ハーフエッチ）を行い、ステップＳ４０１の処理により成膜された遮光材料を加工し、遮光壁３０１を形成する（図２３Ｃ）。このとき、遮光壁３０１の側壁（図中縦方向の面）は、図２０の例のように垂直面とするようにしてもよいし、図２３Ｃに示される例のように、図中下側ほど太くなるようにテーパー（角度）をつけるようにしてもよい。
レジストを除去した後、ステップＳ４０４において、クラッド材料成膜部４３４は、クラッド材料（クラッド３０２Ａ）を成膜する（図２３Ｄ）。このクラッド３０２Ａは、図２０のクラッド３０２の一部である。クラッド材料には、導波路コア３０３の材料よりも低屈折率の材料が用いられる。例えば、酸化シリコン（SiO）や酸窒化シリコン（SiON）等、が挙げられる。
ステップＳ４０５において、レジスト処理部４３５は、レジスト４５２を塗布し、そのレジスト４５２にパターンを形成する（図２３Ｅ）。つまり、レジスト処理部４３５は、導波路を形成する部分のみレジスト４５２が除去されたパターンを形成する。レジスト処理部４３５は、この部分の幅を、入射光の波長の長さに応じて設定することにより、図２０を参照して説明したように、導波路コア３０３の幅や遮光壁３０１間の開口部の幅を制御する。
つまり、例えば、Ｂ画素の場合、導波路コア３０３の幅や遮光壁３０１間の開口部の幅が狭くなるように、レジスト４５２の間隔を狭くし、Ｒ画素の場合、導波路コア３０３の幅や遮光壁３０１の開口部の幅が広くなるように、レジスト４５２の間隔を広くする。
ステップＳ４０６において、ドライエッチング部４３６は、ドライエッチングを行い、ステップＳ４０１およびステップＳ４０４の処理により成膜されたクラッド３０２Ａと遮光材（遮光壁３０１間の遮光材）を加工する（図２３Ｆ）。より具体的には、上述したレジスト４５２間のクラッド３０２Ａと遮光材料が除去される。つまり、ステップＳ４０４における制御に応じた幅で、クラッド３０２Ａと遮光材が削られる。なお、ドライエッチングの際、等方性エッチすることでプラズマダメージを軽減させることができる。
レジストを除去した後、ステップＳ４０７において、クラッド材料成膜部４３７は、クラッド材料（クラッド３０２Ｂ）を成膜する（図２３Ｇ）。このクラッド３０２Ｂは、図２０のクラッド３０２の一部である。
ステップＳ４０８において、コア材料埋め込み部４３８は、以上のように形成された凹部にコア材料を埋め込み、導波路コア３０３を形成する。これにより、導波路コア３０３とクラッド３０２よりなる導波路が形成される。なお、コア材料は、クラッド３０２の材料よりも高屈折率の材料であれば任意である。例えば、窒化シリコン（SiN）や酸窒化シリコン（SiON）等が挙げられる。
ステップＳ４０８の処理が終了すると、製造処理が終了する。実際には、この後、例えば、配線層、カラーフィルタ、集光レンズ等が形成される。
以上のように、製造装置４００は、CMOSイメージセンサ３００を製造することができる。つまり、製造装置４００は、導波路コア３０３の幅と遮光壁３０１間の開口部の幅との両方を、セルフアライン加工により、同時に制御することができる。また、この同時制御により、ノイズばらつきを抑制することができ、歩留まりを向上させることができる。
＜３．第３の実施の形態＞
［裏面照射型CMOSイメージセンサ］
なお、図２０を参照して説明した、裏面照射型のCMOSイメージセンサ３００において、遮光材料のみにより遮光壁３０１を形成する代わりに、立体形成が容易な所定の凹凸材料を用いて遮光壁３０１を形成するようにしてもよい。図２４にその例を示す。図２４Ａ乃至図２４Ｃのそれぞれは、図２０Ａ乃至図２０Ｃのそれぞれに対応する。
図２４の例の場合、遮光壁は、凹凸材料によりその立体形状が形成され、その表面に遮光膜３０１が成膜される。このような場合であっても、図２０の場合と同様に、導波路のコアの幅と遮光壁間の開口部の幅が、その画素の入射光の波長に応じて制御されるようにすることができる。つまり、入射光の波長が長い画素程、導波路のコアの幅と遮光壁間の開口部の幅を広くすることができる。
したがって、この場合も、CMOSイメージセンサ３００は、受光部の感度低減やノイズの発生を抑制することができ、さらに、色ムラの発生を抑制することができる。
［導波路コア幅の光出力側の制御］
もちろん、この場合も、導波路コア３０３の幅が、導波路の光入力面から光出力面までの間で、変化するようにしてもよい。その場合、少なくとも導波路の光出力面において、導波路コア３０３の幅と遮光壁間の開口部の幅が、入射光の波長が長い画素程広くなるようにすればよい。このようにすることにより、この場合もCMOSイメージセンサ３００は、ノイズ成分の増大を抑制することができる。
［導波路コア幅の光入力側の制御］
また、この場合も、導波路上部における導波路コア３０３の幅は、導波路下部における導波路コア３０３の幅とは独立に設定することができる。なお、この場合も、各画素において、遮光壁間の開口部の幅は、図２０の場合と同様に、この導波路下部における導波路コア３０３の幅に対応する。これに対して、導波路上部における導波路コア３０３の幅は、導波路下部における導波路コア３０３の幅や、遮光壁間の開口部の幅とは独立に設定される。このようにすることにより、ノイズの発生や感度の低減をより抑制できるようにすることができる。
なお、導波路上部における導波路コア３０３の幅は、Ｂ画素≦Ｇ画素≦Ｒ画素としてもよいし、Ｂ画素≧Ｇ画素≧Ｒ画素としてもよいし、Ｂ画素＝Ｇ画素＝Ｒ画素としてもよい。また、各画素の導波路コア３０３の幅は、３段階以上で変化するようにしてもよいし、連続的に変化するようにしてもよい。導波路の光入射面から光出力面にかけて、導波路コア３０３を段々形状（より連続的な変化）とすることで、干渉性を緩和することができるため、分光リップルのバラつきを抑制することができる。
さらに、この場合も、導波路コア３０３の中心軸が、遮光壁３０１間の開口部の中心軸を基準とする、入射光の波長域毎に定められた位置に形成されるようにしてもよい。また、導波路コア３０３の中心軸と遮光壁間の開口部の中心軸が、当該画素の中心を基準とする、入射光の波長域毎に定められた位置に形成されるようにしてもよい。
［クラッドの屈折率］
また、この場合も、クラッド３０２の屈折率は、全ての部分において一律でなくてもよい。例えば、クラッド３０２の内部よりも周辺部の方が屈折率が低くなるようにしてもよい。例えば、導波路コア３０３周辺のクラッド３０２において、導波路コア３０３から離れるほど、屈折率が大きくなるようにしてもよい。
例えば、クラッド３０２を多層構造とし、層毎に屈折率が異なるようにしても良い。例えば、導波路コア３０３周辺のクラッドにおいて、導波路コア３０３に近い層ほど、屈折率が小さくなるようにしてもよい。
［反射防止膜］
また、この場合も、遮光壁間の開口部近傍に、反射防止膜１５４と同様の反射防止膜を設けるようにしてもよい。さらに、この反射防止膜の幅を、導波路コア３０３の幅（若しくは遮光壁間の開口部の幅）に応じた広さにするようにしてもよい。
［瞳補正］
さらにこの場合も、画素の光電変換領域における当該画素の位置に応じて瞳補正が行われるようにしてもよい。このように、導波路コア３０３や遮光壁間の開口部に対して瞳補正を行うことにより、シェーディング特性を向上させることができる。
［製造］
図２５は、本技術を適用した製造装置の一実施の形態としての製造装置の主な構成例を示すブロック図である。図２５に示される例の場合も、製造装置４００は、基本的に図２１の例の場合と同様の構成を有する。
ただし、製造部４０２は、例えば、凹凸材料成膜部４７１、レジスト処理部４７２、ドライエッチング部４７３、遮光材成膜部４７４、クラッド材料成膜部４７５、レジスト処理部４７６、ドライエッチング部４７７、クラッド材料成膜部４７８、およびコア材料埋め込み部４７９を有する。これらの凹凸材料成膜部４７１乃至コア材料埋め込み部４７９は、制御部４０１に制御され、後述するように、CMOSイメージセンサ３００を製造する各工程の処理を行う。
なお、ここでは、説明の便宜上、本技術に関する工程のみ説明する。実際には、CMOSイメージセンサ３００を製造するためには、これらの処理部による工程以外の工程も必要であり、製造部４０２は、そのための処理部も有するが、それらの工程は、一般的なCMOSイメージセンサの製造の場合と同様であるので、ここではそれらの工程についての詳細な説明を省略する。
図２６のフローチャートを参照して、製造処理の流れの例を説明する。なお、適宜、図２７を参照して説明する。図２６は、製造処理の各工程の様子を説明する図である。
製造処理が開始されると、ステップＳ４５１において、凹凸材料成膜部４７１は、制御部４０１に制御されて、フォトダイオード等が形成された図示せぬ半導体基板に凹凸材４６１を成膜する（図２７Ａ）。凹凸材４６１は、例えば、シリコン（Si）、窒化シリコン（SiN）、酸化シリコン（SiO）、若しくは、金属（Metal）等、任意の材料であってもよい。
ステップＳ４５２において、レジスト処理部４７２は、制御部４０１に制御されて、その凹凸材４６１の上にレジスト４８１を塗布し、そのレジスト４８１にパターンを形成する（図２７Ｂ）。つまり、レジスト処理部４７２は、導波路を形成する部分のみレジスト４８１が除去されたパターンを形成する。このとき、レジスト処理部４７２は、各レジスト４８１の幅（両矢印４８２の長さ）を、一定としても良いが、入射光の波長の長さに応じて（例えば、入射光の波長がより長い画素程、レジスト４８１の幅が狭く（両矢印４８２が短く）なるように）設定するようにしてもよい。このようにすることにより、図２４に示されるように、凹凸材４６１の幅、すなわち遮光壁間の開口部の幅を画素毎に制御することができる。
ステップＳ４５３において、ドライエッチング部４７３は、ドライエッチングを行い、ステップＳ４０１の処理により成膜された凹凸材４６１を加工し、遮光壁を形成する（図２７Ｃ）。このとき、遮光壁の側壁（図中縦方向の面）は、図２４の例のように垂直面とするようにしてもよいし、図２７Ｃに示される例のように、図中下側ほど太くなるようにテーパー（角度）をつけるようにしてもよい。
レジストを除去した後、ステップＳ４５４において、遮光材成膜部４７４は、遮光材料（遮光膜３０１）を成膜する。遮光材料は、任意であるが、例えば、タングステン（Ｗ）やアルミニウム（Al）等の金属、カーボンブラックやチタンブラック等の有機材料等が挙げられる。さらに、ステップＳ４５５において、クラッド材料成膜部４７５は、クラッド材料（クラッド３０２Ａ）を成膜する（図２７Ｄ）。このクラッド３０２Ａは、図２４のクラッド３０２の一部である。クラッド材料には、導波路コア３０３の材料よりも低屈折率の材料が用いられる。例えば、酸化シリコン（SiO）や酸窒化シリコン（SiON）等、が挙げられる。
ステップＳ４５６において、レジスト処理部４７６は、レジスト４８３を塗布し、そのレジスト４８３にパターンを形成する（図２７Ｅ）。つまり、レジスト処理部４７６は、導波路を形成する部分のみレジスト４８３が除去されたパターンを形成する。レジスト処理部４７６は、この部分の幅（両矢印４８４）を、入射光の波長の長さに応じて設定することにより、図２４を参照して説明したように、導波路コア３０３の幅や遮光壁間の開口部の幅を制御する。
つまり、例えば、Ｂ画素の場合、導波路コア３０３の幅や遮光壁間の開口部の幅が狭くなるように、レジスト４８３の間隔を狭くし、Ｒ画素の場合、導波路コア３０３の幅や遮光壁間の開口部の幅が広くなるように、レジスト４８３の間隔を広くする。
ステップＳ４５７において、ドライエッチング部４７７は、ドライエッチングを行い、ステップＳ４５４およびステップＳ４５５の処理により成膜されたクラッド３０２Ａと遮光膜３０１を加工する（図２７Ｆ）。より具体的には、上述したレジスト４８３間のクラッド３０２Ａと遮光膜３０１が除去される。つまり、ステップＳ４５６における制御に応じた幅で、クラッド３０２Ａと遮光膜３０１が削られる。なお、ドライエッチングの際、等方性エッチすることでプラズマダメージを軽減させることができる。
レジストを除去した後、ステップＳ４５８において、クラッド材料成膜部４５８は、クラッド材料（クラッド３０２Ｂ）を成膜する（図２７Ｇ）。このクラッド３０２Ｂは、図２４のクラッド３０２の一部である。
ステップＳ４５９において、コア材料埋め込み部４７９は、以上のように形成された凹部にコア材料を埋め込み、導波路コア３０３を形成する。これにより、導波路コア３０３とクラッド３０２よりなる導波路が形成される。なお、コア材料は、クラッド３０２の材料よりも高屈折率の材料であれば任意である。例えば、窒化シリコン（SiN）や酸窒化シリコン（SiON）等が挙げられる。
ステップＳ４５９の処理が終了すると、製造処理が終了する。実際には、この後、例えば、配線層、カラーフィルタ、集光レンズ等が形成される。
以上のように、この場合も、製造装置４００は、導波路コア３０３の幅と遮光膜３０１の開口部の幅との両方を、セルフアライン加工により、同時に制御することができる。また、この同時制御により、ノイズばらつきを抑制することができ、歩留まりを向上させることができる。
＜４．第４の実施の形態＞
［グローバルシャッタ型のCMOSイメージセンサ］
本技術は、さらに、グローバルシャッタ型のCMOSイメージセンサにも適用することができる。図２８は、本技術を適用したグローバルシャッタ型のCMOSイメージセンサの断面の構成例を示す図である。図２８Ａは、Ｂ画素の断面の例であり、CCDイメージセンサ１００の場合の図３Ａに対応する。図２８Ｂは、Ｒ画素の断面の例であり、CCDイメージセンサ１００の場合の図３Ｃに対応する。
図２８に示されるCMOSイメージセンサ５００は、本技術を適用した撮像素子の一実施の形態としての、グローバルシャッタ型のCMOSイメージセンサである。図２８Ａに示されるように、CMOSイメージセンサ５００は、光電変換素子として例えばフォトダイオード（PD）５１１を有している。フォトダイオード５１１は、例えば、Ｎ型基板（N-Sub）５０１に形成されたＰ型ウェル層５０２に対して、Ｐ型層５２１（Ｐ＋）を基板表面側に形成してＮ型埋め込み層５２２（Ｎ＋）を埋め込むことによって形成される埋め込み型フォトダイオードである。本実施の形態では、Ｎ型を第１の導電型、Ｐ型を第２の導電型とする。また、本実施の形態では、Ｎ−，Ｎ，Ｎ＋，Ｎ＋＋の順にＮ型の不純物濃度が濃いことを表しており、同様に、Ｐ，Ｐ＋の順にＮ型の不純物濃度が濃いことを表している。
CMOSイメージセンサ５００は、フォトダイオード５１１に加えて、第１転送ゲート５１２、メモリ部（MEM）５１３、第２転送ゲート５１４および浮遊拡散領域（FD：Floating Diffusion）５１５を有する。
第１転送ゲート５１２は、フォトダイオード５１１で光電変換され、その内部に蓄積された電荷を、ゲート電極５２３に転送パルス（TRX）が印加されることによって転送する。メモリ部５１３は、ゲート電極５２３の下に形成されたＮ型の埋め込みチャネル５２４（Ｎ＋）によって形成され、第１転送ゲート５１２によってフォトダイオード５１１から転送された電荷を保持する。メモリ部５１３が埋め込みチャネル５２４によって形成されていることで、基板界面での暗電流の発生を抑えることができるため画質の向上に寄与できる。
このメモリ部５１３において、その上部にゲート電極５２３を配置し、そのゲート電極５２３に転送パルス（TRX）を印加することでメモリ部５１３に変調をかけることができる。すなわち、ゲート電極５２３に転送パルス（TRX）が印加されることで、メモリ部５１３のポテンシャルが深くなる。これにより、メモリ部５１３の飽和電荷量を、変調を掛けない場合よりも増やすことができる。
第２転送ゲート５１４は、メモリ部５１３に保持された電荷を、ゲート電極５２６に転送パルス（TRG）が印加されることによって転送する。浮遊拡散領域５１５は、Ｎ型層（Ｎ＋＋）からなる電荷電圧変換部であり、第２転送ゲート５１４によってメモリ部５１３から転送された電荷を電圧に変換する。
CMOSイメージセンサ５００はさらに、リセットトランジスタ、増幅トランジスタ、および選択トランジスタを有している（いずれも図示せず）。
CMOSイメージセンサ５００はさらに、フォトダイオード５１１の蓄積電荷を排出するための電荷排出部５１６を有している。この電荷排出部５１６は、露光開始時にゲート電極５２７に制御パルス（ABG）が印加されることで、フォトダイオード５１１の電荷をＮ型層のドレイン部５２８（Ｎ＋＋）に排出する。電荷排出部５１６はさらに、露光終了後の読み出し期間中にフォトダイオード５１１が飽和して電荷が溢れるのを防ぐ作用をなす。ドレイン部５２８には、所定の電圧（VDA）が印加されている。
そして、CMOSイメージセンサ５００はさらに、メモリ部５１３の直下にＰ型ウェル層５２５が形成されているとともに、メモリ部５１３下の深い領域の一部においてＮ型基板５０１の一部が上に凸となるような低濃度Ｎ型層領域５３１（Ｎ−）が形成されている。
Ｐ型ウェル層５０２の図中上側には、読み出し回路等が形成される配線層５０３が形成される。この配線層５０３の図中上側には、遮光膜５４１が形成される。また、この配線層５０３のフォトダイオード５１１の上側には、その遮光膜５４１の開口部が形成され、そこに、クラッド５４２および導波路コア５４３よりなる導波路が形成される。この導波路は、図中上側から入射される入射光をフォトダイオード５１１へと導く。遮光膜５４１は、この入射光がフォトダイオード５１１以外に侵入するのを抑制する。
このように、グローバルシャッタ型のCMOSイメージセンサ５００においても、上述したCCDイメージセンサ１００や、裏面照射型のCMOSイメージセンサ３００の場合と同様に、各画素に、クラッドおよび導波路コアよりなる導波路を形成することができる。
そして、図２８Ａおよび図２８Ｂに示されるように、Ｂ画素、Ｇ画素（図示は省略する）、およびＲ画素のそれぞれにおいて、導波路コア５４３の幅および遮光膜５４１の開口部の幅は、CCDイメージセンサ１００の場合と同様に、互いに異なるようにすることができる。
つまり、グローバルシャッタ型のCMOSイメージセンサ５００の場合も、CCDイメージセンサ１００の場合と同様に、導波路コア５４３の幅と遮光膜５４１の開口部の幅を、その画素の入射光の波長に応じた広さとすることができる。つまり、入射光の波長が長い画素程、導波路コア５４３の幅と遮光膜５４１の開口部の幅が広くなされている。
より具体的には、図２８Ａに示されるように、導波路コア５４３の幅および遮光膜５４１の開口部の幅は、入射光の波長域が最も短いＢ画素がもっとも狭く形成される。また、図２８Ｂに示されるように、導波路コア５４３の幅および遮光膜５４１の開口部の幅は、入射光の波長域が最も長いＲ画素がもっとも広く形成される。なお、図示は省略するが、Ｇ画素の導波路コア５４３の幅および遮光膜５４１の開口部の幅は、Ｂ画素とＲ画素の間の広さに形成される。
以上のようにすることにより、CMOSイメージセンサ５００は、CCDイメージセンサ１００の場合と同様に、受光部の感度低減やノイズの発生を抑制することができ、さらに、色ムラの発生を抑制することができる。
［導波路コア幅の光出力側の制御］
もちろん、CMOSイメージセンサ５００の場合も、CCDイメージセンサ１００の場合と同様に、導波路コア５４３の幅が、導波路の光入力面から光出力面までの間で、変化するようにしてもよい。つまり、少なくとも導波路の光出力面において、導波路コア５４３の幅と遮光膜５４１の開口部の幅が、入射光の波長が長い画素程広くなるようになされていればよい。
このようにすることにより、CMOSイメージセンサ５００は、CCDイメージセンサ１００の場合と同様に、ノイズ成分の増大を抑制することができる。
［導波路コア幅の光入力側の制御］
CMOSイメージセンサ５００の場合も、CCDイメージセンサ１００の場合と同様に、導波路上部における導波路コア５４３の幅は、導波路下部における導波路コア５４３の幅や遮光膜５４１の開口部の幅とは独立に設定することができる。このようにすることにより、CMOSイメージセンサ５００は、CCDイメージセンサ１００の場合と同様に、ノイズの発生や感度の低減をより抑制できるようにすることができる。
なお、導波路上部における導波路コア５４３の幅は、Ｂ画素≦Ｇ画素≦Ｒ画素としてもよいし、Ｂ画素≧Ｇ画素≧Ｒ画素としてもよいし、Ｂ画素＝Ｇ画素＝Ｒ画素としてもよい。
また、各画素の導波路コア５４３の幅は、３段階以上で変化するようにしてもよいし、連続的に変化するようにしてもよい。導波路の光入射面から光出力面にかけて、導波路コア５４３を段々形状（より連続的な変化）とすることで、干渉性を緩和することができるため、分光リップルのバラつきを抑制することができる。
さらに、CMOSイメージセンサ５００においても、CCDイメージセンサ１００の場合と同様に、導波路コア５４３の中心軸が、遮光膜５４１の開口部の中心軸を基準とする、入射光の波長域毎に定められた位置に形成されるようにしてもよい。
また、CMOSイメージセンサ５００においても、CCDイメージセンサ１００の場合と同様に、導波路コア５４３の中心軸と遮光膜５４１の開口部の中心軸が、当該画素の中心を基準とする、入射光の波長域毎に定められた位置に形成されるようにしてもよい。
［クラッドの屈折率］
CMOSイメージセンサ５００においても、CCDイメージセンサ１００の場合と同様に、クラッド５４２の屈折率は、全ての部分において一律でなくてもよい。例えば、クラッド５４２の内部よりも周辺部の方が屈折率が低くなるようにしてもよい。例えば、導波路コア５４３周辺のクラッド５４２において、導波路コア５４３から離れるほど、屈折率が大きくなるようにしてもよい。
例えば、クラッド５４２を多層構造とし、層毎に屈折率が異なるようにしても良い。例えば、導波路コア５４３周辺のクラッドにおいて、導波路コア５４３に近い層ほど、屈折率が小さくなるようにしてもよい。
［反射防止膜］
また、CMOSイメージセンサ５００においても、CCDイメージセンサ１００の場合と同様に、遮光膜５４１の開口部近傍に、反射防止膜を設けるようにしてもよい。さらに、この反射防止膜の幅を、導波路コア５４３の幅（若しくは遮光膜５４１の開口部の幅）に応じた広さにするようにしてもよい。
［瞳補正］
また、CMOSイメージセンサ５００においても、CCDイメージセンサ１００の場合と同様に、画素の光電変換領域における当該画素の位置に応じて瞳補正が行われるようにしてもよい。このように、導波路コア５４３や遮光膜５４１の開口部に対して瞳補正を行うことにより、シェーディング特性を向上させることができる。
［製造］
図２９は、本技術を適用した製造装置の一実施の形態としての製造装置の主な構成例を示すブロック図である。図２９に示される製造装置６００は、CMOSイメージセンサ５００を製造する製造装置であり、制御部６０１および製造部６０２を有する。
また、製造装置６００は、入力部６１１、出力部６１２、記憶部６１３、通信部６１４、およびドライブ６１５を有する。
制御部６０１、入力部６１１、出力部６１２、記憶部６１３、通信部６１４、およびドライブ６１５は、それぞれ、製造装置２００における制御部２０１、入力部２１１、出力部２１２、記憶部２１３、通信部２１４、およびドライブ２１５と同様の処理部である。なお、ドライブ６１５には、必要に応じて、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどの、リムーバブルメディア２２１と同様のリムーバブルメディア６２１が適宜装着される。
製造部６０２は、制御部６０１に制御されて、CMOSイメージセンサ５００の製造に関する処理を行う。製造部６０２は、例えば、配線層形成部６３１、クラッド材料成膜部６３２、レジスト処理部６３３、ドライエッチング部６３４、遮光材成膜部６３５、クラッド材料成膜部６３６、レジスト処理部６３７、ドライエッチング部６３８、クラッド材料成膜部６３９、およびコア材料埋め込み部６４０を有する。これらの配線層形成部６３１乃至コア材料埋め込み部６４０は、制御部６０１に制御され、後述するように、CMOSイメージセンサ５００を製造する各工程の処理を行う。
なお、ここでは、説明の便宜上、本技術に関する工程のみ説明する。実際には、CMOSイメージセンサ５００を製造するためには、これらの処理部による工程以外の工程も必要であり、製造部６０２は、そのための処理部も有するが、それらの工程は、一般的なCMOSイメージセンサの製造の場合と同様であるので、ここではそれらの工程についての詳細な説明を省略する。
図３０のフローチャートを参照して、製造処理の流れの例を説明する。なお、適宜、図３１および図３２を参照して説明する。図３１および図３２は、製造処理の各工程の様子を説明する図である。
製造処理が開始されると、ステップＳ６０１において、配線層形成部６３１は、フォトダイオード等の各構成が形成されたＰ型ウェル層５０２の図中上側に配線層５０３を形成する（図３１Ａ）。
ステップＳ６０２において、クラッド材料成膜部６３２は、その配線層５０３の表面にクラッド５４２Ａを成膜する（図３１Ｂ）。このクラッド５４２Ａは、図２８のクラッド５４２の一部である。クラッド材料には、導波路コア５４３の材料よりも低屈折率の材料が用いられる。例えば、酸化シリコン（SiO）や酸窒化シリコン（SiON）等、が挙げられる。
ステップＳ６０３において、レジスト処理部６３３は、制御部６０１に制御されて、その遮光材料の上にレジスト６５１を塗布し、そのレジスト６５１にパターンを形成する。つまり、レジスト処理部６３３は、導波路を形成する部分のみレジスト６５１が除去されたパターンを形成する。このとき、レジスト処理部６３３は、このレジスト６５１間の幅を、入射光の波長の長さに応じて（例えば、入射光の波長がより長い画素程、レジスト６５１間の幅が狭くなるように）設定するようにしてもよい。このようにすることにより、図２８に示されるように、導波路コア５４３の幅や遮光膜５４１の開口部の幅を画素毎に制御することができる。
ステップＳ６０４において、ドライエッチング部６３４は、ドライエッチング（ハーフエッチ）を行い、クラッド５４２Ａおよび配線層５０３を加工し、導波路を形成する窪み（凸部）を形成する（図３１Ｃ）。
レジスト６５１間の幅を徐々に狭くしながら、ステップＳ６０３およびステップＳ６０４のようなレジストパターニングとハーフエッチを繰り返すことにより、図３２Ａに示されるような、深くなるほどその幅が狭くなる窪み（凹部）が形成される。
窪み（凹部）の形状は、任意である。例えば、このような、幅が非連続に変化する段々形状としてもよいが、例えば、窪み（凹部）の側面にテーパーをつけるようにし、幅がより連続的に変化するようにしてもよい。
窪み（凹部）がＰ型ウェル層５０２まで到達すると、ステップＳ６０５において、遮光材成膜部６３５は、遮光膜５４１を成膜する。遮光材料は、任意であるが、例えば、タングステン（Ｗ）やアルミニウム（Al）等の金属、カーボンブラックやチタンブラック等の有機材料等が挙げられる。さらに、ステップＳ６０６において、クラッド材料成膜部６３６は、クラッド５４２Ｂを成膜する（図３２Ｂ）。このクラッド５４２Ｂは、図２８のクラッド５４２の一部である。
ステップＳ６０７において、レジスト処理部６３７は、レジストを塗布し、窪み（凹部）の底部のみそのレジストが除去されたパターンを形成する。制御部６０１は、このレジストの間隔の広さを制御することにより、導波路コア５４３の幅や遮光膜５４１の開口部の幅を制御することができる。
そして、ステップＳ６０８において、ドライエッチング部６３８は、ドライエッチングを行い、窪み（凸部）の底部の、クラッド５４２Ｂおよび遮光膜５４１を除去する。
レジストを除去した後、ステップＳ６０９において、クラッド材料成膜部６３９は、クラッド５４２Ｃを成膜する。このクラッド５４２Ｃは、図２８のクラッド５４２の一部である（図３２Ｃ）。
ステップＳ６１０において、コア材料埋め込み部６４０は、以上のように形成された窪み（凹部）にコア材料を埋め込み、導波路コア５４３を形成する。これにより、導波路コア５４３とクラッド５４２よりなる導波路が形成される。なお、コア材料は、クラッド５４２の材料よりも高屈折率の材料であれば任意である。例えば、窒化シリコン（SiN）や酸窒化シリコン（SiON）等が挙げられる。
ステップＳ６１０の処理が終了すると、製造処理が終了する。実際には、この後、例えば、配線層、カラーフィルタ、集光レンズ等が形成される。
以上のように、製造装置６００は、CMOSイメージセンサ５００を製造することができる。つまり、製造装置６００は、導波路コア５４３の幅と遮光膜５４１の開口部の幅との両方を、セルフアライン加工により、同時に制御することができる。また、この同時制御により、ノイズばらつきを抑制することができ、歩留まりを向上させることができる。
＜５．第５の実施の形態＞
［撮像装置］
図３３は、上述した撮像素子を用いた撮像装置の主な構成例を示すブロック図である。図３３に示される撮像装置７００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。
図３３に示されるように撮像装置７００は、光学部７１１、イメージセンサ７１２、A/D変換器７１３、操作部７１４、制御部７１５、画像処理部７１６、表示部７１７、コーデック処理部７１８、および記録部７１９を有する。
光学部７１１は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部７１１は、被写体からの光（入射光）を透過し、イメージセンサ７１２に供給する。
イメージセンサ７１２は、入射光を光電変換して画素毎の信号（画素信号）をA/D変換器７１３に供給する。
A/D変換器７１３は、イメージセンサ７１２から、所定のタイミングで供給された画素信号を、デジタルデータ（画像データ）に変換し、所定のタイミングで順次、画像処理部７１６に供給する。
操作部７１４は、例えば、ジョグダイヤル（商標）、キー、ボタン、またはタッチパネル等により構成され、ユーザによる操作入力を受け、その操作入力に対応する信号を制御部７１５に供給する。
制御部７１５は、操作部７１４により入力されたユーザの操作入力に対応する信号に基づいて、光学部７１１、イメージセンサ７１２、A/D変換器７１３、画像処理部７１６、表示部７１７、コーデック処理部７１８、および記録部７１９の駆動を制御し、各部に撮像に関する処理を行わせる。
画像処理部７１６は、A/D変換器７１３から供給された画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部７１６は、画像処理を施した画像データを表示部７１７およびコーデック処理部７１８に供給する。
表示部７１７は、例えば、液晶ディスプレイ等として構成され、画像処理部７１６から供給された画像データに基づいて、被写体の画像を表示する。
コーデック処理部７１８は、画像処理部７１６から供給された画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記録部７１９に供給する。
記録部７１９は、コーデック処理部７１８からの符号化データを記録する。記録部７１９に記録された符号化データは、必要に応じて画像処理部７１６に読み出されて復号される。復号処理により得られた画像データは、表示部７１７に供給され、対応する画像が表示される。
以上のような撮像装置７００のイメージセンサ７１２に上述した本技術を適用する。すなわち、イメージセンサ７１２には、上述したようなCCDイメージセンサ１００、CMOSイメージセンサ３００、若しくはCMOSイメージセンサ５００等が用いられる。したがって、イメージセンサ７１２は、ノイズの発生を抑制することができる。したがって撮像装置７００は、被写体を撮像することにより、より高画質な画像を得ることができる。
なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、デジタルスチルカメラやビデオカメラだけでなく、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する情報処理装置（電子機器）であってもよい。また、他の情報処理装置に装着して使用される（若しくは組み込みデバイスとして搭載される）カメラモジュールであってもよい。
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。上述した一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、ネットワークや記録媒体からインストールされる。
この記録媒体は、例えば、図１４、図２１、図２５、または図２９に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されているリムーバブルメディア２２１、リムーバブルメディア４２１、若しくはリムーバブルメディア６２１により構成される。このリムーバブルメディア２２１、リムーバブルメディア４２１、およびリムーバブルメディア６２１には、磁気ディスク（フレキシブルディスクを含む）や光ディスク（CD-ROMやDVDを含む）が含まれる。さらに、光磁気ディスク（MD（Mini Disc）を含む）や半導体メモリ等も含まれる。また、上述した記録媒体は、このようなリムーバブルメディア２２１、リムーバブルメディア４２１、およびリムーバブルメディア６２１だけでなく、装置本体に予め組み込まれた状態でユーザに配信される、プログラムが記録されているROMや、記憶部２１３、記憶部４１３、若しくは記憶部６１３に含まれるハードディスクなどにより構成されるようにしてもよい。
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
なお、本技術は以下のような構成も取ることができる。
（１） 複数画素のそれぞれにおいて、
入射光を受光する受光部と、
前記入射光を光入射面から前記受光部へ導く導波路と、
前記光入射面と前記受光部の間において前記入射光を遮る遮光部と
を備え、
前記遮光部は、前記導波路の光出力面近傍に開口部を有し、
前記受光部は、前記導波路および前記開口部を介して入射される前記入射光を受光し、
前記導波路のコアの幅、および前記開口部の幅は、前記入射光の波長が長い画素程、広く形成される
撮像素子。
（２） 前記コアの幅および前記開口部の幅は、前記開口部を通過し、前記受光部の外に入射する斜め入射光を前記遮光部により遮光し、かつ、前記開口部両端における回折光の光量が小さくなるような広さに形成される
前記（１）に記載の撮像素子。
（３） 前記導波路の光出力面における前記コアの幅が、前記入射光の波長が長い画素程、広く形成される
前記（１）または（２）に記載の撮像素子。
（４） 前記導波路の光入射面における前記コアの幅は、前記導波路の光出力面における前記コアの幅とは異なる広さに形成される
前記（３）に記載の撮像素子。
（５） 前記導波路の光入射面における前記コアの幅は、前記入射光の波長が長い画素程、広く形成される
前記（４）に記載の撮像素子。
（６） 前記導波路の光入射面における前記コアの幅は、前記入射光の波長が短い画素程、広く形成される
前記（４）または（５）に記載の撮像素子。
（７） 前記導波路の光入射面における前記コアの幅は、前記入射光の波長に関わらず所定の広さに形成される
前記（４）乃至（６）のいずれかに記載の撮像素子。
（８） 前記コアの中心は、前記開口部の中心を基準とする、前記入射光の波長域毎に定められた位置に形成される
前記（１）乃至（７）のいずれかに記載の撮像素子。
（９） 前記コアの中心および前記開口部の中心は、画素の中心を基準とする、前記入射光の波長域毎に定められた位置に形成される
前記（１）乃至（８）のいずれかに記載の撮像素子。
（１０） 前記導波路は、屈折率が大きな前記コアと、前記コア周囲に形成される、前記コアより屈折率が小さなクラッドよりなる
前記（１）乃至（９）のいずれかに記載の撮像素子。
（１１） 前記クラッドは複数層よりなり、前記導波路の内側の層ほど屈折率が小さい
前記（１０）に記載の撮像素子。
（１２） 前記開口部と前記受光部との間に反射防止膜を備える
前記（１）乃至（１１）のいずれかに記載の撮像素子。
（１３） 前記反射防止膜は、前記コアの幅に応じた広さに形成される
前記（１）乃至（１２）のいずれかに記載の撮像素子。
（１４） 前記コアの中心および前記開口部の中心の、前記受光部の中心を基準とする位置は、光電変換領域における当該画素の位置に応じて瞳補正される
前記（１）乃至（１３）のいずれかに記載の撮像素子。
（１５） 前記入射光を集光する集光レンズと
前記集光レンズを透過した前記入射光より所定の波長域成分を抽出するフィルタと
をさらに備え、
前記集光レンズおよび前記フィルタを透過した、前記波長域成分の入射光が前記導波路に入射される
前記（１）乃至（１４）のいずれかに記載の撮像素子。
（１６） 複数画素のそれぞれにおいて、
入射光を受光する受光部と、
前記入射光を光入射面から前記受光部へ導く導波路と、
前記光入射面と前記受光部の間において前記入射光を遮る遮光部と
を備え、
前記遮光部は、前記導波路の光出力面近傍に開口部を有し、
前記受光部は、前記導波路および前記開口部を介して入射される前記入射光を受光し、
前記導波路のコアの幅、および前記開口部の幅は、前記入射光の波長が長い画素程、広く形成される
撮像素子と、
前記撮像素子において光電変換された被写体の画像を画像処理する画像処理部と
を備える撮像装置。
（１７） 撮像素子を製造する製造装置であって、
遮光材とクラッドが積層される前記撮像素子に対して、入射光の波長が長い画素程、前記遮光材および前記クラッドをエッチングするように、レジストをパターニングするパターニング部と、
前記パターニング部によりパターニングされた前記レジストに基づいて前記遮光材および前記クラッドをエッチングするエッチング部と、
前記エッチング部によりエッチングされた前記撮像素子表面にクラッドを成膜するクラッド成膜部と、
前記エッチング部によりエッチングされた部分に、導波路のコアとなる高屈折率材料を埋め込む埋め込み部と
を備える製造装置。
（１８） 撮像素子を製造する製造装置の製造方法であって、
前記製造装置が、
遮光材とクラッドが積層される前記撮像素子に対して、入射光の波長が長い画素程、前記遮光材および前記クラッドをエッチングするように、レジストをパターニングし、
前記レジストに基づいて前記遮光材および前記クラッドをエッチングし、
エッチングされた前記撮像素子表面にクラッドを成膜し、
エッチングされた部分に導波路のコアとなる高屈折率材料を埋め込む
製造方法。
（１９） 前記クラッドを成膜する前に前記遮光材を加工し、前記入射光の波長が長い画素程、前記遮光材の薄い部分の幅が広くなるようにする
前記（１８）に記載の製造方法。
（２０） 凹凸材料を成膜し、
前記入射光の波長が長い画素程、前記凹凸材料の薄い部分の幅が広くなるように加工し、
加工された前記凹凸材表面に、前記遮光材および前記クラッドを成膜する
前記（１８）または（１９）に記載の製造方法。
１００ CCDイメージセンサ， １０２ 受光部， １０３ 垂直転送レジスタ部， １０７ 転送電極， １０９ 接続配線， １１７ 絶縁膜， １１８ 遮光膜， １２６ クラッド， １２７ コア， １２８ 導波路， １５１ クラッド， １５２ クラッド， １５３ 導波路コア， １５４ 反射防止膜， ２００ 製造装置， ２０１ 制御部， ２０２ 製造部， ３００ CMOSイメージセンサ， ３０１ 遮光壁， ３０２ クラッド， ３０３ 導波路コア， ３０４ 平坦化膜， ３０５ カラーフィルタ， ３０６ 集光レンズ， ４００ 製造装置， ４０１ 制御部， ４０２ 製造部， ４１ 凹凸材， ５００ CMOSイメージセンサ， ５１１ フォトダイオード， ５１２ 第１転送ゲート， ５１３メモリ部， ５１４ 第２転送ゲート， ５１５ 浮遊拡散領域， ５１６ 電荷排出部， ５４１ 遮光膜， ５４２ クラッド， ５４３ 導波路コア， ６００ 製造装置， ６０１ 制御部， ６０２ 製造部， ７００ 撮像装置， ７１２イメージセンサ

Claims (20)

  1. 複数画素のそれぞれにおいて、
    入射光を受光する受光部と、
    前記入射光を光入射面から前記受光部へ導く導波路と、
    前記光入射面と前記受光部の間において前記入射光を遮る遮光部と
    を備え、
    前記遮光部は、前記導波路の光出力面近傍に開口部を有し、
    前記受光部は、前記導波路および前記開口部を介して入射される前記入射光を受光し、
    前記導波路のコアの幅、および前記開口部の幅は、前記入射光の波長が長い画素程、広く形成される
    撮像素子。
  2. 前記コアの幅および前記開口部の幅は、前記開口部を通過し、前記受光部の外に入射する斜め入射光を前記遮光部により遮光し、かつ、前記開口部両端における回折光の光量が小さくなるような広さに形成される
    請求項１に記載の撮像素子。
  3. 前記導波路の光出力面における前記コアの幅が、前記入射光の波長が長い画素程、広く形成される
    請求項１に記載の撮像素子。
  4. 前記導波路の光入射面における前記コアの幅は、前記導波路の光出力面における前記コアの幅とは異なる広さに形成される
    請求項３に記載の撮像素子。
  5. 前記導波路の光入射面における前記コアの幅は、前記入射光の波長が長い画素程、広く形成される
    請求項４に記載の撮像素子。
  6. 前記導波路の光入射面における前記コアの幅は、前記入射光の波長が短い画素程、広く形成される
    請求項４に記載の撮像素子。
  7. 前記導波路の光入射面における前記コアの幅は、前記入射光の波長に関わらず所定の広さに形成される
    請求項４に記載の撮像素子。
  8. 前記コアの中心は、前記開口部の中心を基準とする、前記入射光の波長域毎に定められた位置に形成される
    請求項１に記載の撮像素子。
  9. 前記コアの中心および前記開口部の中心は、画素の中心を基準とする、前記入射光の波長域毎に定められた位置に形成される
    請求項１に記載の撮像素子。
  10. 前記導波路は、屈折率が大きな前記コアと、前記コア周囲に形成される、前記コアより屈折率が小さなクラッドよりなる
    請求項１に記載の撮像素子。
  11. 前記クラッドは複数層よりなり、前記導波路の内側の層ほど屈折率が小さい
    請求項１０に記載の撮像素子。
  12. 前記開口部と前記受光部との間に反射防止膜を備える
    請求項１に記載の撮像素子。
  13. 前記反射防止膜は、前記コアの幅に応じた広さに形成される
    請求項１に記載の撮像素子。
  14. 前記コアの中心および前記開口部の中心の、前記受光部の中心を基準とする位置は、光電変換領域における当該画素の位置に応じて瞳補正される
    請求項１に記載の撮像素子。
  15. 前記入射光を集光する集光レンズと
    前記集光レンズを透過した前記入射光より所定の波長域成分を抽出するフィルタと
    をさらに備え、
    前記集光レンズおよび前記フィルタを透過した、前記波長域成分の入射光が前記導波路に入射される
    請求項１に記載の撮像素子。
  16. 複数画素のそれぞれにおいて、
    入射光を受光する受光部と、
    前記入射光を光入射面から前記受光部へ導く導波路と、
    前記光入射面と前記受光部の間において前記入射光を遮る遮光部と
    を備え、
    前記遮光部は、前記導波路の光出力面近傍に開口部を有し、
    前記受光部は、前記導波路および前記開口部を介して入射される前記入射光を受光し、
    前記導波路のコアの幅、および前記開口部の幅は、前記入射光の波長が長い画素程、広く形成される
    撮像素子と、
    前記撮像素子において光電変換された被写体の画像を画像処理する画像処理部と
    を備える撮像装置。
  17. 撮像素子を製造する製造装置であって、
    遮光材とクラッドが積層される前記撮像素子に対して、入射光の波長が長い画素程、前記遮光材および前記クラッドをエッチングするように、レジストをパターニングするパターニング部と、
    前記パターニング部によりパターニングされた前記レジストに基づいて前記遮光材および前記クラッドをエッチングするエッチング部と、
    前記エッチング部によりエッチングされた前記撮像素子表面にクラッドを成膜するクラッド成膜部と、
    前記エッチング部によりエッチングされた部分に、導波路のコアとなる高屈折率材料を埋め込む埋め込み部と
    を備える製造装置。
  18. 撮像素子を製造する製造装置の製造方法であって、
    前記製造装置が、
    遮光材とクラッドが積層される前記撮像素子に対して、入射光の波長が長い画素程、前記遮光材および前記クラッドをエッチングするように、レジストをパターニングし、
    前記レジストに基づいて前記遮光材および前記クラッドをエッチングし、
    エッチングされた前記撮像素子表面にクラッドを成膜し、
    エッチングされた部分に導波路のコアとなる高屈折率材料を埋め込む
    製造方法。
  19. 前記クラッドを成膜する前に前記遮光材を加工し、前記入射光の波長が長い画素程、前記遮光材の薄い部分の幅が広くなるようにする
    請求項１８に記載の製造方法。
  20. 凹凸材料を成膜し、
    前記入射光の波長が長い画素程、前記凹凸材料の薄い部分の幅が広くなるように加工し、
    加工された前記凹凸材表面に、前記遮光材および前記クラッドを成膜する
    請求項１８に記載の製造方法。
JP2012190661A 2012-08-30 2012-08-30 撮像素子、撮像装置、製造装置および方法 Pending JP2014049575A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012190661A JP2014049575A (ja) 2012-08-30 2012-08-30 撮像素子、撮像装置、製造装置および方法
CN201310350629.4A CN103681710B (zh) 2012-08-30 2013-08-13 图像传感器、成像装置以及制造图像传感器的装置和方法
US13/972,019 US10373994B2 (en) 2012-08-30 2013-08-21 Image sensor, for suppressing occurrence of noise components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012190661A JP2014049575A (ja) 2012-08-30 2012-08-30 撮像素子、撮像装置、製造装置および方法

Publications (1)

Publication Number Publication Date
JP2014049575A true JP2014049575A (ja) 2014-03-17

Family

ID=50187068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012190661A Pending JP2014049575A (ja) 2012-08-30 2012-08-30 撮像素子、撮像装置、製造装置および方法

Country Status (3)

Country Link
US (1) US10373994B2 (ja)
JP (1) JP2014049575A (ja)
CN (1) CN103681710B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096323A (ja) * 2014-11-13 2016-05-26 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ イメージセンサー
JP2017055080A (ja) * 2015-09-11 2017-03-16 キヤノン株式会社 撮像装置及び撮像装置の製造方法
WO2017131009A1 (ja) * 2016-01-29 2017-08-03 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置
WO2018088281A1 (ja) * 2016-11-14 2018-05-17 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置及びその製造方法
JP2019091817A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 固体撮像装置および固体撮像装置の製造方法
US10615205B2 (en) 2017-05-26 2020-04-07 Canon Kabushiki Kaisha Imaging apparatus, imaging system, and moving body
JP2020057757A (ja) * 2018-10-03 2020-04-09 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ 光学素子およびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5522980B2 (ja) * 2009-06-18 2014-06-18 キヤノン株式会社 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法
JP6274567B2 (ja) * 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
US9826134B2 (en) * 2015-03-27 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Imaging apparatus having a microphone and directivity control
CN104867951B (zh) * 2015-04-23 2018-05-04 豪威科技(上海)有限公司 一种背照式传感器芯片及其制造方法
JP6711692B2 (ja) * 2016-05-24 2020-06-17 キヤノン株式会社 光電変換装置及び画像読み取り装置
JP2019046861A (ja) * 2017-08-30 2019-03-22 株式会社東芝 光学センサ
US10483309B1 (en) * 2018-09-07 2019-11-19 Semiductor Components Industries, Llc Image sensors with multipart diffractive lenses
JP2020085666A (ja) * 2018-11-26 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 生体由来物質検出用チップ、生体由来物質検出装置及び生体由来物質検出システム
WO2021220610A1 (ja) * 2020-04-28 2021-11-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521302B2 (ja) * 2008-09-29 2014-06-11 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2010093081A (ja) 2008-10-08 2010-04-22 Panasonic Corp 固体撮像装置およびその製造方法
JP2011023455A (ja) 2009-07-14 2011-02-03 Panasonic Corp 固体撮像装置
JP2012015193A (ja) * 2010-06-29 2012-01-19 Panasonic Corp 固体撮像装置およびその製造方法
JP2012084608A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、並びに電子機器
JP5197823B2 (ja) * 2011-02-09 2013-05-15 キヤノン株式会社 光電変換装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096323A (ja) * 2014-11-13 2016-05-26 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ イメージセンサー
US9825078B2 (en) 2014-11-13 2017-11-21 Visera Technologies Company Limited Camera device having an image sensor comprising a conductive layer and a reflection layer stacked together to form a light pipe structure accommodating a filter unit
JP2017055080A (ja) * 2015-09-11 2017-03-16 キヤノン株式会社 撮像装置及び撮像装置の製造方法
WO2017131009A1 (ja) * 2016-01-29 2017-08-03 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置
CN108604590A (zh) * 2016-01-29 2018-09-28 Towerjazz松下半导体有限公司 固体摄像装置
JPWO2017131009A1 (ja) * 2016-01-29 2018-11-22 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置
US10734433B2 (en) 2016-01-29 2020-08-04 Towerjazz Panasonic Semiconductor Co., Ltd. Solid-state imaging device
WO2018088281A1 (ja) * 2016-11-14 2018-05-17 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置及びその製造方法
US10615205B2 (en) 2017-05-26 2020-04-07 Canon Kabushiki Kaisha Imaging apparatus, imaging system, and moving body
JP2019091817A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 固体撮像装置および固体撮像装置の製造方法
JP2020057757A (ja) * 2018-10-03 2020-04-09 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ 光学素子およびその製造方法

Also Published As

Publication number Publication date
CN103681710A (zh) 2014-03-26
US20140063303A1 (en) 2014-03-06
CN103681710B (zh) 2018-09-21
US10373994B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
JP2014049575A (ja) 撮像素子、撮像装置、製造装置および方法
USRE50032E1 (en) Solid-state imaging device, method of manufacturing a solid-state imaging device, and electronic apparatus
KR101893325B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
US10141355B2 (en) Solid-state imaging device, production method of the same, and imaging apparatus
US9508767B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
TWI387101B (zh) 固態攝影裝置及其製造方法
JP5659707B2 (ja) 固体撮像装置とその製造方法、及び電子機器
WO2015174297A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
US20120235263A1 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP2012169530A (ja) 固体撮像装置、および、その製造方法、電子機器
JP5547260B2 (ja) 固体撮像装置
JP2008016488A (ja) 固体撮像素子