TW201633494A - 堆疊式封裝及其製造方法 - Google Patents

堆疊式封裝及其製造方法 Download PDF

Info

Publication number
TW201633494A
TW201633494A TW104106831A TW104106831A TW201633494A TW 201633494 A TW201633494 A TW 201633494A TW 104106831 A TW104106831 A TW 104106831A TW 104106831 A TW104106831 A TW 104106831A TW 201633494 A TW201633494 A TW 201633494A
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
disposed
semiconductor component
encapsulant
Prior art date
Application number
TW104106831A
Other languages
English (en)
Inventor
陳豐富
郭正德
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW104106831A priority Critical patent/TW201633494A/zh
Publication of TW201633494A publication Critical patent/TW201633494A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Wire Bonding (AREA)

Abstract

一種堆疊式封裝，包括第一及第二半導體元件。第一半導體元件包括第一基底、第一晶片、多個導電柱及第一封裝膠體。第一晶片、導電柱與第一封裝膠體配置於第一基底上，且第一封裝膠體覆蓋第一晶片與各導電柱的第一部分。各導電柱的第二部分凸出或齊平於第一封裝膠體。第二半導體元件包括第二基底、第二晶片及多個第二焊球。第二基底包括相對的第三表面與第四表面。第二晶片與第二焊球分別配置於第三表面與第四表面。第二半導體元件的第二焊球連接至第一半導體元件的導電柱的第二部分。本發明更提供一種堆疊式封裝的製造方法。

Description

堆疊式封裝及其製造方法
本發明是有關於一種半導體封裝及其製造方法，且特別是有關於一種堆疊式半導體封裝及其製造方法。
隨著電子裝置的尺寸減小，近來，已發展堆疊型半導體封裝(Package on Package，POP)的技術，藉由堆疊多個晶片或在單個半導體封裝中堆疊個別半導體封裝而實現高積集密度。
圖1至圖3是習知的一種堆疊式封裝的製造流程的示意圖。請先參閱圖1，首先提供一第一半導體元件11。如圖1所示，第一半導體元件11包括一第一基底12、一第一晶片13、多個焊球14及一第一封裝膠體15。第一晶片13與這些焊球14(圖1上示意性地繪示出兩個)配置在第一基底12上，且焊球14環繞著第一晶片13。第一封裝膠體15配置於第一基底12上且包封第一晶片13與這些焊球14。
接著，如圖2所示，移除部分的第一封裝膠體15，而製造出開孔15a，以使這些焊球14外露，其中移除第一封裝膠體15 的方式例如是透過雷射鑽孔等方式。
再來，如圖3所示，將一第二半導體元件16配置在第一半導體元件11上。詳細地說，第二半導體元件16包括一第二基底17、一第二晶片18、一第二封裝膠體19及用以連接第一半導體元件11的多個焊球20。為了避免多餘的線條，圖式上特意省略第一基底12與第二基底17的線路層。
第二晶片18與第二封裝膠體19配置在第二基底17的其中一面(圖面上的上表面)上，且這些焊球20配置於第二基底17的另一面(圖面上的下表面)上。第二半導體元件16疊置於第一半導體元件11上，且第二半導體元件16的焊球20伸入第一半導體元件11的開孔15a，以連接到第一半導體元件11的焊球14，而完成了堆疊式封裝10。然而，上述的堆疊式封裝10在製造的步驟上仍較為繁瑣。
本發明提供一種堆疊式封裝，其呈現一種新的堆疊式封裝結構。
本發明提供一種堆疊式封裝的製造方法，其具有較簡化的步驟。
本發明的一種堆疊式封裝，包括一第一半導體元件及疊置於第一半導體元件的一第二半導體元件。第一半導體元件包括一第一基底、一第一晶片、多個導電柱及一第一封裝膠體。第一 基底包括相對的一第一表面與一第二表面。第一晶片配置於第一基底的第一表面。導電柱配置於第一基底的第一表面。第一封裝膠體配置於第一基底的第一表面上以覆蓋第一晶片與各導電柱的一第一部分。各導電柱的一第二部分凸出或齊平於第一封裝膠體。第二半導體元件包括一第二基底、一第二晶片、一第二封裝膠體及多個第二焊球。第二基底包括相對的一第三表面與一第四表面。第二晶片配置於第二基底的第三表面。第二封裝膠體配置於第二基底的第三表面上以覆蓋第二晶片。第二焊球配置於第二基底的第四表面，其中第二半導體元件的第二焊球連接至第一半導體元件的導電柱的第二部分。
在本發明的一實施例中，上述的第一半導體元件更包括多個第一焊球，配置於第一基底的第二表面。
在本發明的一實施例中，上述的第一晶片與第二晶片分別以打線或是球柵陣列的方式電性連接至第一基底與第二基底。
在本發明的一實施例中，上述的這些導電柱在第一表面上以環繞第一晶片的方式配置。
在本發明的一實施例中，上述的各導電柱為一銅柱。
一種堆疊式封裝的製造方法，包括下列步驟：首先，提供一第一半導體元件，其中第一半導體元件包括一第一基底與一第一晶片，第一基底包括相對的一第一表面與一第二表面，且第一晶片配置於第一基底的第一表面。接著，配置多個導電柱於第一基底的第一表面上。再來，形成一第一封裝膠體於第一基底的 第一表面上以覆蓋第一晶片與各導電柱的一第一部分，其中各導電柱的一第二部分凸出或齊平於第一封裝膠體。最後，連接一第二半導體元件至第一半導體元件，其中第二半導體元件包括一第二基底、一第二晶片、一第二封裝膠體及多個第二焊球。第二基底包括相對的一第三表面與一第四表面，第二晶片配置於第二基底的第三表面，第二封裝膠體配置於第二基底的第三表面上以覆蓋第二晶片，這些第二焊球配置於第二基底的第四表面，其中第二半導體元件的第二焊球連接至第一半導體元件的導電柱的第二部分。
在本發明的一實施例中，上述的第一半導體元件更包括多個第一焊球，配置於第一基底的第二表面。
在本發明的一實施例中，上述的第一晶片與第二晶片分別以打線或是球柵陣列的方式電性連接至第一基底與第二基底。
在本發明的一實施例中，上述的這些導電柱在第一表面上以環繞第一晶片的方式配置。
在本發明的一實施例中，上述的各導電柱為一銅柱。
基於上述，相較於習知的堆疊式封裝需要透過在第一半導體元件的第一基底上預先配置用以連接第二半導體元件的焊球，並且還需透過雷射鑽孔等方式移除局部的第一封裝膠體而使焊球外露。本發明的堆疊式封裝的製造方法透過在第一基底上配置多個導電柱，且各導電柱的第二部分凸出或齊平於第一封裝膠體，以使第二半導體元件的第二焊球能夠直接與第一半導體元件 的導電柱連接而完成堆疊式封裝的結構。因此，本發明的堆疊式封裝的製造方法能夠省去在第一基底上配置用以連接第二半導體元件的焊球，以及移除局部的第一封裝膠體的步驟。並且，本發明也提供了一種新結構的堆疊式封裝。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧習知的堆疊式封裝
11‧‧‧第一半導體元件
12‧‧‧第一基底
13‧‧‧第一晶片
14‧‧‧焊球
15‧‧‧第一封裝膠體
15a‧‧‧開孔
16‧‧‧第二半導體元件
17‧‧‧第二基底
18‧‧‧第二晶片
19‧‧‧第二封裝膠體
20‧‧‧焊球
100‧‧‧堆疊式封裝
110‧‧‧第一半導體元件
112‧‧‧第一基底
112a‧‧‧第一表面
112b‧‧‧第二表面
114‧‧‧第一晶片
116‧‧‧導電柱
116a‧‧‧第一部分
116b‧‧‧第二部分
118‧‧‧第一封裝膠體
119‧‧‧第一焊球
120‧‧‧第二半導體元件
122‧‧‧第二基底
122a‧‧‧第三表面
122b‧‧‧第四表面
124‧‧‧第二晶片
126‧‧‧第二封裝膠體
128‧‧‧第二焊球
200‧‧‧堆疊式封裝的製造方法
210~240‧‧‧步驟
圖1至圖3是習知的一種堆疊式封裝的製造流程的示意圖。
圖4至圖6是製造依照本發明的一實施例的一種堆疊式封裝的示意圖。
圖7是依照本發明的一實施例的一種堆疊式封裝的製造方法的流程圖。
圖4至圖6是製造依照本發明的一實施例的一種堆疊式封裝的示意圖。圖7是依照本發明的一實施例的一種堆疊式封裝的製造方法的流程圖。
請先參考圖4與圖7，本實施例的堆疊式封裝的製造方法200，包括下列步驟：首先，提供一第一半導體元件110，其中第一半導體元件110包括一第一基底112與一第一晶片114，第一基 底112包括相對的一第一表面112a與一第二表面112b，且第一晶片114配置於第一基底112的第一表面112a(步驟210)。並且，配置多個導電柱116於第一基底112的第一表面112a上(步驟220)。
需說明的是，在本實施例中，第一半導體元件110是先配置第一晶片114之後再配置導電柱116，但在其他實施例中，第一晶片114與導電柱116設置在第一基底112上的順序並不以此為限制。
再來，請參閱圖5與圖7，形成一第一封裝膠體118於第一基底112的第一表面112a上以覆蓋第一晶片114與各導電柱116的一第一部分116a，其中各導電柱116的一第二部分116b凸出或齊平於第一封裝膠體118(步驟230)。在本實施例中，導電柱116的第二部分116b是齊平且外露於第一封裝膠體118。在其他實施例中，導電柱116的第二部分116b也可以是略高於第一封裝膠體118。
最後，請參閱圖6與圖7，連接一第二半導體元件120至第一半導體元件110。詳細地說，第二半導體元件120包括一第二基底122、一第二晶片124、一第二封裝膠體126及多個第二焊球128。第二基底122包括相對的一第三表面122a與一第四表面122b。第二晶片124配置於第二基底122的第三表面122a，第二封裝膠體126配置於第二基底122的第三表面122a上以覆蓋第二晶片124，且這些第二焊球128配置於第二基底122的第四表面122b。第二半導體元件120的第二焊球128連接至第一半導體元 件110的導電柱116的第二部分116b(步驟240)。需說明的是，為了避免多餘的線條，圖式上特意省略第一基底112與第二基底122的線路層。
在本實施例中，導電柱116的第二部分116b是齊平於第一封裝膠體118，因此，導電柱116的第二部分116b是導電柱116外露於第一封裝膠體118的一上表面。第二半導體元件120透過位於第四表面122b的第二焊球128連接至第一半導體元件110的導電柱116的第二部分116b，以完成堆疊式封裝100。相較於習知，本實施例的堆疊式封裝的製造方法200能夠省去習知在第一基底12上配置用以連接第二半導體元件16的焊球14，以及移除局部的第一封裝膠體15的步驟，而簡化整體的製造程序。
本實施例也提供了一種新的堆疊式封裝100。請再參閱圖6，本實施例的堆疊式封裝100包括第一半導體元件110及疊置於第一半導體元件110的第二半導體元件120。
第一半導體元件110包括第一基底112、第一晶片114、多個導電柱116、第一封裝膠體118及多個第一焊球119。第一基底112包括相對的第一表面112a與第二表面112b。第一晶片114配置於第一基底112的第一表面112a。在本實施例中，第一晶片114是以球柵陣列的方式連接至第一基底112，但第一晶片114連接至第一基底112的方式並不以此為限制。導電柱116配置於第一基底112的第一表面112a且環繞第一晶片114。在本實施例中，導電柱116為一銅柱。第一封裝膠體118配置於第一基底112的 第一表面112a上以覆蓋第一晶片114與各導電柱116的第一部分116a。導電柱116的第二部分116b(也就是上表面)齊平且外露於第一封裝膠體118。第一焊球119配置於第一基底112的第二表面112b。
第二半導體元件120包括第二基底122、第二晶片124、第二封裝膠體126及多個第二焊球128。第二基底122包括相對的第三表面122a與第四表面122b。第二晶片124配置於第二基底122的第三表面122a。在本實施例中，第二晶片124是以打線的方式電性連接至第二基底122，但第二晶片124連接至第二基底122的方式並不以此為限制。第二封裝膠體126配置於第二基底122的第三表面122a上以覆蓋第二晶片124。第二焊球128配置於第二基底122的第四表面122b。本實施例的堆疊式封裝100的第二半導體元件120透過第二焊球128直接連接至第一半導體元件110的導電柱116的第二部分116b，以使第一半導體元件110與第二半導體元件120之間電性連接。
綜上所述，相較於習知的堆疊式封裝需要透過在第一半導體元件的第一基底上預先配置用以連接第二半導體元件的焊球，並且還需透過雷射鑽孔等方式移除局部的第一封裝膠體而使焊球外露。本發明的堆疊式封裝的製造方法透過在第一基底上配置多個導電柱，且各導電柱的第二部分凸出或齊平於第一封裝膠體，以使第二半導體元件的第二焊球能夠直接與第一半導體元件的導電柱連接而完成堆疊式封裝的結構。因此，本發明的堆疊式 封裝的製造方法能夠省去在第一基底上配置用以連接第二半導體元件的焊球，以及移除局部的第一封裝膠體的步驟。並且，本發明也提供了一種新結構的堆疊式封裝。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧堆疊式封裝
110‧‧‧第一半導體元件
112‧‧‧第一基底
112a‧‧‧第一表面
112b‧‧‧第二表面
114‧‧‧第一晶片
116‧‧‧導電柱
116a‧‧‧第一部分
116b‧‧‧第二部分
118‧‧‧第一封裝膠體
119‧‧‧第一焊球
120‧‧‧第二半導體元件
122‧‧‧第二基底
122a‧‧‧第三表面
122b‧‧‧第四表面
124‧‧‧第二晶片
126‧‧‧第二封裝膠體
128‧‧‧第二焊球

Claims (10)

  1. 一種堆疊式封裝，包括：一第一半導體元件，包括：一第一基底，包括相對的一第一表面與一第二表面；一第一晶片，配置於該第一基底的該第一表面；多個導電柱，配置於該第一基底的該第一表面；以及一第一封裝膠體，配置於該第一基底的該第一表面上以覆蓋該第一晶片與各該導電柱的一第一部分，其中各該導電柱的一第二部分凸出或齊平於該第一封裝膠體；以及一第二半導體元件，疊置於該第一半導體元件，且包括：一第二基底，包括相對的一第三表面與一第四表面；一第二晶片，配置於該第二基底的該第三表面；一第二封裝膠體，配置於該第二基底的該第三表面上以覆蓋該第二晶片；以及多個第二焊球，配置於該第二基底的該第四表面，其中該第二半導體元件的該些第二焊球連接至該第一半導體元件的該些導電柱的該些第二部分。
  2. 如申請專利範圍第1項所述的堆疊式封裝，其中該第一半導體元件更包括多個第一焊球，配置於該第一基底的該第二表面。
  3. 如申請專利範圍第1項所述的堆疊式封裝，其中該第一晶片與該第二晶片分別以打線或是球柵陣列的方式電性連接至該第一基底與該第二基底。
  4. 如申請專利範圍第1項所述的堆疊式封裝，其中該些導電柱在該第一表面上以環繞該第一晶片的方式配置。
  5. 如申請專利範圍第1項所述的堆疊式封裝，其中各該導電柱為一銅柱。
  6. 一種堆疊式封裝的製造方法，包括：提供一第一半導體元件，其中該第一半導體元件包括一第一基底與一第一晶片，該第一基底包括相對的一第一表面與一第二表面，且該第一晶片配置於該第一基底的該第一表面；配置多個導電柱於該第一基底的該第一表面上；形成一第一封裝膠體於該第一基底的該第一表面上以覆蓋該第一晶片與各該導電柱的一第一部分，其中各該導電柱的一第二部分凸出或齊平於該第一封裝膠體；以及連接一第二半導體元件至該第一半導體元件，其中該第二半導體元件包括一第二基底、一第二晶片、一第二封裝膠體及多個第二焊球。該第二基底包括相對的一第三表面與一第四表面，該第二晶片配置於該第二基底的該第三表面，該第二封裝膠體配置於該第二基底的該第三表面上以覆蓋該第二晶片，該些第二焊球配置於該第二基底的該第四表面，其中該第二半導體元件的該些第二焊球連接至該第一半導體元件的該些導電柱的該些第二部分。
  7. 如申請專利範圍第6項所述的堆疊式封裝的製造方法，其中該第一半導體元件更包括多個第一焊球，配置於該第一基底的 該第二表面。
  8. 如申請專利範圍第6項所述的堆疊式封裝的製造方法，其中該第一晶片與該第二晶片分別以打線或是球柵陣列的方式電性連接至該第一基底與該第二基底。
  9. 如申請專利範圍第6項所述的堆疊式封裝的製造方法，其中該些導電柱在該第一表面上以環繞該第一晶片的方式配置。
  10. 如申請專利範圍第6項所述的堆疊式封裝的製造方法，其中各該導電柱為一銅柱。
TW104106831A 2015-03-04 2015-03-04 堆疊式封裝及其製造方法 TW201633494A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104106831A TW201633494A (zh) 2015-03-04 2015-03-04 堆疊式封裝及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104106831A TW201633494A (zh) 2015-03-04 2015-03-04 堆疊式封裝及其製造方法

Publications (1)

Publication Number Publication Date
TW201633494A true TW201633494A (zh) 2016-09-16

Family

ID=57443292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106831A TW201633494A (zh) 2015-03-04 2015-03-04 堆疊式封裝及其製造方法

Country Status (1)

Country Link
TW (1) TW201633494A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919333A (zh) * 2017-12-28 2018-04-17 江阴长电先进封装有限公司 一种三维pop封装结构及其封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919333A (zh) * 2017-12-28 2018-04-17 江阴长电先进封装有限公司 一种三维pop封装结构及其封装方法
CN107919333B (zh) * 2017-12-28 2023-08-29 江阴长电先进封装有限公司 一种三维pop封装结构及其封装方法

Similar Documents

Publication Publication Date Title
TWI656613B (zh) 晶片封裝結構及其製造方法
TWI557868B (zh) 半導體裝置及其製造方法
US20090127682A1 (en) Chip package structure and method of fabricating the same
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TW201644024A (zh) 晶片封裝結構及其製造方法
KR20150091932A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
US11756844B2 (en) Semiconductor device with a protection mechanism and associated systems, devices, and methods
US20150014848A1 (en) Semiconductor device and fabrication method thereof
JP2013211407A (ja) 半導体モジュール
US20160233205A1 (en) Method for fabricating semiconductor package
JP5358089B2 (ja) 半導体装置
TW201528453A (zh) 半導體封裝件及其製法
JP2008103685A (ja) 半導体装置及びその製造方法
US20160126176A1 (en) Package substrate, package structure and fabrication method thereof
US20150054150A1 (en) Semiconductor package and fabrication method thereof
TW201633494A (zh) 堆疊式封裝及其製造方法
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
US11417581B2 (en) Package structure
US20120223425A1 (en) Semiconductor device and fabrication method thereof
TWI559470B (zh) 無基板的半導體封裝結構及其製造方法
CN103794595A (zh) Pop封装结构及其封装方法
TWI473242B (zh) 晶片封裝結構
US20160163629A1 (en) Semiconductor package and method of fabricating the same
TWI588940B (zh) 封裝疊層及其製造方法