JP2014011730A - 可変遅延装置および可変遅延設定方法 - Google Patents
可変遅延装置および可変遅延設定方法 Download PDFInfo
- Publication number
- JP2014011730A JP2014011730A JP2012148595A JP2012148595A JP2014011730A JP 2014011730 A JP2014011730 A JP 2014011730A JP 2012148595 A JP2012148595 A JP 2012148595A JP 2012148595 A JP2012148595 A JP 2012148595A JP 2014011730 A JP2014011730 A JP 2014011730A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- variable delay
- delay time
- modules
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
【解決手段】制御装置300は、カスケード結合された複数の可変遅延モジュール101〜10nに対し、被設定遅延時間と2段目以降のモジュールの固定遅延時間の総和とを比較し、被設定遅延時間がモジュール固定遅延時間の総和より小さい場合には、必要モジュール数を計算し、その計算された段数のモジュール出力をマルチプレクサ200に選択させ、初段のモジュールに遅延時間を設定する。また、被設定遅延時間が上記固定遅延時間の総和より大きい場合には、全モジュールの最終段をマルチプレクサ200に選択させ、全モジュールへの遅延設定時間を計算し設定する。
【選択図】 図1
Description
本発明は、上記の課題を解決するためになされたもので、入力・出力端子間に設定したい遅延時間に応じて必要な数の可変遅延モジュールのみを動的に接続することができ、最小限の固定遅延時間での可変遅延機能を実現する可変遅延装置および可変遅延設定方法を提供することを目的とする。
(1)互いにカスケード結合され、初段入力端が入力端子に接続され、それぞれ任意の遅延時間が設定される複数の可変遅延モジュールと、前記複数の可変遅延モジュールそれぞれの出力から任意のモジュール出力を選択して出力端子に導出するマルチプレクサと、前記複数の可変遅延モジュール及びマルチプレクサの出力選択を制御する制御手段とを具備し、前記制御手段は、被設定遅延時間と2段目以降の可変遅延モジュールの固定遅延時間の総和との大小関係を比較する手段と、前記被設定遅延時間が前記2段目以降の可変遅延モジュールの固定遅延時間の総和より小さい場合に、必要な可変遅延モジュールの段数を計算し、その計算された最終段のモジュール出力を前記マルチプレクサに選択させ、初段の可変遅延モジュールに遅延時間を設定する手段と、前記被設定遅延時間が前記2段目以降の可変遅延モジュールの固定遅延時間の総和より大きい場合に、全ての可変遅延モジュールの最終段のモジュール出力をマルチプレクサに選択させ、全ての可変遅延モジュールへの遅延設定時間を計算し、遅延時間を設定する手段とを備える態様とする。
(2)互いにカスケード結合され、初段入力端が入力端子に接続され、それぞれ任意の遅延時間が設定される複数の可変遅延モジュールと、前記複数の可変遅延モジュールそれぞれの出力から任意のモジュール出力を選択して出力端子に導出するマルチプレクサとを備える可変遅延装置に用いられる可変遅延設定方法であって、被設定遅延時間と2段目以降の可変遅延モジュールの固定遅延時間の総和との大小関係を比較し、前記比較の結果、前記被設定遅延時間が前記2段目以降の可変遅延モジュールの固定遅延時間の総和より小さい場合に、必要な可変遅延モジュールの段数を計算し、その計算された最終段のモジュール出力を前記マルチプレクサに選択させ、初段の可変遅延モジュールに遅延時間を設定し、前記比較の結果、被設定遅延時間が前記2段目以降の可変遅延モジュールの固定遅延時間の総和より大きい場合に、全ての可変遅延モジュールの最終段のモジュール出力をマルチプレクサに選択させ、全ての可変遅延モジュールへの遅延設定時間を計算し、遅延時間を設定する態様とする。
図1は、本発明に係る可変遅延装置の構成を示すブロック図である。図1において、入力端子10から入力された電気信号は、カスケード結合されたn個の可変遅延モジュール101〜10nの初段に入力される。各可変遅延モジュール101〜10nの出力端は、それぞれマルチプレクサ200に接続される。
Tv-i ≧ T-i > Tf-j …(1)
であるとする。ただし、1≦i、j≦nである。
まず、設定したい遅延時間と、2段目以降の可変遅延モジュール102〜10nの固定遅延時間の総和との大小関係を比較する手段500では、ステップS1において、遅延時間Tと2段目以降の総和Tfを比較(判定)する。ただし、
Tf = Σi 2 Tf-k …(2)
である。
(A)手段500における判定S1により、遅延時間TがTfより小さい場合
設定したい遅延時間が2段目以降の複数の可変遅延モジュールの固定遅延時間の総和より小さい場合に遅延時間を設定する手段501を実行する。この手段501では、必要な可変遅延モジュール数iを計算し(ステップS21)、マルチプレクサ200の入力をiに設定し(ステップS22)、初段の可変遅延モジュールに遅延時間を設定する(ステップS23)。
まず、遅延時間Tが、
0 ≦ T < Tf-2 …(3)
のときは、1番目の可変遅延モジュール101のみで遅延時間を設定する。よって、マルチプレクサ200の入力として1を選択し、1番目の可変遅延モジュール101の設定遅延時間T-1を、
T-1 = T …(4)
とする。
Tf-2 ≦ T < Tf-2 + Tf-3 …(5)
のときは、マルチプレクサ200の入力として2を選択し、1番目の可変遅延モジュール101の設定遅延時間T-1を、
T-1 = T − Tf-2 …(6)
とする。
Σi 2 Tf-k ≦ T < Σi+1 2 Tf-k …(7)
のときは、マルチプレクサ200の入力としてiを選択し、1番目の可変遅延モジュール101の設定遅延時間T-1を、
T-1 = T − Σi 2 Tf-k …(8)
とする。ただし、iはi<nである。
(B)手段500における判定S1により、遅延時間TがTf 以上の場合
設定したい遅延時間が2段目以降の複数の可変遅延モジュールの固定遅延時間の総和以上の場合に遅延時間を設定する手段502を実行する。この手段502では、マルチプレクサ200の入力をnに設定し(ステップS31)、各モジュールへの遅延設定時間を計算し(ステップS32)、各モジュールに遅延時間を設定する(ステップS33)。
まず、マルチプレクサ200の入力としてnを選択する。次に可変遅延モジュールには、遅延時間Tから固定遅延時間の総和Tf を差し引いた可変遅延モジュール設定時間Tv を設定する。ただし、
Tv = T − Tf …(9)
である。
0 ≦ Tv < Tv-1 …(10)
のときは、1番目の可変遅延モジュール101の設定遅延時間T-1を、
T-1 = Tv …(11)
とする。
Σi 1 Tv-k ≦ Tv < Σi+1 1 Tv-k …(12)
のときは、1からi番目の可変遅延モジュール101〜10iの設定遅延時間Tv-i を、各可変遅延モジュールの最大可変遅延時間と等しく、
T-i = Tv-i …(13)
と設定する。ただし、i<nである。
T-i+1 = Tv − Σi 1 Tv-k …(14)
とする。
以上説明したように、手段500、手段501および手段502により遅延時間の設定を行う。
まず、入力端子10から出力端子20までの最小遅延時間Tminは、マルチプレクサ200の入力を1、全ての設定遅延時間T-iを0としたときであり、
Tmin = Tf-1 + Tm …(15)
となる。ただし、Tm はマルチプレクサ200の固定遅延時間である。
Tmax = Σn 1 Tf-k + Σn 1 Tv-k + Tm …(16)
となる。
可変遅延装置全体での可変遅延時間Tvar は、
Tvar = Tmax − Tmin
= Σn 1 Tv-k + Σn 2 Tf-k …(17)
となる。
Tmin-c = Σn 1 Tf-k …(18)
Tmax = Σn 1 Tf-k + Σn 1 Tv-k …(19)
Tvar-c = Tmax − Tmin
= Σn 1 Tv-k …(20)
ここで、式(15)および式(18)より、
ΔTmin = Tmin-c−Tmin
= Σn 2 Tf-k −Tm …(21)
ただし、ΔTmin は固定遅延時間の差である。
ΔTvar = Tvar − Tvar-c
= Σn 2 Tf-k …(22)
ただし、ΔTvar は可変遅延時間の差である。
以上より、本実施形態によれば式(21)の固定遅延時間をΔTmin減少させ、かつ、可変遅延時間をΔTvar 拡大することが可能になることが分かる。
ここで、最小遅延時間および最大遅延時間の改善例として、非特許文献1に示される遅延デバイスおよび非特許文献2に示されるマルチプレクサをそれぞれ可変遅延モジュール101〜10nおよびマルチプレクサ200に用いた場合についての例を示す。この遅延デバイスの可変遅延時間Tv-i は11.6ns、固定遅延時間Tf-i は3.2nsである。またマルチプレクサ200の遅延時間Tm は1ns程度である。
その他、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成を削除してもよい。さらに、異なる実施形態例に亘る構成要素を適宜組み合わせてもよい。
101〜10n…可変遅延モジュール
20…出力端子
200…マルチプレクサ
300…制御装置
301…制御信号線
Claims (2)
- 互いにカスケード結合され、初段入力端が入力端子に接続され、それぞれ任意の遅延時間が設定される複数の可変遅延モジュールと、
前記複数の可変遅延モジュールそれぞれの出力から任意のモジュール出力を選択して出力端子に導出するマルチプレクサと、
前記複数の可変遅延モジュール及びマルチプレクサの出力選択を制御する制御手段と
を具備し、
前記制御手段は、
被設定遅延時間と2段目以降の可変遅延モジュールの固定遅延時間の総和との大小関係を比較する手段と、
前記被設定遅延時間が前記2段目以降の可変遅延モジュールの固定遅延時間の総和より小さい場合に、必要な可変遅延モジュールの段数を計算し、その計算された最終段のモジュール出力を前記マルチプレクサに選択させ、初段の可変遅延モジュールに遅延時間を設定する手段と、
前記被設定遅延時間が前記2段目以降の可変遅延モジュールの固定遅延時間の総和より大きい場合に、全ての可変遅延モジュールの最終段のモジュール出力をマルチプレクサに選択させ、全ての可変遅延モジュールへの遅延設定時間を計算し、遅延時間を設定する手段と
を備えることを特徴とする可変遅延装置。 - 互いにカスケード結合され、初段入力端が入力端子に接続され、それぞれ任意の遅延時間が設定される複数の可変遅延モジュールと、前記複数の可変遅延モジュールそれぞれの出力から任意のモジュール出力を選択して出力端子に導出するマルチプレクサとを備える可変遅延装置に用いられる可変遅延設定方法であって、
被設定遅延時間と2段目以降の可変遅延モジュールの固定遅延時間の総和との大小関係を比較し、
前記比較の結果、前記被設定遅延時間が前記2段目以降の可変遅延モジュールの固定遅延時間の総和より小さい場合に、必要な可変遅延モジュールの段数を計算し、その計算された最終段のモジュール出力を前記マルチプレクサに選択させ、初段の可変遅延モジュールに遅延時間を設定し、
前記比較の結果、被設定遅延時間が前記2段目以降の可変遅延モジュールの固定遅延時間の総和より大きい場合に、全ての可変遅延モジュールの最終段のモジュール出力をマルチプレクサに選択させ、全ての可変遅延モジュールへの遅延設定時間を計算し、遅延時間を設定することを特徴とする可変遅延設定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012148595A JP5810041B2 (ja) | 2012-07-02 | 2012-07-02 | 可変遅延装置および可変遅延設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012148595A JP5810041B2 (ja) | 2012-07-02 | 2012-07-02 | 可変遅延装置および可変遅延設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014011730A true JP2014011730A (ja) | 2014-01-20 |
JP5810041B2 JP5810041B2 (ja) | 2015-11-11 |
Family
ID=50108023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012148595A Expired - Fee Related JP5810041B2 (ja) | 2012-07-02 | 2012-07-02 | 可変遅延装置および可変遅延設定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5810041B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61242410A (ja) * | 1985-04-19 | 1986-10-28 | Nippon Telegr & Teleph Corp <Ntt> | 可変遅延回路 |
JPH0856143A (ja) * | 1994-08-10 | 1996-02-27 | Advantest Corp | 周期クロックの可変遅延回路 |
JP2001339283A (ja) * | 2000-05-26 | 2001-12-07 | Mitsubishi Electric Corp | 遅延回路およびそのための半導体回路装置 |
JP2007228045A (ja) * | 2006-02-21 | 2007-09-06 | Sony Corp | デジタルdll回路 |
JP2008252153A (ja) * | 2005-07-19 | 2008-10-16 | Matsushita Electric Ind Co Ltd | 可変遅延回路及び可変遅延回路の遅延調整方法 |
JP2010226211A (ja) * | 2009-03-19 | 2010-10-07 | Denso Corp | パルス遅延回路の構成方法 |
JP2010233180A (ja) * | 2009-03-30 | 2010-10-14 | Nippon Telegr & Teleph Corp <Ntt> | 可変遅延回路 |
-
2012
- 2012-07-02 JP JP2012148595A patent/JP5810041B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61242410A (ja) * | 1985-04-19 | 1986-10-28 | Nippon Telegr & Teleph Corp <Ntt> | 可変遅延回路 |
JPH0856143A (ja) * | 1994-08-10 | 1996-02-27 | Advantest Corp | 周期クロックの可変遅延回路 |
JP2001339283A (ja) * | 2000-05-26 | 2001-12-07 | Mitsubishi Electric Corp | 遅延回路およびそのための半導体回路装置 |
JP2008252153A (ja) * | 2005-07-19 | 2008-10-16 | Matsushita Electric Ind Co Ltd | 可変遅延回路及び可変遅延回路の遅延調整方法 |
JP2007228045A (ja) * | 2006-02-21 | 2007-09-06 | Sony Corp | デジタルdll回路 |
JP2010226211A (ja) * | 2009-03-19 | 2010-10-07 | Denso Corp | パルス遅延回路の構成方法 |
JP2010233180A (ja) * | 2009-03-30 | 2010-10-14 | Nippon Telegr & Teleph Corp <Ntt> | 可変遅延回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5810041B2 (ja) | 2015-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2015151927A (ru) | Способ ввода электрической мощности в электрическую сеть электроснабжения | |
US20100231283A1 (en) | Method and apparatus for preventing phase interpolation circuit from glitch during clock switching | |
IN2014KN02977A (ja) | ||
JP6783535B2 (ja) | クロック補正装置及びクロック補正方法 | |
JP2011109555A (ja) | パラレル−シリアル変換回路 | |
TWI358901B (en) | Circuit and method for determining optimal power a | |
US20160140280A1 (en) | Reducing dynamic clock skew and/or slew in an electronic circuit | |
EP2871826A1 (en) | Method, device and terminal for adjusting widget | |
JP5810041B2 (ja) | 可変遅延装置および可変遅延設定方法 | |
US8793298B2 (en) | Reconfigurable digital signal filter processor | |
KR20100033876A (ko) | 듀티 제어회로 및 이를 구비하는 반도체 장치 | |
TW201637399A (zh) | 網路連線模組、電腦程式軟體及其網路連線之方法 | |
EP2645568A2 (en) | Variable delay circuit | |
CN109976503A (zh) | 一种芯片多源时钟树的主干网络 | |
US10126339B2 (en) | Methods and devices for switching filters and medical apparatuses using the same | |
JP6242003B2 (ja) | 電圧検出装置 | |
JP5711576B2 (ja) | 発振器及び発振器を有する半導体装置 | |
JP2005277512A (ja) | トランスバーサルフィルタ | |
US8380772B2 (en) | Multi-rate filter bank | |
JP2011182048A (ja) | 可変減衰器 | |
JP5605472B2 (ja) | パラレル−シリアル変換回路 | |
CN116938198B (zh) | 脉冲上升下降沿延迟电路及脉冲上升下降沿延迟芯片 | |
KR102112331B1 (ko) | Thd 저감을 위한 전력변환장치의 제어 | |
WO2015116096A3 (en) | Multiple compute nodes | |
JP2009284440A (ja) | プリディストータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150914 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5810041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |