JP2014007281A - レジストマスクの処理方法 - Google Patents

レジストマスクの処理方法 Download PDF

Info

Publication number
JP2014007281A
JP2014007281A JP2012141961A JP2012141961A JP2014007281A JP 2014007281 A JP2014007281 A JP 2014007281A JP 2012141961 A JP2012141961 A JP 2012141961A JP 2012141961 A JP2012141961 A JP 2012141961A JP 2014007281 A JP2014007281 A JP 2014007281A
Authority
JP
Japan
Prior art keywords
gas
resist mask
plasma
layer
processing container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012141961A
Other languages
English (en)
Other versions
JP6008608B2 (ja
Inventor
Michihisa TAKACHI
道久 高地
Yusuke Shimizu
祐介 清水
Toshihisa Ozu
俊久 小津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012141961A priority Critical patent/JP6008608B2/ja
Priority to PCT/JP2013/066561 priority patent/WO2014002808A1/ja
Priority to KR1020147033022A priority patent/KR101808380B1/ko
Priority to US14/403,794 priority patent/US9337020B2/en
Priority to TW102121785A priority patent/TWI594087B/zh
Publication of JP2014007281A publication Critical patent/JP2014007281A/ja
Application granted granted Critical
Publication of JP6008608B2 publication Critical patent/JP6008608B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】レジストマスクのエッチング耐性を向上させる処理において、レジストマスクの寸法バラツキを低減させる方法を提供する。
【解決手段】レジストマスクを処理する方法を提供する。この方法は、（ａ）処理容器内において、パターニングされたレジストマスクがその上に設けられた被処理基体を準備する工程Ｓ１と、（ｂ）処理容器内に水素を含有するガスを供給し、当該処理容器内にマイクロ波を供給して、該水素を含有するガスのプラズマを生成する工程Ｓ３と、を含む。水素を含有するガスは、例えば、Ｈ２ガスであってもよい。
【選択図】図１

Description

本発明の実施形態は、レジストマスクの処理方法に関するものである。
半導体デバイスの製造プロセスにおいては、被エッチング層に対して所望の形状、例えば、溝や穴を形成するために、マスクに沿って被エッチング層がエッチングされる。被エッチング層のエッチング用のマスクとしては、レジストマスクが用いられることがある。或いは、被エッチング層に対して選択性を有する層を、レジストマスクに沿ってエッチングすることにより、当該層からハードマスクを作成することもある。
エッチングに用いられるレジストマスクは、被エッチング層又は後にマスクとなる層をエッチングするために、エッチャントガス及びそのプラズマに曝される。したがって、レジストマスクには、エッチャントガス及びそのプラズマに対する耐性、即ち、エッチング耐性が求められる。
レジストマスクのエッチング耐性を高める処理方法としては、従来から水素ガスのプラズマを用いたキュア（硬化）処理が行われている。かかる処理方法については、非特許文献１に記載されている。非特許文献１に記載された処理方法では、誘導結合型のプラズマ処理装置内に水素ガスを供給して、水素ガスのプラズマを生成し、当該プラズマにより、レジストマスクを硬化させている。
Ｍｙｅｏｎｇ−Ｃｈｅｏｌ Ｋｉｍ他、"Ｅｆｆｅｃｔｓ ｏｆ ｖａｒｉｏｕｓ ｐｌａｓｍａ Ｐｒｅｔｒｅａｔｍｅｎｔｓ ｏｎ １９３ｎｍ ｐｈｏｔｏｒｅｓｉｓｔ ａｎｄ ｌｉｎｅｗｉｄｔｈ ｒｏｕｇｈｎｅｓｓ ａｆｔｅｒ ｅｔｃｈｉｎｇ"、ＪＯＵＲＮＡＬ ＯＦ ＶＡＣＵＵＭ ＳＣＩＥＮＣＥ ＆ ＴＥＣＨＮＯＬＯＧＹ Ｂ ２４（６）、Ｎｏｖ／Ｄｅｃ ２００６、第２６４５頁〜第２６５２頁
非特許文献１には、レジストマスクを水素ガスのプラズマを用いて処理した後に、当該レジストマスクを用いたエッチングによりハードマスクを形成すると、線幅７０ｎｍのレジストマスクのラインにおける線幅のバラツキ、即ち、ＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）が、約９ｎｍになるものと記載されている。
通常、ハードマスクは、レジストマスクの線幅のバラツキを反映している。したがって、このようなハードマスクを用いて被エッチング層をエッチングすると、被エッチング層に作成される形状も、レジストマスクの線幅のバラツキを反映することになり、延いては、被エッチング層を含む半導体デバイスの特性が劣化し得る。
例えば、非特許文献１に記載された方法で作成されたハードマスクを用いて形成されるゲートを有するＭＯＳトランジスタでは、設計値のチャネル長が７０ｎｍであるのに対して、当該チャネル長は７９ｎｍに変動し得る。ここで、ＭＯＳトランジスタのソース−ドレイン間の電流Ｉｄｓは、下記の式（１）の関係を有する。
Figure 2014007281
式（１）において、μeffは有効質量、Ｃｏｘはゲート容量、Ｗはチャネル幅、Ｌはチャネル長、Ｖｇはゲート電圧、Ｖｔはスレッショルド電圧、Ｖｄｔはソース−ドレイン間電圧である。
式（１）に示すように、ソース−ドレイン間の電流Ｉｄｓは、チャネル長Ｌに反比例している。したがって、電流Ｉｄｓは、チャネル長が７９ｎｍになると、設計値のチャネル長７０ｎｍの場合に対して、約１２％低くなる。ＭＯＳトランジスタの動作上、オン電流Ｉｏｎは一定に保つ必要があるので、電流Ｉｄｓの低下に対処するためには、電源電圧を上げる必要がある。例えば、チャネル長が７９ｎｍの場合の電流Ｉｄｓが、設計値のチャネル長７０ｎｍの場合の電流Ｉｄｓと同じであるためには、電源電圧を約１３％増加させる必要がある。これにより、消費電力の増大がもたらされる。また、チャネル長がばらつくと、ＭＯＳトランジスタのオン電流/オフ電流特性も劣化し得る。
このような半導体デバイスの特性劣化を抑制するためには、レジストマスクのパターンの寸法バラツキを低減させる必要がある。したがって、本技術分野においては、レジストマスクのエッチング耐性を向上させる処理において、レジストマスクの寸法バラツキを低減させることが必要となっている。
本発明の一側面は、レジストマスクを処理する方法に関するものである。この方法は、（ａ）処理容器内において、パターニングされたレジストマスクがその上に設けられた被処理基体を準備する工程と、（ｂ）処理容器内に水素を含有するガスを供給し、当該処理容器内にマイクロ波を供給して、該水素を含有するガスのプラズマを生成する工程と、を含む。一実施形態においては、水素を含有するガスは、Ｈ２ガスであってもよい。
ここで、上述した非特許文献１の方法では、誘電結合型のプラズマ処理装置を用いて水素ガスのプラズマを発生させている。誘導結合型のプラズマ処理装置においては、水素ガスのプラズマを励起すると、水素ラジカルが生成される。この水素ラジカルによる改質の結果、レジストマスクが硬化する。また、水素ガスのプラズマが発生することでプラズマ処理装置の処理容器内には紫外線が発生する。この紫外線は、レジストマスクの構成材料の側鎖のＣ−Ｏ結合を選択的に解離させる。この紫外線によるＣ−Ｏ結合の解離はレジストマスクの構成材料の側鎖を切断して、レジストマスクの寸法精度の向上に寄与し得る。しかしながら、誘導結合型のプラズマ処理装置において発生するプラズマのエネルギー、例えば電子温度は、高い。したがって、高エネルギーのプラズマにより、レジストマスクの構成材料の主鎖のＣ−Ｃ結合が切断され得る。その結果、誘導結合型のプラズマ処理装置において発生させた水素ガスのプラズマにより、レジストマスクを処理すると、当該レジストマスクの寸法バラツキが大きくなるものと考えられる。
一方、本発明の一側面に係る方法では、マイクロ波により水素ガスのプラズマを励起している。マイクロ波により励起されたプラズマのエネルギーは、誘導結合型のプラズマ処理装置において励起されるプラズマのエネルギーよりも低く、例えば、誘導結合型のプラズマ処理装置において励起されるプラズマのエネルギーの１／４〜１／５のエネルギーである。したがって、本方法では、水素ラジカルによりレジストマスクを改質し、且つ、レジストマスクの構成材料の側鎖のＣ−Ｏ結合を解離させて側鎖を切断ことができるが、主鎖のＣ−Ｃ結合の切断を抑制することが可能である。その結果、本方法によれば、レジストマスクの寸法バラツキを低減させることが可能となる。
一実施形態の方法は、（ｃ）水素を含有するガスのプラズマを生成する前記工程の前に、被処理基体を収容した処理容器内にフッ素を含有するガスを供給し、当該処理容器内にマイクロ波を供給して、フッ素を含有するガスのプラズマを生成する工程を更に含んでいてもよい。フッ素を含有するガスは、例えば、ＣＨ３Ｆガスであってもよい。この実施形態によれば、例えば、ラインパターンといった一方向に延在するパターンがその延在方向において縮む現象を抑制することができる。
以上説明したように、本発明の種々の側面及び実施形態によれば、レジストマスクのエッチング耐性を向上させる処理において、レジストマスクの寸法バラツキを低減させる方法が提供される。
一実施形態に係るレジストマスクの処理方法を示す流れ図である。 被処理基体の一例を示す断面図である。 一実施形態に係るプラズマ処理装置を概略的に示す断面図である。 図１に示すスロット板の一例を示す平面図である。 工程Ｓ２の原理を説明するための図である。 工程Ｓ３の原理を説明するための図である。 レジストマスクの構成材料の構造の一例を示す図である。 工程Ｓ４を説明するための図である。 ＬＷＲ及びＬＥＲの算出方法を説明するための図である。 レジストマスクの二つのラインの端部間の距離の導出方法を説明するための図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るレジストマスクの処理方法を示す流れ図である。この方法では、まず、工程Ｓ１において、被処理基体Ｗが準備される。一実施形態においては、図２は、被処理基体の一例を示す断面図である。図２に示す一例においては、被処理基体Ｗは、基板Ｓｕｂ上に設けられた被エッチング層ＥＬを有する。被エッチング層ＥＬは、例えば、多結晶シリコン層である。
被エッチング層ＥＬ上には、後にハードマスクとなる積層体ＭＬが設けられている。積層体ＭＬは、図２に示す例では、第１層ＭＬ１、第２層ＭＬ２、及び第３層ＭＬ３を含んでいる。第１層ＭＬ１は、被エッチング層ＥＬ上に設けられており、本例では、三つの層ＭＬ１１，ＭＬ１２，ＭＬ１３を含む多層構造を有している。これら層ＭＬ１１，ＭＬ１２，ＭＬ１３はそれぞれ、ＳｉＯ２層、ＳｉＮ層、及びＳｉＯ２層であり得る。第２層ＭＬ２は、第１層ＭＬ１上に設けられており、例えば、ＳＯＨ層であり得る。また、第３層ＭＬ３は、第２層ＭＬ２上に設けられており、例えば、ＳｉＯＮ層であり得る。
この積層体ＭＬ上には、当該積層体ＭＬをエッチングする際に用いられるレジストマスクＲＭが設けられている。レジストマスクＲＭは、例えば、スペースＲＳが介在するように設けられた複数のラインＲＬを有している。このようなレジストマスクＲＭのパターニングは、リソグラフィ技術を用いることにより行われる。
再び図１を参照すると、工程Ｓ１では、パターニングされたレジストマスクＲＭがその上に設けられた被処理基体Ｗが、プラズマ処理装置の処理容器内に収容される。本方法では、工程Ｓ１の後に、工程Ｓ３において、マイクロ波により励起した水素を含有するガスのプラズマにより、レジストマスクＲＭの処理が行われる。工程Ｓ３の詳細については、後述する。
一実施形態においては、このレジストマスクの処理方法は、工程Ｓ１と工程Ｓ３との間に、工程Ｓ２を更に含み得る。この工程Ｓ２では、フッ素を含有するガスのプラズマによりレジストマスクＲＭを処理することができる。この工程Ｓ２の詳細については、後述する。
一実施形態においては、工程Ｓ４において、工程Ｓ２及び工程Ｓ３によって処理されたレジストマスクＲＭに沿って、積層体ＭＬをエッチングすることにより、被エッチング層ＥＬ上にハードマスクＭが形成される。そして、このハードマスクＭに沿って、被エッチング層ＥＬをエッチングすることができる。
以下、工程Ｓ２〜Ｓ４を同一の処理容器内で実施することが可能なプラズマ処理装置の一例について説明する。図３は、一実施形態に係るプラズマ処理装置を概略的に示す断面図である。図３に示すプラズマ処理装置１０は、処理容器１２を備えている。
処理容器１２は、被処理基体Ｗを収容するための処理空間Ｓを画成している。処理容器１２は、側壁１２ａ、底部１２ｂ、及び、天部１２ｃを含み得る。側壁１２ａは、軸線ＡＺが延びる方向（以下、「軸線ＡＺ方向」という）に延在する略筒形状を有している。底部１２ｂは、側壁１２ａの下端側に設けられている。底部１２ｂには、排気用の排気孔１２ｈが設けられている。側壁１２ａの上端部は開口している。側壁１２ａの上端部開口は、誘電体窓１８によって閉じられている。誘電体窓１８は、側壁１２ａの上端部と天部１２ｃとの間に狭持されている。この誘電体窓１８と側壁１２ａの上端部との間には封止部材２６が介在していてもよい。封止部材２６は、例えばＯリングであり、処理容器１２の密閉に寄与する。
プラズマ処理装置１０は、処理容器１２内に設けられたステージ２０を更に備えている。ステージ２０は、誘電体窓１８の下方に設けられている。一実施形態においては、ステージ２０は、台２０ａ、及び、静電チャック２０ｂを含んでいる。
台２０ａは、筒状支持部４６に支持されている。筒状支持部４６は、絶縁性の材料で構成されており、底部１２ｂから垂直上方に延びている。また、筒状支持部４６の外周には、導電性の筒状支持部４８が設けられている。筒状支持部４８は、筒状支持部４６の外周に沿って処理容器１２の底部１２ｂから垂直上方に延びている。この筒状支持部４８と側壁１２ａとの間には、環状の排気路５０が形成されている。
排気路５０の上部には、複数の貫通孔が設けられた環状のバッフル板５２が取り付けられている。排気路５０は、排気孔１２ｈを提供する排気管５４に接続しており、当該排気管５４には、圧力調整器５６ａを介して排気装置５６ｂが接続されている。排気装置５６ｂは、ターボ分子ポンプなどの真空ポンプを有している。圧力調整器５６ａは、排気装置５６ｂの排気量を調整して、処理容器１２内の圧力を調整する。これら圧力調整器５６ａ及び排気装置５６ｂにより、処理容器１２内の処理空間Ｓを所望の真空度まで減圧することができる。また、排気装置５６ｂを動作させることにより、ステージ２０の外周から排気路５０を介して処理ガスを排気することができる。
台２０ａは、高周波電極を兼ねている。台２０ａには、マッチングユニット６０及び給電棒６２を介して、ＲＦバイアス用の高周波電源５８が電気的に接続されている。高周波電源５８は、被処理基体Ｗに引き込むイオンのエネルギーを制御するのに適した一定の周波数、例えば、１３．６５ＭＨｚの高周波電力を所定のパワーで出力する。マッチングユニット６０は、高周波電源５８側のインピーダンスと、主に電極、プラズマ、処理容器１２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容している。この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。
台２０ａの上面には、静電チャック２０ｂが設けられている。一実施形態においては、静電チャック２０ｂの上面は、被処理基体Ｗを載置するための載置領域を構成している。この静電チャック２０ｂは、被処理基体Ｗを静電吸着力で保持する。静電チャック２０ｂの径方向外側には、被処理基体Ｗの周囲を環状に囲むフォーカスリングＦが設けられている。静電チャック２０ｂは、電極２０ｄ、絶縁膜２０ｅ、及び、絶縁膜２０ｆを含んでいる。電極２０ｄは、導電膜によって構成されており、絶縁膜２０ｅと絶縁膜２０ｆの間に設けられている。電極２０ｄには、高圧の直流電源６４がスイッチ６６及び被覆線６８を介して電気的に接続されている。静電チャック２０ｂは、直流電源６４から印加される直流電圧により発生するクーロン力によって、その上面に被処理基体Ｗを吸着保持することができる。
台２０ａの内部には、周方向に延びる環状の冷媒室２０ｇが設けられている。この冷媒室２０ｇには、チラーユニットから配管７０，７２を介して所定の温度の冷媒、例えば、冷却水が循環供給される。静電チャック２０ｂ上の被処理基体Ｗの処理温度は、冷媒の温度によって制御され得る。さらに、伝熱ガス供給部からの伝熱ガス、例えば、Ｈｅガスがガス供給管７４を介して静電チャック２０ｂの上面と被処理基体Ｗの裏面との間に供給される。
一実施形態においては、プラズマ処理装置１０は、温度制御機構として、ヒータＨＴ、ＨＳ、ＨＣＳ、及び、ＨＥＳを更に備え得る。ヒータＨＴは、天部１２ｃ内に設けられており、アンテナ１４を囲むように、環状に延在している。また、ヒータＨＳは、側壁１２ａ内に設けられており、環状に延在している。ヒータＨＳは、例えば、処理空間Ｓの高さ方向（即ち、軸線ＡＺ方向）の中間に対応する位置に設けられ得る。ヒータＨＣＳは、台２０ａ内に設けられている。ヒータＨＣＳは、台２０ａ内において、上述した載置領域の中央部分の下方、即ち軸線ＡＺに交差する領域に設けられている。また、ヒータＨＥＳは、台２０ａ内に設けられており、ヒータＨＥＳを囲むように環状に延在している。ヒータＨＥＳは、上述した載置領域の外縁部分の下方に設けられている。
また、プラズマ処理装置１０は、アンテナ１４、同軸導波管１６、誘電体窓１８、マイクロ波発生器２８、チューナ３０、導波管３２、及び、モード変換器３４を更に備え得る。マイクロ波発生器２８は、例えば２．４５ＧＨｚの周波数のマイクロ波を発生する。マイクロ波発生器２８は、チューナ３０、導波管３２、及びモード変換器３４を介して、同軸導波管１６の上部に接続されている。同軸導波管１６は、その中心軸線である軸線ＡＺに沿って延在している。同軸導波管１６は、外側導体１６ａ及び内側導体１６ｂを含んでいる。外側導体１６ａは、軸線ＡＺ方向に延びる筒形状を有している。外側導体１６ａの下端は、導電性の表面を有する冷却ジャケット３６の上部に電気的に接続され得る。内側導体１６ｂは、外側導体１６ａの内側に設けられている。内側導体１６ｂは、軸線ＡＺに沿って延びる筒形状を有している。内側導体１６ｂの下端は、アンテナ１４のスロット板４０に接続している。
一実施形態においては、アンテナ１４は、天部１２ｃに形成された開口内に配置されて得る。このアンテナ１４は、誘電体板３８及びスロット板４０を含んでいる。誘電体板３８は、マイクロ波の波長を短縮させるものであり、略円板形状を有している。誘電体板３８は、例えば、石英又はアルミナから構成される。誘電体板３８は、スロット板４０と冷却ジャケット３６の下面の間に狭持されている。アンテナ１４は、したがって、誘電体板３８、スロット板４０、及び、冷却ジャケット３６の下面によって構成され得る。
スロット板４０は、複数のスロット対が形成された略円板状の金属板である。一実施形態においては、アンテナ１４は、ラジアルラインスロットアンテナであり得る。図４は、スロット板の一例を示す平面図である。スロット板４０には、複数のスロット対４０ａが形成されている。複数のスロット対４０ａは、径方向に所定の間隔で設けられており、また、周方向に所定の間隔で配置されている。複数のスロット対４０ａの各々は、二つのスロット孔４０ｂ及び４０ｃを含んでいる。スロット孔４０ｂとスロット孔４０ｃは、互いに交差又は直交する方向に延在している。
図３を再び参照する。プラズマ処理装置１０では、マイクロ波発生器２８により発生されたマイクロ波が、同軸導波管１６を通って、誘電体板３８に伝播され、スロット板４０のスロット孔から誘電体窓１８に与えられる。
誘電体窓１８は、略円板形状を有しており、例えば、石英又はアルミナから構成されている。誘電体窓１８は、スロット板４０の直下に設けられている。誘電体窓１８は、アンテナ１４から受けたマイクロ波を透過して、当該マイクロ波を処理空間Ｓに導入する。これにより、誘電体窓１８の直下に電界が発生し、処理空間内にプラズマが発生する。このように、プラズマ処理装置１０によれば、磁場を加えずにマイクロ波を用いてプラズマを発生させることが可能である。
一実施形態においては、誘電体窓１８の下面は、凹部１８ａを画成し得る。凹部１８ａは、軸線ＡＺ周りに環状に設けられており、テーパ形状を有している。この凹部１８ａは、導入されたマイクロ波による定在波の発生を促進するために設けられており、マイクロ波によるプラズマを効率的に生成することに寄与し得る。
また、プラズマ処理装置１０は、中央導入部２２、周辺導入部２４、及びガス供給部ＧＳを更に備えている。中央導入部２２は、軸線ＡＺに沿って被処理基体Ｗに向けてガスを噴射する。中央導入部２２は、導管２２ａ及びインジェクタ２２ｂを含んでいる。導管２２ａは、同軸導波管１６の内側導体１６ｂの内孔に通されている。また、導管２２ａは、誘電体窓１８が軸線ＡＺに沿って画成する空間内まで延在している。誘電体窓１８が画成する当該空間には、孔１８ｈが連続しており、当該孔１８ｈは、処理空間Ｓに向けて開口している。また、誘電体窓１８が画成する前記空間内には、インジェクタ２２ｂが設けられている。インジェクタ２２ｂには、軸線ＡＺ方向に延びる複数の貫通孔が設けられている。かかる構成の中央導入部２２は、導管２２ａを介してインジェクタ２２ｂにガスを供給し、インジェクタ２２ｂから孔１８ｈを介してガスを処理空間Ｓに噴射する。
周辺導入部２４は、環状管２４ａ及び配管２４ｂを含んでいる。環状管２４ａは、処理空間Ｓの軸線ＡＺ方向の中間位置において軸線ＡＺ中心に環状に延在するよう、処理容器１２内に設けられている。この環状管２４ａには、軸線ＡＺに向けて開口された複数のガス噴射孔２４ｈが形成されている。これら複数のガス噴射孔２４ｈは、軸線ＡＺ中心に環状に配列されている。この環状管２４ａには配管２４ｂが接続しており、当該配管２４ｂは処理容器１２の外部まで延びている。かかる周辺導入部２４は、配管２４ｂ、環状管２４ａ、及びガス噴射孔２４ｈを介して、処理ガスを軸線ＡＺに向けて処理空間Ｓ内に導入する。
中央導入部２２及び周辺導入部２４には、フロースプリッタＦＳを介して、ガス供給部ＧＳが接続されている。フロースプリッタＦＳは、ガス供給部ＧＳから供給されるガスを、後述する制御部等により設定された分配比で、中央導入部２２及び周辺導入部２４に分配する。ガス供給部ＧＳは、ガス源Ｇ１０，Ｇ１２，Ｇ１４，Ｇ１６，Ｇ１８，Ｇ２０を含んでいる。ガス源Ｇ１０，Ｇ１２，Ｇ１４，Ｇ１６，Ｇ１８，Ｇ２０はそれぞれ、ＣＨ３Ｆガス、Ｈ２ガス、Ａｒガス、ＣＦ４ガス、ＨＢｒガス、Ｏ２ガスのガス源である。これらガス源Ｇ１０，Ｇ１２，Ｇ１４，Ｇ１６，Ｇ１８，Ｇ２０は、流量制御可能に構成されたガス源であり、開閉弁及びマスコントローラを含み得る。
また、図３に示すように、プラズマ処理装置１０は、制御部Ｃｏｎｔを更に備え得る。制御部Ｃｏｎｔは、プログラム可能なコンピュータ装置といった制御器であり得る。制御部Ｃｏｎｔは、ガス供給部ＧＳに制御信号を送出して、ガス源Ｇ１０，Ｇ１２，Ｇ１４，Ｇ１６，Ｇ１８，Ｇ２０それぞれからのガスの流量、及び、ガスの供給／供給停止を制御することができる。また、制御部Ｃｏｎｔは、フロースプリッタＦＳに制御信号を送出して、中央導入部２２及び周辺導入部２４に対するガスの分配比を制御することができる。さらに、制御部Ｃｏｎｔは、マイクロ波のパワー、ＲＦバイアスのパワー及びＯＮ／ＯＦＦ、並びに、処理容器１２内の圧力を制御するよう、マイクロ波発生器２８、高周波電源５８、圧力調整器５６ａに制御信号を供給し得る。
なお、プラズマ処理装置１０は、ガス供給部ＧＳと同様の別のガス供給部を備えて、これらガス供給部をそれぞれ、中央導入部２２及び周辺導入部２４に接続する構成を有していてもよい。
以下、上述したプラズマ処理装置１０を用いて実施し得るレジストマスクの処理方法について、より詳細に説明する。再び図１を参照する。工程Ｓ１においては、上述したように、パターニングされたレジストマスクＲＭがその上に設けられた被処理基体Ｗが、処理容器１２内に収容され、ステージ２０上に載置される。そして、被処理基体Ｗは、静電チャック２０ｂにより吸着される。
次いで、一実施形態においては、工程Ｓ２において、プラズマ処理装置１０の処理容器１２内において、フッ素を含有するガスのプラズマを励起させて、当該プラズマによりレジストマスクＲＭを処理する。
工程Ｓ２では、処理容器１２内にフッ素を含有するガスを供給し、また、アンテナ１４からマイクロ波を処理容器１２内に供給する。このため、工程Ｓ２においては、制御部Ｃｏｎｔによる制御によって、ガス源Ｇ１０に処理容器１２内へガスを供給させ、マイクロ波発生器２８にマイクロ波を発生させる。なお、ガス源Ｇ１０は、ＣＨ３Ｆガスのガス源であるが、他のフルオロカーボン系を供給するガス源であってもよい。
ここで、図５を参照する。図５は、工程Ｓ２の原理を説明するための図である。図５に示すように、工程Ｓ２では、処理容器１２内においてフッ素を含有するガスのプラズマが励起され、フッ素ラジカル又はフッ素イオンといったフッ素の活性種が発生する。図５では、円で囲まれた「Ｆ」がフッ素の活性種を示している。工程Ｓ２では、フッ素の活性種により、レジストマスクＲＭが改質され、或いは、フッ素化合物が堆積物ＤＰとしてレジストマスクＲＭの表面に堆積する。この工程Ｓ２により、後述するハードマスクＭの形成後まで、レジストマスクＲＭの縮みを防止することが可能となる。
次いで、本方法では、図１に関連して上述したように、工程Ｓ３において、マイクロ波により励起した水素を含有するガスのプラズマによるレジストマスクＲＭの処理が行われる。
工程Ｓ３では、処理容器１２に水素を含有するガスを供給し、また、アンテナ１４からマイクロ波を処理容器１２内に供給する。工程Ｓ３においては、水素を含有するガスに加えて、不活性ガスが処理容器内に供給されてもよい。このため、工程Ｓ３においては、制御部Ｃｏｎｔによる制御によって、ガス源Ｇ１２及びガス源Ｇ１４に処理容器１２内へガスを供給させ、マイクロ波発生器２８にマイクロ波を発生させる。なお、工程Ｓ３では、ガス源Ｇ１２からのＨ２ガスの供給に代えて、ガス源Ｇ１８にＨＢｒガスを供給させてもよい。
ここで、図６を参照する。図６は、工程Ｓ３の原理を説明するための図である。図６に示すように、工程Ｓ３では、処理容器１２内において水素を含有するガスのプラズマが励起され、水素ラジカルが発生する。図６では、円で囲まれた「Ｈ」が水素ラジカルを示している。工程Ｓ３では、水素ラジカルがレジストマスクＲＭに吸着されて当該レジストマスクＲＭと反応することにより、レジストマスクＲＭが改質される。その結果、レジストマスクＲＭが硬化する。また、工程Ｓ３では、水素を含有するガスのプラズマを励起することにより、処理容器１２内において紫外線が発生する。この紫外線により、レジストマスクの構成材料の側鎖のＣ−Ｏ結合が解離し、当該構成材料の側鎖が切断される。
図７は、レジストマスクの構成材料の構造の一例を示している。図７において、ｘ，ｙ，ｚは１以上の整数である。一実施形態においては、レジストマスクＲＭは、ＡｒＦエキシマレーザによって露光されるレジスト材料から作成され得る。図７に示すように、このようなレジスト材料では、一般的に、その主鎖（図７では参照符号ＭＣで示されている）はＣ−Ｃ結合を含んでおり、その側鎖（図７では参照符号ＳＣで示されている）はＣ−Ｏ結合を含んでいる。上述したように処理容器１２内において発生する紫外線は、側鎖におけるＣ−Ｏ結合を選択的に解離させ、当該側鎖を切断する。このように側鎖のＣ−Ｏ結合が解離して側鎖が切断される結果、レジストマスクＲＭのラインＲＬのエッジが滑らかになり、より直線的な形状となる。したがって、ラインＲＬにおける線幅のバラツキや、エッジの直線性が改善される。
また、工程Ｓ３では、マイクロ波によって水素ガスのプラズマが処理容器１２内において励起されている。マイクロ波によって励起されたプラズマのエネルギーは、誘導結合型又は平行平板型のプラズマ処理装置によって励起されるプラズマのエネルギーよりも相当に低い。例えば、マイクロ波によって励起されたプラズマのエネルギーは、誘導結合型のプラズマ処理装置によって励起されるプラズマのエネルギーの１／４〜１／５程度である。このような低エネルギーのプラズマを用いているので、工程Ｓ３では、レジストマスクＲＭの構成材料の主鎖のＣ−Ｃ結合の切断が抑制される。その結果、レジストマスクＲＭの寸法のバラツキが抑制される。
一実施形態においては、図１に示すように、工程Ｓ３に続く工程Ｓ４において、積層体ＭＬがレジストマスクＲＭに沿ってエッチングされる。以下、図８を参照する。図８は、工程Ｓ４を説明するための図である。図８の（ａ）に示すように、工程Ｓ４においては、まず、第３層ＭＬ３がエッチングされる。第３層ＭＬ３がＳｉＯＮ層である場合には、工程Ｓ４において、制御部Ｃｏｎｔの制御により、ガス源Ｇ１０及びガス源Ｇ１６に処理容器１２内へガスを供給させ、また、アンテナ１４からマイクロ波を処理容器１２内に供給するためにマイクロ波発生器２８にマイクロ波を発生させる。これにより、ＣＨ３Ｆガス及びＣＦ４ガス、即ち、フルオロカーボン系のガスのプラズマが発生し、フッ素の活性種がレジストマスクＲＭに沿って第３層ＭＬ３をエッチングする。その結果、第３層ＭＬ３から、ハードマスクＭの一部を構成するマスク部Ｍ３が形成される。
次いで、工程Ｓ４においては、図８の（ｂ）に示すように、第２層ＭＬ２がエッチングされる。第２層ＭＬ２がＳＯＨ層である場合には、制御部Ｃｏｎｔの制御により、ガス源Ｇ１４、ガス源Ｇ１８、及びガス源Ｇ２０に処理容器１２内へガスを供給させ、また、アンテナ１４からマイクロ波を処理容器１２内に供給するためにマイクロ波発生器２８にマイクロ波を発生させる。これにより、ＨＢｒガス、Ｏ２ガス、及びＡｒガスのプラズマが発生し、主としてＢｒの活性種がレジストマスクＲＭに沿って第２層ＭＬ２をエッチングする。その結果、第２層ＭＬ２から、ハードマスクＭの一部を構成するマスク部Ｍ２が形成される。
次いで、工程Ｓ４においては、図８の（ｃ）に示すように、第１層ＭＬ１がエッチングされる。第１層ＭＬ１がＳｉＯ２層、ＳｉＮ層及びＳｉＯ２層の多層構造を有する場合には、制御部Ｃｏｎｔの制御により、ガス源Ｇ１０及びガス源Ｇ１６に処理容器１２内へガスを供給させ、また、アンテナ１４からマイクロ波を処理容器１２内に供給するためにマイクロ波発生器２８にマイクロ波を発生させる。これにより、ＣＨ３Ｆガス及びＣＦ４ガス、即ち、フルオロカーボン系のガスのプラズマが発生し、フッ素の活性種がレジストマスクＲＭに沿って第１層ＭＬ１をエッチングする。その結果、第１層ＭＬ１から、ハードマスクＭの一部を構成するマスク部Ｍ１が形成される。かかる工程Ｓ４の結果、図８の（ｃ）に示すように、ハードマスクＭが形成される。なお、本方法においては、工程Ｓ４の後に、レジストマスクＲＭを除去し、次いで、被エッチング層ＥＬをハードマスクＭに沿ってエッチングしてもよい。被エッチング層ＥＬが多結晶シリコン層である場合には、ＨＢｒガスのプラズマによって、当該被エッチング層ＥＬをプラズマ処理装置１０内でエッチングすることができる。
以下、一実施形態のプラズマ処理装置１０を用いたレジストマスクの処理方法の実験例１及び２について説明する。実験例１では、工程Ｓ１、Ｓ３及びＳ４を行った。即ち、実験例１では、レジストマスクＲＭを改質した後に、積層体ＭＬのエッチングを行った。実験例２では、工程Ｓ１〜Ｓ４、即ち、実験例１の工程に加えて、レジストマスクＲＭをフッ素を含有するガスのプラズマにより処理する工程Ｓ２を行った。
実験例１及び２においては、被処理基体Ｗとして、下記の被処理基体Ｗを準備した
＜被処理基体Ｗ＞
・被エッチング層ＥＬ ： 多結晶シリコン層（６０ｎｍ厚）
・第１層ＭＬ１： ＳｉＯ２層（８ｎｍ厚）、ＳｉＮ層（４０ｎｍ厚）、ＳｉＯ２層（２１ｎｍ厚）の３層構造
・第２層ＭＬ２： ＳＯＨ層（１２０ｎｍ厚）
・第３層ＭＬ３： ＳｉＯＮ層（２３ｎｍ厚）
次いで、実験例１及び２においては、レジスト材料として、富士フイルムエレクトロニクスマテリアルズ株式会社製レジストＦｉＡＲＦ−Ｅ１５Ｂを用い、被処理基体Ｗ上に当該レジスト材料を８５ｎｍの厚さで塗布した。次いで、露光処理前に、１００℃、４５秒間のＰＡＢ（Ｐｒｅ Ａｐｐｌｐｉｅｄ Ｂａｋｅ）処理を実施した。また、露光後に、９５℃、４５秒間のＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）処理を実施した。そして、レジストの現像を行うことにより、レジストマスクＲＭをその上に有する被処理基体Ｗを準備した。なお、レジストマスクＲＭは、ライン・アンド・スペースパターンを有するように作成した。具体的には、レジストマスクＲＭは、設計値で５４ｎｍ幅の線幅ＤＷ（図２を参照）を有する複数のラインＲＬが、線幅方向において（図２のＸ方向）、設計値で７０ｎｍの幅ＤＳ（図２を参照）のスペースＲＳを挟んで配列されるものとした。また、レジストマスクＲＭは、二つのラインＲＬが同一直線上において、互いに離間して整列するパターンを有するように作成した（図１０を参照）。
次いで、実験例２のみにおいて、工程Ｓ２を行った。工程Ｓ２の処理条件は以下の通りである。
＜工程Ｓ２の処理条件＞
・処理ガス：ＣＨ３Ｆガス（流量５８ｓｃｃｍ）
・処理容器内圧力：５０ｍＴ（６．６Ｐａ）
・マイクロ波のパワー：２５００Ｗ
・ＲＦバイアス電力のパワー：３００Ｗ
・ＲＦバイアス電力の周波数：１３．５６ＭＨｚ
・中央導入部流量：周辺導入部の流量＝５：９５
次いで、実験例１及び２の双方について、工程Ｓ３を行った。工程Ｓ３の処理条件は以下の通りである。
＜工程Ｓ３の処理条件＞
・処理ガス：Ａｒガス（流量２００ｓｃｃｍ）、Ｈ２ガス（流量２００ｓｃｃｍ）
・処理容器内圧力：１００ｍＴ（１３．３Ｐａ）
・マイクロ波のパワー：３０００Ｗ
・ＲＦバイアス電力のパワー：０Ｗ
・ＲＦバイアス電力の周波数：１３．５６ＭＨｚ
・中央導入部流量：周辺導入部の流量＝５：９５
次いで、実験例１及び２の双方について、工程Ｓ４を行った。工程Ｓ４の処理条件は以下の通りである。
＜工程Ｓ４の処理条件＞
（１）第３層ＭＬ３の処理条件
・処理ガス：ＣＦ４ガス（流量１５０ｓｃｃｍ）、ＣＨ３Ｆガス（流量１７０ｓｃｃｍ）
・処理容器内圧力：８０ｍＴ（１０．６Ｐａ）
・マイクロ波のパワー：２０００Ｗ
・ＲＦバイアス電力のパワー：３００Ｗ
・ＲＦバイアス電力の周波数：１３．５６ＭＨｚ
・中央導入部流量：周辺導入部の流量＝５：９５
（２）第２層ＭＬ２の処理条件
・処理ガス：Ａｒガス（流量１０００ｓｃｃｍ）、ＨＢｒガス（流量４５０ｓｃｃｍ）、Ｏ２ガス（流量６０ｓｃｃｍ）
・処理容器内圧力：１００ｍＴ（１３．３Ｐａ）
・マイクロ波のパワー：２５００Ｗ
・ＲＦバイアス電力のパワー：１５０Ｗ
・ＲＦバイアス電力の周波数：１３．５６ＭＨｚ
・中央導入部流量：周辺導入部の流量＝５：９５
（３）第１層ＭＬ１の処理条件
・処理ガス：ＣＦ４ガス（流量１９０ｓｃｃｍ）、ＣＨ３Ｆガス（流量１７０ｓｃｃｍ）
・処理容器内圧力：８０ｍＴ（１０．６Ｐａ）
・マイクロ波のパワー：２５００Ｗ
・ＲＦバイアス電力のパワー：３００Ｗ
・ＲＦバイアス電力の周波数：１３．５６ＭＨｚ
・中央導入部流量：周辺導入部の流量＝５：９５
そして、実験例１及び実験例２の終了後、レジストマスクＲＭのＳＥＭ写真を撮影し、当該ＳＥＭ写真を用いて、スペースＲＳの幅、ラインＲＬのＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ）及びＬＥＲ（Ｌｉｎｅ Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ）を算出した。ここで、ＬＷＲは、ラインＲＬにおける線幅のバラツキを表わす指標であり、ＬＥＲは、ラインＲＬにおけるエッジの線幅方向における位置のバラツキを表わす指標である。具体的には、ＬＷＲを求めるために、図９に示すように、ＳＥＭ写真を用いて、一つのラインＲＬにおける３個の線幅ＬＷｉを、当該ラインＲＬの長手方向（Ｙ方向）において１１〜１２ｎｍ間隔で、測定した。そして、得られた線幅ＬＷｉの３σを算出することにより、ＬＷＲを求めた。また、ＬＥＲを求めるために、ＳＥＭ写真を用いて、一つのラインＲＬにおけるエッジの線幅方向（Ｘ方向）における３個の位置ｘｉを、当該ラインＲＬの長手方向（Ｙ方向）において１１〜１２ｎｍ間隔で測定した。そして、得られた位置ｘｉの３σを算出することにより、ＬＥＲを求めた。さらに、図１０に示すように、一直線上に並んだ二つのラインＲＬの端部間の距離ＬＳを求めた。また更に、実験例１及び２と同条件で工程Ｓ１を行った後のレジストマスクＲＭのＳＥＭ写真を撮影し、同様に、スペースＲＳの幅、ＬＷＲ、ＬＥＲ、及び距離ＬＳを求めた。その結果を表１に示す。なお、表１において、初期状態とは、実験例１及び２と同条件で作成した工程Ｓ２及び工程Ｓ３の適用前のレジストマスクＲＭの状態を示している。
Figure 2014007281
表１から明らかなように、レジストマスクの線幅方向におけるライン間のスペースＲＳの幅は、初期状態、実験例１、及び実験例２の何れにおいても同様の値であった。即ち、工程Ｓ２、工程Ｓ３、及び工程Ｓ４により、線幅方向におけるライン間のスペースＲＳの幅は、変化しないことが確認された。また、実験例１では、工程Ｓ３の実施により、初期状態よりもＬＷＲ及びＬＥＲが相当に小さくなり、２ｎｍより小さい値になることが確認された。即ち、工程Ｓ３により、レジストマスクＲＭの寸法バラツキが低減されることが確認された。さらに、実験例１の工程に加えて工程Ｓ２を含めた実験例２では、ラインの端部間の距離ＬＳが、実験例１の距離ＬＳよりも小さくなり、初期状態の距離ＬＳと略同様の値に維持できることが確認された。このことにより、工程Ｓ２は、レジストマスクのラインの長手方向における縮みを抑制し得ることが確認された。また、実験例１及び実験例２のＬＷＲ，ＬＥＲが略等しい値を有することから、工程Ｓ２は、ＬＷＲ及びＬＥＲに対して影響を与えないことも確認された。
１０…プラズマ処理装置、１２…処理容器、１４…アンテナ、１６…同軸導波管、１８…誘電体窓、２０…ステージ、２２ 中央導入部、２４…周辺導入部、２８…マイクロ波発生器、３８…誘電体板、４０…スロット板、５８…高周波電源、６０…マッチングユニット、Ｃｏｎｔ…制御部、ＧＳ…ガス供給部、Ｇ１０〜Ｇ２０…ガス源、Ｍ…ハードマスク、Ｍ…ハードマスク、ＭＬ…積層体、ＭＬ１１…第１層、ＭＬ１２…第２層、ＭＬ１３…第３層、ＲＭ…レジストマスク、ＥＬ…被エッチング層、Ｗ…被処理基体。

Claims (6)

  1. レジストマスクを処理する方法であって、
    処理容器内において、パターニングされたレジストマスクがその上に設けられた被処理基体を準備する工程と、
    前記処理容器内に水素を含有するガスを供給し、該処理容器内にマイクロ波を供給して、該水素を含有するガスのプラズマを生成する工程と、
    を含む方法。
  2. 前記水素を含有するガスのプラズマを生成する前記工程の前に、前記被処理基体を収容した前記処理容器内にフッ素を含有するガスを供給し、該処理容器内にマイクロ波を供給して、フッ素を含有するガスのプラズマを生成する工程を更に含む、請求項１に記載の方法。
  3. 前記フッ素を含有するガスは、ＣＨ３Ｆガスである、請求項２に記載の方法。
  4. 前記フッ素を含有するガスのプラズマを生成する前記工程は、前記レジストマスクのラインの長手方向における縮みを抑制する、請求項２又は３に記載の方法。
  5. 前記水素を含有するガスは、Ｈ２ガスである、請求項１〜４の何れか一項に記載の方法。
  6. 前記マイクロ波によって励起される前記水素を含有するガスの前記プラズマは、前記レジストマスクの構成材料の主鎖におけるＣ−Ｃ結合の切断を抑制するよう、前記レジストマスクの構成材料の側鎖を切断する、請求項１〜５の何れか一項に記載の方法。
JP2012141961A 2012-06-25 2012-06-25 レジストマスクの処理方法 Expired - Fee Related JP6008608B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012141961A JP6008608B2 (ja) 2012-06-25 2012-06-25 レジストマスクの処理方法
PCT/JP2013/066561 WO2014002808A1 (ja) 2012-06-25 2013-06-17 レジストマスクの処理方法
KR1020147033022A KR101808380B1 (ko) 2012-06-25 2013-06-17 레지스트 마스크의 처리 방법 및 반도체 디바이스의 제조 방법
US14/403,794 US9337020B2 (en) 2012-06-25 2013-06-17 Resist mask processing method using hydrogen containing plasma
TW102121785A TWI594087B (zh) 2012-06-25 2013-06-19 光阻遮罩之處理方法及半導體裝置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012141961A JP6008608B2 (ja) 2012-06-25 2012-06-25 レジストマスクの処理方法

Publications (2)

Publication Number Publication Date
JP2014007281A true JP2014007281A (ja) 2014-01-16
JP6008608B2 JP6008608B2 (ja) 2016-10-19

Family

ID=49782969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012141961A Expired - Fee Related JP6008608B2 (ja) 2012-06-25 2012-06-25 レジストマスクの処理方法

Country Status (5)

Country Link
US (1) US9337020B2 (ja)
JP (1) JP6008608B2 (ja)
KR (1) KR101808380B1 (ja)
TW (1) TWI594087B (ja)
WO (1) WO2014002808A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018200931A (ja) * 2017-05-26 2018-12-20 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム
KR20190024790A (ko) 2017-08-30 2019-03-08 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748110B2 (en) * 2015-09-03 2017-08-29 Tokyo Electron Limited Method and system for selective spacer etch for multi-patterning schemes
EP3605226A4 (en) 2017-03-31 2020-04-22 FUJIFILM Corporation ACTINIC OR RADIATION SENSITIVE RESIN COMPOSITION, RESIST FILM, PATTERN FORMING METHOD, AND METHOD FOR PRODUCING ELECTRONIC DEVICE
KR102455267B1 (ko) 2017-04-21 2022-10-17 후지필름 가부시키가이샤 Euv광용 감광성 조성물, 패턴 형성 방법, 전자 디바이스의 제조 방법
FR3066498A1 (fr) * 2017-05-22 2018-11-23 Arkema France Procede pour l'assemblage de copolymeres a blocs par controle de l'energie de surface d'un materiau par traitement reducteur plasma
JP6895352B2 (ja) * 2017-09-12 2021-06-30 東京エレクトロン株式会社 被加工物を処理する方法
EP3731016A4 (en) 2017-12-22 2021-02-24 FUJIFILM Corporation COMPOSITION OF RESIN SENSITIVE TO ACTIVE LIGHT OR SENSITIVE TO RADIATION, RESERVE FILM, PATTERN FORMATION PROCESS, MASK FORMING INCLUDING RESERVE FILM, PHOTOMASK MANUFACTURING PROCESS AND ELECTRONIC DEVICE MANUFACTURING METHOD
KR102450804B1 (ko) 2018-02-28 2022-10-06 후지필름 가부시키가이샤 감활성광선성 또는 감방사선성 수지 조성물, 레지스트막, 패턴 형성 방법, 전자 디바이스의 제조 방법, 수지
CN111902773A (zh) 2018-03-26 2020-11-06 富士胶片株式会社 感光性树脂组合物及其制造方法、抗蚀剂膜、图案形成方法以及电子器件的制造方法
EP3779596A4 (en) 2018-03-30 2021-07-07 FUJIFILM Corporation NEGATIVE LIGHT SENSITIVE COMPOSITION FOR EUV LIGHT, METHOD OF PATTERN SHAPING AND METHOD OF MANUFACTURING AN ELECTRONIC DEVICE
KR102508637B1 (ko) 2018-04-20 2023-03-10 후지필름 가부시키가이샤 Euv광용 감광성 조성물, 패턴 형성 방법, 전자 디바이스의 제조 방법
US12038691B2 (en) * 2018-05-23 2024-07-16 Central Glass Company, Limited Method for producing substrate with patterned film
WO2020049963A1 (ja) 2018-09-07 2020-03-12 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020105505A1 (ja) 2018-11-22 2020-05-28 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
EP3919981A4 (en) 2019-01-28 2022-03-30 FUJIFILM Corporation ACTINIC LIGHT OR RADIATION SENSITIVE RESIN COMPOSITION, RESIST FILM, PATTERN FORMING METHOD, AND ELECTRONIC DEVICE PRODUCTION METHOD
JP7232847B2 (ja) 2019-01-28 2023-03-03 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
JP7221308B2 (ja) 2019-01-28 2023-02-13 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
CN113574079B (zh) 2019-03-29 2023-04-11 富士胶片株式会社 Euv光用感光性组合物、图案形成方法及电子器件的制造方法
TWI836094B (zh) 2019-06-21 2024-03-21 日商富士軟片股份有限公司 感光化射線性或感放射線性樹脂組合物、光阻膜、圖案形成方法、電子裝置之製造方法
KR102661154B1 (ko) 2019-06-28 2024-04-26 후지필름 가부시키가이샤 감활성광선성 또는 감방사선성 수지 조성물, 패턴 형성 방법, 레지스트막, 전자 디바이스의 제조 방법
WO2020261752A1 (ja) 2019-06-28 2020-12-30 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物の製造方法、パターン形成方法、電子デバイスの製造方法
JPWO2021039429A1 (ja) 2019-08-29 2021-03-04
TW202128970A (zh) 2019-08-29 2021-08-01 日商富士軟片股份有限公司 感光化射線性或感放射線性樹脂組成物、感光化射線性或感放射線性膜、圖案形成方法及電子裝置之製造方法
CN114902138A (zh) 2019-12-27 2022-08-12 富士胶片株式会社 感光化射线性或感放射线性树脂组合物、感光化射线性或感放射线性膜、图案形成方法及电子器件的制造方法
IL295048A (en) 2020-01-31 2022-09-01 Fujifilm Corp Positive tone resistant composition, resistant layer, method of creating a pattern and method of manufacturing an electronic device
CN115244464A (zh) 2020-03-30 2022-10-25 富士胶片株式会社 感光化射线性或感放射线性树脂组合物、图案形成方法、抗蚀剂膜及电子器件的制造方法
WO2021199940A1 (ja) 2020-03-31 2021-10-07 富士フイルム株式会社 レジスト組成物の製造方法、パターン形成方法
KR20230003124A (ko) 2020-05-29 2023-01-05 후지필름 가부시키가이샤 감활성광선성 또는 감방사선성 수지 조성물, 패턴 형성 방법, 레지스트막, 전자 디바이스의 제조 방법, 화합물, 화합물의 제조 방법
WO2022158338A1 (ja) 2021-01-22 2022-07-28 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、電子デバイスの製造方法、化合物、及び樹脂
JPWO2022158326A1 (ja) 2021-01-22 2022-07-28
US20240242970A1 (en) * 2023-01-12 2024-07-18 Applied Materials, Inc. Photolithography enhancement techniques

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198988A (ja) * 2007-01-16 2008-08-28 Hitachi High-Technologies Corp プラズマ処理方法
JP2009164626A (ja) * 2002-06-27 2009-07-23 Tokyo Electron Ltd プラズマ処理方法
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654680A (en) * 1980-09-24 1987-03-31 Semiconductor Energy Laboratory Co., Ltd. Sidewall gate IGFET
US5204210A (en) * 1990-12-07 1993-04-20 Xerox Corporation Method for the direct patterning of diamond films
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
JP2005260060A (ja) * 2004-03-12 2005-09-22 Semiconductor Leading Edge Technologies Inc レジスト除去装置及びレジスト除去方法、並びにそれを用いて製造した半導体装置
JP5362176B2 (ja) * 2006-06-12 2013-12-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20130267097A1 (en) * 2012-04-05 2013-10-10 Lam Research Corporation Method and apparatus for forming features with plasma pre-etch treatment on photoresist

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164626A (ja) * 2002-06-27 2009-07-23 Tokyo Electron Ltd プラズマ処理方法
JP2008198988A (ja) * 2007-01-16 2008-08-28 Hitachi High-Technologies Corp プラズマ処理方法
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7013003153; Ｍｙｅｏｎｇ-Ｃｈｅｏｌ　Ｋｉｍ，　外５名: 'Ｅｆｆｅｃｔｓ　ｏｆ　ｖａｒｉｏｕｓ　ｐｌａｓｍａ　ｐｒｅｔｒｅａｔｍｅｎｔｓ　ｏｎ　１９３　ｎｍ　ｐｈｏｔｏｒｅｓｉｓｔ　ａｎｄ　ｌｉｎｅｗｉｄｔｈ　ｒｏｕｇｈｎｅｓｓ　ａｆｔｅｒ　ｅｔｃｈｉｎｇ' Ｊｏｕｒｎａｌ　ｏｆ　Ｖａｃｕｕｍ　Ｓｃｉｅｎｃｅ　＆　Ｔｅｃｈｎｏｌｏｇｙ　Ｂ Ｖｏｌ．　２４，　Ｎｏ．　６, 20061103, ｐｐ．２６４５-２６５２ *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018200931A (ja) * 2017-05-26 2018-12-20 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム
JP7039865B2 (ja) 2017-05-26 2022-03-23 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム
KR20190024790A (ko) 2017-08-30 2019-03-08 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US10672622B2 (en) 2017-08-30 2020-06-02 Tokyo Electron Limited Etching method and etching apparatus

Also Published As

Publication number Publication date
TWI594087B (zh) 2017-08-01
US9337020B2 (en) 2016-05-10
KR20150023288A (ko) 2015-03-05
JP6008608B2 (ja) 2016-10-19
WO2014002808A1 (ja) 2014-01-03
US20150104957A1 (en) 2015-04-16
TW201413401A (zh) 2014-04-01
KR101808380B1 (ko) 2017-12-12

Similar Documents

Publication Publication Date Title
JP6008608B2 (ja) レジストマスクの処理方法
KR102510737B1 (ko) 원자층 에칭 방법
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
KR102023784B1 (ko) 질화규소막 에칭 방법
KR101044366B1 (ko) 기판을 처리하기 위한 플라즈마 방법 및 장치
KR102109208B1 (ko) 더미 게이트 형성 방법
TWI815822B (zh) 電漿處理裝置及電漿處理方法
US20130267097A1 (en) Method and apparatus for forming features with plasma pre-etch treatment on photoresist
JP6836976B2 (ja) プラズマ処理装置
TW201621983A (zh) 使次解析度等級之臨界尺寸不同的圖案化方法
KR20190011600A (ko) 플라즈마 처리 장치 및 방법, 및 이를 이용한 반도체 장치의 제조 방법
JP6630935B2 (ja) マイクロエレクトロニクス基板上のドライハードマスク除去のための方法
JP2014036148A (ja) 多層膜をエッチングする方法、及びプラズマ処理装置
US10755944B2 (en) Etching method and plasma processing apparatus
CN109755125B (zh) 蚀刻方法
US20170125517A1 (en) Method of corner rounding and trimming of nanowires by microwave plasma
CN113496889A (zh) 蚀刻方法和等离子体处理装置
US6506687B1 (en) Dry etching device and method of producing semiconductor devices
JP5063535B2 (ja) プラズマ処理方法
KR102443773B1 (ko) 광자-보조된 플라즈마 프로세스를 사용한 라인 에지 거칠기 개선
JP2005286344A (ja) ドライエツチング装置および半導体装置の製造方法
JP2021125513A (ja) 酸化物半導体膜のエッチング方法及びプラズマ処理装置
JP2011176161A (ja) プラズマ処理装置及び処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160913

R150 Certificate of patent or registration of utility model

Ref document number: 6008608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees