CN109755125B - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN109755125B
CN109755125B CN201811312127.1A CN201811312127A CN109755125B CN 109755125 B CN109755125 B CN 109755125B CN 201811312127 A CN201811312127 A CN 201811312127A CN 109755125 B CN109755125 B CN 109755125B
Authority
CN
China
Prior art keywords
region
etching
workpiece
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811312127.1A
Other languages
English (en)
Other versions
CN109755125A (zh
Inventor
岩野光紘
细谷正德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109755125A publication Critical patent/CN109755125A/zh
Application granted granted Critical
Publication of CN109755125B publication Critical patent/CN109755125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)

Abstract

本发明提供一种蚀刻的方法。被加工物包括由氧化硅形成的第一区域和由氮化硅形成的第二区域。第二区域以提供凹部的方式延伸，并在凹部的下侧设有底部区域。第一区域被设置成覆盖第二区域。在蚀刻方法中，在被加工物上形成碳氟化合物的沉积物，稀有气体原子的离子被照射到被加工物，来蚀刻第一区域。接着，向底部区域供给氢离子，来形成改性区域。接着，在被加工物上形成碳氟化合物的沉积物，将稀有气体原子的离子照射到被加工物，来蚀刻改性区域。

Description

蚀刻方法
技术领域
本发明的实施方式涉及一种蚀刻方法。
背景技术
在电子器件的制造中，以选择性地除去被加工物的特定的区域的方式来进行蚀刻。例如，相对于由氮化硅形成的第二区域，选择性地蚀刻由氧化硅形成的第一区域。在专利文献1中，记载了相对于第二区域选择性地蚀刻第一区域的方法。
在应用了专利文献1记载的方法的被加工物中，第二区域以提供凹部的方式在基底区域上延伸。第二区域具有底部区域。底部区域在凹部的下侧延伸。第一区域被设置成覆盖第二区域。在专利文献1记载的方法中，生成含有碳氟化合物的处理气体的等离子体，在被加工物上生成含有碳氟化合物的沉积物。接着，生成稀有气体的等离子体，向被加工物供给稀有气体原子的离子。沉积物保护第二区域。另一方面，当向被加工物供给稀有气体原子的离子时，沉积物中的碳氟化合物对第一区域进行蚀刻。
现有技术文献
专利文献
专利文献1：日本特开2016－136606号公报
发明内容
发明想要解决的技术问题
在蚀刻上述的第一区域之后，需要选择性的蚀刻底部区域。作为蚀刻底部区域的处理，考虑这样的处理：为了生成氢氟烃气体的等离子体，将来自该等离子体的离子引入底部区域，向下部电极供给偏置用的高频。下部电极构成在其上载置被加工物的支承座的一部分。在蚀刻底部区域的过程中，需要抑制对第二区域包含的其他区域进行蚀刻。因此，当偏置用的高频的电力较大时，底部区域以外的部位，尤其是在上部，第二区域被蚀刻。当将偏置用的高频的电力设定为较小的电力时，底部区域上的沉积物妨碍对底部区域的蚀刻。因此，追求一种蚀刻方法，其能够选择性地蚀刻以提供凹部的方式在基底区域上延伸的第二区域的底部区域。
用于解决技术问题的技术方案
在一方式中，提供一种用于被加工物的蚀刻方法。被加工物包括基底区域、第一区域和第二区域。第二区域由氮化硅形成，包括第一***区域、第二***区域和底部区域。第一***区域和第二***区域以在基底区域上在第一***区域和第二***区域之间提供凹部的方式延伸。底部区域在该凹部的下侧延伸，第一区域由氧化硅形成，被设置成覆盖第二区域。蚀刻方法包括：(i)对第一区域进行蚀刻的步骤；(ii)在第一区域被蚀刻之后，对底部区域选择性地进行改性而形成改性区域的步骤；和(iii)对改性区域进行蚀刻的步骤。
对第一区域进行蚀刻的步骤包括：(a)为了在第一区域上形成碳氟化合物的沉积物，而生成包含碳氟化合物气体的第一处理气体的等离子体的步骤；和(b)为了向在其上形成有沉积物的被加工物供给稀有气体原子的离子来蚀刻第一区域，而生成稀有气体的第一等离子体的步骤。在对第一区域进行蚀刻的步骤中，沉积物形成在露出的第二区域上，该第二区域被沉积物保护。形成在第一***区域的上表面和第二***区域的上表面之上的沉积物的厚度，大于形成在底部区域上的沉积物的厚度。在形成改性区域的步骤中，生成了含有氢的第二处理气体的等离子体，从该第二处理气体的该等离子体将氢离子供给到第一区域被蚀刻后的被加工物。在对改性区域进行蚀刻的步骤中，包括：(c)为了在具有改性区域的被加工物上形成碳氟化合物的沉积物，而生成包含碳氟化合物气体的第三处理气体的等离子体的步骤；和(d)为了向具有改性区域并在其上形成有沉积物的被加工物供给稀有气体原子的离子来蚀刻改性区域，而生成稀有气体的第二等离子体的步骤。
在第一区域的蚀刻中，通过生成第一处理气体的等离子体来形成沉积物。因此，在蚀刻第一区域之后，形成在第一***区域的上表面和第二***区域的上表面上的沉积物的厚度，大于形成在底部区域上的沉积物的厚度。由于沉积物形成为具有这样的厚度的分布，因此当氢离子被照射到被加工物时，氢离子并不到达第一***区域的上部和第二***区域的上部，而氢离子到达底部区域，该氢离子被供给到底部区域中。其结果，能够将底部区域至少局部地改性，而形成改性区域。然后，通过执行形成碳氟化合物的沉积物和供给稀有气体原子的离子，能够选择性地蚀刻改性区域。因此，依照一个方式的方法，能够选择性地蚀刻底部区域。
在一个实施方式中，第二处理气体可以还包含氮气。
在一个实施方式中，可以交替反复执行形成改性区域的步骤和对改性区域进行蚀刻的步骤。
在一个实施方式中，在对第一区域进行蚀刻的步骤、形成改性区域的步骤和对改性区域进行蚀刻的步骤中，使用等离子体处理装置。等离子体处理装置包括：等离子体处理装置设有腔室主体、支承座、第一高频电源、第二高频电源和电磁铁。腔室主体提供内部空间。支承座包含下部电极，提供被加工物的载置区域。支承座设置于内部空间中。载置区域的中心位于腔室主体的中心轴线上。第一高频电源用于生成等离子体生成用的高频。第二高频电源用于生成第二高频。第二高频具有比第一高频的频率低的频率。第二高频电源与下部电极电连接。电磁铁用于在内部空间中形成磁场。至少在生成第二处理气体的等离子体时，利用电磁铁，在内部空间中形成磁场的分布，上述磁场的分布在该被加工物的边缘侧上具有比在第一区域被蚀刻的被加工物的中心上的水平成分大的水平成分。在内部空间中，能够形成在被加工物的中心之上具有较高的电场强度，并且在被加工物的边缘侧之上具有较低的电场强度的不均匀的电场强度的分布。在不均匀的电场强度的分布下，等离子体密度在中心轴线的附近变高，在与中心轴线隔开间隔的部位变低。即，能够形成相对于中心轴线在辐射方向上不均匀的等离子体密度的分布。若形成具有上述的水平成分的磁场，则及时生成了不均匀的电场强度的分布，也能够降低等离子体密度的分布的不均匀性。其结果，能够降低在面内的底部区域的蚀刻率的偏差。
发明效果
如以上所说明的那样，能够选择性地蚀刻以提供凹部的方式在基底区域上延伸的氮化硅制的区域的底部区域。
附图说明
图1是表示一个实施方式的蚀刻方法的流程图。
图2是应用图1所示的蚀刻方法得到的一例的被加工物的局部放大截面图。
图3是概要地表示在执行图1所示的蚀刻方法中能够使用的一个实施方式的等离子体处理装置的图。
图4是表示图3所示的等离子体处理装置的接地导体的内部结构的平面图。
图5是自图2所示的状态被处理的被加工物的局部放大截面图。
图6的(a)是执行图1所示的蚀刻方法的步骤ST11后的状态的被加工物的局部放大截面图，图6的(b)是执行图1所示的蚀刻方法的步骤ST12后的状态的被加工物的局部放大截面图。
图7是执行图1所示的蚀刻方法的步骤ST1后的状态的被加工物的局部放大截面图。
图8是执行图1所示的蚀刻方法的步骤ST2后的状态的被加工物的局部放大截面图。
图9是执行图1所示的蚀刻方法的步骤ST32后的状态的被加工物的局部放大截面图。
图10是执行图1所示的蚀刻方法后的状态的被加工物的局部放大截面图。
图11的(a)是表示对第一样本、第二样本和第七样本进行了实验的结果的图表，图11的(b)是表示对第三样本、第四样本和第七样本进行了实验的结果的图表，图11的(c)是表示第五、第六和第七样本进行了实验的结果的图表。
附图标记说明
10……等离子体处理装置，12……腔室主体，12s……内部空间，14……支承座，18……下部电极，20……静电卡盘，34……排气装置，36……上部电极，43……第一高频电源，44……第二高频电源，60……电磁铁，W……被加工物，R1……第一区域，R2……第二区域，PR……***区域，PRA……第一***区域，PRB……第二***区域，BR……底部区域，MR……改性区域，DP……沉积物。
具体实施方式
下面，参照附图，对各种实施方式进行详细说明。此外，在各附图中，对相同或者相当的部分标注相同的附图标记。
图1是表示一个实施方式的蚀刻方法的流程图。执行图1所示的蚀刻方法(下面，称为“方法MT”)，以相对于第二区域选择性地蚀刻被加工物的第一区域，接着相对于第二区域包含的其他区域选择性地蚀刻该第二区域的底部区域。
图2是应用图1所示的蚀刻方法得到的一例的被加工物的局部放大截面图。图2所示的被加工物W包括基底区域UR、第一区域R1和第二区域R2。在一例中，被加工物W为在制造鳍式场效应管的过程中得到的生成物。
基底区域UR例如由多晶硅形成。基底区域UR在一例中为鳍形区域，具有大致长方体形状。被加工物W具有多个突出部PT。多个突出部PT设置于基底区域UR上，彼此大致平行地排列。在一例中，多个突出部PT各为栅极区域。
第二区域R2由氮化硅形成。第二区域R2被设置成覆盖多个突出部PT和基底区域UR。第二区域R2具有多个***区域PR。多个***区域PR分别以覆盖多个突出部PT的方式延伸，从基底区域UR***。即，多个***区域PR各沿突出部PT的侧面和上表面延伸。相邻两个的***区域PR中的一者为第一***区域PRA，另一者为第二***区域PRB。在第一***区域PRA与第二***区域PRB之间提供有凹部。第二区域R2还设有底部区域BR。底部区域BR在凹部的下侧延伸。即，底部区域BR在第一***区域PRA与第二***区域PRB之间和基底区域UR上延伸。
第一区域R1由氧化硅形成。第一区域R1设置于由第二区域R2提供的上述凹部中。另外，第一区域R1被设置成覆盖第二区域R2。在第一区域R1上设置有掩模MK。掩模MK以在由第二区域R2提供的凹部的上方提供开口的方式被绘制图案。掩模MK的开口的宽度大于由第二区域R2提供的凹部的宽度。掩模MK为由有机膜形成的掩模。掩模MK能够通过光刻技术制作。
下面，以对图2所示的被加工物W应用方法MT的情况为例，对方法MT进行说明。在方法MT中，使用等离子体处理装置。图3是概要地表示在执行图1所示的蚀刻方法中能够使用的一个实施方式的等离子体处理装置的图。在图3中，在铅垂方向延伸的面中被局部截断的状态下，表示了一个实施方式的等离子体处理装置10。
图3所示的等离子体处理装置10包括腔室主体12。腔室主体12具有筒形形状，包含侧壁12a和底部12b。腔室主体12提供内部空间12s。图3所示的中心轴线AX为腔室主体12和内部空间12s中心轴线。腔室主体12例如由铝等的金属形成。在腔室主体12的内壁面，形成有具有耐等离子体性的膜。该膜可以为耐酸铝膜，氧化钇制的膜等陶瓷制的膜。腔室主体12接地。
在侧壁12a形成有通路12p。当被加工物W被运送到内部空间12s与腔室主体12的外部之间时，通过通路12p。被加工物W可以具有如晶片那样的圆盘形状。通路12p能够由闸阀12g开闭。闸阀12g沿侧壁12a设置。
在内部空间12s中设置有支承座14。支承座14被支承体15支承。支承体15具有圆筒形状，并从腔室主体12的底部12b向上方延伸。支承体15具有绝缘性，例如由陶瓷形成。
支承座14用于支承被加工物W。支承座14与腔室主体12共同具有中心轴线AX。支承座14提供载置区域14r。该载置区域14r的中心位于中心轴线AX上。被加工物W以其中心位于中心轴线AX上的方式载置在载置区域14r上。
支承座14包括电极板16、下部电极18和静电卡盘20。电极板16具有大致圆盘形状。电极板16具有导电性。电极板16由铝等金属形成。下部电极18具有圆盘形状。下部电极18具有导电性。下部电极18由铝等金属形成。下部电极18安装于电极板16上。下部电极18与电极板16电连接。
下部电极18中形成有流路18p。流路18p在部电极18中，以例如旋涡状延伸。从热交换介质的循环装置22(例如冷却机构)向流路18p供给热交换介质(例如制冷剂)。循环装置22设置于腔室主体12的外部。供给到流路18p的热交换介质返回循环装置22。利用热交换介质与下部电极18的热交换，控制载置于支承座14上的被加工物W的温度。
静电卡盘20设置于下部电极18上。静电卡盘20具有大致圆盘形状。静电卡盘20的陶瓷制的主体中，具有膜状的电极。静电卡盘20的电极经由开关与直流电源24连接。静电卡盘20提供上述的载置区域14r。在被加工物W载置于静电卡盘20上(载置区域14r上)的状态下，向静电卡盘20的电极施加来自直流电源24的直流电压时，在被加工物W与静电卡盘20之间产生静电引力。利用产生的静电引力，被加工物W被吸引到静电卡盘20，由静电卡盘20保持。也可以在等离子体处理装置10中，在静电卡盘20与被加工物W的下表面之间设置用于供给导热气体(例如He气体)的导热气体供给线路。
在静电卡盘20的内部也可以设置有一个以上的加热器(例如一个以上的电阻加热元件)。通过向一个以上的加热器供给来自加热控制器的电力，该一个以上的加热器发热，调整静电卡盘20的温度，进而调整被加工物W的温度。
在腔室主体12的内部空间12s中，聚焦环FR配置成包围静电卡盘20和被加工物W的边缘。聚焦环FR为环状的板，由硅、石英等含硅材料形成。聚焦环FR用于获得等离子体处理的均匀性。
在支承体15的周围设置有筒状的导体26。导体26接地。在导体26的上方，以包围支承座14的方式设置有筒状的绝缘体28。绝缘体28由石英等陶瓷形成。在支承座14与腔室主体12的侧壁12a之间，形成有排气通路。在排气通路设置有缓冲板板30。缓冲板板30为环状的板。在缓冲板板30形成有在其板厚方向上贯通该缓冲板板30的多个孔。缓冲板板30通过在由铝等金属形成的基材的表面形成氧化钇等耐等离子体性的覆膜而构成。
在缓冲板板30的下方，排气管32与腔室主体12的底部12b连接。排气管32能够与排气通路连通。排气管32与排气装置34连接。排气装置34包含自动压力控制阀和涡轮分子泵等减压泵。通过使排气装置34运作，能够将内部空间12s的压力设定为指定的压力。
在支承座14的上方设置有上部电极36。在上部电极36与支承座14之间，隔着内部空间12s的一部分。上部电极36设置成封闭腔室主体12的上部开口。在上部电极36与腔室主体12的上端部之间设置有部件37。部件37由绝缘性材料形成。部件37能够由陶瓷，例如石英形成。此外，在一个实施方式中，在上部电极36与腔室主体12的上端部之间，可以设置部件37和后述的接地导体的一部分。
在一个实施方式中，上部电极36构成喷头。在一个实施方式中，上部电极36包含顶板38和支承体40。顶板38例如硅形成。或者，顶板38通过在由铝形成的基材的表面设置由氧化钇等陶瓷形成的覆膜而构成。在顶板38形成有在其板厚方向贯通该顶板38的多个气体排出口38h。
支承体40设置于顶板38上。支承体40用于可装卸地支承顶板38。支承体40由铝等导电性材料形成。在支承体40的内部形成有气体扩散室40d。在支承体40形成有从气体扩散室40d向下方延伸的多个孔40h。多个孔40h分别与多个气体排出口38h连通。
气体扩散室40d与气体供给部41连接。气体供给部41用于向内部空间12s供给气体。气体供给部41能够输出在方法MT中使用多种气体。另外，气体供给部41具有多个流量控制器和多个阀，用于单独地调节要输出的一种以上的气体的流量。从气体供给部41输出的气体经由气体扩散室40d和多个孔40h，从多个气体排出口38h向内部空间12s排出。
在支承体40形成有流路40p。流路40p与冷却机构42连接。冷却水等制冷剂在流路40p与冷却机构42之间循环。通过从冷却机构42向流路40p供给的制冷剂与上部电极36之间的热交换，调节上部电极36的温度。
等离子体处理装置10还包括第一高频电源43和第二高频电源44。第一高频电源43和第二高频电源44设置于腔室主体12的外部。第一高频电源43构成为产生主要用于生成等离子体的第一高频。第一高频不限于此，可以具有例如100MHz这样的频率。第一高频电源43经由匹配器45和供电导体48，与上部电极36电连接。匹配器45具有用于使第一高频电源43的输出阻抗与负载侧(上部电极36侧)的阻抗匹配的匹配电路。供电导体48在其下端与上部电极36连接。供电导体48从上部电极36向上方延伸。供电导体48为筒状或者棒状的导体，其中心轴线与中心轴线AX基本一致。
第二高频电源44产生主要用于向被加工物W引入离子的第二高频，即偏置用的高频。第二高频的频率低于第一高频的频率。在一个实施方式中，第二高频的频率高于13.56MHz。在一个实施方式中，可以是第二高频的频率为40MHz以上。在一个实施方式中，可以是第二高频的频率为60MHz以上。第二高频电源44经由匹配器46与下部电极18电连接。匹配器46具有用于使第二高频电源44的输出阻抗与负载侧(下部电极18侧)的阻抗匹配的匹配电路。
等离子体处理装置10还包括接地导体50。接地导体50具有导电性。接地导体50由铝等金属形成。接地导体50接地。接地导体50在腔室主体12的上方以覆盖上部电极36的方式延伸。供电导体48通过被接地导体50包围的空间向上方延伸至接地导体50的外部，在接地导体50的外部经由匹配器45与第一高频电源43连接。
在等离子体处理装置10的腔室主体12的内部空间12s中，能够形成如下的电场强度的分布：被加工物W的中心之上具有较高的电场强度，在被加工物W的边缘侧之上具有较低的电场强度。即，在内部空间12s中，能够形成随着辐射方向(即，径向)上的与中心轴线AX的距离增加而电场强度减少的不均匀的电场强度的分布。在不均匀的电场强度的分布之下，等离子体密度在中心轴线的附近变高，在与中心轴线隔开间隔的部位变低。即，能够形成相对于中心轴线在辐射方向上不均匀的等离子体密度的分布。为了得到均匀的等离子体密度的分布，等离子体处理装置10还包括电磁铁60。
如图3所示，电磁铁60配置于上部电极36的上方。电磁铁60在腔室主体12的内部空间12s中形成在与中心轴线AX隔开间隔的位置具有比中心轴线AX上的水平成分大的水平成分的磁场的分布。即，电磁铁60在内部空间12s中形成具有随着从中心轴线AX向辐射方向的距离增加而其大小增加的水平成分的磁场的分布。在形成有较大水平成分的磁场的部位，电子的滞留时间变长。其结果，在形成有较大的水平成分的磁场的部位，等离子体的密度上升。因此，依照等离子体处理装置10，能够得到相对于中心轴线AX在辐射方向上均匀的等离子体密度的分布。因此，依照等离子体处理装置10，能够提高对被加工物W的处理的面内均匀性。
在一个实施方式中，电磁铁60具有磁轭62和线圈64。磁轭62由磁性材料形成。磁轭62具有基部62a和多个筒状部62b。基部62a具有大致圆盘形状，在与中心轴线AX正交的方向延伸。多个筒状部62b各具有筒形形状，从基部62a向下方延伸。多个筒状部62b相对于中心轴线AX同轴状设置。线圈64绕中心轴线AX卷绕。线圈64设置于在径向上相邻的2个筒状部62b之间。此外，电磁铁60可以具有一个以上的线圈64。在电磁铁60中的线圈64的个数为多个的情况下，多个线圈64相对于中心轴线AX同轴状设置。
电磁铁60的线圈64经由配线68与电流源66连接。当来自电流源66的电流被施加在线圈64时，通过电磁铁60形成磁场。在由电磁铁60形成的磁场的矢量的角度为45°的部位，能够良好地兼顾在辐射方向(径向)上封闭电子的效果(抑制电子扩散的效果)和抑制消灭电子的抑制效果(抑制电子到达电极的效果)，因此在该部位等离子体的密度变高。因此，在被加工物W的半径为150mm的情况下，电磁铁60可以构成为磁场的矢量的角度为45°的部位与中心轴线AX之间的距离为135mm以上、185mm以下。因此，在一个实施方式中，电磁铁60的一个线圈64的内径和外径的平均值为中心轴线AX与被加工物W的边缘之间的距离以上。在被加工物W的半径为150mm的情况下，电磁铁60的一个线圈64的内径和外径的平均值为150mm以上、250mm以下。此外，关于磁场的矢量的角度，在该磁场仅具有向下方向的成分时为0°，在该磁场仅具有辐射方向的成分(水平成分)时为90°。因此，在磁场的矢量的角度为45°的情况下，该磁场具有水平成分和垂直成分这两个成分。
当电磁铁60配置在由覆盖上部电极的接地导体包围的空间内时，第一高频流入电磁铁60和/或连接电磁铁60与电源(电流源)的配线。其结果，腔室主体12的内部空间12s中的电场强度局部变化。因此，电磁铁60配置在接地导体的外侧。但是，当相对于接地导体的上端在上方的空间配置电磁铁60时，从电磁铁60至内部空间12s的铅垂方向的距离变长，若不对线圈64施加较大的电流，则不能在内部空间12s中有效地形成具有足够大小的磁场。另外，当电磁铁60配置在接地导体的侧方(从中心轴线沿辐射方向在接地导体的外侧)时，在内部空间12s中不能够形成如下部位：形成具有较大水平成分的磁场的部位或者形成具有其矢量为45°的角度的磁场的部位。为了在内部空间12s中有效地形成用于得到均匀的等离子体密度的分布的适当磁场的分布，接地导体50提供在其中配置电磁铁60的外部空间ES。外部空间ES位于比接地导体50的上端更靠近内部空间12s一侧，相对上部电极36在上方隔开间隔，并且相对于上部电极36被接地导体50遮蔽。
接地导体50包括第一部分51、第二部分52和第三部分53。第一部分51具有筒形形状。第一部分51的中心轴线与中心轴线AX基本一致。第一部分51从腔室主体12向上方延伸。在图3所示的例子中，第一部分51从腔室主体12的侧壁12a的上端向上方延伸。第一部分51的下端部分间隔在部件37与侧壁12a的上端之间。
第二部分52与上部电极36在上方隔开间隔，并且从第一部分51向中心轴线AX延伸。第二部分52呈在与中心轴线AX交叉或者正交的方向延伸的板状。第一部分51和第二部分52在上部电极36的上方提供第一空间IS1。第一空间IS1为接地导体50的内侧(即，上部电极36侧)的空间的一部分。利用该第一空间IS1，能够在铅垂方向上，在上部电极36与接地导体50之间确保距离。因此，能够抑制接地导体50与上部电极36之间的电容的耦合。将上部电极36的上表面与接地导体50的第二部分52的下表面之间的铅垂方向的距离设定为例如60mm以上的距离。
第三部分53具有筒形形状。第三部分53的中心轴线与中心轴线AX基本一致。第三部分53在比第一部分51更靠近中心轴线处延伸。第三部分53从第二部分52向上方延伸。第三部分53提供第二空间IS2。第二空间IS2为第二部分52的内侧的空间，且为接地导体50的内侧(即，上部电极36侧)的空间的一部分。第二空间IS2与第一空间IS1连续。此外，供电导体48通过第一空间IS1和第二空间IS2向上方延伸。
外部空间ES由接地导体50提供在第三部分53的外侧、第二部分52上和内部空间12s的上方。外部空间ES在第三部分53的外侧和第二部分52上以中心轴线AX为中心在周向延伸。在该外部空间ES配置有电磁铁60。此外，可以为配置于外部空间ES中的电磁铁60的下端与上部电极36的上表面之间的铅垂方向的距离大于60mm，电磁铁60的下端与载置于支承座14上的被加工物W之间的铅垂方向的距离为230mm以下。
配置于外部空间ES中的电磁铁60与内部空间12s之间的距离比较短。另外，如上所述，电磁铁60在内部空间12s中形成如下磁场分布：在中心轴线AX的附近具有较小的水平成分，且在与中心轴线隔开间隔的位置具有较大的水平成分。因此，利用相对于接地导体50配置在外侧的电磁铁60，能够在内部空间12s中有效地形成用于得到均匀的等离子体密度的分布的适当的磁场的分布。
电磁铁60的线圈64如上述方式与电流源66连接。电磁铁60和电流源66相对于接地导体50配置在外侧。因此，也可以不在线圈64与电流源66之间设置用于防止向电流源66流入高频的滤波器。
在一个实施方式中，接地导体50还包括第四部分54、第五部分55和第六部分56。第四部分54在第二部分52的上方，相对于中心轴线AX在辐射方向从第三部分53延伸。第四部分54呈在与中心轴线AX交叉或者正交的方向延伸的板状。第五部分55具有筒形形状。第五部分55的中心轴线与中心轴线AX基本一致。第五部分55与第三部分53相比与中心轴线隔开间隔，并从第四部分54向上方延伸。第六部分56在第四部分54的上方从第五部分55向中心轴线AX延伸。第六部分56呈在与中心轴线AX交叉或者正交的方向延伸的板状。在一个实施方式中，接地导体50还包括从第六部分延伸至供电导体48的附近的盖部57。
第四部分54、第五部分55和第六部分56提供第三空间IS3。第三空间IS3为由第四部分54、第五部分55和第六部分56包围的空间，且为接地导体50的内侧的空间的一部分。第三空间IS3与第二空间IS2连续。供电导体48还通过第三空间IS3向上方延伸。此外，在图3所示的例子中，第一～第六部分由3个部件构成，不过构成接地导体50的部件的个数可以为任意的个数。
下面，参照图3和图4。图4是表示图3所示的等离子体处理装置的接地导体的内部的结构的平面图。在图4中，表示接地导体50的第五部分55在水平的面上被截断的状态。在一个实施方式中，如图3和
图4所示，等离子体处理装置10还包括管71。管71从上部电极36通过第一空间IS1和第二空间IS2向上方延伸，并通过第三空间IS3相对于接地导体50延伸至侧方和外侧。管71相对于接地导体50在外侧与冷却机构42连接。来自冷却机构42的制冷剂经由管71供给到流路40p。在第三空间IS3内，管71被接地导体50的第四部分54实质性地与上部电极36遮蔽开。
等离子体处理装置10还包括管72。管72通过第一空间IS1和第二空间IS2向上方延伸，并通过第三空间IS3相对于接地导体50延伸至侧方和外侧。管72相对于接地导体50在外侧与冷却机构42连接。制冷剂从流路40p经由管72返回冷却机构42。在第三空间IS3内，管72被接地导体50的第四部分54实质性地与上部电极36遮蔽开。
在一个实施方式中，等离子体处理装置10还包括管73。管73从上部电极36通过第一空间IS1和第二空间IS2向上方延伸，并通过第三空间IS3相对于接地导体50延伸至侧方和外侧。管73相对于接地导体50在外侧与气体供给部41连接。从气体供给部41输出的气体经由管73供给到上部电极36，即喷头。在第三空间IS3内，管73被接地导体50的第四部分54实质性地与上部电极36遮蔽开。此外，也可以是气体供给部41与上部电极36(即，喷头)经由多个管彼此连接。
在一个实施方式中，等离子体处理装置10还包括直流电源74和配线75。直流电源74用于产生施加到上部电极36的负极性的直流电压。配线75将直流电源74与上部电极36彼此连接。配线75可以包含线圈75c。线圈75c设置于第三空间IS3中。配线75从上部电极36通过第一空间IS1和第二空间IS2向上方延伸，并通过第三空间IS3相对于接地导体50延伸至侧方和外侧。配线75与第五部分55和接地导体50电绝缘。配线75相对于接地导体50在外侧与直流电源74连接。在第三空间IS3内，配线75被接地导体50的第四部分54实质性地与上部电极36遮蔽开。
在一个实施方式中，等离子体处理装置10还包括控制部80。控制部80用于控制等离子体处理装置10的各部。控制部80可以为计算机装置。控制部80可以具备处理器、存储器等存储装置、键盘、鼠标、触控面板等输入装置、显示装置、控制信号的输入输出接口等。存储装置中存储有控制程序和方案数据。控制部80的处理器执行控制程序，按照方案数据，发送用于控制等离子体处理装置10的各部的控制信号。为执行方法MT，控制部80能够控制等离子体处理装置10的各部。
接着，参照图1，以使用等离子体处理装置10对图2所示的被加工物W应用方法MT的情况为例，说明方法MT。下面，除图1之外，还参照图5、图6的(a)、图6的(b)、图7、图8、图9和图10。图5是从图2所示的状态被处理的被加工物的局部放大截面图。图6的(a)是执行图1所示的蚀刻方法的步骤ST11后的状态的被加工物的局部放大截面图，图6的(b)是执行图1所示的蚀刻方法的步骤ST12后的状态的被加工物的局部放大截面图。图7是执行图1所示的蚀刻方法的步骤ST1后的状态的被加工物的局部放大截面图。图8是执行图1所示的蚀刻方法的步骤ST2后的状态的被加工物的局部放大截面图。图9是执行图1所示的蚀刻方法的步骤ST32后的状态的被加工物的局部放大截面图。图10是执行图1所示的蚀刻方法后的状态的被加工物的局部放大截面图。
方法MT包含步骤ST1、步骤ST2和步骤ST3。在步骤ST1，蚀刻第一区域R1。也可以为仅通过步骤ST1蚀刻第一区域R1。或者，也可以在执行步骤ST1之前，直到第二区域R2露出为止(参照图5)，或者直到即将第二区域R2露出之前，通过其他等离子体蚀刻处理来蚀刻第一区域R1。例如，可以直到第二区域R2露出，或者直到即将第二区域R2露出之前，利用来自碳氟化合物气体的等离子体的离子和/或自由基等活性种来蚀刻第一区域R1。
步骤ST1包含步骤ST11和步骤ST12。在步骤ST11中，为了在第一区域R1上形成碳氟化合物的沉积物DP，生成第一处理气体的等离子体。第一处理气体包含碳氟化合物气体。第一处理气体除了碳氟化合物气体之外，还可以含有氧气和Ar气体等稀有气体。在步骤ST11中，在露出的第二区域R2(多个***区域PR)上也形成沉积物DP。如图6的(a)所示，在步骤ST11中，以在第二区域R2上的沉积物DP的厚度大于在第一区域R1上的沉积物DP的厚度的方式形成沉积物DP。
在步骤ST11中，向内部空间12s供给第一处理气体，控制排气装置34，使得内部空间12s中的压力被设定为指定的压力。在步骤ST11中，通过供给第一高频，在内部空间12s中激发第一处理气体。其结果，在内部空间12s中生成第一处理气体的等离子体。在步骤ST11中，将第二高频的电力设定为比步骤ST12中的第二高频的电力低的电力。在步骤ST11中，也可以为向下部电极18供给第二高频。
在步骤ST11中，将被加工物W的温度设定为20℃以上、250℃以下的温度。被加工物W的温度由供给到流路18p的热交换介质和设置于静电卡盘20内的上述的一个以上的加热器来调节。若将被加工物W的温度设定为上述温度，则如图6的(a)所示，在被加工物W上形成含有碳氟化合物的沉积物DP。如图6的(a)所示，沉积物DP的厚度在第二区域R2上较大，在第一区域R1上较小。此外，超过250℃的温度为掩模MK的玻璃转变温度，在该温度下，形成在第一区域R1上的沉积物DP的厚度与形成在第二区域R2上的沉积物DP的厚度之间的差变少。另外，在低于20℃的温度下，形成在第一区域R1上的沉积物DP的厚度与形成在第二区域R2上的沉积物DP的厚度之间的差也变少。
在步骤ST12中，向在其上形成有沉积物DP的被加工物W供给稀有气体原子的离子，为了蚀刻第一区域R1，生成稀有气体的第一等离子体。在步骤ST12中，向内部空间12s供给稀有气体，控制排气装置34，使得内部空间12s中的压力被设定为指定的压力。另外，在步骤ST12中，通过供给第一高频，在内部空间12s中生成稀有气体的第一等离子体。另外，在步骤ST12中，向下部电极18供给第二高频。在步骤ST12中，将第二高频的电力设定为比步骤ST11中的第二高频的电力高的电力。
在步骤ST12中，向被加工物W照射来自第一等离子体的稀有气体原子的离子。当稀有气体原子的离子被照射到沉积物DP时，由于沉积物DP含有的碳氟化合物的自由基，第一区域R1被蚀刻。另一方面，在第二区域R2上，虽然沉积物DP的量减少，但是以抑制第二区域R2的蚀刻的方式保护第二区域R2。若执行步骤ST12，则图6的(a)所示的被加工物W成为图6的(b)所示的状态。
在接下来的步骤ST13中，判断是否满足停止条件。在步骤ST13中，当包含步骤ST11和步骤ST12的顺序的执行次数达到规定次数时，判断为满足停止条件。当在步骤ST13中判断为不满足停止条件时，在此执行包含步骤ST11和步骤ST12的顺序。另一方面，当在步骤ST13中判断为满足停止条件时，结束执行步骤ST1。
在步骤ST1中，通过交替地反复步骤ST11和步骤ST12，如图7所示，能够去除由第二区域R2提供的凹部中的第一区域R1，形成开口HL。即，能够自适应地形成开口HL。另外，通过执行步骤ST1，如图7所示，包含第二区域R2的表面的一部分区域成为含碳的变性区域TR。此外，执行包含步骤ST11和步骤ST12的顺序的次数可以为一次。另外，将步骤ST11和步骤ST12的各种条件设定为：不会作为被加工物W上的沉积物DP的量过剩的结果而停止蚀刻第一区域R1，并且不会由于沉积物DP不足而导致蚀刻第二区域R2。
然而，在由第二区域R2提供的凹部的宽度较窄的情况下，通过执行步骤ST11，在较窄的凹部中存在的第一区域R1上较厚地形成沉积物。当在第一区域R1上较厚地形成沉积物时，在步骤ST12中不进行第一区域R1的蚀刻。因此，在由第二区域R2提供的凹部的宽度较窄的情况下，需要使在被加工物W上形成的沉积物的厚度变薄。在沉积物的厚度较薄的情况下，为了抑制蚀刻第二区域R2，需要降低向被加工物W照射的稀有气体原子的离子的能量。通过使用具有较高频率的第二高频，使离子的能量降低。例如，可以使用具有比13.56MHz大的频率、40MHz以上的频率或者60MHz以上的频率的第二高频。当使用具有较高频率的第二高频时，在步骤ST12中形成的上述的电场强度的分布的不均匀性变得更为显著。在一个实施方式中，通过在步骤ST12中利用电磁铁60形成上述的磁场，能够消除或者抑制由上述的不均匀性引起的等离子体密度的分布的不均匀性。即，在步骤ST12的一个实施方式中，利用电磁铁60，能够形成如下的磁场分布：在被加工物W的边缘侧上具有比在被加工物W的中心上的水平成分大的水平成分。
如上所述，在执行步骤ST1的过程中，通过生成第一处理气体的等离子体来形成沉积物DP。在靠近被加工物的表面的位置较厚地形成沉积物DP，在距表面较远的位置，即较深位置，较薄地形成沉积物DP。因此，在执行步骤ST1之后，如图7所示，形成于多个***区域PR的上表面上的沉积物DP的厚度变得大于形成于底部区域BR上的沉积物DP的厚度。即，在执行步骤ST1之后，被加工物W1(第一区域R1被蚀刻后的被加工物W)上的沉积物DP的厚度具有分布。
在方法MT中，接着，执行步骤ST2。在步骤ST2中，通过选择性地改性底部区域BR，如图8所示，形成改性区域MR。在步骤ST2中，生成第二处理气体的等离子体。第二处理气体包含氢。第二处理气体可以包含氢气。可以为第二处理气体除了氢气之外，还包含氮气。或者，也可以为第二处理气体除了氢气之外，还包含稀有气体。在步骤ST2中，从第二处理气体的等离子体向被加工物W1供给氢离子。在步骤ST2中，利用高频偏置，向被加工物W1引入氢离子。
具体而言，在步骤ST2中，向内部空间12s供给第二处理气体，控制排气装置34，使得将内部空间12s中的压力设定为指定的压力。另外，在步骤ST2中，通过供给第一高频，在内部空间12s中生成第二处理气体的等离子体。另外，在步骤ST2中，向下部电极18供给第二高频。
在被加工物W1上，沉积物DP具有如上述那样的厚度的分布。因此，当氢离子被照射到被加工物W1时，氢离子并不到达沉积物DP上较厚地形成的多个***区域PR的上部。另一方面，在底部区域BR上沉积物DP的厚度较小，因此底部区域BR上的沉积物DP能够被氢离子除去。于是，向底部区域BR供给氢离子。其结果，利用氢离子从底部区域BR内的变性区域TR除去碳，至少局部地改性底部区域BR，形成改性区域MR。具体而言，在底部区域BR内收入氢的区域成为改性区域MR。
在一个实施方式的步骤ST2中，利用电磁铁60能够形成如下磁场的分布：在被加工物W的边缘侧上具有比在被加工物W的中心上的水平成分大的水平成分。当形成上述的磁场时，即使在内部空间12s中生成不均匀的电场强度的分布，也能够降低等离子体密度的分布的不均匀性。其结果，能够降低在面内的步骤ST2的处理的偏差。因此，能够降低执行后述的步骤ST3时的底部区域BR的蚀刻率的偏差。
在方法MT中，接着，执行步骤ST3。在步骤ST3中，蚀刻改性区域MR。步骤ST3为与步骤ST1相同的步骤，包含步骤ST31和步骤ST32。在步骤ST31中，为了在被加工物W2(具有改性区域MR的被加工物W)上形成碳氟化合物的沉积物DP，生成第三处理气体的等离子体。第三处理气体为与第一处理气体相同的气体，包含碳氟化合物气体。也可以为第三处理气体除了碳氟化合物气体之外，还包含氧气和Ar气体等稀有气体。在步骤ST31中形成的沉积物DP的厚度在多个***区域PR的上表面上较厚，在改性区域MR上较薄。
在步骤ST31中，向内部空间12s供给第三处理气体，控制排气装置34，使得将内部空间12s中的压力设定为指定的压力。另外，在步骤ST31中，通过供给第一高频，在内部空间12s中激发第三处理气体。其结果，在内部空间12s中生成第三处理气体的等离子体。在步骤ST31中，将第二高频的电力设定为比步骤ST32中的第二高频的电力低的电力。在步骤ST31中，也可以为不向下部电极18供给第二高频。
在步骤ST31中，将被加工物W的温度设定为20℃以上、250℃以下的温度。被加工物W的温度由供给到流路18p的热交换介质和设置于静电卡盘20内的上述的一个以上的加热器来调整。
在接下来的步骤ST32中，向其上形成有沉积物DP的被加工物W2供给稀有气体原子的离子，为了蚀刻改性区域MR，生成稀有气体的第二等离子体。在步骤ST32中，向内部空间12s供给稀有气体，控制排气装置34，使得将内部空间12s中的压力设定为指定的压力。另外，在步骤ST32中，通过供给第一高频，在内部空间12s中生成稀有气体的第二等离子体。另外，在步骤ST32中，向下部电极18供给第二高频。在步骤ST32中，将第二高频的电力设定为比步骤ST31中的第二高频的电力高的电力。
在步骤ST32中，向被加工物W2照射来自第二等离子体的稀有气体原子的离子。当稀有气体原子的离子被照射到沉积物DP时，由于沉积物DP包含的碳氟化合物的自由基，改性区域MR被蚀刻。另一方面，在多个***区域PR上，虽然沉积物DP的量减少，但是以抑制蚀刻多个***区域PR的方式保护多个***区域PR。
在接下来的步骤ST33中，判断是否满足停止条件。在步骤ST33中，在包含步骤ST31和步骤ST32的顺序的执行次数到达规定次数的情况下，判断为满足停止条件。当判断为在步骤ST33中不满足停止条件时，再次执行包含步骤ST31和步骤ST32的顺序。另一方面，当在步骤ST33中判断为不满足停止条件时，结束执行步骤ST3。
在步骤ST3中，通过交替地反复步骤ST31和步骤ST32，如图9所示，能够除去改性区域MR。此外，包含步骤ST31和步骤ST32顺序的执行次数可以为一次。另外，将步骤ST31和步骤ST32的各种条件设定为：不会作为在被加工物上的沉积物DP的量过剩的结果而停止蚀刻改性区域MR，并且不会由于沉积物DP的不足而导致蚀刻多个***区域PR。
在一个实施方式中，在步骤ST4中，判断是否满足停止条件。在步骤ST4中，在包含步骤ST2和步骤ST3的顺序的执行次数达到规定次数的情况下，判断为满足停止条件。当在步骤ST4中判断为不满足停止条件时，再次执行步骤ST2和步骤ST3。另外，当在步骤ST4中判断为满足停止条件时，结束执行方法MT。此外，包含步骤ST2和步骤ST3的顺序的执行次数可以为一次，也可以为多次。
当结束执行方法MT时，如图10所示，能够除去底部区域BR。在该方法MT中，能够选择性地蚀刻改性区域MR。因此，依照方法MT，能够相对于第二区域R2包含的其他区域，选择性地蚀刻底部区域BR。
以上，对各种实施方式进行了说明，但是不限于上述的实施方式，能够构成各种变形方式。例如，也可以使用等离子体处理装置10以外的等离子体处理装置，例如与等离子体处理装置10不同的电容耦合式的等离子体处理装置、电感耦合式的等离子体处理装置或者利用微波等表面波使气体激发的等离子体处理装置，来执行方法MT。另外，在执行步骤ST1中使用的等离子体处理装置与在执行步骤ST2中使用的等离子体处理装置可以彼此不同。另外，在执行步骤ST2的中使用的等离子体处理装置与在执行步骤ST3中使用的等离子体处理装置也可以彼此不同。
下面，对用于评价一个实施方式的蚀刻方法而进行的实验进行说明。在实验中，准备了具有与图2所示的被加工物的结构相同结构的七个样本，即第一～第七样本。然后，使用图3所示的等离子体处理装置，对第一～第六样本应用了方法MT。对第七样本，使用图3所示的等离子体处理装置，省略步骤ST2应用了方法MT。在应用于第一和第二样本的方法MT的步骤ST2中，作为第二处理气体，使用300sccm的氢气(H2气体)。在应用于第三和第四样本的方法MT的步骤ST2中，作为第二处理气体，使用130sccm的氢气(H2气体)与950sccm的Ar气体的混合气体。在应用于第五和第六样本的方法MT的步骤ST2中，作为第二处理气体，使用225sccm的氢气(H2气体)与75sccm的氮气(N2气体)的混合气体。另外，应用于第一、第三和第五样本的方法MT的步骤ST2的执行时间为5秒，应用于第二、第四和第六样本的方法MT的步骤ST2的执行时间为10秒。
下面，给出应用于七个样本的方法MT的其他条件。
＜实验中的方法MT的条件＞
步骤ST1中的顺序的执行次数：140次
步骤ST11的条件
第一处理气体
3.4sccm的C4F6气体
3.2sccm的O2气体
400sccm的Ar气体
第一高频：60MHz，50W
第二高频：40MHz，50W
内部空间12s的压力：10mTorr(1.33Pa)
各顺序中的步骤ST11的执行时间：4秒
步骤ST12
稀有气体：400sccm的Ar气体
第一高频：60MHz，50W
第二高频：40MHz，200W
内部空间12s的压力：10mTorr(1.33Pa)
各顺序中的步骤ST12的执行时间：3秒
步骤ST2(仅应用于第一～第六样本)
第一高频：60MHz，300W
第二高频：40MHz，50W
内部空间12s的压力：20mTorr(2.66Pa)
步骤ST3中的顺序的执行次数：20次
步骤ST31的条件
第一处理气体
3.4sccm的C4F6气体
3.2sccm的O2气体
400sccm的Ar气体
第一高频：60MHz，50W
第二高频：40MHz，50W
内部空间12s的压力：10mTorr(1.33Pa)
各顺序中的步骤ST31的执行时间：4秒
步骤ST32
稀有气体：400sccm的Ar气体
第一高频：60MHz，50W
第二高频：40MHz，200W
内部空间12s的压力：10mTorr(1.33Pa)
各顺序中的步骤ST32的执行时间：3秒
在实验中，对七个样本，各测定了***区域PR的上部的减少量(nm)和底部区域BR的减少量(nm)。***区域PR的上部的减少量为***区域PR的上部在实验中从其上表面在厚度方向被蚀刻的量。底部区域BR的减少量(nm)为底部区域BR在实验中从其上表面在厚度方向被蚀刻的量。结果由图11表示。图11的(a)表示对第一、第二和第七样本进行的实验的结果，图11的(b)表示对第三、第四和第七样本进行的实验的结果，图11的(c)表示对第五、第六和第七样本进行的实验的结果。在图11的(a)、图11的(b)和图11的(c)各自的图表中，横轴表示步骤ST2的执行时间(秒)，纵轴表示减少量(nm)。如图11的(a)、图11的(b)和图11的(c)所示，通过在步骤ST2中使用包含氢气的第二处理气体，能够使底部区域BR的减少量大于***区域PR，即第二区域R2包含的其他区域的减少量。因此，确认了：通过在步骤ST2中使用包含氢气的第二处理气体，能够相对于第二区域R2包含的其他区域，选择性地蚀刻底部区域BR。另外，当比较图11的(a)、图11的(b)和图11的(c)时，确认了：通过使用氢气与氮气的混合气体作为第二处理气体，能够得到对底部区域BR的蚀刻的较高的选择性。

Claims (3)

1.一种用于蚀刻被加工物的蚀刻方法，其特征在于：
所述被加工物包括基底区域、第一区域和第二区域，
所述第二区域由氮化硅形成，包含第一***区域、第二***区域和底部区域，其中，所述第一***区域和所述第二***区域以在所述基底区域上在所述第一***区域和所述第二***区域之间提供凹部的方式延伸，所述底部区域在该凹部的下侧延伸，
所述第一区域由氧化硅形成，被设置成覆盖所述第二区域，
所述蚀刻方法包括：
对所述第一区域进行蚀刻的步骤；
在所述第一区域被蚀刻之后，对所述底部区域选择性地进行改性而形成改性区域的步骤；和
对所述改性区域进行蚀刻的步骤，
所述对所述第一区域进行蚀刻的步骤包括：
为了在所述第一区域上形成碳氟化合物的沉积物，而生成包含碳氟化合物气体的第一处理气体的等离子体的步骤；和
为了向在其上形成有所述沉积物的所述被加工物供给稀有气体原子的离子来蚀刻所述第一区域，而生成稀有气体的第一等离子体的步骤，
在所述对所述第一区域进行蚀刻的步骤中，所述沉积物形成在露出的所述第二区域上，该第二区域被所述沉积物保护，
形成在所述第一***区域的上表面和所述第二***区域的上表面之上的所述沉积物的厚度，大于形成在所述底部区域上的所述沉积物的厚度，
在所述形成所述改性区域的步骤中，生成了含有氢的第二处理气体的等离子体，从该第二处理气体的该等离子体将氢离子供给到所述第一区域被蚀刻后的所述被加工物，
在所述对所述改性区域进行蚀刻的步骤中，包括：
为了在具有所述改性区域的所述被加工物上形成碳氟化合物的沉积物，而生成包含碳氟化合物气体的第三处理气体的等离子体的步骤；和
为了向具有所述改性区域并在其上形成有所述沉积物的所述被加工物供给稀有气体原子的离子来蚀刻所述改性区域，而生成稀有气体的第二等离子体的步骤，
所述第二处理气体为氢气，或者所述第二处理气体为氢气和氮气的混合气体，或者所述第二处理气体为氢气和稀有气体的混合气体。
2.如权利要求1所述的蚀刻方法，其特征在于：
交替反复执行所述形成改性区域的步骤和所述对所述改性区域进行蚀刻的步骤。
3.如权利要求1或2所述的蚀刻方法，其特征在于：
在所述对所述第一区域进行蚀刻的步骤、所述形成改性区域的步骤和所述对所述改性区域进行蚀刻的步骤中，使用等离子体处理装置，
所述等离子体处理装置包括：
提供内部空间的腔室主体；
设置于所述内部空间中的支承座，其包含下部电极，提供被加工物的载置区域，所述载置区域的中心位于所述腔室主体的中心轴线上；
用于产生等离子体生成用的第一高频的第一高频电源；
与所述下部电极电连接的第二高频电源，其用于产生具有比所述第一高频的频率低的频率的第二高频；和
用于在所述内部空间中形成磁场的电磁铁，
至少在生成所述第二处理气体的所述等离子体时，利用所述电磁铁，在所述内部空间中形成如下磁场分布：在该被加工物的边缘侧之上具有比在所述第一区域被蚀刻后的所述被加工物的中心上的水平成分大的水平成分。
CN201811312127.1A 2017-11-08 2018-11-06 蚀刻方法 Active CN109755125B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-215590 2017-11-08
JP2017215590A JP6877316B2 (ja) 2017-11-08 2017-11-08 エッチング方法

Publications (2)

Publication Number Publication Date
CN109755125A CN109755125A (zh) 2019-05-14
CN109755125B true CN109755125B (zh) 2023-05-02

Family

ID=66328817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811312127.1A Active CN109755125B (zh) 2017-11-08 2018-11-06 蚀刻方法

Country Status (5)

Country Link
US (1) US10529583B2 (zh)
JP (1) JP6877316B2 (zh)
KR (1) KR20190052633A (zh)
CN (1) CN109755125B (zh)
TW (1) TWI815828B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
JP7462444B2 (ja) * 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043984A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 콘택홀 형성방법
CN105244372A (zh) * 2014-07-01 2016-01-13 东京毅力科创株式会社 对被处理体进行处理的方法
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN105810582A (zh) * 2015-01-16 2016-07-27 东京毅力科创株式会社 蚀刻方法
CN106104768A (zh) * 2014-04-09 2016-11-09 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
US9165783B2 (en) * 2012-11-01 2015-10-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
JP6007143B2 (ja) * 2013-03-26 2016-10-12 東京エレクトロン株式会社 シャワーヘッド、プラズマ処理装置、及びプラズマ処理方法
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP2016136606A (ja) 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
US9865484B1 (en) * 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) * 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10026621B2 (en) * 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043984A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 콘택홀 형성방법
CN106104768A (zh) * 2014-04-09 2016-11-09 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN105244372A (zh) * 2014-07-01 2016-01-13 东京毅力科创株式会社 对被处理体进行处理的方法
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN105810582A (zh) * 2015-01-16 2016-07-27 东京毅力科创株式会社 蚀刻方法

Also Published As

Publication number Publication date
CN109755125A (zh) 2019-05-14
US20190139780A1 (en) 2019-05-09
US10529583B2 (en) 2020-01-07
JP2019087666A (ja) 2019-06-06
KR20190052633A (ko) 2019-05-16
TW201933470A (zh) 2019-08-16
TWI815828B (zh) 2023-09-21
JP6877316B2 (ja) 2021-05-26

Similar Documents

Publication Publication Date Title
CN109559987B (zh) 等离子体处理方法
CN109559968B (zh) 等离子体处理装置
TW201543571A (zh) 蝕刻方法
CN109755125B (zh) 蚀刻方法
TWI811432B (zh) 蝕刻方法及電漿處理裝置
CN113496889A (zh) 蚀刻方法和等离子体处理装置
TW201829835A (zh) 被處理體之處理方法
US12014930B2 (en) Etching method and plasma processing apparatus
TWI846723B (zh) 蝕刻方法及電漿處理裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant