JP2013534370A - 半導体構造ならびに導電性材料を開口内に提供するための方法 - Google Patents

半導体構造ならびに導電性材料を開口内に提供するための方法 Download PDF

Info

Publication number
JP2013534370A
JP2013534370A JP2013524857A JP2013524857A JP2013534370A JP 2013534370 A JP2013534370 A JP 2013534370A JP 2013524857 A JP2013524857 A JP 2013524857A JP 2013524857 A JP2013524857 A JP 2013524857A JP 2013534370 A JP2013534370 A JP 2013534370A
Authority
JP
Japan
Prior art keywords
copper
metal
containing material
openings
ruthenium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013524857A
Other languages
English (en)
Other versions
JP2013534370A5 (ja
Inventor
ダブリュ． コリンズ，デール
リンドグレン，ジョー
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2013534370A publication Critical patent/JP2013534370A/ja
Publication of JP2013534370A5 publication Critical patent/JP2013534370A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

幾つかの実施形態は、蒸着される銅含有材料の温度を１００℃よりも高い温度で維持する間に銅含有材料の物理蒸着を使用する、銅含有材料を蒸着するための方法を含む。幾つかの実施形態は、開口が金属含有組成物でライニングされる方法を含み、銅含有材料の温度が約０℃よりも低い温度である間に、銅含有材料は金属含有組成物上に物理蒸着され、その後、銅含有材料の温度が約１８０℃から約２５０℃の範囲内にある間に、銅含有材料はアニールされる。幾つかの実施形態は、金属と窒素とを含む組成物で開口がライニングされ、ライニングされた開口は銅含有材料で少なくとも部分的に充填される方法を含む。幾つかの実施形態は、開口の側壁周囲に沿って金属窒化物ライナーを有し、かつ、金属窒化物ライナーに直接相対して開口内に銅含有材料を有する半導体構造を含む。

Description

半導体構造ならびに導電性材料を開口内に提供するための方法。
集積回路の作製は、半導体基板にわたる導電性ライン（導線）の形成を含みうる。ダマシンプロセスは、このようなラインを形成するために使用されうる。図１−図３は、従来技術のダマシンプロセスの一例を示す。
図１を参照すると、半導体構造１０は、ベース１２およびベース上に形成された電気的に絶縁性の材料１４を含む。ベースは、単結晶性シリコンを含んでもよい。絶縁性材料１４は、例えば、二酸化シリコン、シリコン窒化物、および種々のドープされたシリコン酸化物（例えば、ボロホスホシリケートグラス（ＢＰＳＧ）、ホスホシリケートグラス（ＰＳＧ）、フルオロシリケートグラス（ＦＳＧ）など）のいずれかのうちの一つ以上を含みうる。絶縁性材料１４は、示されているように均質であってもよいし、または、個々の層に複数の材料を含んでもよい。
複数の開口１６−１８は、材料１４内に伸長するように形成される。開口は、開口の位置を画定するためにパターン化された（図示されていない）フォトレジストマスクを使用し、その位置に開口を伸長するように一つ以上のエッチングを使用し、その後、図１に示された構造を残すためにフォトレジストマスクを除去することによって形成されてもよい。
図２を参照すると、材料２０および２２は、開口をライニングするために開口内に提供され、その後、ライニングされた開口は、銅２４で充填される。
材料２０は、窒化チタン、窒化タンタル、酸化タンタル／ルテニウム、酸化タンタルもしくは酸化チタンを含み、銅の拡散を防ぐためのバリアとして機能してもよい。
材料２２は、例えば、ルテニウムおよび窒素を含むか、または、別の実施例として、ルテニウムで構成されてもよい。材料２２は、その後に蒸着（堆積）される銅２４を接着するための層として使用されてもよい。
図３を参照すると、構造１０は、開口１６−１８内の材料２０、２２および２４から電気的に分離された複数の導電性ライン２５−２７を形成するために、研磨プロセス（例えば、化学機械研磨）に晒される。
図３における導電性ライン２５−２７は、銅２４が開口１６−１８の各々を完全に、かつ実質的に均一に充填しているという点で理想化されたものである。実際には、特に、より集積レベルが高まるにつれて、ますます開口が狭小になると、銅で開口を実質的に均一に充填することを達成するには、困難が生じることがある。
図４は、開口１６−１８内の銅２４の形成中に生じる可能性のある問題を示す。具体的には、銅は、開口内に均一に蒸着されず、したがって、間隙２８が開口のうちの幾つかに形成される。間隙は、示されるように異なる寸法である可能性があり、したがって、開口内に最終的に形成される種々の導電性半線の導電性は、お互いに異なる。この導電性における不均一性は、このような導電性ラインを含む集積回路の操作性および／もしくは信頼性を損なうか、または破壊するかもしれない。したがって、導電性ラインの作製用に改良された方法を開発することが望まれる。
従来技術の作製プロセスの種々の段階における半導体ウェーハの一部の断面図である。 従来技術の作製プロセスの種々の段階における半導体ウェーハの一部の断面図である。 従来技術の作製プロセスの種々の段階における半導体ウェーハの一部の断面図である。 幾つかの従来技術のプロセスにおいて生じる可能性のある問題点を示す、半導体ウェーハの一部の断面図である。 例示的な一実施形態の作製プロセスの種々の段階において示される半導体ウェーハの一部の断面図である。 例示的な一実施形態の作製プロセスの種々の段階において示される半導体ウェーハの一部の断面図である。 例示的な一実施形態の作製プロセスの種々の段階において示される半導体ウェーハの一部の断面図である。 例示的な一実施形態の作製プロセスの種々の段階において示される半導体ウェーハの一部の断面図である。 反応チャンバー内のウェーハ上に物理蒸着される材料の断面図である。 例示的な別の実施形態の作製プロセスの種々の段階において示される半導体ウェーハの一部の断面図である。 例示的な別の実施形態の作製プロセスの種々の段階において示される半導体ウェーハの一部の断面図である。 例示的な別の実施形態の作製プロセスの種々の段階において示される半導体ウェーハの一部の断面図である。 例示的な別の実施形態の作製プロセスの種々の段階において示される半導体ウェーハの一部の断面図である。 例示的な別の実施形態の作製プロセスの種々の段階において示される半導体ウェーハの一部の断面図である。 例示的な別の実施形態の作製プロセスの種々の段階において示される半導体ウェーハの一部の断面図である。 例示的な別の実施形態の作製プロセスの種々の段階において示される半導体ウェーハの一部の断面図である。
幾つかの実施形態においては、銅が狭小な開口を充填するために使用される。銅が開口内へと流れることができるように、銅内の十分な可動性（例えば、表面拡散）を生み出すような条件に銅がおかれる可能性がある。具体的な実施形態においては、開口は、開口内への銅の移動を補助する毛管力を生成するほど十分に狭小である可能性がある。銅が開口内へ流れるほど十分に動的であるが、凝集を回避するほど十分に静的である（結合されている）ように、平衡状態は、銅の可動性に関連して影響を受ける（例えば、表面移動型メカニズムであるかもしれない）可能性がある。
幾つかの例示的な実施形態は、図５−図１６を参照して記述される。
図５を参照すると、半導体構造３０は、ベース３２およびベース上の電気的な絶縁体３４を含むように示される。ベース３２および電気的に絶縁性の材料３４は、それぞれ、上述されたベース１２および電気的絶縁体１４と同一の構造を含んでもよい。
幾つかの実施形態においては、ベース３２は、単結晶性シリコンを含むか、本質的に単結晶性シリコンで構成されるか、または、単結晶性シリコンで構成され、半導体基板と称されてもよいし、または、半導体基板の一部と称されてもよい。“半導電性基板”“半導体構造”および“半導体基板”という用語は、半導電性ウェーハ（それ自体または他の材料を含むアセンブリのいずれか）および半導電性材料層（それ自体または他の材料を含むアセンブリのいずれか）などのバルク半導電性材料を含むが、そのいずれにも限定はされない半導電性材料を含む任意の構造を意味する。“基板”という用語は、上述された半導電性基板を含むがそれに限定はされない任意の支持構造のことを称する。ベース３２は均質であるものとして示されているが、ベースは、幾つかの実施形態においては、複数の層を含んでもよい。例えば、ベース３２は、集積回路作製に関連する一つ以上の層を含む半導体基板に対応してもよい。このような実施形態においては、このような層は、耐火金属層、バリア層、拡散層、絶縁体層などのうちの一つ以上に対応してもよい。
開口４０−４２は、電気的に絶縁性の材料３４へと伸長する。このような開口は、開口１６−１８を形成するために、図１を参照して上述されたのと同一の処理を使用して形成されてもよい。
バリア材料３６は、開口をライニングするために開口内に任意で提供される。バリア材料は、図２のバリア材料２０を参照して上述された構造のうちのいずれかを含んでもよい。
ライナー３８は、バリア材料３６上に提供される。ライナー３８は、ルテニウムとコバルトのうちの一つもしくはその双方を含む金属含有材料である。幾つかの実施形態においては、ライナーは、本質的にルテニウムおよびコバルトのうちの一つもしくはその双方で構成されるか、またはルテニウムおよびコバルトのうちの一つもしくはその双方で構成されてもよい。他の実施形態においては、ライナーは、ルテニウムおよびコバルトのうちの一つもしくはその双方と合金にされた一つ以上の遷移金属を含んでもよいし、例えば、ルテニウムおよびコバルトのうちの一つもしくはその双方と合金にされたタンタルを含むか、本質的に、ルテニウムおよびコバルトのうちの一つもしくはその双方と合金にされたタンタルで構成されるか、またはルテニウムおよびコバルトのうちの一つもしくはその双方と合金にされたタンタルで構成されてもよい。幾つかの実施形態においては、ライナーは、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合された窒素を含んでもよい。
図６を参照すると、銅含有材料４４は、構造３０にわたって、かつ、開口４０−４２内に蒸着される。銅含有材料は、銅を含むか、本質的に銅で構成されるか、または銅で構成されてもよい。銅含有材料は、開口４０−４２を均一に充填するよりも小さいコンフォーメーション（立体構造）を有するように材料を形成する条件の下で蒸着されるように示されており、それによって、幾つかの開口（具体的には、示された実施形態においては開口４０および４１）内に間隙および／もしくは凹部を残す。幾つかの実施形態においては、銅含有材料４４は、図６の処理段階における銅含有コーティングであると考えられてもよく、そのようなコーティングは、不均一に開口４０−４２を充填する。
銅含有材料は、望ましくは、望まれない表面の粗さを避けるために、このような材料内で微小な粒子サイズ（具体的には、約１／４ピッチと等しいかそれよりも小さい粒子サイズ）を維持する状態の下で蒸着される。例えば、銅含有材料は、約４０℃と等しいかそれよりも低い温度で、構造３０および蒸着された銅含有材料の温度を維持する間に、物理蒸着されてもよい。物理蒸着は、例えば、自己イオン化プラズマの使用など、ターゲットから銅をスパッタリングするための任意の適切な技術を使用してもよい。物理蒸着は、適切な状態下で、かつ、適切な期間、実施され、構造３０の上部表面にわたって、銅含有材料４４の連続層を形成する。
図７を参照すると、銅含有材料４４は、構造３０にわたって材料がリフロー（再流）できるような熱的条件に晒されて、それによって、銅含有材料で開口４０−４２を実質的に均一に充填する。銅含有材料の熱処理は、銅含有材料を約１８０℃から約６００℃の範囲内（幾つかの実施形態においては、約１８０℃から約４５０℃の範囲内であり、幾つかの実施形態においては、約３５０℃から約４５０℃の範囲内）の温度にするアニールであってもよく、それによって銅含有材料が開口内へとリフローが可能となるように、適切な期間、その温度で銅含有材料を維持する。期間の一例は、少なくとも約１秒から約３０秒と等しいかそれよりも短い期間（例えば、約２０秒）であってもよい。リフローされた銅は、開口４０−４２内では、図６の第一のコンフォーメーションよりもより均一な、第二のコンフォーメーションをとると考えられうる。具体的には、図６の開口４０および４１内の間隙（もしくは凹部）は、開口を充填するために銅含有材料がリフローするにつれて、開口から駆逐される。
図６および図７は、一回の蒸着／アニールシーケンスが所望の均一性まで開口４０−４２を充填する一実施形態を記述しているが、他の実施形態においては、所望の均一性まで、開口を充填するために、二回以上の蒸着／アニールシーケンスが存在してもよい。したがって、図６および図７の処理は、プロセスシーケンスの一度の繰り返しであると考えられ、この繰り返しは、銅含有材料を所望の厚さおよび均一性まで形成するために適切な回数繰り返されてもよい。幾つかの実施形態においては、少なくとも一度の繰り返しは、少なくとも一つの他の繰り返しと比較して、温度、時間、および／もしくは一つ以上の他の条件において、変化してもよい。二回以上蒸着／アニールシーケンスを使用する実施形態においては、基板上に銅含有材料は、約１８０℃から約２５０℃の範囲の温度で維持されてもよい。
図５−図７の処理の利点は、開口がより狭小になるにつれて、このような処理が開口を充填するのにますます効率的になりうることである。具体的には、本処理は、開口へとリフローする銅含有材料のけん引を補助するために、狭小な開口内での毛管力を利用してもよい。したがって、半導体作製の現在のプロセスの狭小な開口を充填するために有用なことに加えて、図５−図７の方法論は、現在のプロセスよりも高いレベルの集積を有する将来のプロセスにおいて使用される、さらに狭小な開口を充填するために容易に適用される可能性がある。
図８を参照すると、構造３０は、開口４０−４２内の導電性材料３６、３８および４４からライン５０−５２を形成するために、平坦化に晒される。平坦化は、例えば、化学機械研磨（ＣＭＰ）などの任意の適切な処理を含んでもよい。
図５−図８の例示的な処理は、銅含有材料の蒸着（図６）および銅含有材料のアニール（図７）のために、別々の熱的条件を使用するが、他の実施形態においては、蒸着は、アニールを同時に達成するほど十分に熱い熱的条件下で実施されてもよい。例えば、銅含有材料の蒸着は、１００℃よりも高い温度で、蒸着された銅含有材料の温度を維持する条件下で実施されてもよい。幾つかの実施形態においては、蒸着された銅含有材料の温度は、約１８０℃から約６００℃の範囲内であってもよい。具体的な実施形態においては、約３００℃から約６００℃の範囲内か、約３００℃から約４５０℃の範囲内か、または、約５００℃から約６００℃の範囲内であってもよい。蒸着温度（すなわち、銅が上に蒸着される基板の温度を制御することによって制御されうる、蒸着される銅の温度）は、材料の凝集を誘発することなく、銅含有材料の所望のリフローを得るために、銅含有材料内の適切な表面の可動性を維持するのに適切なレベルで維持されてもよい。
十分な高温の下で蒸着が実施される場合、図７の独立したアニールは省略されてもよい。その代わりに、銅含有材料は、材料が所望の均一なコンフォーメーションを形成するように、同時に蒸着かつリフローしてもよい。
幾つかの実施形態においては、高温の蒸着／アニール（すなわち、１００℃より高い温度における蒸着／アニール）が、（図５のライナー３８などの）ライナーの上に直接銅を形成するために実施されてもよい。他の実施形態においては、銅の薄い種層が低温の条件の下で（例えば、幾つかの実施形態においては、蒸着された銅が０℃と等しいかそれよりも低い温度を有する条件で）ライナー上にまず形成され、その後、高温の蒸着／アニールが銅の種層上に銅を形成するために実施されてもよい。
幾つかの実施形態においては、銅含有材料の蒸着は、トレンチもしくは他の空洞の実質的に均一な充填を達成するために、間欠性プラズマパルスで実施されてもよい。具体的には、銅含有材料は、蒸着された材料の適切な温度（例えば、約４００℃）において、プラズマを使用してスパッタ蒸着され、その後、銅含有材料がトレンチ、開口もしくは他のタイプの空洞へと表面拡散できるのに十分な期間（例えば、約１５秒）の間、蒸着された銅含有材料の適切な高温を維持する一方で、プラズマは消失する（すなわち、“静められる”）。表面拡散は、空洞の上部においてピンチングオフ（“ネッキングオフ”とも称される）することなく、銅が空洞を充填することを可能にすることができる。空洞の上部におけるピンチングオフは、空洞内に間隙を形成する可能性があり、ピンチングオフの回避は、したがって、間隙形成を緩和するか、または間隙形成を妨げることもできる。スパッタ蒸着およびその後のプラズマの消失は、空洞内に銅含有材料を形成するためのプロセスの一回の繰り返しであると考えられてもよい。複数の繰り返しが、空洞を所望のレベルまで充填するために実施されてもよい。
銅含有材料の高温蒸着中に生じる可能性のある問題点は、蒸着があまりにも早くもしくはあまりにも遅く生じる場合に、その材料が大きな粒子サイズを有する可能性があることである。このように大きな粒子サイズは、同時に発生する銅含有材料のリフローを妨げ、開口４０−４２の均一な充填どころか、銅含有材料の凝集を引き起こす可能性がある。幾つかの実施形態においては、蒸着チャンバー内の温度を約１８０℃から約４５０℃の範囲で維持する間、銅含有材料は、約２０オングストローム／秒から約５０オングストローム／秒の速度で蒸着される。
蒸着は、任意の適切なプロセスを使用して実施されてもよい。例示的なプロセスは、銅含有ターゲットからの材料のスパッタリングを含む。幾つかの実施形態においては、比較的遅い速度でのスパッタリングを含む蒸着プロセスを使用することが望ましく、例示的な一プロセスは、銅含有材料をスパッタリングターゲットからスパッタリングするために、希ガス（例えば、アルゴン）もしくは他の不活性物質を使用する。
図９は、幾つかの実施形態において使用される可能性のある物理蒸着（ＰＶＤ）装置５６の一実施例を示す。銅含有ターゲット５８は、装置の反応チャンバー内に保持され、半導体基板３０上に提供される。動作においては、銅含有材料６０は、ターゲットからスパッタリングされ、その銅含有材料は基板３０の上部表面上に蒸着される。ターゲットからの銅含有材料６０のスパッタリングは、多数の技術のうちの任意の技術を使用して達成されてもよい。多数の技術は、例えば、ターゲットから材料を移動させるための自己イオン化プラズマの使用および／もしくはターゲットから材料を移動させるための不活性ガスの使用を含む。（図示されていない）温度制御装置が、蒸着された銅含有材料の温度制御を可能にするために反応チャンバー周囲に提供されてもよい。基板３０の温度をＰＶＤプロセス中に正確に制御可能なように、温度制御されたチャックが基板３０を支持するために使用されてもよい。
図５を参照して上述されたように、幾つかの実施形態は、ライナー３８用の金属窒化物の使用を含む。図１０−図１３は、ライナー用に窒素含有材料を形成し、使用するための例示的な一実施形態を示す。
図１０を参照すると、半導体構造３０ａが、図５の処理段階と類似する処理段階において示される。本構造は、ベース３２、絶縁性材料３４、バリア層３６およびライナー３８を含む。図１０のライナー３８は、幾つかの実施形態においては、ルテニウムおよびコバルトのうちの一つもしくはその双方を含むか、本質的にルテニウムおよびコバルトのうちの一つもしくはその双方で構成されるか、ルテニウムおよびコバルトのうちの一つもしくはその双方で構成される。他の実施形態においては、図１０のライナー３８は、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合した一つ以上の遷移金属（例えば、タンタル）を含むか、本質的にルテニウムおよびコバルトのうちの一つもしくはその双方と結合した一つ以上の遷移金属で構成されるか、または、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合した一つ以上の遷移金属で構成される。
図１１を参照すると、ライナー３８は、ライナーの材料を窒化するために窒素含有組成物７０に晒される。窒素含有組成物７０は任意の適切な組成物であり、幾つかの実施形態においては、ＮＨ３、ＮＨ２およびＮ２のうちの一つ以上を含んでもよい。幾つかの実施形態においては、窒素含有組成物は、別の組成物と組み合わせて使用されてもよい。例えば、ＮＨ３はＯ２と組み合わせて使用されてもよいし、Ｎ２はＨ２と組み合わせて使用されてもよい。
ライナーの材料の窒化は、ライナーの幾らかもしくはその全てを、金属および窒素を含有する組成物へと変換する可能性がある。幾つかの実施形態においては、窒化されたライナーは、コバルトおよびルテニウムのうちの一つもしくはその双方と結合した窒素を含んでもよい。幾つかの実施形態においては、窒化されたライナーは、遷移金属（例えば、タンタル）ならびにコバルトおよびルテニウムのうちの一つもしくはその双方と結合した窒素を含んでもよい。
図１２を参照すると、銅含有材料４４は、開口４０−４２内に蒸着される。この蒸着は、任意の適切な方法を使用してもよく、幾つかの実施形態においては、図５−図９を参照して上述された方法のうちの一つを使用してもよい。ライナー３８内の金属の窒化は、幾つかの実施形態においては、開口４０−４２への銅の均一なリフローを達成する上で有用である可能性がある。
図１３を参照すると、構造３０ａは、電気的に分離されたライン５０−５２を形成するために、平坦化に晒される。このようなラインの各々は、窒素含有材料３８（幾つかの実施形態においては、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合した窒素で構成される可能性があり、幾つかの実施形態においては、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合した一つ以上の遷移金属と窒素とで構成される可能性がある）に直接相対する銅含有材料４４（幾つかの実施形態においては、銅で構成される可能性がある）を含む。
図１０−図１３の窒素含有ライナーは、金属含有ライナーを窒素へと暴露することによって形成されるものとして記述されているが、他の実施形態においては、窒素含有ライナーは、ＡＬＤ、ＣＶＤおよびＰＶＤのうちの一つ以上を使用して直接蒸着されてもよい。例えば、窒素含有ライナーは、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合した窒素を含むか、本質的にルテニウムおよびコバルトのうちの一つもしくはその双方と結合した窒素で構成されるか、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合した窒素で構成され、かつ、ＡＬＤ、ＣＶＤおよび／もしくはＰＶＤによって直接蒸着されてもよい。他の実施形態においては、窒素含有ライナーは、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合した一つ以上の遷移金属と窒素を含むか、本質的にルテニウムおよびコバルトのうちの一つもしくはその双方と結合した一つ以上の遷移金属と窒素で構成されるか、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合した一つ以上の遷移金属と窒素で構成され、かつ、ＡＬＤ、ＣＶＤおよび／もしくはＰＶＤによって直接蒸着されてもよい。
ライナー３８が、ルテニウムおよびコバルトのうちの一つもしくはその双方と合金された一つ以上の遷移金属を含む用途においては、バリア３６を省略することが望ましいことがある。具体的には、ライナー３８は、銅の移動に対するバリアの機能と銅含有材料を保持するための層の機能との双方を達成することが可能である。
図１４−図１６は、バリア３６（図５）が省略される例示的な一実施形態を示す。図１４は、図５の処理段階に類似した処理段階における半導体構造３０ｂを示す。構造３０ｂは、図５を参照して上述された、ベース３２および絶縁性材料３４を含む。開口４０−４２は、絶縁性材料３４へと伸長する。ライナー８０は、絶縁性材料３４の上部表面にわたって、開口４０−４２内で伸長し、ライナーは、開口の側壁をライニングする。ライナー８０は、ルテニウムおよびコバルトのうちの一つもしくはその双方と合金された遷移金属（例えば、タンタル）を含むか、本質的にルテニウムおよびコバルトのうちの一つもしくはその双方と合金された遷移金属で構成されるか、ルテニウムおよびコバルトのうちの一つもしくはその双方と合金された遷移金属で構成されてもよい。幾つかの実施形態においては、ライナー８０は、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合した一つ以上の遷移金属（例えば、タンタル）を含むか、本質的にルテニウムおよびコバルトのうちの一つもしくはその双方と結合した一つ以上の遷移金属で構成されるか、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合した一つ以上の遷移金属で構成されてもよい。
ライナー８０は、電気的に絶縁性の材料３４に直接相対する。幾つかの実施形態においては、電気的に絶縁性の材料３４は、シリコン酸化物含有材料（例えば、二酸化シリコン、ＢＰＳＧ、ＰＳＧ、ＦＳＧなど）であってもよく、ライナー８０は、そのシリコン酸化物含有材料に直接相対してもよい。
図１５を参照すると、銅含有材料４４は、開口４０−４２内に蒸着される。この蒸着は、任意の適切な方法を使用してもよく、幾つかの実施形態においては、図５−図９を参照して上述された方法のうちの一つを使用してもよい。
図１６を参照すると、構造３０ｂは、電気的に分離されたライン９０−９２を形成するために平坦化に晒される。このようなラインの各々は、ライナー８０に直接相対し、同様に、電気的に絶縁性の材料３４に直接相対する銅含有材料４４を含む。
上述された実施形態は、集積回路を形成する上で使用されてもよい。このような回路は、例えば、コンピュータ、自動車、飛行機、時計、携帯電話などの電子システムで使用されてもよい。幾つかの用途においては、本明細書で記述された実施形態が、フラッシュメモリなどの集積メモリを形成するために使用されてもよい。
図面において、種々の実施形態の特定の方向は、例示的な目的のためだけのものであって、実施形態は、幾つかの用途においては、示された方向に対して回転されてもよい。本明細書で提供された記述およびそれに続く請求項は、その構造が図面の特定の方向にあるか、またはその方向に対して回転されているか否かに関わらず、種々の機構間で記述された関係を有する任意の構造に関するものである。
ある構成要素が、別の構成要素の“上に”もしくは“相対して”存在するものとして上記で言及されるときには、他の構成要素の上に直接存在しうるか、または、中間構成要素も存在してもよい。対照的に、ある構成要素が、別の構成要素の“直上に”もしくは“直接相対して”存在するものとして言及されるときには、中間構成要素は存在しない。ある構成要素が、別の構成要素に対して、“接続されて”いるかまたは“結合されて”いるものとして言及されるときには、他の構成要素に対して直接接続されるか、または直接結合されるか、あるいは中間構成要素が存在してもよい。対照的に、ある構成要素が、別の構成要素に対して、“直接接続されて”いるかまたは“直接結合されて”いるものとして言及されるときには、中間構成要素は存在しない。

Claims (35)

  1. 複数の開口内に銅含有材料を蒸着するための方法であって、前記蒸着された銅含有材料が１００℃より高い温度である条件の下での前記銅含有材料の物理蒸着を含む、
    ことを特徴とする方法。
  2. 前記蒸着は、
    スパッタ蒸着される材料が１００℃よりも高い温度で、プラズマを使用する前記銅含有材料をスパッタリングするステップと、
    前記スパッタ蒸着される材料の前記温度を１００℃よりも高く維持する間、前記プラズマを焼失させるステップと、複数の空洞のピンチングオフを回避するために、前記スパッタ蒸着される材料が前記複数の空洞へと表面拡散する十分な期間を提供するステップと、
    のシーケンスの少なくとも一回の繰り返しを含む、
    ことを特徴とする請求項１に記載の方法。
  3. 前記温度が、約３００℃から約６００℃の範囲にある、
    ことを特徴とする請求項１に記載の方法。
  4. 前記温度が、約５００℃から約６００℃の範囲にある、
    ことを特徴とする請求項１に記載の方法。
  5. 希ガスが、前記物理蒸着の間にターゲットから銅含有材料をスパッタリングするために使用される、
    ことを特徴とする請求項１に記載の方法。
  6. 前記銅含有材料の前記物理蒸着の前に、前記複数の開口をライニングするために、前記複数の開口内に金属と窒素とを含有する組成物を形成するステップをさらに含む、
    ことを特徴とする請求項１に記載の方法。
  7. 前記金属は、ルテニウムおよびコバルトのうちの一つもしくはその双方を含む、
    ことを特徴とする請求項６に記載の方法。
  8. 前記銅含有材料の前記物理蒸着の前に、ルテニウムおよびコバルトのうちの一つもしくはその双方を含む金属含有材料で前記複数の開口をライニングするステップをさらに含む、
    ことを特徴とする請求項１に記載の方法。
  9. 前記銅含有材料の前記物理蒸着の前に、
    前記複数の開口を第一の金属でライニングするステップと、
    前記第一の金属を窒素源に暴露することによって前記第一の金属を窒化するステップと、
    をさらに含む、
    ことを特徴とする請求項１に記載の方法。
  10. 前記金属は、ルテニウムおよびコバルトのうちの一つもしくはその双方で構成される、
    ことを特徴とする請求項９に記載の方法。
  11. 複数の開口内に導電性材料を提供するための方法であって、
    金属含有組成物で前記複数の開口をライニングするステップと、
    前記金属含有組生物上に銅含有材料を物理蒸着するステップであって、前記物理蒸着は、第一のコンフォーメーションを有する銅含有材料コーティングを形成するために、前記蒸着された銅の温度を、約０℃に等しいかそれよりも低く維持する条件の下で実施される、ステップと、
    前記コーティングの前記銅含有材料をリフローし、それによって、前記銅含有材料の第二のコンフォーメーションを形成するために、前記銅含有材料が約１８０℃から約２５０℃の範囲内の温度にある条件の下で、前記銅含有材料コーティングをアニールするステップと、
    を含む少なくとも一回の繰り返しと、
    を含む、
    ことを特徴とする方法。
  12. 前記金属含有組成物は、ルテニウムおよびコバルトのうちの一つもしくはその双方で構成される、
    ことを特徴とする請求項１１に記載の方法。
  13. 前記金属含有組成物は、ルテニウムおよびコバルトのうちの一つもしくはその双方と結合した窒素で構成される、
    ことを特徴とする請求項１１に記載の方法。
  14. 前記銅含有材料の前記第一のコンフォーメーションは、前記複数の開口内に幾つかの間隙を残し、前記銅含有材料の前記第二のコンフォーメーションは、前記複数の開口内から前記複数の間隙を除去する、
    ことを特徴とする請求項１１に記載の方法。
  15. 複数の開口内に導電性材料を提供するための方法であって、
    金属および窒素を含む組成物で前記複数の開口をライニングするステップと、
    前記ライニングされた複数の開口を銅含有材料で少なくとも部分的に充填するステップと、
    を含む、
    ことを特徴とする方法。
  16. 前記複数の開口を銅含有材料で少なくとも部分的に充填する前記ステップは、前記蒸着された銅含有材料が、１００℃よりも高い温度であるような条件の下で、前記銅含有材料の物理蒸着を使用する、
    ことを特徴とする請求項１５に記載の方法。
  17. 前記温度は、約３００℃から約６００℃の範囲内にある、
    ことを特徴とする請求項１６に記載の方法。
  18. 前記複数の開口を銅含有材料で少なくとも部分的に充填する前記ステップは、
    前記銅含有材料の第一のコンフォーメーションを形成するために、前記蒸着された銅含有材料の温度を約４０℃に等しいかそれよりも低い温度で維持する条件の下での前記銅含有材料の蒸着と、
    前記蒸着の後、前記銅含有材料をリフローして、それによって前記銅含有材料の第二のコンフォーメーションを形成するために、前記蒸着された銅含有材料の温度が約１８０℃から約２５０℃の範囲内である条件の下で、前記銅含有材料をアニールするステップと、
    を使用する、
    ことを特徴とする請求項１５に記載の方法。
  19. 前記銅含有材料の前記第一のコンフォーメーションは、前記複数の開口内に幾つかの凹部を残し、前記銅含有材料の前記第二のコンフォーメーションは、前記複数の開口内の前記複数の凹部を除去する、
    ことを特徴とする請求項１８に記載の方法。
  20. 前記ライニングされた開口を形成する前記ステップは、前記複数の開口の複数の側壁に沿った、金属および窒素を含む前記組成物の蒸着を含む、
    ことを特徴とする請求項１５に記載の方法。
  21. 前記金属は、ルテニウムおよびコバルトのうちの一つもしくはその双方で構成される、
    ことを特徴とする請求項２０に記載の方法。
  22. 金属および窒素を含む前記組成物の前記蒸着は、ＡＬＤ、ＣＶＤおよびＰＶＤのうちの一つ以上を使用する、
    ことを特徴とする請求項２０に記載の方法。
  23. 前記ライニングされた開口を形成する前記ステップは、
    前記金属で前記複数の開口の複数の側壁をコーティングするステップと、
    前記金属を窒素源へと暴露することによって前記金属を窒化するステップと、
    を含む、
    ことを特徴とする請求項１５に記載の方法。
  24. 前記金属は、ルテニウムおよびコバルトのうちの一つもしくはその双方を含む、
    ことを特徴とする請求項２３に記載の方法。
  25. 前記金属は、ルテニウムおよびコバルトのうちの一つもしくはその双方と合金された遷移金属を含む、
    ことを特徴とする請求項２３に記載の方法。
  26. 前記金属は、ルテニウムおよびコバルトのうちの一つもしくはその双方と合金されたタンタルを含む、
    ことを特徴とする請求項２３に記載の方法。
  27. 窒化する前記ステップは、ＮＨ３、ＮＨ２およびＮ２のうちの一つ以上への前記金属の暴露を含む、
    ことを特徴とする請求項２３に記載の方法。
  28. 電気的に絶縁性の材料へと伸長する開口と、
    前記開口の複数の側壁をライニングする金属窒化物ライナーと、
    前記金属窒化物ライナーに直接相対する前記開口内の銅含有材料と、
    を含む、
    ことを特徴とする半導体構造。
  29. 前記金属窒化物ライナーの前記金属は、ルテニウムおよびコバルトのうちの一つもしくはその双方を含む、
    ことを特徴とする請求項２８に記載の構造。
  30. 前記金属窒化物ライナーの前記金属は、ルテニウムおよびコバルトのうちの一つもしくはその双方と合金された遷移金属を含む、
    ことを特徴とする請求項２８に記載の構造。
  31. 前記金属窒化物ライナーは、前記電気的に絶縁性の材料に直接相対する、
    ことを特徴とする請求項３０に記載の構造。
  32. 前記金属窒化物ライナーの前記金属は、ルテニウムおよびコバルトのうちの一つもしくはその双方と合金されたタンタルを含む、
    ことを特徴とする請求項２８に記載の構造。
  33. 前記金属窒化物ライナーの前記金属は、ルテニウムおよびコバルトのうちの一つもしくはその双方と合金されたタンタルを含み、前記電気的に絶縁性の材料は、シリコン酸化物含有の電気的に絶縁性の材料を含み、前記金属窒化物ライナーは、電気的に絶縁性の材料を含む前記シリコン酸化物に直接相対する、
    ことを特徴とする請求項２８に記載の構造。
  34. 前記金属窒化物ライナーの前記金属はルテニウムで構成される、
    ことを特徴とする請求項２８に記載の構造。
  35. 前記金属窒化物ライナーの前記金属はコバルトで構成される、
    ことを特徴とする請求項２８に記載の構造。
JP2013524857A 2010-08-20 2011-07-22 半導体構造ならびに導電性材料を開口内に提供するための方法 Pending JP2013534370A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/860,745 US9177917B2 (en) 2010-08-20 2010-08-20 Semiconductor constructions
US12/860,745 2010-08-20
PCT/US2011/045067 WO2012024056A2 (en) 2010-08-20 2011-07-22 Semiconductor constructions; and methods for providing electrically conductive material within openings

Publications (2)

Publication Number Publication Date
JP2013534370A true JP2013534370A (ja) 2013-09-02
JP2013534370A5 JP2013534370A5 (ja) 2014-12-04

Family

ID=45593412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013524857A Pending JP2013534370A (ja) 2010-08-20 2011-07-22 半導体構造ならびに導電性材料を開口内に提供するための方法

Country Status (7)

Country Link
US (3) US9177917B2 (ja)
JP (1) JP2013534370A (ja)
KR (1) KR20130044354A (ja)
CN (1) CN103081066A (ja)
SG (1) SG188236A1 (ja)
TW (1) TWI443775B (ja)
WO (1) WO2012024056A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015159183A (ja) * 2014-02-24 2015-09-03 東京エレクトロン株式会社 凹部にコバルトを供給する方法
JP2017212466A (ja) * 2012-03-28 2017-11-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ シームレスのコバルト間隙充填を可能にする方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791018B2 (en) * 2006-12-19 2014-07-29 Spansion Llc Method of depositing copper using physical vapor deposition
US9177917B2 (en) 2010-08-20 2015-11-03 Micron Technology, Inc. Semiconductor constructions
JP5767570B2 (ja) * 2011-01-27 2015-08-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
US8859422B2 (en) * 2011-01-27 2014-10-14 Tokyo Electron Limited Method of forming copper wiring and method and system for forming copper film
US8530320B2 (en) * 2011-06-08 2013-09-10 International Business Machines Corporation High-nitrogen content metal resistor and method of forming same
JP2014033139A (ja) * 2012-08-06 2014-02-20 Ulvac Japan Ltd デバイスの製造方法
JP2014086537A (ja) * 2012-10-23 2014-05-12 Ulvac Japan Ltd Ｃｕ層形成方法及び半導体装置の製造方法
CN105633005A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 铜互连结构的制作方法
US10217662B2 (en) 2015-08-12 2019-02-26 Acm Research (Shanghai) Inc. Method for processing interconnection structure for minimizing barrier sidewall recess
KR20190042461A (ko) * 2017-10-14 2019-04-24 어플라이드 머티어리얼스, 인코포레이티드 Beol 인터커넥트를 위한 고온 pvd 구리 증착을 이용한 ald 구리의 집적
US10438846B2 (en) 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
NO20201328A1 (en) * 2018-07-18 2020-12-02 Halliburton Energy Services Inc EXTRAORDINARY IR-ABSORPTION IN SiO2 THIN FILMS WITH A FOREIGN OR ATTENUATING MATERIAL APPLIED
CN112201618A (zh) * 2020-09-30 2021-01-08 上海华力集成电路制造有限公司 一种优化衬垫层质量的方法
US20230005789A1 (en) * 2021-07-02 2023-01-05 Applied Materials, Inc. Methods for copper doped hybrid metallization for line and via

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139092A (ja) * 1994-02-21 1996-05-31 Toshiba Corp 半導体装置及びその製造方法
JPH08148560A (ja) * 1994-11-16 1996-06-07 Nec Corp 半導体装置の配線構造及びその製造方法
JPH08316233A (ja) * 1994-06-21 1996-11-29 Toshiba Corp 半導体装置の製造方法
JPH1154612A (ja) * 1997-07-30 1999-02-26 Sony Corp 半導体装置およびその製造方法
JPH11186273A (ja) * 1997-12-19 1999-07-09 Ricoh Co Ltd 半導体装置及びその製造方法
JP2001007049A (ja) * 1999-06-25 2001-01-12 Hitachi Ltd 半導体集積回路装置の製造方法およびその製造装置
JP2001007050A (ja) * 1999-04-19 2001-01-12 Kobe Steel Ltd 配線膜の形成方法
JP2001250829A (ja) * 1999-12-29 2001-09-14 Hynix Semiconductor Inc 金属配線製造方法
JP2001284358A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2008071850A (ja) * 2006-09-13 2008-03-27 Sony Corp 半導体装置の製造方法
JP2008141051A (ja) * 2006-12-04 2008-06-19 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2009016520A (ja) * 2007-07-04 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2009105289A (ja) * 2007-10-24 2009-05-14 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2010153487A (ja) * 2008-12-24 2010-07-08 Panasonic Corp 半導体装置及びその製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090701A (en) 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JP3386889B2 (ja) 1994-07-01 2003-03-17 マツダ株式会社 稼動管理装置
US5891803A (en) 1996-06-26 1999-04-06 Intel Corporation Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits
US6605197B1 (en) * 1997-05-13 2003-08-12 Applied Materials, Inc. Method of sputtering copper to fill trenches and vias
KR100562215B1 (ko) 1997-09-30 2006-03-22 지멘스 악티엔게젤샤프트 다단계 증착/어닐링 처리를 가진 도핑된 실리케이트 유리를 사용하여 반도체 구조물의 갭 충전을 개선시키는 방법
JP3815875B2 (ja) 1997-12-24 2006-08-30 株式会社カネカ 集積型薄膜光電変換装置の製造方法
US6068785A (en) 1998-02-10 2000-05-30 Ferrofluidics Corporation Method for manufacturing oil-based ferrofluid
JP3939426B2 (ja) 1998-03-13 2007-07-04 株式会社アルバック 銅系配線膜の加圧埋込方法
JP2000150653A (ja) * 1998-09-04 2000-05-30 Seiko Epson Corp 半導体装置の製造方法
US6292052B1 (en) 2000-03-06 2001-09-18 Tektronix, Inc. Output amplifier for a discrete filter-less optical reference receiver
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
US6433402B1 (en) * 2000-11-16 2002-08-13 Advanced Micro Devices, Inc. Selective copper alloy deposition
TW518680B (en) * 2001-06-13 2003-01-21 Matsushita Electric Ind Co Ltd Semiconductor device and method for fabricating the same
JP4555540B2 (ja) * 2002-07-08 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置
US8241701B2 (en) * 2005-08-31 2012-08-14 Lam Research Corporation Processes and systems for engineering a barrier surface for copper deposition
US7074721B2 (en) * 2003-04-03 2006-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming thick copper self-aligned dual damascene
DE10319135B4 (de) * 2003-04-28 2006-07-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern
US7192495B1 (en) * 2003-08-29 2007-03-20 Micron Technology, Inc. Intermediate anneal for metal deposition
US6958291B2 (en) 2003-09-04 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with composite barrier layers and method for fabricating the same
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7709958B2 (en) * 2004-06-18 2010-05-04 Uri Cohen Methods and structures for interconnect passivation
KR100602086B1 (ko) * 2004-07-13 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
US7098128B2 (en) * 2004-09-01 2006-08-29 Micron Technology, Inc. Method for filling electrically different features
JP4595464B2 (ja) 2004-09-22 2010-12-08 ソニー株式会社 Ｃｍｏｓ固体撮像素子の製造方法
US7115985B2 (en) * 2004-09-30 2006-10-03 Agere Systems, Inc. Reinforced bond pad for a semiconductor device
US7367486B2 (en) 2004-09-30 2008-05-06 Agere Systems, Inc. System and method for forming solder joints
US20060240187A1 (en) * 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
JP3904578B2 (ja) * 2005-04-08 2007-04-11 シャープ株式会社 半導体装置の製造方法
US20060251872A1 (en) * 2005-05-05 2006-11-09 Wang Jenn Y Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
US7749896B2 (en) * 2005-08-23 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same
US7666776B2 (en) * 2005-09-01 2010-02-23 Micron Technology, Inc. Methods of forming conductive structures
US7626815B2 (en) 2005-11-14 2009-12-01 Nvidia Corporation Drive bay heat exchanger
US8916232B2 (en) * 2006-08-30 2014-12-23 Lam Research Corporation Method for barrier interface preparation of copper interconnect
US7625815B2 (en) 2006-10-31 2009-12-01 International Business Machines Corporation Reduced leakage interconnect structure
US20080132050A1 (en) * 2006-12-05 2008-06-05 Lavoie Adrien R Deposition process for graded cobalt barrier layers
US20080296768A1 (en) 2006-12-14 2008-12-04 Chebiam Ramanan V Copper nucleation in interconnects having ruthenium layers
US7786006B2 (en) * 2007-02-26 2010-08-31 Tokyo Electron Limited Interconnect structures with a metal nitride diffusion barrier containing ruthenium and method of forming
US7859113B2 (en) * 2007-02-27 2010-12-28 International Business Machines Corporation Structure including via having refractory metal collar at copper wire and dielectric layer liner-less interface and related method
US7858525B2 (en) * 2007-03-30 2010-12-28 Intel Corporation Fluorine-free precursors and methods for the deposition of conformal conductive films for nanointerconnect seed and fill
CN103151335B (zh) * 2007-04-09 2016-09-28 哈佛学院院长等 用于铜互连的氮化钴层及它们的形成方法
JP5377844B2 (ja) 2007-10-23 2013-12-25 Ｎｔｎ株式会社 固定式等速自在継手
US7799674B2 (en) * 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US7964966B2 (en) * 2009-06-30 2011-06-21 International Business Machines Corporation Via gouged interconnect structure and method of fabricating same
US8232646B2 (en) * 2010-01-21 2012-07-31 International Business Machines Corporation Interconnect structure for integrated circuits having enhanced electromigration resistance
US20110204518A1 (en) * 2010-02-23 2011-08-25 Globalfoundries Inc. Scalability with reduced contact resistance
US9177917B2 (en) 2010-08-20 2015-11-03 Micron Technology, Inc. Semiconductor constructions
US8517769B1 (en) * 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139092A (ja) * 1994-02-21 1996-05-31 Toshiba Corp 半導体装置及びその製造方法
JPH08316233A (ja) * 1994-06-21 1996-11-29 Toshiba Corp 半導体装置の製造方法
JPH08148560A (ja) * 1994-11-16 1996-06-07 Nec Corp 半導体装置の配線構造及びその製造方法
JPH1154612A (ja) * 1997-07-30 1999-02-26 Sony Corp 半導体装置およびその製造方法
JPH11186273A (ja) * 1997-12-19 1999-07-09 Ricoh Co Ltd 半導体装置及びその製造方法
JP2001007050A (ja) * 1999-04-19 2001-01-12 Kobe Steel Ltd 配線膜の形成方法
JP2001007049A (ja) * 1999-06-25 2001-01-12 Hitachi Ltd 半導体集積回路装置の製造方法およびその製造装置
JP2001250829A (ja) * 1999-12-29 2001-09-14 Hynix Semiconductor Inc 金属配線製造方法
JP2001284358A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2008071850A (ja) * 2006-09-13 2008-03-27 Sony Corp 半導体装置の製造方法
JP2008141051A (ja) * 2006-12-04 2008-06-19 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2009016520A (ja) * 2007-07-04 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2009105289A (ja) * 2007-10-24 2009-05-14 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2010153487A (ja) * 2008-12-24 2010-07-08 Panasonic Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212466A (ja) * 2012-03-28 2017-11-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ シームレスのコバルト間隙充填を可能にする方法
JP2015159183A (ja) * 2014-02-24 2015-09-03 東京エレクトロン株式会社 凹部にコバルトを供給する方法

Also Published As

Publication number Publication date
TWI443775B (zh) 2014-07-01
US9177917B2 (en) 2015-11-03
US20120043658A1 (en) 2012-02-23
US10879113B2 (en) 2020-12-29
US10121697B2 (en) 2018-11-06
US20160056073A1 (en) 2016-02-25
SG188236A1 (en) 2013-04-30
WO2012024056A3 (en) 2012-04-19
CN103081066A (zh) 2013-05-01
KR20130044354A (ko) 2013-05-02
TW201216410A (en) 2012-04-16
WO2012024056A2 (en) 2012-02-23
US20180374745A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
US10879113B2 (en) Semiconductor constructions; and methods for providing electrically conductive material within openings
US10700271B2 (en) Methods of forming and using materials containing silicon and nitrogen
KR100446300B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2020523484A (ja) ニッケルシリサイドの抵抗値を調整するためのプロセス統合方法
JP2002118109A (ja) 半導体装置のダマシン配線形成方法およびそれによって形成されたダマシン配線構造体
TW201819665A (zh) 用於選擇性沉積之選擇性改良的原位預清潔
JP2011091242A (ja) 半導体装置の製造方法
US7442638B2 (en) Method for forming a tungsten interconnect structure with enhanced sidewall coverage of the barrier layer
KR20220116263A (ko) 금속 배리어 층들의 도핑
JP5526189B2 (ja) Ｃｕ膜の形成方法
TW202213557A (zh) 半導體裝置的形成方法
TW201923147A (zh) 用於beol 互連的ald 銅與高溫pvd 銅沉積的集成
US10854511B2 (en) Methods of lowering wordline resistance
KR20110045167A (ko) 상변화 메모리 소자의 제조 방법
JPH08330424A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置
KR100454257B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
JP2018117065A (ja) 金属膜の埋め込み方法
KR100237682B1 (ko) 반도체 소자의 배선 형성 방법
TWI683919B (zh) Cu膜之形成方法
TWI409880B (zh) 一種用來製造半導體裝置的方法
TW396523B (en) Method for producing seed layer
JP2003282572A (ja) 銅配線膜形成方法
KR20020006561A (ko) 반도체 소자의 배리어막 형성 방법
KR20060042662A (ko) 반도체 소자의 메탈 플러그 형성 방법
JP2006019601A (ja) 半導体装置の製造方法及び半導体装置の製造装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130215

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130412

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141001

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141001

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20141001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150324