JP2013527930A - 温度を制御するため及び半導体チップのテストを可能にするための回路 - Google Patents

Abstract

半導体チップの温度を制御するための回路（１００）が、半導体チップに組み込まれる第１の加熱要素（１０５Ａ）を含む。第１の加熱要素（１０５Ａ）が半導体チップの温度を増加させる熱を生成する。このチップは、第１の加熱要素（１０５Ａ）に結合され、半導体チップに組み込まれる温度コントローラ（１１０）を更に含む。温度コントローラ（１１０）は、所望の温度での半導体チップのテストを可能にするよう前記温度を制御する。

Description

本開示の実施例は、温度を制御するため及び半導体チップのテストを可能にするための回路に関連する。

半導体チップの製造中、半導体チップは信頼性試験を受ける。信頼性試験に落ちた半導体チップは取り除かれ得、そのため、その半導体チップの寿命の間初期不良を避けることができる。

バーンインは、信頼性試験手法の一例である。バーンインの間、バーンイン基板上の半導体チップは、炉内に置かれ、半導体チップの動作温度より高い温度に曝される。或るバーンイン時間の間高温で機能できない半導体チップは、不良として検出され得る。しかし、炉はかさ張り面積効率が悪い。また、炉は高価であり、半導体チップの製造コストの増加につながる。また、バーンインの高速テストは、バーンイン基板上の半導体チップの数の多さに起因する制限されたクロックレートのため、達成するのが困難である。炉、バーンイン基板、及び半導体チップを加熱するために外部ソースも必要とされ、これは、半導体チップにより分離して必要とされるより長い加熱時間につながる。これは、半導体チップが、外部ソースが用いられるときより分離して低い熱質量を有するためである。また、バーンインの間半導体チップを加熱及び冷却するためにかかる時間は、バーンインのための全時間のうちかなりの部分を占める。例えば、半導体チップを加熱及び冷却するためにかかる時間は、８時間であるバーンインのための全時間のうちの約２時間であり、バーンインを時間がかかるものにしている。

半導体チップの温度を制御するための回路の一例が、半導体チップに組み込まれる第１の加熱要素を含む。第１の加熱要素は、半導体チップの温度を増加させる熱を生成する。この回路は、第１の加熱要素に結合され、半導体チップに組み込まれる温度コントローラを更に含む。温度コントローラは、所望の温度での半導体チップのテストを可能にするよう温度を制御する。

所望の温度での半導体チップのテストを可能にするための回路の一例が、半導体チップに組み込まれる第１の加熱要素を含む。第１の加熱要素は、半導体チップの温度を増加させる熱を生成する。この回路は、半導体チップに組み込まれる温度センサを更に含む。温度センサは、温度に対応する電圧を生成するよう半導体チップの温度を測定する。この回路は、半導体チップに組み込まれ、入力温度に応答して基準電圧を提供する基準生成器を更に含む。半導体チップに組み込まれるコンパレータが、温度センサ及び基準生成器に結合される。コンパレータは、温度に対応する電圧を参照電圧と比較して、コンパレータ出力を生成する。第１のバッファが、コンパレータ及び第１の加熱要素間に結合される。第１のバッファは、コンパレータ出力に応答して、第１の加熱要素をアクティブにすること、及び第１の加熱要素をイナクティブにすることの一方を実行する。第１のゲートは更に、コンパレータ及び第１のバッファ間に結合される。第１のゲート及び第１のバッファは、この半導体チップが非テストモードにあるとき第１の加熱要素をイナクティブにする。

方法の一例が、半導体チップに組み込まれる少なくとも１つの加熱要素を用いて半導体チップを加熱することを含む。この方法は、半導体チップの温度に対応する電圧を生成することを更に含む。この方法は、この電圧を基準電圧と比較することを更に含む。また、この方法は、所望の温度での半導体チップのテストを可能にするよう比較の出力に基づいて少なくとも１つの加熱要素により半導体チップの加熱を制御することを含む。

添付の図面を参照して、本発明の例示の実施例を以下に説明する。

図１は、半導体チップの温度を制御するための例示の回路を図示する。

図２は、例示の温度センサを図示する。

図３は、例示の基準生成器を図示する。

図４は、基準生成器の例示のバンドギャップ基準回路を図示する。

図５は、加熱要素の温度に対するヒステリシス効果を示す一例のグラフである。

図６は、半導体チップの温度を制御するための一例の方法を説明するフローチャートである。

図１は、半導体チップの温度を制御するための回路１００を図示する。回路１００は更に、温度を制御することにより所望の温度での半導体チップのテストを可能にする。半導体チップのテストを行うためのテスト信号は、回路１００以外のテスト回路を用いて提供されてもよい。テスト回路は、半導体チップの外にあってもよい。テストは、半導体チップの製造中に実行され得る。回路１００は、バーンインテストを実行するために用いることができる。回路１００は、ウエハプロービング及びパッケージングされたチップ又はデバイスの最終製造テストの間用いることもできる。回路１００は、自動テスト装置（ＡＴＥ）での半導体チップの特徴解析中又は研究所において用いることもできる。回路１００は、加熱のために外部加熱ソースの必要性をなくすことが望ましい種々のその他の応用分野で用いることもできることに注意されたい。

所望の温度は、半導体チップの周囲温度又は室温より高いテストの温度と定義することができる。

この回路１００は、半導体チップに組み込まれる、後述では加熱要素１０５Ａと呼ぶ第１の加熱要素１０５Ａを含む。例えば、負の金属酸化物半導体（ＮＭＯＳ）型トランジスタである加熱要素１０５Ａは、電力サプライ（ＶＤＤ）に結合されるドレイン、及び接地サプライ（ＧＮＤ）に結合されるソースを有する。

幾つかの実施例において、加熱要素１０５Ａは、正の金属酸化物半導体（ＰＭＯＳ）型トランジスタ又はレジスタであり得る。加熱要素１０５Ａは更に、熱を生成することが可能な電流ソースでもあってもよいことに注意されたい。

加熱要素１０５Ａは、半導体チップの応用分野に基づいて異なる半導体チップ毎に異なるサイズとし得ることに注意されたい。加熱要素１０５Ａのサイズは、所望の漏れ電流、所望の温度、及び半導体チップのテスト中に生成されるべき熱の所望の量に基づき得る。半導体チップの製造中、所望の量の熱を生成することが可能な適切なサイズの加熱要素１０５Ａが半導体チップに含まれる。

回路１００は、加熱要素１０５Ａのゲートに結合され、半導体チップに組み込まれる温度コントローラ１１０を更に含む。温度コントローラ１１０は、温度センサ１１５、基準生成器１２０、及び制御回路１２５を含む。温度センサ１１５及び基準生成器１２０は、制御回路１２５に結合される。

制御回路１２５は、コンパレータ１３０、後述ではゲート１３５Ａと呼ぶ第１のゲート１３５Ａ、及び後述ではバッファ１４０Ａと呼ぶ第１のバッファ１４０Ａを含む。コンパレータ１３０の正の入力端子が、基準生成器１２０に結合され、コンパレータ１３０の負の入力端子が、温度センサ１１５に結合される。コンパレータ１３０の出力端子が、ゲート１３５Ａの第１の入力端子に結合される。ゲート１３５Ａの第２の入力端子は、選択入力（ＳＥＬ１）を受け取る。ゲート１３５Ａの出力端子が、バッファ１４０Ａの入力端子に結合される。バッファ１４０Ａの出力端子が、加熱要素１０５Ａのゲートに結合される。

半導体チップの温度又は接合温度を制御するための回路１００の機能を下記のように説明する。加熱要素１０５Ａは、半導体チップの温度を増加させる熱を生成する。加熱要素１０５Ａを介して流れる漏れ電流（Ｉ_Ｌ）は、熱の内部ソースであり得る。温度の上昇は、半導体チップの全電力に起因して起こる。周囲温度から（Ｔ_Ａ）温度（Ｔ）を上昇させるために必要とされる熱（Ｐ_Ｈ）は、下記数式（１）から計算され得る。
Ｔ＝Ｔ_Ａ＋θ_ＪＡ（Ｐ_Ａ＋Ｐ_Ｈ） （１）
ここで、Ｔ_Ａは周囲温度であり、θ_ＪＡは接合から半導体チップを囲む媒体への熱抵抗であり、ＰＡは、半導体チップのアクティブ電力損失である。周囲温度は、半導体チップを囲む媒体の温度と定義することができる。

温度コントローラ１１０は、所望の温度での半導体チップのテストを可能にするよう温度を制御する。種々の要素を含む温度コントローラ１１０を更に以下に説明する。

温度コントローラ１１０の温度センサ１１５は、温度に対応する電圧（Ｖ）を提供するため半導体チップの温度を測定する。温度センサ１１５は、絶対温度に比例する（ＰＴＡＴ）センサに類似し得る。種々の要素を含む温度センサ１１５は図２に関連して説明する。

温度コントローラ１１０の基準生成器１２０は、ユーザによって提供され得るデジタル入力に応答して、参照電圧（ＶＲＥＦ）を提供する。幾つかの実施例において、参照電圧は、外因的に生成され得、制御回路１２５に提供され得る。種々の要素を含む基準生成器１２０は図３に関連して説明する。

温度コントローラ１１０の制御回路１２５は、温度に対応する電圧が基準電圧より大きい場合、加熱要素１０５Ａをイナクティブにする。種々の要素を含む制御回路１２５をここで更に説明する。コンパレータ１３０は、電圧を参照電圧と比較してコンパレータ出力を生成する。バッファ１４０Ａは、コンパレータ出力に応答して、加熱要素１０５Ａをアクティブにするか又は加熱要素１０５Ａをイナクティブにする。ゲート１３５Ａ及びバッファ１４０Ａは共に、その半導体チップが非テストモードにあるとき加熱要素１０５Ａをイナクティブにする。

幾つかの実施例において、コンパレータ１３０は、ヒステリシスを実装することにより加熱要素１０５Ａの急速スイッチングを防ぐ。ヒステリシスは、出力の一つの状態から別の状態への変化を遅延させるために用いられ得る。ヒステリシスを備えたコンパレータ１３０の例は、シュミットトリガーを含み得る。ヒステリシスを備えたコンパレータ１３０は、温度が第１の閾値より小さくなるとき加熱要素１０５Ａをアクティブにする、又は温度が第２の閾値を超えるとき加熱要素１０５Ａをイナクティブにする。第１の閾値は、電圧に対応する温度と定義することができる。第２の閾値は、基準電圧に対応する温度と定義することができる。

半導体チップが非テストモードにあるとき、回路１００は、イナクティブにされることが望ましい。加熱要素１０５Ａ及びひいては回路１００は、コンパレータ出力に関係なくＳＥＬ１に基づいてイナクティブにされ得る。半導体チップがテストモードにあるとき、半導体チップは検査中であり、被検査半導体デバイス又は被検査半導体チップ又は被検査デバイスと呼ばれ得る。テストモードでは、加熱要素１０５Ａ及びひいては回路１００は、ＳＥＬ１及びコンパレータ出力に基づいてアクティブに及びイナクティブにされ得る。ＳＥＬ１=０である場合、回路１００は、ゲート１３５Ａがコンパレータ出力を無視し、加熱要素１０５Ａにゼロを強いることにより回路１００をイナクティブにするため、イナクティブにされる。

幾つかの実施例において、加熱要素１０５Ａがアクティブにされるとき、加熱要素１０５Ａのゲートの電圧は電力サプライ（ＶＤＤ）に等しい。

幾つかの実施例において、回路１００は、加熱要素１０５Ａのほかに、一つ以上の加熱要素、例えば、第２の加熱要素１０５Ｂを含み得る。第２の加熱要素１０５Ｂは、加熱要素１０５Ａに並列接続される。第２の加熱要素１０５Ｂの機能は、加熱要素１０５Ａの機能に類似する。選択入力（ＳＥＬ２）を用いて第２の加熱要素１０５Ｂを選択的にアクティブに又はイナクティブにするために、第２のゲート１３５Ｂが更に存在することも可能である。第２のゲート１３５Ｂの出力端子に結合される第２のバッファ１４０Ｂがまた、コンパレータ出力に応答して、加熱要素１０５Ｂをアクティブに又は第２の加熱要素１０５Ｂイナクティブにする。第２のゲート１３５Ｂ及び第２のバッファ１４０Ｂは共に、半導体チップが非テストモードにあるとき第２の加熱要素１０５Ｂをイナクティブにする。

例えば、全電力損失が必要とされるなど、種々の要因に基づいて、幾つかの加熱要素を用いることができる。更に、加熱要素は、均一に配され得、半導体チップに組み込まれ得、均一な加熱を可能とし得る。ここで一例の見積もりを以下に示す。Ｐ_Ａは１Ｗであると規定され、θ_ＪＡは２０℃／Ｗであると規定され、Ｔ_Ａ及びＴ_ｊは、それぞれ、２０℃及び１４０℃である。数式（１）に代入し、Ｐ_Ｈは５Ｗであると見積もられ得る。半導体チップにわたって５Ｗを均一に消散するよう４つの加熱要素が半導体チップに組み込まれ得る。各加熱要素は、１．２５Ｗ（５Ｗ／４）を消散して半導体チップの均一な加熱を可能にする。

幾つかの実施例において、加熱要素１０５Ａ及び第２の加熱要素１０５Ｂが、同時にアクティブに及びイナクティブにされる。

ここで図２を参照すると、温度センサ１１５は、後述ではトランジスタ２０５Ａと呼ぶ第１のトランジスタ２０５Ａ、後述ではトランジスタ２０５Ｂと呼ぶ第２のトランジスタ２０５Ｂ、後述ではトランジスタ２１０Ａと呼ぶ第３のトランジスタ２１０Ａ、後述ではトランジスタ２１０Ｂと呼ぶ第４のトランジスタ２１０Ｂ、後述ではトランジスタ２１０Ｃと呼ぶ第５のトランジスタ２１０Ｃ、後述ではレジスタ２１５Ａと呼ぶ第１のレジスタ２１５Ａ、及び後述ではレジスタ２１５Ｂと呼ぶ第２のレジスタ２１５Ｂを含む。トランジスタ２０５Ａが、トランジスタ２１０Ａ及びレジスタ２１５Ａと直接に接続される。トランジスタ２０５Ｂが、トランジスタ２１０Ｃと直接に接続される。トランジスタ２１０Ｂが、レジスタ２１５Ｂと直接に接続される。トランジスタ２０５Ａは、トランジスタ２０５Ｂのベースに接続されるベースを有する。トランジスタ２０５Ａは、トランジスタ２１０Ａのドレインに結合されるコレクタ及びレジスタ２１５Ａの１つの端子に結合されるエミッタを有する。トランジスタ２０５Ｂは、トランジスタ２１０Ｃのドレインに及びトランジスタ２０５Ｂのベースに結合されるコレクタ、及び接地サプライ（ＧＮＤ）に結合されるエミッタを有する。トランジスタ２１０Ｂは、レジスタ２１５Ｂの１つの端子に結合されるドレインを有する。トランジスタ２１０Ａは、トランジスタ２１０Ｃのゲートに、トランジスタ２１０Ａのドレインに、及びトランジスタ２１０Ｂのゲートに結合されるゲートを有する。トランジスタ２１０Ａ、トランジスタ２１０Ｃ、及びトランジスタ２１０Ｂは、電力サプライ（ＶＤＤ）に結合されるソースを有する。レジスタ２１５Ａ及びレジスタ２１５Ｂの他の端子が、接地サプライ（ＧＮＤ）に結合される。

幾つかの実施例において、トランジスタ２０５Ａ及びトランジスタ２０５Ｂは、トランジスタ２０５ＢのもののＮ倍であるトランジスタ２０５Ａのエミッタエリアと同様の負の型バイポーラ接合トランジスタである。一例において、Ｎは８又は１６である。

幾つかの実施例において、トランジスタ２１０Ａ、トランジスタ２１０Ｂ、及びトランジスタ２１０Ｃは、互いに類似する正の金属酸化物半導体（ＰＭＯＳ）型トランジスタである。

幾つかの実施例において、レジスタ２１５Ａ及びレジスタ２１５Ｂは、レジスタ２１５Ｂの抵抗が、レジスタ２１５ＡのもののＮ倍であるようなサイズとし得る。一例において、Ｎは５又は１０である。

温度センサ１１５は多数の方式で実装され得る。例えば、温度センサ１１５は、おおよそ摂氏度当たり４ミリボルト（ｍＶ／℃）の感度を有するＰＴＡＴ温度センサであり得る。電力サプライから流れる電流が、トランジスタ２１０Ａ及びトランジスタ２１０Ｃにより第１の電流及び第２の電流に分流される。この電流は、半導体チップの絶対温度に比例する。この絶対温度は、絶対ゼロに対して測定された半導体チップの温度と定義することができる。トランジスタ２０５Ａ及びトランジスタ２０５Ｂのベース・エミッタ電圧（ΔＶＢＥ）の差は、下記の数式（２）を用いて表すことができる。
ΔＶＢＥ＝ｋＴ／ｑ×Ｉｎ（Ｎ）
ここで、（ｋｔ／ｑ）は熱電圧であり、Ｎは、トランジスタ２０５Ａ及びトランジスタ２０５Ｂのサイズの比である。熱電圧は、室温で２６ｍＶにほぼ等しい電圧と定義することができる。

半導体チップの温度を測定する温度センサ１１５の機能を下記のように説明する。トランジスタ２０５Ａはアクティブであり、第１の電流は、トランジスタ２１０Ａ、トランジスタ２０５Ａ、及びレジスタ２１５Ａを介して流れる。トランジスタ２１０Ａ、トランジスタ２０５Ａ、及びレジスタ２１５Ａは共に第１の電流のための第１の経路を規定する。トランジスタ２０５Ｂはアクティブであり、第２の電流は、トランジスタ２１０Ｃ及びトランジスタ２０５Ｂを介して流れる。トランジスタ２１０Ｃ及びトランジスタ２０５Ｂは、第２の電流のための第２の経路を規定する。トランジスタ２０５Ａ及びトランジスタ２０５ｂは、半導体チップの温度を感知する。トランジスタ２１０Ｂ及びレジスタ２１５Ｂは共に、温度に対応する電圧（Ｖ）を提供する。

図３は基準生成器１２０を図示する。基準生成器１２０は、バンドギャップ基準回路３０５、複数のレジスタ、複数のスイッチ、及びデジタルデコーダ３１０を含む。複数のレジスタが、バンドギャップ基準回路３０５と接地サプライ（ＧＮＤ）との間に結合される。複数のレジスタは、互いに直列に接続されるレジスタ３１５Ａ、レジスタ３１５Ｂ、レジスタ３１５Ｃ、及びレジスタ３１５Ｄを含む。複数のスイッチは、複数のレジスタ間に結合されるスイッチ３２０Ａ、スイッチ３２０Ｂ、及びスイッチ３２０Ｃを含む。スイッチ３２０Ａは、レジスタ３１５Ａとレジスタ３１５Ｂとの間に結合され、スイッチ３２０Ｂは、レジスタ３１５Ｂとレジスタ３１５Ｃとの間に結合され、スイッチ３２０Ｃは、レジスタ３１５Ｃとレジスタ３１５Ｄとの間に結合される。デジタルデコーダ３１０は、複数のスイッチに結合される。

幾つかの実施例において、レジスタ３１５Ａ、レジスタ３１５Ｂ、レジスタ３１５Ｃ、及びレジスタ３１５Ｄは、サイズ及び抵抗が同様であり得る。

幾つかの実施例において、スイッチ３２０Ａ、スイッチ３２０Ｂ、及びスイッチ３２０Ｃは、サイズが同様である。

バンドギャップ基準回路３０５は、所定の基準電圧を提供する。種々の要素を含むバンドギャップ基準回路３０５は図４に関連して説明する。所定の参照電圧は、レジスタにより１つ又は複数の電圧に更に分割され得る。電圧は、複数のノード、例えば、レジスタ３１５Ａ及びレジスタ３１５Ｂ間の第１のノード、レジスタ３１５Ｂ及びレジスタ３１５Ｃ間の第２のノード、及びレジスタ３１５Ｃ及びレジスタ３１５Ｄ間の第３のノードで、提供され得る。デジタルデコーダ３１０は、デジタル入力に応答してこれらのスイッチの一つを選択する。一例において、デジタル入力は、３ビットのサイズを有し得る。選択されたスイッチは、そのスイッチに関連する電圧を基準電圧として出力する。例えば、スイッチ３２０Ａが選択される場合、第１のノードの電圧が基準電圧として提供される。

ここで図４を参照すると、バンドギャップ基準回路３０５は、後述ではトランジスタ４０５Ａと呼ぶ第６のトランジスタ４０５Ａ、後述ではトランジスタ４０５Ｂと呼ぶ第７のトランジスタ４０５Ｂ、後述ではレジスタ４１０Ａと呼ぶ第３のレジスタ４１０Ａ、後述ではレジスタ４１０Ｂと呼ぶ第４のレジスタ４１０Ｂ、後述ではレジスタ４１０Ｃと呼ぶ第５のレジスタ４１０Ｃ、及びフィードバック増幅器４１５を含む。トランジスタ４０５Ａは、トランジスタ４０５Ｂのベースに及び接地サプライ（ＧＮＤ）に接続されるベース、及びレジスタ４１０Ａの１つの端子に結合されるエミッタを有する。トランジスタ４０５Ｂは、レジスタ４１０Ｂの１つの端子に結合されるエミッタを有する。トランジスタ４０５Ａ及びトランジスタ４０５Ｂは、接地サプライ（ＧＮＤ）に結合されるコレクタを有する。レジスタ４１０Ｃは、レジスタ４１０Ａ及びレジスタ４１０Ｂの他方の端子間に結合される。フィードバック増幅器４１５は、トランジスタ４０５Ａ及びレジスタ４１０Ａ間に結合される正の入力端子、レジスタ４１０Ｂ及びレジスタ４１０Ｃ間に結合される負の入力端子、及びレジスタ４１０Ａ及びレジスタ４１０Ｃの他方の端子に結合される出力端子を有する。

幾つかの実施例において、トランジスタ４０５Ａ及びトランジスタ４０５Ｂは、トランジスタ４０５ＢのもののＮ倍であるトランジスタ４０５Ｂのエミッタエリアと同様の正の型バイポーラ接合トランジスタである。一例において、Ｎは８又は１６である。

幾つかの実施例において、レジスタ４１０Ａ及びレジスタ４１０Ｂは、サイズ及び抵抗が同様であり得る。レジスタ４１０Ｃは、レジスタ４１０Ａ及びレジスタ４１０ＢのサイズのＮ倍のサイズを有する。一例において、Ｎは６である。

トランジスタ４０５Ａは、レジスタ４１０Ａに関連して、トランジスタ４０５Ａの第１のベース・エミッタ電圧（ＶＢＥｌ）から第１の基準電圧（ＶＲＥＦｌ）を生成する。第１の基準電圧は、温度の上昇と共に第１の基準電圧が減少することを示す負の温度係数を有する。トランジスタ４０５Ｂは、レジスタ４１０Ｂ及びレジスタ４１０Ｃに関連して、トランジスタ４０５Ｂの第２のベース・エミッタ電圧（ＶＢＥ２）から第２の基準電圧（ＶＲＥＦ２）を生成する。第２の基準電圧は、温度が下がると第２の基準電圧が上昇することを示す正の温度係数を有する。第２の基準電圧は、トランジスタ４０５Ａ及びトランジスタ４０５Ｂのベース・エミッタ電圧（ΔＶＢＥ）の差に基づいて生成され得る。第２の基準電圧は、レジスタ４１０Ａ及びレジスタ４１０Ｂの抵抗の比又はレジスタ４１０Ｃ及びレジスタ４１０Ｂの抵抗の比によりスケーリングされ得、正の温度係数を得る。第１の基準電圧は、フィードバック増幅器４１５の正の入力端子に印加され、第２の基準電圧は、フィードバック増幅器４１５の負の入力端子に印加される。フィードバック増幅器４１５は、第１の基準電圧と第２の基準電圧との間の差を増幅して所定の基準電圧を提供する。この所定の参照電圧は、それぞれ、第１の基準電圧及び第２の基準電圧に負の温度係数及び正の温度係数を付加することによりゼロ温度係数が生成されるため、温度と共に変化しない電圧である。

図５は、例えば、加熱要素１０５Ａである加熱要素の温度に対するヒステリシス効果を示す一例のグラフである。Ｘ軸は時間の変動を表し、Ｙ軸は加熱要素１０５Ａの温度の変動を表す。波形５０５は、例えば、コンパレータ１３０であるコンパレータに実装されるヒステリシスに起因する、時間の変動に対する加熱要素１０５Ａの温度の変動に対応する。ヒステリシスは、加熱要素１０５Ａの急速スイッチングを防ぐ。波形５０５は、ヒステリシスは、加熱要素１０５Ａの温度が一定して増加しないようにし、温度をＴ_ｈｙｓｔで図示した範囲内に保つことを示している。

図６は、半導体チップの温度を制御するための方法を説明するフローチャートである。この方法は、所望の温度での半導体チップのテストを可能にする。

ステップ６０５で、半導体チップが、半導体チップに組み込まれる、例えば、加熱要素１０５Ａなどの少なくとも１つの加熱要素を用いて加熱される。幾つかの実施例において、半導体チップを加熱するために加熱要素１０５Ａに関連して、例えば、加熱要素１０５Ｂなどの別の加熱要素を用いることもできる。半導体チップは、それにより内因的に加熱されて、半導体チップの温度を増加させる。

ステップ６１０で、半導体チップの温度に対応する電圧が生成される。例えば、温度センサ１１５である温度センサを、半導体チップの温度を測定し、温度に対応する電圧を生成するために用いることができる。

ステップ６１５で、温度に対応する電圧が基準電圧と比較される。デジタル入力に基づいて参照電圧を提供するために、例えば、基準生成器１２０である基準生成器を用いることができる。電圧を基準電圧と比較するために、例えば、制御回路１２５である制御回路を用いることができる。

幾つかの実施例において、電圧の比較が、温度が第１の閾値より小さくなるとき少なくとも１つの加熱要素のアクティベーションを、又は温度が第２の閾値を超えるとき少なくとも１つの加熱要素のイナクティベーションを起こす。このような効果は、少なくとも１つの加熱要素のアクティブモード及びイナクティブモード間の急速スイッチングを防ぐヒステリシスに起因する。

ステップ６２０で、半導体チップの加熱が、比較の出力に基づいて少なくとも１つの加熱要素により制御されて、所望の温度での半導体チップのテストを可能にする。テストモードにおいて、電圧が基準電圧より低い場合、例えば、制御回路を用いることにより、少なくとも１つの加熱要素がアクティブにされる。多くの加熱要素がある場合、各加熱要素は、選択的にアクティブにされ得る。アクティブにされた加熱要素は、アクティブにされた加熱要素と呼ばれ得る。アクティブにされた加熱要素は、温度に対応する電圧が基準電圧より大きい場合、例えば、制御回路を用いることにより、イナクティブにされる。多くのアクティブにされた加熱要素がある場合、各アクティブにされた加熱要素がイナクティブにされ得る。加熱及びひいては半導体チップの温度は、所望のように制御され得る。また、半導体チップは、そのため所望の温度で検査され得る。

幾つかの実施例において、半導体チップが非テストモードにあるとき少なくとも１つの加熱要素がイナクティブにされる。

半導体チップの温度を制御することにより、所望の温度での半導体チップのテストが可能にされる。加熱は、内的に実行されるため、テストの長さ及び製造コストも低減され得る。この方法はまた、各半導体チップの温度が個別に制御されるため、多数の半導体チップを所望の温度に維持するために用いることもできる。

例示の実施例の文脈で説明したような特徴又はステップのすべて又はその幾つかを有する例示の実施例の文脈で説明した一つ又は複数の特徴又はステップの異なる組み合わせを有する実施例も、本明細書に包含されることを意図している。

当業者であれば、他の多くの実施例及び変形も特許請求の範囲に包含されることが理解されるであろう。

Claims (18)

1. 半導体チップの温度を制御するための回路であって、
   前記半導体チップに組み込まれ、前記半導体チップの前記温度を増加させる熱を生成する第１の加熱要素、及び
   前記温度を制御して所望の温度での前記半導体チップのテストを可能にするよう、前記第１の加熱要素に結合されかつ前記半導体チップに組み込まれる温度コントローラ、
   を含む、回路。
2. 請求項１に記載の回路であって、前記温度コントローラが、
   前記温度に対応する電圧を生成するよう、前記半導体チップの前記温度を測定する温度センサ、
   デジタル入力に応答して基準電圧を生成する基準生成器、及び
   前記温度センサ及び前記基準生成器に結合され、前記温度に対応する電圧が前記基準電圧より大きい場合、前記第１の加熱要素をイナクティブにする制御回路、
   を含む、回路。
3. 請求項２に記載の回路であって、前記温度センサが、
   前記温度を感知する第１のトランジスタ、
   前記第１のトランジスタのベースに接続されるベースを有し、前記第１のトランジスタに関連して前記温度を感知する、第２のトランジスタ、
   電力サプライに結合され、前記第１のトランジスタのコレクタに結合されるドレインを有する、第３のトランジスタ
   前記電力サプライに結合され、前記第３のトランジスタのゲートに結合されるゲートを有する、第４のトランジスタ、
   前記第１のトランジスタと直列に接続される第１のレジスタ、
   前記第４のトランジスタと直列に接続され、前記第４のトランジスタに関連して前記温度に対応する電圧を提供する第２のレジスタ、及び
   前記電力サプライに結合され、前記第３のトランジスタのゲートに及び前記第４のトランジスタのゲートに結合されるゲートを有する第５のトランジスタ、
   を含み、
   前記第３のトランジスタ及び前記第５のトランジスタが、前記電力サプライから流れる電流を第１の電流及び第２の電流に分流し、前記第１の電流が、前記第３のトランジスタ、前記第１のトランジスタ、及び前記第１のレジスタを介して流れ、前記第２の電流が、前記第５のトランジスタ及び前記第２のトランジスタを介して流れる、
   回路。
4. 請求項３に記載の回路であって、
   前記第１のトランジスタ及び前記第２のトランジスタが負型バイポーラ接合トランジスタであり、かつ
   前記第３のトランジスタ、前記第４のトランジスタ、及び前記第５のトランジスタが正の金属酸化物半導体（ＰＭＯＳ）型トランジスタである、
   回路。
5. 請求項２に記載の回路であって、前記基準生成器が、
   所定の基準電圧を提供するバンドギャップ基準回路、
   前記所定の参照電圧を１つ又は複数の電圧に分圧するため互いに直列に接続される複数のレジスタであって、前記複数のレジスタの第１のレジスタが前記バンドギャップ基準回路に結合され、前記複数のレジスタの第２のレジスタが接地サプライに結合され、
   前記複数のレジスタ間に結合され、前記１つ又は複数の電圧の１つの電圧を前記基準電圧として選択する、複数のスイッチ、及び
   前記複数のスイッチに結合され、前記デジタル入力に応答して前記複数のスイッチの１つのスイッチを選択するデジタルデコーダ、
   を含む、回路。
6. 請求項２に記載の回路であって、前記制御回路が、
   前記温度センサ及び前記基準生成器に結合され、コンパレータ出力を生成するよう前記電圧を前記参照電圧と比較するコンパレータ、及び
   前記コンパレータと前記第１の加熱要素との間に結合され、前記コンパレータ出力に応答して前記第１の加熱要素をアクティブにすることと前記第１の加熱要素をイナクティブにすることとの一方を実行する、第１のバッファ、
   を含む、回路。
7. 請求項６に記載の回路であって、前記コンパレータがシュミットトリガーを含む、回路。
8. 請求項６に記載の回路であって、前記制御回路が、前記コンパレータ及び前記第１のバッファ間に結合される第１のゲートを更に含み、前記半導体チップが非テストモードにあるとき前記第１のゲート及び前記第１のバッファが前記第１の加熱要素をイナクティブにする、回路。
9. 請求項８に記載の回路であって、前記半導体チップに組み込まれ、前記半導体チップの温度を増加させる熱を生成する第２の加熱要素を更に含む、回路。
10. 請求項９に記載の回路であって、前記制御回路が、
    前記コンパレータ及び前記第２の加熱要素間に結合され、前記コンパレータ出力に応答して前記第２の加熱要素をアクティブにすることと前記第２の加熱要素をイナクティブにすることとの一方を実行する、第２のバッファ、及び
    前記コンパレータ及び前記第２のバッファ間に結合される第２のゲート、
    を更に含み、
    前記半導体チップが前記非テストモードにあるとき前記第２のゲート及び前記第２のバッファが前記第２の加熱要素をイナクティブにする、
    回路。
11. 請求項９に記載の回路であって、前記第１の加熱要素及び前記第２の加熱要素が、負の金属酸化物半導体（ＮＭＯＳ）型トランジスタ、正の金属酸化物半導体（ＰＭＯＳ）型トランジスタ、及びレジスタの一つである、回路。
12. 所望の温度での半導体チップのテストを可能にするための回路であって、前記回路が、
    前記半導体チップに組み込まれ、前記半導体チップの温度を増加させる熱を生成する第１の加熱要素、
    前記半導体チップに組み込まれ、前記温度に対応する電圧を生成するため前記半導体チップの前記温度を測定する温度センサ、
    前記半導体チップに組み込まれ、入力温度に応答して基準電圧を提供する基準生成器、
    前記半導体チップに組み込まれ、前記温度センサ及び前記基準生成器に結合され、コンパレータ出力を生成するよう前記温度に対応する電圧を前記参照電圧と比較するコンパレータ、
    前記コンパレータ及び前記第１の加熱要素間に結合され、前記コンパレータ出力に応答して前記第１の加熱要素をアクティブにすることと前記第１の加熱要素をイナクティブにすることとの一方を実行する、第１のバッファ、及び
    前記コンパレータ及び前記第１のバッファ間に結合される第１のゲートであって、前記半導体チップが非テストモードにあるとき前記第１のゲート及び前記第１のバッファが前記第１の加熱要素をイナクティブにする、前記第１のゲート、
    を含む、回路。
13. 請求項１２に記載の回路であって、
    前記半導体チップに組み込まれ、前記半導体チップの温度を増加させる熱を生成する第２の加熱要素、
    前記コンパレータ及び前記第２の加熱要素間に結合され、前記コンパレータ出力に応答して前記第２の加熱要素をアクティブにすることと前記第２の加熱要素をイナクティブにすることとの一方を実行する、第２のバッファ、及び
    前記コンパレータ及び前記第２のバッファ間に結合される第２のゲート、
    を更に含み、
    前記第２のゲート及び前記第２のバッファが、前記半導体チップが前記非テストモードにあるとき前記第２の加熱要素をイナクティブにする、
    回路。
14. 請求項１３に記載の回路であって、前記第１の加熱要素及び前記第２の加熱要素が、負の金属酸化物半導体（ＮＭＯＳ）型トランジスタ、正の金属酸化物半導体（ＰＭＯＳ）型トランジスタ、及びレジスタの一つである、回路。
15. 方法であって、
    半導体チップに組み込まれる少なくとも１つの加熱要素を用いて前記半導体チップを加熱すること、
    前記半導体チップの温度に対応する電圧を生成すること、
    前記温度に対応する前記電圧を基準電圧と比較すること、及び
    所望の温度での前記半導体チップのテストを可能にするため、前記比較の出力に基づいて前記少なくとも１つの加熱要素により前記半導体チップの加熱を制御すること、
    を含む、方法。
16. 請求項１５に記載の方法であって、前記半導体チップの加熱を制御することが、前記温度に対応する前記電圧が前記基準電圧より大きい場合、前記少なくとも１つの加熱要素をイナクティブにすることを含む、方法。
17. 請求項１５に記載の方法であって、前記半導体チップが非テストモードにあるとき前記少なくとも１つの加熱要素をイナクティブにすることを更に含む、方法。
18. 請求項１５に記載の方法であって、前記電圧を比較することが、前記温度が第１の閾値より小さくなるとき前記少なくとも１つの加熱要素をアクティブにすること、及び前記温度が第２の閾値を超えるとき前記少なくとも１つの加熱要素をアクティブにすることの一方を引き起こす、方法。

Images