JP2013527643A - 共通の導体ペアを介して同時双方向通信を提供するデータ信号トランシーバ回路 - Google Patents

Abstract

【解決手段】 共通の導体ペアを介してダウンストリームおよびアップストリームのデータ信号を同時に伝送しかつ受信するための方法およびインターフェース回路。
共通の導体ペアにより搬送されているダウンストリームおよびアップストリームのデータ信号成分を含むコンポジット信号は、例えば、信号フィルタリングまたはバッファリングにより隔離され、そして、アップストリームのデータ信号成分を減算するように出て行くアップストリームのデータ信号の適切にスケールされた反転のレプリカに組み合わされ、これにより、アップストリームのデータ信号成分が実質的に存在しないダウンストリームのデータ信号を提供する。
【選択図】 図３

Description

本出願は、２０１０年３月１０日に提出した米国仮特許出願第６１／３１２，４１９号に基づき優先権を主張する非仮出願である。

高速のオーディオ／ビデオ通信システムは、カメラやビデオプレイヤーおよびディスプレイのようなデータソースからの高速データ伝送のためのポイント−ポイントのリンクを必要とする。これらのシステムは、ビデオデータを伝送するための専用のポイント−ポイントのリンクを必要とし、他方、制御情報をソースへ伝送し戻すための１つもしくはそれ以上の別個の物理的リンクを必要とする。構成データは、通常、ズームや傾斜など、カメラのための制御情報を提供するために送信される。

このようなシステムが使用の増加を見込む１つのエリアは、前方座席またはダッシュボード（リア／サイドカメラなど）と後部座席（ＤＶＤプレイヤなど）のための自動車のメディア通信である。必要とされるのは、一方向のディスプレイデータと、双方向の制御（例えば、カメラの傾斜／ズームおよびＤＶＤ制御プレイヤ）の両方である。ある従来の通信リンクは、５つの配線ペア（データ用に３つ、クロック用に１つ、および制御用に１つ）を使用する。他の従来の通信リンクは、２つの配線ペア（クロックが埋め込まれたデータ用に１つ、および制御用に１つ）を使用する。

代表的なアプリケーションは、リアビューカメラとダッシュボードのディスプレイ間の通信リンクである。カメラは、順方向チャンネル上でリアビュービデオデータをダッシュボードのディスプレイへ通信する。制御コマンド、例えば、パン（pan）、傾斜またはズームなどは、順方向チャンネルで変調されることにより、逆方向チャンネル上でカメラに通信で戻される。カメラは、順方向チャンネルの制御フレームを介してアクノリッジ信号（ＡＣＫ）で応答する。

自動車のインフォテイメントシステムの状況では、制御チャンネルは、主に、２つの場合で使用される：安全および運転者アシストシステム、およびリアシートエンターテイメントシステムである。

安全および運転者アシストシステムでは、順方向チャンネルは、カメラからのデータを、さらなる画像処理のためにヘッドユニットへ搬送する。制御チャンネルは、ヘッドユニットからカメラへ管理データを搬送する。典型的な制御コマンドは、例えば、パン、傾斜、ズームなどカメラを制御するためのコマンドを含む。このような従来のシステムは、２ペアの配線を使用し、一方は、高速の順方向チャンネルデータを搬送し、他方は、制御情報を搬送する。

リアシートエンターテイメントシステムでは、順方向チャンネルは、ＤＶＤまたはブルーレイプレイヤからの高品位（ＨＤ）ビデオなどの高速データを搬送する。制御チャンネルは、コンテンツ保護のためのキーおよびディスプレイのアスペクト比情報をビデオソースとやり取りし、自動ビデオフォーマットする。

制御チャンネルの効率を評価するための利点の性能係数は、待ち時間（レイテンシィ）、電磁妨害（ＥＭＩ）、ケーブルやコネクタの数である。待ち時間に関して、車の前方または後方での路上のあらゆる障害物を検出したり、あるいは車線逸脱警告システムを展開したりするときの運転者アシストアプリケーションでは、事故や損傷を防ぐために回避行動が時間内に取られることが必要とされるので、制御チャンネルの待ち時間は、非常に重要なファクタである。ＥＭＩに関して、自動車システムは、厳しい排気の規格を有している。自動車内部の配線の周りに及ぶ高いフルスイングのＴＴＬ／ＣＭＯＳレベルは、エンジン動作を制御する他の電子システムと干渉し得る強力なＥＭＩ問題を引き起こす恐れがある。ケーブルおよびコネクタの数に関して、多数のケーブルおよびコネクタは、重量およびコストを増加させる。

３つのタイプの制御チャンネルアーキテクチャーが使用されてきた：セパレート配線、ブランキング伝送、およびコモンモード変調である。セパレート配線に関して、制御チャンネル情報は、セパレート配線またはケーブルを介して伝送される。これは、非常に良いレイテンシィを提供するが、ディジタルスイッチングの遷移がＥＭＩに加わり、余分なケーブルおよびコネクタの必要性が重量とコストを追加する。

図１を参照すると、このような双方向通信リンク１０の従来の実施例は、順方向チャンネルドライバ１２、逆方向チャンネルレシーバ１４、順方向チャンネルレシーバ３２、および逆方向チャンネルドライバ３４を含み、図に示されるようにすべてが実質的に相互に接続される。公知の技術によれば、差動順方向チャンネル信号１１ｆは、順方向チャンネルドライバ１２によって増幅され、結合キャパシタ２０ｐ、２０ｎを介して差動信号ライン３０に結合するため、差動順方向チャンネル信号１３を終端抵抗１６間に提供する。他方の端部で、信号はさらに結合キャパシタンス４０ｐ、４０ｎを介して終端抵抗３６に結合され、続いて順方向チャンネル信号は順方向チャンネルレシーバ３２によって増幅され、ダウンストリームの処理（図示しない）のために順方向チャンネルデータ信号３３を提供する。

もう一つの方向では、逆方向チャンネルドライバ３４は、差動逆方向チャンネル信号１１ｂを受け取り、結合キャパシタ４０ｐ、４０ｎにより差動信号ライン３０に結合するため、差動逆方向チャンネル信号１１ｂを増幅して終端抵抗３８間に逆方向チャンネル伝送信号を提供する。アップストリームの結合キャパシタ２０ｐ、２０ｎにより結合された逆方向チャンネル信号は、終端抵抗１８間に受け取られ、逆方向チャンネルレシーバ１４により増幅されて逆方向チャンネルデータ信号１５を提供する。

上記したように、１つの技術はいわゆる「ブランキング伝送」に基づくものであり、逆方向チャンネルデータは、順方向チャンネルのビデオデータのブランキング期間、例えば垂直または水平ブランキング期間、に変調される。例えば、ここに表されるように、逆方向チャンネルデータパルスは、時間ドメインで多重化されたデータ信号のように、垂直ブランキング期間Ｔｂ内に挿入される。これは、例えば共通の導体ペアといった単一のケーブルで動作させるには合理的な解決法であり得るが、ブランキング期間はビデオフレームにつき一回しか利用できないので、全体の信号の待ち時間が増加する。伝送されるデータまたはアプリケーションのタイプに応じて、これは、比較的長い時間期間になり得、かつマイクロ秒の検出および応答時間が要求される例えば事故のシナリオにおいて重大な差になり得る。

図２を参照すると、別の技術はコモンモード変調に基づくものであり、ここでは、例えば制御情報などの逆方向チャンネルデータは、コモンモード変調を使用した同一の導体ペアを介して搬送される。順方向チャンネルデータは、別個に伝送されるので、逆方向のコモンモード変調は、理想的には順方向チャンネルデータ伝送に干渉しない。逆方向チャンネルデータパルス３５は、導体ペア３０の双方の導体のコモンモード電位で変調される。これは、信号の待ち時間およびコストに関して（すなわち、必要とする導体がより少ないことに関して）有利であるが、このような技術は、コモンモード信号のスパイクにより増加されたＥＭＩを有する。これは、他の点で、特にコモンモード信号の拒否という点で、順方向チャンネルレシーバ３２の設計に問題ある制約をもたらし得る。

従って、信号の待ち時間、ＥＭＩ、および必要とされる導体の数を最小化しつつ、共通の導体ペアを介して同時の双方向通信を提供する技術を有することは有益であろう。

図１は、ブランキング伝送を使用した共通の導体ペアを介して双方向通信を提供する従来のシステムの機能的なブロック図である。

図２は、コモンモード変調を使用した共通の導体ペアを介して双方向通信を提供する従来のシステムの機能的なブロック図である。

図３は、本発明に係る１つの実施例による共通の導体ペアを介して同時の双方向通信を提供するデータ信号トランシーバ回路を用いるシステムの機能的なブロック図である。

図４は、図３の回路での使用のための逆方向チャンネルドライバ回路の回路図である。

図５は、本発明に係る別の実施例によるデータ信号トランシーバ回路の逆方向チャンネルドライバ回路の回路図である。

図６は、コンピュータ命令に従って動作される製造システムと集積回路設計の代表的な実施例の機能的なブロック図である。

詳細な説明

以下の詳細な説明は、添付図面を参照する本発明に係る例示的な実施例である。このような説明は、例示を意図するものであり、本発明の範囲について限定するものではない。このような実施例は、当業者が本発明を実施することが可能となるように十分に詳細に記載されており、そして、本発明の精神または範囲を逸脱することなく種々の変更を有して他の実施例が実施され得ることを理解されよう。

本開示の全体にわたり、内容から反対であるという明らかな指示がない限りは、記載されている個々の回路素子は、単数または複数であり得ることが理解されよう。例えば、用語「回路（“circuit”および”circuitry”）」は、単一の構成要素または複数の構成要素を含むことができ、これらは、能動的および／または受動的であることができ、記載された機能を提供するために互いに接続されるか結合される（例えば、１つまたはそれ以上の集積回路チップのように）ことができる。さらに、用語「信号（signal）」は、１つまたはそれ以上の電流、１つまたはそれ以上の電圧、あるいは１つのデータ信号を指すことができる。図面内で、同様のまたは関連する要素は、同様のまたは関連する英字、数字、英数字の符号を有する。さらに、本発明は、個々の電子回路（好ましくは１つまたはそれ以上の集積回路チップの形態で）を用いた実施の文脈で説明してきたが、このような回路の任意部分の機能は、処理されるべき信号周波数またはデータレートに基づき、１つまたはそれ以上の適切にプログラムされたプロセッサを用いて代替的に実施され得る。さらに、図面は種々の実施例の機能的なブロック図を例示するため、機能的なブロック図は、ハードウエア回路間の区分を必ずしも示していない。従って、例えば、１つもしくはそれ以上の機能的なブロックは、単一片のハードウエアで実施され得る。

本発明に係る代表的な実施例による概要として、同時双方向データ伝送のためのシステムおよび方法が提供され、その中で、１つの物理的リンクが、高速のオーディオ／ビデオデータを伝送するために使用され、さらに構成及び他の制御情報を同時に伝送することを可能にする２つの仮想的なチャンネルが使用され得る。これは、追加のケーブルペアの必要性を省き、それゆえ、全体のシステムのコストを減少させる。さらに、これは、インフォテインメントシステムを接続するために使用されるハードウエアの全体の重量を減少させ、かつ自動車の車両のような重量に敏感なシステムの燃料節約を改善する。

本発明に係る代表的な実施例による基本的な同時双方向性通信リンクは、データと双方向制御信号の両双方を搬送する単一の物理的メディアチャンネル（例えば、ツイストされた配線ペア）を使用し、例えば、データおよび制御（ソースからヘッドエンドまで）のための高速（ギガビット／秒）順方向チャンネルと、制御（ヘッドエンドからソースまで）のための低速逆方向チャンネルである。順方向チャンネルは、シーケンシャルデータと順方向制御フレームに分離され、他方、本発明の態様により、逆方向チャンネルは、好ましくはＤＣ成分のない（例えば、マンチェスターコード）符号化方式を用いて順方向チャンネル上に変調された逆方向制御を搬送する。ＡＣ結合キャパシタの存在によるベースラインのふらつきがないことを保証するため、逆方向チャンネルデータは、マンチェスターコードなどの、ＤＣ成分がない符号化方式を用いて符号化され、順方向チャネルデータは、８ｂ／１０ｂ符号化などの、ＤＣバランスの符号化を用いて符号化され、双方のタイプは、他のものと同様に従来技術において良く知られている。

図３を参照すると、本発明に係る一つの実施例によるデータ信号トランシーバ回路を用いた通信システム１００は、順方向チャネルドライバ１１２、逆方向チャネルレシーバ１１４、順方向チャンネルレシーバ１３２、および逆方向チャンネルドライバ１３４を含み、すべてが図示されるように実質的に相互接続され、図１および図２の回路に類似する（それゆえ、関連する数字の要素識別子を使用）。しかしながら、以下に詳細に述べるように、アップストリームおよびダウンストリームの結合キャパシタ１２０ｐ、１２０ｎ、１４０ｐ、１４０ｎに加えて、さらなる結合キャパシタ１４２ｐ、１４２ｎがダウンストリームの結合キャパシタ１４０ｐ、１４０ｎと直列に使用されて、ケーブル１３０からおよびケーブル１３０へ結合されかつコンポジット信号１３１ｂを形成する信号成分の高域周波数フィルタを提供する。

順方向チャネルドライバ１１２によって提供されるような順方向チャンネル信号は、逆方向チャネルドライバ１３４により提供されるような逆方向チャンネルデータ信号（例えば、メガビット／秒）よりも高い周波数（例えば、ギガビット／秒）である。従って、追加の結合キャパシタ１４２ｐ、１４２ｎにより提供された高域フィルタは、順方向チャンネルドライバ１１２から生じる順方向チャネルデータ信号成分の受け取り期間中に、同時にケーブル１３０を介して伝送される逆方向チャンネル信号成分１３５の除去において効果的に役立つ。その結果、フィルタされた順方向チャンネルデータ信号１４３は、逆方向チャンネルデータ信号成分１３５の減少されたレベルを含み、これはコンポジットデータ信号１３１ｂに表れる。

図４を参照すると、本発明に係る一つの実施例による逆方向チャンネルドライバ回路１３４ａは、メインドライバ回路２０２とレプリカドライバ回路２０４とを含む。上記したように、ケーブル１３０におよびケーブル１３０から結合する信号は、結合キャパシタ１４０ｐ、１４０ｎによって提供される。メイン逆方向チャネルドライバ回路２０２は、テール電流源トランジスタ２１２ａによってバイアスされた差動増幅器を形成する対向するトランジスタ２１２ｐ、２１２ｎを含み、テール電流源トランジスタのゲート電極は、バイアス電圧Vbiasによりバイアスされる。（好ましい実施例によれば、使用されるトランジスタのタイプは絶縁ゲート電界効果トランジスタであり、金属酸化膜半導体電界効果トランジスタ（metal oxide semiconductor field effect transistor）の頭文字ＭＯＳＦＥＴと称される場合もある）。増幅器トランジスタ２１２ｐ、２１２ｎのゲート電極は、差動逆方向チャンネルデータ信号１１１ｂの正１１１ｂｐの位相と負１１１ｂｎの位相により駆動される。結果として生じるトランジスタ電流２１３ｐ、２１３ｎは、ケーブル終端抵抗１３８ｐ、１３８ｎ間に電圧を生成し、これにより、差動の逆方向チャンネルデータ信号電圧１３５を生成し、これは、結合キャパシタ１４０ｐ、１４０ｎによりケーブル１３０に結合される。追加された、例えば内部の、結合キャパシタ１４２ｐ、１４２ｎは、実質的により小さな容量値であり、これにより、低周波数の逆方向チャンネルデータ信号１３５により生成される信号エネルギーの大部分を遮断する高域周波数フィルタを提供する。

レプリカドライバ回路２０４も、別のテール電流源トランジスタ２１４ａ（これもまた、バイアス電圧Vbiasによりバイアスされる）によりバイアスされた、もう一つの差動増幅器を形成する対向するトランジスタ２１４ｐ、２１４ｎを含む。これらのトランジスタ２１４ｐ、２１４ｎも、差動逆方向チャンネルデータ信号１１１ｂの正１１１ｂｐの位相と負１１１ｂｎの位相により駆動される。結果として生じるトランジスタ電流２１５ｐ、２１５ｎが、負荷トランジスタ２１６ｐ、２１６ｎ間に電圧を生成し、これにより、レプリカ差動逆方向チャンネルデータ信号電圧２１５を生成する。このレプリカ信号２１５は、追加の結合キャパシタ２１８ｐ、２１８ｎ（これらはまた、ＤＣ絶縁を提供する）によって順方向チャンネルレシーバ１３２の入力端子に結合される。順方向チャンネルレシーバ１３２の入力端子は、コモンモードプルアップ抵抗１４４ｐ、１４４ｎを介してコモンモード電圧VCMでバイアスされる。

上記したように、追加の結合キャパシタ１４２ｐ、１４２ｎは、出て行く逆方向チャンネルデータ信号１３５の高域フィルタを提供する。その結果、フィルタされた差動データ信号１４３内の出て行く逆方向チャンネルデータ信号に関する信号成分は、その大きさが減少される。これらの信号成分はさらに、出て行く逆方向チャンネルデータ信号１３５に対して反転された、結合されたレプリカ逆方向チャンネルデータ信号２１５によって減少される。これは、追加のインライン結合キャパシタ１４２ｐ、１４２ｎにより結合された残存信号成分からの反転されたレプリカ逆方向チャンネルデータ信号２１５の減算となる。フィルタされた順方向チャンネルデータ信号１４３内の結合された逆方向チャンネルデータ信号成分のこうした減算、またはキャンセルは、逆方向チャンネルドライバ増幅器トランジスタ２１２ｐ、２１２ｎの寸法に対するレプリカ増幅器トランジスタ２１４ｐ、２１４ｎの寸法の適切なスケーリング（例えば、周知技術による各チャンネル長およびチャンネル幅の寸法のスケーリング）により最大限にすることができる。さらに、レプリカドライバ回路２０４の動作のための電流の要求は、メイン逆方向チャンネルドライバ回路２０２の終端／負荷抵抗１３８ｐ、１３８ｎに対するレプリカドライバ負荷抵抗２１６ｐ、２１６ｎを適切にスケールアップすることにより最小限にすることができ、これにより、メイン信号電流２１３ｐ、２１３ｎと比較して小さなレプリカ信号電流２１５ｐ、２１５ｎを必要とする。

図５を参照すると、本発明に係る他の実施例による逆方向チャンネルドライバ回路１３４ｂは、処理されるべき順方向データチャンネル信号内の逆方向チャンネルデータ信号エネルギーの減算、または取消しを提供する。これは、図４の回路におけるような周波数分離とは対照的に、逆方向と順方向のチャンネルデータ信号を電気的に隔離することによって実現される。これは、順方向と逆方向のチャンネルのデータレート（ダウンストリームとアップストリームのそれぞれのデータ信号）間の周波数分離が、図４の回路について上記されたようにフィルタリングすることによる効果的な分離が不十分であるアプリケーション(同様に、ダウンストリームとアップストリームのデータ信号が類似または等しいデータレートの場合)に有効である。このような回路は、メイン逆方向チャンネルドライバ回路３０２、レプリカドライバ回路３１２、隔離回路３２２、および組合せまたは加算回路３３２を含み、全て図示するように実質的に相互接続される。

メインドライバ回路３０２は、テール電流源３０６を有する差動増幅器を形成するトランジスタ３０４ｐ、３０４ｎと終端／負荷抵抗３０８ｐ、３０８ｎを含む。レプリカドライバ回路３１２もまた、トランジスタ３１４ｐ、３１４ｎにより形成されテール電流源３１６を有する差動増幅器と負荷抵抗３１８ｐ、３１８ｎを含む。隔離回路３２２もまた、テール電流源３２６を有する対向するトランジスタ３２４ｐ、３２４ｎにより形成された差動増幅器と負荷抵抗３２８ｐ、３２８ｎを含む。同様に、組合せ回路３３２は、テール電流源３３６を有するトランジスタ３３４ｐ、３３４ｎにより形成された差動増幅器と負荷抵抗３３８ｐ、３３８ｎを含む。

逆方向チャンネルデータ信号１１１ｂの正１１１ｂｐと負１１１ｂｎの位相は、メインドライバ回路３０２のトランジスタ３０４ｐ、３０４ｎのゲート電極を駆動する。これは、トランジスタ電流３０５ｐ、３０５ｎを生成し、これらは、負荷抵抗３０８ｐ、３０８ｎ間に電圧を発生させ、出力電極に差動の逆方向チャンネルデータ信号３０５を生成する。この逆方向チャンネルデータ信号３０５の電流は、結合キャパシタ１４０ｐ、１４０ｎによりケーブル１３０から結合された順方向チャネルデータ信号の電流と組み合わさる。結果として生じるコンポジット信号は、順方向チャンネルと逆方向チャンネルのデータ信号成分からなり、隔離回路３２２の入力電極を駆動する。これは、出力電流３２５ｐ、３２５ｎを生成し、これらは、負荷抵抗３２８ｐ、３２８ｎ間に電圧を発生させ、そして出力電極に差動の隔離された信号電圧３２５を生成する。

レプリカドライバ回路３１２の入力電極もまた、逆方向チャンネルデータ信号１１１ｂの正１１１ｂｐと負１１１ｂｎの位相により駆動される。これは、負荷抵抗３１８ｐ、３１８ｎ間に電圧を発生し、出力電極に差動信号電圧３１５を生成するトランジスタ電流３１５ｐ、３１５ｎとなる。これらの隔離された信号３２５およびレプリカの信号３１５の電流は、隔離回路３２２とレプリカドライバ回路３１２の相互接続された出力電極により形成された加算ノードで加算することにより組み合わさる。隔離された信号３２５は、順方向と逆方向のチャンネルデータ信号成分の合計であり、レプリカ逆方向チャンネルデータ信号３１５は、逆方向チャンネルデータ信号の反転されたバージョンであるため、組合せ回路トランジスタ３３４ｐ、３３４ｎのゲート電極に提示される、結果として生じる組み合わされた信号は、順方向チャンネルデータ信号成分と実質的にゼロの逆方向チャンネルデータ信号エネルギーを含む。結果として、生成され、かつ負荷抵抗３３８ｐ、３３８ｎ間に電圧を発生させるトランジスタ電流３３５ｐ、３３５ｎは、実質的に順方向チャンネルデータ信号エネルギーだけを含む差動出力電圧３３５を提供する。

したがって、上記に説明したように、順方向と逆方向のチャンネルデータ信号成分を電気的にまたは信号周波数により隔離し、さらにオリジナル成分に対して位相が反転したレプリカ逆方向チャンネルデータ信号成分を導入することで所望しない逆方向チャンネルデータ信号成分を順方向チャンネルデータ信号から減算することにより、順方向および逆方向のチャンネルデータ信号を共通の導体ペアの双方向に同時に搬送することができる。信号周波数による隔離は、例えば、図４に示すような回路１３４ａの直列結合キャパシタ１４２ｐ、１４２ｎでフィルタリングすることにより実現され得る。電気的な隔離は、例えば、図５に示すような回路１３４ｂのバッファ増幅器の形態の隔離回路３２２で、信号電圧および／または信号電流をバッファリングすることにより実現され得る。

図６を参照すると、集積回路（ＩＣ）設計システム４０４（例えば、ワークステーション、またはディジタルプロセッサを有する他の形態のコンピュータ）は、コンピュータが読み出し可能な媒体４０２に蓄積された実行可能な命令に基づき集積回路を生成することが知られており、媒体４０２は、例えば、これらに限定されるものではないが、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、他の形態のＲＯＭ、ＲＡＭ、ハードドライブ、分散型メモリ、あるいは他の適切なコンピュータが読出し可能な媒体を含む。命令は、これに限定されるものではないが、ハードウエア記述言語（ＨＤＬ：hardware descriptor language）や他の適切なプログラム言語を含む、任意のプログラム言語によって表され得る。コンピュータが読出し可能な媒体は、ＩＣ設計システム４０４によって実行されたときに、ＩＣ製造システム４０６に、本明細書で述べたような装置や回路を含むＩＣ４０８を製造させる、実行可能な命令（例えば、コンピュータコード）を含む。従って、本明細書に記載された装置または回路は、このような命令を実行するＩＣ設計システム４０４によりＩＣ４０８として生成され得る。

本発明の構造や動作の方法における種々の他の変更および置換は、本発明の精神および範囲から逸脱することなく当業者には明らかである。本発明は、特定の好ましい実施例に関連して説明されたが、請求の範囲の発明は、このような特定の実施例に不当に限定されるべきでないことが理解されるべきである。以下の請求の範囲は、本発明の範囲を規定することを意図し、かつこれらの請求の範囲内の構成および方法ならびに均等物は、請求の範囲によってカバーされる。

Claims (19)

1. 共通の導体ペアを介してダウンストリームおよびアップストリームのデータ信号を同時に伝送しかつ受信するためのインターフェース回路を含む装置であって、
   コンポジットデータ信号としてダウンストリームおよびアップストリームのデータ信号を同時に搬送するために共通の導体ペアに結合するための第１および第２の電極と、
   前記第１および第２の電極に結合され、かつ前記アップストリームのデータ信号を提供することにより符号化されたデータ信号に応答するアップストリーム信号ドライバ回路と、
   前記アップストリームのデータ信号の反転に関連したレプリカ信号を提供することにより前記符号化されたデータ信号に応答するレプリカ信号ドライバ回路と、
   前記第１および第２の電極に結合され、かつ前記ダウンストリームおよびアップストリームのデータ信号の合計に関連した隔離された信号を提供することにより前記コンポジットデータ信号に応答する隔離回路と、
   前記隔離回路および前記レプリカ信号ドライバ回路に結合され、かつ前記ダウンストリームデータ信号に対応する結果の信号を提供することにより前記隔離された信号およびレプリカ信号に応答する組合せ回路と、
   を含む装置。
2. 前記アップストリーム信号ドライバ回路が差動増幅回路を含む、請求項１に記載の装置。
3. 前記レプリカ信号ドライバ回路が差動増幅回路を含む、請求項１に記載の装置。
4. 前記隔離回路が信号フィルタ回路を含む、請求項１に記載の装置。
5. 前記隔離回路が少なくとも１つの直列キャパシタンスを含む、請求項１に記載の装置。
6. 前記隔離回路がバッファ増幅回路を含む、請求項１に記載の装置。
7. 前記組合せ回路が少なくとも１つの信号加算ノードを含む、請求項１に記載の装置。
8. 前記組合せ回路が差動増幅回路を含む、請求項１に記載の装置。
9. 前記ダウンストリームおよびアップストリームのデータ信号が、それぞれダウンストリームおよびアップストリームのデータレートを有し、前記ダウンストリームのデータレートが、前記アップストリームのデータレートよりも実質的に大きい、請求項１に記載の装置。
10. 前記ダウンストリームおよびアップストリームのデータ信号がほぼ等しいデータレートを有する、請求項１に記載の装置。
11. 集積回路設計システムにより実行されたとき、前記集積回路設計システムに、共通の導体ペアを介してダウンストリームおよびアップストリームのデータ信号を同時に伝送しかつ受信するためのインターフェース回路を含む集積回路（ＩＣ）を生成させる、複数の実行可能な命令を含む、コンピュータが読出し可能な媒体であって、
    コンポジットデータ信号としてダウンストリームおよびアップストリームのデータ信号を同時に搬送するために共通の導体ペアに結合するための第１および第２の電極と、
    前記第１および第２の電極に結合され、かつ前記アップストリームのデータ信号を提供することにより符号化されたデータ信号に応答するアップストリーム信号ドライバ回路と、
    前記アップストリームのデータ信号の反転に関連したレプリカ信号を提供することにより前記符号化されたデータ信号に応答するレプリカ信号ドライバ回路と、
    前記第１および第２の電極に結合され、かつ前記ダウンストリームおよびアップストリームのデータ信号の合計に関連した隔離された信号を提供することにより前記コンポジットデータ信号に応答する隔離回路と、
    前記隔離回路および前記レプリカ信号ドライバ回路に結合され、かつ前記ダウンストリームデータ信号に対応する結果の信号を提供することにより前記隔離された信号および前記レプリカ信号に応答する組合せ回路と、
    を含むコンピュータが読出し可能な媒体。
12. 前記隔離回路が信号フィルタ回路を含む、請求項１１に記載のコンピュータが読出し可能な媒体。
13. 前記隔離回路がバッファ増幅回路を含む、請求項１１に記載のコンピュータが読出し可能な媒体。
14. 共通の導体ペアを介してダウンストリームおよびアップストリームのデータ信号を同時に伝送しかつ受信するインターフェース回路を含む装置であって、
    コンポジットデータ信号としてダウンストリームおよびアップストリームのデータ信号を同時に搬送するために共通の導体ペアに結合するための結合手段と、
    前記アップストリームのデータ信号を提供することにより符号化されたデータ信号に応答するためのアップストリーム信号ドライバ手段と、
    前記アップストリームのデータ信号の反転に関連したレプリカ信号を提供することにより前記符号化されたデータ信号に応答するためのレプリカ信号ドライバ手段と、
    前記ダウンストリームおよびアップストリームのデータ信号の合計に関連した隔離された信号を提供することにより前記コンポジットデータ信号に応答するための隔離手段と、
    前記ダウンストリームデータ信号に対応する結果の信号を提供することにより前記隔離された信号および前記レプリカ信号に応答するための組合せ手段と、
    を含む装置。
15. 共通の導体ペアを介してダウンストリームおよびアップストリームのデータ信号を同時に伝送しかつ受信するための方法であって、
    コンポジットデータ信号としてダウンストリームおよびアップストリームのデータ信号を同時に搬送するために共通の導体ペアに結合すること、
    符号化されたデータ信号に基づき、前記アップストリームのデータ信号を発生すること、
    前記符号化されたデータ信号に基づき、前記アップストリームのデータ信号の反転に関連したレプリカ信号を発生すること、
    前記コンポジットデータ信号に基づき、前記ダウンストリームおよびアップストリームのデータ信号の合計に関連した隔離された信号を発生すること、
    前記ダウンストリームデータ信号に対応する結果の信号を提供するため前記隔離された信号および前記レプリカ信号を組み合わせること、
    を含む方法。
16. 前記ダウンストリームおよびアップストリームのデータ信号に基づき、前記ダウンストリームおよびアップストリームのデータ信号の合計に関連した隔離された信号を発生することが、前記コンポジットデータ信号をフィルタすることを含む、請求項１５に記載の方法。
17. 前記ダウンストリームおよびアップストリームのデータ信号に基づき、前記ダウンストリームおよびアップストリームのデータ信号の合計に関連した隔離された信号を発生することが、前記コンポジットデータ信号をバッファリングすることを含む、請求項１５に記載の方法。
18. 前記ダウンストリームおよびアップストリームのデータ信号が、それぞれダウンストリームおよびアップストリームのデータレートを有し、前記ダウンストリームのデータレートが、前記アップストリームのデータレートよりも実質的に大きい、請求項１５に記載の方法。
19. 前記ダウンストリームおよびアップストリームのデータ信号がほぼ等しいデータレートを有する、請求項１５に記載の方法。
    

Images