JP2013526196A - 組込みクロック信号の多重化および逆多重化を含むデータ送信 - Google Patents
組込みクロック信号の多重化および逆多重化を含むデータ送信 Download PDFInfo
- Publication number
- JP2013526196A JP2013526196A JP2013506496A JP2013506496A JP2013526196A JP 2013526196 A JP2013526196 A JP 2013526196A JP 2013506496 A JP2013506496 A JP 2013506496A JP 2013506496 A JP2013506496 A JP 2013506496A JP 2013526196 A JP2013526196 A JP 2013526196A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- signals
- demultiplexed
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1652—Optical Transport Network [OTN]
- H04J3/1664—Optical Transport Network [OTN] carrying hybrid payloads, e.g. different types of packets or carrying frames and packets in the paylaod
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0025—Transmission of mode-switching indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
- H04L5/26—Arrangements affording multiple use of the transmission path using time-division multiplexing combined with the use of different frequencies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【選択図】図2c
Description
本発明は、一般に、デジタル信号が多重化および逆多重化されるデータ送信に関する。より具体的には、本発明は、請求項1の前文に記載のデータ送信システムおよび請求項14の前文に記載の方法に関する。本発明は、また、請求項24に記載のコンピュータプログラムおよび請求項25に記載のコンピュータ可読媒体に関する。
上記に記載した様々なTDMベースのアプローチにもかかわらず、該信号が異なる同期ソースに基づく場合、今日の最も重要な通信規格のふらつきの要件を満たす十分に高い位相精度を有する共通の媒体を介して多重形式の2以上のデータまたはクロック信号の送信を可能にする従来の解決法はない。
M×f/N
ここで、M=1,2,3,4,...
f=ソース信号周波数
本発明の実施形態によれば、これらのモジュール271および272(またはクロックプレフィルター)は、PLL、共振回路またはいわゆるクロック再生器を含んでもよい。
Claims (25)
- データ伝送システムであって、
第1ノード(100)であって、少なくとも2組の入力データ信号(d−in1、d−in2)を受信し、前記少なくとも2組は、クロック信号がそれぞれ組み込まれる少なくとも2つのデータ信号を含み、
時間分割多重、TDM、構造による伝送のための前記組をフォーマットする、ように構成される、第1ノードと、
回線周波数を有するビットストリーム(bs、bs1、bs2)として前記TDMフォーマット信号を送信するように構成される伝送媒体(L、L1、L2)と、
第2ノード(200、201、202)であって、前記ビットストリーム(bs、bs1、bs2)を受信し、前記少なくとも2組の入力データ信号(d−in1、d−in2)が少なくとも一つの第1信号および少なくとも一つの第2信号を含み、前記少なくとも一つの第1信号は、前記少なくとも一つの第2信号が基づく同期ソースとは異なる同期ソースに基づくことを特徴とする、少なくとも2組の出力データ信号(d−out、d−out1、d−out2)へ前記ビットストリーム(bs、bs1、bs2)を逆多重化する、ように構成される、第2ノードと、
を備え、
前記第1ノード(100)は、
前記少なくとも一つの第1および第2信号から前記異なる同期ソースのそれぞれを示す各クロック信号(CLKe1、CLKex2)を抽出するように構成される少なくとも一つのクロック抽出モジュール(111、112)と、
前記回線周波数で同期されたサンプリング周波数(smp)に基づく各結果として生じたサンプリングクロック信号(CLKsp1、CLKsp2)へ前記抽出クロック信号(CLKe1、CLKex2)のそれぞれをサンプリングするように構成される少なくとも一つのサンプリングモジュール(131、132)と、
前記TDM構造において各独立信号として前記結果として生じたサンプリングクロック信号(CLKsp1、CLKsp2)のそれぞれを含むように構成される多重化モジュール(140)と、
を備え、
前記第2ノード(200、201、202)は、
前記結果として生じたサンプリングクロック信号(CLKsp1、CLKsp2)を示す少なくとも2組の出力データ信号(d−out、d−out1、d−out2)および一連の逆多重化されたクロック信号(CLKdm、CLKdm1、CLKdm2)へ前記受信したビットストリーム(bs、bs1、bs2)を逆多重化するように構成される逆多重化モジュール(210)と、
所定のレベル以下に周波数ジッタの量を減少し、従って、前記一連の逆多重化されたクロック信号(CLKdm、CLKdm1、CLKdm2)における信号の同期品質よりも上位の前記同期品質を有する各クロック信号を生成するように、前記一連の逆多重化されたクロック信号(CLKdm、CLKdm1、CLKdm2)における各信号において、構成される少なくともジッタ減衰手段(230、231、232、271、272)と、
データ信号の組(d−res、d−res1、d−res2)において各結果として生じるクロック運搬データ信号へその結合されたクロック信号(CLKstb、CLKstb、CLKstb2)を有する前記少なくとも2組の出力データ信号(d−out、d−out1、d−out2)における各データ信号を再結合するように構成される少なくとも一つのインターフェースモジュール(220、221、222)と、
を備える、データ伝送システム。 - 前記第2ノード(200、201、202)は、一連の逆多重化クロック信号における各信号において、周波数ジッタの量を所定のレベル以下に低減させ、従って、各安定化クロック信号(CLKstb、CLKstb1、CLKstb2)を生成するように構成される少なくとも一つの狭帯域ジッタ減衰手段(230、231、232)を含む、請求項1に記載のデータ伝送システム。
- 前記少なくとも一つの狭帯域ジッタ減衰手段(230)は、問題の前記出力データ信号(d−out)と関係がある前記逆多重化クロック信号(CLKdm)によって定義される入力レートで前記出力データ信号(d−out)のビットを連続して受信し、前記逆多重化データ信号の所定の数のビットを一時的に格納し、その後、回線アダプタモジュール(320)へ前記ビット(bts)を送り出すように構成され、前記ビット(bts)は、問題の前記出力データ信号(d−out)と関係がある前記逆多重化クロック信号(CLKdm)に基づく前記安定化クロック信号(CLKstb)によって特定される最終出力レートで連続して送り出され、前記回線アダプタモジュール(320)は、前記最終出力レートで出力ターミナルへ前記出力ビット(bts)を連続して転送し、従って前記結果として生じるクロック運搬データ信号(d−res)を示すように構成される、バッファモジュール(310)と関係がある、請求項2に記載のデータ伝送システム。
- 前記少なくとも一つの狭帯域ジッタ減衰手段(230、231、232)の少なくとも一つは、前記少なくとも一つのインターフェースモジュール(220、221、222)の少なくとも一つに組み込まれる、請求項3に記載のデータ伝送システム。
- 前記第2ノード(200)は、各逆多重化クロック信号(CLKdm1、CLKdm2)を受信し、前記逆多重化クロック信号において周波数ジッタを閾値周波数を超えて低減させることによって、結果として生じる除去逆多重化クロック信号(CLKdm1’、CLKdm2’)を生成し、前記少なくとも一つの狭帯域ジッタ減衰手段(230、231、232)へ前記結果として生じた除去逆多重化クロック信号(CLKdm1’、CLKdm2’)を転送するように構成される、少なくとも一つの広帯域ジッタ減衰モジュール(271、272)を含む、請求項1〜4のいずれか1項に記載のデータ伝送システム。
- 前記少なくとも一つの広帯域ジッタ減衰モジュール(271、272)の少なくとも一つは、前記周波数ジッタを閾値周波数を超えて低減させるように構成される位相ロックループ回路を含む、請求項5に記載のデータ伝送システム。
- 前記少なくとも一つの広帯域ジッタ減衰モジュール(271、272)の少なくとも一つは、前記周波数ジッタを閾値周波数を超えて低減させるように構成される共振回路を含む、請求項5または6のいずれかに記載のデータ伝送システム。
- 前記少なくとも一つの広帯域ジッタ減衰モジュール(271、272)の少なくとも一つは、各逆多重化クロック信号(CLKdm1、CLKdm2)を受信し、多くのクロック周期を含む平均間隔で前記逆多重化クロック信号(CLKdm1、CLKdm2)のための平均周期時間を示す各平均周期長値を繰り返して生成し、前記平均周期長値に基づいて前記除去逆多重化クロック信号(CLKdm1’、CLKdm2’)を生成するように構成されるクロック再生器を含む、請求項5〜7のいずれかに記載のデータ伝送システム。
- 前記逆多重化モジュール(210)は、前記異なる同期ソースのそれぞれについて読み出し信号(CLKo1、CLKo2)を生成するように構成され、前記読み出しクロック信号(CLKo1、CLKo2)は、クロックパルスの各列が前記TDM構造の各フレームにおいて含まれるビットの数と同等のクロックパルスの数を包含する、クロックパルスの列を含み、前記第2ノード(200)は、読み出しクロック信号(CLKo1、CLKo2)によって特定される入力レートで連続して前記出力データ信号(d−out1、d−out2)のビットを受信し、前記逆多重化データ信号(d−out1、d−out2)の前記受信したビットの所定の数を一時的に格納し、その後、前記除去逆多重化クロック信号(CLKdm1’、CLKdm2’)によって特定される出力レートで連続して前記ビットを送り出すように構成される少なくとも一つのバッファ手段(251、252)をさらに含む、請求項1〜8のいずれか1項に記載のデータ伝送システム。
- 前記第1ノード(100)の前記少なくとも一つのサンプリングモジュール(131、132)は、問題の前記抽出クロック信号(CLKex1、CLKex2)の前記周波数と比べて1以上のオーバーサンプリングの係数を示すサンプリングしゅうはすうに基づいて前記抽出クロック信号(CLKex1、CLKex2)のそれぞれをサンプリングするように構成される、請求項1〜9のいずれか1項に記載のデータ伝送システム。
- 前記第1ノード(100)は、各抽出クロック信号(CLKex1、CLKex2)を受信し、それに応えて、前記抽出クロック信号(CLKex1、CLKex2)の前記周波数の所定の割合を示す減少した周波数を有する結果として生じるダウンコンバート抽出クロック信号(CLKex1/F、CLKex2/G)を生成するように構成される少なくとも一つの分割モジュール(151、152)を含む、請求項10に記載のデータ伝送システム。
- 前記第2ノード(200)は、前記クロック信号を前記インターフェースモジュール(221、222)へ送る前に、前記所定の割合(1/F、1/G)の反対(F、G)を示す係数を有する各逆多重化サンプリングクロック信号(CLK/F、CLK/G)、またはその除去バージョンを乗算するように構成される少なくとも一つの乗算器モジュール(261、262)を含む、請求項11に記載のデータ伝送システム。
- 前記第1ノード(100)は、前記入力データ信号(d−in1、d−in2)のそれぞれのペイロード情報を示す各データ信号(d−ex1、d−ex2)を抽出するように構成される少なくとも一つのデータ抽出モジュール(121、122)を含み、前記乗算モジュール(140)は、前記TDM構造における各独立信号として一連の前記抽出データ信号(d−ex1、d−ex2)において各データ信号を含むように構成される、請求項1〜12のいずれか1項に記載のデータ伝送システム。
- データ伝送方法であって、
少なくとも2組の入力データ信号(d−in1、d−in2)を、第1ノード(100)において、受信することであって、前記少なくとも2組は、クロック信号がそれぞれ組み込まれ、時間分割多重TDM構造による伝送のための前記組をフォーマットする少なくとも2組のデータ信号を含む、受信することと、
前記第1ノード(100)から伝送媒体(L、L1、L2)へビットストリーム(bs、bs1、bs2)として前記TDMフォーマット信号を送信することであって、前記ビットストリーム(bs、bs1、bs2)は、回線周波数を有する、送信することと、
第2ノード(200、201、202)において前記ビットストリーム(bs、bs1、bs2)を、前記伝送媒体(L、L1、L2)を介して、受信することと、
少なくとも2組の出力データ信号(d−out、d−out1、d−out2)へ前記ビットストリーム(bs、bs1、bs2)を、第2ノード(200、201、202)において、逆多重化することと、
を含み、
少なくとも一つの第1信号および少なくとも一つの第2信号を含む前記少なくとも2組の入力データ信号(d−in1、d−in2)によって特徴付けられ、前記少なくとも一つの第1信号は、前記少なくとも一つの第2信号が基づく同期信号とは異なる同期信号に基づき、前記方法は、
前記少なくとも一つの第1および第2信号から前記異なる同期信号を示す各クロック信号(CLKex1、CLKex2)を、前記第1ノード(100)において、抽出することと、
前記回線周波数と同期するサンプリング周波数(smp)に基づいて各結果として生じるサンプリングクロック信号(CLKsp1、CLKsp2)へ抽出クロック信号(CLKex1、CLKex2)を、前記第1ノード(100)において、サンプリングすることと、
前記TDM構造において各独立信号として前記結果として生じるサンプリングクロック信号(CLKsp1、CLKsp2)のそれぞれを、前記第1ノード(100)において、多重化することと、
少なくとも2組の出力データ信号(d−out、d−out1、d−out2)および前記結果として生じるサンプリングクロック信号(CLKsp1、CLKsp2)を示す一連の逆多重化クロック信号(CLKdm、CLKdm1、CLKdm2)へ前記受信したビットストリーム(bs、bs1、bs2)を、前記第2ノード(200,201、202)において、逆多重化することと、
前記一連の逆多重化クロック信号(CLKdm、CLKdm1、CLKdm2)における各信号において、周波数ジッタの量を所定のレベル以下に低減させ、従って一連の逆多重化クロック信号(CLKdm、CLKdm1、CLKdm2)における前記信号の同期品質よりも上位の同期品質を有する各クロック信号を生成するように前記第2ノード(200、201、202)において、ジッタ減衰することと、
データ信号の組(d−res、d−res1、d−res2)における各結果として生じたクロック運搬データ信号へその関連したクロック信号(CLKstb、CLKstb1、CLKstb2)を有する前記少なくとも2組の出力データ信号(d−out、d−out1、d−out2)における各データ信号を、前記第2ノード(200、201、202)において、再結合することと、
を含む、方法。 - 周波数ジッタの量を所定のレベル以下に低減させ、従って各安定したクロック信号(CLKstb、CLKstb1、CLKstb2)を生成するように相対的に狭周波数帯において前記一連の逆多重化クロック信号(CLKdm、CLKdm1、CLKdm2)における各信号において、前記第2ノード(200、201、202)において、ジッタ減衰することを含む、請求項14に記載の方法。
- 前記狭帯域ジッタ減衰は、
前記出力データ信号(d−out)の連続して受信したビットの一時的な格納であって、前記ビットは、問題の前記出力データ信号(d−out)と関係がある前記逆多重化クロック信号(CLKdm)によって特定される入力レートで受信していた、ビットの一時的な格納と、その後、
回線アダプタモジュール(320)への前記ビット(bts)の送り出しであって、前記ビット(bts)は、問題の前記出力データ信号(d−out)と関係がある前記逆多重化クロック信号(CLKdm)に基づく前記安定化クロック信号(CLKstb)によって特定される最終出力レートで連続して送り出さる、前記ビットの送り出しと、
を含み、
前記回線アダプタモジュール(320)は、前記最終出力レートで出力ターミナルへ前記出力ビット(bts)を連続して転送し、従って、結果として生じるクロック運搬データ信号(d−res)を示すように構成される、
請求項15に記載の方法。 - 周波数ジッタを前記一連の逆多重化クロック信号(CLKdm1、CLKdm2)における閾値周波数を超えて低減させ、それにより結果として生じる除去逆多重化クロック信号(CLKdm1’、CLKdm2’)を生成し、前記少なくとも一つの狭帯域ジッタ減衰手段(230、231、232)へ前記結果として生じる除去逆多重化クロック信号(CLKdm1’、CLKdm2’)を転送することによって、比較的広周波数帯にける前記一連の逆多重化クロック信号(CLKdm1、CLKdm2)を、前記第2ノード(200、201、202)において、ジッタ減衰することを含む、請求項15または16のいずれか1項に記載の方法。
- 周波数ジッタを前記一連の逆多重化クロック信号(CLKdm1、CLKdm2)における閾値周波数を超えて低減させることは、
多くのクロック周期を含む平均間隔で前記逆多重化クロック信号(CLKdm1、CLKdm2)のための平均周期時間を示す各平均周期長値を、繰り返し、生成することと、
前記平均周期長値に基づいて前記結果として生じる除去逆多重化クロック信号(CLKdm1’、CLKdm2’)を生成することと、
を含む、請求項17に記載の方法。 - 前記逆多重化することは、
前記異なる同期ソースのそれぞれについて読み出しクロック信号(CLKo1、CLKo2)を生成することであって、前記読み出しクロック信号(CLKo1、CLKo2)は、クロックパルスの各列が前記TDM構造の各フレームにおいて含まれるビットの数と同等のクロックパルスの数を包含する、クロックパルスの列を含む、読み出しクロック信号を生成することと、
前記読み出しクロック信号(CLKo1、CLKo2)によって特定される入力レートで連続して前記出力データ信号(d−out1、d−out2)のビットを受信することと、
前記逆多重化データ信号(d−out1、d−out2)の前記受信したビットの所定の数を、一時的に、格納することと、その後、
前記除去逆多重化クロック信号(CLKdm1’、CLKdm2’)によって特定される出力レートで連続して前記ビットを送り出すことと、
を含む、請求項15〜18のいずれか1項に記載の方法。 - 前記第1ノード(100)における前記サンプリングは、問題の前記抽出クロック信号(CLKex1、CLKex2)の前記周波数と比べて1以上のオーバーサンプリング係数を示すサンプリング周波数に基づいて前記抽出クロック信号(CLKex1、CLKex2)のそれぞれをサンプリングすることを含む、請求項15〜19のいずれか1項に記載の方法。
- 各抽出クロック信号(CLKex1、CLKex2)に応えて前記第1ノード(100)において生成すること、前記抽出クロック信号(CLKex1、CLKex2)の前記周波数の所定の割合(1/F、1/G)を示す減少した周波数を有する結果として生じるダウンコンバート抽出クロック信号(CLKex1/F、CLKex2/G)を含む、請求項20に記載の方法。
- 前記インターフェースモジュール(221、222)へ前記クロック信号を送る前に前記所定の割合(1/F、1/G)の反対(F、G)を示す係数を有する、各逆多重化サンプリングクロック信号(CLKex1/F、CLKex2/G)、またはその前記逆バージョンを、前記第2ノード(200)において、多重化することを含む、請求項21に記載の方法。
- 前記少なくとも2組の前記入力データ信号(d−in1、d−in2)において各データ信号のペイロード情報を示す各データ信号(d−ex1、d−ex2)を、前記第1ノード(100)において、抽出することと、
前記TDM構造における各独立信号として前記抽出データ信号(d−ex1、d−ex2)のそれぞれを、前記第1ノード(100)において、多重化することと、
を含む、請求項15〜22のいずれか1項に記載の方法。 - コンピュータのメモリに読み込み可能なコンピュータプログラムであって、
前記プログラムが前記コンピュータ上で実行される場合に請求項14〜23のいずれかのステップを制御するためのソフトウェアを含む、コンピュータプログラム。 - コンピュータ可読媒体であって、
記録されたプログラムを有し、前記プログラムは、前記プログラムが前記コンピュータに読み込まれる場合に請求項14〜23のいずれかのステップを前記コンピュータが制御するようにする、コンピュータ可読媒体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2010/055613 WO2011134498A1 (en) | 2010-04-27 | 2010-04-27 | Data transmission involving multiplexing and demultiplexing of embedded clock signals |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013526196A true JP2013526196A (ja) | 2013-06-20 |
JP5592001B2 JP5592001B2 (ja) | 2014-09-17 |
Family
ID=42938155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013506496A Active JP5592001B2 (ja) | 2010-04-27 | 2010-04-27 | 組込みクロック信号の多重化および逆多重化を含むデータ送信 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8923347B2 (ja) |
EP (1) | EP2564530B1 (ja) |
JP (1) | JP5592001B2 (ja) |
CN (1) | CN102859912B (ja) |
WO (1) | WO2011134498A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9686762B2 (en) * | 2011-03-30 | 2017-06-20 | Tejas Networks Ltd | Method and system for multiplexing low frequency clocks to reduce interface count |
EP2717509B1 (en) * | 2011-05-31 | 2015-12-30 | Nec Corporation | Synchronization device and synchronization method |
KR102303914B1 (ko) * | 2015-03-06 | 2021-09-17 | 주식회사 실리콘웍스 | 디스플레이 신호 전송 장치 및 방법 |
CN106209292B (zh) * | 2016-07-11 | 2018-05-11 | 天津市德力电子仪器有限公司 | 一种利用过采样方法实现stm-1的sdh光接口的方法与装置 |
CN108064079B (zh) * | 2016-11-09 | 2020-08-18 | 大唐移动通信设备有限公司 | 一种时钟同步方法及基站 |
CN108173733B (zh) * | 2017-12-28 | 2020-09-01 | 苏州联视泰电子信息技术有限公司 | 基于fpga的小型化同步授时和数据传输装置及应用 |
CN112511255B (zh) * | 2020-11-23 | 2022-09-09 | 中国联合网络通信集团有限公司 | 一种时间同步方法及装置 |
CN113434456B (zh) * | 2021-06-22 | 2024-03-15 | 上海新致华桑电子有限公司 | 一种分时复用的数据传输装置、方法及*** |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3982077A (en) * | 1975-04-07 | 1976-09-21 | International Telephone And Telegraph Corporation | Asynchronous multiplexer and demultiplexer combination |
US5173901A (en) * | 1988-12-24 | 1992-12-22 | Alcatel N.V. | Communication system for transmitting synchronous and asynchronous cell streams over a single transmission link |
JP2008054299A (ja) * | 2006-07-26 | 2008-03-06 | Nec Corp | 多重伝送装置、多重伝送システム、及び多重伝送方法 |
JPWO2008035769A1 (ja) * | 2006-09-22 | 2010-01-28 | 日本電信電話株式会社 | 多重伝送システムおよび多重伝送方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3569631A (en) * | 1968-05-07 | 1971-03-09 | Bell Telephone Labor Inc | Pcm network synchronization |
BE791484A (nl) | 1971-11-18 | 1973-05-16 | Trt Telecom Radio Electr | Systeem voor synchrone datatransmissie over een synchroon digitaal transmissiekanaal |
IT1159938B (it) * | 1978-10-18 | 1987-03-04 | Sits Soc It Telecom Siemens | Memoria elastica per demultiplatore sincrono di particolare applicazione nei sistemi di trasmissione a divisione di tempo |
US4873684A (en) | 1985-05-29 | 1989-10-10 | Trio Kabushiki Kaisha | Method and apparatus for multiplexing of input signals having differing frequencies and demultiplexing same |
SE456790B (sv) | 1987-03-11 | 1988-10-31 | Ericsson Telefon Ab L M | Foerfarande och anordning foer oeverfoering av en synkron datasignal paa ett transmissionsmedium paa vilket oeverfoeringshastighet aer hoegre aen datasignalens bittakt |
US5157651A (en) * | 1990-07-26 | 1992-10-20 | General Datacomm, Inc. | Apparatus and method for determining line rates |
FR2685593B1 (fr) * | 1991-12-20 | 1994-02-11 | France Telecom | Dispositif de demultiplexage en frequence a filtres numeriques. |
DE19507170A1 (de) | 1995-03-02 | 1996-09-12 | Bosch Gmbh Robert | Verfahren zum Übertragen von digitalen Nutzdaten |
US7133441B1 (en) * | 1999-02-23 | 2006-11-07 | Actelis Networks Inc. | High speed access system over copper cable plant |
US8583427B2 (en) * | 1999-11-18 | 2013-11-12 | Broadcom Corporation | Voice and data exchange over a packet based network with voice detection |
US6920149B2 (en) | 2000-05-30 | 2005-07-19 | Lucent Technologies Inc. | Digital data transmission system |
DE10063675C1 (de) * | 2000-12-20 | 2002-06-20 | Siemens Ag | Verfahren und Vorrichtung zur Übertragung von Daten auf wenigstens einer elektrischen Energieversorgungsleitung |
US6888826B1 (en) | 2001-06-06 | 2005-05-03 | Applied Micro Circuits Corporation | Pointer generator design that provides multiple outputs that can be synchronized to different clocks |
US6775300B2 (en) * | 2002-02-28 | 2004-08-10 | Teknovus, Inc. | Clock distribution in a communications network |
US6987424B1 (en) * | 2002-07-02 | 2006-01-17 | Silicon Laboratories Inc. | Narrow band clock multiplier unit |
GB2407006A (en) | 2003-10-08 | 2005-04-13 | Sony Uk Ltd | Communicating streamed payload data and packet based auxiliary data |
KR100607858B1 (ko) * | 2004-12-31 | 2006-08-08 | 삼성전자주식회사 | 이동통신단말기에서 사용주파수 대역의 잡음을 제거하기위한 장치 및 방법 |
US8699886B2 (en) * | 2005-11-23 | 2014-04-15 | Ciena Corporation | Externally synchronized optical transport network systems and associated methods |
US20080025237A1 (en) | 2006-07-26 | 2008-01-31 | Nec Corporation | Multiplex transmission apparatus, multiplex transmission system, and multiplex transmission method |
JP2008035318A (ja) | 2006-07-31 | 2008-02-14 | Nec Corp | 非同期信号の同期化多重方法および装置 |
US7925156B2 (en) * | 2007-01-16 | 2011-04-12 | Broadlight, Ltd. | Apparatus and method for measuring the quality of burst signals and performing optical line diagnostics |
-
2010
- 2010-04-27 US US13/643,706 patent/US8923347B2/en active Active
- 2010-04-27 EP EP10721135.1A patent/EP2564530B1/en active Active
- 2010-04-27 WO PCT/EP2010/055613 patent/WO2011134498A1/en active Application Filing
- 2010-04-27 CN CN201080066338.7A patent/CN102859912B/zh active Active
- 2010-04-27 JP JP2013506496A patent/JP5592001B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3982077A (en) * | 1975-04-07 | 1976-09-21 | International Telephone And Telegraph Corporation | Asynchronous multiplexer and demultiplexer combination |
US5173901A (en) * | 1988-12-24 | 1992-12-22 | Alcatel N.V. | Communication system for transmitting synchronous and asynchronous cell streams over a single transmission link |
JP2008054299A (ja) * | 2006-07-26 | 2008-03-06 | Nec Corp | 多重伝送装置、多重伝送システム、及び多重伝送方法 |
JPWO2008035769A1 (ja) * | 2006-09-22 | 2010-01-28 | 日本電信電話株式会社 | 多重伝送システムおよび多重伝送方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102859912A (zh) | 2013-01-02 |
CN102859912B (zh) | 2015-03-18 |
WO2011134498A1 (en) | 2011-11-03 |
JP5592001B2 (ja) | 2014-09-17 |
EP2564530B1 (en) | 2014-03-26 |
US8923347B2 (en) | 2014-12-30 |
US20130039369A1 (en) | 2013-02-14 |
EP2564530A1 (en) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5592001B2 (ja) | 組込みクロック信号の多重化および逆多重化を含むデータ送信 | |
US10476657B2 (en) | Device and method for supporting clock transfer of multiple clock domains | |
US7372875B2 (en) | Systems and methods for synchronization in asynchronous transport networks | |
US5241543A (en) | Independent clocking local area network and nodes used for the same | |
RU2598034C2 (ru) | Распространение информации тактовой синхронизации в оптической сети связи | |
JP4729049B2 (ja) | 光送信器 | |
JP3950153B2 (ja) | 光ケーブルに接続される主基地局と遠隔基地局との間の遅延を測定して補償する装置及び方法 | |
EP1985084B1 (en) | System and method for packet timing of circuit emulation services over networks | |
US20130121347A1 (en) | Communication apparatus | |
CN110445568B (zh) | 一种时钟传输方法及相关设备 | |
CN102237941A (zh) | 时间同步***及方法 | |
JPH04261239A (ja) | デジタルtdmデータストリームをポインタ処理する方法およびシステム | |
US9148240B2 (en) | Providing a timing source for multiple nodes coupled to a circuit-switched network | |
JPWO2012165115A1 (ja) | 同期装置及び同期方法 | |
CN105553595B (zh) | 一种分布式***中的设备及其同步方法 | |
JP2013062687A (ja) | データ多重伝送システム、多重伝送信号受信装置、多重伝送信号受信モジュール及び多重伝送信号送信装置 | |
CN103259640A (zh) | 一种同步时间的方法和设备 | |
CN113424466B (zh) | 时钟同步的方法和装置 | |
US20070104228A1 (en) | Asymmetric Differential Timing | |
CN105007134B (zh) | 一种抑制分组网络pdv噪声的方法、装置及从时钟设备 | |
US20170026446A1 (en) | Methods and nodes for transmission of a synchronous data over packet data network | |
US8665912B2 (en) | Method and system for transmitting a clock rate on an Ethernet network link and applications thereof | |
JP7101816B2 (ja) | サービス信号伝送方法及び装置 | |
EP1532764B1 (en) | Method and arrangement for reducing phase jumps when switching between synchronisation sources | |
JP2011135197A (ja) | 光伝送装置及び光伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140205 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5592001 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |