CN106209292B - 一种利用过采样方法实现stm-1的sdh光接口的方法与装置 - Google Patents
一种利用过采样方法实现stm-1的sdh光接口的方法与装置 Download PDFInfo
- Publication number
- CN106209292B CN106209292B CN201610541821.5A CN201610541821A CN106209292B CN 106209292 B CN106209292 B CN 106209292B CN 201610541821 A CN201610541821 A CN 201610541821A CN 106209292 B CN106209292 B CN 106209292B
- Authority
- CN
- China
- Prior art keywords
- stm
- clock
- bit
- data
- bit data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims abstract description 16
- 238000005070 sampling Methods 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000011084 recovery Methods 0.000 claims description 3
- 241001269238 Data Species 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241000218691 Cupressaceae Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
一种利用过采样方法实现STM‑1的SDH光接口的方法，所述方法的步骤包括：(1)发送通路：STM‑1收发器在19.44M时钟下生成STM‑1数据帧，通过发送时钟域变换器对数据帧进行19.44M到38.88M时钟域的变换，并在38.88M时钟率下，通过发送数据位宽变换器将每1‑bit数据复制为4‑bit数据，送入STM‑4光接口模块发送。(2)接收通路：接收来自STM‑4光接口的STM‑1信号，在38.88M时钟率下对其进行每电平4次的过采样，找到STM‑1帧头，并对数据进行4‑bit到1‑bit的变换，后经过接收时钟域变换器将数据转换为19.44M下的信号，最终送至STM‑1收发器进行解帧。
Description
技术领域
本发明属于有线传输通信领域，具体涉及SDH中STM-1速率下的光接口设计，可以应用于SDH传输设备，也可以应用于SDH测试仪器设计。
背景技术
SDH技术已经非常广泛地运用在传输***中，为高度发达的信息社会提供多种多样的电信业务。基于此很多公司都推出了支持SDH技术的光接口芯片，其中如Maxim公司推出的DS33M30/DS33M31/DS33M33等一系列Ethernet-over-SONET/SDH芯片，可以支持STM-1信号的收发；Cypress公司推出的OC-48Transceiver芯片，可以支持STM-16信号的收发。随着SDH技术的成熟，其光接口模块也逐渐向小型化、归一化、嵌入式的方向发展，Xilinx公司的FPGA内部提供的SerDes IP核，就内置有支持STM-16速率的Transceiver选项，通过对调用的SerDes模块进行简单的配置，就可以完成对STM-4、STM-16、STM-64三种速率信号的收发。
然而，Xilinx内部SerDes模块通用接口的采样频率在0.5G～12.5G之间，STM-1的信号速率并不在SerDes可接受的采样范围内，因此对STM-1信号的处理不能与其它速率下的信号相同。这就使SDH常用的四种速率的信号不能使用同样的接口进行传输。如果使用STM-1的专用Transceiver芯片解决这个问题，不仅会占用硬件电路板的布局布线面积，还要在FPGA内部设置专门的STM-1收发接口模块，也会造成FPGA内部代码架构的复杂度增加。
发明内容
本发明的目的在于克服现有技术存在的上述不足，提供一种利用过采样方法实现STM-1的SDH光接口的方法与装置。通过实现对STM-4信号数据流的过采样，从中提取出STM-1信号，使得SDH的四种常用速率STM-1、STM-4、STM-16、STM-64可以使用统一的光接口进行数据收发，节约硬件电路板资源和简化FPGA内部代码的编程复杂度。
本发明首先提供了一种利用过采样方法实现STM-1的SDH光接口装置，该装置包括STM-1帧收发器、发送时钟域变换器、发送数据位宽变换器、STM-4光接口模块、时钟分频器、接收过采样器和接收时钟域变换器；
所述的STM-1帧收发器的输出信号依次经发送时钟域变换器和发送数据位宽变换器后连接STM-4光接口模块输入端；STM-4光接口模块接收下来的信号依次经接收过采样器和接收时钟域变换器连接进入STM-1帧收发器的输入端；STM-4光接口模块锁定的发送时钟与发送数据位宽变换器和发送时钟域变换器相连，同时经过时钟分频器，分别输出至发送时钟域变换器和STM-1帧收发器；STM-4光接口模块恢复的接收时钟与接收过采样器和接收时钟域变换器相连，同时经过时钟分频器输出至接收时钟域变换器和STM-1帧收发器。
所述的时钟分频器包括发送时钟分频器和接收时钟分频器；所述的接收过采样器包括接收比特解析器、接收定界符解析器和接收过采样解析器。
本发明在上述SDH光接口装置的基础上，同时提供了一种适用于SDH STM-1光接口在Xilinx FPGA中的实现方法，包含以下步骤：
第1、发送通路上，基于STM-1帧收发器，在19.44M时钟频率下生成STM-1帧，每个时钟沿产生8-bit数据。
得到19.44M时钟的方法如下：利用Xilinx FPGA中提供的Transceiver IP核SerDes模块外接本地参考时钟，并配置该模块为OC-48模式，则可利用该模块内部的锁相环得到19.44M时钟频率并输出。
第2、发送通路上，基于发送时钟域变换器，将STM-1帧转换到38.88M时钟速率下，每两个时钟沿对应8-bit数据。得到的38.88M时钟为与第1步中的19.44M时钟同源的时钟。
其中，得到38.88M时钟频率下的数据的方法如下：使用异步FIFO，写入时钟为19.44M，每个时钟沿对应8-bit数据，读出时钟为38.88M，每两个时钟沿读出8-bit数据。
第3、发送通路上，为了满足STM-4接口速率，在发送数据位宽变换器中将每1-bit数据复制为相同4-bit数据，送至STM-4光接口模块。
其中得到STM-4信号的方法如下：所得到的STM-1帧，每两个38.88M时钟对应8-bit数据。在38.88M频率下，每个时钟沿将4-bit数据每bit依次复制四份，则每个时钟沿最终对应16-bit数据，生成STM-4信号。
第4、STM-4光接口模块与内部模块的发送通路工作在38.88M时钟频率下，每个时钟沿对应16-bit数据，STM-4光接口模块与内部模块的接收通路工作在38.88M时钟频率下，每个时钟沿对应16-bit数据。
第5、接收通路上，工作在38.88M时钟频率下的接收过采样器对光接口输出的STM-4信号进行过采样解析，得到STM-1信号，每个时钟沿对应4-bit数据。接收过采样器包括：接收比特解析器、接收定界符解析器和接收过采样解析器。
对信号进行过采样解析的方法如下：STM-4光接口的接收时钟为38.88M，每个时钟沿对应16-bit采样数据。因此对STM-1信号而言，每1-bit数据都被采样了4次。STM-4光接口接收下来的数据，应为4个“0”、4个“1”为一组，随机出现的数据。接收比特解析器进行相同4-bit数据的对齐，接收定界符解析器用来确定STM-1的帧头位置，接收过采样解析器将相同的4-bit数据进行4-bit到1-bit的转换。
接收比特解析器对数据进行对齐时，可以容忍在对每1-bit STM-1数据进行过采样的边界处，有一定的误码出现。接收比特解析器可以对误码进行修复并输出。
第6、接收通路上，基于接收时钟域变换器，将STM-1信号转换到19.44M时钟频率下，每个时钟沿对应8-bit数据，输出信号进入STM-1帧收发器。
得到19.44M的STM-1信号的方法为：使用异步FIFO，写入时钟为38.88M，每个时钟沿对应4-bit数据，读出时钟为19.44M，每个时钟沿读出8-bit数据。
第7、基于时钟分频器，将STM-4光接口输出的38.88M发送时钟和从线路上恢复的38.88M接收时钟进行二分频，满足STM-1帧收发器的使用要求。
本发明的优点和有益效果：
(1)采用对STM-4速率信号进行过采样的方式提取STM-1信号，使STM-1信号也可以通过例化FPGA中的serdes IP核获得。由此SDH的四种常用速率STM-1、STM-4、STM-16、STM-64可以使用统一的光接口进行数据收发，节约硬件电路板资源和简化FPGA内部代码的编程复杂度。
(2)在提取STM-1数据时，对于连续相同的4bit“1”、“0”数据，可以有一定的容错能力，使过采样的过程更为稳定。
附图说明：
图1为***框图。
图2为发送时钟域变换器的输入输出时序图。
图3为发送数据位宽变换器的输入输出时序图。
图4为接收过采样解析器的输入输出时序图。
图5为接收时钟域变换器的输入输出时序图。
具体实施方式
下面结合附图和实例，详细描述本发明的技术方案。
实施例1、利用过采样方法实现STM-1的SDH光接口装置
如图1所示，该装置包括STM-1帧收发器、发送时钟域变换器、发送数据位宽变换器、STM-4光接口模块、时钟分频器、接收过采样器和接收时钟域变换器；
所述的STM-1帧收发器的输出信号依次经发送时钟域变换器和发送数据位宽变换器后连接STM-4光接口模块输入；STM-4光接口模块接收下来的信号依次经接收过采样器和接收时钟域变换器连接进入STM-1帧收发器；STM-4光接口模块锁定的发送时钟与发送数据位宽变换器和发送时钟域变换器相连，同时经过时钟分频器输出至STM-1帧收发器；STM-4光接口模块恢复的接收时钟与接收过采样器和接收时钟域变换器相连，同时经过时钟分频器输出至STM-1帧收发器。
所述的时钟分频器包括发送时钟分频器和接收时钟分频器；所述的接收过采样器包括接收比特解析器、接收定界符解析器和接收过采样解析器。
实施例2、实现STM-1的SDH光接口的方法
本发明所有方案均在Xilinx FPGA内实现。
第1、请参阅图1，在FPGA中完成STM-1帧收发器的编码和仿真。本模块包括STM-1帧的发送部分和解析部分。发送部分与外界的接口为：(1)发送时钟19.44M，由时钟分频器将光接口输出的发送38.88M时钟分频而来；(2)输出发送的STM-1帧，每个时钟沿对应8-bit数据。接收部分与外界的接口为：(1)接收时钟19.44M，由时钟分频器将光接口输出的接收38.88M时钟分频而来；(2)输入接收的STM-1帧，每个时钟沿对应8-bit数据。
第2、请参阅图1，在FPGA中例化SerDes IP核，即图中的STM-4光接口模块。在所使用的Xilinx FPGA中，SerDes核的输入信号速率允许在0.5G～12.5Gbps，可以满足STM-4/STM-16/STM-64的速率，而STM-1的速率为155.52Mbps，不在这个范围内。如果依然要使用SerDes，则必须设法将STM-1加载到更高频率的信号上。
因此在进行STM-1的收发时，可以将SerDes例化为STM-4模式，即选择OC-48模式。在发送通路上，将STM-1的每个比特，都复制四份发送出去，在接收通路上，将接收下来的STM-1进行过采样，即每电平信号采样四次，只取一次的采样结果输出即可。
所例化的SerDes核，设置发送和接收的数据位宽均为16-bit，STM-4的频率为622.08Mbps，则SerDes核输出的发送时钟和接收时钟均为38.88M。
第3、请参阅图1，时钟分频器将SerDes输出的发送和接收时钟分别二分频，得到19.44M的时钟。STM-1帧收发器的数据接口为8-bit位宽，因此配合19.44M时钟，可以满足STM-1的155.52Mbps的速率。
第4、请参阅图2，为发送时钟域变换器的输入输出时序图。由STM-1帧收发器发送的STM-1帧为19.44M时钟下的，因此要将其变换到38.88M时钟下。在发送时钟域变换器中，使用异步FIFO，写入时钟为19.44M，每个时钟沿写入8-bit数据，读出时钟为38.88M，每两个时钟沿读一次，每次读出8-bit数据。
第5、请参阅图3，为发送数据位宽变换器的输入输出时序图。为满足STM-4光接口模块的接口速率，需要将STM-1信号的每比特复制四份。在38.88M的时钟下，每个时钟沿复制4-bit，形成16-bit的数据，送入STM-4光接口。
第6、请参阅图1，在接收侧，由STM-4光接口中输出的接收数据首先进入接收过采样器，数据流依次通过接收比特解析器、接收定界符解析器、接收过采样解析器。
接收比特解析器将接收来的过采样数据进行每相同4-bit的对齐，即该模块输出的数据，应为16’h0000，16’h000f，16’h00f0，16’h00ff，16’h0f00，16’h0f0f，16’h0ff0，16’h0fff，16’hf000，16’hf00f，16’hf0f0，16’hf0ff，16’hff00，16’hff0f，16’hfff0，16’hffff等16种组合中的一种。此时，考虑到在高低电平变化的采样边界处，可能会有一定的误码出现，因此本发明中，将采样结果中的4’b0001、4’b1000，4’b1001的情况，也认为是4’b0000；将采样结果中的4’b1110、4’b0111，4’b0110的情况，也认为是4’b1111。引入这一机制，使得对STM-4信号的过采样有了一定的容错功能，提高了过采样的稳定性。
接收定界符解析器用来寻找STM-1帧的帧头，即A1、A2字节。如果能够找到连续的3个“16’hffff+16’h0ff0”组合，和连续的3个“16’h00f0+16’hf000”组合，即认为找到一个STM-1帧头。将这样的数据与时钟沿对齐输出，实现了STM-1帧与时钟的同步。
第7、请参阅图4，为接收过采样解析器的输入输出时序图。该模块工作于38.88M接收时钟下，将每相同4-bit数据取1-bit输出，进行16-bit到4-bit的转换，即每个时钟沿输出4-bit数据。
第8、请参阅图5，为接收时钟域变换器的输入输出时序图。该模块将STM-1信号由38.88M时钟域转换到19.44M时钟域。转换的方法是，使用异步FIFO，写入时钟为38.88M，每个时钟沿写入4-bit数据；读出时钟为19.44M，每个时钟沿读出8-bit数据。将此数据送入STM-1帧收发器，进行后续的帧解析。
本发明实现了如下功能：本发明能够实现如下功能：(1)本光接口装置可以独立自成模块。通过对STM-4信号的处理，完成了STM-1信号的采样。克服了Transceiver的采样频率不支持STM-1的缺点，将SDH多种速率的光接口归一化。(2)本装置具有一定的容错能力。在对STM-4采样的过程中，能够克服边界抖动产生的误码，增强采样的稳定性。
综上所述，显然，本领域的从业人员可以对本发明进行改动和变型而不脱离本发明的精神和范围。凡基于上述思路的创作和设计，都应属于本发明所公开的范围。
Claims (10)
1.一种利用过采样方法实现STM-1的SDH光接口装置，其特征在于，该装置包括STM-1帧收发器、发送时钟域变换器、发送数据位宽变换器、STM-4光接口模块、时钟分频器、接收过采样器和接收时钟域变换器；
所述的STM-1帧收发器的输出信号依次经发送时钟域变换器和发送数据位宽变换器后连接STM-4光接口模块输入端；STM-4光接口模块接收下来的信号依次经接收过采样器和接收时钟域变换器连接进入STM-1帧收发器的输入端；STM-4光接口模块锁定的发送时钟与发送数据位宽变换器和发送时钟域变换器相连，同时经过时钟分频器，分别输出至发送时钟域变换器和STM-1帧收发器；STM-4光接口模块恢复的接收时钟与接收过采样器和接收时钟域变换器相连，同时经过时钟分频器输出至接收时钟域变换器和STM-1帧收发器。
2.如权利要求1所述的装置，其特征在于所述的时钟分频器包括发送时钟分频器和接收时钟分频器；所述的接收过采样器包括接收比特解析器、接收定界符解析器和接收过采样解析器。
3.一种利用权利要求1所述装置实现STM-1的SDH光接口的方法，所述方法包括如下步骤：
第1、基于STM-1帧收发器，在19.44M时钟频率下生成STM-1帧，每个时钟沿产生8-bit数据；
第2、基于发送时钟域变换器，将STM-1帧转换到38.88M时钟速率下，每两个时钟沿对应8-bit数据；
第3、为了满足STM-4接口速率，在发送数据位宽变换器中将每1-bit数据复制为相同4-bit数据，送至STM-4光接口模块；
第4、STM-4光接口模块与内部模块的发送通路工作在38.88M时钟频率下，每个时钟沿对应16-bit数据，STM-4光接口模块与内部模块的接收通路工作在38.88M时钟频率下，每个时钟沿对应16-bit数据；
第5、基于接收过采样器，工作在38.88M时钟频率下，对光接口输出的STM-4信号进行过采样解析，得到STM-1信号，每个时钟沿对应4-bit数据；
第6、基于接收时钟域变换器，将STM-1信号转换到19.44M时钟频率下，每个时钟沿对应8-bit数据，输出信号进入STM-1帧收发器；
第7、基于时钟分频器，将STM-4光接口输出的38.88M发送时钟和从线路上恢复的38.88M接收时钟进行二分频，满足STM-1帧收发器的使用要求。
4.如权利要求3所述的方法，其特征在于第1步中得到19.44M时钟的方法如下：利用Xilinx FPGA中提供的Transceiver IP核SerDes模块外接本地参考时钟，并配置该模块为OC-48模式，则可利用该模块内部的锁相环得到19.44M时钟频率并输出。
5.如权利要求3所述的方法，其特征在于第2步中得到的38.88M时钟为与第1步中的19.44M时钟同源的时钟。
6.如权利要求3所述的方法，其特征在于第2步中得到38.88M时钟频率下的数据的方法如下：使用异步FIFO，写入时钟为19.44M，每个时钟沿对应8-bit数据，读出时钟为38.88M，每两个时钟沿读出8-bit数据。
7.如权利要求3所述的方法，其特征在于第3步中得到STM-4信号的方法如下：在第2步得到的STM-1帧，每两个38.88M时钟对应8-bit数据；本模块工作在38.88M频率下，每个时钟沿将4-bit数据中的每bit数据依次复制四份，则每个时钟沿最终对应16-bit数据，生成STM-4信号。
8.如权利要求3所述的方法，其特征在于第5步中对信号进行过采样解析的方法如下：STM-4光接口的接收时钟为38.88M，每个时钟沿对应16-bit采样数据，因此对STM-1信号而言，每1-bit数据都被采样了4次；STM-4光接口接收下来的数据，应为4个“0”、4个“1”为一组，随机出现的数据；接收过采样器中的接收比特解析器进行相同4-bit数据的对齐，接收定界符解析器用来确定STM-1的帧头位置，接收过采样解析器将相同的4-bit数据进行4-bit到1-bit的转换。
9.如权利要求8所述的方法，其特征在于所述的接收比特解析器对数据进行对齐时，可容忍在对每1-bit STM-1数据进行过采样的边界处，即每相同4个“0”中的第1、第4个“0”和每相同4个“1”中的第1、第4个“1”处，有采样误码；接收比特解析器能够对误码进行修复并输出。
10.如权利要求3所述的方法，其特征在于第6步所述得到19.44M的STM-1信号的方法为：使用异步FIFO，写入时钟为38.88M，每个时钟沿对应4-bit数据，读出时钟为19.44M，每个时钟沿读出8-bit数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610541821.5A CN106209292B (zh) | 2016-07-11 | 2016-07-11 | 一种利用过采样方法实现stm-1的sdh光接口的方法与装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610541821.5A CN106209292B (zh) | 2016-07-11 | 2016-07-11 | 一种利用过采样方法实现stm-1的sdh光接口的方法与装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106209292A CN106209292A (zh) | 2016-12-07 |
| CN106209292B true CN106209292B (zh) | 2018-05-11 |
Family
ID=57476225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610541821.5A Active CN106209292B (zh) | 2016-07-11 | 2016-07-11 | 一种利用过采样方法实现stm-1的sdh光接口的方法与装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106209292B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108121675A (zh) * | 2017-12-04 | 2018-06-05 | 北京信而泰科技股份有限公司 | 不同时钟域间的时间戳同步方法和装置 |
| CN109120369B (zh) * | 2018-11-23 | 2019-03-05 | 湖南有马信息技术有限公司 | 一种sdh数据处理方法、***及相关装置 |
| CN111385065B (zh) * | 2020-05-29 | 2020-09-11 | 湖南戎腾网络科技有限公司 | 一种接口速率自适应装置及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1968063A (zh) * | 2006-10-26 | 2007-05-23 | 华为技术有限公司 | 一种实现时钟恢复的方法及装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330328B (zh) * | 2008-07-24 | 2012-07-04 | 中兴通讯股份有限公司 | 多种速率光接口的实现方法和装置 |
| US8923347B2 (en) * | 2010-04-27 | 2014-12-30 | Transmode Systems Ab | Data transmission involving multiplexing and demultiplexing of embedded clock signals |
-
2016
- 2016-07-11 CN CN201610541821.5A patent/CN106209292B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1968063A (zh) * | 2006-10-26 | 2007-05-23 | 华为技术有限公司 | 一种实现时钟恢复的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106209292A (zh) | 2016-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11296709B2 (en) | Cross-clock-domain processing circuit | |
| US10447463B2 (en) | Device and method for ultra-low latency communication | |
| CN109947681B (zh) | 串化/解串器及高速接口协议交换芯片 | |
| EP1388975B1 (en) | System and method for data transition control in a multirate communication system | |
| US8446978B2 (en) | Communication system | |
| CN106209292B (zh) | 一种利用过采样方法实现stm-1的sdh光接口的方法与装置 | |
| CN104993982A (zh) | 一种fpga芯片内置phy收发器功能的以太网实现*** | |
| CN111193891A (zh) | 一种基于FPGA的Camera Link数据接收***及传输方法 | |
| CN113572486B (zh) | 具有低速SerDes接口的发送器、接收器及其电路设计方法 | |
| CN107171728A (zh) | 1b4b与曼彻斯特编码的正向、反向传输方法及装置、*** | |
| US20040228396A1 (en) | Modular, jitter-tolerant data acquisition and processing systems | |
| CN108322483A (zh) | 一种基于jesd204b协议的接收端电路的实现方法 | |
| CN115278143A (zh) | 一种基于fpga实现cml数字视频接口的方法 | |
| CN113934667A (zh) | 一种基于fpga逻辑资源延时的过采样异步通信方法 | |
| CN112543158A (zh) | 64B/66B转换的serdes架构 | |
| CN116955262A (zh) | 一种基于fpga的8b/10b编解码的ip核 | |
| CN101026448A (zh) | 一种同步通信***时钟再生方法及*** | |
| CN112865886B (zh) | 一种基于fpga实现fc通讯速率检测的方法 | |
| US20100316068A1 (en) | Transport Over an Asynchronous XAUI-like Interface | |
| US7486121B2 (en) | System and method for generating two effective frequencies using a single clock | |
| CN116208173A (zh) | 高速串行接口无时钟线应用下的并行化解码装置及方法 | |
| WO2022266959A1 (zh) | 一种芯片测试电路和方法 | |
| US20020095541A1 (en) | Architecture for advanced serial link between two cards | |
| CN109274607B (zh) | 一种百/千兆自适应光以太网物理层实现电路 | |
| CN108449154B (zh) | 一种用于同步网络环网的时钟***和时钟自愈方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 300392 Tianjin city Xiqing Binhai New District Huayuan Industrial Zone (outer ring) three Hai Tai Road No. 8 innovation Patentee after: Tianjin Deli Instrument Equipment Co., Ltd. Address before: 300392 Tianjin city Xiqing Binhai New District Huayuan Industrial Zone (outer ring) three Hai Tai Road No. 8 innovation Patentee before: Deli Electronic Instrument Co., Ltd., Tianjin City |
|
| CP01 | Change in the name or title of a patent holder |