JP2013504203A - プラズマ処理システム内でプラズマ閉じ込めを操作するための装置およびその方法 - Google Patents

プラズマ処理システム内でプラズマ閉じ込めを操作するための装置およびその方法 Download PDF

Info

Publication number
JP2013504203A
JP2013504203A JP2012527918A JP2012527918A JP2013504203A JP 2013504203 A JP2013504203 A JP 2013504203A JP 2012527918 A JP2012527918 A JP 2012527918A JP 2012527918 A JP2012527918 A JP 2012527918A JP 2013504203 A JP2013504203 A JP 2013504203A
Authority
JP
Japan
Prior art keywords
substrate
plasma
upper electrode
processing chamber
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012527918A
Other languages
English (en)
Other versions
JP5788388B2 (ja
Inventor
ジュコ・エラー・ワイ．
シン・ノインゴー
キム・ユンサン
ベイリー・アンドリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2013504203A publication Critical patent/JP2013504203A/ja
Application granted granted Critical
Publication of JP5788388B2 publication Critical patent/JP5788388B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】
【解決手段】処理チャンバ内でプラズマ処理中にベベルエッチング速度を制御するための装置が開示されている。その装置は、電源およびガス分配システムを備える。装置は、さらに、下側電極を備え、下側電極は、基板を支持するように少なくとも構成される。装置は、さらに、基板より上方に配置された上側リング電極と、基板より下方に配置された下側リング電極とを備える。装置は、さらに、上側リング電極に結合され、基板の上側エッジの少なくとも一部をエッチングするために利用可能なプラズマの量を制御するために、上側リング電極を通して流れる電流を制御するよう少なくとも構成された第１の整合装置を備える。装置は、さらに、基板の下側エッジの少なくとも一部を少なくともエッチングするために利用可能なプラズマの量を制御するために、下側リング電極を通して流れる電流を制御するよう構成された第２の整合装置を備える。
【選択図】図１

Description

技術の進歩は、電子産業の成長をもたらした。電子機器への世界的に高まる需要を満たすためには、数百万の半導体デバイスが必要である。半導体デバイスは、通常、単一の処理された基板から切り出されたダイから製造される。
基板処理のために、ガス混合物（例えば、エッチャントガス混合物）が処理チャンバに流れ込み、高周波（ＲＦ）電力によって励起されて、イオンエネルギクラウド（すなわち、プラズマ）を形成する。次いで、プラズマは、半導体デバイスを形成するために基板をエッチングするために利用されうる。多くの場合、エッチング速度（レート）は、基板のエッジで高くなりうることがわかっている。基板のエッジでは、所与の体積のエッチャントに対してエッチングされうる基板表面積が小さいため、基板のエッジでは、通常、エッチング速度が高くなり、それによって基板の不均一性につながると理論化されている。
上述のように、中央よりも基板のエッジで利用可能なエッチャントが多くなるため、基板上に形成されるプラズマが不均一になりうる。欠陥のある半導体デバイスを製造する可能性を低減するには、基板にわたって一貫したエッチング速度を保証するために、基板処理中のプラズマの均一性が望まれるため、ほとんどの基板処理の焦点は、プラズマの均一性がより一貫して観察される基板のバルク領域（すなわち、基板のエッジから離れた領域）に向けられてきた。結果として、基板のエッジ周辺の領域は、一部の製造業者が、この無駄を製造コストと見なしたため廃棄されてきた。
今日の競争市場において、無駄を最小化しつつ基板を高品質の半導体デバイスに処理することが、製造業者に競争力を与えうる。無駄を削減する方法の１つは、処理される基板の実装可能面積（ｒｅａｌ ｅｓｔａｔｅ）を最大化し、この実装可能面積をできる限り多く利用して高品質の半導体デバイスを製造する方法である。欠陥のある半導体デバイスの数を最小化しつつ基板の実装可能面積の利用を最大化することができれば、大きい基板を処理できるプラズマ処理システムを利用する製造業者にとって特に有利である。
概して、大きい基板を処理できる処理システムを用いれば、より小さいサイズの基板しか処理できない処理システムと比べて、マシンの稼働時間単位当たりに生産される半導体デバイスの数が多くなりうる。しかしながら、製造業者が、大きいサイズの基板のエッジ周辺の領域を処理して、許容可能な半導体デバイスを製造することができなければ、大きいサイズの基板が大きい直径を有することから大きい周辺領域を有する傾向にあることを考慮すると、製造業者が経験する収入の低下が大きくなりうる。
したがって、基板のエッジにおける基板処理を改善するためにプラズマ閉じ込めを操作するための装置が望まれる。
本発明は、一実施形態では、プラズマ処理システムの処理チャンバ内でプラズマ処理中にベベルエッチング速度を制御するための装置に関する。その装置は、電源およびガス分配システムを備える。装置は、さらに、下側電極を備え、下側電極は、プラズマ処理中に基板を支持するように少なくとも構成される。装置は、さらに、基板より上方に配置された上側リング電極と、基板より下方に配置された下側リング電極とを備える。装置は、さらに、第１の整合装置を備えており、第１の整合装置は、上側リング電極に結合される。第１の整合装置は、基板の上側エッジの少なくとも一部をエッチングするために利用可能なプラズマの量を制御するために、上側リング電極を通して流れる電流を制御するよう少なくとも構成される。装置は、さらに、第２の整合装置を備えており、第２の整合装置は、基板の下側エッジの少なくとも一部を少なくともエッチングするために利用可能なプラズマの量を制御するために、下側リング電極を通して流れる電流を制御するよう構成される。
上述の発明の概要は、本明細書に開示された本発明の多くの実施形態の内の１つのみに関するものであり、特許請求の範囲に記載される本発明の範囲を限定する意図はない。添付の図面を参照しつつ行う本発明の詳細な説明において、本発明の上述の特徴およびその他の特徴を詳述する。
添付の図面では、限定ではなく例示を目的として本発明を図示する。なお、これらの添付図面においては、同様の構成要素には同様の符号が付されている。
本発明の一実施形態において、プラズマ閉じ込めを管理するための１組の整合装置を備えたベベル処理チャンバを示す概略断面図。
本発明の実施形態において、ベベルプラズマチャンバ内でプラズマ閉じ込めを管理するための方法を示す図。 本発明の実施形態において、ベベルプラズマチャンバ内でプラズマ閉じ込めを管理するための方法を示す図。 本発明の実施形態において、ベベルプラズマチャンバ内でプラズマ閉じ込めを管理するための方法を示す図。 本発明の実施形態において、ベベルプラズマチャンバ内でプラズマ閉じ込めを管理するための方法を示す図。
以下では、添付図面に例示されたいくつかの実施形態を参照しつつ、本発明の詳細な説明を行う。以下の説明では、本発明の完全な理解を促すために、数多くの具体的な詳細事項が示されている。しかしながら、当業者にとって明らかなように、本発明は、これらの具体的な詳細事項の一部または全てがなくとも実施することが可能である。また、本発明が不必要に不明瞭となるのを避けるため、周知の処理工程および／または構造については、詳細な説明を省略した。
以下では、方法および技術を含め、様々な実施形態について説明する。本発明は、本発明の技術の実施形態を実行するためのコンピュータ読み取り可能な命令を格納するコンピュータ読み取り可能な媒体を含む製品も含みうることに留意されたい。コンピュータ読み取り可能な媒体としては、例えば、コンピュータ読み取り可能な暗号を格納するための半導体、磁気、光磁気、光学、または、その他の形態のコンピュータ読み取り可能な媒体が挙げられる。さらに、本発明は、本発明の実施形態を実施するための装置も含んでよい。かかる装置は、本発明の実施形態に関するタスクを実行するために、専用および／またはプログラム可能な回路を備えてよい。かかる装置の例は、汎用コンピュータおよび／または適切にプログラムされた専用コンピュータデバイスを含み、本発明の実施形態に関する様々なタスクに適合したコンピュータ／コンピュータデバイスおよび専用／プログラム可能回路を組み合わせたものを含んでもよい。
上述したように、基板を半導体デバイスにエッチングするために、プラズマが用いられる。一般に、適切な組み合わせのガス（例えば、Ｃ4Ｆ8、Ｃ4Ｆ6、ＣＨＦ3、ＣＨ2Ｆ3、ＣＦ4、ＣＨ3Ｆ、Ｃ2Ｆ4、Ｎ2、Ｏ2、Ａｒ、Ｘｅ、Ｈｅ、Ｈ2、ＮＨ3、ＳＦ6、ＢＣｌ3、Ｃｌ2などのエッチャントガス）が、ガス分配システムから流入口を通してプラズマ処理システムの処理チャンバ内に流される。これらのガスは、処理チャンバ内でプラズマを点火するためにＲＦ電力と相互作用しうる。次いで、プラズマは、基板の露出領域をエッチングするために用いられてよい。
上述のエッジにおける高いエッチング速度により、プラズマの不均一性が生じうる。本明細書に述べるように、均一性とは、基板表面にわたってエッチング速度が一貫していることを指す。許容可能な均一性がないと、基板全体の処理は、過度のエッチングにより、特に基板のエッジ周辺の領域に形成されたデバイスに関して、欠陥のある半導体デバイスにつながりうる。
しかしながら、今日のコスト意識の高い状況において、製造業者は、基板の歩留まりを最大化する方法を探している。近年、基板のエッジ周辺の領域を廃棄物として処分する代わりに、異なるレシピを用いて基板を処理することを可能にする技術が開発されてきた。一例では、基板全体を一つのレシピにさらす代わりに、処理されていない基板の領域を被覆して、非露出領域のエッチングを防止する。非露出領域は、将来の処理に利用できる。
基板のエッジ周辺の領域をエッチングするために、ベベルエッチング（基板のエッジのためのエッチング）を実行するための技術が開発されてきた。１つの一般的な技術は、誘電体セラミックの利用を含む。プラズマがエッチング速度を決定するので、プラズマの制御が、エッチング速度の制御につながる。すなわち、形成されているプラズマを操作することにより、処理レシピによって必要とされる所望の１または複数のエッチング速度を達成できる。一例では、基板処理中に形成されているプラズマを操作するために、（基板のエッジに向かって）基板の上方および／または下方に誘電体セラミックが配置されてよい。一例では、異なる処理キット（各処理キットが特定の形状および材料のセラミックを有してよい）が、基板処理中にレシピが必要としうる異なるエッチング速度を実現するために用いられてよい。
プラズマを制御するための別の方法は、ＲＦ電流を操作することによる方法である。換言すると、プラズマはＲＦ電流でガスを衝突させることによって生成されるので、プラズマの均一性は、ＲＦ電流路を制御することによって制御できる。当業者であれば、ＲＦ電力が処理チャンバ内の電極の内の１または複数に供給されうることがわかる。プラズマは、通常、電極付近に形成される。本発明の一態様において、発明者は、電極を通るＲＦ電流路を制御するために整合装置を用いることにより、所望の１または複数のエッチング速度を達成するためにプラズマを操作することを可能にしうると認識した。
本発明の実施形態によると、処理チャンバ内でプラズマを制御するための装置および方法が提供される。本発明の実施形態は、１組の整合装置を用いてＲＦ電流路を方向付ける工程を含む。本発明の実施形態は、さらに、所望のエッチング速度のプラズマを生成するために基板処理中にＲＦ電流の流れを操作する方法を含む。本発明の実施形態は、さらに、チャンバコンディショニング（チャンバクリーニングなど）を実行するために、ＲＦ電流の流れを操作する方法を含む。
本明細書では、一例として容量結合処理システムを用いて、様々な実施形態が記載されうる。しかしながら、本発明は、容量結合処理システムに限定されず、誘導結合処理システムに適用されてもよい。したがって、記載事項は例であり、本発明は提示された例に限定されない。
本発明の一実施形態では、ＲＦ電流路を方向付けることによって、処理中に形成されるプラズマを操作するための装置が提供される。当業者であれば、プラズマが２つの電極間の領域で形成される傾向にあることがわかる。一例において、容量結合処理システムにおけるプラズマは、通常、接地された上側電極と下側電極（例えば、静電チャック）との間に生成される。この領域に形成されたプラズマは、通常、下側電極の上に配置された基板をエッチングするために用いられる。この領域に形成されたプラズマは、通常、（基板のエッジから離れた領域である）基板の表面の大部分をエッチングするために用いられてきた。
しかしながら、ベベルエッチング中には、上側および下側電極の間に形成されたプラズマは、ベベル領域ではなく基板の中央領域をエッチングするため望ましくない。本発明の一態様において、発明者は、整合装置を上側電極に結合することによって、上側および下側電極の間の領域におけるプラズマ形成を防止するようにＲＦ電流路を操作できることを認識した。換言すると、プラズマ形成を防止するために、接地された上側電極が、浮遊電極に変更される。上側電極を浮遊させるために、一実施形態では、整合装置内のインダクタおよびコンデンサが、処理チャンバの動作周波数と並列共振するように調整されてよい。
上側および下側電極に加えて、エッジのエッチングを実行できる処理チャンバ（ベベル処理チャンバなど）は、さらに、２つのさらなる電極を備えてもよい。上側リング電極（すなわち、上側拡張電極）が、基板の上方に配置される。下側リング電極（すなわち、下側拡張電極）が、基板の下方に配置される。両方の電極は、基板のエッジ付近に配置される。結果として、これらの２つの電極付近に形成されたプラズマを用いて、基板のエッジをエッチングすることができる。
一実施形態では、基板のエッジ付近に形成されたプラズマのエッチング速度を制御するために、１組の整合装置が用いられてよい。したがって、セラミック処理キットを交換する必要なく所望の１または複数のエッチング速度を実現するために、ＲＦ電流路が１組の整合装置を通して操作されてよい。一実施形態において、１組の整合装置は、上側整合装置を含んでよく、上側整合装置は、基板の上側エッジ付近に形成されうるプラズマを操作するために上側リング電極に結合されてよい。同様に、基板の下側エッジ付近に形成されうるプラズマを制御するために、下側整合装置が下側リング電極に結合されてよい。
一例において、基板の上側エッジ上のエッチングを最小化するために、ＲＦ上側整合装置は、処理チャンバの動作周波数と並列共振するように設定されてよい。ただし、エッチング速度を最大化するために、ＲＦ上側整合装置は、直列共振に設定されてもよい。特定のエッチング速度にプラズマを調整するために、ＲＦ電流の共振は、処理チャンバの動作周波数でオフセットされてよい。上記からわかるように、下側整合装置は、基板の下側エッジのエッチング速度を制御するために同様に操作できる。したがって、１または複数の整合装置を調整することによって、所望の１または複数のエッチング速度が生成されうる。
本発明の特長および利点は、図面と以下の説明を参照すれば、よりよく理解できる。
図１は、本発明の一実施形態において、プラズマ閉じ込めを管理するための１組の整合装置を備えたベベル処理チャンバ１００を示す概略断面図である。ベベル処理チャンバ１００は、処理中に基板１０４を支持するための下側電極１０２（例えば、静電チャック）を備えてよい。基板処理中、ＲＦ電源１２８からの電力が、下側電極１０２を通してベベル処理チャンバ１００内に流れ、プラズマを形成するためにガス混合物（図示せず）と相互作用しうる。ＲＦ電源１２８および下側電極１０２の間には、整合回路１２０が配置されており、ＲＦ電流がベベル処理チャンバ１００に流れ込んだ時の反射電力を最小化するために用いられてよい。プラズマは、基板１０４を処理（例えば、エッチング）するために用いられてよい。
当業者であれば、プラズマが、上側電極１０６および下側電極１０２の間の領域に形成されうることがわかる。この領域に形成されたプラズマは、通常、基板のエッジから離れた基板の表面領域を処理するために用いられる。しかしながら、基板１０４のエッジに向かって存在しうる電位差によって、プラズマによるエッジでのエッチング速度は、通常、基板の中央に対するエッチング速度よりも高いため、この領域に形成されたプラズマは、通常、基板のエッジに対する基板処理に寄与しない。換言すると、プラズマは、基板の中央から離れるほど濃度が低くなる傾向にある。結果として、不均一のプラズマが形成されることにより、欠陥のある半導体デバイスが製造されうる。
上側電極１０６および下側電極１０２の間の領域におけるプラズマの成長を最小化する１つの方法は、上側電極１０６を、ＲＦ電流が最も通りにくいＲＦ路にする方法である。従来技術において、上側電極１０６は、通常、基板処理のためにプラズマを形成することを可能にするために接地される。したがって、プラズマ成長を最小化するために、処理チャンバ１００内の上側電極１０６は、浮遊状態に設定される。一実施形態において、整合装置１２２は、上側電極１０６を通して流れる電流の量を制御するために用いられてよい。一例では、上側電極１０６を浮遊させるために、スイッチ１３０が閉じられてよく、並列のインダクタ１４０およびコンデンサ１４２が、ベベル処理チャンバ１００の動作周波数と並列共振に調整されてよい。したがって、上側電極１０６および下側電極１０２の間の領域にＲＦ電流が流れることがなく、プラズマの形成が防止されうる。
上側電極１０６および下側電極１０２に加えて、ベベル処理チャンバ１００は、さらに、上側リング電極（上側拡張電極１０８）および下側リング電極（下側拡張電極１１０）を備えてよい。上側拡張電極は、基板１０４よりも上に配置され、下側拡張電極１１０は、基板１０４よりも下に配置される。両電極は、基板１０４のエッジ付近に配置される。上側電極１０６付近の領域と同様に、プラズマ１１２も、上側拡張電極および／または下側拡張電極１１０の近くで形成されうる。ここで形成されたプラズマは、基板のエッジをエッチングするために用いられてよい。
プラズマを操作して所望のエッチング速度を実現するために、従来技術は、セラミック処理キットを利用してきた。各処理キットは、特定の形状および／または材料のセラミックを備えてよい。一例では、セラミック１１４および／または１１６の構成を変更することによって、プラズマ１１２は、処理レシピによって必要とされる所望のエッチング速度を実現するよう操作されうる。セラミックを変更する必要なく、一実施形態では、１組の整合装置を用いて、処理チャンバに供給される電力量を制御することができる。換言すると、処理チャンバへの電力量を調節することによって、電流を調節することが可能であり、それにより、均一なプラズマを生成するようにプラズマ１１２の密度を操作し、ひいては、基板処理中にエッチング速度を制御する。
一実施形態において、上側拡張電極を通して流れるＲＦ電流を制御するために、整合装置１２４が上側拡張電極に結合されてよい。整合装置１２４は、可変コンデンサ１５４およびインダクタ１５２と直列のインダクタ１５０を備えてよい。整合装置を調節することによって、ＲＦ電流が修正されうる。一例では、インダクタ１５０およびコンデンサ１５４を互いにオフセットするように調整することによって、所望のエッチング速度で均一なプラズマを生成するように、ＲＦ電流を制御することができる。結果として、基板１０４の上側エッジは、処理レシピに従って処理されうる。
同様に、一実施形態において、下側拡張電極１１０を通して流れるＲＦ電流を制御するために、整合装置１２６が下側拡張電極１１０に結合されてよい。整合装置１２６は、可変コンデンサ１６４および第２のインダクタ１６２と直列のインダクタ１６０を備えてよい。下側拡張電極１１０を通して流れるＲＦ電流を調節するために、整合装置１２６が調節されてよい。一例では、可変コンデンサ１６４に対するインダクタ１６０の共振をオフセットすることによって、プラズマ閉じ込めを操作することができる。
図１からわかるように、整合装置は、ＲＦ電流路の方向を変えるために用いられてよい。ＲＦ電流の流れを制御することによって、プラズマの形成が、処理チャンバの特定の領域に向かって方向付けられうる。さらに、１または複数の整合装置を調節することによって、基板処理のためのレシピ指針を満たすように、特定の１または複数のエッチング速度を実現できる。
図２Ａ、図２Ｂ、図２Ｃ、および、図２Ｄは、本発明の実施形態において、ベベルプラズマチャンバ内でプラズマ閉じ込めを管理するための方法を示す。図２Ａ、図２Ｂ、図２Ｃ、および、図２Ｄは、図１に関連して説明される。
第１の工程２００で、基板が処理チャンバ内にロードされる。基板をロードする前に、下側電極は、処理のために基板を受け入れるよう準備される。一例では、下側電極１０２上の持ち上げピンが、入ってくる基板１０４を受け入れるのに備えて持ち上げられてよい。
下側電極１０２が準備されると、基板は処理チャンバ内に移動される。一例では、ロボットアームが、ベベル処理チャンバ１００内に基板１０４を移動してよい。基板１０４の配置が済むと、持ち上げピンは、処理位置に下げられてよく、それにより、基板１０４は下側電極１０２に固定される。
次の工程２１０で、上側電極へのＲＦ電流路を最も望ましくない電流路にするように、整合装置が調整される。上述のように、従来技術の上側電極は、通常、接地へのＲＦ路を有する。結果として、プラズマは、上側電極１０６および基板１０４の間の領域で形成される傾向にある。
図２Ｂを参照すると、プラズマがこの領域で形成される可能性を最小化するために、一実施形態において、拡張部１１８および基板１０４の間のギャップが最小になる（ただし接触しない）ように、上側電極１０６の拡張部１１８が下げられてよい（工程２１２）。一実施形態では、ギャップは約０．３５ｍｍであり、それにより、かかる微小な領域でプラズマが形成される可能性が最小化される。
追加的または代替的に、上側電極１０６を浮遊させることによって、接地へのＲＦ電流路が排除されてもよい（工程２１４）。一実施形態において、上側電極１０６を浮遊させることは、整合装置１２２を調整することを含んでよい。一例では、スイッチ１３０が閉じられてよく、インダクタ１４０およびコンデンサ１４２がベベルプラズマチャンバ１００の動作周波数と並列共振に調整されてよい。したがって、上側電極１０６および基板１０４の間のギャップを最小化することによって、および／または、上側電極１０６を浮遊させることによって、上側電極および基板の間の領域内でのプラズマ形成が防止されうる。
図２Ａに戻ると、次の工程２２０で、上側拡張電極および／または下側拡張電極１１０を通して流れるＲＦ電流路を調節することによって、１または複数のエッチング速度が操作されてよい。一実施形態において、基板１０４のエッジ付近で上側拡張電極および下側拡張電極１１０の間に形成されたプラズマは、整合装置１２４および／または整合装置１２６を操作することによって制御されてよい。
図２Ｃを参照すると、上側拡張電極から接地へのＲＦ電流路を形成するために、スイッチ１３４が開かれて短絡が形成されてよい（工程２２２）。最大のエッチング速度を達成するために、インダクタ１５２およびコンデンサ１５４が、動作周波数で直列共振してよい。しかしながら、エッチング速度を制御するために、インダクタ１５２およびコンデンサ１５４が処理チャンバの動作周波数と共振するように、コンデンサ１５４に対してインダクタ１５２をオフセットすることによって、調整が行われてよい。換言すると、所与のエッチング速度で均一なプラズマを生成するために、整合装置１２４内のインダクタおよび／またはコンデンサが調整される必要がありうる。整合装置１２４を調節することによって、基板１１２の上側エッジに対するエッチングを制御できる。
同様に、基板１１２の下側エッジに対するエッチングが、整合装置１２６を調整することによって制御されてよい（工程２２４）。スイッチ１３４と同様に、下側拡張電極１１０から接地へのＲＦ電流路を形成するために、スイッチ１３６が開かれる。最大のエッチング速度を得るために、インダクタ１６２およびコンデンサ１６４が、ベベル処理チャンバ１００の動作周波数で直列共振する。処理レシピが必要とする所望のエッチング速度を実現するようにプラズマ１１２を制御するために、ＲＦ整合装置を用いて、コンデンサ１６４に対してインダクタ１６２をオフセットすることによって共振を調整してよい。
図２Ａに戻り、所望のエッチング速度が設定されると、次の工程２３０で、基板に対してエッチングが開始されてよい。
次の工程２４０で、基板処理の終了後に、放電が実行される。
図２Ｄを参照すると、エッチングの完了後に、プラズマが停止される（工程２４２）。
プラズマが停止されると、ベベル処理チャンバ１００から基板１１２を取り出す準備が行われる。
最初に、上側電極は、プラズマを形成するのに十分な大きさのギャップを形成するために、基板から離れるように移動される（工程２４４）。一実施形態では、上側電極１０６の拡張部１１８と基板１０４との間のギャップが拡大される。一実施形態において、ギャップは、約１９ｍｍである。
次いで（工程２４６）、ＲＦ整合装置１２２は、上側電極１０６から接地へのＲＦ電流路を形成するように操作される。一例では、スイッチ１３０がオフにされ、スイッチ１３２がオンにされる。一実施形態において、放電の量は、可変抵抗器（Ｒ１）によって制御される。
工程２４８で、イオン衝撃を低減するために圧力が増大され、これにより、生成されているプラズマがエッチングを実行する可能性を最小化する。一実施形態では、圧力の大きさは、基板処理中の約４０パーセントであってよい。一実施形態において、プラズマを形成するために用いられるガスは、非エッチングガスである。別の実施形態では、処理チャンバに投入される電力量が、放電を実行できる最小電力のプラズマ（ただし、基板をエッチングすることはできない）を生成するのに十分であるように、ＲＦ電源１２８が低下される。一実施形態において、ＲＦ電源１２８は、約５０ワットに設定される。
工程２５０で、基板および／または下側電極上で放電が起こる。一実施形態では、放電期間は約５秒である。
図２Ａに戻ると、放電の実行後、基板が取り出される（工程２６０）。基板を取り出す前に、プラズマは停止される。次いで、処理チャンバから圧力が抜かれる。最終的に、持ち上げピンが上げられて、基板が処理チャンバから取り出される。
有利なことに、上述の整合装置は、ウエハレス自動洗浄を実行する際にも利用できる。当業者であれば、一貫したプラズマ処理結果を保証するために、基板がチャンバ内にない状態で処理チャンバが洗浄されうることを知っている。一例では、例えば、各基板の処理の合間に、チャンバコンディショニングが実行されてよい。換言すると、チャンバコンディショニングを実行することによって、処理チャンバは洗浄され、別の基板の処理前に既知の状態にリセットされる。したがって、チャンバコンディショニングを実行する処理は、処理チャンバの表面（例えば、壁面）に蒸着した副生成物（ポリマ蒸着物など）を除去することを可能にする。
一実施形態において、整合装置１２２は、べべル処理チャンバ内でウエハレス洗浄処理を実行するために用いられてよい。一実施形態では、スイッチ１３０およびスイッチ１３２の両方がオンにされ、それによって、上側電極１０６から接地へのＲＦ路が形成される。結果として、上側電極１０６および下側電極１０２の間に、プラズマが形成される。形成されたプラズマは、処理チャンバ内に残った副生成物を除去するために用いられてよい。したがって、整合装置１２２を調節することによって、ウエハレスチャンバ洗浄を速やかに実行できる。
上述の説明からわかるように、本発明の１または複数の実施形態は、ベベル処理チャンバ内でプラズマ閉じ込めを実行するための装置および方法を提供する。１または複数の整合装置を調節することによって、プラズマが基板のエッジ付近に形成されるように、ＲＦ路を方向付けることができる。１または複数のインダクタ／コンデンサを調整することによって、レシピに必要な所望のエッチング速度を実現することができる。したがって、プラズマ均一性を制御するのにさらなる構成要素が必要ないため、所有コストが削減される。その結果として、本明細書に記載した装置および方法は、基板の歩留まりを高めるための別の安価な方法を提供するものである。
以上、いくつかの好ましい実施形態を参照しつつ本発明を説明したが、本発明の範囲内で、種々の代替物、置換物、および、等価物が可能である。本明細書では様々な例を提供したが、これらの例は、例示を目的としたものであり、本発明を限定するものではない。
また、発明の名称および発明の概要は、便宜上、本明細書で提供されているものであり、特許請求の範囲を解釈するために用いられるべきものではない。さらに、要約書は、非常に簡潔に書かれており、便宜上提供されているものであるため、特許請求の範囲に記載された発明全体を解釈または限定するために用いられるべきではない。「セット（組）」という用語が用いられている場合には、かかる用語は、一般的に理解される数学的な意味を持ち、０、１、または、２以上の要素を網羅するよう意図されている。また、本発明の方法および装置を実施する他の態様が数多く存在することにも注意されたい。したがって、以下に示す特許請求の範囲は、本発明の真の趣旨および範囲内に含まれる代替物、置換物、および、等価物の全てを網羅するものとして解釈される。

Claims (20)

  1. プラズマ処理システムの処理チャンバ内でプラズマ処理中にベベルエッチング速度を制御するための装置であって、
    電源と、
    ガス分配システムと、
    前記プラズマ処理中に基板を支持するよう少なくとも構成された下側電極と、
    前記基板より上方に配置された上側リング電極と、
    前記基板より下方に配置された下側リング電極と、
    第１の整合装置であって、前記上側リング電極に結合され、前記基板の上側エッジの少なくとも一部をエッチングするために利用可能なプラズマの量を制御するために、前記上側リング電極を通して流れる電流を制御するよう少なくとも構成された第１の整合装置と、
    第２の整合装置であって、前記基板の下側エッジの少なくとも一部を少なくともエッチングするために利用可能なプラズマの量を制御するために、前記下側リング電極を通して流れる前記電流を制御するよう構成された第２の整合装置と
    を備える装置。
  2. 請求項１に記載の装置であって、さらに、
    前記基板の真上に配置された上側電極と、
    第３の整合装置であって、前記上側電極に結合され、前記上側電極を接地状態から浮遊状態に変化させることにより前記上側電極および前記下側電極の間のプラズマ形成を最小化するために、前記上側電極を通して流れる前記電流を制御するよう構成された第３の整合装置と
    を備える装置。
  3. 請求項２に記載の装置であって、前記第３の整合装置は、少なくとも、スイッチ、インダクタ、および、コンデンサを備え、
    前記スイッチは、閉位置に設定され、
    前記インダクタおよび前記コンデンサは、前記上側電極を前記浮遊状態に設定するために、前記処理チャンバの動作周波数と並列共振に調整される
    装置。
  4. 請求項３に記載の装置であって、前記上側電極は拡張部を備え、前記拡張部は、前記上側電極の可動構成要素であり、前記上側電極の前記拡張部は、前記上側電極の前記拡張部と前記基板との間のギャップを最小化するために前記プラズマ処理中に下げられ、前記上側電極の前記拡張部は前記基板に接触せず、前記ギャップはプラズマを支持できない装置。
  5. 請求項１に記載の装置であって、前記第１の整合装置は、少なくとも、スイッチ、インダクタ、および、コンデンサを備え、
    前記スイッチは、開位置に設定され、
    前記インダクタおよび前記コンデンサは、前記基板の上側エッジに対するエッチングを制御するために前記処理チャンバの動作周波数と直列共振する
    装置。
  6. 請求項１に記載の装置であって、前記第２の整合装置は、少なくとも、スイッチ、インダクタ、および、コンデンサを備え、
    前記スイッチは、開位置に設定され、
    前記インダクタおよび前記コンデンサは、前記基板の下側エッジに対するエッチングを制御するために前記処理チャンバの動作周波数と直列共振する
    装置。
  7. 請求項１に記載の装置であって、前記プラズマ処理システムは容量結合処理システムである装置。
  8. 請求項１に記載の装置であって、前記プラズマ処理システムは誘導結合処理システムである装置。
  9. 請求項１に記載の装置であって、前記電源は高周波電源である装置。
  10. プラズマ処理システムの処理チャンバ内でプラズマ処理中にエッチング速度を制御するための方法であって、
    前記処理チャンバ内で下側電極上に基板を固定し、
    電源を準備し、
    前記処理チャンバにガス混合物を流入させ、
    前記上側電極に結合され、前記上側電極を接地状態から浮遊状態に変化させることにより前記上側電極および前記下側電極の間のプラズマ形成を最小化するために、前記上側電極を通して流れる電流を制御するよう構成された第１の整合装置を調整し、
    前記基板の上側エッジの上方に形成された第１のプラズマを操作するために上側リング電極を通して流れる前記電流を少なくとも制御するよう構成され、前記第１のプラズマは、前記基板の前記上側エッジの一部を少なくともエッチングするよう構成されている第２の整合装置を調整する
    方法。
  11. 請求項１０に記載の方法であって、さらに、前記プラズマ処理中に前記上側電極の拡張部を下げ、前記拡張部は、前記上側電極の可動構成要素であり、前記上側電極の前記拡張部は、前記上側電極の前記拡張部と前記基板との間のギャップを最小化するために下げられ、前記上側電極の前記拡張部は前記基板に接触せず、前記ギャップはプラズマを支持できない方法。
  12. 請求項１０に記載の方法であって、前記第１の整合装置の調節では、スイッチを閉位置に設定し、前記上側電極を前記浮遊状態に設定するために前記処理チャンバの動作周波数と並列共振するようにインダクタおよびコンデンサを調整する方法。
  13. 請求項１０に記載の方法であって、前記第２の整合装置の調節では、スイッチを開位置に設定し、前記基板の前記上側エッジに対するエッチングを制御するために前記処理チャンバの動作周波数と直列共振するようにインダクタおよびコンデンサを設定する方法。
  14. 請求項１３に記載の方法であって、前記第２の整合装置の調節では、前記基板の前記上側エッジに対するエッチングを最小化するために前記処理チャンバの前記動作周波数と並列共振するように前記インダクタおよび前記コンデンサ設定する方法。
  15. 請求項１３に記載の方法であって、前記第２の整合装置の調節では、前記処理チャンバの前記動作周波数での前記電流の共振をオフセットすることによって、前記第１のプラズマを特定のエッチング速度に調整する方法。
  16. 請求項１０に記載の方法であって、
    さらに、前記基板の下側エッジの上方に形成された第２のプラズマを操作するために下側リング電極を通して流れる前記電流を少なくとも制御するよう構成された第３の整合装置を調節し、
    前記第２のプラズマは、前記基板の前記下側エッジの一部を少なくともエッチングするよう構成されている
    方法。
  17. 請求項１６に記載の方法であって、前記第３の整合装置の調節では、スイッチを開位置に設定し、前記基板の前記下側エッジに対するエッチングを制御するために前記処理チャンバの動作周波数と直列共振するようにインダクタおよびコンデンサを設定する方法。
  18. 請求項１７に記載の方法であって、前記第３の整合装置の調節では、前記基板の前記下側エッジに対するエッチングを最小化するために前記処理チャンバの前記動作周波数と並列共振するように前記インダクタおよび前記コンデンサ設定する方法。
  19. 請求項１８に記載の方法であって、前記第３の整合装置の調節では、前記処理チャンバの前記動作周波数での前記電流の共振をオフセットすることによって、前記第２のプラズマを特定のエッチング速度に調整する方法。
  20. プラズマ処理システム内でチャンバコンディショニングを実行するための方法であって、
    上側電極に結合され、少なくとも第１のスイッチおよび第２のスイッチを備える整合装置を準備し、
    前記第１のスイッチを開位置に設定し、
    前記第２のスイッチを閉位置に設定し、
    前記処理チャンバ内に電力を流し、
    前記処理チャンバ内にガス混合物を流し、
    前記プラズマ処理チャンバ内の副生成物を除去するよう構成されたプラズマを前記上側電極および下側電極の間に生成する
    方法。
JP2012527918A 2009-09-02 2010-08-26 プラズマ処理システム内でプラズマ閉じ込めを操作するための装置およびその方法 Active JP5788388B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/552,474 2009-09-02
US12/552,474 US9275838B2 (en) 2009-09-02 2009-09-02 Arrangements for manipulating plasma confinement within a plasma processing system and methods thereof
PCT/US2010/046790 WO2011028600A2 (en) 2009-09-02 2010-08-26 Arrangements for manipulating plasma confinement within a plasma processing system and methods thereof

Publications (2)

Publication Number Publication Date
JP2013504203A true JP2013504203A (ja) 2013-02-04
JP5788388B2 JP5788388B2 (ja) 2015-09-30

Family

ID=43623310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012527918A Active JP5788388B2 (ja) 2009-09-02 2010-08-26 プラズマ処理システム内でプラズマ閉じ込めを操作するための装置およびその方法

Country Status (7)

Country Link
US (2) US9275838B2 (ja)
JP (1) JP5788388B2 (ja)
KR (1) KR101743313B1 (ja)
CN (1) CN102763197B (ja)
SG (2) SG178375A1 (ja)
TW (1) TWI515787B (ja)
WO (1) WO2011028600A2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008052216B3 (de) * 2008-10-17 2010-05-20 Johann Wolfgang Goethe-Universität Plasma-Induktionsschalter und Verfahren zum Schalten hoher Spannungen
US9564285B2 (en) * 2013-07-15 2017-02-07 Lam Research Corporation Hybrid feature etching and bevel etching systems
US10937634B2 (en) 2013-10-04 2021-03-02 Lam Research Corporation Tunable upper plasma-exclusion-zone ring for a bevel etcher
JP6539113B2 (ja) * 2015-05-28 2019-07-03 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US10128082B2 (en) * 2015-07-24 2018-11-13 Varian Semiconductor Equipment Associates, Inc. Apparatus and techniques to treat substrates using directional plasma and point of use chemistry
US9954508B2 (en) * 2015-10-26 2018-04-24 Lam Research Corporation Multiple-output radiofrequency matching module and associated methods
CN107301941B (zh) 2016-04-14 2019-04-23 北京北方华创微电子装备有限公司 等离子体处理设备及其操作方法
US9978621B1 (en) * 2016-11-14 2018-05-22 Applied Materials, Inc. Selective etch rate monitor
CN110416049B (zh) * 2018-04-28 2022-02-11 中微半导体设备(上海)股份有限公司 可调节边缘射频等离子体分布的ccp刻蚀装置及其方法
CN111199860A (zh) * 2018-11-20 2020-05-26 江苏鲁汶仪器有限公司 一种刻蚀均匀性调节装置及方法
CN111276381A (zh) * 2018-12-04 2020-06-12 江苏鲁汶仪器有限公司 一种调节晶圆刻蚀均匀性的装置和方法
CN112103163B (zh) * 2019-06-17 2022-06-17 北京北方华创微电子装备有限公司 下电极装置及相关等离子体***
US11984298B2 (en) 2019-12-02 2024-05-14 Lam Research Corporation Impedance transformation in radio-frequency-assisted plasma generation
US20230052543A1 (en) * 2020-02-10 2023-02-16 Lam Research Corporation Decoupling radiofrequency (rf) signals from input signal conductors of a process chamber
US11994542B2 (en) 2020-03-27 2024-05-28 Lam Research Corporation RF signal parameter measurement in an integrated circuit fabrication chamber
US11515150B2 (en) * 2020-10-22 2022-11-29 Applied Materials, Inc. Hardmask tuning by electrode adjustment

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661185A (ja) * 1992-08-06 1994-03-04 Tokyo Electron Ltd プラズマ処理装置
JPH06275222A (ja) * 1993-03-17 1994-09-30 Nissin Electric Co Ltd 複数電極による自己バイアス制御装置
JP2004096066A (ja) * 2002-07-12 2004-03-25 Tokyo Electron Ltd プラズマ処理装置及び可変インピーダンス手段の校正方法
JP2004535039A (ja) * 2001-06-07 2004-11-18 ラム　リサーチ　コーポレーション プラズマ処理装置方法および装置
JP2006511059A (ja) * 2002-12-20 2006-03-30 ラム リサーチ コーポレーション 半導体チャンバ、及びプラズマ処理チャンバ内のプラズマの制御方法
JP2006319043A (ja) * 2005-05-11 2006-11-24 Hitachi High-Technologies Corp プラズマ処理装置
WO2008094441A1 (en) * 2007-01-26 2008-08-07 Lam Research Corporation Bevel etcher with vacuum chuck
WO2008109239A1 (en) * 2007-03-05 2008-09-12 Lam Research Corporation Edge electrodes with variable power
JP2011517832A (ja) * 2008-03-13 2011-06-16 アプライド マテリアルズ インコーポレイテッド 外部回路を用いたプラズマ均一性の電気的制御

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392932A (en) 1981-11-12 1983-07-12 Varian Associates, Inc. Method for obtaining uniform etch by modulating bias on extension member around radio frequency etch table
JP4592867B2 (ja) 2000-03-27 2010-12-08 株式会社半導体エネルギー研究所 平行平板形プラズマｃｖｄ装置及びドライクリーニングの方法
US20040194890A1 (en) * 2001-09-28 2004-10-07 Tokyo Electron Limited Hybrid plasma processing apparatus
JP4482308B2 (ja) * 2002-11-26 2010-06-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US7405521B2 (en) 2003-08-22 2008-07-29 Lam Research Corporation Multiple frequency plasma processor method and apparatus
US7658816B2 (en) * 2003-09-05 2010-02-09 Tokyo Electron Limited Focus ring and plasma processing apparatus
KR100532354B1 (ko) * 2004-05-31 2005-11-30 삼성전자주식회사 식각 영역 조절 장치 및 웨이퍼 에지 식각 장치 그리고웨이퍼 에지 식각 방법
JP4704087B2 (ja) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
US8475624B2 (en) 2005-09-27 2013-07-02 Lam Research Corporation Method and system for distributing gas for a bevel edge etcher
US7575638B2 (en) * 2007-02-02 2009-08-18 Lam Research Corporation Apparatus for defining regions of process exclusion and process performance in a process chamber
US7718542B2 (en) 2006-08-25 2010-05-18 Lam Research Corporation Low-k damage avoidance during bevel etch processing
US7780866B2 (en) * 2006-11-15 2010-08-24 Applied Materials, Inc. Method of plasma confinement for enhancing magnetic control of plasma radial distribution
US8043430B2 (en) * 2006-12-20 2011-10-25 Lam Research Corporation Methods and apparatuses for controlling gas flow conductance in a capacitively-coupled plasma processing chamber
US7858898B2 (en) 2007-01-26 2010-12-28 Lam Research Corporation Bevel etcher with gap control

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661185A (ja) * 1992-08-06 1994-03-04 Tokyo Electron Ltd プラズマ処理装置
JPH06275222A (ja) * 1993-03-17 1994-09-30 Nissin Electric Co Ltd 複数電極による自己バイアス制御装置
JP2004535039A (ja) * 2001-06-07 2004-11-18 ラム　リサーチ　コーポレーション プラズマ処理装置方法および装置
JP2004096066A (ja) * 2002-07-12 2004-03-25 Tokyo Electron Ltd プラズマ処理装置及び可変インピーダンス手段の校正方法
JP2006511059A (ja) * 2002-12-20 2006-03-30 ラム リサーチ コーポレーション 半導体チャンバ、及びプラズマ処理チャンバ内のプラズマの制御方法
JP2006319043A (ja) * 2005-05-11 2006-11-24 Hitachi High-Technologies Corp プラズマ処理装置
WO2008094441A1 (en) * 2007-01-26 2008-08-07 Lam Research Corporation Bevel etcher with vacuum chuck
WO2008109239A1 (en) * 2007-03-05 2008-09-12 Lam Research Corporation Edge electrodes with variable power
JP2011517832A (ja) * 2008-03-13 2011-06-16 アプライド マテリアルズ インコーポレイテッド 外部回路を用いたプラズマ均一性の電気的制御

Also Published As

Publication number Publication date
CN102763197B (zh) 2016-08-24
US20110049101A1 (en) 2011-03-03
WO2011028600A3 (en) 2011-06-23
WO2011028600A2 (en) 2011-03-10
US9275838B2 (en) 2016-03-01
SG10201405258YA (en) 2014-10-30
TW201130039A (en) 2011-09-01
US10217610B2 (en) 2019-02-26
JP5788388B2 (ja) 2015-09-30
TWI515787B (zh) 2016-01-01
US20160126070A1 (en) 2016-05-05
CN102763197A (zh) 2012-10-31
KR20120080166A (ko) 2012-07-16
KR101743313B1 (ko) 2017-06-02
SG178375A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
JP5788388B2 (ja) プラズマ処理システム内でプラズマ閉じ込めを操作するための装置およびその方法
JP5199595B2 (ja) プラズマ処理装置及びそのクリーニング方法
KR100926380B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US8138445B2 (en) Plasma processing apparatus and plasma processing method
JP5554705B2 (ja) 基材処理のための方法および装置
KR101061673B1 (ko) 플라즈마 처리 장치와 플라즈마 처리 방법 및 기억 매체
JP6120527B2 (ja) プラズマ処理方法
CN101557885B (zh) 具有多个电容性和电感性电源的等离子处理反应器
KR100777151B1 (ko) 하이브리드형 플라즈마 반응장치
TWI502619B (zh) 用於電漿處理設備之電極、電漿處理設備、以及使用電漿處理設備產生電漿的方法
JP5492070B2 (ja) ウエハに面する電極に直流電圧を誘導するための方法およびプラズマ処理装置
TWI651753B (zh) 用以蝕刻高深寬比特徵部之功率調變的方法
KR20050089976A (ko) 접지 회로에의 조절가능 커플링에 의해 플라즈마를제어하는 시스템 및 방법
JP2006245510A (ja) プラズマ処理方法およびプラズマ処理装置
JP2008544500A (ja) 電極片を独立して移動させることによるエッチ速度の均一性の改善
US20170040170A1 (en) Systems and Methods for Separately Applying Charged Plasma Constituents and Ultraviolet Light in a Mixed Mode Processing Operation
US20080314408A1 (en) Plasma etching apparatus and chamber cleaning method using the same
TWI656558B (zh) Cleaning method of plasma processing device and plasma processing device
KR101173574B1 (ko) 기판처리방법
TW202141620A (zh) 清洗方法及半導體裝置之製造方法
JP2010067760A (ja) プラズマ処理方法，プラズマ処理装置，記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140922

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150729

R150 Certificate of patent or registration of utility model

Ref document number: 5788388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250