JP6120527B2 - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP6120527B2
JP6120527B2 JP2012243356A JP2012243356A JP6120527B2 JP 6120527 B2 JP6120527 B2 JP 6120527B2 JP 2012243356 A JP2012243356 A JP 2012243356A JP 2012243356 A JP2012243356 A JP 2012243356A JP 6120527 B2 JP6120527 B2 JP 6120527B2
Authority
JP
Japan
Prior art keywords
upper electrode
variable capacitor
plasma
high frequency
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012243356A
Other languages
English (en)
Other versions
JP2014093436A (ja
Inventor
嘉英 木原
嘉英 木原
誠也 川又
誠也 川又
俊雄 芳賀
俊雄 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012243356A priority Critical patent/JP6120527B2/ja
Priority to KR1020157008544A priority patent/KR102036950B1/ko
Priority to PCT/JP2013/006428 priority patent/WO2014068974A1/ja
Priority to US14/433,522 priority patent/US9502219B2/en
Priority to TW102139963A priority patent/TWI595528B/zh
Publication of JP2014093436A publication Critical patent/JP2014093436A/ja
Application granted granted Critical
Publication of JP6120527B2 publication Critical patent/JP6120527B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H2242/00—Auxiliary systems
    • H05H2242/20—Power circuits
    • H05H2242/26—Matching networks

Description

本発明は、基板を載置する下部電極と対向して配置される内側および外側の上部電極に分配供給される高周波電力の比を可変に制御する容量結合型プラズマ処理装置におけるプラズマ処理方法に関する。
半導体デバイスやＦＰＤ（Flat Panel Display）の製造プロセスにおけるエッチング、堆積、酸化、スパッタリング等の微細加工または処理には、処理ガスに比較的低温で良好な反応を行わせるためにプラズマが利用されている。通常、プラズマの生成には放電が用いられ、プラズマ処理装置は、高周波放電を利用するものと、マイクロ波放電を利用するものとに大別される。高周波放電方式は、さらに、処理容器の中に平行平板電極を設ける容量結合型と、処理容器の周囲に螺旋形または渦巻状の電極を取り付ける誘導結合型とに分類される。これら幾つかのプラズマ生成方式の中で、容量結合型が、量産用装置およびデバイス開発用装置の主流になっている。
容量結合型のプラズマ処理装置は、減圧可能な処理容器または反応容器内に上部電極と下部電極とを平行に配置し、下部電極の上に被処理基板たとえば半導体ウエハを載置し、上部電極もしくは下部電極に整合器を介して所定周波数の高周波を印加する。この高周波によって生成された高周波電界により電子が加速され、電子と処理ガスの分子・原子との解離・電離衝突によってプラズマが発生し、プラズマ中のラジカルやイオンによってウエハ表面に所望のプラズマ処理（たとえばエッチング加工）が施される。
プラズマプロセスにおいて、プロセスの（面内）均一性は、歩留まり向上の基本要件であるとともに、半導体デバイスの微細化の進展や半導体ウエハの大口径化に伴ってますます重要性を増し、かつ要求されるレベルが高くなってきている。この点、従来の容量結合型プラズマ処理装置は、半導体ウエハ上のプラズマ密度の均一性がプロセスの均一性を大きく左右することから、プラズマ生成に供する電極、特に高周波を印加される電極（高周波電極）の構造に工夫を凝らしている。
その典型例の一つとして、基板を載置する下部電極と対向する上部電極を半径方向において内側の電極と外側の電極とに分割して、両電極に分配するプラズマ生成用高周波電力の比を可変に制御できるようにした容量結合型のプラズマ処理装置が知られている（特許文献１）。
この容量結合型プラズマ処理装置においては、プラズマ生成用の高周波を出力する高周波電源の出力端子に、外側上部電極を筒状の導電部材を介して電気的に接続するとともに、内側上部電極を棒状の中心導電部材を介して電気的に接続する。そして、中心導電部材の途中に可変コンデンサを挿入して、ステップモータ等により該可変コンデンサのキャパシタンスを可変に制御するようにしている。
この場合、可変コンデンサのキャパシタンスを大きくするほど、外側上部電極に分配供給される電力（つまり外側上部電極を通じてプラズマに投入される電力）Ｐoと、内側上部電極に分配供給される電力（つまり内側上部電極を通じてプラズマに投入される電力）Ｐiとの比（外側／内側電力分配比）Ｐo／Ｐiが小さくなる。逆に、可変コンデンサのキャパシタンスを小さくするほど、外側／内側電力分配比Ｐo／Ｐiが大きくなる。このことにより、可変コンデンサのキャパシタンスを可変に制御して、チャンバ内の径方向でプラズマ密度分布やプロセス特性のプロファイルを制御することができる。
特開２００３−３５８４２５
上記のように半径方向で分割された内側および外側の２つの上部電極に高周波電力を分配する方式の容量結合型のプラズマ処理装置においては、可変コンデンサのキャパシタンス可変範囲の中に、制御不能な領域つまり共振領域が不可避的に存在する。すなわち、内側上部電極と外側上部電極との間に存在する静電容量（固定コンデンサ）を介して、高周波電源からの高周波をそれら両上部電極に分配するそれぞれの高周波給電部の間に閉回路が形成される。この閉回路は、それら電極間静電容量（固定コンデンサ）および可変コンデンサを含むだけでなく、各高周波給電部の導体に付随するインダクタンスをも含んでおり、可変コンデンサのキャパシタンスが或る値をとるときに、共振状態になる。この共振点およびその付近では、可変コンデンサのキャパシタンスを少し変えても外側／内側電力分配比Ｐo／Ｐiが急峻な変化率（傾斜）で大きく変化するので微調整が難しいだけでなく、閉回路内を大電流が流れることによって可変コンデンサが破損するおそれがある。
このため、従来は、共振点およびその付近の領域（共振領域）を避けて、片側の領域（通常は共振領域より低い領域）だけで可変コンデンサのキャパシタンスを可変に制御するようにしているが、現実には外側／内側電力分配比Ｐo／Ｐiの可変範囲またはダイナミックレンジが小さいため、プラズマ密度分布やプロセス特性のプロファイルを半径方向で制御するための調整ノブとしての効き目が物足りなかった。
本発明は、上記のような従来技術の問題点を解決するものであり、基板を載置する下部電極と対向して配置される内側上部電極および外側上部電極に高周波電力を分配供給する容量結合型のプラズマ処理装置において、外側／内側電力分配比を調節するために設けられる可変コンデンサのプラズマ密度分布特性またはプロセス特性の面内ブロファイルの制御に対する調整ノブとしての機能を大幅に向上させるプラズマ処理方法を提供する。
本発明の第１の観点におけるプラズマ処理装置は、真空排気可能な処理容器と、前記処理容器内で基板を載置する下部電極と対向するようにリング状に設置される外側上部電極と、前記外側上部電極の径方向内側に絶縁して配置される内側上部電極と、前記外側上部電極および前記内側上部電極と前記下部電極との間の処理空間に処理ガスを供給する処理ガス供給部と、前記処理ガスのプラズマを生成するのに適した周波数を有する第１の高周波を出力する第１の高周波電源と、前記外側上部電極に周回方向で連続的に接続される第１の筒状導電部材を有し、前記第１の高周波電源からの前記第１の高周波を前記第１の筒状導電部材を介して前記外側上部電極に印加する第１の給電部と、前記内側上部電極の中心に接続される棒状の中心導電部材を有し、前記第１の高周波電源からの前記第１の高周波を前記第１の給電部から分岐し前記中心導電部材を介して前記内側上部電極に供給する第２の給電部と、前記外側上部電極を通じて前記プラズマに供給される電力と前記内側上部電極を通じて前記プラズマに供給される電力との比を調整するために、前記第２の給電部に設けられる可変コンデンサと、前記可変コンデンサのキャパシタンスを制御変数を通じてステップ的に制御するための可変コンデンサ制御部とを有し、前記可変コンデンサが所定の共振領域内のキャパシタンス値をとる場合に、前記第１および第２の給電部と、前記外側上部電極と前記内側上部電極との間に形成される固定コンデンサと、前記可変キャパシタとを含む閉回路が前記第１の高周波に対して実質的に共振状態になるプラズマ処理装置を用いて、前記基板に所望のプラズマ処理を施すプラズマ処理方法であって、前記可変コンデンサの前記共振領域より低い第１の領域内のキャパシタンス値と前記共振領域より高い第２の領域内のキャパシタンス値とを選択的に用いて前記プラズマ処理を実行し、前記基板プラズマ処理を実行している間、前記第１の供給部に接続されたＶ ｐｐ 検出回路を通じて、前記外側上部電極および前記内側上部電極に供給される前記第１の高周波のピーク対ピーク値（Ｖ ｐｐ ）をモニタし、予め記憶している前記可変コンデンサの制御変数と前記ピーク対ピーク値（Ｖ ｐｐ ）との相関関係を示すデータのテーブルを基に、前記可変コンデンサの前記制御変数が共振領域に入りそうな時にインターロックを掛けることを特徴とする。
上記の構成においては、インターロック機能により共振領域を避けながら可変コンデンサのキャパシタンス（バリコン・ステップ）選定範囲を低域側の非共振領域と高域側の非共振領域の両方に広く拡張するので、プラズマ密度分布特性またはプロセス特性の面内プロファイルをより自由かつ多様にさらには安定に制御することができる。
本発明の第２の観点におけるプラズマ処理装置は、真空排気可能な処理容器と、前記処理容器内で基板を載置する下部電極と対向するようにリング状に設置される外側上部電極と、前記外側上部電極の径方向内側に絶縁して配置される内側上部電極と、前記外側上部電極および前記内側上部電極と前記下部電極との間の処理空間に処理ガスを供給する処理ガス供給部と、前記処理ガスのプラズマを生成するのに適した周波数を有する第１の高周波を出力する第１の高周波電源と、前記外側上部電極に周回方向で連続的に接続される第１の筒状導電部材を有し、前記第１の高周波電源からの前記第１の高周波を前記第１の筒状導電部材を介して前記外側上部電極に印加する第１の給電部と、前記内側上部電極の中心に接続される棒状の中心導電部材を有し、前記第１の高周波電源からの前記第１の高周波を前記第１の給電部から分岐し前記中心導電部材を介して前記内側上部電極に供給する第２の給電部と、前記外側上部電極を通じて前記プラズマに供給される電力と、前記内側上部電極を通じて前記プラズマに供給される電力との比を調整するために、前記第２の給電部に設けられる可変コンデンサと、前記可変コンデンサのキャパシタンスをステップ的に制御するための可変コンデンサ制御部と、前記外側上部電極および前記内側上部電極と前記下部電極との間の電極間ギャップを可変に調整するための電極間ギャップ調整部とを有し、前記可変コンデンサが所定の共振領域内のキャパシタンス値をとる場合に、前記第１および第２の給電部と、前記外側上部電極と前記内側上部電極との間に形成される固定コンデンサと、前記可変キャパシタとを含む閉回路が前記第１の高周波に対して実質的に共振状態になるプラズマ処理装置を用いて、前記基板に所望のプラズマ処理を施すプラズマ処理方法であって、前記プラズマ処理におけるプロセス特性の面内プロファイルを制御するために、前記可変コンデンサ制御部による前記可変コンデンサの前記共振領域より低い第１の領域および前記共振領域より高い第２の領域の両領域にわたるキャパシタンス値の可変の調整と、前記電極間ギャップ調整部による前記電極間ギャップの可変の調整とを併用して行うことを特徴とする。
上記の構成においては、共振領域より低い第１の領域および共振領域より高い第２の領域の両領域にわたって可変コンデンサのキャパシタンスを可変に調整する機能と電極間ギャップ調整機能とを併用することによって、プロセス特性の面内プロファイルを制御するための調整ノブの調整範囲および効き目の範囲を一層拡大することができる。
本発明のプラズマ処理方法によれば、上記のような構成および作用により、基板を載置する下部電極と対向して配置される内側上部電極および外側上部電極に高周波電力を分配供給する容量結合型のプラズマ処理装置において、外側／内側電力分配比を調節するために設けられる可変コンデンサのプラズマ密度分布特性またはプロセス特性の面内ブロファイルの制御に対する調整ノブとしての機能を大幅に向上させることができる。
本発明の一実施形態におけるプラズマ処理装置の構成を示す断面図である。 図１のプラズマ処理装置における高周波給電部の構成を示す図である。 上記高周波給電部の等価回路を示す回路図である。 上記等価回路におけるバリコン容量−ブランチ電流特性を示すグラフ図である。 図４Ａの一部分（共振領域）を拡大して示す部分拡大グラフ図である。 上記等価回路における内側電流および外側電流の特性を対比して示す図である。 可変コンデンサにおけるバリコン容量とバリコン・ステップの対応関係を示す図である。 可変コンデンサのバリコン・ステップと高周波のＶppとの相関関係を示す図毛である。 一実施例におけるエッチング加工の実験において得られたウエハ上のエッチングレート特性（面内プロファイル）を示す図である。 実施形態におけるバリコン・ステップ可変調整機能の一作用を示す図である。 上記バリコン・ステップ可変調整機能の別の作用を示す図である。 一実施例における多層膜エッチングの実験で得られたエッチング形状の断面ＳＥＭ写真を模写した図である。 比較例で得られたウエハ上のエッチングレート特性（面内プロファイル）を示す図である。 一実施例で得られたウエハ上のエッチングレート特性（面内プロファイル）を示す図である。 実施形態におけるバリコン・ステップ可変調整機能の一作用を示す図である。 実施形態の一変形例によるプラズマ処理装置の構成を示す断面図である。 電極間ギャップが１７０ｍｍ（固定）でバリコン・ステップを可変した場合のフォトレジスト（ＰＲ）エッチングレート特性を示す図である。 電極間ギャップが１７０ｍｍ（固定）でバリコン・ステップを可変した場合のＳiＯ2エッチングレート特性を示す図である。 電極間ギャップが１３０ｍｍ（固定）でバリコン・ステップを可変した場合のＰＲエッチングレート特性を示す図である。 電極間ギャップが１３０ｍｍ（固定）でバリコン・ステップを可変した場合のＳiＯ2エッチングレート特性を示す図である。 電極間ギャップが８７ｍｍ（固定）でバリコン・ステップを可変した場合のＰＲエッチングレート特性を示す図である。 電極間ギャップが８７ｍｍ（固定）でバリコン・ステップを可変した場合のＳiＯ2エッチングレート特性を示す図である。 実施形態におけるバリコン・ステップ調整機能と電極間ギャップ調整機能との併用の有用性を示すグラフである。 実施形態におけるバリコン・ステップ調整機能と電極間ギャップ調整機能との併用の有用性を示すグラフである。 実施形態におけるバリコン・ステップ調整機能と電極間ギャップ調整機能との併用の有用性を示すグラフである。
以下、添付図を参照して本発明の好適な実施形態を説明する。
図１に、本発明の一実施形態におけるプラズマ処理装置の構成を示す。このプラズマ処理装置は、容量結合型プラズマエッチング装置として構成されており、たとえば表面がアルマイト処理（陽極酸化処理）されたアルミニウムからなる円筒形のチャンバ（処理容器）１０を有している。チャンバ１０は接地されている。
チャンバ１０の中央部には、被処理基板としてたとえば半導体ウエハＷを載置する円板状のサセプタ１２が高周波電極を兼ねる基板保持台として水平に配置されている。このサセプタ１２は、たとえばアルミニウムからなり、チャンバ１０の底から垂直上方に延びる絶縁性の筒状支持部１４に支持されている。
絶縁性筒状支持部１４の外周に沿ってチャンバ１０の底から垂直上方に延びる導電性の筒状支持部１６とチャンバ１０の内壁との間に環状の排気路１８が形成され、この排気路１８の上部または入口に環状のバッフル板２０が取り付けられるとともに、底部に排気ポート２２が設けられている。チャンバ１０内のガスの流れをサセプタ１２上の半導体ウエハＷに対して軸対象に均一にするためには、排気ポート２２を円周方向に等間隔で複数設ける構成が好ましい。
各排気ポート２２には排気管２４を介して排気装置２６が接続されている。排気装置２６は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内のプラズマ処理空間を所望の真空度まで減圧することができる。チャンバ１０の側壁の外には、半導体ウエハＷの搬入出口２７を開閉するゲートバルブ２８が取り付けられている。
サセプタ１２には、ＲＦバイアス用の下部高周波電源３０が下部整合器３２および下部給電棒３４を介して電気的に接続されている。下部高周波電源３０は、半導体ウエハＷに引き込むイオンのエネルギーを制御するのに適した一定周波数（通常１３．５６ＭＨｚ以下、たとえば２ＭＨｚ）の高周波ＲＦLを可変のパワーで出力できるようになっている。下部整合器３２は、下部高周波電源３０側のインピーダンスと負荷（主にサセプタ、プラズマ、チャンバ）側のインピーダンスとの間で整合をとるためのリアクタンス可変の整合回路を収容している。
サセプタ１２の上面には、半導体ウエハＷを静電吸着力で保持するための静電チャック３６が設けられ、静電チャック３６の半径方向外側に半導体ウエハＷの周囲を環状に囲むフォーカスリング３８が設けられる。静電チャック３６は導電膜からなる電極３６ａを一対の絶縁膜３６ｂ，３６ｃの間に挟み込んだものであり、電極３６ａには高圧の直流電源４０がスイッチ４２および被覆線４３を介して電気的に接続されている。直流電源４０より印加される高圧の直流電圧により、静電気力で半導体ウエハＷを静電チャック３６上に吸着保持することができる。
サセプタ１２の内部には、たとえば円周方向に延びる環状の冷媒室または冷媒流路４４が設けられている。この冷媒流路４４には、チラーユニット（図示せず）より配管４６，４８を介して所定温度の冷媒たとえば冷却水ｃｗが循環供給される。冷媒の温度によって静電チャック３６上の半導体ウエハＷの処理中の温度を制御できる。これと関連して、伝熱ガス供給部（図示せず）からの伝熱ガスたとえばＨeガスが、ガス供給管５０を介して静電チャック３６の上面と半導体ウエハＷの裏面との間に供給される。また、半導体ウエハＷのローディング／アンローディングのためにサセプタ１２を垂直方向に貫通して上下移動可能なリフトピンおよびその昇降機構（図示せず）等も設けられている。
サセプタ（下部電極）１２の上方には、このサセプタと平行に対向する上部電極５２が設けられている。両電極１２，５２の間の空間はプラズマ生成空間ないし処理空間ＰＳである。上部電極５２は、サセプタ（下部電極）１２上の半導体ウエハＷと対向してプラズマ生成空間ＰＳと接する面つまり対向面を形成する。上部電極５２は、サセプタ１２と所定の間隔を置いて対向配置されているリング形状またはドーナツ形状の外側(outer)上部電極５４と、この外側上部電極５４の半径方向内側に絶縁して配置されている円板形状の内側(inner)上部電極５６とで構成される。
図２に、このプラズマ処理装置における上部高周波給電部の構成を示す。図２に示すように、外側上部電極５４と内側上部電極５６との間にはたとえば０．２５〜２．０ｍｍの環状ギャップ（隙間）が形成され、このギャップにたとえば石英からなる誘電体５８が設けられる。また、このギャップにセラミック６０を設けることもできる。この誘電体５８を挟んで両電極５４，５６の間に固定コンデンサ（静電容量）Ｃ58が形成される。このコンデンサＣ58のキャパシタンスは、ギャップのサイズと誘電体５８の誘電率に応じて所望の値に選定または調整される。外側上部電極５４とチャンバ１０の側壁との間には、たとえばアルミナ（Ａｌ2Ｏ3）からなるリング形状の絶縁性遮蔽部材６２が気密に取り付けられている。
外側上部電極５４は、ジュール熱の少ない低抵抗の導電体または半導体たとえばシリコンで構成されるのが好ましい。外側上部電極５４には、上部高周波電源７２が上部整合器６４、第１上部給電棒６６、コネクタ６８および給電筒（筒状導電部材）７０を介して電気的に接続されている。上部高周波電源７２は、処理ガスの放電つまりプラズマの生成に適した周波数（通常２７ＭＨｚ以上、たとえば６０ＭＨｚ）の高周波ＲＦHを出力する。上部整合器６４は、上部高周波電源７２側のインピーダンスと負荷（主にサセプタ、プラズマ、チャンバ）側のインピーダンスとの間で整合をとるためのリアクタンス可変の整合回路を収容している。上部整合器６４の出力端子は第１上部給電棒６６の上端に接続されている。
給電筒７０は、円筒状または円錐状あるいはそれらに近い形状の導電板たとえばアルミニウム板または銅板からなり、下端が周回方向で連続的に外側上部電極５４に接続され、上端がコネクタ６８によって第１上部給電棒６６の下端部に電気的に接続されている。給電筒７０の外側では、チャンバ１０の側壁が上部電極５２の高さ位置よりも上方に延びて円筒状の接地導体１０ａを構成している。この円筒状接地導体１０ａの上端部は筒状の絶縁部材７３により第１上部給電棒６６から電気的に絶縁されている。かかる構成においては、コネクタ６８からみた負荷回路において、給電筒７０および外側上部電極５４と円筒状接地導体１０ａとで前者（７０，５４）を導波路とする同軸線路が形成される。
再び図１において、内側上部電極５６は、多数のガス通気孔７４ａを有するたとえばＳi、ＳiＣなどの半導体材料からなる電極板７４と、この電極板７４を着脱可能に支持する導電材料たとえば表面がアルマイト処理されたアルミニウムからなる電極支持体７６とを有する。電極支持体７６の内部には、たとえばＯリングからなる環状隔壁部材７８で分割された２つのガス導入室つまり中心ガス導入室８０と周辺ガス導入室８２とが設けられている。中心ガス導入室８０とその下面に設けられている多数のガス噴出孔７４ａとで中心シャワーヘッドが構成され、周辺ガス導入室８２とその下面に設けられている多数のガス噴出孔７４ａとで周辺シャワーヘッドが構成されている。
これらのガス導入室８０，８２には、共通の処理ガス供給源８４より処理ガスが所望の流量比で供給されるようになっている。より詳細には、処理ガス供給源８４からのガス供給管８６が途中で２つに分岐管８６ａ，８６ｂに分かれてガス導入室８０，８２に接続され、分岐管８６ａ，８６ｂの途中に流量制御弁８８ａ，８８ｂがそれぞれ設けられている。処理ガス供給源８４からガス導入室８０，８２までの流路のコンダクタンスは等しいので、流量制御弁８８ａ，８８ｂの調整により、両ガス導入室８０，８２に供給される処理ガスの流量比を任意に調整できるようになっている。なお、ガス供給管８６の途中にはマスフローコントローラ（ＭＦＣ）９０および開閉バルブ９２が設けられている。
このように、中心ガス導入室８０と周辺ガス導入室８２とに導入される処理ガスの流量比を調整することで、中心ガス導入室８０に対応する電極中心部のガス通気孔７４ａつまり中心シャワーヘッドより噴出されるガスの流量と周辺ガス導入室８２に対応する電極周辺部のガス通気孔７４ａつまり周辺シャワーヘッドより噴出されるガスの流量との比を任意に調整できるようになっている。なお、中心シャワーヘッドおよび周辺シャワーヘッドよりそれぞれ噴出させる処理ガスの単位面積当たりの流量を異ならせることも可能である。さらに、中心シャワーヘッドおよび周辺シャワーヘッドよりそれぞれ噴出させる処理ガスのガス種またはガス混合比を独立または別個に選定することも可能である。
上部高周波電源７２は、上部整合器６４、第１上部給電棒６６、コネクタ６８および第２上部給電棒（中心導電部材）９４を介して、内側上部電極５６の電極支持体７６に電気的に接続されている。第２上部給電棒９４の途中には、キャパシタンスを可変に制御できる可変コンデンサ９６が設けられている。この可変コンデンサ９６のキャパシタンスは、主制御部９８によりステップモータ（Ｍ）１００を通じて一定範囲内で可変に制御されるようになっている。
内側上部電極５６には、上部高周波電源７２からの高周波（６０ＭＨｚ）を通さずに下部高周波電源３０からの高周波（２ＭＨｚ）をグランドへ通すためのローパスフィルタ（ＬＰＦ）１０２が電気的に接続されている。このローパスフィルタ（ＬＰＦ）１０２は、好適にはＬＲフィルタまたはＬＣフィルタで構成されてよいが、１本の導線だけでも上部高周波電源７２からの高周波（６０ＭＨｚ）に対しては十分大きなリアクタンスを与えることができるので、それで済ますこともできる。一方、サセプタ１２には、上部高周波電源７２からの高周波（６０ＭＨｚ）をグランドへ通すためのハイパスフィルタ（ＨＰＦ）１０４が電気的に接続されている。
主制御部９８は、ＣＰＵやメモリ等を含むコンピュータシステムからなり、装置内の各部、特に高周波電源３０，７２、処理ガス供給源８４および整合器３２，６４、ステップモータ（Ｍ）１００等の個々の動作と全体の動作（シーケンス）を制御する。
また、このプラズマ処理装置においては、上部高周波電源７２より上部電極５２（５４，５６）に印加される高周波ＲＦHのピーク対ピーク値ＶPPを検出するためのピーク値検出回路１０６が、上部整合器６４の出力側の第１上部給電棒６６に接続されている。主制御部９８は、ピーク値検出回路１０６よりＶPP測定値ＭＶPPを受け取り、受け取ったＶPP測定値ＭＶPPを可変コンデンサ９６のキャパシタンス可変調整に利用し、さらには後述するインターロックに利用することができる。
このプラズマ処理装置において、たとえばエッチングを行なうには、先ずゲートバルブ２８を開状態にして加工対象の半導体ウエハＷをチャンバ１０内に搬入して、静電チャック３６の上に載置する。そして、次いで、排気装置２６によりチャンバ１０内を排気するとともに、処理ガス供給源８４よりエッチングガス（一般に混合ガス）を所定の流量および流量比でガス導入室８０，８２に導入し、排気装置２６によりチャンバ１０内の圧力を設定値とする。次いで、下部高周波電源３０よりＲＦバイアス用の高周波（２ＭＨｚ）ＲＦLを所定のパワーでサセプタ１６に印加し、続いて上部高周波電源７２からもプラズマ生成用の高周波（６０ＭＨｚ）ＲＦHを所定のパワーで上部電極５２（５４，５６）に印加する。また、伝熱ガス供給部より静電チャック３６と半導体ウエハＷとの間の接触界面に伝熱ガス（Ｈeガス）を供給するとともに、静電チャック用のスイッチ４２をオンにして、静電吸着力により伝熱ガスを上記接触界面に閉じ込める。内側上部電極５６のガス通気孔７４ａより吐出されたエッチングガスは処理空間ＰＳ内で上部電極５２（５４，５６）からの高周波電界の下で放電し、プラズマが生成される。このプラズマに含まれるラジカルやイオンによって半導体ウエハＷの被処理面がエッチングされる。
図３に、このプラズマ処理装置における上部高周波給電部の等価回路を示す。この等価回路において、インダクタＬ70は給電筒７０のインダクタンスを有し、インダクタＬ94は第２下部給電棒９４のインダクタンスを有し、固定コンデンサＣ58は誘電体５８を挟んで外側上部電極５４と内側上部電極５６との間に形成される静電容量を有している。これらのインダクタＬ70，Ｌ94、固定コンデンサＣ58および可変コンデンサ９６（Ｃ96）は、閉ループのＬＣ回路を形成している。また、抵抗Ｒo，ＲiおよびコンデンサＣo，Ｃiは、外側上部電極５４および内側上部電極５６の直下に形成されるイオンシースの抵抗およびキャパシタンスをそれぞれ表わしている。帰還回路のインダクタＬ10は、チャンバ１０のインダクタンスを有している。
この等価回路においては、可変コンデンサ９６のキャパシタンスまたはバリコン容量Ｃ96に依存して各ブランチ（枝）を流れる電流の電流値が変化する。図４に、このバリコン容量−ブランチ電流特性の一例を示す。図中、横軸に可変コンデンサ９６のバリコン容量Ｃ96の値をとり、縦軸に各ブランチの電流ｉ1，ｉ2，ｉ3，ｉ4，ｉ5の電流値をとっている。ここで、ｉ1は可変コンデンサ９６およびインダクタＬ94が在る第１ブランチＢＲ1を流れる電流、ｉ2はインダクタＬ70が在る第２ブランチＢＲ2を流れる電流、ｉ3は抵抗ＲiおよびコンデンサＣiが在る第３ブランチＢＲ3を流れる電流、ｉ4は抵抗ＲoおよびコンデンサＣoが在る第４ブランチＢＲ4を流れる電流、ｉ5は固定コンデンサＣ58が在る第５ブランチＢＲ5を流れる電流である。
図４Ａに示すように、可変コンデンサ９６のバリコン容量Ｃ96が約１３０ｐＦ以下の領域にあるとき（Ｃ96＜１３０ｐＦのとき）は、バリコン容量Ｃ96の値を如何様に変えても各部の電流ｉ1，ｉ2，ｉ3，ｉ4，ｉ5はあまり変わらない。特に、内側上部電極５６よりプラズマに供給される第３ブランチＢＲ3の電流ｉ3は殆ど変化しない。また、外側上部電極５４よりプラズマに供給される第４ブランチＢＲ4の電流ｉ4は、Ｃ96＜１２０ｐＦの領域では殆ど変化せず、Ｃ96が１２０ｐＦ辺りを超えると緩やかに減少し始める。なお、第５ブランチＢＲ5の電流ｉ5は負極性であり、図３の矢印と反対の向きに流れる。
しかし、バリコン容量Ｃ96が１３０ｐＦ辺りを超えると、第１および第５ブランチＢＲ1，ＢＲ5の電流ｉ1，ｉ5がそれぞれ急峻なカーブで指数関数的に増大する一方で、第２ブランチＢＲ2の電流ｉ2は急峻なカーブで指数関数的に減少し、第４ブランチＢＲ4の電流ｉ4もやや急峻なカーブで指数関数的に減少する。しかし、第３ブランチＢＲ3の電流ｉ3は、殆ど変わらずにそれまでの値を保ち、バリコン容量Ｃ96が共振点（Ｃ96≒１５２ｐ）の極近く（約１５０ｐＦ）にきてからようやく減少する。
図４Ａおよび図４Ｂに示すように、図示の例では、第１および第５ブランチＢＲ1，ＢＲ5の電流ｉ1，ｉ5が、共振点（Ｃ96≒１５２ｐＦ）の辺りで最大値または極大値に達し、そこからバリコン容量Ｃ96が僅かに変化（増大）すると一気に最小値または極小値に反転し、それからバリコン容量Ｃ96の増大とともに指数関数的に増大して、Ｃ96＞１６０ｐの領域ではバリコン容量Ｃ96の増大とともにそれぞれ一定の値（飽和値）に漸近していく。ただし、第１ブランチＢＲ1の電流ｉ1は、Ｃ96＜１３０ｐＦのときとは逆向きになる。また、第５ブランチＢＲ5の電流ｉ5は、流れる向きはＣ96＜１３０ｐＦのときと変わらないが、その電流値（飽和値）はＣ96＜１３０ｐＦのときよりも大きくなる。
第２および第４ブランチＢＲ2，ＢＲ4の電流ｉ2，ｉ4は、共振点（Ｃ96≒１５２ｐＦ）の辺りで最小値または極小値に達し、そこからバリコン容量Ｃ96が僅かに変化（増大）すると一気に最大値または極大値に反転し、それからバリコン容量Ｃ96の増大とともに指数関数的に減少して、Ｃ96＞１６０ｐの領域ではバリコン容量Ｃ96の増大とともにそれぞれ一定の値（飽和値）に漸近していく。ただし、第２および第４ブランチＢＲ2，ＢＲ4の電流ｉ2，ｉ4はいずれもＣ96＜１３０ｐＦのときより大きくなる。
一方、第３ブランチＢＲ3の電流ｉ3は、共振点（Ｃ96≒１５２ｐ）の辺りで最小値または極小値に達し、そこからバリコン容量Ｃ96の増大とともに指数関数的に増大するものの、最大値または極大値に反転することなくＣ96＜１３０ｐＦのときと略同じ値に漸近していく。
図示の例では、共振点（Ｃ96≒１５２ｐＦ）を中心におおよそ１４２ｐＦ＜Ｃ96＜１６０ｐＦの領域が共振領域ＲＥCである。この共振領域ＲＥCでは、上記のように、バリコン容量Ｃ96を少し変えても、上部高周波給電部のブランチＢＲ1〜ＢＲ5をそれぞれ流れる電流ｉ1〜ｉ5が大きく変化する。したがって、外側上部電極５４および内側上部電極５６の電力分配比つまり外側／内側電力分配比Ｐo／Ｐiに対応する第４および第３ブランチＢＲ4，ＢＲ3を流れる電流ｉ4，ｉ3の比つまり外側／内側電流比ｉ4／ｉ3も急峻な変化率（傾斜）で大きく変化する。このため、微調整が難しい。
また、共振領域ＲＥC内では、第１ブランチＢＲ1の電流ｉ1が最大値（極大値）と最小値（極小値）との間で大きく振れるため、可変コンデンサ９６が破損するおそれがある。したがって、このプラズマ処理装置において、バリコン容量Ｃ96を共振領域ＲＥC内にセットしてプラズマ処理を行うこと、あるいはプラズマ処理を行っている最中にバリコン容量Ｃ96の値を共振領域ＲＥS内に入れ、または共振領域ＲＥCを通過するように可変調整することは、非常に望ましくないので、主制御部９８においてインターロックが掛かるようになっている。
図５に、第３ブランチＢＲ3の電流（内側電流）ｉ3および第４ブランチＢＲ4の電流（外側電流）ｉ4のそれぞれの特性を図４のグラフの中から抜き出し、対比して示す。なお、横軸には、可変コンデンサ９６のバリコン・ステップＣＰＩの値をとっている。ここで、バリコン・ステップＣＰＩとは、主制御部９８がステップモータ（Ｍ）１００を通じて可変コンデンサ９６のバリコン容量Ｃ96を可変に制御するうえで、主制御部９８から見える（つまり直接制御可能な）可変コンデンサ９６側の制御変数であり、通常は一定範囲内の連続したステップ番号（整数）で与えられる。そして、可変コンデンサ９６のバリコン容量Ｃ96とバリコン・ステップＣＰＩとの間には、図６に示すように線形的な対応関係がある。バリコン容量Ｃ96の共振領域ＲＥC（１４２ｐＦ＜Ｃ96＜１６０ｐＦ）に対応するバリコン・ステップＣＰＩの共振領域ＲＥSは９４＜ＣＰＩ＜１０９である。
図５に示すように、共振領域ＲＥSより低い低域側（第１）の非共振領域ＬＥS（ＣＰＩ＜９４）では、内側電流ｉ3の電流値は殆ど変化せず略一定（約２４アンペア）であり、これに対して外側電流ｉ4の電流値は共振領域ＲＥSに近づくと、つまりバリコン・ステップＣＰＩが７０を超えるとそれまでの飽和値（約８アンペア）から緩やかなカーブで単調に減少する。したがって、低域側の非共振領域ＬＥS（ＣＰＩ＜９４）において、外側／内側電流比ｉ4／ｉ3は、バリコン・ステップＣＰＩが７０以下のときはバリコン・ステップＣＰＩを如何様に変えても殆ど変化せず略一定（約０．３３）であり、バリコン・ステップＣＰＩが７０を超えると次第に低下して、共振領域ＲＥSの手前（ＣＰＩ＝９３）で約０．１５になる。つまり、外側／内側電流比ｉ4／ｉ3の可変範囲は約０．１５〜約０．３３である。
また、共振領域ＲＥSより高い高域側（第２）の非共振領域ＨＥS（ＣＰＩ＞１０９）では、内側電流ｉ3の電流値は殆ど変化せず略一定（約２４アンペア）であり、これに対して外側電流ｉ4の電流値は共振領域ＲＥSから遠ざかるにつれて緩やかなカーブで単調に減少して一定の飽和値（約１２アンペア）に漸近する。したがって、高域側の非共振領域ＨＥS（ＣＰＩ＞１０９）における外側／内側電流比ｉ4／ｉ3の可変範囲は、約０．４８〜約０．５０である。
なお、非共振領域ＬＥS，ＨＥSでは外側／内側電流比ｉ4／ｉ3が常にｉ4／ｉ3＜１であり、外側／内側電力分配比Ｐo／Ｐiも常にＰo／Ｐi＜１である。しかし、外側上部電極５４直下の電界強度Ｅoと内側上部電極５６直下の電界強度Ｅｉとの比つまり外側／内側電界強度比Ｅo／Ｅiは常にＥo／Ｅi＞１である。すなわち、内側上部電極５６の面積Ｓ56に比して外側上部電極５４の面積Ｓ54が格段に小さいため（通常１／１０以下）、外側上部電極５４における単位面積当たりのＲＦパワー密度Ｐo／Ｓ54（ひいては直下の電界強度Ｅo）は内側上部電極５６における単位面積当たりのＲＦパワー密度Ｐi／Ｓ56（ひいては直下の電界強度Ｅi）よりも高い。
このように、可変コンデンサ９６の実質的な使用領域である低域の非共振領域ＬＥS（ＣＰＩ＜９４）および高域側の非共振領域ＨＥS（ＣＰＩ＞１０９）のいずれにおいても、外側／内側電流比ｉ4／ｉ3の可変範囲またはダイナミックレンジは大きくない。従来は、片側の領域、特に低域側の非共振領域ＬＥS（ＣＰＩ＜９４）だけを使用していたため、外側／内側電力分配比Ｐo／Ｐiを思い通りに可変することができず、したがってプラズマ密度分布やエッチング特性を径方向で制御するための調整ノブとしての効き目が物足りなかった。
この点に関して、この実施形態では、低域側の非共振領域ＬＥS（ＣＰＩ＜９４）および高域側の非共振領域ＨＥS（ＣＰＩ＞１０９）を選択的に用いることにより、可変コンデンサ９６の使用領域を拡張して、後述するようにプラズマ密度分布やプロセス特性の面内プロファイルを径方向で制御するための調整ノブとしての効き目を向上させている。

［実施例１］
本発明者は、この実施形態におけるプラズマ処理装置において、可変コンデンサ９６のバリコン・ステップＣＰＩを「３６」，「９３」，「１１０」，「１３０」の４通りに選んで、ＳiＯ2膜をマスクとするフォトレジスト膜エッチングの実験を行った。このフォトレジスト膜エッチングでは、主なプロセス条件として、エッチングガスにＯ2／Ａrの混合ガス（流量２０／２００sccm）を使用し、チャンバ１０内の圧力を１０mTorr、上部高周波電源７２の出力を５００Ｗ、下部高周波電源３０の出力を３００Ｗとした。
なお、可変コンデンサ９６のバリコン・ステップＣＰＩと高周波ＲＦHのピーク対ピーク値Ｖppとの間には、図７に示すような相関関係がある。主制御部９８は、この相関関係のデータをメモリ上のテーブルに有しており、Ｖpp検出回路１０６を通じてＶppをモニタし、プラズマ処理中に可変コンデンサ９６のバリコン・ステップＣＰＩが共振領域ＲＥに入りそうな時はインターロックを掛けることができる。
図８に、このエッチング加工の実験において得られたウエハ上のエッチングレート特性（面内プロファイル）を示す。図示のように、バリコン・ステップＣＰＩとして低域側の非共振領域ＬＥS内の「９３」を選ぶと、ウエハ上のエッチングレートはウエハエッジ部よりもウエハ中心部で相対的に高くなる。しかし、低域側の非共振領域ＬＥS内の「３６」を選ぶと、ウエハエッジ部よりもウエハ中心部が高くなる傾向は変わらないが、相対的な差はかなり減少する。そして、バリコン・ステップＣＰＩとして高域側の非共振領域ＨＥS内の「１３０」を選ぶと、ウエハ上のエッチングレートはウエハ中心部よりもウエハエッジ部で相対的に高くなり、高域側の非共振領域ＨＥS内の「１１０」を選ぶと、その傾向は一層顕著になる。
さらに、この実施形態では、１回のエッチング加工の中で、バリコン・ステップＣＰＩの低域側の非共振領域ＬＥS内の値と高域側の非共振領域ＨＥSの値とに交互に切り換えることで、中間の特性を得ることができる。
たとえば、エッチング加工の所要時間をＴとすると、バリコン・ステップＣＰＩを「３６」と「１３０」とに半々（Ｔ／２）ずつ切り換えることで、図９Ａに示すように、バリコン・ステップＣＰＩが「３６」の場合の特性とバリコン・ステップＣＰＩが「１３０」の場合の特性との真中の中間特性Ｍ36/130を得ることができる。あるいは、バリコン・ステップＣＰＩを「９３」と「１１０」とに半々（Ｔ／２）ずつ切り換えることで、図９Ｂに示すように、バリコン・ステップＣＰＩが「９３」の場合の特性とバリコン・ステップＣＰＩが「１１０」の場合の特性との真中の中間特性Ｍ93/110を得ることができる。それぞれの割当時間は、半々（Ｔ／２）に限定されず、たとえばバリコン・ステップＣＰＩを低域側の非共振領域ＬＥS内の値に保つ時間に２／３Ｔを割り当て、高域側の非共振領域ＨＥS内の値に保つ時間に１／３Ｔを割り当てることで、バリコン・ステップＣＰＩを低域側の非共振領域ＬＥS内の値に始終保持した場合に得られる特性寄りの中間特性を得ることができる。
なお、エッチング加工中に、低域側の非共振領域ＬＥSと高域側の非共振領域ＨＥSとの間でバリコン・ステップＣＰＩを切り換えるときは、エッチング処理を一時中断する。この中断時間は、通常１〜２秒以内であり、エッチング特性やエッチング処理結果には全く影響しない。

［実施例２］
本発明者は、この実施形態におけるプラズマ処理装置において、可変コンデンサ９６のバリコン・ステップＣＰＩを「３６」，「８８」，「１１０」の３通りに選んで、反射防止膜（Ｓi）および有機膜（カーボン）の多層膜エッチングの実験を行った。第１工程の反射防止膜（Ｓi）エッチングでは、処理ガスにＣＦ4／ＣＨＦ3／Ｏ2の混合ガス（流量１５０／７５／３５sccm）を使用し、チャンバ１０内の圧力を１０mTorr、上部高周波電源７２の出力を５００Ｗ、下部高周波電源３０の出力を５０Ｗとした。第２工程の有機膜（カーボン）エッチングでは、処理ガスにＯ2／Ａrの混合ガス（流量２０／２００sccm）を使用し、チャンバ１０内の圧力を１０mTorr、上部高周波電源７２の出力を５００Ｗ、下部高周波電源３０の出力を３００Ｗとした。
図１０に、この多層膜エッチングの実験で得られたエッチング形状の断面ＳＥＭ写真を模写した図を示す。この多層膜エッチングでは、第１工程の反射防止膜（Ｓi）エッチングによって反射防止膜（Ｓi）に転写されたパターンが、第２工程の有機膜（カーボン）エッチングではマスクに用いられる。この場合、反射防止膜（Ｓi）におけるマスクの肩崩れ（ａ／ｂ）のばらつきは、エッチング形状の面内均一性に大きく影響する。
この点に関しては、図１０に示すように、ウエハ中心部とウエハエッジ部との間のばらつき量（｜Δａ｜＋｜Δｂ｜）は、可変コンデンサ９６のバリコン・ステップＣＰＩとして低域側の非共振領域ＬＥS内の「３６」，「８８」を選んだ場合はそれぞれ１７．２，１８．４であり、高域側の非共振領域ＨＥS内の「１１０」を選んだ場合は５．３であった。
なお、ａは縦方向のマスク肩崩れであり、Δａはａのウエハ中心部の値とウエハエッジ部の値の差分である。ｂは横方向のマスク肩崩れであり、Δｂはｂのウエハ中心部の値とウエハエッジ部の値の差分である。たとえば、バリコン・ステップＣＰＩを「１１０」に選んだ場合は、｜Δａ｜＋｜Δｂ｜＝｜５３．６−５０．６｜＋｜２３．５−２１．２｜＝５．３である。
また、「ウエハ中心部」はウエハの中心から半径方向０ｍｍの位置であり、「ウエハエッジ部」はウエハの中心から１４５ｍｍの位置（エッジから５ｍｍ内側の位置）である。
このように、可変コンデンサ９６のバリコン・ステップＣＰＩの選定範囲を低域側の非共振領域ＬＥSと高域側の非共振領域ＨＥSの両方に拡張することで、多層膜エッチングにおけるマスク肩崩れを抑制するのに最適な値のバリコン・ステップＣＰＩを取得することができる。

［実施例３］
本発明者は、この実施形態のプラズマ処理装置において、上部電極５２（５４，５６）の摩耗に応じてプラズマ密度分布特性またはプロセス特性の面内プロファイルが変化する現象（特性）を可変コンデンサ９６のバリコン・ステップ調整によって上手に補正またはキャンセルできることも実験で突き止めた。
この実験では、比較例として、可変コンデンサ９６のバリコン・ステップＣＰＩを「３６」に固定し、内側上部電極５６の電極板７４の厚さＣＥＬを「１５ｍｍ」，「１０ｍｍ」，「３ｍｍ」の３通りに選んで、フォトレジストのエッチングを行った。また、実施例として、電極板７４の厚さＣＥＬを「１５ｍｍ」，「１０ｍｍ」，「３ｍｍ」に選んだ場合に可変コンデンサ９６のバリコン・ステップＣＰＩをそれぞれ「３６」，「１２０」，「１１２」に選び、他は同じ条件で、フォトレジストのエッチングを行った。この実験では、処理ガスにＯ2／Ａrの混合ガス（流量２０／２００sccm）を使用し、チャンバ１０内の圧力を１０mTorr、上部高周波電源７２の出力を５００Ｗ、下部高周波電源３０の出力を３００Ｗとした。
図１１に、比較例で得られたウエハ上のエッチングレート特性（面内プロファイル）を示す。図示のように、バリコン・ステップＣＰＩを「３６」に固定した場合、電極板７４の厚さＣＥＬが新品時の厚さに相当する「１５ｍｍ」であるときは、ウエハ中心部が落ち込むようなプロファイルになる。しかし、電極板７４の厚さＣＥＬが寿命の半分を過ぎた頃の厚さに相当する「１０ｍｍ」であるときは、ウエハ中心部の落ち込みが小さいプロファイルになる。そして、電極板７４の厚さが寿命を終える頃の厚さに相当する「３ｍｍ」であるときは、ウエハ中心部の落ち込みがなくなり略フラットなプロファイルになる。
この実施形態のプラズマ処理装置においては、上部高周波電源７２より周波数の高いプラズマ生成用の高周波ＲＦHが上部電極５２（５４，５６）に印加されるため、周波数の低いイオン引き込み用の高周波ＲＦLを印加されるサセプタ（下部電極板）１２ほどではないが、上部電極５２（５４，５６）にも自己バイアス電圧が発生し、その直下に生成されるシースの電界Ｅ0，Ｅiによってプラズマからイオンが入射する。このイオン衝撃によって、上部電極５２（５４，５６）の表面がスパッタされ、電極の厚さＣＥＬが経時的に減少する（消耗する）。
比較例では、電極板７４の厚さが減少するほど、エッチングレートの面内均一性が向上する結果にはなっている。しかし、プロセスの再現性の観点からは、望ましいことではない。プロセスの再現性の観点からは、電極板７４の厚さＣＥＬに関係なく、同じプロファイルが得られることが望ましい。
この点に関しては、実施例のように、電極板７４の厚さＣＥＬが「１５ｍｍ」から「１０ｍｍ」，「３ｍｍ」と薄くなる場合に、可変コンデンサ９６のバリコン・ステップＣＰＩを低域側の非共振領域ＬＥS内の「３６」から高域側の非共振領域ＨＥS内の「１２０」，「１１２」に変更すると、図１２に示すように、エッチングレートの面内プロファイルを一定に維持できることがわかった。
図１３に、電極板７４の厚さＣＥＬの経時変化に対して上記フォトレジスト（ＰＲ）のエッチングプロセスにおけるエッチングレートの面内プロファイル（特にウエハ中心部／エッジ部）を実際のプロセス管理の中で一定に維持するためのバリコン・ステップ可変調整の手法を示す。
図示のように、電極板７４の厚さが減少するほど、エッチングレート（Ｅ／Ｒ）のウエハ中心部とエッジ部の比（Ｃ／Ｅ比）が全体的に上昇する。ここで、電極板７４の厚さＣＥＬが新品の「１５ｍｍ」であるときに、Ｅ／ＲのＣ／Ｅ比が０．８である場合は、その後の電極板７４の厚さＣＥＬの経時変化（摩耗度）をモニタしなくても、Ｅ／ＲのＣ／Ｅ比を０．８に保つようにバリコン・ステップＣＰＩの値を調整すればよい。このバリコン・ステップ可変調整は、ソフトウエアおよびデータベースに基づいて主制御部９８の制御の下で実施されてよい。
なお、このバリコン・ステップ可変調整において、低域側の非共振領域ＬＥS（内の下限値）から高域側の非共振領域ＨＥS（内の上限値）に移行する過程で「０．８」のＥ／ＲのＣ／Ｅ比に対応するバリコン・ステップＣＰＩが存在しない期間がしばらく存在する。この場合は、１回のエッチングプロセスの中で、低域側の非共振領域ＬＥS内の或る値（たとえばＣＰＩ＝３０）と高域側の非共振領域ＨＥS内の或る値（たとえばＣＰＩ＝１５０）とをたとえば半々に（Ｔ／２ずつ）切り換える方法を好適に採ることができる。

［他の実施形態または変形例］
上記実施形態における容量結合型プラズマ処理装置（図１）は、チャンバ１０内でサセプタ１２を一定の高さ位置に固定していた。しかしながら、図１４に示すように、たとえばチャンバ１０内でサセプタ１２を上下に移動または変位可能に構成することで、上部電極５２とサセプタ（下部電極）１２との電極間ギャップを可変に調整することができる。本発明による可変コンデンサ９６のバリコン・ステップ調整機能は、そのような電極間ギャップ調整機能と組み合わさることにより、以下に説明するように、プラズマ密度分布やプロセス特性の面内プロファイルの制御に対する調整ノブとしての役割を一層拡大することができる。
本発明者は、電極間ギャップを「１７０ｍｍ」，「１３０ｍｍ」，「８７ｍｍ」の３通りに選び、それぞれの電極間ギャップの値の下で可変コンデンサ９６のバリコン・ステップＣＰＩを「３６」，「９３」，「１２０」の３通りに選んで、上述した第１の実施例と同じプロセス条件によるＳiＯ2／フォトレジスト（ＰＲ）のエッチングを実施した。
図１５Ａおよび図１５Ｂに示すように、電極間ギャップを「１７０ｍｍ」に設定した場合は、バリコン・ステップＣＰＩの値（「３６」，「９３」，「１２０」）に関係なく、ＳiＯ2エッチングおよびＰＲエッチングにおけるエッチングレート（Ｅ／Ｒ）特性はどちらも略一定のプロファイルになる。
しかし、図１６Ａおよび図１６Ｂに示すように、電極間ギャップを「１３０ｍｍ」に設定した場合は、バリコン・ステップＣＰＩを「３６」，「９３」，「１２０」と広範囲に（低域側の非共振領域ＬＥSと高域側の非共振領域ＨＥSとに跨って）振ることによって、ＳiＯ2のＥ／Ｒ特性のプロファイルおよびＰＲのＥ／Ｒ特性のプロファイルをどちらもフラットな方向に制御可能とすることができる。
そして、図１７Ａおよび図１７Ｂに示すように、電極間ギャップを「８７ｍｍ」に設定した場合は、バリコン・ステップＣＰＩを「３６」，「９３」，「１２０」と広範囲に（低域側の非共振領域ＬＥSと高域側の非共振領域ＨＥSとに跨って）振ることによって、ＳiＯ2のＥ／Ｒ特性プロファイルおよびＰＲのＥ／Ｒ特性プロファイルのどちらも著しく多様に制御することができる。すなわち、ウエハ中心下部とウエハエッジ部との間で、Ｅ／Ｒ特性のプロファイルをウエハ中心部がウエハエッジ部よりも低い谷形のプロファイルにすることも、ウエハ中心部とウエハエッジ部が略等しいフラット形のプロファイルにすることも、あるいはウエハ中心部がウエハエッジ部よりも高い山形のプロファイルにすることも可能になる。
このように、電極間ギャップを狭くするほど、可変コンデンサ９６のバリコン・ステップ調整機能によりプラズマ密度分布やプロセス特性の面内プロファイルの制御に対する調整ノブの効き目が大きくなることを検証することができた。
なお、図１４の装置構成においては、サセプタ１２を誘電体筒状支持部１４および導体の背板１１０を介して支持しているベース１１２が昇降可能な可動ベースとして構成されている。
可動ベース１１２とチャンバ１０の底壁１０ｂとの間には、筒状のベローズ１１４が設けられている。このベローズ１１４は、バッフル板１１６を介してプラズマ生成空間（処理空間）ＰＳに連通する排気路１８を下方に延長させるとともに、排気路１８およびプラズマ生成空間（処理空間）ＰＳを大気空間から隔離または遮断している。
ベローズ１１４によって囲まれた空間内には、上部脚部１１８、環状プレート１２０および下部脚部１２２が縦方向に繋がって設けられている。上部脚部１１８の上端は可動ベース１１２の下面に結合しており、上部脚部１１８の下端は環状プレート１２０の上面に結合している。環状プレート１２０の下面には下部脚部１２２の上端が結合している。下部脚部１２２の下端は、リンク１２４のプレート部１２４ａに結合している。
リンク１２４は、上記プレート部１２４ａおよび２つの柱状部１２４ｂを含んでいる。プレート部１２４ａは、チャンバ１０の下部の下方に設けられている。この構成例では、プレート部１２４ａに下部整合器３２が取り付けられている。
プレート部１２４ａ、環状プレート１２０および可動ベース１１２には鉛直方向に延びる貫通孔がそれぞれ形成されており、下部給電棒４０はそれらの貫通孔を通って導体背板１１０の下面まで垂直方向に延びている。
柱状部１２４ｂは、プレート部１２４ａの周縁から上方に延びている。また、柱状１２４ｂは、チャンバ１０の外でチャンバ１０の側壁１０ｃと略平行に延びている。これら柱状部１２４ｂには、たとえばボールネジからなる送り機構が接続されている。具体的には、２つのネジ軸１２６が、チャンバ側壁１０ｃの外側において２つの柱状部１２４ｂと略平行に延びている。これらのネジ軸１２６は、２つのモータ１２８にそれぞれ接続されている。また、これらのネジ軸１２６には、２つのナット１３０がそれぞれ取り付けられている。これらのナット１３０には、２つの柱状部１２４ｂがそれぞれ結合している。
かかる昇降駆動機構によれば、モータ１２８を回転させることにより、ナット１３０が鉛直方向に移動すなわち上下動する。ナット１３０の上下動に伴い、リンク１２４に可動ベース１１２を介して間接的に支持さているサセプタ１２は鉛直方向に移動すなわち上下動することができる。また、サセプタ１２の上下動に伴い、ベローズ１１４が伸縮する。その結果、サセプタ１２と上部電極５２との間の距離つまり電極間ギャップを可変に調整することができる。
本発明者は、可変コンデンサ９６のバリコン・ステップ調整機能と電極間ギャップ調整機能との併用（融合関係）については、図１８のグラフに示すように別の角度からも解析を行っている。このグラフは、バリコン・ステップＣＰＩを「３６」に固定して、電極間ギャップを「８７ｍｍ」に設定した場合のイオンフラックスＦＸiおよびラジカルフラックスＦＸRを基準（原点）にして、電極間ギャップを「１３０ｍｍ」，「１７０ｍｍ」に変えた場合のイオンフラックスＦＸiの変化率δＦＸi（横軸）とラジカルフラックスＦＸRの変化率δＦＸR（縦軸）をそれぞれプロットで示している。なお、イオンフラックスＦＸiおよびラジカルフラックスＦＸRは、次の式（１），（２）を用いて計算した。
ＦＸi＝１００＊Ion E/R／(Ion E/R＋Radical E/R） ・・・・（１）
ＦＸR＝１００＊Radical E/R／(IonE/R＋Radical E/R） ・・・・（２）
ここで、Ion E/R，Radical E/Rは、上記ＳiＯ2／フォトレジスト（ＰＲ）のエッチングにおけるＰＲおよびＳiＯ2のエッチングレートである。
図１８に示すように、バリコン・ステップＣＰＩを固定して電極間ギャップを変えることにより、ラジカルフラックスＦＸRをそれほど変えずにイオンフラックスＦＸiを任意かつ大きく変えられることがわかった。
また、図１９Ａ（ギャップ１７０ｍｍの場合）および図１９Ｂ（ギャップ８７ｍｍの場合）に示すように、電極間ギャップを固定してバリコン・ステップＣＰＩを「３６」（基準）と「９３」〜「１３４」と（共振領域ＲＥSを避けて）広範囲に（低域側の非共振領域ＬＥSと高域側の非共振領域ＨＥSとに跨って）振ることにより、イオンフラックスＦＸiおよびラジカルフラックスＦＸRの双方を可変に制御することができることがわかった。特に、電極間ギャップが狭くなるほど、図１９Ｂ（ギャップ８７ｍｍの場合）に示すように、フラックスを広範囲に制御できることがわかった。
このように、電極間ギャップ調整機能の荷電粒子独立制御性を向上させる補助機能としても、可変コンデンサ９６のバリコン・ステップ調整機能を活用することができる。
本発明の容量結合型プラズマ処理装置は、上記実施形態のようなプラズマエッチング装置に限定されず、プラズマＣＶＤ、プラズマＡＬＤ、プラズマ酸化、プラズマ窒化、スパッタリングなど任意のプラズマプロセスを行う容量結合型プラズマ処理装置に適用可能である。本発明における被処理基板は半導体ウエハに限るものではなく、フラットパネルディスプレイ、有機ＥＬ、太陽電池用の各種基板や、フォトマスク、ＣＤ基板、プリント基板等も可能である。
１０ チャンバ
１２ サセプタ（下部電極）
３０ （イオン引き込み用）下部高周波電源
５２ 上部電極
５４ 外側上部電極
５６ 内側上部電極
５８ 誘電体
６６ 第１上部給電棒
７０ 給電筒（筒状導電部材）
７２ （プラズマ生成用）上部高周波電源
９４ 第２上部給電棒（中心棒状導電部材）
９６ 可変コンデンサ
９８ 主制御部
１００ ステップモータ

Claims (4)

  1. 真空排気可能な処理容器と、
    前記処理容器内で基板を載置する下部電極と対向するようにリング状に設置される外側上部電極と、
    前記外側上部電極の径方向内側に絶縁して配置される内側上部電極と、
    前記外側上部電極および前記内側上部電極と前記下部電極との間の処理空間に処理ガスを供給する処理ガス供給部と、
    前記処理ガスのプラズマを生成するのに適した周波数を有する第１の高周波を出力する第１の高周波電源と、
    前記外側上部電極に周回方向で連続的に接続される筒状導電部材を有し、前記第１の高周波電源からの前記第１の高周波を前記筒状導電部材を介して前記外側上部電極に印加する第１の給電部と、
    前記内側上部電極の中心に接続される棒状の中心導電部材を有し、前記第１の高周波電源からの前記第１の高周波を前記第１の給電部から分岐し前記中心導電部材を介して前記内側上部電極に供給する第２の給電部と、
    前記外側上部電極を通じて前記プラズマに供給される電力と前記内側上部電極を通じて前記プラズマに供給される電力との比を調整するために、前記第２の給電部に設けられる可変コンデンサと、
    前記可変コンデンサのキャパシタンスを制御変数を通じて可変に制御するための可変コンデンサ制御部と
    を有し、前記可変コンデンサが所定の共振領域内のキャパシタンス値をとる場合に、前記第１および第２の給電部と、前記外側上部電極と前記内側上部電極との間に形成される固定コンデンサと、前記可変コンデンサとを含む閉回路が前記第１の高周波に対して実質的に共振状態になるプラズマ処理装置を用いて、前記基板に所望のプラズマ処理を施すプラズマ処理方法であって、
    前記可変コンデンサの前記共振領域より低い第１の領域内のキャパシタンス値と前記共振領域より高い第２の領域内のキャパシタンス値とを選択的に用いて前記プラズマ処理を実行し、
    前記基板プラズマ処理を実行している間、前記第１の給電部に接続されたＶｐｐ検出回路を通じて、前記外側上部電極および前記内側上部電極に供給される前記第１の高周波のピーク対ピーク値（Ｖｐｐ）をモニタし、
    予め記憶している前記可変コンデンサの制御変数と前記ピーク対ピーク値（Ｖｐｐ）との相関関係を示すデータのテーブルを基に、前記可変コンデンサの前記制御変数が共振領域に入りそうな時にインターロックを掛ける
    ことを特徴とするプラズマ処理方法。
  2. 前記内側上部電極の厚みに応じて、前記可変コンデンサのキャパシタンス値を可変に制御することを特徴とする請求項１に記載のプラズマ処理方法。
  3. 真空排気可能な処理容器と、
    前記処理容器内で基板を載置する下部電極と対向するようにリング状に設置される外側上部電極と、
    前記外側上部電極の径方向内側に絶縁して配置される内側上部電極と、
    前記外側上部電極および前記内側上部電極と前記下部電極との間の処理空間に処理ガスを供給する処理ガス供給部と、
    前記処理ガスのプラズマを生成するのに適した周波数を有する第１の高周波を出力する第１の高周波電源と、
    前記外側上部電極に周回方向で連続的に接続される筒状導電部材を有し、前記第１の高周波電源からの前記第１の高周波を前記筒状導電部材を介して前記外側上部電極に印加する第１の給電部と、
    前記内側上部電極の中心に接続される棒状の中心導電部材を有し、前記第１の高周波電源からの前記第１の高周波を前記第１の給電部から分岐し前記中心導電部材を介して前記内側上部電極に供給する第２の給電部と、
    前記外側上部電極を通じて前記プラズマに供給される電力と、前記内側上部電極を通じて前記プラズマに供給される電力との比を調整するために、前記第２の給電部に設けられる可変コンデンサと、
    前記可変コンデンサのキャパシタンスをステップ的に制御するための可変コンデンサ制御部と、
    前記外側上部電極および前記内側上部電極と前記下部電極との間の電極間ギャップを可変に調整するための電極間ギャップ調整部と
    を有し、前記可変コンデンサが所定の共振領域内のキャパシタンス値をとる場合に、前記第１および第２の給電部と、前記外側上部電極と前記内側上部電極との間に形成される固定コンデンサと、前記可変キャパシタとを含む閉回路が前記第１の高周波に対して実質的に共振状態になるプラズマ処理装置を用いて、前記基板に所望のプラズマ処理を施すプラズマ処理方法であって、
    前記プラズマ処理におけるプロセス特性の面内プロファイルを制御するために、前記可変コンデンサ制御部による前記可変コンデンサの前記共振領域より低い第１の領域および前記共振領域より高い第２の領域の両領域にわたるキャパシタンス値の可変の調整と、前記電極間ギャップ調整部による前記電極間ギャップの可変の調整とを併用して行うことを特徴とするプラズマ処理方法。
  4. 前記基板に対する１回のプラズマ処理の中で、前記第１の領域内のキャパシタンス値と前記第２の領域内のキャパシタンス値とを交互に切り換えることを特徴とする請求項１〜３のいずれか一項に記載のプラズマ処理方法。
JP2012243356A 2012-11-05 2012-11-05 プラズマ処理方法 Expired - Fee Related JP6120527B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012243356A JP6120527B2 (ja) 2012-11-05 2012-11-05 プラズマ処理方法
KR1020157008544A KR102036950B1 (ko) 2012-11-05 2013-10-30 플라즈마 처리 방법
PCT/JP2013/006428 WO2014068974A1 (ja) 2012-11-05 2013-10-30 プラズマ処理方法
US14/433,522 US9502219B2 (en) 2012-11-05 2013-10-30 Plasma processing method
TW102139963A TWI595528B (zh) 2012-11-05 2013-11-04 電漿處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012243356A JP6120527B2 (ja) 2012-11-05 2012-11-05 プラズマ処理方法

Publications (2)

Publication Number Publication Date
JP2014093436A JP2014093436A (ja) 2014-05-19
JP6120527B2 true JP6120527B2 (ja) 2017-04-26

Family

ID=50626922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012243356A Expired - Fee Related JP6120527B2 (ja) 2012-11-05 2012-11-05 プラズマ処理方法

Country Status (5)

Country Link
US (1) US9502219B2 (ja)
JP (1) JP6120527B2 (ja)
KR (1) KR102036950B1 (ja)
TW (1) TWI595528B (ja)
WO (1) WO2014068974A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5819154B2 (ja) * 2011-10-06 2015-11-18 株式会社日立ハイテクノロジーズ プラズマエッチング装置
JP6660936B2 (ja) * 2014-04-09 2020-03-11 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 改良されたフロー均一性／ガスコンダクタンスを備えた可変処理容積に対処するための対称チャンバ本体設計アーキテクチャ
JP6470313B2 (ja) * 2014-05-09 2019-02-13 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をプラズマ処理するための方法及び装置
US9697990B2 (en) * 2015-11-16 2017-07-04 Tokyo Electron Limited Etching method for a structure pattern layer having a first material and second material
JP6556046B2 (ja) * 2015-12-17 2019-08-07 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP6784530B2 (ja) * 2016-03-29 2020-11-11 東京エレクトロン株式会社 被処理体を処理する方法
JP6643950B2 (ja) * 2016-05-23 2020-02-12 東京エレクトロン株式会社 プラズマ処理方法
KR101842127B1 (ko) 2016-07-29 2018-03-27 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP6785171B2 (ja) * 2017-03-08 2020-11-18 株式会社日本製鋼所 成膜方法および電子装置の製造方法並びにプラズマ原子層成長装置
TWI826925B (zh) * 2018-03-01 2023-12-21 美商應用材料股份有限公司 電漿源組件和氣體分配組件
WO2019212059A1 (ja) 2018-05-02 2019-11-07 東京エレクトロン株式会社 上部電極およびプラズマ処理装置
US10770257B2 (en) * 2018-07-20 2020-09-08 Asm Ip Holding B.V. Substrate processing method
JP7089977B2 (ja) * 2018-08-02 2022-06-23 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
JP2020066764A (ja) 2018-10-23 2020-04-30 東京エレクトロン株式会社 成膜装置および成膜方法
CN113186529A (zh) * 2020-01-14 2021-07-30 深圳清华大学研究院 一种高精度低应力光学薄膜沉积方法及装置
JP2024049613A (ja) 2022-09-29 2024-04-10 東京エレクトロン株式会社 基板処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3977114B2 (ja) * 2002-03-25 2007-09-19 株式会社ルネサステクノロジ プラズマ処理装置
JP4584565B2 (ja) * 2002-11-26 2010-11-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP4753276B2 (ja) * 2002-11-26 2011-08-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20060021580A1 (en) * 2004-06-02 2006-02-02 Tokyo Electron Limited Plasma processing apparatus and impedance adjustment method
US8450635B2 (en) * 2007-03-30 2013-05-28 Lam Research Corporation Method and apparatus for inducing DC voltage on wafer-facing electrode
US20170213734A9 (en) * 2007-03-30 2017-07-27 Alexei Marakhtanov Multifrequency capacitively coupled plasma etch chamber
US20100018648A1 (en) * 2008-07-23 2010-01-28 Applied Marterials, Inc. Workpiece support for a plasma reactor with controlled apportionment of rf power to a process kit ring

Also Published As

Publication number Publication date
US9502219B2 (en) 2016-11-22
KR20150082196A (ko) 2015-07-15
KR102036950B1 (ko) 2019-10-25
TW201423828A (zh) 2014-06-16
TWI595528B (zh) 2017-08-11
JP2014093436A (ja) 2014-05-19
WO2014068974A1 (ja) 2014-05-08
US20150262794A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP6120527B2 (ja) プラズマ処理方法
KR100926380B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP6249659B2 (ja) プラズマ処理装置
US8138445B2 (en) Plasma processing apparatus and plasma processing method
KR100886982B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US9607866B2 (en) Capacitive coupling plasma processing apparatus and method for using the same
US9190302B2 (en) System and method for controlling plasma with an adjustable coupling to ground circuit
KR101061673B1 (ko) 플라즈마 처리 장치와 플라즈마 처리 방법 및 기억 매체
JP4584565B2 (ja) プラズマ処理装置及びプラズマ処理方法
TWI469212B (zh) Plasma etching method
TWI408744B (zh) Plasma processing device and plasma processing method
TW201622492A (zh) 電漿均勻性調諧用多射頻阻抗控制
JP2016506592A (ja) 均一なプラズマ密度を有する容量結合プラズマ装置
KR20150024277A (ko) 반도체 장치의 제조 방법
JP3814176B2 (ja) プラズマ処理装置
JP2010168663A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151014

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170328

R150 Certificate of patent or registration of utility model

Ref document number: 6120527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees