JP2013236435A

JP2013236435A - 昇降圧ｄｃ／ｄｃコンバータ

Info

Publication number: JP2013236435A
Application number: JP2012106489A
Authority: JP
Inventors: Yuya Tanaka; 優矢田中; Masaki Yamada; 正樹山田; Shigeki Harada; 茂樹原田; Naoki Itoi; 直樹糸井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-05-08
Filing date: 2012-05-08
Publication date: 2013-11-21

Abstract

【課題】降圧動作と昇圧動作の切り替えの判定を不要とし、降圧動作と昇圧動作の境界で出力電圧が不安定にならない、昇降圧ＤＣ／ＤＣコンバータを提供する。
【解決手段】降圧回路２、昇圧回路３、平滑リアクトル４、入力平滑コンデンサ５、および出力平滑コンデンサ６とから構成される主回路と、主回路の入力電圧、電流とこれらの目標値を取り込み、および／または、主回路の出力電圧、電流とこれらの目標値を取り込み、現在の電力変換状態と目標値とを比較する比較器２１と、降圧回路２と昇圧回路３の両方のオンデューティを算出でき、降圧回路２と昇圧回路３の両方が同時にスイッチングすることはない関数を生成する第１制御器２２と、この関数から降圧回路２のオンデューティを算出する第２制御器２３と、昇圧回路３のオンデューティを算出する第３制御器２４と、降圧回路２と昇圧回路３をスイッチング制御する制御回路７とを備える。
【選択図】図３

Description

この発明は、直流入力電圧に関係なく所望の直流出力電圧を得ることができる昇降圧ＤＣ／ＤＣコンバータに関するものである。

入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する昇降圧ＤＣ／ＤＣコンバータにおいて、降圧回路のスイッチング素子のみスイッチングする降圧動作、昇圧回路のスイッチング素子のみスイッチングする昇圧動作があり、Ｖｏｕｔ側に電圧源を接続した場合、昇圧動作はＶｉｎをある電圧より低く、降圧動作はＶｉｎをある電圧より高くしかできないため、動作の切り替えが必要である。この切り替えのため、出力電圧がある基準電圧より高くなったときに降圧動作から昇圧動作に切り替える方法が開示されている（例えば、特許文献１参照）。

特開２００２―１０１６４７号公報（段落［００３６］〜［００３８］、図１）

特許文献１の開示方法では、基準電圧と入力電圧の大小関係により切り替えるため、昇圧動作で入力電圧を上昇させることができるにもかかわらず降圧動作に切り替わって入力電圧が急に下降し、また昇圧動作ですでに入力電圧を上昇させることができない状態にもかかわらず降圧動作に切り替わらず入力電圧が上昇せず、昇圧動作と降圧動作の境界で入力電圧が不安定になる問題がある。

この発明は、上記のような問題点を解決するためになされたものであり、降圧動作と昇圧動作の切り替えの判定を不要とし、降圧動作と昇圧動作の境界で出力電圧が不安定にならない、昇降圧ＤＣ／ＤＣコンバータを提供することを目的とする。

この発明に係る昇降圧ＤＣ／ＤＣコンバータは、入力電圧を降圧するための降圧スイッチング素子を含む降圧回路、入力電圧を昇圧するための昇圧スイッチング素子を含む昇圧回路、降圧回路と昇圧回路とを接続する平滑リアクトル、降圧回路の入力に設けられた入力平滑コンデンサ、および昇圧回路の出力に設けられた出力平滑コンデンサとから構成される主回路と、主回路の入力電圧、電流を取り込むとともに、入力電圧、電流の目標値を取り込み、および／または、主回路の出力電圧、電流を取り込むとともに、出力電圧、電流の目標値を取り込み、取り込んだ電圧、電流値から算出される現在の電力変換状態と取り込んだ電圧、電流値の目標値から算出される目標の電力変換状態とを比較する比較器と、降圧回路のオンデューティと昇圧回路のオンデューティの両方のオンデューティを算出でき、降圧回路の降圧スイッチング素子と昇圧回路の昇圧スイッチング素子の両方が同時にスイッチングすることはない関数を生成する第１制御器と、生成した関数から降圧回路のオンデューティを算出する第２制御器と、生成した関数から昇圧回路のオンデューティを算出する第３制御器と、降圧回路の降圧スイッチング素子と昇圧回路の昇圧スイッチング素子をスイッチング制御する制御回路とを備えたものである。

この発明に係る昇降圧ＤＣ／ＤＣコンバータは、入力電圧を降圧するための降圧スイッチング素子を含む降圧回路、入力電圧を昇圧するための昇圧スイッチング素子を含む昇圧回路、降圧回路と昇圧回路とを接続する平滑リアクトル、降圧回路の入力に設けられた入力平滑コンデンサ、および昇圧回路の出力に設けられた出力平滑コンデンサとから構成される主回路と、主回路の入力電圧、電流を取り込むとともに、入力電圧、電流の目標値を取り込み、および／または、主回路の出力電圧、電流を取り込むとともに、出力電圧、電流の目標値を取り込み、取り込んだ電圧、電流値から算出される現在の電力変換状態と取り込んだ電圧、電流値の目標値から算出される目標の電力変換状態とを比較する比較器と、降圧回路のオンデューティと昇圧回路のオンデューティの両方のオンデューティを算出でき、降圧回路の降圧スイッチング素子と昇圧回路の昇圧スイッチング素子の両方が同時にスイッチングすることはない関数を生成する第１制御器と、生成した関数から降圧回路のオンデューティを算出する第２制御器と、生成した関数から昇圧回路のオンデューティを算出する第３制御器と、降圧回路の降圧スイッチング素子と昇圧回路の昇圧スイッチング素子をスイッチング制御する制御回路とを備えたものであるため、降圧動作と昇圧動作の切り替えの判定が不要となり、降圧動作と昇圧動作の境界で出力電圧が不安定にならない効果を有する。

この発明の実施の形態１の昇降圧ＤＣ／ＤＣコンバータに係る基本構成図である。この発明の実施の形態１の昇降圧ＤＣ／ＤＣコンバータに係る制御回路の基本構成図である。この発明の実施の形態１の昇降圧ＤＣ／ＤＣコンバータに係るシステム構成図である。この発明の実施の形態１に係る交流発電機の出力電圧−出力電力特性図である。この発明の実施の形態１の昇降圧ＤＣ／ＤＣコンバータに係る制御回路のブロック図である。この発明の実施の形態１の昇降圧ＤＣ／ＤＣコンバータに係る制御回路のスイッチング動作説明図である。この発明の実施の形態１の昇降圧ＤＣ／ＤＣコンバータに係る制御回路のスイッチング動作説明図である。この発明の実施の形態１の昇降圧ＤＣ／ＤＣコンバータに係る動作説明図である。この発明の実施の形態１の昇降圧ＤＣ／ＤＣコンバータに係る他の実施例の制御フローチャートである。この発明の実施の形態２の昇降圧ＤＣ／ＤＣコンバータに係る制御回路のブロック図である。この発明の実施の形態３の昇降圧ＤＣ／ＤＣコンバータに係るシステム構成図である。この発明の実施の形態３の昇降圧ＤＣ／ＤＣコンバータに係る制御回路のブロック図である。この発明の実施の形態３の昇降圧ＤＣ／ＤＣコンバータに係る動作説明図である。この発明の実施の形態４の昇降圧ＤＣ／ＤＣコンバータに係る制御回路のブロック図である。

実施の形態１．
実施の形態１は、入力に交流発電機と整流器を接続し、出力にバッテリと負荷を接続し、出力電圧と出力電圧の目標値を比較して、降圧回路と昇圧回路の両方のオンデューティを算出でき、両方同時にスイッチングすることがない関数を生成し、この関数から降圧回路のオンデューティと昇圧回路のオンデューティを算出する制御回路を備えた昇降圧ＤＣ／ＤＣコンバータに関するものである。

以下、本願発明の実施の形態１の構成、動作について、昇降圧ＤＣ／ＤＣコンバータの
基本構成図である図１、制御回路の基本構成図である図２、システム構成図である図３、交流発電機の出力電圧−出力電力特性図である図４、制御回路のブロック図である図５、制御回路のスイッチング動作説明図である図６、図７、動作説明図である図８、他の実施例の制御フローチャートである図９に基づいて説明する。

以下の説明では、昇降圧ＤＣ／ＤＣコンバータの基本構成と制御回路の基本構成を説明した後、実施の形態１の具体的な昇降圧ＤＣ／ＤＣコンバータのシステム構成および動作について説明する。

まず、図１、２に基づいて、昇降圧ＤＣ／ＤＣコンバータの基本構成と制御回路の基本構成を説明する。
図１において、直流入力電圧Ｖｉｎを直流出力電圧Ｖｏｕｔに変換する昇降圧ＤＣ／ＤＣコンバータ１は、降圧スイッチング素子を備える降圧回路２と、昇圧スイッチング素子を備える昇圧回路３と、降圧回路２の出力と昇圧回路３の入力を接続する平滑リアクトル４と、降圧回路２の降圧スイッチング素子および昇圧回路３の昇圧スイッチング素子のスイッチングを制御する制御回路７から構成される。さらに降圧回路２の入力には入力平滑コンデンサ５が接続され、昇圧回路３の出力には出力平滑コンデンサ６が接続されている。なお、以降の説明では、降圧回路２、昇圧回路３、平滑リアクトル４、入力平滑コンデンサ５および出力平滑コンデンサ６をまとめて、適宜、昇降圧ＤＣ／ＤＣコンバータ１の主回路という。
図１は、制御回路７は出力電圧Ｖｏｕｔを取り込み、降圧回路２の降圧スイッチング素子および昇圧回路３の昇圧スイッチング素子のスイッチングを制御して入力電圧Ｖｉｎを所望の出力電圧Ｖｏｕｔに変換する場合の構成例を示している。

図２において、制御回路７は、現在の電力変換状態を表す信号とこの信号の目標値を比較する比較器２１と、現在値と目標値との偏差である比較器２１の出力から降圧回路２と昇圧回路３の両方のオンデューティを算出でき、両方同時にスイッチングすることがない関数Ｖｐｉを生成する第１制御器２２と、この関数Ｖｐｉから降圧回路２のオンデューティＶｂｕｃｋを算出する第２制御器２３と、昇圧回路３のオンデューティＶｂｏｏｓｔを算出する第３制御器２４を備える。
なお、図２では、現在の電力変換状態を表す信号として、昇降圧ＤＣ／ＤＣコンバータ１の出力電圧Ｖｏｕｔを用い、この信号の目標値として出力電圧の目標値Ｖｏｕｔ＊を用いている。
また、図２では、降圧回路２のオンデューティＶｂｕｃｋおよび昇圧回路３のオンデューティＶｂｏｏｓｔから、キャリア信号を用いて降圧回路２および昇圧回路３をスイッチング制御して駆動する回路については省略している。降圧回路２および昇圧回路３をスイッチング制御して駆動する駆動回路については後述する。

次に、本願発明の実施の形態１の昇降圧ＤＣ／ＤＣコンバータ１に係るシステム構成について、図３に基づいて説明する。
昇降圧ＤＣ／ＤＣコンバータ１の主回路の入力側である降圧回路２の入力には、交流発電機８の出力が整流器９を介して接続されている。昇降圧ＤＣ／ＤＣコンバータ１の主回路の出力側である昇圧回路３の出力には、蓄電デバイスであるバッテリ１０と負荷１１が接続されている。
降圧回路２は、降圧スイッチング素子２６と降圧同期整流スイッチング素子２７から構成される。昇圧回路３は、昇圧スイッチング素子２９と昇圧同期整流スイッチング素子２８から構成される。
本実施の形態１の昇降圧ＤＣ／ＤＣコンバータ１に係るシステムは、交流発電機８によって発電された電力をバッテリ１０と負荷１１に供給するもので、昇降圧ＤＣ／ＤＣコンバータ１の入力電圧すなわち交流発電機８の出力電圧を調節することにより、交流発電機８の出力電力を調節するものである。

ここで交流発電機８は、図４に示す出力電圧−出力電力特性を持つものとする。図４の横軸が交流発電機８の出力電圧、縦軸が交流発電機８の出力電力であり、出力電圧０Ｖと開放電圧であるＶｏで出力電力０Ｗとなり、出力電圧Ｖｐｍａｘで出力電力が最大のＰｍａｘとなる垂下特性を持つものとする。すなわち、交流発電機８は、負荷の増加に伴い出力電圧が減少して出力電力が増加し、出力電圧Ｖｐｍａｘで最大電力動作点の最大電力Ｐｍａｘとなり、さらに出力電圧を減少させると出力電力が減少する特性を有する。

本実施の形態１では、昇降圧ＤＣ／ＤＣコンバータ１の入力電圧が、交流発電機８の最大電力動作点であるＶｐｍａｘより低い電圧で制御される場合を想定しており、交流発電機８のＶｐｍａｘは、昇降圧ＤＣ／ＤＣコンバータ１の出力電圧の目標値Ｖｏｕｔ＊の２倍の電圧より高い電圧とする。

次に、図５に交流発電機８の出力電圧を０Ｖから昇降圧ＤＣ／ＤＣコンバータ１の出力電圧の２倍まで調節できる昇降圧ＤＣ／ＤＣコンバータ１の制御回路７のブロック図を示す。
図５の制御回路７の構成および動作概要を、図２で説明した制御回路基本構成と対比して説明する。
現在の電力変換状態を表す信号である昇降圧ＤＣ／ＤＣコンバータ１の出力電圧Ｖｏｕｔと、この信号の目標値であるＶｏｕｔ＊が、この発明における比較器２１に対応する減算器３１に入力されている。減算器３１の出力が、この発明における第１制御器２２に対応するＰＩ制御器３２で処理され、降圧回路２と昇圧回路３の両方のオンデューティを算出でき、両方同時にスイッチングすることがない関数Ｖｐｉを生成する。
この関数Ｖｐｉから、この発明における第２制御器２３に対応する降圧デューティリミッタ３３と降圧デューティ演算器３４で、降圧回路２のオンデューティＶｂｕｃｋが算出される。また、関数Ｖｐｉから、この発明における第３制御器２４に対応する昇圧デューティリミッタ４０と昇圧デューティ演算器４１で、昇圧回路３のオンデューティＶｂｏｏｓｔが算出される。
なお、降圧デューティリミッタと昇圧デューティリミッタをまとめていうときは、デューティリミッタと記載する。

降圧デューティ演算器３４の出力であるＶｂｕｃｋとキャリア波発生器３５からのキャリア波Ｖｃを用いて、コンパレータ３６、遅延回路３７、ＡＮＤ回路３８およびＮＯＲ回路３９が降圧回路２の降圧スイッチング素子２６および降圧同期整流スイッチング素子２７を制御する信号Ｖｇｓ１およびＶｇｓ２を生成する。

さらに、図５の制御回路７の動作について詳細に説明する。
なお、以下の実施の形態１の説明では、関数Ｖｐｉをより具体的な制御電圧Ｖｐｉと記載する。
図３における降圧スイッチング素子２６と降圧同期整流スイッチング素子２７を駆動するゲート信号Ｖｇｓ１およびＶｇｓ２は、図５の降圧デューティリミッタ３３、降圧デューティ演算器３４、キャリア波発生器３５、コンパレータ３６、遅延回路３７、ＡＮＤ回路３８およびＮＯＲ回路３９を通して生成される。
なお、この発明における降圧回路２の降圧スイッチング素子２６と降圧同期整流スイッチング素子２７を駆動する駆動回路は、キャリア波発生器３５、コンパレータ３６、遅延回路３７、ＡＮＤ回路３８およびＮＯＲ回路３９が対応する。

ＰＩ制御器３２の出力である制御電圧Ｖｐｉは降圧デューティリミッタ３３に入力され、降圧デューティリミッタ３３では、制御電圧Ｖｐｉの最大値を２Ｖｏｕｔ＊、最小値をＶｏｕｔ＊に制限する。これにより、降圧回路２のオンデューティＶｂｕｃｋの最大値を１、最小値を０．５とすることができる。
降圧デューティリミッタ３３の出力は、降圧デューティ演算器３４に入力される。降圧デューティ演算器３４の計算式は、制御電圧Ｖｐｉを入力電圧と考えると一般的降圧ＤＣ／ＤＣコンバータのオンデューティと入出力電圧の関係式（Ｖｂｕｃｋ＝Ｖｏｕｔ＊／Ｖｐｉ）になっており、降圧回路２のオンデューティＶｂｕｃｋを求めることができる。

Ｖｂｕｃｋとキャリア波発生器３５からのキャリア波Ｖｃを、コンパレータ３６で比較して方形波を出力し、その方形波を遅延回路３７、ＡＮＤ回路３８およびＮＯＲ回路３９を通して、デッドタイム付きの相補の信号Ｖｇｓ１とＶｇｓ２が生成される。Ｖｇｓ１が降圧スイッチング素子２６を駆動するゲート信号となり、Ｖｇｓ２が降圧同期整流スイッチング素子２７を駆動するゲート信号となる。

図６に降圧回路２のオンデューティＶｂｕｃｋ、キャリア波Ｖｃ、方形波Ｖ１、Ｖ２、ゲート信号Ｖｇｓ１、Ｖｇｓ２の関係を示す。
まず、降圧回路２のオンデューティＶｂｕｃｋとキャリア波Ｖｃの大小関係から、方形波Ｖ１を出力する。そして、方形波Ｖ１を遅延回路３７で時間ｔｄだけ遅らせて、方形波Ｖ２を出力する。この方形波Ｖ１とＶ２をＡＮＤ回路３８に入力してＶｇｓ１、ＮＯＲ回路３９に入力してＶｇｓ２を生成する。
この方法は、デッドタイムを作成するひとつの方法であり、別の方法を用いてもよい。

図３における昇圧スイッチング素子２９と昇圧同期整流スイッチング素子２８を駆動するゲート信号Ｖｇｓ４およびＶｇｓ３は、図５の昇圧デューティリミッタ４０、昇圧デューティ演算器４１、キャリア波発生器４２、コンパレータ４３、遅延回路４４、ＡＮＤ回路４５およびＮＯＲ回路４６を通して生成される。
なお、この発明における昇圧回路３の昇圧スイッチング素子２９と昇圧同期整流スイッチング素子２８を駆動する駆動回路は、キャリア波発生器４２、コンパレータ４３、遅延回路４４、ＡＮＤ回路４５およびＮＯＲ回路４６が対応する。

ＰＩ制御器３２の出力である制御電圧Ｖｐｉは昇圧デューティリミッタ４０に入力される。昇圧デューティリミッタ４０は最大値をＶｏｕｔ＊、最小値を０と制限する。これにより、昇圧回路３のオンデューティＶｂｏｏｓｔの最大値を１、最小値を０とすることができる。
昇圧デューティリミッタ４０の出力は、昇圧デューティ演算器４１に入力される。昇圧デューティ演算器４１の計算式は、制御電圧Ｖｐｉを入力電圧と考えると、一般的昇圧ＤＣ／ＤＣコンバータのオンデューティと入出力電圧の関係式（Ｖｂｏｏｓｔ＝１−Ｖｐｉ／Ｖｏｕｔ＊）になっており、昇圧回路３のオンデューティＶｂｏｏｓｔを求めることができる。

Ｖｂｏｏｓｔとキャリア波発生器４２からのキャリア波Ｖｃを、コンパレータ４３で比較して方形波を出力する。その方形波を遅延回路４４、ＡＮＤ回路４５およびＮＯＲ回路４６を通して、デッドタイムつきの相補の信号Ｖｇｓ４とＶｇｓ３が生成される。
Ｖｇｓ４が昇圧スイッチング素子２９を駆動するゲート信号となり、Ｖｇｓ３が昇圧同期整流スイッチング素子２８を駆動するゲート信号となる。

図７に昇圧回路３のオンデューティＶｂｏｏｓｔ、キャリア波Ｖｃ、方形波Ｖ３、Ｖ４、ゲート信号Ｖｇｓ４、Ｖｇｓ３の関係を示す。
昇圧回路３のオンデューティＶｂｏｏｓｔからゲート信号Ｖｇｓ４、Ｖｇｓ３を生成する方法は、図６と同様であるため、説明は省略する。

次に、制御電圧Ｖｐｉの変化に対する昇降圧ＤＣ／ＤＣコンバータ１の降圧、昇圧動作の関係を、図８を用いて説明する。
図８は、出力電圧の目標値Ｖｏｕｔ＊が、１００のときの制御電圧Ｖｐｉと降圧回路２のオンデューティＶｂｕｃｋおよび昇圧回路３のオンデューティＶｂｏｏｓｔの関係を示す。
制御電圧Ｖｐｉが１００より小さいときは、Ｖｂｕｃｋは１であり、Ｖｂｏｏｓｔは０より大きく１より小さい値を取り、昇圧動作を行う。制御電圧Ｖｐｉが１００より大きいときは、Ｖｂｏｏｓｔは０であり、Ｖｂｕｃｋは０より大きく１より小さい値を取り、降圧動作を行う。
なお、制御電圧Ｖｐｉが０のときは、ＶｂｕｃｋおよびＶｂｏｏｓｔを両方同時に１となり、交流発電機８の出力を短絡させて、交流発電機８の出力電力を０Ｗまで調節できる。

実施の形態１においては、昇降圧ＤＣ／ＤＣコンバータ１の入力に交流発電機８を接続したが、交流発電機に限らず電流源であればよい。
昇降圧ＤＣ／ＤＣコンバータ１の出力に接続したバッテリ１０についても、電気２重層コンデンサなど電圧源であればよい。
昇降圧ＤＣ／ＤＣコンバータについても、降圧するためのスイッチング素子と昇圧するためのスイッチング素子を備え、それらのデューティによって、入出力の比を連続的に変化させることができるものであればよい。
また、スイッチング素子はすべてＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を使用しているが、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）やＳｉＣ（ＳｉｌｉｃｏｎＣａｒｂｉｄｅ）のＭＯＳＦＥＴなど他のスイッチング素子でもよい。

実施の形態１においては、図３に示すように降圧回路２に降圧同期整流スイッチング素子２７を使用し、昇圧回路３に昇圧同期整流スイッチング素子２８を使用する構成としたが、この降圧同期整流スイッチング素子２７および昇圧同期整流スイッチング素子２８は必ずしも必要ではない。これらの降圧、昇圧同期整流スイッチング素子を使用すると昇降圧ＤＣ／ＤＣコンバータの変換効率は向上するが、これらの降圧、昇圧同期整流スイッチング素子を削除することで、制御回路を含めた昇降圧ＤＣ／ＤＣコンバータの回路構成を簡素化することができる。

実施の形態１においては、出力電圧とその目標値の偏差からＰＩ制御で制御電圧Ｖｐｉを生成したが、制御電圧Ｖｐｉすなわち関数Ｖｐｉの生成方法は、これに限らない。例えば、ＰＩ制御に代えてＰＩＤ制御を用いることができる。また、主回路の入力電圧や主回路内の電流とその目標値の偏差を用いて、関数Ｖｐｉを生成することができる。
また、交流発電機のＶｐｍａｘに追従するように、主回路内の電圧電流より交流発電機の出力電力を求め、現在の出力電圧と一定時間前の出力電圧を比較して、その大小関係により制御電圧Ｖｐｉを変化させる方法など、制御電圧Ｖｐｉを変化させて要求される発電状態にする方法を用いることができる。

次に、実施の形態１における他の実施例として、上記で説明した交流発電機のＶｐｍａｘに制御電圧Ｖｐｉを追従する制御する方法について説明する。
図９に、ＭＰＰＴ（ＭａｘｉｍｕｍＰｏｗｅｒＰｏｉｎｔＴｒａｃｋｉｎｇ）法を適用して、交流発電機の出力電圧を０Ｖから昇降圧ＤＣ／ＤＣコンバータの出力電圧の２倍まで調節できる昇降圧ＤＣ／ＤＣコンバータの制御回路の制御フローチャートを示す。
この制御フローチャートは、昇降圧ＤＣ／ＤＣコンバータの現在の出力電力Ｐｏｕｔと一つ前の制御周期の出力電力Ｐｏｕｔ＿１を比較して、制御電圧Ｖｐｉを出力電力Ｐｏｕｔが大きくなるように動かして、昇降圧ＤＣ／ＤＣコンバータの入力電圧Ｖｉｎが交流発電機の最大電力点Ｖｐｍａｘになるように制御するものである。

なお、以下の説明では、現在の制御周期の出力電力をＰｏｕｔ、Ｐｏｕｔの１制御周期前のＰｏｕｔをＰｏｕｔ＿１と定義する。また、Ｖｐｉ＿ｕｐは、前回の制御周期で制御電圧Ｖｐｉを大きくした場合は１、小さくした場合は０とする。

まずステップＳ１で制御電圧Ｖｐｉの初期値として０を代入する。
ステップＳ２で出力電圧Ｖｏｕｔ、出力電流Ｉｏｕｔを取得する。
ステップＳ３で現在の制御周期での出力電力Ｐｏｕｔを算出する。
ステップＳ４、ステップＳ５、ステップＳ６で制御電圧Ｖｐｉを大きくするか、もしくは小さくするかを判定する。
まず、ステップＳ４で現在の制御周期の出力電力Ｐｏｕｔと１つ前の制御周期の出力電力Ｐｏｕｔ＿１の大小を比較する。出力電力Ｐｏｕｔの方が大きければ、制御電圧Ｖｐｉを前回と同じ方向に動かすためにステップＳ５に進む。
Ｐｏｕｔ＿１の方が大きければ、制御電圧Ｖｐｉを前回と逆の方向に動かすためにステップＳ６に進む。

ステップＳ５でＶｐｉ＿ｕｐ＝１かどうかを判定する。
Ｖｐｉ＿ｕｐ＝１の場合は、制御電圧Ｖｐｉを大きくするためにステップＳ７に、Ｖｐｉ＿ｕｐ＝０の場合は、制御電圧Ｖｐｉを小さくするためにステップＳ９に進む。
ステップＳ７で制御電圧ＶｐｉをΔＶｐｉだけ大きくする。
ステップＳ８で制御電圧Ｖｐｉを大きくしたので、Ｖｐｉ＿ｕｐに１を代入する。
ステップＳ９で制御電圧ＶｐｉをΔＶｐｉだけ小さくする。
ステップＳ１０で制御電圧Ｖｐｉを小さくしたので、Ｖｐｉ＿ｕｐに０を代入する。

ステップＳ１１でＶｂｕｃｋの演算をする。これは図５の降圧デューティ演算器３４と同じ役割である。
ステップＳ１２でＶｂｏｏｓｔの演算をする。これは図５の昇圧デューティ演算器４１と同じ役割である。
ステップＳ１３で出力電力ＰｏｕｔをＰｏｕｔ＿１に代入して、前回の制御周期の出力電力を記憶する。
ステップＳ２からステップＳ１３を繰り返すことにより、発電機の出力電圧すなわち昇降圧ＤＣ／ＤＣコンバータの入力電圧Ｖｉｎは、Ｖｐｍａｘに収束する。

なお、ゲート信号の生成方法は、図５で説明したようにＶｂｕｃｋとＶｂｏｏｓｔをキャリア波Ｖｃと比較して生成する。

以上説明したように、実施の形態１に係る昇降圧ＤＣ／ＤＣコンバータは、入力に交流発電機と整流器を接続し、出力にバッテリと負荷を接続し、出力電圧と出力電圧の目標値を比較して、降圧回路と昇圧回路の両方のオンデューティを算出でき、両方同時にスイッチングすることがない関数を生成し、この関数から降圧回路のオンデューティと昇圧回路のオンデューティを算出する制御回路を備えているため、降圧動作と昇圧動作の切り替えの判定が不要となり、降圧動作と昇圧動作の境界で出力電圧が不安定にならないという効果を有する。

また、実施の形態１に係る昇降圧ＤＣ／ＤＣコンバータでは、昇降圧ＤＣ／ＤＣコンバータの入力電圧すなわち交流発電機の出力電圧を、０Ｖから出力電圧の目標値の１／２まで、交流発電機のＶｐｍａｘより低い電圧で動作させて、所望の直流電圧を負荷に供給することができる。
さらに、実施の形態１に係る昇降圧ＤＣ／ＤＣコンバータは、装置の小型化および変換効率の向上による省エネルギー効果がある。

実施の形態２．
実施の形態１では、昇降圧ＤＣ／ＤＣコンバータの入力電圧を、交流発電機のＶｐｍａｘより低い電圧で動作させていたが、本実施の形態２では、昇降圧ＤＣ／ＤＣコンバータの入力電圧をＶｐｍａｘより高い電圧で動作させることを想定しており、また、交流発電機の出力電圧を昇降圧ＤＣ／ＤＣコンバータの出力電圧の２分の１から交流発電機の開放電圧まで調節できるようにしたものである。

以下、本願発明の実施の形態２の構成、動作について、昇降圧ＤＣ／ＤＣコンバータ１０１の制御回路１０７のブロック図である図１０に基づいて、実施の形態１との差異を中心に説明する。
実施の形態２に係る昇降圧ＤＣ／ＤＣコンバータ１０１のシステム構成図は、実施の形態１に係る昇降圧ＤＣ／ＤＣコンバータのシステム構成図である図３と同じであるため、図は省略している。また、交流発電機の出力電圧−出力電力特性図も図４と同じである。
図１０において、実施の形態１の昇降圧ＤＣ／ＤＣコンバータの制御回路７のブロック図である図５と同一あるいは相当部分には、同一の符号を付している。
なお、実施の形態１と区別するため、実施の形態２では、昇降圧ＤＣ／ＤＣコンバータ１０１および制御回路１０７とする。

図１０の制御回路１０７のブロック図において、図５のブロック図との差異は減算器５１、降圧デューティリミッタ５２および昇圧デューティリミッタ５３である。
減算器５１において、電圧出力Ｖｏｕｔと出力電圧の目標値Ｖｏｕｔ＊の正負が逆になっている。こうすることで、実施の形態１では、電圧出力Ｖｏｕｔが出力電圧の目標値Ｖｏｕｔ＊に達していない場合、昇降圧ＤＣ／ＤＣコンバータの入力電圧を上げていたが、実施の形態２では、昇降圧ＤＣ／ＤＣコンバータの入力電圧を下げるように制御電圧Ｖｐｉは変動する。
次に、降圧デューティリミッタ５２、昇圧デューティリミッタ５３の値が実施の形態１とは異なる。降圧デューティリミッタ５２の最大値をＶｏにすることで、交流発電機８の出力電圧を交流発電機８の開放電圧Ｖｏまで調節することができる。
また、昇圧デューティリミッタ５３の最小値をＶｏｕｔ＊／２にすることで、交流発電機８の出力電圧を昇降圧ＤＣ／ＤＣコンバータ１０１の出力電圧の２分の１より小さくならないように制御できる。

以上説明したように、実施の形態２に係る昇降圧ＤＣ／ＤＣコンバータでは、入力に交流発電機と整流器を接続し、出力にバッテリと負荷を接続し、出力電圧と出力電圧の目標値を比較して、降圧回路と昇圧回路の両方のオンデューティを算出でき、両方同時にスイッチングすることがない関数を生成し、この関数から降圧回路のオンデューティと昇圧回路のオンデューティを算出する制御回路を備えているため、降圧動作と昇圧動作の切り替えの判定が不要となり、降圧動作と昇圧動作の境界で出力電圧が不安定にならないという効果を有する。

また、実施の形態２に係る昇降圧ＤＣ／ＤＣコンバータでは、昇降圧ＤＣ／ＤＣコンバータの入力電圧すなわち交流発電機の出力電圧を、交流発電機の出力電圧を出力電圧の目標値の１／２から交流発電機の開放電圧Ｖｏまで交流発電機のＶｐｍａｘより高い電圧で動作させて、所望の直流電圧を負荷に供給することができる。

実施の形態３．
実施の形態３は、入力にバッテリを接続し、出力に負荷を接続し、出力電圧と出力電圧の目標値を比較して、降圧回路と昇圧回路の両方のオンデューティを算出でき、両方同時にスイッチングすることがない関数を生成し、この関数から昇圧回路のオンデューティと降圧回路のオンデューティを算出する制御回路を備えた昇降圧ＤＣ／ＤＣコンバータに関するものである。

以下、本願発明の実施の形態３の構成、動作について、昇降圧ＤＣ／ＤＣコンバータ２０１のシステム構成図である図１１、制御回路２０７のブロック図である図１２および動作説明図である図１３に基づいて、実施の形態１との差異を中心に説明する。
図１１において、図３と同一あるいは相当部分には、同一の符号を付している。また、図１２において、図５と同一あるいは相当部分には、同一の符号を付している。
なお、実施の形態１と区別するため、実施の形態３では、昇降圧ＤＣ／ＤＣコンバータ２０１および制御回路２０７とする。

本願発明の実施の形態３の昇降圧ＤＣ／ＤＣコンバータ２０１に係るシステム構成について、図１１に基づいて説明する。
昇降圧ＤＣ／ＤＣコンバータ２０１の主回路の入力側である降圧回路２の入力には、蓄電デバイスであるバッテリ１２が接続されている。昇降圧ＤＣ／ＤＣコンバータ２０１の主回路の出力側である昇圧回路３の出力には、負荷１３が接続されている。
本実施の形態３の昇降圧ＤＣ／ＤＣコンバータ２０１に係るシステムは、バッテリ１２の電圧を出力電圧の目標値Ｖｏｕｔ＊に変換して、負荷１３に供給するものである。

図１２に、出力電圧を０Ｖからバッテリの電圧の２倍まで調節できる昇降圧ＤＣ／ＤＣコンバータ２０１の制御回路２０７の制御ブロック図を示す。図５のブロック図との差異は、降圧デューティリミッタ６１、降圧デューティ演算器６２、昇圧デューティリミッタ６３および昇圧デューティ演算器６４である。降圧デューティ演算器６２と昇圧デューティ演算器６４の入力電圧の目標値Ｖｉｎ＊は、ここではバッテリ１２の定格電圧値とする。制御電圧Ｖｐｉを出力電圧とすると、降圧デューティ演算器６２の計算式は、一般的降圧ＤＣ／ＤＣコンバータのオンデューティと入出力電圧の関係式（Ｖｂｕｃｋ＝Ｖｐｉ／Ｖｉｎ＊）となる。
昇圧デューティ演算器６４の計算式は、一般的昇圧ＤＣ／ＤＣコンバータのオンデューティと入出力電圧の関係式（Ｖｂｏｏｓｔ＝１−Ｖｉｎ＊／Ｖｐｉ）となる。
また、降圧デューティリミッタ６１で制御電圧Ｖｐｉの最小値を０にすることで、出力電圧を０Ｖまで降圧することができる。昇圧デューティリミッタ６３では最大値を２Ｖｉｎ＊にすることで、出力電圧をバッテリ１２の電圧の２倍まで昇圧することができる。また、降圧スイッチング素子と昇圧スイッチング素子の両方のオンデューティが１となり、バッテリが短絡しないようになっている。

図１３にＶｉｎ＊が１００のときの制御電圧Ｖｐｉと降圧回路２のオンデューティＶｂｕｃｋおよび昇圧回路３のオンデューティＶｂｏｏｓｔの関係を示す。
制御電圧Ｖｐｉが１００より小さいときは、Ｖｂｏｏｓｔは０、Ｖｂｕｃｋは０より大きく、１より小さい値を取り、降圧動作を行う。制御電圧Ｖｐｉが１００より大きいときは、Ｖｂｕｃｋは１、Ｖｂｏｏｓｔは０より大きく、１より小さい値を取り、昇圧動作を行う。
なお、ＶｂｕｃｋおよびＶｂｏｏｓｔは、制御電圧Ｖｐｉの取り得る範囲内において同時に１とならないため、入力に接続したバッテリ１２を短絡させることはない。
また、制御電圧Ｖｐｉが０のときは、ＶｂｕｃｋおよびＶｂｏｏｓｔを両方同時に０となり、バッテリ１２からの供給電力を０Ｗまで調節できる。

実施の形態３においては、昇降圧ＤＣ／ＤＣコンバータ２０１の入力にバッテリ１２を接続したが、バッテリに限らず電気２重層コンデンサなど電圧源であればよい。
昇降圧ＤＣ／ＤＣコンバータについても、降圧するためのスイッチング素子と昇圧するためのスイッチング素子を備え、それらのデューティによって、入出力の比を連続的に変化させることができるものであればよい。
また、スイッチング素子はすべてＭＯＳＦＥＴを使用しているが、ＩＧＢＴやＳｉＣのＭＯＳＦＥＴなど他のスイッチング素子でもよい。

以上説明したように、実施の形態３に係る昇降圧ＤＣ／ＤＣコンバータでは、入力にバッテリを接続し、出力に負荷を接続し、出力電圧と出力電圧の目標値を比較して、降圧回路と昇圧回路の両方のオンデューティを算出でき、両方同時にスイッチングすることがない関数を生成し、この関数から降圧回路のオンデューティと昇圧回路のオンデューティを算出する制御回路を備えているため、降圧動作と昇圧動作の切り替えの判定が不要となり、降圧動作と昇圧動作の境界で出力電圧が不安定にならないという効果を有する。

また、実施の形態３に係る昇降圧ＤＣ／ＤＣコンバータでは、昇降圧ＤＣ／ＤＣコンバータの入力電圧すなわちバッテリの電圧を、０Ｖからバッテリの電圧の２倍の範囲内で所望の直流電圧に変換して負荷に供給することができる。

実施の形態４．
実施の形態３の昇降圧ＤＣ／ＤＣコンバータは、出力電圧を０Ｖからバッテリの電圧の２倍まで調節できるようにしていたが、本実施の形態４では、バッテリの電圧を降圧する場合、５分の１以下の降圧比にはならないにしたものである。すなわち、昇降圧ＤＣ／ＤＣコンバータの出力電圧を、バッテリの電圧の１／５から２倍に変換して、負荷に供給するようにしたものである。

以下、本願発明の実施の形態４の構成、動作について、昇降圧ＤＣ／ＤＣコンバータ３０１の制御回路３０７のブロック図である図１４に基づいて、実施の形態３との差異を中心に説明する。
実施の形態４に係る昇降圧ＤＣ／ＤＣコンバータ３０１のシステム構成図は、実施の形態３に係る昇降圧ＤＣ／ＤＣコンバータ２０１のシステム構成図である図１１と同じであるため、図は省略している。
図１４において、実施の形態３の昇降圧ＤＣ／ＤＣコンバータ２０１の制御回路２０７のブロック図である図１１と同一あるいは相当部分には、同一の符号を付している。
なお、実施の形態３と区別するため、実施の形態４では、昇降圧ＤＣ／ＤＣコンバータ３０１および制御回路３０７とする。

図１４に、出力電圧をバッテリの電圧の５分の１からバッテリの電圧の２倍まで調節できる昇降圧ＤＣ／ＤＣコンバータの制御回路の制御ブロック図を示す。図１１のブロック図との差異は、降圧デューティリミッタ７１の値である。
降圧デューティリミッタ７１の最小値をＶｉｎ＊／５とすることで、昇降圧ＤＣ／ＤＣコンバータ３０１の出力電圧をバッテリ１２の電圧の５分の１より低くならないように制御できる。

以上説明したように、実施の形態４に係る昇降圧ＤＣ／ＤＣコンバータでは、入力にバッテリを接続し、出力に負荷を接続し、出力電圧と出力電圧の目標値を比較して、降圧回路と昇圧回路の両方のオンデューティを算出でき、両方同時にスイッチングすることがない関数を生成し、この関数から降圧回路のオンデューティと昇圧回路のオンデューティを算出する制御回路を備えているため、降圧動作と昇圧動作の切り替えの判定が不要となり、降圧動作と昇圧動作の境界で出力電圧が不安定にならないという効果を有する。

また、実施の形態４に係る昇降圧ＤＣ／ＤＣコンバータでは、昇降圧ＤＣ／ＤＣコンバータの入力電圧すなわちバッテリの電圧を、バッテリの電圧の１／５から２倍の範囲内で所望の直流電圧に変換して負荷に供給することができる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１，１０１，２０１，３０１昇降圧ＤＣ／ＤＣコンバータ、２降圧回路、
３昇圧回路、４平滑リアクトル、５入力平滑コンデンサ、
６出力平滑コンデンサ、７，１０７，２０７，３０７制御回路、８交流発電機、
９整流器、１０，１２バッテリ、１１，１３負荷、２１比較器、
２２第１制御器、２３第２制御器、２４第３制御器、
２６降圧スイッチング素子、２７降圧同期整流スイッチング素子、
２８昇圧同期整流スイッチング素子、２９昇圧スイッチング素子、
３１，５１減算器、３２ＰＩ制御器、
３３，５２，６１，７１降圧デューティリミッタ、
３４，６２降圧デューティ演算器、３５，４２キャリア波発生器、
３６，４３コンパレータ、３７，４４遅延器、３８，４５ＡＮＤ回路、
３９，４６ＮＯＲ回路、４０，５３，６３昇圧デューティリミッタ、
４１，６４昇圧デューティ演算器。

Claims

入力電圧を降圧するための降圧スイッチング素子を含む降圧回路、前記入力電圧を昇圧するための昇圧スイッチング素子を含む昇圧回路、前記降圧回路と前記昇圧回路とを接続する平滑リアクトル、前記降圧回路の入力に設けられた入力平滑コンデンサ、および前記昇圧回路の出力に設けられた出力平滑コンデンサとから構成される主回路と、
前記主回路の入力電圧、電流を取り込むとともに、前記入力電圧、電流の目標値を取り込み、および／または、前記主回路の出力電圧、電流を取り込むとともに、前記出力電圧、電流の目標値を取り込み、前記取り込んだ電圧、電流値から算出される現在の電力変換状態と前記取り込んだ電圧、電流値の目標値から算出される目標の電力変換状態とを比較する比較器と、
前記降圧回路のオンデューティと前記昇圧回路のオンデューティの両方のオンデューティを算出でき、前記降圧回路の降圧スイッチング素子と前記昇圧回路の昇圧スイッチング素子の両方が同時にスイッチングすることはない関数を生成する第１制御器と、
生成した前記関数から前記降圧回路のオンデューティを算出する第２制御器と、
生成した前記関数から前記昇圧回路のオンデューティを算出する第３制御器と、
前記降圧回路の降圧スイッチング素子と前記昇圧回路の昇圧スイッチング素子をスイッチング制御する制御回路とを備えた昇降圧ＤＣ／ＤＣコンバータ。
前記制御回路は、前記降圧回路のオンデューティは前記昇圧回路のオンデューティより必ず大きくなる前記関数を生成する請求項１に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記主回路の入力側である前記降圧回路の入力に交流発電機と前記交流発電機の出力を整流する整流器を接続し、前記主回路の出力側である前記昇圧回路の出力に蓄電デバイスおよび負荷を接続した請求項１または請求項２に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記制御回路は、前記降圧回路のオンデューティと前記昇圧回路のオンデューティを同時に１として、前記交流発電機の出力を短絡させる請求項３に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記制御回路は、前記主回路の入力電圧を高くして、前記交流発電機の出力電圧を前記交流発電機の開放電圧まで上昇させる請求項３に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記制御回路に、前記主回路の入力電圧があらかじめ設定された設定電圧よりを高くならないように制限するデューティリミッタを設けた請求項３に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記制御回路に、前記主回路の入力電圧があらかじめ設定された設定電圧よりを低くならないように制限するデューティリミッタを設けた請求項３に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記主回路の入力側である前記降圧回路の入力に蓄電デバイスを接続し、前記主回路の出力側である前記昇圧回路の出力に負荷を接続した請求項１に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記制御回路は、前記降圧回路のオンデューティと前記昇圧回路のオンデューティを同時に１とならないように制御する請求項８に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記制御回路は、前記降圧回路のオンデューティと前記昇圧回路のオンデューティを同時に０にして、前記蓄電デバイスからの供給電力をゼロにする請求項８に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記制御回路に、前記主回路の入力電圧があらかじめ設定された設定電圧よりを高くならないように制限するデューティリミッタを設けた請求項８に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記制御回路に、前記主回路の入力電圧があらかじめ設定された設定電圧よりを低くならないように制限するデューティリミッタを設けた請求項８に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記降圧回路は前記降圧スイッチング素子と直列に接続された降圧同期整流スイッチング素子をさらに備え、前記制御回路は、前記降圧同期整流スイッチング素子を前記降圧スイッチング素子と相補にオンオフを繰り返すように駆動する駆動回路を有する請求項１から請求項１２のいずれか１項に記載の昇降圧ＤＣ／ＤＣコンバータ。
前記昇圧回路は前記昇圧スイッチング素子と直列に接続された昇圧同期整流スイッチング素子をさらに備え、前記制御回路は、前記昇圧同期整流スイッチング素子を前記昇圧スイッチング素子と相補にオンオフを繰り返すように駆動する駆動回路を有する請求項１から請求項１３のいずれか１項に記載の昇降圧ＤＣ／ＤＣコンバータ。