JP2013236046A - 配線基板、及び、配線基板の製造方法 - Google Patents

配線基板、及び、配線基板の製造方法 Download PDF

Info

Publication number
JP2013236046A
JP2013236046A JP2012183523A JP2012183523A JP2013236046A JP 2013236046 A JP2013236046 A JP 2013236046A JP 2012183523 A JP2012183523 A JP 2012183523A JP 2012183523 A JP2012183523 A JP 2012183523A JP 2013236046 A JP2013236046 A JP 2013236046A
Authority
JP
Japan
Prior art keywords
wiring
layer
coil
wiring board
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012183523A
Other languages
English (en)
Other versions
JP6283158B2 (ja
JP2013236046A5 (ja
Inventor
Tomoji Fujii
朋治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012183523A priority Critical patent/JP6283158B2/ja
Priority to US13/857,226 priority patent/US9336938B2/en
Publication of JP2013236046A publication Critical patent/JP2013236046A/ja
Publication of JP2013236046A5 publication Critical patent/JP2013236046A5/ja
Application granted granted Critical
Publication of JP6283158B2 publication Critical patent/JP6283158B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】小型化を図ったコイルを含む配線基板、及び、配線基板の製造方法を提供することを課題とする。
【解決手段】配線基板は、第１絶縁層と、前記第１絶縁層の上にめっき処理で形成される第１磁性体層と、前記第１磁性体層の上に形成される平面コイルと、前記平面コイルの上にめっき処理で形成される第２磁性体層とを含む。
【選択図】図２

Description

本発明は、配線基板、及び、配線基板の製造方法に関する。
従来より、ビルドアップ多層基板の３つの層の表面に、４つのＣの字形状のコイル用パターンを形成し、ビルドアップバイアによりコイル用パターンを接続して、全体として螺旋状のコイルを形成したプリント基板のパターンコイルがあった。
特開２００１−０７７５３８号公報
しかしながら、従来のパターンコイルは、部品としてのサイズが大きいため、例えば、ＣＰＵ（Central Processing Unit：中央演算処理装置）のような演算処理装置のパッケージに搭載することが困難であった。
そこで、小型化を図ったコイルを含む配線基板、及び、配線基板の製造方法を提供することを目的とする。
本発明の実施の形態の配線基板は、第１絶縁層と、前記第１絶縁層の上にめっき処理で形成される第１磁性体層と、前記第１磁性体層の上に形成される平面コイルと、前記平面コイルの上にめっき処理で形成される第２磁性体層とを含む。
小型化を図ったコイルを含む配線基板、及び、配線基板の製造方法を提供することができる。
比較例の配線基板ユニット１０を示す図である。 実施の形態１の配線基板１００を示す図である。 実施の形態１の配線基板１００を適用した配線基板ユニット２００Ａ、２００Ｂ、２００Ｃを示す図である。 実施の形態１の配線基板１００の製造工程を示す図である。 実施の形態１の配線基板１００の製造工程を示す図である。 実施の形態１の配線基板１００の製造工程を示す図である。 実施の形態１の配線基板１００の製造工程を示す図である。 実施の形態１の変形例の配線基板１００を示す断面図である。 実施の形態２の配線基板２００を示す断面図である。 実施の形態２の配線基板２００の製造工程を示す図である。 実施の形態２の変形例の配線基板２００を示す断面図である。
以下、本発明の配線基板、及び、配線基板の製造方法を適用した実施の形態について説明する。
まず、実施の形態の配線基板、及び、配線基板の製造方法を説明する前に、比較例の配線基板とその問題点について説明する。
＜比較例＞
図１は、比較例の配線基板ユニット１０を示す図である。
比較例の配線基板ユニット１０は、マザーボード２０、パッケージ基板３０、ＣＰＵ４０、及び電源供給回路５０を含む。
配線基板ユニット１０は、例えば、携帯電話端末機、スマートフォン端末機、ゲーム機等の電子機器に用いられる。
マザーボード２０は、例えば、ＦＲ−４（Flame Retardant type 4）規格の配線基板であり、例えば、複数の配線層と複数の絶縁層を積層して作製される。マザーボード２０には、ＣＰＵ４０が搭載されたパッケージ基板３０がＢＧＡ（Ball Grid Array）のはんだ３１によって実装されるとともに、電源供給回路５０が実装されている。
パッケージ基板３０は、ＣＰＵ４０が搭載され、インターポーザとして機能する。パッケージ基板３０は、例えば、ビルドアップ基板等の配線基板であり、例えば、複数の配線層と複数の絶縁層を積層して作製される。
ＣＰＵ４０は、配線基板ユニット１０が搭載される電子機器の演算処理を行う演算処理装置である。ＣＰＵ４０には、電源供給回路５０から出力される電力がマザーボード２０及びパッケージ基板３０を介して供給される。
電源供給回路５０は、図示しないバッテリや外部電源から供給される電力を降圧してＣＰＵ４０の駆動電圧を生成し、ＣＰＵ４０に電力を供給する回路である。電源供給回路５０は、スイッチング素子ＳＷ、コイルＬ、キャパシタＣ、ＩＣ（Integrated Circuit：集積回路）等の電子部品を含む。スイッチング素子ＳＷ、コイルＬ、キャパシタＣは、降圧回路を構築し、コントローラとして機能するＩＣによってスイッチング素子ＳＷが駆動され、コイルＬ及びキャパシタＣで整流した電力を出力する。
このような配線基板ユニット１０において、電源供給回路５０のコイルＬは、ある程度のインダクタンスが必要であり、また、インダクタンスを稼ぐために通常は磁性体によって被覆されているため、比較的サイズが大きい。特に、汎用の電子部品として市販されているコイルを電源供給回路５０のコイルＬとして用いる場合は、コイルＬがある程度の高さを有することから、電源供給回路５０をパッケージ基板３０に実装することはできず、電源供給回路５０は、パッケージ基板３０の外に配置されている。
このように、電源供給回路５０がパッケージ基板３０の外に配置されていると、電源供給回路５０から出力される電力は、マザーボード２０及びパッケージ基板３０を経てＣＰＵ４０に供給されることになる。
このため、ＣＰＵ４０と電源供給回路５０との間の電源供給路（マザーボード２０及びパッケージ基板３０）のインピーダンスが高くなり、電源供給の効率が低下するという問題が生じる。
また、電源供給路のインピーダンスを低くするためには、電源用のプレーン、及び、グランド用のプレーンのサイズを大きくする必要があるため、図１のような構成の配線基板ユニット１０で電源供給の効率を改善するには、マザーボード２０又はパッケージ基板３０のサイズを大きくする必要がある。このような配線基板の大型化は、電子機器においては実現が困難であるという問題がある。
また、電源用のプレーン、及び、グランド用のプレーンのサイズを大きくすると、マザーボード２０及びパッケージ基板３０の内部において、Ｉ／Ｏ配線等の配線との関係で各プレーンの配置上の制約が生じるという問題がある。
これらの問題は、特に、マザーボード２０よりもサイズの小さいパッケージ基板３０において、より顕著である。
ここで、例えば、特許文献１のプリント基板と同様に、マザーボード２０又はパッケージ基板３０の配線を用いてコイルを構築することが考えられる。しかしながら、インダクタンスを稼ぐためには磁性体をコイルのそばに配置する必要がある。
ここで、比較例のような一般的な配線基板によるマザーボード２０又はパッケージ基板３０では、その製造工程上、磁性体を組み込むことはできない。このため、比較例のマザーボード２０又はパッケージ基板３０に電源供給回路５０用のコイルを形成することは困難である。
また、磁性体をマザーボード２０又はパッケージ基板３０に配置せずに、マザーボード２０又はパッケージ基板３０の配線を用いてコイルを構築する場合には、インダクタンスを稼ぐためにコイルを大きくする必要がある。このため、マザーボード２０又はパッケージ基板３０が大型化するという問題が生じる。
また、電源用のプレーン、又は、グランド用のプレーンのサイズを大きくすることによって寄生容量が大きくなる場合、又は、電源供給回路５０の寄生容量が大きい場合には、寄生容量を打ち消すためのキャパシタを設けることが必要になる。このようなキャパシタを設ける場合には、他の配線との関係でキャパシタの配置上の制約が生じるため、マザーボード２０又はパッケージ基板３０が大型化するという問題が生じる。
以上のように比較例の配線基板ユニット１０は、電源供給回路５０のコイルＬを小型化できないことにより、電源供給の効率が低下、配線基板の大型化、各電子部品や電源用プレーン、グランド用プレーンの配置上の制約等の様々な問題が生じていた。
従って、以下では、これらの問題を解決した配線基板、及び、配線基板の製造方法を提供することを目的とする。
＜実施の形態１＞
図２（Ａ）〜（Ｄ）は、実施の形態１の配線基板１００を示す図である。
図２（Ａ）は、実施の形態１の配線基板１００の断面を示す図である。図２（Ａ）に示すように、実施の形態１の配線基板１００は、コア基板１１０、配線層１２０（１２０Ａ、１２０Ｂ、１２０Ｃ）、絶縁層１３０、絶縁層１４０、コイル１５０、配線１６０Ａ、１６０Ｂ、配線層１７０（１７０Ａ、１７０Ｂ、１７０Ｃ）、絶縁層１８０、及び絶縁層１９０を含む。また、実施の形態１の配線基板１００は、さらに、スルーホール４００Ａ、４００Ｂ、ビア４０１Ａ、４０１Ｂ、４０２Ａ、４０２Ｂ、配線層４０３Ａ、４０３Ｂ、４０４Ａ、４０４Ｂ、４０５、４０６を含む。
図２（Ａ）には、コア基板１１０の上側に配線層１２０、絶縁層１３０、絶縁層１４０、コイル１５０、及び配線１６０Ａ、１６０Ｂが配設され、コア基板１１０の下側に配線層１７０、絶縁層１８０、及び絶縁層１９０が配設される状態を示す。しかしながら、上下関係は説明の便宜上の位置関係に過ぎず、配線基板１００は天地逆の状態で用いることができ、又は任意の角度で配置することができる。
同様に、以下では図面中において上側にある面を上面、下側にある面を下面と称すが、上面と下面は説明の便宜上の名称であり、普遍的に上面、下面になるものではない。図２に示す配線基板１００を天地逆にすれば、上面が下面になり、下面が上面になる。
図２（Ｂ）は、実施の形態１の配線基板１００のコイル１５０に含まれる磁性体層１５５の平面形状を示す図である。図２（Ｃ）は、実施の形態１の配線基板１００のコイル１５０に含まれるコイル部１５３及びレジスト層１５４の平面形状を示す図である。図２（Ｄ）は、実施の形態１の配線基板１００のコイル１５０に含まれる磁性体層１５１の平面形状を示す図である。
図２（Ａ）に示すように、コア基板１１０は、例えば、ガラス布基材をエポキシ樹脂に含浸させた基材の両面に配線層１２０、１７０を形成したものである。コア基板１１０には、スルーホール４００Ａ、４００Ｂが形成されている。スルーホール４００Ａ、４００Ｂは、コア基板１１０に形成した貫通孔の内壁に、例えばめっき処理によって銅めっき膜を形成したり、貫通孔内に銅めっきを充填して作製される。
スルーホール４００Ａの上下端には、それぞれ、配線層１２０Ａ、１７０Ａが接続される。また、スルーホール４００Ｂの上下端には、それぞれ、配線層１２０Ｂ、１７０Ｂが接続される。
配線層１２０は、コア基板１１０の上面に配設される。配線層１２０は、平面視で所定のパターンの配線が形成されている。ここでは、配線層１２０は、コア基板１１０の上面に形成されているものとして説明する。
配線層１２０は、配線層１２０Ａ、１２０Ｂ、１２０Ｃに分かれている。配線層１２０Ａ、１２０Ｂ、１２０Ｃは、例えば、コア基板１１０の上面に設けた銅箔をパターニングすることによって形成される。
配線層１２０Ａは、下面がスルーホール４００Ａに接続され、上面がビア４０１Ａに接続されている。配線層１２０Ｂは、下面がスルーホール４００Ｂに接続され、上面がビア４０１Ｂに接続されている。なお、以下では、配線層１２０Ａ、１２０Ｂ、１２０Ｃを特に区別しない場合は、配線層１２０と称す。
絶縁層１３０は、配線層１２０の上面に配設される絶縁層であり、第１絶縁層の一例である。絶縁層１３０は、コイル１５０を形成する際の土台となる絶縁層である。
絶縁層１３０は、例えば、エポキシ樹脂又はポリイミド樹脂で形成されたフィルム状の絶縁層であり、ビルドアップ基板に含まれる絶縁層の一例である。
絶縁層１４０は、絶縁層１３０及びコイル１５０の上面に、絶縁膜１５２を介して配設される絶縁層であり、第２絶縁層の一例である。絶縁層１４０は、例えば、エポキシ樹脂又はポリイミド樹脂で形成されたフィルム状の絶縁層であり、ビルドアップ基板に含まれる絶縁層の一例である。
コイル１５０は、絶縁層１３０の上面において、絶縁層１４０の内部に形成される。コイル１５０は、磁性体層１５１、絶縁膜１５２、コイル部１５３、絶縁樹脂１５４、及び磁性体層１５５を含む。コイル１５０は、平面コイルであり、コイル部１５３の一端１５３Ａ及び他端１５３Ｂは、それぞれ、ビア１５６Ａ、１５６Ｂを介して、配線１６０Ａ、１６０Ｂに接続されている。ビア１５６Ａ及び１５６Ｂは、それぞれ、絶縁膜１５２に開口される開口部を挿通して、コイル部１５３の一端１５３Ａ及び他端１５３Ｂに接続されている。
磁性体層１５１は、図２（Ａ）に示すように絶縁層１３０の上面に形成されている。磁性体層１５１は、平面視では、図２（Ｄ）に示すように矩形状にパターニングされている。磁性体１５１は、上側に形成されるコイル部１５３（図２（Ｃ）参照）よりも平面視で大きく、かつ、平面視でコイル１５３を内包するように配置される。
磁性体層１５１は、例えば、亜鉛とフェライトの合金（Ｚｎ−Ｆｅ）で出来ており、亜鉛とフェライトの合金めっき膜で形成される。磁性体層１５１は、第１磁性体層の一例である。めっき処理によって形成されるフェライトの合金（Ｚｎ−Ｆｅ）は、比較的高抵抗（１００Ω程度）であるため、コイル部１５３を形成するのに適している。なお、磁性体層１５１の厚さは、例えば、５μｍ〜１０μｍにすればよい。
絶縁膜１５２は、図２（Ａ）に示すように、絶縁層１３０と１４０の間、磁性体層１５１の上面、コイル部１５３の一部の上面、及び磁性体層１５５の上面に形成されている。絶縁膜１５２は、絶縁膜の一例である。絶縁膜１５２が形成される部位の詳細については、製造工程とともに説明する。絶縁膜１５２は、例えば、ポリイミド等の樹脂膜で形成される。また、絶縁膜１５２の厚さは、例えば、３μｍ〜１０μｍである。
コイル部１５３は、図２（Ａ）に示すように、磁性体層１５１の上面に形成される絶縁膜１５２の上に形成されている。コイル部１５３は、図２（Ｃ）に示すように、平面視で矩形渦状に巻回された平面状のコイル（平面コイル）であり、一端１５３Ａ及び他端１５３Ｂを有する。また、コイル部１５３は、スパイラル型のコイルと称すこともできる。
コイル部１５３は、例えば、銅製であり、めっき処理によって形成される。コイル部１５３の厚さは、例えば、１０μｍ〜２０μｍに設定すればよい。
コイル部１５３は、一端１５３Ａから時計回りに矩形状に２回巻回されて他端１５３Ｂに至っている。ここでは、巻数が２．５巻のコイル部１５３を示すが、コイル部１５３の巻数は、用途によって必要になるインダクタンスに合わせて決定すればよい。コイル部１５３の巻数は、例えば、１００巻程度であってもよく、さらに多くてもよい。
なお、コイル部１５３の一端１５３Ａは、ビア１５６Ａによって配線１６０Ａに接続され、他端１５３Ｂは、ビア１５６Ｂによって配線１６０Ｂに接続されている。
また、コイル部１５３には、図２（Ｃ）に示すように、一端１５３Ａの周囲と、他端１５３Ｂの周囲の一部とを除いて、絶縁樹脂１５４（ドットで示す部分）が形成されている。コイル部１５３の巻線同士の間に磁性体層１５１又は１５５が入り込むと、コイル１５０のインダクタンスが低下してしまう。このような不具合が生じることを抑制するため、コイル部１５３の巻線同士の間に絶縁樹脂１５４を形成する。
なお、このようにコイル部１５３が平面状に巻回されているため、コイル１５０は平面コイルである。
絶縁樹脂１５４は、図２（Ａ）に示すように、コイル部１５３の隙間の一部に形成されている。絶縁樹脂１５４は、絶縁部の一例である。絶縁樹脂１５４が形成される領域は、図２（Ｃ）にドットで示すように、コイル部１５３の内側で、一端１５３Ａの周囲と、他端１５３Ｂの周囲の一部とを除いた領域である。絶縁樹脂１５４は、例えば、感光性エポキシ樹脂を用いることができる。
磁性体層１５５は、図２（Ａ）に示すように、コイル部１５３の一端１５３Ａ及び他端１５３Ｂ以外の上面と、コイル部１５３の側面の一部と、ポリイミド膜１５１の上面の一部とを覆うように形成されている。
磁性体層１５５は、例えば、亜鉛とフェライトの合金（Ｚｎ−Ｆｅ）で出来ており、亜鉛とフェライトの合金めっき膜で形成される。磁性体層１５５は、第２磁性体層の一例である。
磁性体層１５５は、平面視では、図２（Ｂ）に示すように、中央に開口部１５５Ａを有する。開口部１５５Ａは、図２（Ａ）に示すように、コイル部１５３の一端１５３Ａの上部に位置するように形成されている。すなわち、開口部１５５Ａは、コイル部１５３の一端１５３Ａを磁性体層１５５が避けるために形成されている。磁性体層１５５は、図中の横方向の長さは磁性体層１５１（図２（Ｄ）参照）よりも短くされており、コイル部１５３の他端１５３Ｂは、平面視では、磁性体層１５５に覆われていない。なお、磁性体層１５５の厚さは、例えば、５μｍ〜１０μｍにすればよい。また、磁性体層１５１の下面から磁性体層１５５の上面までの厚さは、コイル部１５３の厚さを含めて、例えば、４０μｍ〜６０μｍに設定すればよい。
ビア１５６Ａ及び１５６Ｂは、それぞれ、コイル部１５３の一端１５３Ａ及び他端１５３Ｂと配線１６０Ａ及び１６０Ｂを接続する。ビア１５６Ａは、第１ビアの一例であり、ビア１５６Ｂは、第２ビアの一例である。
配線１６０Ａ、１６０Ｂは、絶縁層１４０の上面に形成されており、それぞれ、ビア１５６Ａ、１５６Ｂを介して、コイル部１５３の一端１５３Ａ、他端１５３Ｂに接続されている。配線１６０Ａは、第１配線部の一例であり、配線１６０Ｂは、第２配線部の一例である。
配線層１７０は、コア基板１１０の下面に配設される。配線層１７０は、平面視で所定のパターンの配線が形成されていてもよい。ここでは、配線層１７０は、コア基板１１０の下面に形成されているものとして説明する。
配線層１７０は、配線層１７０Ａ、１７０Ｂ、１７０Ｃに分かれている。配線層１７０Ａ、１７０Ｂ、１７０Ｃは、例えば、コア基板１１０の下面に設けた銅箔をパターニングすることによって形成される。
配線層１７０Ａは、上面がスルーホール４００Ａに接続され、下面がビア４０２Ａに接続されている。配線層１７０Ｂは、上面がスルーホール４００Ｂに接続され、下面がビア４０２Ｂに接続されている。なお、以下では、配線層１７０Ａ、１７０Ｂ、１７０Ｃを特に区別しない場合は、配線層１７０と称す。
絶縁層１８０は、配線層１７０の下面に配設される絶縁層である。絶縁層１８０は、絶縁層１３０と同一の厚さを有している。絶縁層１８０は、例えば、エポキシ樹脂又はポリイミド樹脂で形成されたフィルム状の絶縁層であり、ビルドアップ基板に含まれる絶縁層の一例である。
絶縁層１９０は、絶縁層１８０の下面に形成される絶縁層である。絶縁層１９０は、例えば、エポキシ樹脂又はポリイミド樹脂で形成されたフィルム状の絶縁層であり、ビルドアップ基板に含まれる絶縁層の一例である。
スルーホール４００Ａは、上端が配線層１２０Ａに接続され、下端が配線層１７０Ａに接続される。スルーホール４００Ｂは、上端が配線層１２０Ｂに接続され、下端が配線層１７０Ｂに接続される。
ビア４０１Ａは、絶縁層１４０の表面から配線層１２０Ａの表面に達するまで、絶縁層１３０、１４０、及び絶縁膜１５２を貫通する孔部の中に形成される。ビア４０１Ａは、例えば、セミアディティブ法によって銅めっきを孔部内に充填することによって形成される。ビア４０１Ａは、配線層４０３Ａと一体的に形成される。すなわち、ビア４０１Ａの下端は配線層１２０Ａに接続され、上端は配線層４０３Ａに接続される。
ビア４０１Ｂは、絶縁層１４０の表面から配線層１２０Ｂの表面に達するまで、絶縁層１３０、１４０、及び絶縁膜１５２を貫通する孔部の中に形成される。ビア４０１Ｂは、例えば、セミアディティブ法によって銅めっきを孔部内に充填することによって形成される。ビア４０１Ｂは、配線層４０３Ｂと一体的に形成される。すなわち、ビア４０１Ｂの下端は配線層１２０Ｂに接続され、上端は配線層４０３Ｂに接続される。配線４０３Ａ、４０３Ｂは、絶縁層１４０の上面に形成される。
ビア４０２Ａは、絶縁層１９０の表面（下面）から配線層１７０Ａの表面（下面）に達するまで、絶縁層１８０及び１９０を貫通する孔部の中に形成される。ビア４０２Ａは、例えば、セミアディティブ法によって銅めっきを孔部内に充填することによって形成される。ビア４０２Ａは、配線層４０４Ａと一体的に形成される。すなわち、ビア４０２Ａの上端は配線層１７０Ａに接続され、下端は配線層４０４Ａに接続される。
ビア４０２Ｂは、絶縁層１９０の表面（下面）から配線層１７０Ｂの表面（下面）に達するまで、絶縁層１８０及び１９０を貫通する孔部の中に形成される。ビア４０２Ｂは、例えば、セミアディティブ法によって銅めっきを孔部内に充填することによって形成される。ビア４０２Ｂは、配線層４０４Ｂと一体的に形成される。すなわち、ビア４０２Ｂの上端は配線層１７０Ｂに接続され、下端は配線層４０４Ｂに接続される。配線４０４Ａ、４０４Ｂは、絶縁層１９０の下面に形成される。
配線４０５、４０６は、絶縁層１９０の下面において、配線層４０４Ａと配線層４０４Ｂとの間に形成されている。配線４０５、４０６は、例えば、セミアディティブ法で形成される。
このような実施の形態１の配線基板１００は、めっき処理によって形成される磁性体層１５１、コイル部１５３、及び磁性体層１５５を有するコイル１５０を含む。
コイル１５０の磁性体層１５１、コイル部１５３、及び磁性体層１５５は、めっき処理で形成できるため、配線基板１００の内部に容易に形成することができる。
また、コイル部１５３は、一端１５３Ａ及び他端１５３Ｂ以外の部分が磁性体層１５１及び１５５によって覆われている。磁性体層１５１及び１５５は、コイル部１５３の上面、下面、及び一部の側面を覆っている。
このため、コイル部１５３のインダクタンスを向上させることができ、磁性体層１５１及び１５５を形成しない場合に比べて、コイル部１５３を小型化することができる。
図３（Ａ）〜（Ｃ）は、実施の形態１の配線基板１００を適用した配線基板ユニット２００Ａ、２００Ｂ、２００Ｃを示す図である。なお、図３（Ａ）〜（Ｃ）において、比較例の配線基板ユニット１０（図１参照）と同様の構成要素には同一符号を付し、その説明を省略する。
図３（Ａ）に示す配線基板ユニット２００Ａは、マザーボード２０、パッケージ基板２３０Ａ、ＣＰＵ２４０Ａ、及び電源供給回路２５０を含む。
配線基板ユニット２００Ａは、例えば、携帯電話端末機、スマートフォン端末機、ゲーム機等の電子機器に用いられる。
マザーボード２０には、ＣＰＵ２４０Ａが搭載されたパッケージ基板２３０ＡがＢＧＡ（Ball Grid Array）のはんだ３１によって実装されるとともに、電源供給回路２５０が実装されている。
パッケージ基板２３０Ａは、ＣＰＵ２４０Ａが搭載され、インターポーザとして機能する。パッケージ基板２３０Ａは、例えば、ビルドアップ基板等の配線基板であり、例えば、複数の配線層と複数の絶縁層を積層して作製される。
パッケージ基板２３０Ａは、図２（Ａ）に示す配線基板１００をパッケージ基板として用いたものであり、コイル１５０を含む。コイル１５０は、ＣＰＵ２４０Ａに内蔵されるＩＣ及びスイッチング素子ＳＷと、パッケージ基板２３０Ａに実装されるキャパシタＣと電気的に接続され、電源供給回路２６０Ａを構築する。
ＣＰＵ２４０Ａは、配線基板ユニット２００Ａが搭載される電子機器の演算処理を行う演算処理装置である。ＣＰＵ２４０Ａは、電源供給回路２６０Ａを構築するためのスイッチング素子ＳＷとＩＣを含む。このＩＣは、電源供給回路のコントローラとして機能し、スイッチング素子を駆動する。
ＣＰＵ２４０Ａには、パッケージ基板２３０Ａに内蔵されるコイル１５０と、ＣＰＵ２４０Ａに内蔵されるＩＣ及びスイッチング素子ＳＷと、パッケージ基板２３０Ａに実装されるキャパシタＣとによって構築される電源供給回路２６０Ａから電力が供給される。キャパシタＣは、チップ部品としてのキャパシタを用いればよい。
電源供給回路２５０は、図示しないバッテリや外部電源から供給される電力を降圧し、パッケージ基板２３０Ａに内蔵されるコイル１５０と、ＣＰＵ２４０Ａに内蔵されるＩＣ及びスイッチング素子ＳＷと、パッケージ基板２３０Ａに実装されるキャパシタＣとによって構築される電源供給回路２６０Ａに電力を供給する。
電源供給回路２５０は、スイッチング素子ＳＷ、コイルＬ、キャパシタＣ、ＩＣを含む。スイッチング素子ＳＷ、コイルＬ、キャパシタＣは、降圧回路を構築し、コントローラとして機能するＩＣによってスイッチング素子ＳＷが駆動され、コイルＬ及びキャパシタＣで整流した電力を出力する。
このような配線基板ユニット２００Ａでは、電源供給回路２５０が図示しない電源から供給される電圧を降圧して電源供給回路２６０Ａに供給し、電源供給回路２６０Ａがさらに電圧を降圧してＣＰＵ２４０Ａに供給する。
電源供給回路２６０Ａは、一部（ＩＣ、スイッチング素子ＳＷ）がＣＰＵ２４０Ａに含まれており、キャパシタＣはパッケージ基板２３０Ａに実装され、コイル１５０はパッケージ基板２３０Ａに含まれている。すなわち、電源供給回路２６０Ａは、電源供給回路２５０よりもＣＰＵ２４０Ａに断然近い場所に位置している。
このため、例えば、バッテリ等の電源から電源供給回路２５０に電圧値５Ｖの電力が供給され、電源供給回路２５０で３Ｖに降圧した電力が電源供給回路２６０Ａに供給されるとする。そして、電源供給回路２６０Ａで電圧値が３Ｖの電力を１Ｖに降圧してＣＰＵ２４０Ａの図示しないコア等に供給するとする。
このように、５Ｖの電源電圧を１Ｖに降圧してＣＰＵ２４０Ａに供給する場合、３Ｖから１Ｖへの変換は、ＣＰＵ２４０Ａのコアの直近にある電源供給回路２６０Ａによって行われる。
このため、実施の形態１の配線基板ユニット２００Ａは、例えば、比較例の配線基板ユニット１０（図１参照）において、電源供給回路５０で５Ｖの電源電圧を１Ｖに降圧してＣＰＵ４０に供給する場合に比べて、電源供給の効率を改善することができる。
このように電源供給の効率を改善できるのは、パッケージ基板２３０Ａとして用いる実施の形態１の配線基板１００（図２（Ａ）参照）が、小型でインダクタンスの高いコイル１５０を含んでいるからである。
コイル１５０は、めっき処理で形成できる磁性体層１５１及び１５５と、めっき処理で形成されるコイル部１５３とを含むため、配線基板１００（パッケージ基板２３０Ａ）の内部の小さなスペースに形成できる。また、電源供給回路２６０Ａに求められる高いインダクタンスを実現できる。
このため、実施の形態１の配線基板ユニット２００Ａは、比較例の配線基板ユニット１０（図１参照）に比べて、電源供給の効率を改善することができる。
また、コイル１５０のコイル部１５３は、その外周の殆どの部分（一端１５３Ａと他端１５３Ｂを除いた部分）が磁性体層１５１及び１５５によって覆われている。このため、スイッチング素子ＳＷのスイッチングによってコイルから生じるノイズは磁性体層１５１及び１５５を殆ど透過しない。このため、コイル１５０からＣＰＵ２４０Ａ等にノイズが伝達されることを抑制することができる。
例えば従来のプリント基板のように、コイルが磁性体によって覆われていないプリント基板を図３（Ａ）に示すパッケージ基板２３０Ａとして用いると、スイッチングに伴うノイズがコイルから放射されるため、ＣＰＵ２４０Ａの動作に悪影響が生じる虞がある。
これに対して、実施の形態１の配線基板ユニット２００Ａは、ＣＰＵ２４０Ａの動作に悪影響が生じることを抑制できる。このようにノイズの影響を抑制できることにより、ＥＭＳ（Electro Magnetic Susceptance）又はＥＭＩ（Electro Magnetic Interference）等のノイズ耐性に優れた配線基板ユニット２００Ａを提供することができる。
また、電源供給回路２６０Ａは、出力電圧が１Ｖという低電圧電源であるため、ＣＰＵ２４０Ａの内部にコントローラとして機能するＩＣと、スイッチング素子ＳＷとを搭載することが可能になり、電源回路の高効率化が図られ、ＰＯＬ（Point Of Load）を実現することができる。
図３（Ｂ）は、他の形態の配線基板ユニット２００Ｂを示す図である。
配線基板ユニット２００Ｂは、マザーボード２０、パッケージ基板２３０Ｂ、及びＣＰＵ２４０Ｂを含む。
配線基板ユニット２００Ｂは、例えば、携帯電話端末機、スマートフォン端末機、ゲーム機等の電子機器に用いられる。
マザーボード２０には、ＣＰＵ２４０Ｂが搭載されたパッケージ基板２３０ＢがＢＧＡ（Ball Grid Array）のはんだ３１によって実装されている。
パッケージ基板２３０Ｂは、ＣＰＵ２４０Ｂが搭載され、インターポーザとして機能する。パッケージ基板２３０Ｂは、例えば、ビルドアップ基板等の配線基板であり、例えば、複数の配線層と複数の絶縁層を積層して作製される。
パッケージ基板２３０Ｂは、図２（Ａ）に示す配線基板１００をパッケージ基板として用いたものであり、コイル１５０を含む。コイル１５０は、ＣＰＵ２４０Ｂに内蔵されるＩＣ及びスイッチング素子ＳＷと、パッケージ基板２３０Ｂに実装されるキャパシタＣと電気的に接続され、電源供給回路２６０Ｂを構築する。
ＣＰＵ２４０Ｂは、配線基板ユニット２００Ｂが搭載される電子機器の演算処理を行う演算処理装置である。ＣＰＵ２４０Ｂは、電源供給回路２６０Ｂを構築するためのスイッチング素子ＳＷとＩＣを含む。このＩＣは、電源供給回路のコントローラとして機能し、スイッチング素子を駆動する。
ＣＰＵ２４０Ｂのコア等には、パッケージ基板２３０Ｂに内蔵されるコイル１５０と、ＣＰＵ２４０Ｂに内蔵されるＩＣ及びスイッチング素子ＳＷと、パッケージ基板２３０Ｂに実装されるキャパシタＣとによって構築される電源供給回路２６０Ｂから電力が供給される。
このような配線基板ユニット２００Ｂでは、電源供給回路２６０Ｂが図示しない電源から供給される電圧を降圧してＣＰＵ２４０Ｂのコア等に供給する。
電源供給回路２６０Ｂは、一部（ＩＣ、スイッチング素子ＳＷ）がＣＰＵ２４０Ｂに含まれており、キャパシタＣはパッケージ基板２３０Ｂに実装され、コイル１５０はパッケージ基板２３０Ｂに含まれている。すなわち、電源供給回路２６０Ｂは、比較例の配線基板ユニット１０の電源供給回路５０（図１参照）よりもＣＰＵ２４０Ｂに断然近い場所に位置している。
このため、例えば、バッテリ等の電源から電源供給回路２６０Ｂに電圧値５Ｖの電力が直接的に供給され、電源供給回路２６０Ｂで１Ｖに降圧した電力がＣＰＵ２４０Ｂの図示しないコア等に供給される。
このように、図３（Ｂ）に示す配線基板ユニット２００Ｂでは、５Ｖの電源電圧は、ＣＰＵ２４０Ｂのコアの直近にある電源供給回路２６０Ｂによって１Ｖに降圧される。
このため、実施の形態１の配線基板ユニット２００Ｂは、例えば、比較例の配線基板ユニット１０（図１参照）において、電源供給回路５０で５Ｖの電源電圧を１Ｖに降圧してＣＰＵ４０に供給する場合に比べて、電源供給の効率を改善することができる。
また、図３（Ａ）に示す配線基板ユニット２００Ａよりもさらに、電源供給の効率を改善することができる。
このように電源供給の効率を改善できるのは、パッケージ基板２３０Ｂとして用いる実施の形態１の配線基板１００（図２（Ａ）参照）が、小型でインダクタンスの高いコイル１５０を含んでいるからである。コイル１５０は、電源供給回路２６０Ｂに求められる高いインダクタンスを実現できる。
このため、実施の形態１の配線基板ユニット２００Ｂは、比較例の配線基板ユニット１０（図１参照）に比べて、電源供給の効率を改善することができる。
また、図３（Ｂ）に示す配線基板ユニット２００Ｂは、図３（Ａ）に示す配線基板ユニット２００Ａと同様に、コイル１５０からＣＰＵ２４０Ｂ等にノイズが伝達されることを抑制することができる。
図３（Ｃ）は、他の形態の配線基板ユニット２００Ｃを示す図である。
配線基板ユニット２００Ｃは、マザーボード２２０、パッケージ基板２３０Ｃ、及びＣＰＵ２４０Ｃを含む。
配線基板ユニット２００Ｃは、例えば、携帯電話端末機、スマートフォン端末機、ゲーム機等の電子機器に用いられる。
マザーボード２２０には、ＣＰＵ２４０Ｃが搭載されたパッケージ基板２３０ＣがＢＧＡ（Ball Grid Array）のはんだ３１によって実装されている。マザーボード２２０は、例えば、ＦＲ−４規格の配線基板やビルドアップ基板等の配線基板であり、例えば、複数の配線層と複数の絶縁層を積層して作製される。
マザーボード２２０は、図２（Ａ）に示す配線基板１００をマザーボードとして用いたものであり、コイル１５０を含む。コイル１５０は、ＣＰＵ２４０Ｃに内蔵されるＩＣ及びスイッチング素子ＳＷと、パッケージ基板２３０Ｃに実装されるキャパシタＣと電気的に接続され、電源供給回路２６０Ｃを構築する。
パッケージ基板２３０Ｃは、ＣＰＵ２４０Ｃが搭載され、インターポーザとして機能する。パッケージ基板２３０Ｃは、例えば、ビルドアップ基板等の配線基板であり、例えば、複数の配線層と複数の絶縁層を積層して作製される。
パッケージ基板２３０Ｃは、比較例のパッケージ基板３０と同様のものを用いることができる。すなわち、パッケージ基板２３０Ｃは、コイル１５０を含まなくてよい。ただし、パッケージ基板２３０Ｃは、コイル１５０を含んでもよい。この場合は、マザーボード２２０に含まれるコイル１５０と、パッケージ基板２３０Ｃに含まれるコイル１５０と、ＣＰＵ２４０Ｃに内蔵されるＩＣ及びスイッチング素子ＳＷと、パッケージ基板２３０Ｃに実装されるキャパシタＣとで、電源供給回路２６０Ｃを構築すればよい。
ＣＰＵ２４０Ｃは、配線基板ユニット２００Ｃが搭載される電子機器の演算処理を行う演算処理装置である。ＣＰＵ２４０Ｃは、電源供給回路２６０Ｃを構築するためのスイッチング素子ＳＷとＩＣを含む。このＩＣは、電源供給回路のコントローラとして機能し、スイッチング素子を駆動する。
ＣＰＵ２４０Ｃのコア等には、マザーボード２２０に内蔵されるコイル１５０と、ＣＰＵ２４０Ｃに内蔵されるＩＣ及びスイッチング素子ＳＷと、パッケージ基板２３０Ｃに実装されるキャパシタＣとによって構築される電源供給回路２６０Ｃから電力が供給される。
このような配線基板ユニット２００Ｃでは、電源供給回路２６０Ｃが図示しない電源から供給される電圧を降圧してＣＰＵ２４０Ｃのコア等に供給する。
電源供給回路２６０Ｃは、一部（ＩＣ、スイッチング素子ＳＷ）がＣＰＵ２４０Ｃに含まれており、キャパシタＣはパッケージ基板２３０Ｃに実装され、コイル１５０はマザーボード２２０に含まれている。すなわち、電源供給回路２６０Ｃは、比較例の配線基板ユニット１０の電源供給回路５０（図１参照）よりもＣＰＵ２４０Ｃに断然近い場所に位置している。
このため、例えば、バッテリ等の電源から電源供給回路２６０Ｃに電圧値５Ｖの電力が直接的に供給され、電源供給回路２６０Ｃで１Ｖに降圧した電力がＣＰＵ２４０Ｃの図示しないコア等に供給される。
このように、図３（Ｂ）に示す配線基板ユニット２００Ｃでは、５Ｖの電源電圧は、ＣＰＵ２４０Ｃのコアの直近にある電源供給回路２６０Ｃによって１Ｖに降圧される。
このため、実施の形態１の配線基板ユニット２００Ｃは、例えば、比較例の配線基板ユニット１０（図１参照）において、電源供給回路５０で５Ｖの電源電圧を１Ｖに降圧してＣＰＵ４０に供給する場合に比べて、電源供給の効率を改善することができる。
また、図３（Ａ）に示す配線基板ユニット２００Ａよりもさらに、電源供給の効率を改善することができる。
このように電源供給の効率を改善できるのは、マザーボード２２０として用いる実施の形態１の配線基板１００（図２（Ａ）参照）が、小型でインダクタンスの高いコイル１５０を含んでいるからである。コイル１５０は、電源供給回路２６０Ｃに求められる高いインダクタンスを実現できる。
このため、実施の形態１の配線基板ユニット２００Ｃは、比較例の配線基板ユニット１０（図１参照）に比べて、電源供給の効率を改善することができる。
また、図３（Ｂ）に示す配線基板ユニット２００Ｃは、図３（Ａ）に示す配線基板ユニット２００Ａと同様に、コイル１５０からＣＰＵ２４０Ｃ等にノイズが伝達されることを抑制することができる。
次に、図４乃至図７を用いて、実施の形態１の配線基板１００の製造方法について説明する。
図４乃至図７は、実施の形態１の配線基板１００の製造工程を示す図である。
まず、図４（Ａ）に示すように、上面及び下面に配線層１２０及び１７０が形成されたコア基板１１０を用意し、配線層１２０の上面及び１７０の下面に、それぞれ、絶縁層１３０及び１８０形成する。コア基板１１０には、スルーホール４００Ａ、４００Ｂが予め形成されている。
絶縁層１３０及び１８０は、真空ラミネータで樹脂フィルムを加熱・加圧して積層することで形成する。樹脂フィルムとしては、例えば、エポキシ、又はポリイミド等の樹脂製のフィルムを用いることができる。
次に、図４（Ｂ）に示すように、絶縁層１３０の上面の両端側に、感光性レジスト材料を用いて、マスク３００を形成する。この工程は、例えば、絶縁層１３０の上に塗布した感光性レジスト材料をフォトリソグラフィー工程で硬化させることによって行えばよい。
次に、図４（Ｃ）に示すように、絶縁層１３０の上面のマスク３００が形成されていない部分に、磁性体層１５１を形成する。磁性体層１５１は、例えば、スプレーめっき処理によって形成することができる。このスプレーめっき処理は、例えば、Ｚｎ−Ｆｅめっき液を用いて行えばよい。
磁性体層１５１は、例えば、膜厚１０μｍ、平面視で０．８５ｍｍ（縦方向：図面を貫通する方向）×２ｍｍ（横方向：図面における左右の方向）であり、一例として、コイル１５０のインダクタンスを７ｎＨに設定するためのサイズである。
磁性体層１５１として用いるＺｎ−Ｆｅ合金の組成は、例えば、Ｚｎ０．３６−Ｆｅ２．５４Ｏ４である。磁性体層１５１として、Ｚｎ−Ｆｅ合金の代わりに用いることが出来るのは、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ），ベリリウム（Ｂｅ），マグネシウム（Ｍｇ）、カルシウム（Ｃａ），ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及びマンガン（Ｍｎ）等とフェライト（Ｆｅ）との合金である。
次に、マスク３００を除去した後に、図４（Ｄ）に示すように、絶縁層１３０及び磁性体層１５１の上面に、絶縁膜１５２Ａを形成する。絶縁膜１５２Ａは、図２（Ａ）に示す絶縁膜１５２の一部であり、第１絶縁膜の一例である。絶縁膜１５２Ａは、微少な凹凸を持たせることにより、磁性体層１５１とコイル部１５３との密着性を向上させるために形成される。絶縁膜１５２Ａの厚さは、例えば、２〜５μｍであればよい。
マスク３００の除去は、例えば、剥離液を用いたエッチング処理によって行えばよい。また、絶縁膜１５２Ａの形成は、例えば、ワニス状のポリイミド系樹脂をスピンコート法で塗布することによって行えばよい。なお、ポリイミド系樹脂の代わりに、エポキシ系樹脂を用いてもよい。
次に、図５（Ａ）に示すように、絶縁膜１５２Ａの上面に、シード層１５３Ｃを形成する。シード層１５３Ｃは、後に上面に電解めっき処理が行われることにより、コイル部１５３になる種（シード）の部分である。
シード層１５３Ｃは、例えば、銅をスパッタリングすることにより形成できる。また、シード層１５３Ｃは、無電解めっき処理によって銅製の薄膜を形成することによって作製することができる。なお、シード層１５３Ｃの膜厚は、例えば、０．５μｍ〜０．８μｍである。
次に、図５（Ｂ）に示すように、感光性レジスト材料を用いて、シード層１５３Ｃの上面にマスク３０１を形成する。この工程は、例えば、シード層１５３Ｃに塗布した感光性レジスト材料をフォトリソグラフィー工程で硬化させることによって行えばよい。マスク３０１は、後に電解めっき処理によってコイル部１５３を形成する際に用いられる。このため、マスク３０１は、平面視ではコイル部１５３（図２（Ｃ）参照）を形成できるようにパターニングすればよい。
次に、図５（Ｃ）に示すように、電解めっき処理により、銅製のコイル部１５３を形成する。この電解めっき処理は、シード層１５３Ｃに給電しながら行えばよい。コイル部１５３の膜厚は、例えば、２０μｍに設定すればよい。例えば、最終製品の配線基板１００として残さない部分(後に除去する部分)にもシード層１５３を形成し、この部分を給電用のパターンとして用いてもよい。
次に、マスク３０１と、コイル部１５３から露出した部分のシード層１５３Ｃ（図５（Ｃ）参照）を除去し、図５（Ｄ）に示すように、コイル部１５３を露出させる。マスク３０１は、例えば、剥離液を用いたエッチング処理によって除去すればよい。シード層１５３Ｃの除去は、例えば、逆スパッタリング法によって行えばよい。
なお、この逆スパッタリング法では、図５（Ａ）に示す工程において形成されたシード層１５３Ｃのうち、コイル部１５３（図５（Ｄ）参照）と絶縁膜１５２Ａとの間に形成された部分は、コイル部１５３と一体になっているため、除去されずに残存する。
このようにして得られるコイル部１５３は、ライン／スペース＝１２０μｍ／２０μｍであり、巻数２．５である。
なお、シード層１５３Ｃの除去は、逆スパッタリング法の代わりに、ウェットエッチング法によって行ってもよい。
次に、図６（Ａ）に示すように、コイル部１５３の巻線の間に絶縁樹脂１５４を形成する。絶縁樹脂１５４は、平面視で図２（Ｃ）にドットで示す領域に形成する。例えば、巻線間を含むコイル部１５３上に感光性樹脂を塗布した後に、フォトリソグラフィー工程で不要部分の感光性樹脂を除去して形成できる。絶縁樹脂１５４としては、例えば、感光性エポキシ樹脂を用いることができる。
次に、図６（Ｂ）に示すように、マスク３０２を形成する。マスク３０２は、例えば、レジスト材料を塗布した後に、フォトリソグラフィー工程を行うことによって形成することができる。マスク３０２としては、例えば、感光性エポキシ樹脂を用いることができる。
マスク３０２は、後に磁性体層１５５を形成する際に用いるため、マスク３０２は、図２（Ｂ）に平面視で示す磁性体層１５５が得られるようにパターニングされ、開口部１５５Ａの部分と、図２（Ｂ）において左右両端側に形成される。
次に、図６（Ｃ）に示すように、マスク３０２を用いて磁性体層１５５を形成する。磁性体層１５５は、例えば、Ｚｎ−Ｆｅめっき液を用いたスプレーめっき処理で形成すればよい。
磁性体層１５５は、例えば、膜厚１０μｍ、平面視で０．８５ｍｍ（縦）×０．８５ｍｍ（横）である。これは、一例として、コイル１５０のインダクタンスを７ｎＨに設定するためのサイズである。
磁性体層１５５として用いるＺｎ−Ｆｅ合金の組成は、例えば、Ｚｎ０．３６−Ｆｅ２．５４Ｏ４である。磁性体層１５５として、Ｚｎ−Ｆｅ合金の代わりに用いることが出来るのは、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ），ベリリウム（Ｂｅ），マグネシウム（Ｍｇ）、カルシウム（Ｃａ），ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、及びマンガン（Ｍｎ）等とフェライト（Ｆｅ）との合金である。これは、磁性体１５１と同様である。
次に、マスク３０２を除去し、図７（Ａ）に示すように、絶縁膜１５２Ａ、コイル部１５３の一端１５３Ａ、他端１５３Ｂ、及び磁性体層１５５の上面に、絶縁膜１５２Ｂを形成する。絶縁膜１５２Ｂは、磁性体層１５５と絶縁層１４０との密着性を向上させるために形成される。絶縁膜１５２Ｂは、例えば、２〜５μｍの厚さに形成すればよい。
絶縁膜１５２Ｂは、図２（Ａ）に示す絶縁膜１５２の一部であり、図４（Ｄ）に示す工程で形成した絶縁膜１５２Ａとともに、絶縁膜１５２（図２（Ａ）参照）となる。絶縁膜１５２Ｂは、第２絶縁膜の一例である。
マスク３０２の除去は、例えば、剥離液を用いたエッチング処理によって除去すればよい。また、絶縁膜１５２Ｂの形成は、例えば、ワニス状のポリイミド系樹脂をスピンコート法で塗布することによって行えばよい。なお、絶縁膜１５２Ａとしてポリイミド系樹脂の代わりに、エポキシ系樹脂を用いる場合は、同様に、絶縁膜１５２Ｂとしてポリイミド系樹脂の代わりに、エポキシ系樹脂を用いればよい。
次に、図７（Ｂ）に示すように、絶縁膜１５２の上に、絶縁層１４０を形成するとともに、絶縁層１８０の下面に絶縁層１９０を形成する。
絶縁層１４０、１９０は、真空ラミネータで樹脂フィルムを加熱・加圧して積層することで形成する。樹脂フィルムとしては、例えば、エポキシ、又はポリイミド等の樹脂製のフィルムを用いることができる。
次に、図７（Ｃ）に示すように、絶縁層１４０と絶縁膜１５２にビアホール１４１Ａ、１４１Ｂを形成する。また、絶縁層１４０、絶縁膜１５２、及び絶縁層１３０に、配線層１２０Ａ、１２０Ｂの表面まで達するビアホール４０７Ａ、４０７Ｂを形成する。また、絶縁層１９０及び絶縁層１８０に、配線層１７０Ａ、１７０Ｂの表面（下面）まで達するビアホール４０８Ａ、４０８Ｂを形成する。
ビアホール１４１Ａ、１４１Ｂ、４０７Ａ、４０７Ｂ、４０８Ａ、４０８Ｂは、例えば、レーザ加工によって形成すればよい。ビアホール１４１Ａ、１４１Ｂは、それぞれ、コイル部１５３の一端１５３Ａ及び他端１５３Ｂを底面とし、絶縁層１４０の表面に開口部を有する形状であって、例えば、底面側の開口部より開口部側の径が大きい、円錐台形状の断面を有する。ビアホール１４１Ａ、１４１Ｂは、底面において絶縁膜１５２を除去することによって形成される。
ビアホール４０７Ａ、４０７Ｂは、それぞれ、配線層１２０Ａ、１２０Ｂの表面を底面とし、絶縁層１４０の表面に開口部を有する形状であって、例えば、底面側の開口部より開口部側の径が大きい、円錐台形状の断面を有する。
ビアホール４０８Ａ、４０８Ｂは、それぞれ、配線層１７０Ａ、１７０Ｂの表面を底面とし、絶縁層１９０の表面（下面）に開口部を有する形状であって、例えば、底面側の開口部より開口部側の径が大きい、円錐台形状の断面を有する。
次に、図７（Ｄ）に示すように、ビアホール１４１Ａ、１４１Ｂの内部にビア１５６Ａ、１５６Ｂをそれぞれ形成するとともに、ビア１５６Ａ、１５６Ｂの上に、配線１６０Ａ、１６０Ｂをそれぞれ形成する。
また、ビアホール４０７Ａ、４０７Ｂ、４０８Ａ、４０８Ｂの内部に、それぞれ、ビア４０１Ａ、４０１Ｂ、４０２Ａ、４０２Ｂを形成する。
ビア１５６Ａ、１５６Ｂは、例えば、セミアディティブ法によって形成すればよい。まず、ビア１５６Ａ、１５６Ｂは、例えば、ビアホール１４１Ａ、１４１Ｂの側壁及び底面と、絶縁層１４０の表面とに無電解めっき処理によって銅製のシード層を形成する。
また、ビア４０１Ａ、４０１Ｂ、４０２Ａ、４０２Ｂは、例えば、セミアディティブ法によって形成すればよい。まず、ビア４０１Ａ、４０１Ｂ、は、例えば、ビアホール４０７Ａ、４０７Ｂの側壁及び底面と、絶縁層１４０、絶縁膜１５２、絶縁層１３０の表面とに無電解めっき処理によって銅製のシード層を形成する。また、ビア４０２Ａ、４０２Ｂ、は、例えば、ビアホール４０８Ａ、４０８Ｂの側壁及び底面と、絶縁層１８０、絶縁層１９０の表面とに無電解めっき処理によって銅製のシード層を形成する。
次に、シード層の上に、配線１６０Ａ、１６０Ｂ、４０３Ａ、４０３Ｂの形状の開口を有するめっきレジスト層を形成する。そして、次に、シード層に給電を行いながら電解めっき処理を施し、めっきレジスト層から露出するシード層の表面に電解銅めっき膜を析出させることにより、ビア１５６Ａ、１５６Ｂと、配線１６０Ａ、１６０Ｂを連続的に形成するとともに、ビア４０１Ａ、４０１Ｂと、配線４０３Ａ、４０３Ｂを連続的に形成する。
また、同様に、めっきレジスト層を用いて、ビア４０２Ａ、４０２Ｂと、配線４０４Ａ、４０４Ｂを連続的に形成する。
最後に、めっきレジスト層を除去し、配線１６０Ａ、１６０Ｂ、４０３Ａ、４０３Ｂ、４０４Ａ、４０４Ｂに含まれない部分のシード層を除去する。めっきレジスト層は、例えば、剥離液を用いたエッチング処理によって除去すればよく、シード層の除去は、例えば、ウェットエッチング法によって行えばよい。
なお、ビア１５６Ａ、１５６Ｂ、４０１Ａ、４０１Ｂ、４０２Ａ、４０２Ｂ及び配線１６０Ａ、１６０Ｂ、４０３Ａ、４０３Ｂ、４０４Ａ、４０４Ｂは、サブトラクティブ法、又は、その他の方法で形成してもよい。
以上により、実施の形態１の配線基板１００が完成する。
実施の形態１の配線基板１００は、めっき処理で内部に形成可能なコイル１５０を含む。このため、配線基板１００を配線基板ユニット２００Ａ〜２００Ｃのパッケージ基板２３０Ａ、２３０Ｂ、又はマザーボード２２０として用いることにより、ＣＰＵ２４０Ａのコアの直近で電圧変換を行って電源供給を行えるため、電源供給の効率を改善することができる。また、これにより、電源供給回路の小型化を図ることができる。
また、磁性体層１５１及び１５５で高インダクタンスを実現したコイル１５０を配線基板１００の内部に、通常の配線基板を作製する場合と同様の工程で作製できるので、製造コストの低減を図ることができる。
また、コイル１５０のコイル部１５３は、磁性体層１５１及び１５５によって挟まれていてノイズ耐性が高いため、周囲の配線等に与える影響が極めて低く、周辺回路の設計における自由度を向上させることができる。
なお、以上では、配線基板１００がビルドアップ基板である形態について説明したが、配線基板１００はビルドアップ基板には限定されない。すなわち、絶縁層と配線層とを積層した基板であれば、配線基板１００はどのような基板であってもよい。
また、以上では、コイル１５０の一端１５３Ａ及び他端１５３Ｂがビア１５６Ａ及び１５６Ｂを介して配線１６０Ａ及び１６０Ｂに接続される形態について説明した。しかしながら、一端１５３Ａ及び他端１５３Ｂは、必ずしもビア１５６Ａ及び１５６Ｂを介して配線基板１００の上方向にある配線１６０Ａ及び１６０Ｂに接続されなくてもよい。例えば、一端１５３Ａ又は他端１５３Ｂの少なくともいずれか一方を配線層を介して、配線基板１００の横方向に引き出してもよい。
また、以上では、コイル１５０のコイル部１５３の下面側に平面視でコイル部１５３よりも大きな磁性体層１５１があり、コイル部１５３の上面側に一端１５３Ａ及び他端１５３Ｂ以外を被覆する磁性体層１５５を設ける形態について説明した。
しかしながら、磁性体層１５５は、一端１５３Ａ及び他端１５３Ｂ以外の部分を露出してもよく、磁性体層１５１は、コイル部１５３の下面の一部を露出してもよい。例えば、他の配線等との関係で、磁性体層１５１又は１５５を形成するスペースを十分に確保できない場合は、このようにコイル部１５３の一部を露出するようにしてもよい。
また、以上では、配線基板１００がコア基板１１０を含む所謂コア基板付きのビルドアップ基板である形態について説明したが、配線基板１００は、コア基板１１０を含まない、所謂コアレスのビルドアップ基板であってもよい。
また、最後に、図８を用いて、実施の形態１の配線基板１００の変形例について説明する。
図８は、実施の形態１の変形例の配線基板１００を示す断面図である。図８に示す断面は、図２に示す断面に対応する断面である。
また、以上では、コイル部１５３の一端１５３Ａの周囲が磁性体層１５５で形成される形態について説明した（図２（Ｂ）参照）。
しかしながら、図８に示すように、コイル部１５３の一端１５３Ａの周囲に絶縁樹脂１５４Ａを形成してもよい。絶縁樹脂１５４Ａは、絶縁樹脂１５４と同一の樹脂材料で、絶縁樹脂１５４と一体的に形成されている。
コイル部１５３の一端１５３Ａと、平面視で一端１５３Ａの周囲に連続するコイル部１５３との間隔が狭い場合には、一端１５３Ａの周囲に磁性体層１５５をめっき処理で形成すると、めっき処理に時間がかかり、生産性が低下する場合がある。
このような場合に、一端１５３Ａの周囲に、感光性エポキシ樹脂等で構築される絶縁樹脂１５４Ａを充填すれば、磁性体層１５５をめっき処理で形成する場合よりも容易に製造することができる。
また、コイル部１５３の一端１５３Ａと、平面視で一端１５３Ａの周囲に連続するコイル部１５３との間の間隔が狭くて、めっき処理で形成する磁性体層１５５にボイドが生じる場合がある。このような場合には、磁性体層１５５の代わりに絶縁樹脂１５４Ａを一端１５３Ａの周囲に形成すればよい。絶縁樹脂１５４Ａは、一端１５３Ａの周囲に充填するだけで形成されるため、ボイドが発生することを抑制でき、コイル部１５３のインダクタンスを一定にすることができる。
＜実施の形態２＞
図９は、実施の形態２の配線基板２００を示す断面図である。
実施の形態２の配線基板２００は、実施の形態１の配線基板１００の絶縁層１３０と磁性体層１５１との間に、実施の形態１の絶縁膜１５２と同様の絶縁膜２５２Ａを設けた点が実施の形態１の配線基板１００と異なる。
その他の構成は、実施の形態１の配線基板１００と同様であるため、同様の構成要素には同一符号を付し、その説明を省略する。
実施の形態２の配線基板２００は、実施の形態１の配線基板１００の絶縁膜１５２（図２参照）の代わりに、絶縁膜２５２を含む。
絶縁膜２５２は、実施の形態１の配線基板１００の絶縁膜１５２（図２参照）に、絶縁膜２５２Ａを追加した構成を有する。絶縁膜２５２Ａは、絶縁層１３０と磁性体層１５１の間に形成される。絶縁膜２５２のうちの絶縁膜２５２Ａ以外の部分は、実施の形態１の配線基板１００の絶縁膜１５２（図２参照）と同一の形状及び構成を有する。
絶縁膜２５２Ａは、実施の形態１の配線基板１００の絶縁膜１５２（図２参照）と同様に、例えば、亜鉛とフェライトの合金（Ｚｎ−Ｆｅ）で出来ており、亜鉛とフェライトの合金めっき膜で形成される。
絶縁膜２５２Ａは、絶縁膜２５２のうちの絶縁膜２５２Ａ以外の部分（すなわち、実施の形態１の配線基板１００の絶縁膜１５２（図２参照）と同一の形状及び構成を有する部分）と一体的に形成される。絶縁膜２５２は、第３絶縁膜の一例である。
例えば、絶縁層１３０の上に直接磁性体層１５１を形成すると、磁性体層１５１に安定的な結晶方向が得られない場合がある。また、磁性体層１５１の厚さに平面的な分布が生じて厚さの制御が困難になるような場合がある。このような場合には、絶縁膜２５２Ａを形成すればよい。
絶縁膜２５２Ａは、絶縁層１３０の上の、後に磁性体層１５１を形成する領域に形成すればよい。
なお、ここでは、説明の便宜上、絶縁膜２５２のうち、実施の形態１の絶縁膜１５２と同一の部分に対して追加した部分を絶縁膜２５２Ａとして区別する。しかしながら、絶縁膜２５２Ａは、絶縁膜２５２のうちの絶縁膜２５２Ａ以外の部分と一体的に形成される。このため、例えば、次に説明するように形成することができる。
図１０は、実施の形態２の配線基板２００の製造工程を示す図である。
まず、図１０に示すように、絶縁層１３０の上の一面に絶縁膜２５２Ａ１を形成する。これは、実施の形態１で言えば、図４（Ａ）に示す工程で、絶縁層１３０の上の一面に絶縁膜を形成することに相当する（工程Ａ）。絶縁膜２５２Ａ１のうち、図９に示す磁性体層１５１の下に位置する部分が図９に示す絶縁膜２５２Ａとなる。
次に、工程Ａで絶縁層１３０の上に形成した絶縁膜の上に、図４（Ｂ）、（Ｃ）に示す工程と同様の工程によって磁性体層１５１を形成する（工程Ｂ）。
そして、工程Ｂで形成した磁性体層１５１と、工程Ａで形成した絶縁層のうち磁性体層１５１によって覆われていない部分（図４（Ｄ）に示す絶縁膜１５２Ａのうち、絶縁層１３０の上に形成されている部分と同様の部分）との上に、絶縁膜を形成する（工程Ｃ）。
次に、図５（Ａ）〜（Ｄ）、及び、図６（Ａ）〜（Ｃ）と同様の工程を行う（工程Ｄ）。さらに、図７（Ａ）と同様の工程により、図７（Ａ）に示す絶縁膜１５２Ｂと同様の絶縁膜を形成する（工程Ｅ）。
以上の工程Ａ、工程Ｃ、及び工程Ｅにより、絶縁膜２５２が完成する。絶縁膜２５２は、工程Ａ、工程Ｃ、及び工程Ｅで形成される絶縁膜が一体化したものである。
絶縁膜２５２は、例えば、ポリイミド等の樹脂膜で形成されるため、ビルドアップ基板に含まれる絶縁層１３０よりも、表面をより平坦にすることができる。
なお、絶縁膜２５２Ａを含む絶縁膜２５２の厚さを薄くする方がコイル１５０の特性が良好になる場合は、絶縁膜２５２の厚さを可能な限り薄くすればよい。
以上、実施の形態２によれば、磁性体層１５１と絶縁層１３０との間に絶縁膜２５２Ａを設けることにより、めっき処理で形成される磁性体層１５１の結晶方向をより安定的なものにすることができる。また、絶縁体層１５１の厚さの制御を容易に行うことができるようになる。
また、実施の形態２の配線基板２００は、図８に示す実施の形態１の変形例の配線基板１００と同様に、変形することができる。
図１１は、実施の形態２の変形例の配線基板２００を示す断面図である。図１１に示す断面は、図９に示す断面に対応する断面である。
図１１に示す配線基板２００は、図８に示す実施の形態１の変形例の配線基板１００と同様に、コイル部１５３の一端１５３Ａの周囲に絶縁樹脂１５４Ａを形成したものである。
コイル部１５３の一端１５３Ａと、平面視で一端１５３Ａの周囲に連続するコイル部１５３との間隔が狭い場合には、一端１５３Ａの周囲に磁性体層１５５をめっき処理で形成すると、めっき処理に時間がかかり、生産性が低下する場合がある。
このような場合に、一端１５３Ａの周囲に、感光性エポキシ樹脂等で構築される絶縁樹脂１５４Ａを充填すれば、磁性体層１５５をめっき処理で形成する場合よりも容易に配線基板２００を製造することができる。
また、コイル部１５３の一端１５３Ａと、平面視で一端１５３Ａの周囲に連続するコイル部１５３との間の間隔が狭くて、めっき処理で形成する磁性体層１５５にボイドが生じる場合がある。このような場合には、磁性体層１５５の代わりに絶縁樹脂１５４Ａを一端１５３Ａの周囲に形成すればよい。絶縁樹脂１５４Ａは、一端１５３Ａの周囲に充填するだけで形成されるため、ボイドが発生することを抑制でき、コイル部１５３のインダクタンスを一定にすることができる。
以上、本発明の例示的な実施の形態の配線基板、及び、配線基板の製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
１００、２００ 配線基板
１１０ コア基板
１２０、１２０Ａ、１２０Ｂ、１２０Ｃ 配線層
１３０ 絶縁層
１４０ 絶縁層
１５０ コイル
１５１ 磁性体層
１５２、１５２Ａ、２５２、２５２Ａ 絶縁膜
１５３ コイル部
１５４ 絶縁樹脂
１５５ 磁性体層
１６０Ａ、１６０Ｂ 配線
１７０、１７０Ａ、１７０Ｂ、１７０Ｃ 配線層
１８０ 絶縁層
１９０ 絶縁層

Claims (11)

  1. 第１絶縁層と、
    前記第１絶縁層の上にめっき膜で形成される第１磁性体層と、
    前記第１磁性体層の上に形成される平面コイルと、
    前記平面コイルの上にめっき膜で形成される第２磁性体層と
    を含む、配線基板。
  2. 前記平面コイルと前記第１磁性体層との間に絶縁膜が形成される、請求項１記載の配線基板。
  3. 前記平面コイルは、めっき膜で形成される、請求項１又は２記載の配線基板。
  4. 前記平面コイルの平面視における隙間の部分に形成される絶縁部をさらに含む、請求項１乃至３のいずれか一項記載の配線基板。
  5. 前記第２磁性体層の上に形成される第２絶縁層と、
    前記第２絶縁層の上に形成される第１配線部と
    をさらに含み、
    前記平面コイルの一端は、前記第２絶縁層及び前記第２磁性体層を貫通する第１ビアを介して、前記第１配線部に接続される、請求項１乃至４のいずれか一項記載の配線基板。
  6. 前記第２絶縁層の上に形成される第２配線部をさらに含み、
    前記平面コイルの他端は、前記第２絶縁層を貫通する第２ビアを介して、前記第２配線部に接続される、請求項５記載の配線基板。
  7. 前記第２磁性体層は、前記第１ビアを挿通する開口部を有する、請求項５又は６記載の配線基板。
  8. 前記第２磁性体層と前記第２絶縁層との間に形成される絶縁膜をさらに含む、請求項５乃至７のいずれか一項記載の配線基板。
  9. 前記第１絶縁層と前記第１磁性体層との間に形成される第３絶縁膜をさらに含む、請求項１乃至８のいずれか一項記載の配線基板。
  10. 第１絶縁層の上にめっき処理で第１磁性体層を形成する工程と、
    前記第１磁性体層の上に、平面コイルを形成する工程と、
    前記平面コイルの上にめっき処理で第２磁性体層を形成する工程と
    を含む、配線基板の製造方法。
  11. 前記平面コイルをめっき処理で形成する、請求項１０記載の配線基板の製造方法。
JP2012183523A 2012-04-12 2012-08-22 配線基板、及び、配線基板の製造方法 Active JP6283158B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012183523A JP6283158B2 (ja) 2012-04-12 2012-08-22 配線基板、及び、配線基板の製造方法
US13/857,226 US9336938B2 (en) 2012-04-12 2013-04-05 Wiring substrate and method for manufacturing the wiring substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012091289 2012-04-12
JP2012091289 2012-04-12
JP2012183523A JP6283158B2 (ja) 2012-04-12 2012-08-22 配線基板、及び、配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2013236046A true JP2013236046A (ja) 2013-11-21
JP2013236046A5 JP2013236046A5 (ja) 2015-09-24
JP6283158B2 JP6283158B2 (ja) 2018-02-21

Family

ID=49324562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012183523A Active JP6283158B2 (ja) 2012-04-12 2012-08-22 配線基板、及び、配線基板の製造方法

Country Status (2)

Country Link
US (1) US9336938B2 (ja)
JP (1) JP6283158B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044294A (ja) * 2019-09-06 2021-03-18 株式会社村田製作所 インダクタ部品

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102069629B1 (ko) * 2014-05-08 2020-01-23 삼성전기주식회사 칩 전자부품 및 그 제조방법
US10483035B2 (en) * 2015-09-21 2019-11-19 Qorvo Us, Inc. Substrates with integrated three dimensional solenoid inductors
US10720788B2 (en) * 2015-10-09 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging devices having wireless charging coils and methods of manufacture thereof
US10923259B2 (en) * 2016-07-07 2021-02-16 Samsung Electro-Mechanics Co., Ltd. Coil component
JP2021136310A (ja) * 2020-02-26 2021-09-13 株式会社村田製作所 インダクタ部品
US20220285079A1 (en) * 2021-03-04 2022-09-08 Intel Corporation Coreless electronic substrates having embedded inductors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752114A (en) * 1980-09-16 1982-03-27 Asahi Chem Ind Co Ltd Fine coil
JPS5967909U (ja) * 1982-10-28 1984-05-08 日本電気ホームエレクトロニクス株式会社 コイル装置
JPS63300593A (ja) * 1987-05-29 1988-12-07 Nec Corp セラミック複合基板
JP2003059719A (ja) * 2001-08-16 2003-02-28 Denki Kagaku Kogyo Kk コイル回路付き金属ベース回路基板
WO2005032226A1 (ja) * 2003-09-29 2005-04-07 Tamura Corporation 多層積層回路基板
JP2008103603A (ja) * 2006-10-20 2008-05-01 Seiko Epson Corp 電子基板および電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4117878C2 (de) * 1990-05-31 1996-09-26 Toshiba Kawasaki Kk Planares magnetisches Element
US5312674A (en) * 1992-07-31 1994-05-17 Hughes Aircraft Company Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer
JPH07268610A (ja) * 1994-03-28 1995-10-17 Alps Electric Co Ltd 軟磁性合金薄膜
JPH0936312A (ja) * 1995-07-18 1997-02-07 Nec Corp インダクタンス素子およびその製造方法
JPH1055916A (ja) * 1996-08-08 1998-02-24 Kiyoto Yamazawa 薄型磁気素子およびトランス
US6136458A (en) * 1997-09-13 2000-10-24 Kabushiki Kaisha Toshiba Ferrite magnetic film structure having magnetic anisotropy
FR2790328B1 (fr) * 1999-02-26 2001-04-20 Memscap Composant inductif, transformateur integre, notamment destines a etre incorpores dans un circuit radiofrequence,et circuit integre associe avec un tel composant inductif ou transformateur integre
JP2001077538A (ja) 1999-09-02 2001-03-23 Fuji Photo Film Co Ltd プリント基板のパターンコイル
JP3373181B2 (ja) * 1999-09-17 2003-02-04 ティーディーケイ株式会社 薄膜磁気ヘッドおよびその製造方法
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
JP4200631B2 (ja) * 2000-03-29 2008-12-24 沖電気工業株式会社 オンチップ・コイルとその製造方法
JP3755453B2 (ja) * 2001-11-26 2006-03-15 株式会社村田製作所 インダクタ部品およびそのインダクタンス値調整方法
US7061359B2 (en) * 2003-06-30 2006-06-13 International Business Machines Corporation On-chip inductor with magnetic core
JP4012526B2 (ja) * 2004-07-01 2007-11-21 Ｔｄｋ株式会社 薄膜コイルおよびその製造方法、ならびにコイル構造体およびその製造方法
US7436281B2 (en) * 2004-07-30 2008-10-14 Texas Instruments Incorporated Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
JP2007250924A (ja) * 2006-03-17 2007-09-27 Sony Corp インダクタ素子とその製造方法、並びにインダクタ素子を用いた半導体モジュール
US8248200B2 (en) * 2006-03-24 2012-08-21 Panasonic Corporation Inductance component
JP2007281230A (ja) 2006-04-07 2007-10-25 Fujikura Ltd 半導体装置およびその製造方法
US7612963B2 (en) * 2006-06-30 2009-11-03 Hitachi Global Storage Technologies Netherlands B.V. Perpendicular magnetic recording head with photoresist dam between write coil and air bearing surface
JP2008041115A (ja) * 2006-08-01 2008-02-21 Alps Electric Co Ltd 垂直磁気記録ヘッド
JP5339974B2 (ja) * 2009-03-11 2013-11-13 新光電気工業株式会社 インダクタ装置及びその製造方法
CN102771199B (zh) * 2010-07-16 2015-02-04 株式会社村田制作所 线圈内置基板
TWI474349B (zh) * 2010-07-23 2015-02-21 Cyntec Co Ltd 線圈元件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752114A (en) * 1980-09-16 1982-03-27 Asahi Chem Ind Co Ltd Fine coil
JPS5967909U (ja) * 1982-10-28 1984-05-08 日本電気ホームエレクトロニクス株式会社 コイル装置
JPS63300593A (ja) * 1987-05-29 1988-12-07 Nec Corp セラミック複合基板
JP2003059719A (ja) * 2001-08-16 2003-02-28 Denki Kagaku Kogyo Kk コイル回路付き金属ベース回路基板
WO2005032226A1 (ja) * 2003-09-29 2005-04-07 Tamura Corporation 多層積層回路基板
JP2008103603A (ja) * 2006-10-20 2008-05-01 Seiko Epson Corp 電子基板および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021044294A (ja) * 2019-09-06 2021-03-18 株式会社村田製作所 インダクタ部品
US11631526B2 (en) 2019-09-06 2023-04-18 Murata Manufacturing Co., Ltd. Inductor component
JP7449660B2 (ja) 2019-09-06 2024-03-14 株式会社村田製作所 インダクタ部品

Also Published As

Publication number Publication date
JP6283158B2 (ja) 2018-02-21
US20130271252A1 (en) 2013-10-17
US9336938B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
JP6283158B2 (ja) 配線基板、及び、配線基板の製造方法
US9478343B2 (en) Printed wiring board
US9265158B2 (en) Inductor component and printed wiring board incorporating inductor component and method for manufacturing inductor component
JP6170790B2 (ja) 配線基板及びその製造方法
US20140360767A1 (en) Wiring board and method for manufacturing the same
JP6766740B2 (ja) プリント配線基板およびスイッチングレギュレータ
JP2014090080A (ja) プリント配線板、プリント配線板の製造方法及び電子部品
US10966324B2 (en) Wiring board, multilayer wiring board, and method of manufacturing wiring board
US9307645B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP5160052B2 (ja) 配線基板、キャパシタ
JP2008270532A (ja) インダクタ内蔵基板及びその製造方法
JP2008171965A (ja) 超小型電力変換装置
JP2012134437A (ja) 電子部品内蔵型プリント基板およびその製造方法
US20100231344A1 (en) Inductor device, and method of manufacturing the same
JP2010238925A (ja) 電子部品内蔵モジュール
US20160150650A1 (en) Printed circuit board with electronic component embedded therein and method for manufacturing the same
JP4983906B2 (ja) 電子部品内蔵モジュール
TW202031106A (zh) 多層印刷基板
JP2005347286A (ja) コイル内蔵多層基板、半導体チップ、及びそれらの製造方法
JP2005277389A (ja) 多層配線基板及び半導体パッケージ
JP2010183042A (ja) 配線基板
JP2014165362A (ja) プリント配線板
JP2018082070A (ja) 配線基板およびこれを用いた電子装置
JP2013070035A (ja) 多層プリント配線板
JP2005347287A (ja) 多層基板内シールド線、半導体チップ、電子回路素子、及びそれらの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150811

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171026

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180126

R150 Certificate of patent or registration of utility model

Ref document number: 6283158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150