JP2013222939A - 窒化物半導体を用いたトランジスタおよびその製造方法 - Google Patents
窒化物半導体を用いたトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2013222939A JP2013222939A JP2012095667A JP2012095667A JP2013222939A JP 2013222939 A JP2013222939 A JP 2013222939A JP 2012095667 A JP2012095667 A JP 2012095667A JP 2012095667 A JP2012095667 A JP 2012095667A JP 2013222939 A JP2013222939 A JP 2013222939A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- transistor
- electric field
- gfp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】GFP構造による電界集中の緩和効率を向上させ、GFP下の絶縁膜合計層厚のばらつきの影響を受けにくい窒化物半導体を用いたトランジスタおよびその製造方法を提供する。
【解決手段】チャネル層3と、チャネル層3の上部に設けられ、チャネル層3内に2次元電子ガスを形成するバリア層4と、バリア層4の上部に形成されたSiN層5と、SiN層5の上部に形成され、SiN層5よりも誘電率が大きいHfO層18とを備え、ゲート電極8が、HfO層18の上部でドレイン電極7側に張り出したGFP構造を有する。
【選択図】図1
【解決手段】チャネル層3と、チャネル層3の上部に設けられ、チャネル層3内に2次元電子ガスを形成するバリア層4と、バリア層4の上部に形成されたSiN層5と、SiN層5の上部に形成され、SiN層5よりも誘電率が大きいHfO層18とを備え、ゲート電極8が、HfO層18の上部でドレイン電極7側に張り出したGFP構造を有する。
【選択図】図1
Description
この発明は、GaNに代表される窒化物半導体を用いた高電子移動度トランジスタ(High Electron Mobility Transistor;HEMT)およびその製造方法に関する。
ゲートフィールドプレート(以下、GFPと記載する)構造のGaN HEMTでは、チャネル層上にバリア層が結晶成長され、バリア層上に窒化膜(Si3N4)、電極(ソース電極S、ゲート電極G、ドレイン電極D)が形成されており、ゲート電極はドレイン側に向かって窒化膜上にせり出すように形成されている(例えば、非特許文献1参照)。
このゲート電極の形状をGFP構造と呼び、せり出し部分をGFPと呼ぶ。また、従来の構造では、GFP下の絶縁膜が窒化膜の1層構造になっている。
このゲート電極の形状をGFP構造と呼び、せり出し部分をGFPと呼ぶ。また、従来の構造では、GFP下の絶縁膜が窒化膜の1層構造になっている。
GaN HEMTは、高出力高周波増幅器またはパワースイッチ回路に用いられる。
増幅器およびスイッチ回路の効率を上げるためには、GaN HEMTの電流コラプスを抑制する必要がある。電流コラプスは、バリア層の表面に存在するトラップの電荷状態の変化に起因して発生する。このトラップの電荷状態の変化は、バリア層の表面の電界に依存し、この電界が小さければトラップの電荷状態の変化は小さくなる。
このため、バリア層の表面の電界をできるだけ小さくすることが望ましいが、電界は、通常エッジ部分に集中しやすいため、ゲート電極端に強く電界が集中する。この電界集中を緩和する手法としてGFP構造が用いられる。
増幅器およびスイッチ回路の効率を上げるためには、GaN HEMTの電流コラプスを抑制する必要がある。電流コラプスは、バリア層の表面に存在するトラップの電荷状態の変化に起因して発生する。このトラップの電荷状態の変化は、バリア層の表面の電界に依存し、この電界が小さければトラップの電荷状態の変化は小さくなる。
このため、バリア層の表面の電界をできるだけ小さくすることが望ましいが、電界は、通常エッジ部分に集中しやすいため、ゲート電極端に強く電界が集中する。この電界集中を緩和する手法としてGFP構造が用いられる。
図11は、従来のGFP構造のトランジスタの要部切断側面図およびそのバリア層表面の電界分布を示す図である。図11に示す従来のトランジスタは、基板1、バッファ層2、チャネル層3、バリア層4、SiN層5、ソース電極6、ドレイン電極7、ゲート電極8およびGFP9を備えて構成される。従来の構造では、GFP9下の絶縁膜がSiN層5の1層構造になっている。
GFP構造は、図11の下段に示すバリア層表面の電界分布から、電界をゲート電極端12だけでなく、GFP端13にも分散させて、ゲート電極端12に電界が集中することを緩和させる効果がある。
なお、電界Ep(平行平板領域電界)17は、GFP9の平板下に位置する平行平板領域14における電界Ep(平行平板領域電界)である。
GFP構造は、図11の下段に示すバリア層表面の電界分布から、電界をゲート電極端12だけでなく、GFP端13にも分散させて、ゲート電極端12に電界が集中することを緩和させる効果がある。
なお、電界Ep(平行平板領域電界)17は、GFP9の平板下に位置する平行平板領域14における電界Ep(平行平板領域電界)である。
また、従来の構造における、ゲート電極端12の電界Eg(ゲート電極端電界)15とGFP端13の電界Ef(GFP端電界)16についての絶縁膜合計層厚10の依存性をデバイスシミュレーションで計算した結果を、図12に示す。なお、この計算におけるバイアス条件は、ゲート電圧が−5V、ドレイン電圧が30Vであって、GFP長Lfp11が0.8μmである。
図12から明らかなように、絶縁膜合計層厚10を大きくしていくと、Eg15(黒丸のプロット)は増大し、Ef16(黒三角のプロット)は減少することがわかる。さらにEg15とEf16が等しくなるd_optが存在することがわかる。このとき、バリア層4の表面の最大電界が最も小さくなるため、この電界を最適電界としてE_optとする。
図12から明らかなように、絶縁膜合計層厚10を大きくしていくと、Eg15(黒丸のプロット)は増大し、Ef16(黒三角のプロット)は減少することがわかる。さらにEg15とEf16が等しくなるd_optが存在することがわかる。このとき、バリア層4の表面の最大電界が最も小さくなるため、この電界を最適電界としてE_optとする。
従来の構造では、E_optが2.32E+6(V/cm)であった。
しかしながら、従来の構造は、絶縁膜合計層厚10がd_optであるとき、最大電界が最も小さくなるが、さらなる電流コラプスを抑制するためにはE_optをさらに低減する必要がある。
しかしながら、従来の構造は、絶縁膜合計層厚10がd_optであるとき、最大電界が最も小さくなるが、さらなる電流コラプスを抑制するためにはE_optをさらに低減する必要がある。
また、図12に示すように、従来の構造では、SiN層5を積層するときのプロセスのばらつきによって、絶縁膜合計層厚10がΔdだけばらつき、絶縁膜合計層厚10がd_optとなるように製造しようとしても、d_opt−Δdになると考えられる。
なお、今回は説明の簡単のため、絶縁膜合計層厚10の厚みが減少する方向のばらつきのみを考えるが、増加する方向のばらつきに関しても同様である。
なお、今回は説明の簡単のため、絶縁膜合計層厚10の厚みが減少する方向のばらつきのみを考えるが、増加する方向のばらつきに関しても同様である。
絶縁膜合計層厚10がΔdだけばらついたとき、最適電界E_optからΔEだけ増加することが懸念されるため、できるだけΔEが小さくなる構造が望まれる。
しかしながら、従来の構造では、絶縁膜合計層厚10の変化に対してEg15とEf16が大きく変化するため、上述したばらつきに弱いという不具合がある。
しかしながら、従来の構造では、絶縁膜合計層厚10の変化に対してEg15とEf16が大きく変化するため、上述したばらつきに弱いという不具合がある。
Thompson R. etal, "Performance of the AlGaN HEMT structure with a gate extension", IEEE Trans Electron, Dev. 2004, Vol.51, N.2, pp.292−295.
上述したように、従来の技術では、GFP構造による電界集中の緩和が十分ではないため、電流コラプスが生じて効率が低下するという課題があった。
また、SiN層が最適層厚からばらついたときに電界が増加するという課題もあった。
また、SiN層が最適層厚からばらついたときに電界が増加するという課題もあった。
この発明は、上記のような課題を解決するためになされたもので、GFP構造による電界集中の緩和効を向上させ、GFP下の絶縁膜層厚のばらつきの影響を受けにくい窒化物半導体を用いたトランジスタおよびその製造方法を得ることを目的とする。
この発明に係る窒化物半導体を用いたトランジスタは、電子が走行するチャネル層と、チャネル層の上部に設けられ、当該チャネル層内に2次元電子ガスを形成する、In、Al、Gaの少なくとも一つおよびNを含むバリア層とを備える、高電子移動度トランジスタ構造を有したトランジスタにおいて、バリア層の上部に形成されたSiを含む第1の絶縁膜層と、第1の絶縁膜層の上部に形成され、第1の絶縁膜層よりも誘電率が大きい第2の絶縁膜層とを備え、ゲート電極は、第2の絶縁膜層の上部でドレイン電極側に張り出したGFP構造を有することを特徴とする。
この発明によれば、GFP構造による電界集中の緩和効を向上させ、GFP下の絶縁膜層厚のばらつきの影響を受けにくいという効果がある。
実施の形態1.
図1は、この発明の実施の形態1に係る窒化物半導体を用いたトランジスタの構造を示す図であり、トランジスタの要部切断側面図を示している。図1に示すトランジスタは、基板1、バッファ層2、チャネル層3、バリア層4、SiN層5、ソース電極6、ドレイン電極7、ゲート電極8、GFP9およびHfO層18を備えて構成される。図1において、符号10〜17が示す内容は、図11と同様である。なお、実際には、素子分離領域や配線などがあるが、この発明の特徴部分とは関連がないため、記載を省略している。
また、この発明に係るGaN HEMTは、単体の増幅器として利用されるが、モノシリックマイクロ波集積回路(MMIC)を構成するトランジスタにも適用可能である。
図1は、この発明の実施の形態1に係る窒化物半導体を用いたトランジスタの構造を示す図であり、トランジスタの要部切断側面図を示している。図1に示すトランジスタは、基板1、バッファ層2、チャネル層3、バリア層4、SiN層5、ソース電極6、ドレイン電極7、ゲート電極8、GFP9およびHfO層18を備えて構成される。図1において、符号10〜17が示す内容は、図11と同様である。なお、実際には、素子分離領域や配線などがあるが、この発明の特徴部分とは関連がないため、記載を省略している。
また、この発明に係るGaN HEMTは、単体の増幅器として利用されるが、モノシリックマイクロ波集積回路(MMIC)を構成するトランジスタにも適用可能である。
基板1は、サファイア、SiC、Si、GaN基板などが用いられる。特に、熱伝導率の良好な半絶縁性SiC基板が一般的に利用されるが、半導体基板として非常に一般的なSi基板も価格が安いため、よく用いられている。
バッファ層2は、基板1とチャネル層3の間に挿入される層であり、チャネル層3の結晶性を向上させること、および電子をチャネルに閉じ込めることを目的として、AlN、AlGaN、GaN/InGaN、AlN/AlGaNおよびこれらの超格子などの様々な構造が用いられる。
バッファ層2は、基板1とチャネル層3の間に挿入される層であり、チャネル層3の結晶性を向上させること、および電子をチャネルに閉じ込めることを目的として、AlN、AlGaN、GaN/InGaN、AlN/AlGaNおよびこれらの超格子などの様々な構造が用いられる。
チャネル層3は、トランジスタ動作に必要な電子(電流)が流れる層である。典型的なチャネル層はGaN層であるが、InGaN、AlGaNやこれらの多層構造も使うことができる。例えば、チャネル層3をInGaNで構成する場合、In組成を0より大きく1より小さくする。
バリア層4は、AlGaN単層がよく用いられるが、これ以外にも組成、膜厚、不純物濃度の異なる複数のAlGaN、AlGaNとGaNまたはAlNとの組み合わせであっても、この発明の効果は得られる。
また、チャネル層3とバリア層4が接触する界面は、チャネル層3よりバンドギャップが広いヘテロ接合で形成させる。基板1からバリア層4に至る構造のいかなるものでも、この発明に適用できる。
また、チャネル層3とバリア層4が接触する界面は、チャネル層3よりバンドギャップが広いヘテロ接合で形成させる。基板1からバリア層4に至る構造のいかなるものでも、この発明に適用できる。
SiN層5は、バリア層4の上部に形成され、バリア層4の表面におけるトラップ数を抑制する膜としての役割を有する第1の絶縁膜層である。
なお、SiN層5は、SiNだけでなく、SiOなどドナーの役割を果たすSiを含む絶縁膜であればよい。Siを含んでいればドナーとしてバリア層4に電子を供給して、バリア層4の表面上のトラップ数を減らすことができる。
図1において、SiN層5の厚さを層厚dSiNとしている。
なお、SiN層5は、SiNだけでなく、SiOなどドナーの役割を果たすSiを含む絶縁膜であればよい。Siを含んでいればドナーとしてバリア層4に電子を供給して、バリア層4の表面上のトラップ数を減らすことができる。
図1において、SiN層5の厚さを層厚dSiNとしている。
HfO層18は、SiN層5の上部に形成されてバリア層4の表面における電界を低減するために挿入される第2の絶縁膜層である。このHfO層18を挿入することにより、GFP9の下部にSiN層5とHfO層18からなる2層構造の絶縁膜層が形成される。
なお、HfO層18は、HfOだけでなく、SiN層5の誘電率よりも高い誘電率を有する絶縁膜であればよい。図1において、HfO層18の厚さを層厚dHfOとしている。
また、SiN層5とHfO層18との2層構造でなく、SiNの組成やHfOの組成が異なる3層以上の絶縁膜の組み合わせであっても上部が下部より誘電率εが大きければ、この発明の効果が得られる。
なお、HfO層18は、HfOだけでなく、SiN層5の誘電率よりも高い誘電率を有する絶縁膜であればよい。図1において、HfO層18の厚さを層厚dHfOとしている。
また、SiN層5とHfO層18との2層構造でなく、SiNの組成やHfOの組成が異なる3層以上の絶縁膜の組み合わせであっても上部が下部より誘電率εが大きければ、この発明の効果が得られる。
ソース電極6およびドレイン電極7は、チャネル層3内の電流(電子)をHEMTの外に取り出す電極である。このため、電極と2次元電子ガス(以下、2DEGと記載する)と間の抵抗ができるだけ少なくなるように形成される。なお、図1では、バリア層4に接するように形成した場合を示したが、直接、2DEGに接するように形成してもよい。
また、ソース電極6とドレイン電極7の下側にn+領域を形成してもよい。
また、ソース電極6とドレイン電極7の下側にn+領域を形成してもよい。
ゲート電極8は、バリア層4とショットキー接触する金属を含むように形成され、ゲート電極8の下側の2DEG濃度を制御することでトランジスタ動作が実現される。また、ゲート電極8の一部は、HfO層18の上部にせり出したGFP構造を有している。
GFP9は、上述のようにドレイン電極7側にせり出したゲート電極8の一部であり、バリア層4の表面における電界集中を緩和する役割がある。
GFP9は、上述のようにドレイン電極7側にせり出したゲート電極8の一部であり、バリア層4の表面における電界集中を緩和する役割がある。
次に、図1から図4までを参照して、この発明に係るトランジスタ構造により、最適電界E_optを低減でき、さらに絶縁膜合計層厚10ばらつきが最適電界に与える影響を緩和できる原理について説明する。
図2は、実施の形態1に係るトランジスタにおける平行平板領域14の電界Ep(平行平板領域電界)の計算式を示す図であって、この発明に係るトランジスタ構造の平行平板領域の電界Ep(HfO+SiN)と絶縁膜合計層厚10に対するHfO層18の層厚dHfOの割合aの関係式を示している。図2において、従来の構造における平行平板領域の電界をEp(SiN)、HfO層18の誘電率をεHfO、SiN層5の誘電率をεSiNとしている。
図2は、実施の形態1に係るトランジスタにおける平行平板領域14の電界Ep(平行平板領域電界)の計算式を示す図であって、この発明に係るトランジスタ構造の平行平板領域の電界Ep(HfO+SiN)と絶縁膜合計層厚10に対するHfO層18の層厚dHfOの割合aの関係式を示している。図2において、従来の構造における平行平板領域の電界をEp(SiN)、HfO層18の誘電率をεHfO、SiN層5の誘電率をεSiNとしている。
図2に示した関係式を用い、Ep(SiN)=1.0E6(V/cm)、εHfO=22、εSiN=8.9、d=100nmとした場合における割合aの計算結果を図3に示す。
図3に示すように、割合aが増加すると、電界Ep(HfO+SiN)が増加することがわかる。これは、HfO層18の誘電率がSiN層5よりも大きいためである。
図4は、従来の構造とこの発明に係る構造とのAlGaN層表面の電界分布を比較した結果を示す図である。ここでは、図1に示したEg15とEf16が等しくなってバリア層4の表面上の最大電界が最小になるとき、すなわち、絶縁膜合計層厚10がd_optと等しく、Eg=Ef=E_optの場合の従来の構造(破線曲線b1)と、この発明の構造(実線曲線a1)との電界分布を示している。
図3に示すように、割合aが増加すると、電界Ep(HfO+SiN)が増加することがわかる。これは、HfO層18の誘電率がSiN層5よりも大きいためである。
図4は、従来の構造とこの発明に係る構造とのAlGaN層表面の電界分布を比較した結果を示す図である。ここでは、図1に示したEg15とEf16が等しくなってバリア層4の表面上の最大電界が最小になるとき、すなわち、絶縁膜合計層厚10がd_optと等しく、Eg=Ef=E_optの場合の従来の構造(破線曲線b1)と、この発明の構造(実線曲線a1)との電界分布を示している。
図4に示すように、この発明に係るトランジスタでは、HfO層18を挿入することによりEpが増加する。このため、Epが増加した分だけ最適電界E_optが減少する。これは、電界の積分値が一定であるためである。
さらに、この発明では、EgとEfが小さくなるため、絶縁膜合計層厚10がばらついたときの最適電界E_optからの電界変化ΔEも小さくなると考えられる。
さらに、この発明では、EgとEfが小さくなるため、絶縁膜合計層厚10がばらついたときの最適電界E_optからの電界変化ΔEも小さくなると考えられる。
上述した原理をデバイスシミュレーションで検証した結果を図5に示す。
ここでは、図1に示したトランジスタ構造において、ゲート電圧を−5V、ドレイン電圧を30Vとしたときのバリア層4の表面から0.5nm下の電界の絶縁膜合計層厚10に対する依存性を計算している。なお、GFP長Lfp11を0.8μm、SiN層5の層厚dSiNを10nmとして、HfO層18の層厚dHfOの値を振ってシミュレーションを行った。また、バリア層4の厚みは、25nmであり、Al組成は、0.23(分極:8.26E+12cm−3)である。
ここでは、図1に示したトランジスタ構造において、ゲート電圧を−5V、ドレイン電圧を30Vとしたときのバリア層4の表面から0.5nm下の電界の絶縁膜合計層厚10に対する依存性を計算している。なお、GFP長Lfp11を0.8μm、SiN層5の層厚dSiNを10nmとして、HfO層18の層厚dHfOの値を振ってシミュレーションを行った。また、バリア層4の厚みは、25nmであり、Al組成は、0.23(分極:8.26E+12cm−3)である。
図5に示すように、従来の構造と同様に、絶縁膜合計層厚10が増加すると、Eg15(黒丸のプロット)が増加し、Ef16(黒三角のプロット)は減少する。
最大電界が最小になるとき(Eg=Ef、d=d_opt)の最適電界E_optは、2.26E+6V/cmであり、図12で示した従来の構造における最適電界E_opt=2.32E+6V/cmよりも減少しており、この発明の構造による電界低減の効果が得られていることが分かる。
最大電界が最小になるとき(Eg=Ef、d=d_opt)の最適電界E_optは、2.26E+6V/cmであり、図12で示した従来の構造における最適電界E_opt=2.32E+6V/cmよりも減少しており、この発明の構造による電界低減の効果が得られていることが分かる。
図6は、最大電界が最小になるときのHfO層厚と最適電界との絶縁膜厚依存性を示す図であり、dHfO_opt(絶縁膜合計層厚10がd_optであるときのHfO層18の層厚dHfO)と最適電界E_optとのSiN層5の層厚dSiNに対する依存性を計算した結果を示している。また、破線Aで示す所定値は、従来の構造における最適電界E_optの値である。
図6に示すように、SiN層5の層厚dSiNが減少すると、最適電界E_opt(黒丸のプロット)の値は減少し、dHfO_opt(黒四角のプロット)の値は増加している。特に、SiN層5の層厚dSiNが20nm以下であるとき、dHfO_optは、90nm〜150nmであり、最適電界E_optは、大きく減少することが分かる。
そこで、この発明では、SiN層5の層厚が20nm以下であり、HfO層18の層厚が90nm〜150nmである層厚範囲を、電界低減の効果が大きい構造的な特徴としている。
図6に示すように、SiN層5の層厚dSiNが減少すると、最適電界E_opt(黒丸のプロット)の値は減少し、dHfO_opt(黒四角のプロット)の値は増加している。特に、SiN層5の層厚dSiNが20nm以下であるとき、dHfO_optは、90nm〜150nmであり、最適電界E_optは、大きく減少することが分かる。
そこで、この発明では、SiN層5の層厚が20nm以下であり、HfO層18の層厚が90nm〜150nmである層厚範囲を、電界低減の効果が大きい構造的な特徴としている。
次に、この発明に係るトランジスタ構造により、絶縁膜合計層厚10のばらつきが最適電界E_optに与える影響を緩和できることを検証した結果について説明する。
この発明の構造における電界と絶縁膜合計層厚10との関係を示す図5と、従来の構造における電界と絶縁膜合計層厚10との関係を示す図12とから、絶縁膜合計層厚10がばらつきにより減少してd_opt−Δdになるとき、ΔEだけ最適電界E_optから増加することが考えられる。
図7は、絶縁膜プロセスのばらつきとこのばらつきによる最適電界からの変化分との関係を示す図であり、この発明の構造(黒四角のプロットの曲線a2)と従来の構造(黒丸のプロットの曲線b2)とにおけるΔdとΔEの関係を示している。図7に示すように、この発明の構造は、従来の構造に比べて絶縁膜合計層厚10のばらつきに対する最適電界E_optからの電界の変化ΔEが小さい。
この発明の構造における電界と絶縁膜合計層厚10との関係を示す図5と、従来の構造における電界と絶縁膜合計層厚10との関係を示す図12とから、絶縁膜合計層厚10がばらつきにより減少してd_opt−Δdになるとき、ΔEだけ最適電界E_optから増加することが考えられる。
図7は、絶縁膜プロセスのばらつきとこのばらつきによる最適電界からの変化分との関係を示す図であり、この発明の構造(黒四角のプロットの曲線a2)と従来の構造(黒丸のプロットの曲線b2)とにおけるΔdとΔEの関係を示している。図7に示すように、この発明の構造は、従来の構造に比べて絶縁膜合計層厚10のばらつきに対する最適電界E_optからの電界の変化ΔEが小さい。
以上のように、この実施の形態1によれば、バリア層4の上部に形成されたSiを含むSiN層5と、SiN層5の上部に形成され、SiN層5よりも誘電率が大きいHfO層18とを備え、ゲート電極8が、HfO層18の上部でドレイン電極7側に張り出したGFP構造を有する。このように構成することで、GFP構造による電界集中の緩和効を向上させ、GFP9下の絶縁膜合計層厚10のばらつきの影響を受けにくいという効果が得られる。
実施の形態2.
図8は、この発明の実施の形態2に係る窒化物半導体を用いたトランジスタの構造を示す図であって、トランジスタの要部切断側面図を示している。図8に示すトランジスタでは、上記実施の形態1における図1の構造に対してGFPを2段GFP19としている。
バリア層4の上部に至るまでのHfO層18の内部でGFPが2段となる、2段GFP19を採用することによって、GFPにエッジが増えるため、電界を分散する効果が大きくなる。これにより、上記実施の形態1の構造よりも大きな電界低減が可能であり、電流コラプスをさらに抑制することができる。
図8は、この発明の実施の形態2に係る窒化物半導体を用いたトランジスタの構造を示す図であって、トランジスタの要部切断側面図を示している。図8に示すトランジスタでは、上記実施の形態1における図1の構造に対してGFPを2段GFP19としている。
バリア層4の上部に至るまでのHfO層18の内部でGFPが2段となる、2段GFP19を採用することによって、GFPにエッジが増えるため、電界を分散する効果が大きくなる。これにより、上記実施の形態1の構造よりも大きな電界低減が可能であり、電流コラプスをさらに抑制することができる。
実施の形態3.
図9は、この発明の実施の形態3に係る窒化物半導体を用いたトランジスタの構造を示す図であり、トランジスタの要部切断側面図を示している。図9に示すトランジスタは、上記実施の形態1における図1の構造に対してGFPを傾斜GFP20としている。
バリア層4の上部に至るまでのHfO層18およびSiN層5の内部でゲート電極8の幅が狭くなるようその側面が傾斜した傾斜GFP20を採用することにより、ゲート電極端の電界が平均化されて電界を分散する効果が大きくなる。これにより、上記実施の形態1の構造よりも大きな電界低減が可能であり、電流コラプスをさらに抑制することができる。
図9は、この発明の実施の形態3に係る窒化物半導体を用いたトランジスタの構造を示す図であり、トランジスタの要部切断側面図を示している。図9に示すトランジスタは、上記実施の形態1における図1の構造に対してGFPを傾斜GFP20としている。
バリア層4の上部に至るまでのHfO層18およびSiN層5の内部でゲート電極8の幅が狭くなるようその側面が傾斜した傾斜GFP20を採用することにより、ゲート電極端の電界が平均化されて電界を分散する効果が大きくなる。これにより、上記実施の形態1の構造よりも大きな電界低減が可能であり、電流コラプスをさらに抑制することができる。
実施の形態4.
実施の形態4では、この発明に係る窒化物半導体を用いたトランジスタの製造方法を、図10を参照して説明する。なお、図10では、図10(a)から図10(g)へ工程が進むものとする。
実施の形態4では、この発明に係る窒化物半導体を用いたトランジスタの製造方法を、図10を参照して説明する。なお、図10では、図10(a)から図10(g)へ工程が進むものとする。
まず、図10(a)に示す工程で基板1上にバッファ層2、チャネル層3およびバリア層4を形成する。これらの形成にはMOCVD法またはMBE法を用いることができる。
次に、図10(b)に示す工程でSiN層5を形成する。
SiN層5は、SiNやSiOが典型的な材料であるが、Siを含む絶縁膜であれば、他の材料であってもよい。また、プラズマCVD法やスパッタ法など、様々な方法で形成することができる。ここまでの製造方法は、従来構造のトランジスタにおいても同様である。
次に、図10(b)に示す工程でSiN層5を形成する。
SiN層5は、SiNやSiOが典型的な材料であるが、Siを含む絶縁膜であれば、他の材料であってもよい。また、プラズマCVD法やスパッタ法など、様々な方法で形成することができる。ここまでの製造方法は、従来構造のトランジスタにおいても同様である。
この発明では、図10(c)に示す工程においてHfO層18を形成する。
HfO層18は、HfOを用いて形成するが、HfOだけでなく、SiN層5に用いた絶縁膜材料の誘電率よりも大きい誘電率を有する絶縁膜であればよい。また、プラズマCVD法やALD法などで形成することができる。
HfO層18は、HfOを用いて形成するが、HfOだけでなく、SiN層5に用いた絶縁膜材料の誘電率よりも大きい誘電率を有する絶縁膜であればよい。また、プラズマCVD法やALD法などで形成することができる。
続いて、図10(d)に示す工程で、ソース電極6およびドレイン電極7を形成する。
ソース電極6およびドレイン電極7に対応する部分が開口した、レジストやSiOなどのマスクを用いてエッチングすることで、ソース電極6およびドレイン電極7に対応する部分のSiN層5とHfO層18を除去する。
この後、上記除去部分にTi/Al/Ni/Au、Ti/Alなどの金属層を形成し、熱処理することで、ソース電極6およびドレイン電極7が完成する。この工程において、Siイオンなどのドーパントを注入し、電気的に活性化する熱処理を追加することも可能である。
ソース電極6およびドレイン電極7に対応する部分が開口した、レジストやSiOなどのマスクを用いてエッチングすることで、ソース電極6およびドレイン電極7に対応する部分のSiN層5とHfO層18を除去する。
この後、上記除去部分にTi/Al/Ni/Au、Ti/Alなどの金属層を形成し、熱処理することで、ソース電極6およびドレイン電極7が完成する。この工程において、Siイオンなどのドーパントを注入し、電気的に活性化する熱処理を追加することも可能である。
次に、図10(e)に示す工程で、写真製版によりゲート電極8に対応する領域が開口したパターンのレジスト23を形成する。そして、エッチングによって、ゲート電極8を形成する領域のSiN層5とHfO層18とを除去する。このとき、エッチングの条件を変更してエッチング部分の壁面を傾斜させることにより、上記実施の形態3で示した構造を形成することができる。
また、エッチングしてからレジスト23を除去する前に、SiN層5よりもHfO層18に対するエッチングレートが速いエッチャントを用いてウエットエッチングすることにより、エッチング部分の側面を2段にすれば(HfO18層の方がエッチングレートが速いため2段になる)、上記実施の形態2で示した構造を形成することができる。
また、エッチングしてからレジスト23を除去する前に、SiN層5よりもHfO層18に対するエッチングレートが速いエッチャントを用いてウエットエッチングすることにより、エッチング部分の側面を2段にすれば(HfO18層の方がエッチングレートが速いため2段になる)、上記実施の形態2で示した構造を形成することができる。
図10(f)に示す工程では、写真製版によって、GFP9の大きさを見込んだ寸法のゲート電極部分が開口したパターンをレジスト23に形成する。
この後、図10(g)に示す工程で、ショットキー特性を有する金属を、EB(電子ビーム)蒸着あるいはスパッタ法により蒸着し、レジスト23を除去(リフトオフ)する。
これにより、図10(g)に示すGFP9を有したゲート電極8を備えるトランジスタ構造(実施の形態1と同様な構造)を形成することができる。
なお、以降の工程で、保護膜や配線、ビアホール配線、容量および抵抗を必要に応じて作成するが、ここでは説明を省略する。
この後、図10(g)に示す工程で、ショットキー特性を有する金属を、EB(電子ビーム)蒸着あるいはスパッタ法により蒸着し、レジスト23を除去(リフトオフ)する。
これにより、図10(g)に示すGFP9を有したゲート電極8を備えるトランジスタ構造(実施の形態1と同様な構造)を形成することができる。
なお、以降の工程で、保護膜や配線、ビアホール配線、容量および抵抗を必要に応じて作成するが、ここでは説明を省略する。
以上のように、この実施の形態4によれば、基板1上に、バッファ層2、チャネル層3、バリア層4およびSiN層5を形成した後に、SiN層5よりも誘電率が大きいHfO層18を形成する工程を含むので、GFP構造による電界集中の緩和効を向上させ、GFP9下の絶縁膜合計層厚10のばらつきの影響を受けにくいトランジスタを提供できる。
なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
1 基板、2 バッファ層、3 チャネル層、4 バリア層、5 SiN層、6 ソース電極、7 ドレイン電極、8 ゲート電極、9 GFP、10 絶縁膜合計層厚、11 GFP長Lfp、12 ゲート電極端、13 GFP端、14 平行平板領域、15 ゲート電極端電界(Eg)、16 GFP端電界(Ef)、17 平行平板領域電界(Ep)、18 HfO層、19 2段GFP、20 傾斜GFP。
Claims (7)
- 電子が走行するチャネル層と、前記チャネル層の上部に設けられ、当該チャネル層内に2次元電子ガスを形成する、In、Al、Gaの少なくとも一つおよびNを含むバリア層とを備える、高電子移動度トランジスタ構造を有したトランジスタにおいて、
前記バリア層の上部に形成されたSiを含む第1の絶縁膜層と、
前記第1の絶縁膜層の上部に形成され、前記第1の絶縁膜層よりも誘電率が大きい第2の絶縁膜層とを備え、
ゲート電極は、前記第2の絶縁膜層の上部でドレイン電極側に張り出したGFP(ゲートフィールドプレート)構造を有することを特徴とする窒化物半導体を用いたトランジスタ。 - 前記第1の絶縁膜層は、SiNから構成され、
前記第2の絶縁膜層は、SiNよりも誘電率が大きい絶縁膜であることを特徴とする請求項1記載の窒化物半導体を用いたトランジスタ。 - 前記第1の絶縁膜層は、SiNから構成され、
前記第2の絶縁膜層は、HfOから構成されることを特徴とする請求項1記載の窒化物半導体を用いたトランジスタ。 - 前記第1の絶縁膜層は、層厚が20nm以下であり、
前記第2の絶縁膜層は、層厚が90nm〜150nmであることを特徴とする請求項1記載の窒化物半導体を用いたトランジスタ。 - 前記ゲート電極は、前記第2の絶縁膜層の内部においても前記ドレイン電極側に張り出した2段のGFP構造を有することを特徴とする請求項1記載の窒化物半導体を用いたトランジスタ。
- 前記ゲート電極は、前記第1および前記第2の絶縁膜層の内部において側面が傾斜した構造を有することを特徴とする請求項1記載の窒化物半導体を用いたトランジスタ。
- 請求項1記載の窒化物半導体を用いたトランジスタの製造方法において、
基板上に、バッファ層、前記チャネル層、前記バリア層および前記第1の絶縁膜層を形成した後に、前記第1の絶縁膜層よりも誘電率が大きい第2の絶縁膜層を形成する工程を含むことを特徴とする窒化物半導体を用いたトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012095667A JP2013222939A (ja) | 2012-04-19 | 2012-04-19 | 窒化物半導体を用いたトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012095667A JP2013222939A (ja) | 2012-04-19 | 2012-04-19 | 窒化物半導体を用いたトランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013222939A true JP2013222939A (ja) | 2013-10-28 |
Family
ID=49593680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012095667A Pending JP2013222939A (ja) | 2012-04-19 | 2012-04-19 | 窒化物半導体を用いたトランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013222939A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104393035A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | 基于介质调制的复合源场板异质结场效应晶体管 |
CN104409481A (zh) * | 2014-11-18 | 2015-03-11 | 西安电子科技大学 | 槽栅型直角复合栅场板异质结器件及其制作方法 |
US10665464B2 (en) | 2018-02-05 | 2020-05-26 | Sumitomo Electric Industries, Ltd. | Process of forming field effect transistor |
-
2012
- 2012-04-19 JP JP2012095667A patent/JP2013222939A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104393035A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | 基于介质调制的复合源场板异质结场效应晶体管 |
CN104409481A (zh) * | 2014-11-18 | 2015-03-11 | 西安电子科技大学 | 槽栅型直角复合栅场板异质结器件及其制作方法 |
US10665464B2 (en) | 2018-02-05 | 2020-05-26 | Sumitomo Electric Industries, Ltd. | Process of forming field effect transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI512972B (zh) | 化合物半導體裝置及其製造方法 | |
JP5550740B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
TW200522170A (en) | Fabrication of single or multiple gate field plates | |
JP2004214471A (ja) | 電界効果トランジスタ | |
JP2019517734A (ja) | 多段表面パッシベーション構造及びそれを製造するための方法 | |
US10002956B1 (en) | High electron mobility transistor | |
JP5641821B2 (ja) | ヘテロ接合電界効果トランジスタの製造方法 | |
WO2020135770A1 (zh) | 高电子迁移率晶体管及其制造方法 | |
CN211578757U (zh) | 高电子迁移率晶体管 | |
JP2014222724A (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
WO2013073315A1 (ja) | 電界効果トランジスタおよびその製造方法 | |
TW201824542A (zh) | 半導體裝置及其製造方法 | |
US20240047568A1 (en) | Nitride-based bidirectional switching device and method for manufacturing the same | |
JP5071761B2 (ja) | 窒化物半導体電界効果トランジスタ | |
US20220359669A1 (en) | Nitride semiconductor device and method of manufacturing the same | |
JP2013222939A (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
JP6639260B2 (ja) | 半導体装置 | |
KR101668445B1 (ko) | 반도체 소자 및 그의 제조방법 | |
CN116344586A (zh) | 折叠沟道氮化镓基场效应晶体管及其制备方法 | |
JP2014229767A (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
JP5744346B2 (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
CN110875379B (zh) | 一种半导体器件及其制造方法 | |
JP2011091075A (ja) | へテロ接合電界効果トランジスタとその製造方法 | |
JP2015099850A (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
JP5638225B2 (ja) | へテロ接合電界効果トランジスタ及びその製造方法 |