JP2013183291A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2013183291A JP2013183291A JP2012045859A JP2012045859A JP2013183291A JP 2013183291 A JP2013183291 A JP 2013183291A JP 2012045859 A JP2012045859 A JP 2012045859A JP 2012045859 A JP2012045859 A JP 2012045859A JP 2013183291 A JP2013183291 A JP 2013183291A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- pixel signal
- pixel signals
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 63
- 239000007787 solid Substances 0.000 title abstract 3
- 239000003990 capacitor Substances 0.000 claims abstract description 153
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000003786 synthesis reaction Methods 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 29
- 238000013139 quantization Methods 0.000 abstract description 7
- 230000004044 response Effects 0.000 abstract description 5
- 239000000654 additive Substances 0.000 abstract 1
- 230000000996 additive effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 4
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 4
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 4
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 3
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 3
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 3
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 3
- 101100519699 Candida albicans (strain SC5314 / ATCC MYA-2876) PGA11 gene Proteins 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【解決手段】本発明の固体撮像装置では、垂直信号線VLから出力される複数の画素信号Sig1,Sig2,Sig3のそれぞれを、重み付け加算回路10内の複数のコンデンサC1,C2,C3により一旦保持する。そして、コンデンサC1,C2,C3に保持されたそれぞれの画素信号(より正確には画素信号により充電された電荷)をコンデンサC1,C2,C3上で加算し、ノードNa上に重み付け加算された画素信号を生成する。その後、ノードNa上に生成された画素信号をPGA11に出力する。
【選択図】図2
Description
これは、垂直信号線VLから出力される信号Sig1,Sig2,Sig3は、垂直信号線VLから同時には出力されず時系列的に順次に出力されるため、信号Sig1,Sig2,Sig3を一旦デジタルデータに変換してメモリ等に格納した後に、このメモリ等に格納されたデジタル値を用いて重み付け加算を行うためである。
これにより、固体撮像装置の垂直信号線から出力される複数の画素信号を重み付け加算する場合に、画素信号を増幅器により増幅する際に発生する誤差(ノイズや応答遅れに起因する誤差)や、画素信号をA/D変換する際に発生する誤差(ノイズによる変換誤差や量子化誤差)を含むことなく重み付け加算を行うことができる。
(画素回路についての説明)
最初に、CMOS型固体撮像装置内の画素部を構成する画素PXについて簡単に説明する。図9は、画素回路の構成を示す図であり、1つの画素PX、垂直信号線VL、及び定電流源TDを示す回路図である。
図9に示す画素回路は、光電変換部としてのフォトダイオードPDと、電荷を受け取って電荷を電圧に変換する電荷電圧変換部としてのフローティングディフュージョンFDと、フローティングディフュージョンFDの電位をリセットするリセットトランジスタRSTと、フローティングディフュージョンFDの電位に応じた信号を垂直信号線VLに供給する選択トランジスタSELと、フォトダイオードPDからフローティングディフュージョンFDに電荷を転送する電荷転送部としての転送トランジスタTXと、フローティングディフュージョンFDの電位に応じた信号を出力する増幅部としての増幅トランジスタSFとを有している。
次に、本発明の固体撮像装置の構成について説明する。図1は、本発明の第1の実施形態に係わる固体撮像装置の構成を示す図である。この図1に示す固体撮像装置1は、図8に示す従来の固体撮像装置1Aと比較して、垂直信号線VLのそれぞれに重み付け加算回路10を新たに追加した点が異なり、他の構成は、図8に示す固体撮像装置1Aと同様である。このため、対応する構成には同一の符号を付し、重複する説明は省略する。
この図2に示す重み付け加算回路10は、垂直信号線VLから順次に出力される複数の画素信号(この図に示す例では、3つの画素信号Sig1,Sig2,Sig3)のそれぞれを、スイッチSW1,SW2,SW3を介してコンデンサC1,C2,C3に保持し、このコンデンサC1,C2,C3に保持された画素信号Sig1,Sig2,Sig3を重み付け加算する。すなわち、コンデンサC1,C2,C3に保持された電荷を加算(より正確には電荷をコンデンサC1,C2,C3上で再分配)することにより、ノードNa上に電圧信号(重み付け加算された画素信号)を生成する。この重み付け加算された画素信号は、スイッチSW4を介してPGA11に出力される。
そして、コンデンサC1の一端はスイッチSW1を介してノードNaに接続され、このコンデンサC1の他端は回路グランドGに接続されている。このスイッチSW1は、垂直信号線VLから出力される画素信号Sig1をコンデンサC1に保持するためのスイッチである。例えば、画素信号Sig1が垂直信号線VL(ノードNa)に出力されるタイミング(信号Sig1の出力期間)において、スイッチSW1をオンにすると(スイッチSW2,SW3,SW4はオフ状態)、このスイッチSW1を通してコンデンサC1に電荷が充電され、このコンデンサC1に画素信号Sig1が保持される。
なお、図2に示す回路において、スイッチSW1,SW2,SW3,SW4は接点記号で示されているが、実際にはMOSトランジスタや半導体スイッチ等である。また、PGA11内のスイッチPGA_AZ等についても同様である。
また、画素信号合成部23は、画素信号Sig1,Sig2,Sig3のそれぞれが対応するコンデンサC1,C2,C3に保持された後に、スイッチSW1,SW2,SW3を一括してオンにすることにより、コンデンサC1,C2,C3に充電された電荷を加算し(より正確には電荷をコンデンサC1,C2,C3上で再分配し)、ノードNa上に重み付け加算された画素信号(電圧信号)を生成させる。また、画素信号合成部23は、ノードNa上に重み付け加算された画素信号が生成された後に、スイッチSW4をオンにし、この重み付け加算された画素信号をPGA11に向けて出力する。
上述したように、重み付け加算回路10では、コンデンサC1を信号Sig1により充電し、コンデンサC2を信号Sig2により充電し、コンデンサC3を信号Sig3により充電した後に、スイッチSW1,SW2,SW3を同時にオンし(スイッチSW4はオフ)、コンデンサC1,C2,C3に充電された電荷によりノードNa上に電位を発生させることにより、信号Sig1,Sig2,Sig3の重み付け加算を行う。この場合、信号Sig1,Sig2,Sig3に対する重み付けの割り合いは、コンデンサC1、コンデンサC2、コンデンサC3の静電容量比で決まる。
Q1=C1×Sig1、となり、
信号Sig2によりコンデンサC2に保持される電荷Q2は、
Q2=C2×Sig2、となり、
信号Sig3によりコンデンサC3に保持される電荷Q3は、
Q3=C3×Sig3、となる。
Qtotal=C1×Sig1+C2×Sig2+C3×Sig3、
となる。
また、コンデンサC1,C2,C3の合計容量Ctotalは、
Ctotal=C1+C2+C3、となる。
VNa=Qtotal/(C1+C2+C3)、となる。
Qtotal=C1×Sig1+(b/a)×C1×Sig2+(c/a)×C1×Sig3、となる。
従って、VNa=Qtotal/Ctotal、であるので、
VNa={C1×Sig1+(b/a)×C1×Sig2+(c/a)×C1×Sig3}/(C1+C2+C3)、
となる。
VNa={C1×Sig1+(b/a)×C1×Sig2+(c/a)×C1×Sig3}/(C1+(b/a)C1+(c/a)C1)
={Sig1+(b/a)×Sig2+(c/a)×Sig3}/(1+(b/a)+(c/a))
となる。
VNa=(Sig1+(2/1)×Sig2+(1/1)×Sig3)/(1+(2/1)+(1/1))、
=(Sig1+2×Sig2+Sig3)/4、となる。
すなわち、信号Sig1と、Sig2と、Sig3に対して、「1:2:1」の重み付け加算を行うことができる。
また、コンデンサC1,C2,C3の静電容量の比を、「C1:C2:C3=1:1:1」とすることにより、画素信号Sig1,Sig2,Sig3の平均化を行うこともできる。さらには、スイッチSW1,SW2,SW3を定常的にオフのままとすることにより、固体撮像装置1を、重み付け加算なしの通常の回路(後述する図4を参照)として動作させることもできる。
図3は、重み付け加算回路10の動作を説明するためのタイムチャートである。この図に示すタイムチャートにおいて、図3(A)は、赤色の画素R1(図10を参照)内の選択トランジスタSEL1と、リセットトランジスタRST1と、転送トランジスタTX1のオン/オフ状態(H状態にてオン)を示している。また、図3(B)は、赤色の画素R2(図10を参照)内の選択トランジスタSEL2と、リセットトランジスタRST2と、転送トランジスタTX2のオン/オフ状態(H状態にてオン)を示し、図3(C)は、赤色の画素R3(図10を参照)内の選択トランジスタSEL3と、リセットトランジスタRST3と、転送トランジスタTX3のオン/オフ状態(H状態にてオン)を示している。
まず、最初に、時刻T1以前においては、図3(A)〜図3(C)に示すトランジスタ(SEL,RST,TX)が全てオフであり、また、図3(D)に示すスイッチSW1,SW2,SW3,SW4も全てオフであるとする。また、図3(E)に示すように、PGA11内のスイッチPGA_AZもオフであるとする。なお、この時刻T1以前の状態においては、スイッチSW4がオフのため、PGA11からは信号PGA_outは出力されていない。
また、図3(D)に示すように、時刻T1において、画素信号保持部22により、重み付け加算回路10内のコンデンサC1に繋がるスイッチSW1がオンにされ、この状態が時刻T4まで継続される。
また、図3(D)に示すように、時刻T5において、画素信号保持部22により、重み付け加算回路10内のコンデンサC2に繋がるスイッチSW2がオンにされ、この状態が時刻T7まで継続される。
また、図3(D)に示すように、時刻T8において、画素信号保持部22により、重み付け加算回路10内のコンデンサC3に繋がるスイッチSW3がオンにされ、この状態が時刻T10まで継続される。
このため、図3(D)に示すように、時刻T14以降、PGA11から信号PGA_out(重み付け加算した画素信号を増幅した信号)が出力される。このPGA11から出力される信号PGA_outはADC12に入力され(図11を参照)、ADC12内のノードVcmにその信号レベルが保持されるとともに、このノードVcmに保持された信号のA/D変換が行われる。
そして、時刻T1において、PGA11内のスイッチPGA_AZをオフにし、この時刻T1以降において、PGA11における画素信号の増幅動作を開始させる。そして、画素信号保持部22は、時刻T2〜時刻T3の期間において、スイッチSW4をオンし、垂直信号線VLから出力される画素信号(図示せず)をPGA11に入力させ、PGA11から画素信号を増幅した信号PGA_outを出力させる。
このようにして、重み付け加算回路10を、重み付け加算なしの回路として動作させることも可能である。
上述した第1の実施形態の重み付け加算回路10においては、信号Sig1,Sig2,Sig3の重み付け加算を行うために、コンデンサC1,C2,C3のそれぞれの静電容量を、重み付けの割り合いに応じて異なる値に設定していた。これに対して、本発明の第2の実施形態として、同じ静電容量のコンデンサを使用して重み付け加算を行う例について説明する。
このように、同じ静電容量である2つのコンデンサC2,C2’を並列に接続することにより、同じ静電容量のコンデンサC1,C2,C2’,C3を用いて、画素信号Sig1,Sig2,Sig3に対する重み付けの割り合いを「1:2:1」とすることができる。
また、固体撮像装置(チップ)上に異なる静電容量のコンデンサ素子を形成することなく、同じ静電容量のコンデンサ素子を形成すればよいので、固体撮像装置の製造工程を簡易にすることもできる。
なお、このような構成にすることにより、例えば、スイッチSW2を常時オフに制御することにより、画素信号Sig1,Sig2,Sig3の平均化を行うことができる。また、図6(A)に示すように、コンデンサC2’に繋がるスイッチSW2’の一端を、コンデンサC2とスイッチSW1との接続点に接続する構成とすることもできる。
また、スイッチSW1,SW2,SW3は数は、3つに限定されず、例えば、5個や7個(基本的には奇数個)であってもよく、それぞれのスイッチに接続されるコンデンサの個数を設定することにより、所望の割り合いで重み付け加算を行うことができる。すなわち、重み付け加算回路10Aでは、任意の個数のコンデンサのそれぞれに対してスイッチを設けることにより、任意の数の画素信号に対して、任意の重み付けを設定することが可能になる。
上述した第1の実施形態の重み付け加算回路10、および第2の実施形態の重み付け加算回路10Aにおいては、垂直信号線VLとPGA11との信号接続点であるノードNaに重み付け加算回路を接続する例を示したが、これに限定されず、重み付け加算回路を、PGA11の出力側に配置することもできる。
すなわち、図2に示す重み付け加算回路10では、垂直信号線VLから出力される信号に対して重み付け加算を行うが、図7に示す重み付け加算回路10Bでは、PGA11の出力信号PGA_outに対して重み付け加算を行うものである。なお、図7に示す重み付け加算回路10Bの動作は、図2に示す重み付け加算回路10と同様であり、重複する説明は省略する。
上記実施形態において、本発明における固体撮像装置は、固体撮像装置1が対応し、本発明における受光画素は、図8および図9に示す画素PXが対応する。また、本発明における合成部は、重み付け加算回路10が対応し、本発明における増幅器はPGA11が対応する。また、本発明における容量素子は、コンデンサC1,C2,C3が対応し、本発明における第1スイッチは、スイッチSW1,SW2,SW3が対応し、本発明における第2スイッチは、スイッチSW4が対応する。
また、本発明における画素信号合成手段は、画素信号合成部23と、この画素信号合成部23により制御されるスイッチSW1,SW2,SW3と、コンデンサC1,C2,C3とが対応する(「画素信号合成部23」で総称される)。
これにより、固体撮像装置1の垂直信号線VLから出力される複数の画素信号Sig1,Sig2,Sig3を重み付け加算する場合に、画素信号をPGA11により増幅する際に発生する誤差(ノイズや応答遅れに起因する誤差)や、画素信号をA/D変換する際に発生する誤差(ノイズによる変換誤差や量子化誤差)を含むことなく重み付け加算を行うことができる。
このような構成の固体撮像装置1では、重み付け加算回路10を備え、この重み付け加算回路10では、画素信号Sig1,Sig2,Sig3のそれぞれが垂直信号線VLから出力された際に、画素信号保持部22によりスイッチSW1,SW2,SW3のオン/オフを制御し、画素信号Sig1,Sig2,Sig3のそれぞれを当該画素信号に対応するコンデンサC1,C2,C3に保持する。そして、画素信号Sig1,Sig2,Sig3のそれぞれがコンデンサC1,C2,C3に保持された後に、画素信号合成部23によりスイッチSW1,SW2,SW3を一括してオンにすることにより、複数のコンデンサC1,C2,C3に保持されたそれぞれの画素信号Sig1,Sig2,Sig3を1つの画素信号に合成する。
これにより、固体撮像装置1の垂直信号線VLから出力される複数の画素信号Sig1,Sig2,Sig3を重み付け加算する場合に、コンデンサC1,C2,C3を用いた簡易な方法により、画素信号Sig1,Sig2,Sig3を、垂直信号線VLの出力点(ノードNa)上においてアナログ信号により重み付け加算することができる。このため、画素信号をPGA11により増幅する際に発生する誤差や、画素信号をA/D変換する際に発生する誤差を含むことなく重み付け加算を行うことができる。
これにより、コンデンサC1,C2,C3のそれぞれの静電容量を所望の値に設定することにより、画素信号Sig1,Sig2,Sig3に対する重み付けの割り合いを所望の値に設定することができる。
これにより、同じ静電容量のコンデンサC1,C2,C2’,C3を用いて、画素信号Sig1,Sig2,Sig3の重み付け加算を行うことができる。
これにより、同色の3つの画素信号または5つの画素信号などの奇数個の画素信号に対して、垂直信号線VLの出力点(ノードNa)上においてアナログ信号による重み付け加算を行うことができる。
これにより、中心となる画素信号Sig2の画素情報を強調するとともに、周辺の画素信号Sig1,Sig2を重み付け加算することにより、ノイズに対するダイナミックレンジを改善することができる。
これにより、スイッチSW1,SW2,SW3をオン/オフ制御することにより、垂直信号線VLから出力される画素信号Sig1,Sig2,Sig3を、当該画素信号に対応するコンデンサC1,C2,C3に保持することができる。また、スイッチSW1,SW2,SW3をオン/オフ制御することにより、コンデンサC1,C2,C3に充電された電荷を加算し、ノードNa上に重み付け加算された画素信号を生成させることができる。
これにより、固体撮像装置1の垂直信号線VLから出力される複数の画素信号Sig1,Sig2,Sig3を垂直信号線VLの出力点(ノードNa)上において重み付け加算した後に、この重み付け加算された画素信号をPGA11に向けて出力することができる。このため、重み付け加算回路10において重み付け加算処理を行う際に、PGA11からの影響を受けることがなくなる。また、重み付け加算処理中にPGA11から不要な信号が出力されることを回避できる。
2 画素部
3 垂直走査回路
4 水平走査回路
10,10A,10B 重み付け加算回路
11 PGA
12 ADC(A/D変換回路)
20 重み付け加算制御部
21 画素信号保持部
22 画素信号合成部
C1,c2,C3 コンデンサ
PX,R1,R2,R3 画素
Sig1,Sig2,Sig3 画素信号
Na ノード
Claims (8)
- 行列状に配置された複数の受光画素中の選択行の画素信号を列ごとに出力する垂直信号線と、
前記垂直信号線から出力される画素信号を所定数ごとに一旦保持するとともに、この保持した複数の画素信号から1つの画素信号を合成して出力する信号合成部と、
前記信号合成部から出力される合成された画素信号を増幅する増幅器と、
を備えることを特徴とする固体撮像装置。 - 前記信号合成部は、
前記所定数の画素信号のそれぞれに対応して設けられる容量素子であって、前記画素信号のそれぞれを保持するための複数の容量素子と、
前記所定数の画素信号のそれぞれを前記容量素子に保持することにより、前記行列状に配置された受光画素中の所定数の選択行の画素信号を保持する画素信号保持手段と、
前記複数の容量素子に保持されたそれぞれの画素信号を1つの画素信号に合成する画素信号合成手段と、
を備えることを特徴とする請求項1に記載の固体撮像装置。 - 前記信号合成部は、
前記所定数の画素信号のそれぞれに対応して設けられる容量素子であって、その静電容量が前記画素信号のそれぞれの重み付けの割り合いに応じて設定される複数の容量素子を備え、
前記画素信号保持手段は、
前記画素信号のそれぞれを当該画素信号に対応する容量素子を充電することにより保持し、
前記画素信号合成手段は、
前記画素信号のそれぞれが当該画素信号に対応する容量素子により全て保持された後に、前記複数の容量素子に充電された電荷を当該複数の容量素子上で再配分することにより前記複数の画素信号の重み付け加算を行う
ことを特徴とする請求項2に記載の固体撮像装置。 - 前記信号合成部は、
静電容量が同じ値の複数の容量素子を備え、
前記画素信号保持手段は、
前記画素信号の重み付けの割り合いに応じて、それぞれの画素信号に対して前記複数の容量素子の内から1または複数個の容量素子を割り当て、それぞれの画素信号を当該画素信号に割り当てられた容量素子を充電することにより保持し、
前記画素信号合成手段は、
前記それぞれの画素信号が当該画素信号に割り当てられた容量素子により全て保持された後に、前記複数の容量素子に充電された電荷を当該複数の容量素子上で再配分することにより前記複数の画素信号の重み付け加算を行う
ことを特徴とする請求項2に記載の固体撮像装置。 - 前記所定数の画素信号は、同色の画素信号が3つ以上の奇数個の画素信号である
ことを特徴とする請求項1から4のいずれか1項に記載の固体撮像装置。 - 前記所定数の画素信号に対する重み付けの割り合いは、前記容量素子に順次に保持される複数の画素信号の内の真ん中の画素信号に対する重み付けが最も大きくなるように設定される
ことを特徴とする請求項5に記載の固体撮像装置。 - 前記信号合成部は、
前記垂直信号線の信号出力側のノードと前記複数の容量素子のそれぞれとを選択的に接続する複数の第1スイッチを備え、
前記画素信号保持手段は、
前記画素信号を保持する際に、当該画素信号に対応する容量素子と前記ノードとを前記第1スイッチにより接続し、当該画素信号により当該画素信号に対応する容量素子を充電させ、
前記画素信号合成手段は、
前記画素信号を合成する際に、前記複数の容量素子と前記ノードとをそれぞれ接続する前記第1スイッチを一括してオンにすることにより、前記複数の容量素子に充電された電荷により前記ノード上に重み付け加算された画素信号を生成する
ことを特徴とする請求項2から6のいずれか1項に記載の固体撮像装置。 - 前記信号合成部は、
前記ノードと前記増幅器とを選択的に接続する第2スイッチを備え、
前記画素信号保持手段は、
前記垂直信号線から前記所定数の画素信号のそれぞれが出力される際に、当該画素信号に対応する前記第1スイッチをオンにし、当該画素信号により当該画素信号に対応する前記容量素子を充電し、
前記画素信号合成手段は、
前記所定数の画素信号のそれぞれによる前記容量素子への充電が全て完了した後に、
前記複数の容量素子と前記ノードとを接続するそれぞれの前記第1スイッチを一括してオンにし、前記複数の容量素子に充電された電荷により前記ノード上に重み付け加算された画素信号を生成させるととともに、
前記ノード上に前記重み付け加算された画素信号が生成された後に、前記ノードと前記増幅器とを接続する前記第2スイッチをオンにすることにより当該重み付け加算された画素信号を前記増幅器に向けて出力する
ことを特徴とする請求項7に記載の固体撮像装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012045859A JP6060500B2 (ja) | 2012-03-01 | 2012-03-01 | 撮像素子 |
US14/382,126 US9083892B2 (en) | 2012-03-01 | 2013-03-01 | A/D conversion circuit, and solid-state image pickup apparatus |
CN201380011425.6A CN104137421B (zh) | 2012-03-01 | 2013-03-01 | A/d转换电路及固体成像装置 |
PCT/JP2013/055654 WO2013129646A1 (ja) | 2012-03-01 | 2013-03-01 | A/d変換回路、及び固体撮像装置 |
US14/735,602 US10051220B2 (en) | 2012-03-01 | 2015-06-10 | A/D conversion circuit, and solid-state image pickup apparatus |
US16/052,010 US10805564B2 (en) | 2012-03-01 | 2018-08-01 | A/D conversion circuit, and solid-state image pickup apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012045859A JP6060500B2 (ja) | 2012-03-01 | 2012-03-01 | 撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013183291A true JP2013183291A (ja) | 2013-09-12 |
JP6060500B2 JP6060500B2 (ja) | 2017-01-18 |
Family
ID=49273663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012045859A Active JP6060500B2 (ja) | 2012-03-01 | 2012-03-01 | 撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6060500B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6237726B2 (ja) * | 2015-07-29 | 2017-11-29 | 株式会社ニコン | 撮像素子及び撮像装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007215868A (ja) * | 2006-02-17 | 2007-08-30 | Canon Inc | 放射線画像取得装置及び方法 |
JP2008294613A (ja) * | 2007-05-23 | 2008-12-04 | Seiko Epson Corp | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
JP2009239398A (ja) * | 2008-03-26 | 2009-10-15 | Victor Co Of Japan Ltd | 撮像装置 |
JP2010011426A (ja) * | 2008-06-30 | 2010-01-14 | Canon Inc | 固体撮像装置 |
WO2010109816A1 (ja) * | 2009-03-24 | 2010-09-30 | コニカミノルタオプト株式会社 | 固体撮像装置 |
JP2010239604A (ja) * | 2009-03-13 | 2010-10-21 | Renesas Electronics Corp | 固体撮像装置 |
-
2012
- 2012-03-01 JP JP2012045859A patent/JP6060500B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007215868A (ja) * | 2006-02-17 | 2007-08-30 | Canon Inc | 放射線画像取得装置及び方法 |
JP2008294613A (ja) * | 2007-05-23 | 2008-12-04 | Seiko Epson Corp | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
JP2009239398A (ja) * | 2008-03-26 | 2009-10-15 | Victor Co Of Japan Ltd | 撮像装置 |
JP2010011426A (ja) * | 2008-06-30 | 2010-01-14 | Canon Inc | 固体撮像装置 |
JP2010239604A (ja) * | 2009-03-13 | 2010-10-21 | Renesas Electronics Corp | 固体撮像装置 |
WO2010109816A1 (ja) * | 2009-03-24 | 2010-09-30 | コニカミノルタオプト株式会社 | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6060500B2 (ja) | 2017-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10805564B2 (en) | A/D conversion circuit, and solid-state image pickup apparatus | |
KR101970435B1 (ko) | 고체 촬상 장치 및 카메라 시스템 | |
US10104326B2 (en) | Imaging apparatus including analog-to-digital conversion circuits to convert analog signals into digital signals, imaging system including analog-to-digital conversion circuits to convert analog signals into digital signals, and imaging apparatus driving method | |
US9029752B2 (en) | Solid state imaging apparatus including reference signal generator with a slope converting circuit | |
JP4929075B2 (ja) | 固体撮像装置およびその駆動方法、撮像装置 | |
JP2011229120A (ja) | 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器 | |
JP2015222885A (ja) | 撮像装置及びその駆動方法 | |
KR20080107295A (ko) | A/d 변환 회로, a/d 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치 | |
WO2011083541A1 (ja) | 固体撮像装置および撮像装置 | |
WO2018012068A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
JP2013157889A (ja) | 光電変換装置および撮像システム | |
KR101585978B1 (ko) | 이미지 센서 | |
US9001247B2 (en) | Imaging system and method for driving imaging system | |
JP2017011346A (ja) | 撮像装置及び撮像システム | |
JP6060500B2 (ja) | 撮像素子 | |
JP2017005393A (ja) | 撮像装置、および、撮像システム | |
JP6237726B2 (ja) | 撮像素子及び撮像装置 | |
JP5786762B2 (ja) | A/d変換回路、及び固体撮像装置 | |
JP7243765B2 (ja) | 撮像素子及び撮像装置 | |
JP6579178B2 (ja) | 撮像素子及び撮像装置 | |
JP2015180005A (ja) | 固体撮像素子およびその駆動方法、並びに撮像装置 | |
WO2013014859A1 (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6060500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |