JP2013183067A - 半導体発光装置、半導体発光装置の製造方法、リードフレームおよびリードフレームの製造方法 - Google Patents

半導体発光装置、半導体発光装置の製造方法、リードフレームおよびリードフレームの製造方法 Download PDF

Info

Publication number
JP2013183067A
JP2013183067A JP2012046517A JP2012046517A JP2013183067A JP 2013183067 A JP2013183067 A JP 2013183067A JP 2012046517 A JP2012046517 A JP 2012046517A JP 2012046517 A JP2012046517 A JP 2012046517A JP 2013183067 A JP2013183067 A JP 2013183067A
Authority
JP
Japan
Prior art keywords
layer
lead frame
semiconductor light
light emitting
light reflecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012046517A
Other languages
English (en)
Inventor
Yoshihide Wadayama
芳英 和田山
Mineo Wajima
峰生 和島
Takao Miwa
崇夫 三輪
Kazuhiro Takahata
一博 高畑
Satoshi Chinda
聡 珍田
Sunao Kawanobe
直 川野辺
Norio Okabe
則夫 岡部
Masanobu Ino
昌信 猪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
SH Precision Co Ltd
Original Assignee
Hitachi Cable Ltd
SH Precision Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, SH Precision Co Ltd filed Critical Hitachi Cable Ltd
Priority to JP2012046517A priority Critical patent/JP2013183067A/ja
Priority to KR1020120060170A priority patent/KR20130100659A/ko
Publication of JP2013183067A publication Critical patent/JP2013183067A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】被膜の硫化による反射率の低下を抑制し、かつ、実装用ワイヤの接続信頼性を高める。
【解決手段】電気接合層２、光反射層４がこの順に基材上に積層されたリードフレーム１０と、リードフレーム１０上に実装される半導体発光素子５と、一端が半導体発光素子５の電極に接続され、他端の少なくとも一部が光反射層４を貫通して電気接合層２に直接接合される実装用ワイヤ７と、を備える。
【選択図】図２

Description

本発明は、半導体発光装置、半導体発光装置の製造方法、前記半導体発光装置に用いるリードフレームおよびリードフレームの製造方法に関する。
一般に発光ダイオード（ＬＥＤ：Light Emitting Diode）に代表される半導体発光素子を用いた半導体発光装置は、例えばリードフレームが備える基材上に半導体発光素子が搭載され、モールド樹脂等からなる外周器が半導体発光素子を包囲するよう基材上に設けられ、外周器内の半導体発光素子が封止樹脂にて封止された構成となっている。リードフレームには、例えば銅（Ｃｕ）等からなる金属製の基材や金属と樹脂との複合材からなる基材等が用いられ、外周器内に露出した部分は、例えば半導体発光素子が搭載される搭載部や、実装用ワイヤにより半導体発光素子と接続される外部端子となる。また、例えば外周器より外にはみ出した部分はもう一方の外部端子となる。
また、このようなリードフレームの基材として、半導体発光素子を搭載する基材の表面に光の反射率の高い銀（Ａｇ）等からなる金属めっきの光反射層を形成した構造が知られている（例えば、特許文献１を参照）。これにより、半導体発光素子から下方の基材側に放射された光を基材の上方の光取り出し側に反射させ、光を効率よく外部に取り出すことができる。
特開２００９−０５５００６号公報
しかしながら、上記の特許文献１に記載された半導体発光装置等では、外周器に使用される樹脂が大気中の硫化水素（Ｈ２Ｓ）等のガスを透過させてしまうため、これらのガスにより光反射層を構成するＡｇ等が硫化し、黒化してしまうことがあった。このため、光反射層の反射率が急激に低下してしまうとともに、実装用ワイヤの接続部で被膜の硫化等による断線が生じ易くなり接続信頼性が低下してしまう場合があった。
本発明の目的は、被膜の硫化による反射率の低下を抑制し、かつ、実装用ワイヤの接続信頼性を高めることができる半導体発光装置、半導体発光装置の製造方法、係る半導体発光装置に用いるリードフレームおよびリードフレームの製造方法を提供することである。
本発明の第１の態様によれば、
Ａｇ又はＳｎのいずれかを主成分とする材料からなる電気接合層と、Ａｌを主成分とする材料からなり反射率が８０％以上である光反射層とがこの順に基材上に積層されたリードフレームと、
前記リードフレーム上に実装される半導体発光素子と、
一端が前記半導体発光素子の電極に接続され、他端の少なくとも一部が前記光反射層を貫通して前記電気接合層に直接接合される実装用ワイヤと、を備える
半導体発光装置が提供される。
本発明の第２の態様によれば、
前記リードフレームには、
Ｔｉ，Ｐｄ，Ａｕのいずれかを主成分とする材料からなるバリア層が、前記基材上の前記電気接合層と前記光反射層との間に設けられ、
前記実装用ワイヤは、
前記他端の少なくとも一部が前記光反射層と前記バリア層とを貫通して前記電気接合層に直接接合されている
第１の態様に記載の半導体発光装置が提供される。
本発明の第３の態様によれば、
前記光反射層は厚さが０．０２μｍ以上１．０μｍ以下である
第１又は第２の態様に記載の半導体発光装置が提供される。
本発明の第４の態様によれば、
前記実装用ワイヤはＡｕを主成分とする材料からなる
第１〜第３の態様のいずれかに記載の半導体発光装置が提供される。
本発明の第５の態様によれば、
前記光反射層は厚さが０．０１μｍ超０．１μｍ未満のＡｌからなり、
前記バリア層は厚さが０．００１μｍ超０．１μｍ未満のＴｉからなり、
前記電気接合層は厚さが１．０μｍ以上３．０μｍ以下のＡｇからなり、
前記実装用ワイヤはＡｕからなり、
前記実装用ワイヤの前記他端の少なくとも一部が前記光反射層と前記バリア層とを貫通し、前記電気接合層と冶金的に接合している
第２又は第４の態様に記載の半導体発光装置が提供される。
本発明の第６の態様によれば、
前記実装用ワイヤと前記電気接合層との界面に、
前記実装用ワイヤを構成する成分と前記バリア層を構成する成分との反応物、又は前記実装用ワイヤを構成する成分と前記電気接合層を構成する成分との反応物の少なくともいずれかが生成されている
第２〜第５の態様のいずれかに記載の半導体発光装置が提供される。
本発明の第７の態様によれば、
前記実装用ワイヤに対する前記光反射層、前記バリア層、前記電気接合層のビッカース硬さの少なくともいずれかが５倍以下となっている
第２〜第６の態様のいずれかに記載の半導体発光装置が提供される。
本発明の第８の態様によれば、
Ａｇ又はＳｎのいずれかを主成分とする材料からなる電気接合層、Ａｌを主成分とする材料からなり反射率が８０％以上である光反射層がこの順に基材上に積層されたリードフレーム上に半導体発光素子を搭載する工程と、
実装用ワイヤの一端を前記半導体発光素子の電極に接続する工程と、
前記実装用ワイヤの他端の少なくとも一部を、前記光反射層を貫通させて前記電気接合層に直接接合させる工程と、を有する
半導体発光装置の製造方法が提供される。
本発明の第９の態様によれば、
前記半導体発光素子を搭載する工程では、
Ｔｉ，Ｐｄ，Ａｕのいずれかを主成分とする材料からなるバリア層が、前記基材上の前
記電気接合層と前記光反射層との間に設けられた前記リードフレーム上に前記半導体発光素子を搭載し、
前記実装用ワイヤの他端を接合させる工程では、
前記他端の少なくとも一部を、前記光反射層と前記バリア層とを貫通させて前記電気接合層に直接接合させる
第８の態様に記載の半導体発光装置の製造方法が提供される。
本発明の第１０の態様によれば、
前記実装用ワイヤの他端を接続するときに前記リードフレーム上にワイヤボンディングツールの圧痕がつかないように、
前記ワイヤボンディングツールの押付け荷重を含む前記実装用ワイヤの接合条件と、前記電気接合層、前記バリア層、前記光反射層の各材料と、の少なくともいずれかを決定する
第９の態様に記載の半導体発光装置の製造方法が提供される。
本発明の第１１の態様によれば、
半導体発光素子が実装されるリードフレームであって、
Ａｇ又はＳｎのいずれかを主成分とする材料からなる電気接合層と、
Ａｌを主成分とする材料からなり反射率が８０％以上の光反射層と、がこの順に基材上に積層されている
リードフレームが提供される。
本発明の第１２の態様によれば、
Ｔｉ，Ｐｄ，Ａｕのいずれかを主成分とする材料からなるバリア層が、前記基材上の前記電気接合層と前記光反射層との間に設けられている
第１１の態様に記載のリードフレームが提供される。
本発明の第１３の態様によれば、
前記光反射層の厚さが０．０２μｍ以上１．０μｍ以下である
第１１又は１２の態様に記載のリードフレームが提供される。
本発明の第１４の態様によれば、
前記光反射層は厚さが０．０１μｍ超０．１μｍ未満のＡｌからなり、
前記バリア層は厚さが０．００１μｍ超０．１μｍ未満のＴｉからなり、
前記電気接合層は厚さが１．０μｍ以上３．０μｍ以下のＡｇからなる
第１２の態様に記載のリードフレームが提供される。
本発明の第１５の態様によれば、
半導体発光素子が実装されるリードフレームの製造方法であって、
Ａｇ又はＳｎのいずれかを主成分とする材料からなる電気接合層と、
Ａｌを主成分とする材料からなり反射率が８０％以上の光反射層と、をこの順に基材上に積層する工程を有する
リードフレームの製造方法が提供される。
本発明の第１６の態様によれば、
前記基材上に各層を積層する工程では、
Ｔｉ，Ｐｄ，Ａｕのいずれかを主成分とする材料からなるバリア層を前記電気接合層上に形成し、
前記光反射層を前記バリア層上に形成する
第１５の態様にリードフレームの製造方法が提供される。
本発明によれば、被膜の硫化による反射率の低下を抑制し、かつ、実装用ワイヤの接続信頼性を高めることができる半導体発光装置、半導体発光装置の製造方法、係る半導体発光装置に用いるリードフレームおよびリードフレームの製造方法が提供される。
本発明の一実施形態に係るリードフレームの断面図である。 本発明の一実施形態に係る半導体発光装置の断面図である。 （ａ）は本発明の一実施形態に係る半導体発光装置に実装用ワイヤが接続されたステッチ部の模式図であり、（ｂ）は比較例に係る半導体発光装置に実装用ワイヤが接続されたステッチ部の模式図である。 本発明の実施例及び比較例に係るリードフレームのワイヤボンディングの接合強度と、Ａｕ線の接合時の押付け荷重との関係を示すグラフである。 本発明の実施例及び比較例に係るリードフレームにＡｕ線が接続されたステッチ部における外観写真である。
＜本発明の一実施形態＞
本発明の一実施形態に係る半導体発光装置は、図２を参照して、リードフレーム１０と、リードフレーム１０上に実装される半導体発光素子５と、半導体発光素子５及びリードフレーム１０に接続される実装用ワイヤ７と、を備える。係る半導体発光装置２０について、以下に説明する。
（１）半導体発光装置の製造方法
まずは、半導体装置２０の製造方法について、図１及び図２を用いて説明する。図１は、本実施形態に係るリードフレーム１０の断面図である。図２は、本実施形態に係る半導体発光装置２０の断面図である。なお、以下に説明する半導体装置２０の製造工程には、リードフレーム１０の製造工程が含まれる。
（基材の準備工程）
まず、リードフレーム１０に用いる基材１を準備し、図１に示すリードフレーム１０を製造する。
すなわち、例えば銅（Ｃｕ）または銅合金を主成分とする金属板等にパンチング等による型抜きを行って、半導体発光素子５が搭載される搭載予定領域Ｄと、一端が半導体素子５の電極に接続される実装用ワイヤ７の他端が接続される接続予定領域Ｊとを備える所定形状の基材１とする。このとき、基材１の外形の一部を残して型抜きし、金属板から基材１を完全に切り離すことなく以下の工程を行う。基材１は、所定の工程を終えた後に金属板から完全に切り離され、搭載予定領域Ｄと接続予定領域Ｊとが電気的に分離した状態となる。
上記のように、例えば基材１を金属板等から構成することで、リードフレーム１０に実装される後述の半導体発光素子５との電気的導通を、基材１を介して取ることができる。
（各金属層の形成工程）
次に、準備した基材１の少なくとも片側の面の全面に、例えば銀（Ａｇ）又はスズ（Ｓｎ）のいずれかを主成分とするめっきを施して電気接合層２を形成する。すなわち、電気接合層２は、Ａｇ又はＳｎからなり、或いは、これらいずれかの金属の合金等からなることとすることができる。
続いて、ＤＣマグネトロン方式のスパッタ装置等を用い、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気の減圧下で、例えばチタン（Ｔｉ）、パラジウム（Ｐｄ）、金（Ａｕ）等のいずれかを主成分とするターゲット材をスパッタし、これと同一の主成分からなるバリア層３を電気接合層２上に形成する。すなわち、バリア層３は、例えばＴｉ，Ｐｄ又はＡｕ等からなり、或いは、これらいずれかの金属の合金等からなることとすることができる。なお、Ｐｄ層、或いは、Ａｕ層を形成する場合には、めっき法を用いても良い。
さらに、ＤＣマグネトロン方式のスパッタ装置等を用い、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気の減圧下で、例えばアルミニウム（Ａｌ）を主成分とするターゲット材をスパッタし、光反射層４をバリア層３上に形成する。すなわち、光反射層４は、例えばＡｌ等からなり、或いは、Ａｌの合金等からなることとすることができる。このとき、光反射層４の反射率が８０％以上となるよう材料および厚さを選択する。一例として、Ａｌを用いた場合の光反射層４の好ましい厚さは、光の反射機能の観点からみると例えば０．０２以上１．０μｍ以下である。
なお、バリア層３及び光反射層４の形成時、例えばＴｉ等からなるターゲット材及びＡｌ等からなるターゲット材等の複数のターゲット材を備える多元対向ターゲット方式のスパッタ装置を用いれば、同一装置内にてバリア層３と光反射層４とを連続的に形成することができ、簡便である。
また、このとき、基材１上の少なくとも外周器８（図２参照）で包囲されることとなる領域が覆われるようにバリア層３及び光反射層４を形成する。このように、バリア層３や光反射層４を電気接合層２上の一部に形成するには、例えば所定の開口を有するメタルマスク等を、電気接合層２の形成された基材１上に保持し、順次、所定材料のターゲット材をスパッタすればよい。或いは、レジストマスクを用いたリフトオフ方式を採ることも可能である。または、電気接合層２上の全面にＴｉやＡｌ等をスパッタし、フォトリソグラフィ法等により、不要な部分をエッチング除去してもよい。
以上により、搭載予定領域Ｄと、接続予定領域Ｊとは、電気接合層２、バリア層３、光反射層４がこの順に基材１上に積層された構造となる。すなわち、主に各金属層２〜４の形成工程が実施されることにより、各金属層２〜４を有する搭載予定領域Ｄおよび接続予定領域Ｊを形成する工程が行われたこととなる。
（基材の切り離し工程）
上記のように各金属層２〜４が積層された基材１を金属板から完全に切り離す。これにより、搭載予定領域Ｄと接続予定領域Ｊとが電気的に分離した状態となる。
以上により、電気接合層２、バリア層３、光反射層４がこの順に基材１上に積層されたリードフレーム１０が製造される。
また、以上のように各金属層２〜４が構成されることで、後述の半導体発光素子５との接続に用いられ、例えば金（Ａｕ）等を主成分とする実装用ワイヤ７（図２参照）に対する光反射層４、バリア層３、電気接合層２のビッカース硬さの少なくともいずれかが５倍以下となる。または、実装用ワイヤ７に対する光反射層４、バリア層３、電気接合層２のビッカース硬さがいずれも２５倍未満となる。
また、接続予定領域Ｊには、一端が半導体発光素子５の電極に接続される実装用ワイヤ７の他端の少なくとも一部が、光反射層４とバリア層３とを貫通して電気接合層２に直接接合されることとなる。
ここで、上記に挙げたような条件を満たす各金属層２〜４の具体的な構成を例示すると、電気接合層２、バリア層３、光反射層４は、例えばそれぞれＡｇ，Ｔｉ，Ａｌで構成することができる。その場合、各層厚は、例えば電気接合層２は０．５μｍ超、バリア層３は０．００１μｍ超０．１μｍ未満、光反射層４は０．０１μｍ超０．１μｍ未満とすることができる。また、好ましくは、電気接合層２は１．０μｍ以上３．０μｍ以下、バリア層３は０．００３μｍ以上０．０５μｍ以下、光反射層４は０．０３μｍ以上０．０５μｍ以下とすることができる。
（外周器の形成工程）
次に、図２に示す半導体発光装置２０を製造する。リードフレーム１０に半導体発光素子５を実装するにあたり、まずは、半導体発光素子５の周囲を囲うこととなる外周器８を形成する。
すなわち、半導体発光素子５が実装される領域を含むリードフレーム１０の周囲を金型等で囲い、係る金型内に高温で溶融させたモールド樹脂を圧入し、その後モールド樹脂を冷却して外周器８を形成する。外周器８は、例えば搭載予定領域Ｄと接続予定領域Ｊとを含むリードフレーム１０の各金属層２〜４が設けられた領域を底部に露出させたすり鉢状に成形される。
これにより、半導体発光素子５が発した光の分散を抑え、主に基材１の上方の光取り出し側に光を放射させることができる。外周器８を構成するモールド樹脂に反射率の高い白色系樹脂等を用い、すり鉢状の壁面で半導体発光素子５からの光を上方へと反射させるよう構成してもよい。
（半導体発光素子の搭載工程）
次に、リードフレーム１０上の外周器８で包囲された領域内に半導体発光素子５を実装する。すなわち、まずは、ダイボンダ等を用い、導電性ペースト材６等を介して、半導体発光素子５の図示しない裏面電極をリードフレーム１０の搭載予定領域Ｄにダイボンディングする。
なお、半導体発光素子５をダイボンディングする前、又は、後述の実装用ワイヤ７をワイヤボンディングする前には、リードフレーム１０の基材１に、例えばアルゴン（Ａｒ）プラズマによるプラズマ洗浄を施しておく。
（実装用ワイヤの接続工程）
続いて、ワイヤボンダ等を用い、半導体発光素子５とリードフレーム１０とを実装用ワイヤ７で接続するワイヤボンディングを行う。なお、ワイヤボンディング時には、実装用ワイヤ７の材料となる金（Ａｕ）線が用いられる。以下の説明では、切り離し前の状態を主にＡｕ線と呼び、或いは、切り離し前であっても便宜的に実装用ワイヤ７と呼ぶことがある。
半導体発光素子５が備える図示しない表面電極上に、ワイヤボンダが備えるワイヤボンディングツール（キャピラリ）から繰り出したＡｕ等を主成分とするＡｕ線の先端を接続し（実装用ワイヤ７の一端の接続工程）、先端から所定距離離れたＡｕ線の所定位置をリードフレーム１０の接続予定領域Ｊにステッチ接続する（実装用ワイヤ７の他端の接続工程）。ステッチ接続では、Ａｕ線が扁平に押しつぶされて接続予定領域Ｊに接続したステッチ部が形成されるとともにＡｕ線が切断される。以上により、両端がそれぞれ所定位置に接続された実装用ワイヤ７となる。
接続予定領域Ｊへのステッチ接続では、ワイヤボンディングツールにより、所定の押付け荷重で接続予定領域ＪにＡｕ線を押しつけて超音波振動を与える。つまり、接続予定領域Ｊにおいては、基材１上に形成された各金属層２〜４の最上層である光反射層４の表面に、所定の押付け荷重でＡｕ線が押しつけられる。また、Ａｕ線及び基材１上の各金属層２〜４には、超音波振動が与えられる。
このように、Ａｕ線及び各金属層２〜４に荷重及び振動を加えることで、Ａｕ線が下地の金属層方向に加圧変形し、変形したＡｕ線の接続面の少なくとも一部が光反射層４及びバリア層３を貫通して電気接合層２と直接的に接合される。このとき、ワイヤボンディングツールの先端が強く押し付けられすぎると、ステッチ部近傍の金属層に圧痕がついてしまう。本実施形態では、係る圧痕がつかないよう、押付け荷重及び超音波振動の強度を調整する。
上記のような、Ａｕ線から構成される実装用ワイヤ７と電気接合層２との接合は、冶金的な接合となっている。また、実装用ワイヤ７と電気接合層２との界面には、実装用ワイヤ７を構成するＡｕ等の成分とバリア層３を構成するＴｉ，Ｐｄ，Ａｕ等の成分との反応物、又は、実装用ワイヤ７を構成するＡｕ等の成分と電気接合層２を構成するＡｇ又はＳｎ等の成分との反応物の少なくともいずれかが生成する。
（半導体発光素子の封止工程）
続いて、外周器８で包囲されたすり鉢状の領域内に封止樹脂９を充填し、半導体発光素子５を封止する。封止樹脂９には、シリコーン樹脂等の光透過性の樹脂を用いることができるほか、蛍光体材料を混ぜた封止樹脂９を用いて所定波長の光を放射することとしてもよい。
以上により、本実施形態に係る半導体発光装置２０が製造される。
すなわち、半導体発光装置２０は、上記のリードフレーム１０と、リードフレーム１０上に実装される半導体発光素子５と、一端が半導体発光素子５の表面電極に接続され、他端の少なくとも一部が光反射層４とバリア層３とを貫通して電気接合層２に直接接合される実装用ワイヤ７と、を備える。
（２）本実施形態に係る効果
本実施形態によれば、以下に示す１つ又は複数の効果を奏する。
（ａ）すなわち、本実施形態では、光反射層４は、反射率が高く、かつ、硫化され難いＡｌ等を主成分とする材料からなる。これにより、被膜の硫化による反射率の低下を抑制し、かつ、ステッチ部での実装用ワイヤ７の断線等を抑制して接続信頼性を高めることができる。
（ｂ）また、本実施形態では、電気接合層２は、電気伝導率が比較的高く、かつ、金（Ａｕ）等を主成分とする実装用ワイヤ７と電気的、機械的に優れた接合性を有するＡｇやＳｎ等を主成分とする材料からなる。これにより、電気接合層２と実装用ワイヤ７との間で強固で安定的な接続が得られ、金属板等からなるリードフレーム１０の基材１と半導体発光素子５との電気的導通をより確実なものとすることができる。
（ｃ）また、本実施形態では、バリア層３は、拡散バリア性の高いＴｉやＰｄ，Ａｕ等を主成分とする材料からなる。これにより、基材１や電気接合層２を構成する金属の光反射層４側への拡散を抑制することができる。よって、例えばＡｌ等を主成分とする光反射層４の優れた反射率を長期に亘り維持することができる。
（ｄ）また、本実施形態では、実装用ワイヤ７の他端の少なくとも一部が光反射層４とバリア層３とを貫通して電気接合層２と直接接合している。つまり、実装用ワイヤ７の他端の少なくとも一部が電気接合層２と冶金的に接合している。これにより、実装用ワイヤ７との接続信頼性をいっそう高めることができる。
すなわち、本実施形態では、硫化の懸念がなく高反射率が得られるものの、例えば実装用ワイヤ７等との接合特性に劣る光反射層４等を貫通させ、硫化し易く光反射機能は劣化するものの、電気的、機械的特性に優れる電気接合層２と実装用ワイヤ７とを接合する。このように、電気接合層２と光反射層４とに分けてそれぞれの役割を担わせることで、被膜の硫化による反射率の低下を抑制し、かつ、実装用ワイヤ７の接続信頼性を高めることができる。更にバリア層３を介在させることで、反射率の低下を一層抑制できる。
また、光反射層４を貫通させて実装用ワイヤ７を接続するので、長期間にわたり高温環境下に曝された場合でも、実装用ワイヤ７のＡｕ等と光反射層４のＡｌ等との化合物の生成が抑制される。また、係る生成反応に伴うカーケンダルボイドの発生も抑制され、ステッチ部での断線が起こり難くなる。
（ｅ）また、本実施形態では、実装用ワイヤ７と電気接合層２との界面に、実装用ワイヤ７を構成する成分とバリア層３を構成する成分との反応物、又は実装用ワイヤ７を構成する成分と電気接合層４を構成する成分との反応物の少なくともいずれかが生成している。係る反応物により、硫化による断線等が一層抑制されると考えられる。
すなわち、光反射層４等を貫通して実装用ワイヤ７が電気接合層２に接合されると、実装用ワイヤ７と電気接合層２との接合面は外周が露出した状態となる。よって、ここからＨ２Ｓガス等が侵入して実装用ワイヤ７と電気接合層２との界面を硫化させ、断線を引き起こすおそれがある。実装用ワイヤ７と電気接合層２との界面に上記反応物が存在することで、係る界面での硫化の抑制に寄与している可能性がある。
（ｆ）また、本実施形態では、実装用ワイヤ７に対する上記各金属層２〜４のビッカース硬さの少なくともいずれかが５倍以下、または、いずれもが２５倍未満となっている。これにより、光反射層４やバリア層３を貫通させて、より確実に実装用ワイヤ７と電気接合層２とを接合させることができる。
すなわち、図３（ｂ）に示すように、実装用ワイヤ５７に対し、基材５１上に形成される各金属層５２〜５４が硬すぎると、超音波接続によりＡｕ線を加圧し振動させた際、Ａｕ線が塑性流動変形してしまう。よって、Ａｕ線が光反射層５４の表面酸化被膜（自然酸化層）を充分に破ることができず、ステッチ部Ｓ５において、接合特性に劣るＡｌ等の光反射層５４が冶金的な接合界面となってしまい、より接合特性の優れた下地の電気接合層５２等と直接接合されない。
しかしながら、本実施形態では、図３（ａ）に示すように、Ａｇ等からなる電気接合層２を用いるなど、各金属層２〜４のビッカース硬さを所定値以下としたので、Ａｕ線の変形が多少抑制され、下地の金属層側にめり込むように加圧変形される。これにより、ステッチ部Ｓにおいて、光反射層４やバリア層３を貫通したＡｕ線が、略同等の硬さを有するＡｇ等の電気接合層２と冶金的に接合される。
（ｇ）また、本実施形態では、例えば電気接合層２がＡｇのとき、厚さを１．０μｍ以上３．０μｍ以下としている。このように、電気接合層２を所定厚さ以上とすることで、Ａｕ線の接続時にクッション材としての役割を果たすことができ、Ａｕ線による光反射層４
やバリア層３の貫通を容易にする。なお、電気接合層２の厚さの上限は特に設ける必要はないが、リードフレーム１０に用いられ得る妥当な厚さとして、例えば３．０μｍ以下とする。
（ｈ）また、本実施形態では、例えばバリア層３がＴｉのとき、厚さを０．００１μｍ超０．１μｍ未満としている。このように、バリア層３を所定厚さ以上としたので、上述の光反射層４側への下地金属の拡散を充分に抑制できる。また、バリア層３を所定厚さ以下とすることで、Ａｕ線をより確実に貫通させ、電気接合層２と接合させることができる。
（ｉ）また、本実施形態では、例えば光反射層４がＡｌのとき、厚さを０．０１μｍ超０．１μｍ未満としている。このように、光反射層４を所定厚さ以上とすることで、例えば光反射層４の表面にＡｌ２Ｏ３等の透明な自然酸化層が形成されてもその影響は小さく、充分な反射率を確保することができる。また、光反射層４を所定厚さ以下としたので、Ａｕ線をより確実に貫通させ、実装用ワイヤ７と電気接合層２との接合領域を充分確保することができる。よって、実装用ワイヤ７との接合強度が、より高まる。
或いは、上述のように、上記Ａｌからなる光反射層４について、光の反射機能の観点から、その厚さを０．０２μｍ以上１．０μｍ以下と規定することもできる。光反射層が薄いうち、つまり、約０．０１μｍの厚さまでは、下地の反射特性が反射率に反映されてしまう。よって、下地の反射特性の影響がほぼ無くなる０．０２μｍを下限値とすることができる。また、厚さ０．０２μｍ以降、光反射層の厚さの増加と共に反射率も増加し、やがて頭打ちとなる。よって、反射率が頭打ちとなる１．０μｍを上限値とすることができる。
（ｊ）また、本実施形態では、リードフレーム１０上にワイヤボンディングツールの圧痕がつかないよう、押付け荷重を含む実装用ワイヤ７の接合条件と、各金属層２〜４の材料と、の少なくともいずれかを決定する。これにより、実装用ワイヤ７との充分な接合強度が得られる。
すなわち、例えば押付け荷重を圧痕がつかないような所定値に抑えることで、ステッチ部においてＡｕ線が過度に押しつぶされることがなく、縦方向の断面積を確保して断線し難くなる。また、例えばビッカース硬さを圧痕がつかないような所定値以下とする材料を各金属層２〜４について選択することで、同様に、Ａｕ線の過度の圧縮が低減される。つまり、条件や材料の選択にあたり、圧痕がつかないことが目安となる。
（ｋ）また、本実施形態では、上記各金属層２〜４を、例えば外周器８で包囲される領域内に形成する。これにより、少なくとも半導体発光素子５を包囲する外周器８内では、光反射層４の被膜により電気接続層２の硫化が抑制され、高い反射率を維持することができる。また、外周器８内に配置されることとなるステッチ部での実装用ワイヤ７の断線等を抑制することができる。
＜本発明の他の実施形態＞
以上、本発明の実施形態について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、上述の実施形態では、リードフレーム１０は、電気接合層２、バリア層３、光反射層４をこの順に基材１上に有することとしたが、バリア層３は必須の構成要件ではない。つまり、バリア層３が無くとも、本願発明の被膜の硫化による反射率の低下を抑制し、かつ、実装用ワイヤの接続信頼性を高めるという効果は得られる。但し、バリア層３を設けることで、光反射層４への下地金属の拡散が抑制され、反射率の低下が一層抑えられ
る。
また、上述の実施形態では、バリア層３及び光反射層４を外周器８で包囲される領域内に形成することとしたが、基材１上の全面に形成してもかまわない。
また、上述の実施形態では、各金属層２〜４の形成工程後に基材１の切り離しを行うこととしたが、外周器８の形成工程後や、半導体発光素子５を実装し封止する工程の後に切り離しを行ってもよい。
また、上述の実施形態では、リードフレーム１０が備える基材１は、銅等の金属板としたが、基材には、他の金属を用いてもよく、セラミック、樹脂等の電気伝導性の低い材料を用いてもよい。基材の電気伝導性が低い場合、基材を介しての電気的導通は得られ難いが、電気接合層２を介しての導通は得られるため、リードフレームとしての機能は確保される。
次に、本発明の実施例１〜１１に係るリードフレーム、および実施例２に係る半導体発光装置の評価について比較例１〜８とともに説明する。
（１）リードフレームの評価方法
まずは、実施例１〜１１及び比較例１〜８に係るリードフレームの製作手順、及び評価方法について説明する。
（リードフレームの製作）
まずは、上述の実施形態と同様の手法、手順にて、実施例１〜１１に係るリードフレームを製作した。具体的には、銅合金からなる厚さが０．１５ｍｍ、長さが１００ｍｍ、幅が５０ｍｍの基材上に、電気接合層、バリア層、光反射層を順次形成した。このとき、各金属層の材料および厚さを適宜変更した。同様に、比較例１〜８に係るリードフレームを製作した。但し、比較例１〜８については構成を外れる処理等を含むようにした。
上記バリア層と光反射層とは、多元対向ターゲットを用いたＤＣマグネトロン方式のスパッタ装置を用い、減圧下のＡｒガス雰囲気中で連続的に形成した。その際、単位時間あたりの成膜厚さを事前に測定しておき、成膜時間を変化させることで、各金属層の厚さを変化させた。
以上のように製作した各リードフレームについて、以下に述べる種々の測定を行った。
（リードフレームの反射率評価）
まずは、上記リードフレームの反射率を測定した。具体的には、波長４６０ｎｍの光を用い、係る波長における硫酸バリウムの反射率を１００％とし、８０％以上の反射率が得られたものを良好（○）、８０％未満のものを不良（×）とした。係る反射率の測定は、各金属層の成膜後、熱負荷試験後、硫化水素（Ｈ２Ｓ）ガス試験後についてそれぞれ行った。
熱負荷試験の条件は、大気中にて、１７０℃で３時間保持し、更に１５０℃で４時間保持とした。係る条件は、リードフレームに外周器をモールド成形する際の熱履歴のうちでも、特に厳しい熱履歴が加わる条件を想定したものである。
Ｈ２Ｓガス試験は、各リードフレームに半導体発光素子を実装した状態で行った。半導体発光素子は、Ａｒプラズマ洗浄を施したリードフレーム上にダイボンディングした後、
Kulicke & Soffa（Ｋ＆Ｓ）社製の手動式ワイヤボンダＮｏ．４５２２を用い、実装用ワ
イヤ（Ａｕ線）にてリードフレームと接続した。ワイヤボンディングツールの先端径は１６０μｍとし、Ａｕ線の直径を２５μｍとした。ワイヤボンディング条件は、超音波出力を０．１２Ｊ／ｓとし、出力時間を２０ｍｓとし、押付け荷重を３９５ｍＮとした。
Ｈ２Ｓガス試験の条件は、ＪＩＳ Ｈ ８５０２の「めっきの耐食性試験」のうちの「ガス腐食試験」に規定される条件に準ずるものとした。すなわち、半導体発光素子が実装されたリードフレームに対し、温度４０℃、湿度８０％で、３ｐｐｍのＨ２Ｓガスを連続噴霧した。Ｈ２Ｓガス中での保持時間（噴霧時間）については、２０００時間を基準としていくつか条件を振った。
（半導体発光素子の動作評価）
また、上記と同様に半導体発光素子が実装されたリードフレームを上記と同様のＨ２Ｓガス環境下に曝した後、半導体発光素子の動作安定性を評価した。
（リードフレームの接合強度評価）
接合強度の測定にあたり、上記と同様の手法及び条件で、リードフレーム上の接続予定領域Ｊにあたる領域にＡｕ線を接合した。但し、押付け荷重については、３９５ｍＮを基準としていくつか条件を振った。
上記Ａｕ線を接合したリードフレームに対し、ＤＡＧＥ社製ボンドテスタＮｏ．４０００を用いてプル強度試験を行った。プル強度試験には、Ａｕ線により形成されるループに荷重フックをかけて、上方へ引っ張る方法を用いた。荷重フックの位置は、Ａｕ線がリードフレーム上にステッチ接続されて形成されるステッチ部に近い位置とした。接合強度の判定基準としては、Ａｕ線の破断強度が約１１０ｍＮであること、また、金属層としてＡｇのみを有するリードフレーム（後述する比較例１）の接合強度（引張強度）が８６．９ｍＮであったことを受けて、８６．９ｍＮの９０％にあたる７８ｍＮ以上を良好（○）とし、７８％未満を不良（×）とした。
（リードフレームの観察）
また、上記と同様に押付け荷重をいくつか変更してＡｕ線を接合したリードフレームの外観および断面の観察を行った。外観観察では、基材上のステッチ部近傍の表面状態を観察した。断面観察では、Ａｕ線と金属層との接合部分を含むサンプルを樹脂に埋め込み、断面研磨した後にイオンミリング処理を行い、走査型電子顕微鏡で係る断面を観察した。これにより、基材上の圧痕の有無や、Ａｕ線と冶金的に接合した界面を判定した。
（２）リードフレームの評価結果
続いて、実施例１〜１１及び比較例１〜８に係るリードフレームの評価結果について説明する。
（金属層の構成比較）
まずは、電気接合層、バリア層、光反射層の各金属層の有無による各リードフレームの特性を比較した。係る金属層の構成による比較を以下の表１に示す。
表１に示すように、Ａｇからなる電気接合層のみを有する比較例１においては、電気接合層が光反射層を兼ねることとなり、成膜後の初期には良好な反射率が得られた。また、Ａｕ線との充分な接合強度が得られ、電気接合層としても充分に機能していることがわかった。
また、バリア層を有さない実施例１においては、今回のような厳しい熱負荷試験後には電気接合層のＡｇと光反射層のＡｌとが反応して反射率の低下がみられるものの、成膜後の初期には良好な結果が得られており、Ａｌからなる光反射層に所定の効果が認められた。接合強度も充分であった。
また、Ｔｉからなるバリア層を介在させた実施例２においては、熱負荷試験後においても反射率の低下を抑制することができた。接合強度も充分であった。
以上のことから、Ａｌ等からなる光反射層を配することにより、Ａｇを光の反射に用いた場合と遜色のない反射率が得られることがわかった。更に、Ｔｉ等からなるバリア層を介在させることで、光反射層の反射率の低下を抑制することができることがわかった。
（光反射層の厚さ比較）
続いて、電気接合層、バリア層、光反射層を有する構成において、光反射層の厚さを変化させたときのリードフレームの特性を比較した。結果を以下の表２に示す。
表２に示すように、Ａｌからなる光反射層の厚さが０．０１μｍの比較例２では、成膜後の初期においても充分な反射率が得られなかった。Ａｌの表面に形成される自然酸化層（Ａｌ２Ｏ３層）の全体に対する比率が高まり、透明な自然酸化層を透過した光の反射が、下地のＴｉからなるバリア層の反射率に依存してしまったためと考えられる。
また、光反射層の厚さが０．１μｍの比較例３では、充分な接合強度が得られなかった。光反射層が厚すぎてＡｕ線の貫通する領域が狭くなり、Ａｕ線が電気接合層と直接接合される領域が小さくなったためと考えられる。
以上のことから、光反射層にＡｌを用いた場合の厚さは、０．０１μｍ超０．１μｍ未満であることが好ましく、より好ましくは、０．０３μｍ以上０．０５μｍ以下であればよいことがわかった。
（バリア層の厚さ比較）
続いて、バリア層の厚さを変化させたときのリードフレームの特性を比較した。結果を以下の表３に示す。
表３に示すように、Ｔｉからなるバリア層の厚さが０．００１μｍの実施例６では、今回のような厳しい熱負荷試験に対しては拡散を抑制する効果が弱く、熱負荷試験後にＡｌからなる光反射層の反射率の低下がみられた。
また、Ｔｉからなるバリア層の厚さが０．１μｍの比較例４では、充分な接合強度が得られなかった。バリア層が厚すぎてＡｕ線が貫通せず、電気接合層と直接接合されなかったためと考えられる。一方で、バリア層の厚さが所定値以下の実施例２，４〜６では、充分な接合強度が得られており、いずれもＡｕ線の少なくとも一部が光反射層とバリア層とを貫通し、電気接合層と直接接合していることが認められた。また、これらの接合面にはＡｕとＡｇとの化合物が生成していた。
以上のことから、バリア層にＴｉを用いた場合の厚さは、０．００１μｍ超０．１μｍ未満であることが好ましく、より好ましくは、０．００３μｍ以上０．０５μｍ以下であればよいことがわかった。
（電気接合層の厚さ比較）
次に、電気接合層の厚さを変化させたときのリードフレームの特性を比較した。結果を以下の表４に示す。
表４に示すように、Ａｇからなる電気接合層の厚さが０．５μｍの比較例５では、接合強度が若干不足していた。電気接合層が薄すぎて、クッション材としての機能が充分に発揮されなかったためと考えられる。また、Ａｇからなる電気接合層は、１．０μｍ以上の厚さがあれば充分な接合強度を確保でき、本評価の範囲内では特に上限は認められなかった。
以上のことから、電気接合層にＡｕを用いた場合の厚さは、０．５μｍ超であることが好ましく、より好ましくは、１．０μｍ以上３．０μｍ以下であればよいことがわかった。
なお、実施例７，８については、成膜後の反射率についての測定も行い、実施例４と同様、良好な反射率が得られた。
（電気接合層の材質比較）
次に、電気接合層の材質を変化させたときのリードフレームの特性を比較した。結果を
以下の表５に示す。
表５に示すように、それぞれＡｇ，Ｓｎからなる電気接合層を有する実施例２，９では、充分な接合強度が得られた。これに比較して、Ｎｉからなる電気接合層を有する比較例６では、充分な接合強度が得られなかった。
これら各金属層を構成するＡｇ，Ｓｎ，Ｎｉおよび実装用ワイヤを構成するＡｕのビッカース硬さをみると、Ａｕに対するＡｇ，Ｓｎのビッカース硬さは５倍以内となっているのに比べ、Ｎｉは２５倍の極めて高いビッカース硬さを有していることがわかる。このように、電気接合層をＮｉのような硬い材料から構成したため、クッション材としての機能が充分得られず、Ａｕ線が各層を貫通せずに電気接合層との充分な接合が得られなかったと考えられる。
なお、比較例６においてバリア層に用いたＰｄは、Ｔｉよりも軟らかい材料であり、上記のような低い接合強度は主にＮｉからなる電気接合層の影響といえる。
（バリア層の材質比較）
続いて、バリア層の材質を変化させたときのリードフレームの特性を比較した。結果を以下の表６に示す。
表６に示すように、バリア層をＴｉ，Ｐｄ，Ａｕから構成したもの全てについて、優れた反射特性と接合強度とを確保することができた。バリア層を構成する上記材料のビッカース硬さは、いずれもＡｕ線に対して５倍以下となっている。
以上のことから、実装用ワイヤに対する光反射層、バリア層、電気接合層のビッカース硬さの少なくともいずれかが５倍以下となっていると、充分な接合強度が得られることがわかった。または、実装用ワイヤに対する光反射層、バリア層、電気接合層のビッカース硬さがいずれも２５倍未満となっているとよい。
（Ａｕ線の押付け荷重比較）
次に、Ａｕ線を接合する際の押付け荷重を変化させたときのリードフレームのＡｕ線との接合強度を比較した。測定結果を図４に示す。
図４は、実施例及び比較例に係るリードフレームのワイヤボンディングの接合強度（引張強度）と、Ａｕ線の接合時の押付け荷重との関係を示すグラフである。使用したワイヤボンディングツール（キャピラリ）の先端径は１６０μｍである。図４の横軸は、Ａｕ線の接合時の押付け荷重（ｍＮ）であり、縦軸は、ワイヤボンディングの接合強度（ｍＮ）である。また、グラフ中には、Ｔｉからなるバリア層の厚さ（Ｔｉ層厚）を変化させた場合及び電気接合層とバリア層とをそれぞれＮｉおよびＰｄから構成（Ｎｉ／Ｐｄ）した場合のデータを示した。すなわち、グラフ中、Ｔｉ層厚が０．００１μｍの場合を◇印で示し、Ｔｉ層厚が０．００５μｍの場合を＊印で、０．０１μｍの場合を●印で、０．０５μｍの場合を■印で、０．１０μｍの場合を△印で、Ｎｉ／Ｐｄの場合を□印で、それぞれ示した。
図４に示すように、押付け荷重が本実施例における基準とした３９５ｍＮ近傍で接合強度は最大値となり、３９５ｍＮを超えると低下する傾向にあった。押付け荷重が大きすぎると、過度に押しつぶされたＡｕ線の縦方向の断面積が小さくなり、断線し易くなってしまうことがわかる。
上記グラフ中のデータから代表例を以下の表７に示す。
また、上記表７のデータに係るリードフレームの外観観察の結果を図５に示す。それぞれ、図５（ａ）が実施例２に、（ｂ）が比較例７に係るリードフレームにＡｕ線が接続されたステッチ部における外観写真である。
図５に示すように、比較例７については、実施例２には存在しないワイヤボンディングツールの圧痕が認められた。このような外観形状と接合強度の関係は、実施例１〜１１び比較例１〜８に係るリードフレーム全てについて同様の傾向にあった。つまり、係る圧痕は、例えば上述の電気接合層をＮｉから構成した場合にも生じており、この場合、材料の選択が適切ではないことを示している。
以上のことから、各金属層の好ましい材料や、押付け荷重をはじめとするワイヤボンディングの条件を決定するにあたり、圧痕がつかないことが目安となることがわかった。
（半導体発光素子実装リードフレームの評価結果）
半導体発光素子が実装されたリードフレームについての実施例１〜１１及び比較例１〜８に係る評価結果のうち、主要なものを以下の表８に示す。
表８に示すように、Ａｇからなる電気接合層のみを有する比較例１においては、電気接合層が光反射層を兼ねることとなる。よって、成膜後の初期には良好な反射率が得られたものの、Ｈ２Ｓガス環境下に曝したことで反射率が短時間に低下し、また、実装用ワイヤを接続したステッチ部において断線が生じて半導体発光素子が動作しない状態となってしまった。
これに比べ、Ａｌからなる光反射層を有するものは、バリア層を有さない実施例１も含め、いずれも耐硫化特性に優れる結果となった。但し、ワイヤボンディング時にワイヤボンディングツールによる圧痕がついてしまった比較例８は、圧痕の部分に硫化し易いＡｇがわずかに露出していた。このため、若干の反射率の低下が認められた。
このように、Ａｌの光反射層を有するリードフレームでは、専ら光の反射に寄与するＡｌからなる光反射層と、専らＡｕ線との接合に寄与するＡｇからなる電気接合層とに役割が分担されているので、Ｈ２Ｓガス環境下に曝した後の半導体発光素子の動作安定性が大幅に改善した。
また、バリア層を有さない実施例１においても、耐硫化特性が良好であったことから、バリア層を有さなくとも、光反射層を設けることで所定の効果が得られることがわかった。
（３）半導体発光装置の評価方法及び評価結果
続いて、実施例２に係るリードフレームを用いた半導体発光装置に対して行った以下の評価について説明する。
（半導体発光装置の製作）
上述の実施例２に係るリードフレームを用い、上述の実施形態と同様の手法、手順にて、実施例２に係る半導体発光装置を製作した。
（半導体発光装置の評価結果）
上記のように製作した実施例２に係る半導体発光装置について、上記と同様のＨ２Ｓガス環境下で長時間に亘って点灯動作をさせたところ、極めて優れた動作安定性が得られた。
＜付記＞
以下に本発明の望ましい態様について付記する。
本発明の第１の態様は、
電気接合層、バリア層、光反射層がこの順に基材上に積層されたリードフレームと、
前記リードフレーム上に実装される半導体発光素子と、
一端が前記半導体発光素子の電極に接続され、他端の少なくとも一部が前記光反射層と前記バリア層とを貫通して前記電気接合層に直接接合される実装用ワイヤと、を備える
半導体発光装置である。
また、好ましくは、
前記光反射層はＡｌを主成分とする材料からなり反射率が８０％以上であり、
前記バリア層はＴｉ，Ｐｄ，Ａｕのいずれかを主成分とする材料からなり、
前記電気接合層はＡｇ又はＳｎのいずれかを主成分とする材料からなり、
前記実装用ワイヤはＡｕを主成分とする材料からなり、
前記実装用ワイヤに対する前記光反射層、前記バリア層、前記電気接合層のビッカース硬さの少なくともいずれかが５倍以下となっている
本発明の第１の態様に記載の半導体発光装置である。
また、好ましくは、
前記光反射層の厚さが０．０２μｍ以上１．０μｍ以下であり、
前記実装用ワイヤに対する前記光反射層、前記バリア層、前記電気接合層のビッカース硬さの少なくともいずれかが５倍以下となっている
本発明の第１の態様に記載の半導体発光装置である。
また、好ましくは、
前記光反射層は厚さが０．０１μｍ超０．１μｍ未満のＡｌからなり、
前記バリア層は厚さが０．００１μｍ超０．１μｍ未満のＴｉからなり、
前記電気接合層は厚さが１．０μｍ以上３．０μｍ以下のＡｇからなり、
前記実装用ワイヤはＡｕからなり、
前記実装用ワイヤに対する前記光反射層、前記バリア層、前記電気接合層のビッカース硬さの少なくともいずれかが５倍以下となっており、
前記実装用ワイヤの少なくとも一部が前記光反射層と前記バリア層とを貫通し、前記電気接合層と冶金的に接合している
本発明の第１の態様に記載の半導体発光装置である。
また、好ましくは、
前記実装用ワイヤに対する前記光反射層、前記バリア層、前記電気接合層のビッカース硬さの少なくともいずれかが５倍以下となっており、
前記実装用ワイヤと前記電気接合層との界面に、
前記実装用ワイヤを構成する成分と前記バリア層を構成する成分との反応物、又は前記実装用ワイヤを構成する成分と前記電気接合層を構成する成分との反応物の少なくともいずれかが生成されている
本発明の第１の態様に記載の半導体発光装置である。
本発明の第２の態様は、
半導体発光素子が実装されるリードフレームであって、
前記半導体発光素子が搭載される搭載予定領域と、
前記半導体素子の電極に一端が接続される実装用ワイヤの他端が接続される接続予定領域と、を備え、
前記接続予定領域は、
電気接合層、バリア層、光反射層がこの順に基材上に積層された構造となっている
リードフレームである。
また、好ましくは、
前記接続予定領域には、
前記実装用ワイヤの前記他端の少なくとも一部が、前記光反射層と前記バリア層とを貫通して前記電気接合層に直接接合されることとなる
本発明の第２の態様に記載のリードフレームである。
１ 基材
２ 電気接合層
３ バリア層
４ 光反射層
５ 半導体発光素子
６ 導電性ペースト材
７ 実装用ワイヤ
８ 外周器
９ 封止樹脂
１０ リードフレーム
２０ 半導体発光装置
Ｄ 搭載予定領域
Ｊ 接続予定領域
Ｓ ステッチ部

Claims (16)

  1. Ａｇ又はＳｎのいずれかを主成分とする材料からなる電気接合層と、Ａｌを主成分とする材料からなり反射率が８０％以上である光反射層とがこの順に基材上に積層されたリードフレームと、
    前記リードフレーム上に実装される半導体発光素子と、
    一端が前記半導体発光素子の電極に接続され、他端の少なくとも一部が前記光反射層を貫通して前記電気接合層に直接接合される実装用ワイヤと、を備える
    ことを特徴とする半導体発光装置。
  2. 前記リードフレームには、
    Ｔｉ，Ｐｄ，Ａｕのいずれかを主成分とする材料からなるバリア層が、前記基材上の前記電気接合層と前記光反射層との間に設けられ、
    前記実装用ワイヤは、
    前記他端の少なくとも一部が前記光反射層と前記バリア層とを貫通して前記電気接合層に直接接合されている
    ことを特徴とする請求項１に記載の半導体発光装置。
  3. 前記光反射層は厚さが０．０２μｍ以上１．０μｍ以下である
    ことを特徴とする請求項１又は２に記載の半導体発光装置。
  4. 前記実装用ワイヤはＡｕを主成分とする材料からなる
    ことを特徴とする請求項１〜３のいずれかに記載の半導体発光装置。
  5. 前記光反射層は厚さが０．０１μｍ超０．１μｍ未満のＡｌからなり、
    前記バリア層は厚さが０．００１μｍ超０．１μｍ未満のＴｉからなり、
    前記電気接合層は厚さが１．０μｍ以上３．０μｍ以下のＡｇからなり、
    前記実装用ワイヤはＡｕからなり、
    前記実装用ワイヤの前記他端の少なくとも一部が前記光反射層と前記バリア層とを貫通し、前記電気接合層と冶金的に接合している
    ことを特徴とする請求項２又は４に記載の半導体発光装置。
  6. 前記実装用ワイヤと前記電気接合層との界面に、
    前記実装用ワイヤを構成する成分と前記バリア層を構成する成分との反応物、又は前記実装用ワイヤを構成する成分と前記電気接合層を構成する成分との反応物の少なくともいずれかが生成されている
    ことを特徴とする請求項２〜５のいずれかに記載の半導体発光装置。
  7. 前記実装用ワイヤに対する前記光反射層、前記バリア層、前記電気接合層のビッカース硬さの少なくともいずれかが５倍以下となっている
    ことを特徴とする請求項２〜６のいずれかに記載の半導体発光装置。
  8. Ａｇ又はＳｎのいずれかを主成分とする材料からなる電気接合層、Ａｌを主成分とする材料からなり反射率が８０％以上である光反射層がこの順に基材上に積層されたリードフレーム上に半導体発光素子を搭載する工程と、
    実装用ワイヤの一端を前記半導体発光素子の電極に接続する工程と、
    前記実装用ワイヤの他端の少なくとも一部を、前記光反射層を貫通させて前記電気接合層に直接接合させる工程と、を有する
    ことを特徴とする半導体発光装置の製造方法。
  9. 前記半導体発光素子を搭載する工程では、
    Ｔｉ，Ｐｄ，Ａｕのいずれかを主成分とする材料からなるバリア層が、前記基材上の前記電気接合層と前記光反射層との間に設けられた前記リードフレーム上に前記半導体発光素子を搭載し、
    前記実装用ワイヤの他端を接合させる工程では、
    前記他端の少なくとも一部を、前記光反射層と前記バリア層とを貫通させて前記電気接合層に直接接合させる
    ことを特徴とする請求項８に記載の半導体発光装置の製造方法。
  10. 前記実装用ワイヤの他端を接続するときに前記リードフレーム上にワイヤボンディングツールの圧痕がつかないように、
    前記ワイヤボンディングツールの押付け荷重を含む前記実装用ワイヤの接合条件と、前記電気接合層、前記バリア層、前記光反射層の各材料と、の少なくともいずれかを決定する
    ことを特徴とする請求項９に記載の半導体発光装置の製造方法。
  11. 半導体発光素子が実装されるリードフレームであって、
    Ａｇ又はＳｎのいずれかを主成分とする材料からなる電気接合層と、
    Ａｌを主成分とする材料からなり反射率が８０％以上の光反射層と、がこの順に基材上に積層されている
    ことを特徴とするリードフレーム。
  12. Ｔｉ，Ｐｄ，Ａｕのいずれかを主成分とする材料からなるバリア層が、前記基材上の前記電気接合層と前記光反射層との間に設けられている
    ことを特徴とする請求項１１に記載のリードフレーム。
  13. 前記光反射層の厚さが０．０２μｍ以上１．０μｍ以下である
    ことを特徴とする請求項１１又は１２に記載のリードフレーム。
  14. 前記光反射層は厚さが０．０１μｍ超０．１μｍ未満のＡｌからなり、
    前記バリア層は厚さが０．００１μｍ超０．１μｍ未満のＴｉからなり、
    前記電気接合層は厚さが１．０μｍ以上３．０μｍ以下のＡｇからなる
    ことを特徴とする請求項１２に記載のリードフレーム。
  15. 半導体発光素子が実装されるリードフレームの製造方法であって、
    Ａｇ又はＳｎのいずれかを主成分とする材料からなる電気接合層と、
    Ａｌを主成分とする材料からなり反射率が８０％以上の光反射層と、をこの順に基材上に積層する工程を有する
    ことを特徴とするリードフレームの製造方法。
  16. 前記基材上に各層を積層する工程では、
    Ｔｉ，Ｐｄ，Ａｕのいずれかを主成分とする材料からなるバリア層を前記電気接合層上に形成し、
    前記光反射層を前記バリア層上に形成する
    ことを特徴とする請求項１５に記載のリードフレームの製造方法。
JP2012046517A 2012-03-02 2012-03-02 半導体発光装置、半導体発光装置の製造方法、リードフレームおよびリードフレームの製造方法 Pending JP2013183067A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012046517A JP2013183067A (ja) 2012-03-02 2012-03-02 半導体発光装置、半導体発光装置の製造方法、リードフレームおよびリードフレームの製造方法
KR1020120060170A KR20130100659A (ko) 2012-03-02 2012-06-05 반도체 발광장치, 반도체 발광장치의 제조방법, 리드 프레임 및 리드 프레임의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012046517A JP2013183067A (ja) 2012-03-02 2012-03-02 半導体発光装置、半導体発光装置の製造方法、リードフレームおよびリードフレームの製造方法

Publications (1)

Publication Number Publication Date
JP2013183067A true JP2013183067A (ja) 2013-09-12

Family

ID=49273508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012046517A Pending JP2013183067A (ja) 2012-03-02 2012-03-02 半導体発光装置、半導体発光装置の製造方法、リードフレームおよびリードフレームの製造方法

Country Status (2)

Country Link
JP (1) JP2013183067A (ja)
KR (1) KR20130100659A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202990B2 (en) 2014-02-04 2015-12-01 Samsung Display Co., Ltd. Light emitting diode package and backlight unit including the same
KR20160014197A (ko) * 2014-07-28 2016-02-11 삼성전자주식회사 발광다이오드 패키지 및 이를 이용한 조명장치
CN109599476A (zh) * 2017-09-28 2019-04-09 日亚化学工业株式会社 发光装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324451A (ja) * 2006-06-02 2007-12-13 Sony Corp 半導体発光装置
JP2008226889A (ja) * 2007-03-08 2008-09-25 Stanley Electric Co Ltd 半導体発光装置およびその製造方法
JP2009206461A (ja) * 2008-02-29 2009-09-10 Sharp Corp 窒化物半導体発光素子とその製造方法
JP2009272345A (ja) * 2008-04-30 2009-11-19 Panasonic Electric Works Tatsuno Co Ltd 発光素子用リードフレームのめっき構造
JP2011204790A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324451A (ja) * 2006-06-02 2007-12-13 Sony Corp 半導体発光装置
JP2008226889A (ja) * 2007-03-08 2008-09-25 Stanley Electric Co Ltd 半導体発光装置およびその製造方法
JP2009206461A (ja) * 2008-02-29 2009-09-10 Sharp Corp 窒化物半導体発光素子とその製造方法
JP2009272345A (ja) * 2008-04-30 2009-11-19 Panasonic Electric Works Tatsuno Co Ltd 発光素子用リードフレームのめっき構造
JP2011204790A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202990B2 (en) 2014-02-04 2015-12-01 Samsung Display Co., Ltd. Light emitting diode package and backlight unit including the same
KR20160014197A (ko) * 2014-07-28 2016-02-11 삼성전자주식회사 발광다이오드 패키지 및 이를 이용한 조명장치
KR102188500B1 (ko) * 2014-07-28 2020-12-09 삼성전자주식회사 발광다이오드 패키지 및 이를 이용한 조명장치
CN109599476A (zh) * 2017-09-28 2019-04-09 日亚化学工业株式会社 发光装置

Also Published As

Publication number Publication date
KR20130100659A (ko) 2013-09-11

Similar Documents

Publication Publication Date Title
JP5470673B2 (ja) 半導体発光装置及び半導体発光素子
TWI514629B (zh) A semiconductor light-emitting element mounting substrate, and a semiconductor light-emitting device using the same
JP4655029B2 (ja) 発光装置および半導体発光素子の製造方法
JP5245594B2 (ja) 発光装置及びその製造方法
US9054270B2 (en) Method for manufacturing light emitting diode chip
JP5368809B2 (ja) Ｌｅｄモジュールの製造方法およびｌｅｄモジュール
JP6947995B2 (ja) 発光装置
JP2013183067A (ja) 半導体発光装置、半導体発光装置の製造方法、リードフレームおよびリードフレームの製造方法
JP5871174B2 (ja) Ｌｅｄ用リードフレームまたは基板、半導体装置、およびｌｅｄ用リードフレームまたは基板の製造方法
US10283686B2 (en) Optoelectronic semiconductor component, optoelectronic arrangement and method of producing an optoelectronic semiconductor component
JP6176287B2 (ja) 発光装置およびその製造方法
JP2007165442A (ja) モールドパッケージ
JP2014049594A (ja) 光半導体装置用リードフレーム及びそれを用いた光半導体装置
US9853195B2 (en) Semiconductor light-emitting device and method for producing the same
JP2007273744A (ja) Ｌｅｄ用共晶基板及びその製造方法
US20180240935A1 (en) Method for manufacturing light emitting device
JP2013235985A (ja) 半導体発光装置用基材およびそれを用いた半導体発光装置
JP6409457B2 (ja) 半導体発光素子及び発光装置
US20110241026A1 (en) Light-emitting diode chip and package structure thereof
JP2013235984A (ja) 半導体発光装置およびその製造方法
WO2012005073A1 (ja) 半導体装置、半導体パッケージ及びそれらの製造方法
JP2016178135A (ja) 発光装置の製造方法および発光装置
JP2016072364A (ja) リードフレーム及び発光装置
KR20130044772A (ko) 개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법
TW200847461A (en) Vertical LED with eutectic layer

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140508

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140522

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150609