JP2013168753A

JP2013168753A - 増幅装置および増幅方法

Info

Publication number: JP2013168753A
Application number: JP2012030046A
Authority: JP
Inventors: 倫昭 ▲但▼野; Tomoaki Tadano
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2012-02-15
Filing date: 2012-02-15
Publication date: 2013-08-29
Also published as: US20130207726A1; US8896382B2

Abstract

【課題】電源投入後の発振を回避する。
【解決手段】増幅部１は、トランジスタ１ａを有し、入力される信号を増幅する。制御部２は、電源が投入されたとき、トランジスタ１ａのゲートにピンチオフ電圧を印加してからトランジスタ１ａのドレインにドレインバイアス電圧を印加し、トランジスタ１ａのゲートにゲートバイアス電圧を印加する。
【選択図】図１

Description

本件は、信号を増幅する増幅装置および増幅方法に関する。

現在、ｅＮＢ（evolved Node B）やＲＲＨ（Remote Radio Head）などの移動体通信基地局のＲＦ（Radio Frequency）部には、多数の信号増幅用トランジスタが用いられている。ＲＦ部に用いられる主なトランジスタの種類としては、ＬＤＭＯＳ（Laterally Diffused Metal Oxide Semiconductor）、ＧａＮ、ＧａＡｓなどがある。

これらのトランジスタは、作動電圧付近でその動作の安定性が確保されているが、電源の立ち上がりの過渡領域で不安定な領域が存在するものがある。そのため増幅装置は、トランジスタの不安定領域で発振条件を満たすと、例えば、瞬間的なスプリアスが発生する。または、増幅装置は、過渡領域での電流上昇により装置アラームなどが発生する。

なお、従来、電源シーケンス回路をモノリシック集積回路自体に内蔵することによりモノリシック集積回路により構成する装置の小型化を図る電源シーケンス内蔵型モノリシック集積回路が提供されている（例えば、特許文献１参照）。

特開平６−１４０５８２号公報

このように、トランジスタには、電源の立ち上がりの過渡領域で不安定領域が存在するものがある。そのため、増幅装置は、トランジスタの不安定動作により発振条件を満たす場合があるという問題点があった。

本件はこのような点に鑑みてなされたものであり、電源投入後の発振を回避する増幅装置および増幅方法を提供することを目的とする。

上記課題を解決するために、信号を増幅する増幅装置が提供される。この増幅装置は、トランジスタを有し、前記信号を増幅する増幅部と、電源が投入されたとき、前記トランジスタのゲートにピンチオフ電圧を印加してから前記トランジスタのドレインにドレインバイアス電圧を印加し、前記トランジスタのゲートにゲートバイアス電圧を印加する制御部と、を有する。

開示の装置および方法によれば、電源投入後の発振を回避することができる。

第１の実施の形態に係る増幅装置を説明する図である。トランジスタのＩ−Ｖカーブを示した図である。第２の実施の形態に係る増幅装置を示した図である。ゲート電圧生成部の回路例を示した図である。ゲートバイアス電圧、ピンチオフ電圧、ドレインバイアス電圧、およびドレインバイアス電流のタイムチャートを示した図である。トランジスタが不安定となる電圧制御を示したフローチャートである。トランジスタが不安定とならない電圧制御を示したフローチャートである。

以下、実施の形態を、図面を参照して詳細に説明する。
［第１の実施の形態］
図１は、第１の実施の形態に係る増幅装置を説明する図である。図１に示すように、増幅装置は、増幅部１および制御部２を有している。図１に示す増幅装置の下方には、ゲートバイアス電圧、ピンチオフ電圧、ドレインバイアス電圧、およびドレインバイアス電流のタイミングチャートが示してある。

増幅部１は、トランジスタ１ａを有し、入力される信号を増幅して出力する。
制御部２は、増幅装置の電源が投入されたとき、増幅部１が有するトランジスタ１ａのゲートにピンチオフ電圧を印加してからトランジスタ１ａのドレインにドレインバイアス電圧を印加し、ゲートにゲートバイアス電圧を印加する。

ここで、タイミングチャートのゲートバイアス電圧およびピンチオフ電圧は、トランジスタ１ａのゲートに印加されるゲートバイアス電圧およびピンチオフ電圧を示している。また、タイミングチャートのドレインバイアス電圧は、トランジスタ１ａのドレインに印加されるドレインバイアス電圧を示している。また、タイミングチャートのドレインバイアス電流は、トランジスタのドレインを流れるドレインバイアス電流を示している。また、図１に示すタイミングチャートの時間ｔ０は、増幅装置の電源が投入されたときの時間を示している。

制御部２は、タイミングチャートのピンチオフ電圧に示すように、時間ｔ０後（増幅装置の電源投入後）、トランジスタ１ａのゲートにピンチオフ電圧を印加する。
制御部２は、タイミングチャートのドレインバイアス電圧に示すように、時間ｔ１（ｔ１＞ｔ０）において、トランジスタ１ａのドレインにドレインバイアス電圧を印加する。

なお、トランジスタ１ａのゲートには、ピンチオフ電圧が印加されているので、トランジスタ１ａのドレインにドレインバイアス電圧を印加しても、トランジスタ１ａのドレインには、ドレインバイアス電流は流れない。

制御部２は、タイミングチャートのゲートバイアス電圧に示すように、時間ｔ２（ｔ２＞ｔ１）において、トランジスタ１ａのゲートにゲートバイアス電圧を印加する。これにより、トランジスタ１ａのドレインには、タイミングチャートのドレインバイアス電流に示すように、ドレインバイアス電流が流れる。

図２は、トランジスタのＩ−Ｖカーブを示した図である。図２に示すＩ−Ｖカーブの横軸はドレインバイアス電圧を示し、縦軸は、ドレインバイアス電流を示す。なお、トランジスタ１ａは、ゲートバイアス電圧の大きさによって、ドレインを流れるドレインバイアス電流（Ｉｄｓｑ）の大きさが異なる。

従来の電圧印加方法では、まず、図１のトランジスタ１ａのゲートに、ゲートバイアス電圧（Ｉｄｓｑ設定電圧）を印加する。次いで、トランジスタ１ａのドレインにドレインバイアス電圧を印加する。

これにより、トランジスタ１ａのドレインを流れるドレインバイアス電流は、ドレインバイアス電圧の上昇に伴い、図２の軌跡Ａ１に示すように変化し、Ｉｄｓｑ設定電圧に応じた所望のドレインバイアス電流を得る。

図２の２点鎖線Ａ２は、トランジスタ１ａの不安定領域を示す。トランジスタ１ａのＩ−Ｖカーブが、２点鎖線Ａ２の領域内を通過するとき、トランジスタ１ａの動作は不安定となる。

増幅装置は、トランジスタ１ａの動作が不安定となると、トランジスタ１ａと所定の増幅機能を実現するための周辺回路（図１では図示していない）とによって発振条件を満たし、発振する場合がある。

そこで、図１の制御部２は、増幅装置の電源が投入されたとき、増幅部１が有するトランジスタ１ａのゲートにピンチオフ電圧を印加してからトランジスタ１ａのドレインにドレインバイアス電圧を印加し、トランジスタ１ａのゲートにゲートバイアス電圧（Ｉｄｓｑ設定電圧）を印加する。

これにより、増幅装置の電源が投入されたとき、トランジスタ１ａのドレインには、ゲートに入力されるピンチオフ電圧により、ドレインバイアス電圧を印加しても、ドレインバイアス電流が流れない。すなわち、トランジスタ１ａのドレインバイアス電圧とドレインバイアス電流との関係は、軌跡Ａ３ａに示すように変化する。

そして、制御部２は、ゲートバイアス電圧（例えば、Ｉｄｓｑ設定電圧）をトランジスタ１ａのゲートに印加する。これにより、トランジスタ１ａのドレインバイアス電流は、軌跡Ａ３ｂに示すように変化する。

すなわち、図１の増幅装置では、トランジスタ１ａのＩ−Ｖカーブは、２点鎖線Ａ２に示す不安定領域を通過しない。つまり、図１の増幅装置では、電源投入時のトランジスタ１ａの不安定動作を回避し、発振を回避することができる。

このように、増幅装置の制御部２は、電源が投入されたとき、増幅部１が有するトランジスタ１ａのゲートにピンチオフ電圧を印加し、トランジスタ１ａのドレインにドレインバイアス電圧を印加して、トランジスタ１ａのゲートにゲートバイアス電圧を印加する。これにより、トランジスタ１ａは、電源投入後、不安定領域を通過することなく立ち上がり、増幅装置は、発振を回避することができる。

［第２の実施の形態］
次に、第２の実施の形態を、図面を参照して詳細に説明する。
図３は、第２の実施の形態に係る増幅装置を示した図である。図３に示すように、増幅装置は、デジタル信号処理部１１、ＤＡＣ（Digital to Analog Convertor）１２、発振器１３，１９、乗算器１４，２０、増幅器１５、ドハティ増幅器１６、カプラ１７、アイソレータ１８、ＡＤＣ（Analog to Digital Convertor）２１、ゲート電圧生成部２２、およびドレイン電圧生成部２３を有している。図３に示す増幅装置は、例えば、ｅＮＢやＲＲＨに搭載される。

デジタル信号処理部１１には、例えば、携帯電話機などの無線端末に送信するベースバンド信号（ＢＢ信号）が入力される。また、デジタル信号処理部１１には、カプラ１７、乗算器２０、およびＡＤＣ２１を介して、無線端末に無線送信する信号のフィードバック信号が入力される。

無線端末に送信する信号は、増幅器１５およびドハティ増幅器１６によって歪が生じる。デジタル信号処理部１１は、無線端末に無線送信する信号に対し、歪補償を実施するための歪補償係数を算出し、入力されるベースバンド信号に算出した歪補償係数を乗算して信号の歪を補償する。デジタル信号処理部１１は、入力されるベースバンド信号とフィードバック信号とに基づいて、歪補償係数を算出する。

デジタル信号処理部１１は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、ＣＰＵ（Central Processing Unit）、またはＤＳＰ（Digital Signal Processor）によって形成される。

ＤＡＣ１２は、デジタル信号処理部１１から出力されるデジタルのベースバンド信号をアナログのベースバンド信号に変換し、乗算器１４に出力する。
乗算器１４は、ＤＡＣ１２から出力されるベースバンド信号に、発振器１３から出力される発振信号を乗算し、ＤＡＣ１２から出力されるベースバンド信号を無線周波数に周波数変換する。発振器１３は、例えば、ＰＬＬ（Phase Locked Loop）発振器である。

増幅器１５は、ＬＤＭＯＳ、ＧａＮ、またはＧａＡｓのトランジスタを有し、乗算器１４から出力される信号を増幅する。
ドハティ増幅器１６は、増幅器１５から出力される信号を所望の電力まで増幅し、カプラ１７に出力する。ドハティ増幅器１６は、分配器１６ａ、キャリアアンプ１６ｂ、λ／４線路（図中λ／４）１６ｃ，１６ｄ、およびピークアンプ１６ｅを有している。

分配器１６ａは、増幅器１５から出力される信号を電力分配し、キャリアアンプ１６ｂとピークアンプ１６ｅに出力する。キャリアアンプ１６ｂおよびピークアンプ１６ｅは、信号を増幅するＬＤＭＯＳ、ＧａＮ、またはＧａＡｓのトランジスタを有している。

キャリアアンプ１６ｂから出力される信号は、λ／４線路１６ｃによって位相が９０度遅らされる。λ／４線路１６ｄは、ピークアンプ１６ｅに入力される信号の位相を９０度遅らせる。これにより、λ／４線路１６ｃから出力される信号と、ピークアンプ１６ｅから出力される信号は同相で合成され、カプラ１７に出力される。

キャリアアンプ１６ｂは、Ａ級〜ＡＢ級で動作し、ピークアンプ１６ｅは、高効率のＣ級で動作する。ドハティ増幅器１６は、入力信号レベルがピークアンプ１６ｅのピンチオフ電圧を超えるまでは、キャリアアンプ１６ｂが単独で動作する。このとき、キャリアアンプ１６ｂの出力から見たインピーダンスは、例えば、ドハティ増幅器１６に接続される負荷のインピーダンスをＺｏ／２とすると２Ｚｏとなる。

ドハティ増幅器１６は、入力信号のレベルがピークアンプ１６ｅのピンチオフ電圧を超えると、ピークアンプ１６ｅが動作し始め、キャリアアンプ１６ｂとともに負荷を駆動する。このとき、キャリアアンプ１６ｂの出力から見たインピーダンスはＺｏに減少し、キャリアアンプ１６ｂは出力電圧を一定に維持するために最大効率で動作する。

カプラ１７は、ドハティ増幅器１６で増幅された信号をアイソレータ１８に出力するとともに、その信号の一部を乗算器２０に出力する。
アイソレータ１８は、カプラ１７から出力される信号をアンテナに出力する。また、アイソレータ１８は、アンテナによって受信された信号を、図３に図示していない受信機に出力する。受信機は、例えば、アンテナで受信された無線端末からの信号の復調処理を行い、ｅＮＢまたはＲＲＨの上位装置へ出力する。

乗算器２０は、カプラ１７から出力される信号に、発振器１９から出力される発振信号を乗算し、カプラ１７から出力される信号をベースバンド信号の周波数に周波数変換する。

ＡＤＣ２１は、乗算器２０から出力されるアナログ信号をデジタル信号に変換し、デジタル信号処理部１１へ出力する。
ゲート電圧生成部２２は、デジタル信号処理部１１の制御に応じて、増幅器１５が有するトランジスタと、ドハティ増幅器１６のキャリアアンプ１６ｂおよびピークアンプ１６ｅが有するトランジスタのピンチオフ電圧およびゲートバイアス電圧を生成する。ゲート電圧生成部２２は、ＤＡＣ２２ａおよびオペアンプ回路２２ｂを有している。以下では、増幅器１５が有するトランジスタと、ドハティ増幅器１６のキャリアアンプ１６ｂおよびピークアンプ１６ｅが有するトランジスタの３つのトランジスタを、単に増幅器のトランジスタまたは３つのトランジスタと呼ぶことがある。

ドレイン電圧生成部２３は、デジタル信号処理部１１の制御に応じて、増幅器のトランジスタのドレインバイアス電圧を生成する。
なお、図３に示す増幅器１５およびドハティ増幅器１６は、例えば、図１に示す増幅部１に対応する。また、図３に示すデジタル信号処理部１１、ゲート電圧生成部２２、およびドレイン電圧生成部２３は、例えば、図１に示す制御部２に対応する。

デジタル信号処理部１１は、増幅装置の電源が投入されたとき、増幅器のトランジスタのゲートにピンチオフ電圧を印加するよう、ゲート電圧生成部２２を制御する。
次いで、デジタル信号処理部１１は、増幅器のトランジスタのドレインにドレインバイアス電圧を印加するよう、ドレイン電圧生成部２３を制御する。

次いで、デジタル信号処理部１１は、増幅器のトランジスタのゲートにゲートバイアス電圧（Ｉｄｓｑ設定電圧）を印加するよう、ゲート電圧生成部２２を制御する。
これにより、増幅器のトランジスタのＩ−Ｖカーブは、例えば、図２の軌跡Ａ３ａ，Ａ３ｂに示すように変化し、トランジスタのドレインには、Ｉｄｓｑ設定電圧に応じた、ドレインバイアス電流が流れる。

図４は、ゲート電圧生成部の回路例を示した図である。図４には、図３に示すＤＡＣ２２ａとオペアンプ回路２２ｂとが示してある。オペアンプ回路２２ｂは、増幅器１５とドハティ増幅器１６の３つのトランジスタに対応して３つ設けられるが、図４では、増幅器１５が有するトランジスタに対応するオペアンプ回路２２ｂのみを示している。

増幅装置の電源投入後、デジタル信号処理部１１は、３つのトランジスタのゲートにピンチオフ電圧を印加するためのシリアルの制御信号（デジタル信号）をＤＡＣ２２ａに出力する。また、デジタル信号処理部１１は、その後、３つのトランジスタのゲートにゲートバイアス電圧を印加するためのシリアルの制御信号をＤＡＣ２２ａに出力する。

ＤＡＣ２２ａは、デジタル信号処理部１１から出力される、３つのトランジスタに対応するシリアルの制御信号をアナログ信号に変換する。アナログ信号に変換された３つの制御信号は、増幅器１５に対応するオペアンプ回路２２ｂと、ドハティ増幅器１６のキャリアアンプ１６ｂおよびピークアンプ１６ｅに対応する図示しないオペアンプ回路とに出力される。

オペアンプ回路２２ｂは、抵抗２２ｂａ，２２ｂｂおよびオペアンプ２２ｂｃを有している。抵抗２２ｂａには、アナログ信号に変換された制御信号が入力される。
オペアンプ回路２２ｂは、入力される制御信号を次の式（１）に基づいて増幅する。

Ｇ＝−（Ｒ２／Ｒ１） …（１）
式（１）のＧは利得を示す。Ｒ１は抵抗２２ｂａの抵抗値を示し、Ｒ２は抵抗２２ｂｂの抵抗値を示す。

式（１）に基づいて増幅された制御信号は、増幅器１５のトランジスタのゲートに出力される。図４に図示しない残り２つのオペアンプ回路も同様に制御信号を増幅し、ドハティ増幅器１６のキャリアアンプ１６ｂおよびピークアンプ１６ｅが有するトランジスタのゲートに出力する。

図３の説明に戻る。デジタル信号処理部１１は、例えば、シリアルのデジタル信号によって、ドレイン電圧生成部２３を制御する。デジタル信号処理部１１から出力されるシリアルのデジタル信号には、３つのトランジスタのドレインバイアス電圧を生成するための信号（以下、制御信号と呼ぶことがある）が含まれている。ドレイン電圧生成部２３は、デジタル信号処理部１１から出力される制御信号に応じて、３つのトランジスタのドレインバイアス電圧を生成する。

図５は、ゲートバイアス電圧、ピンチオフ電圧、ドレインバイアス電圧、およびドレインバイアス電流のタイムチャートを示した図である。
図３に示す増幅装置は、図５に示す時間ｔ０において、電源が投入されたとする。デジタル信号処理部１１は、電源投入後、図５のピンチオフ電圧に示すように、３つのトランジスタのそれぞれのゲートにピンチオフ電圧が印加されるようにする。

デジタル信号処理部１１は、図５のドレインバイアス電圧に示すように、時間ｔ１（ｔ１＞ｔ０）において、３つのトランジスタのドレインにドレインバイアス電圧が印加されるようにする。その後、デジタル信号処理部１１は、図５のゲートバイアス電圧に示すように、時間ｔ２（ｔ２＞ｔ１）において、３つのトランジスタのそれぞれのゲートにゲートバイアス電圧が印加されるようにする。

これにより、３つのトランジスタのドレインには、図５のドレインバイアス電流に示すように、時間ｔ２において、ドレインバイアス電流が流れる。
図６は、トランジスタが不安定となる電圧制御を示したフローチャートである。図３のデジタル信号処理部１１は、本来、図６のフローチャートの動作を行わないが、トランジスタが不安定となる電圧制御を説明するために、以下の動作を行うものとする。デジタル信号処理部１１は、増幅装置の電源投入後、以下に示すステップ処理を実行する。

［ステップＳ１］デジタル信号処理部１１は、３つのトランジスタのゲートにゲートバイアス電圧（Ｉｄｓｑ設定電圧）を印加する。
［ステップＳ２］デジタル信号処理部１１は、３つのトランジスタのドレインにドレインバイアス電圧を印加する。

［ステップＳ３］デジタル信号処理部１１は、バイアス電圧の設定を完了し、ＢＢ信号の入力を待つ。
以上の動作により、トランジスタのドレインバイアス電流は、電源投入後、図２に示した軌跡Ａ１のように変化し、２点鎖線Ａ２に示す不安定領域を通過する。そのため、トランジスタの動作は不安定となり、増幅装置は、トランジスタと所定の増幅機能を実現するための周辺回路とによって発振条件を満たす場合がある。増幅装置は、発振条件を満たして発振すると、瞬間的なスプリアスを発生する場合がある。瞬間的なスプリアスの発生は、電波法を違反する可能性がある。

また、増幅装置は、トランジスタの動作が不安定になり、発振条件を満たすと、過渡領域での電流上昇により装置アラームなどが発生する場合がある。過渡領域での電流上昇による装置アラームは、増幅装置を稼動状態にすることの妨げになる。

また、上記電圧制御を行う場合でも、増幅器１５およびドハティ増幅器１６のトランジスタが、不安定領域で発振条件を満たさないように、設計段階で周辺回路を設計することもできる。

しかし、大量生産したトランジスタを用いた場合、上記電圧制御では、トランジスタと増幅器１５およびドハティ増幅器１６の周辺回路とがばらついて発振条件を満たす場合がある。その場合は、緊急な設計変更が必要となり、その間、例えば、増幅装置の製造を停止せざるを得ない状況も生じる。

図７は、トランジスタが不安定とならない電圧制御を示したフローチャートである。すなわち、図７のフローチャートは、図３のデジタル信号処理部１１の本来の動作を示す。デジタル信号処理部１１は、増幅装置の電源投入後、以下に示すステップ処理を実行する。

［ステップＳ１１］デジタル信号処理部１１は、３つのトランジスタのゲートにピンチオフ電圧を印加する。
［ステップＳ１２］デジタル信号処理部１１は、３つのトランジスタのドレインにドレインバイアス電圧を印加する。

［ステップＳ１３］デジタル信号処理部１１は、３つのトランジスタのゲートに、ゲートバイアス電圧（Ｉｄｓｑ設定電圧）を印加する。これにより、３つのトランジスタのドレインには、Ｉｄｓｑ設定電圧に応じたドレインバイアス電流が流れる。

［ステップＳ１４］デジタル信号処理部１１は、バイアス電圧の設定を完了し、ＢＢ信号の入力を待つ。
以上の動作により、トランジスタのドレインバイアス電流は、電源投入後、図２に示す軌跡Ａ３ａ，Ａ３ｂのように変化し、２点鎖線Ａ２に示す不安定領域内を通過しない。

このように、増幅装置のデジタル信号処理部１１は、電源が投入されたとき、増幅器１５およびドハティ増幅器１６が有するトランジスタのゲートにピンチオフ電圧を印加し、トランジスタのドレインにドレインバイアス電圧を印加して、トランジスタのゲートにゲートバイアス電圧を印加する。

これにより、増幅装置は、電源投入後の増幅器１５およびドハティ増幅器１６のトランジスタの発振を回避することができる。
また、増幅装置は、トランジスタの発振を回避することにより、スプリアスの発生および電流上昇によるアラーム発生を回避できる。また、スプリアスの発生および電流上昇によるアラーム発生を回避できることにより、電波法の違反および増幅装置の稼動状態への妨げを回避できる。

また、増幅装置は、増幅器１５およびドハティ増幅器１６に大量生産されたトランジスタを用いた場合でも、トランジスタの発振を回避することができる。
なお、上記では、増幅器１５とドハティ増幅器１６の３つのトランジスタの電圧を制御するようにしたが、増幅器１５とドハティ増幅器１６とのどちらかのトランジスタの電圧を制御するようにしてもよい。例えば、デジタル信号処理部１１は、増幅器１５において、トランジスタが不安定になっても発振条件を満たすことがなければ、ドハティ増幅器１６のトランジスタのみを電圧制御するようにしてもよい。

また、ＤＡＣ２２ａの出力電圧が、トランジスタのゲートを駆動できる大きさを有している場合、オペアンプ回路２２ｂは不要である。
また、上記では、ＢＢ信号を処理するデジタル信号処理部１１によって、トランジスタの電圧制御を行うようにしたが、デジタル信号処理部１１とは別の制御部が、トランジスタの電圧制御を行うようにしてもよい。この場合、制御部は、例えば、ＡＳＩＣ、ＦＰＧＡ、ＣＰＵ、またはＤＳＰによって形成することができる。

１増幅部
１ａトランジスタ
２制御部

Claims

信号を増幅する増幅装置において、
トランジスタを有し、前記信号を増幅する増幅部と、
電源が投入されたとき、前記トランジスタのゲートにピンチオフ電圧を印加してから前記トランジスタのドレインにドレインバイアス電圧を印加し、前記トランジスタのゲートにゲートバイアス電圧を印加する制御部と、
を有することを特徴とする増幅装置。
前記制御部の制御に応じて、前記ピンチオフ電圧、前記ドレインバイアス電圧、および前記ゲートバイアス電圧を生成する生成部をさらに有することを特徴とする請求項１記載の増幅装置。
前記増幅部は、
無線周波数に変換された前記信号を増幅する無線信号増幅器と、
前記無線信号増幅器で増幅された前記信号を増幅するドハティ増幅器と、を備え、
前記生成部は、前記無線信号増幅器の前記トランジスタおよび前記ドハティ増幅器の前記トランジスタのそれぞれの前記ピンチオフ電圧、前記ドレインバイアス電圧、および前記ゲートバイアス電圧を生成することを特徴とする請求項２記載の増幅装置。
信号を増幅する増幅装置の増幅方法において、
電源が投入されたとき、前記信号を増幅する増幅部が有するトランジスタのゲートにピンチオフ電圧を印加し、
前記トランジスタのドレインにドレインバイアス電圧を印加し、
前記トランジスタのゲートにゲートバイアス電圧を印加する、
ことを特徴とする増幅方法。